JP2014121208A - 電源装置 - Google Patents

Abstract

【課題】スイッチングロスを低減することが可能な電源装置を提供する。
【解決手段】電源装置は、入力直流電源と、接続点を介して直列接続された２つの巻線からなる一次巻線と、二次巻線とを有するトランスと、第１の端子が入力直流電源の正極に接続され、第２の端子が前記一次巻線の接続点に接続された第１の半導体スイッチと、第１の端子が一次巻線の一端に接続され、第２の端子が入力直流電源の負極に接続された第２の半導体スイッチと、第１の端子が一次巻線の他端に接続され、第２の端子が入力直流電源の負極に接続された第３の半導体スイッチと、第２および第３の半導体スイッチの一方をオンにするとともに他方をオフにする転流制御を実行し、転流制御を実行する時刻を含む所定期間にわたって第１の半導体スイッチをオフにするスイッチ制御部と、を備える。
【選択図】図１

Description

本発明は、電源装置に関する発明である。

従来、アーク加工用電源装置などの電源装置を構成する場合、大電流を出力するために電源装置にフルブリッジ回路を用いている（例えば、特許文献１参照）。

特開２０１２−１３５１８９号公報

しかしながら、電源装置にフルブリッジ回路を用いた場合は、スイッチングロスが大きいために発熱量が多く、大きなヒートシンクを用いる必要がある。

したがって、電源装置にフルブリッジ回路を用いた場合は、電源装置の小型化が困難であるという課題もある。

なお、上記従来の電源装置は、低出力時の出力安定化、省電力化に寄与するために、出力に応じてＰＷＭ制御とＰＳＭ制御を切替えている。

しかし、電源装置にフルブリッジ回路を用いることには変わりなく、上記課題に対する抜本的な解決にはならない。

そこで、フルブリッジ回路に代えて、プッシュプル方式を採ることが考えられる。

しかし、従来は、一次巻線の両端にそれぞれ接続された２つのＩＧＢＴを高いデューティ比（〜９５％）で交互にオンオフさせようとした場合、ＩＧＢＴの立ち下がり時間が長い。このため、スイッチングロスが大きくなってしまうという問題があった。

本発明の一態様に係る実施例に従った電源装置は、
入力直流電源と、
接続点を介して直列接続された２つの巻線からなる一次巻線と、二次巻線とを有するトランスと、
第１の端子が前記入力直流電源の正極に接続され、第２の端子が前記一次巻線の接続点に接続された第１の半導体スイッチと、第１の端子が前記一次巻線の一端に接続され、第２の端子が前記入力直流電源の負極に接続された第２の半導体スイッチと、第１の端子が前記一次巻線の他端に接続され、第２の端子が前記入力直流電源の負極に接続された第３の半導体スイッチと、
前記第２および第３の半導体スイッチの一方をオンにするとともに他方をオフにする転流制御を実行し、前記転流制御を実行する時刻を含む所定期間にわたって前記第１の半導体スイッチをオフにするスイッチ制御部と、を備える
ことを特徴とする。

前記電源装置において、
一端が前記一次巻線の接続点に接続され、他端が前記入力直流電源の負極に接続された電圧保持部であって、前記所定期間において転流元の前記第２または第３の半導体スイッチの前記第１の端子と第２の端子との間の電圧が通電可能な閾値を下回らないようにすることにより、前記第１の半導体スイッチをオフにしてから前記転流制御を実行する前に、転流元の前記第２または第３の半導体スイッチに蓄積された電荷を放出させる、電圧保持部を、更に備える
ことを特徴とする。

前記電源装置において、
前記電圧保持部は、
カソード端子が前記一次巻線の前記接続点に接続された整流素子と、
正極が前記整流素子のアノード端子に接続され、負極が前記入力直流電源の負極に接続され、バイアス電圧を出力するバイアス電源と、
を有することを特徴とする。

前記電源装置において、
前記スイッチ制御部は、前記第１の半導体スイッチの前記第２の端子の電位が設定値まで低下した後、前記転流制御を実行することを特徴とする。

前記電源装置において、
前記スイッチ制御部は、前記転流制御を実行すると直ちに、前記第１の半導体スイッチをオンにすることを特徴とする。

前記電源装置において、
前記第１の半導体スイッチのスイッチング速度は、前記第２および第３の半導体スイッチのスイッチング速度よりも早いことを特徴とする。

前記電源装置において、
前記第１の半導体スイッチはパワーＭＯＳＦＥＴであり、前記第１の半導体スイッチの第１の端子および第２の端子はそれぞれドレイン端子およびソース端子に対応することを特徴とする。

前記電源装置において、
前記第２および第３の半導体スイッチは絶縁ゲートバイポーラトランジスタであり、前記第２および第３の半導体スイッチの第１の端子および第２の端子はそれぞれコレクタ端子およびエミッタ端子に対応することを特徴とする。

前記電源装置において、
前記トランスの二次巻線から出力される交流電力を直流電力に変換する整流回路を更に備えることを特徴とする。

前記電源装置において、
前記スイッチ制御部は、予め設定されたタイミングで、前記第１ないし第３の半導体スイッチのオンオフ制御を実行することを特徴とする。

前記電源装置において、
前記第２および第３の半導体スイッチの前記第１の端子と前記第２の端子との間の電圧をそれぞれ測定するモニタ部を、更に備え、
前記スイッチ制御部は、前記モニタ部の測定値に基づいて、前記転流制御を実行することを特徴とする。

前記電源装置において、
前記スイッチ制御部は、前記第１の半導体スイッチをオフして、前記測定値が前記設定値になった後に、前記転流制御を実行することを特徴とする。

前記電源装置において、
前記設定値は、前記バイアス電圧であることを特徴とする。

本発明の一態様に係る実施例に従った電源装置は、入力直流電源と、接続点を介して直列接続された２つの巻線からなる一次巻線と、二次巻線とを有するトランスと、第１の端子が入力直流電源の正極に接続され、第２の端子が一次巻線の接続点に接続された第１の半導体スイッチと、第１の端子が一次巻線の一端に接続され、第２の端子が入力直流電源の負極に接続された第２の半導体スイッチと、第１の端子が一次巻線の他端に接続され、第２の端子が入力直流電源の負極に接続された第３の半導体スイッチと、第２および第３の半導体スイッチの一方をオンにするとともに他方をオフにする転流制御を実行し、転流制御を実行する時刻を含む所定期間にわたって第１の半導体スイッチをオフにするスイッチ制御部と、を備える。

これにより、第２、第３の半導体スイッチは、流れる電流および電圧降下が共に小さい状態で転流制御（スイッチング）されることになるため、スイッチングロスを大幅に減らすことができる。

その結果、第２、第３の半導体スイッチを高いデューティ比で交互にスイッチングさせることができる。

また、発熱量が少なくなるため、電源装置を小型化することができる。

図１は、本発明の一態様である実施例１に係る電源装置１００の構成の一例を示す回路図である。 図２は、図１に示す電源装置１００の動作波形の一例を示す波形図である。

以下、本発明に係る実施例について図面に基づいて説明する。

図１は、本発明の一態様である実施例１に係る電源装置１００の構成の一例を示す回路図である。また、図２は、図１に示す電源装置１００の動作波形の一例を示す波形図である。

図１に示すように、電源装置１００は、入力直流電源Ｖｉｎと、トランスＴ１と、第１の半導体スイッチＱ１と、第２の半導体スイッチＱ２と、第３の半導体スイッチＱ３と、スイッチ制御部ＣＯＮと、モニタ部Ｍと、電圧保持部１０と、整流回路２０と、第１の出力端子Ｔｏｕｔ１と、第２の出力端子Ｔｏｕｔ２と、を備える。

入力直流電源Ｖｉｎは、直流電圧を出力するようになっている。

トランスＴ１は、一次巻線Ｌ１と、二次巻線Ｌ２とを有する。

一次巻線Ｌ１は、接続点（センタータップ）Ａを介して直列接続された２つの巻線Ｌ１ａ、Ｌ１ｂからなる。すなわち、巻線Ｌ１ａ、Ｌ１ｂの一端は、接続点Ａに接続されている。巻線Ｌ１ａと巻線Ｌ１ｂは、例えば、巻数、長さ等、同じ特性を有する。

第１の半導体スイッチＱ１は、第１の端子が入力直流電源Ｖｉｎの正極に接続され、第２の端子が一次巻線Ｌ１の接続点Ａに接続されている。また、第１の半導体スイッチＱ１は、制御端子の電圧ＶＧ１）が制御されることにより、その動作（オンまたはオフ）が制御されるようになっている。

なお、この第１の半導体スイッチＱ１のスイッチング速度は、第２および第３の半導体スイッチＱ２、Ｑ３のスイッチング速度よりも早くなるように設定されている。

この第１の半導体スイッチＱ１は、例えば、パワーＭＯＳＦＥＴである。この場合、第１の半導体スイッチＱ１の第１の端子、第２の端子、および制御端子は、それぞれドレイン端子、ソース端子、およびゲート端子に対応する。

また、第２の半導体スイッチＱ２は、第１の端子が一次巻線Ｌ１の一端（巻線Ｌ１ａの他端）に接続され、第２の端子が入力直流電源Ｖｉｎの負極（接地ＶＳＳ）に接続されている。また、第２の半導体スイッチＱ２は、制御端子の電圧ＶＧ２が制御されることにより、その動作（オンまたはオフ）が制御されるようになっている。

この第２の半導体スイッチＱ２は、例えば、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）である。この場合、第２の半導体スイッチＱ２の第１の端子、第２の端子、および制御端子は、それぞれコレクタ端子、エミッタ端子、およびベース端子に対応する。

また、第３の半導体スイッチＱ３は、第１の端子が一次巻線Ｌ１の他端（巻線Ｌ１ｂの他端）に接続され、第２の端子が入力直流電源Ｖｉｎの負極（接地ＶＳＳ）に接続されている。また、第３の半導体スイッチＱ３は、制御端子の電圧ＶＧ３が制御されることにより、その動作（オンまたはオフ）が制御されるようになっている。

この第３の半導体スイッチＱ３は、例えば、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）である。この場合、第３の半導体スイッチＱ３の第１の端子、第２の端子、および制御端子は、それぞれコレクタ端子、エミッタ端子、およびベース端子に対応する。

なお、図２において、Ｖｇｓ（Ｑ１）は、第１のトランジスタＱ１のゲート−ソース電圧を表し、Ｖｇｅ（Ｑ２）は、第２のトランジスタＱ２のベース−エミッタ電圧を表し、Ｖｇｅ（Ｑ３）は、第３のトランジスタＱ３のベース−エミッタ電圧を表す。

また、電圧保持部１０は、一端が一次巻線Ｌ１の接続点Ａに接続され、他端が入力直流電源Ｖｉｎの負極に接続されている。

この電圧保持部１０は、例えば、図１に示すように、整流素子（ダイオード）Ｄ１と、バイアス電源（例えば３Ｖの直流電源）ＶＢと、を有する。

整流素子Ｄ１は、カソード端子が一次巻線Ｌ１の接続点Ａに接続されている。

この整流素子Ｄ１は、例えば、高耐圧仕様のＳｉＣダイオードなどである。この整流素子Ｄ１は、第１の半導体スイッチＱ１がオンの間、第１の半導体スイッチＱ１からの電流が流れ込まないようにするためのものである。

また、バイアス電源ＶＢは、正極が整流素子Ｄ１のアノード端子に接続され、負極が入力直流電源Ｖｉｎの負極に接続されている。このバイアス電源ＶＢは、バイアス電圧ＶＢｉａｓ（図２）を出力するようになっている。

例えば、この電圧保持部１０は、所定期間Ｐ１（図２）において転流元の第２または第３の半導体スイッチＱ２、Ｑ３の第１の端子（コレクタ）と第２の端子（エミッタ）との間（コレクタ−エミッタ間）電圧Ｖｃｅ（Ｑ２）、Ｖｃｅ（Ｑ３）が通電可能な閾値を下回らないようにする。これにより、電圧保持部１０は、第１の半導体スイッチＱ１をオフにしてから転流制御を実行する前に、転流元の第２または第３の半導体スイッチＱ２、Ｑ３に蓄積された電荷を放出させる。

なお、バイアス電圧ＶＢｉａｓは、既述の閾値以上の値に設定される。このバイアス電圧ＶＢｉａｓは、スイッチング損失を減らす観点から、転流元の第２、第３の半導体スイッチＱ２、Ｑ３にコレクタ電流が流れる条件下で、できるだけ小さいことが好ましい。

モニタ部Ｍは、第２および第３の半導体スイッチＱ２、Ｑ３の第１の端子と第２の端子との間（コレクタ−エミッタ間）の電圧Ｖｃｅ（Ｑ２）、Ｖｃｅ（Ｑ３）をそれぞれ測定するようになっている。そして、モニタ部Ｍは、電圧Ｖｃｅ（Ｑ２）、Ｖｃｅ（Ｑ３）を測定することにより得られた測定値ｘを出力するようになっている。

スイッチ制御部ＣＯＮは、第１から第３の半導体スイッチＱ１〜Ｑ３の制御端子の電圧ＶＧ１〜ＶＧ３を制御することにより、第１から第３の半導体スイッチＱ１〜Ｑ３の動作（オンまたはオフ）を制御するようになっている。

例えば、スイッチ制御部ＣＯＮは、予め設定されたタイミングで、第１ないし第３の半導体スイッチＱ１〜Ｑ３のオンオフ制御を実行するようになっている。

より詳しくは、このスイッチ制御部ＣＯＮは、第２および第３の半導体スイッチＱ２、Ｑ３の一方をオンにするとともに他方をオフにする転流制御を実行し、且つ、転流制御を実行する時刻を含む所定期間Ｐ１にわたって第１の半導体スイッチＱ１をオフにするようになっている（図２）。

すなわち、スイッチ制御部ＣＯＮは、第１の半導体スイッチＱ１をオフして、第１の半導体スイッチＱ１の第２の端子（ソース）の電位（Ｖｓ）が設定値（例えば、バイアス電圧ＶＢｉａｓ）まで低下した後、転流制御を実行する。

ここで、例えば、スイッチ制御部ＣＯＮは、モニタ部Ｍの測定値ｘに基づいて、転流制御を実行する。より詳しくは、スイッチ制御部ＣＯＮは、測定値ｘが設定値（例えば、既述のバイアス電圧ＶＢｉａｓ）になった後に、転流制御を実行する。

そして、スイッチ制御部ＣＯＮは、転流制御を実行すると直ちに、第１の半導体スイッチＱ１をオンにする。

また、整流回路２０は、トランスＴ１の二次巻線Ｌ２から出力される交流電力を直流電力に変換し、第１、第２の出力端子Ｔｏｕｔ１、Ｔｏｕｔ２に出力するようになっている。

この整流回路２０は、例えば、図１に示すように、整流素子（ダイオード）Ｄ２〜Ｄ５と、キャパシタＣ２と、を有する。
整流素子Ｄ２は、アノード端子が二次巻線Ｌ２の一端に接続され、カソード端子が第１の出力端子Ｔｏｕｔ１に接続されている。

整流素子Ｄ３は、カソード端子が二次巻線Ｌ２の一端に接続され、アノード端子が第２の出力端子Ｔｏｕｔ２に接続されている。

整流素子Ｄ４は、アノード端子が二次巻線Ｌ２の他端に接続され、カソード端子が第１の出力端子Ｔｏｕｔ１に接続されている。

整流素子Ｄ５は、カソード端子が二次巻線Ｌ２の他端に接続され、アノード端子が第２の出力端子Ｔｏｕｔ２に接続されている。

キャパシタＣ２は、第１の出力端子Ｔｏｕｔ１と第２の出力端子Ｔｏｕｔ２との間に接続されている。

次に、以上のような構成を有する電源装置１００の動作の一例について、図２に基づいて説明する。

なお、図２に示す例では、第２の半導体スイッチＱ２がオンし且つ第３の半導体スイッチＱ３がオフした状態から、第２の半導体スイッチＱ２がオフし且つ第３の半導体スイッチＱ３がオンした状態に遷移する場合を表している。しかし、第３の半導体スイッチＱ３がオンし且つ第２の半導体スイッチＱ２がオフした状態から、第３の半導体スイッチＱ３がオフし且つ第２の半導体スイッチＱ２がオンした状態に遷移する場合も同様である。

先ず、図２の時刻ｔ１において、スイッチ制御部ＣＯＮは、第１の半導体スイッチＱ１をオフする。

これにより、第１の半導体スイッチＱ１の第２の端子（ソース）の電圧Ｖｓ（Ｑ１）および第３の半導体スイッチＱ３の第１の端子（コレクタ）と第２の端子（エミッタ）との間（コレクタ−エミッタ間）電圧Ｖｃｅ（Ｑ３）が、設定値（バイアス電圧ＶＢｉａｓ）まで低下する。

そして、スイッチ制御部ＣＯＮは、第１の半導体スイッチＱ１の第２の端子（ソース）の電位（Ｖｓ）が設定値（例えば、バイアス電圧ＶＢｉａｓ）まで低下した後、転流制御（ここでは、第２の半導体スイッチＱ２がオフし且つ第３の半導体スイッチＱ３がオンした状態にする制御）を実行する（時刻ｔ２）。

なお、既述のように、例えば、スイッチ制御部ＣＯＮは、測定値ｘが設定値（バイアス電圧ＶＢｉａｓ）になった後に、転流制御を実行するようにしてもよい。

そして、スイッチ制御部ＣＯＮは、転流制御を実行した後（時刻ｔ１から所定期間Ｐ１が経過した後）、第１の半導体スイッチＱ１をオンにする（時刻ｔ３）。

以上の動作により、第２の半導体スイッチＱ２がオンし且つ第３の半導体スイッチＱ３がオフした状態から、第２の半導体スイッチＱ２がオフし且つ第３の半導体スイッチＱ３がオンした状態に遷移する電源装置１００の転流制御が完了する。

なお、第３の半導体スイッチＱ３がオンし且つ第２の半導体スイッチＱ２がオフした状態から、第３の半導体スイッチＱ３がオフし且つ第２の半導体スイッチＱ２がオンした状態に遷移する場合も同様である。

以上のように、本発明の一態様に係る電源装置１００では、図１に示すように、トランスＴ１の一次巻線Ｌ１の両端にそれぞれ第２、第３の半導体スイッチＱ２、Ｑ３（例えばＩＧＢＴ）が接続されたプッシュプル方式を採る。

そして、トランスＴ１の一次側の接続点Ａと、入力直流電源Ｖｉｎ（例えば４００Ｖ）との間に、第１の半導体スイッチＱ１を設けている。この第１の半導体スイッチＱ１としては、第２、第３の半導体スイッチＱ２，Ｑ３よりもスイッチング速度が速いもの（例えばパワーＭＯＳＦＥＴ）を用いることが好ましい。

そして、スイッチ制御部ＣＯＮは、図２に示すように、第２、第３の半導体スイッチＱ２、Ｑ３の一方をオンにするとともに他方をオフにする転流制御を実行し、また、転流制御を含む予め設定された所定期間Ｐ１にわたって第１の半導体スイッチＱ１をオフにする。

これにより、第２、第３の半導体スイッチＱ２、Ｑ３は、流れる電流および電圧降下（電圧Ｖｃｅ）が共に小さい状態で転流制御（スイッチング）されることになるため、スイッチングロスを大幅に減らすことができる。

その結果、第２、第３の半導体スイッチＱ２、Ｑ３を高いデューティ比で交互にスイッチングさせることができる。

また、発熱量が少なくなるため、電源装置を小型化することができる。

さらに、本発明では、既述のように、接続点Ａと入力直流電源Ｖｉｎの負極との間に、バイアス電源ＶＢおよび整流素子Ｄ１を有する電圧保持部１０とを設ける。この電圧保持部１０は、例えば、所定期間Ｐ１において転流元の第２の半導体スイッチＱ２の電圧Ｖｃｅをコレクタ電流が流れる程度の値に保持する。すなわち、電圧Ｖｃｅ（Ｑ２）が、第２の半導体スイッチＱ２が通電可能な閾値を下回らないようにする。

これにより、第１の半導体スイッチＱ１をオフにしてから転流制御を実行する前に、第２の半導体スイッチＱ２に蓄積された電荷が放出される。すなわち、第２の半導体スイッチ（ＩＧＢＴ）の立ち下がり時間を短くすることができる。

なお、第２の半導体スイッチ（ＩＧＢＴ）についても同様である。

以上のように、本発明に係る電源装置１００は、スイッチングロスを低減することができる。

なお、実施形態は例示であり、発明の範囲はそれらに限定されない。

１００ 電源装置
Ｖｉｎ 入力直流電源
Ｔ１ トランス
Ｌ１ 一次巻線
Ｌ１ａ 巻線
Ｌ１ｂ 巻線
Ｌ２ 二次巻線
Ｑ１ 第１の半導体スイッチ
Ｑ２ 第２の半導体スイッチ
Ｑ３ 第３の半導体スイッチ
ＣＯＮ スイッチ制御部
Ｍ モニタ部
１０ 電圧保持部
２０ 整流回路
Ｄ１ 整流素子
Ｄ２ 整流素子
Ｄ３ 整流素子
Ｄ４ 整流素子
Ｃ２ キャパシタ
Ｔｏｕｔ１ 第１の出力端子
Ｔｏｕｔ２ 第２の出力端子
ＶＢｉａｓ バイアス電圧
ＶＳＳ 接地

Claims (13)

1. 入力直流電源と、
   接続点を介して直列接続された２つの巻線からなる一次巻線と、二次巻線とを有するトランスと、
   第１の端子が前記入力直流電源の正極に接続され、第２の端子が前記一次巻線の接続点に接続された第１の半導体スイッチと、第１の端子が前記一次巻線の一端に接続され、第２の端子が前記入力直流電源の負極に接続された第２の半導体スイッチと、第１の端子が前記一次巻線の他端に接続され、第２の端子が前記入力直流電源の負極に接続された第３の半導体スイッチと、
   前記第２および第３の半導体スイッチの一方をオンにするとともに他方をオフにする転流制御を実行し、前記転流制御を実行する時刻を含む所定期間にわたって前記第１の半導体スイッチをオフにするスイッチ制御部と、を備える
   ことを特徴とする電源装置。
2. 一端が前記一次巻線の接続点に接続され、他端が前記入力直流電源の負極に接続された電圧保持部であって、
   前記所定期間において転流元の前記第２または第３の半導体スイッチの前記第１の端子と第２の端子との間の電圧が通電可能な閾値を下回らないようにすることにより、前記第１の半導体スイッチをオフにしてから前記転流制御を実行する前に、転流元の前記第２または第３の半導体スイッチに蓄積された電荷を放出させる、電圧保持部を、更に備える
   ことを特徴とする請求項１に記載の電源装置。
3. 前記電圧保持部は、
   カソード端子が前記一次巻線の前記接続点に接続された整流素子と、
   正極が前記整流素子のアノード端子に接続され、負極が前記入力直流電源の負極に接続され、バイアス電圧を出力するバイアス電源と、を有する
   ことを特徴とする請求項２に記載の電源装置。
4. 前記スイッチ制御部は、前記第１の半導体スイッチの前記第２の端子の電位が設定値まで低下した後、前記転流制御を実行する
   ことを特徴とする請求項３に記載の電源装置。
5. 前記スイッチ制御部は、前記転流制御を実行すると直ちに、前記第１の半導体スイッチをオンにする
   ことを特徴とする請求項１に記載の電源装置。
6. 前記第１の半導体スイッチのスイッチング速度は、前記第２および第３の半導体スイッチのスイッチング速度よりも早い
   ことを特徴とする請求項１に記載の電源装置。
7. 前記第１の半導体スイッチはパワーＭＯＳＦＥＴであり、前記第１の半導体スイッチの第１の端子および第２の端子はそれぞれドレイン端子およびソース端子に対応する
   ことを特徴とする請求項１に記載の電源装置。
8. 前記第２および第３の半導体スイッチは絶縁ゲートバイポーラトランジスタであり、前記第２および第３の半導体スイッチの第１の端子および第２の端子はそれぞれコレクタ端子およびエミッタ端子に対応する
   ことを特徴とする請求項１に記載の電源装置。
9. 前記トランスの二次巻線から出力される交流電力を直流電力に変換する整流回路を更に備える
   ことを特徴とする請求項１に記載の電源装置。
10. 前記スイッチ制御部は、予め設定されたタイミングで、前記第１ないし第３の半導体スイッチのオンオフ制御を実行する
    ことを特徴とする請求項１に記載の電源装置。
11. 前記第２および第３の半導体スイッチの前記第１の端子と前記第２の端子との間の電圧をそれぞれ測定するモニタ部を、更に備え、
    前記スイッチ制御部は、前記モニタ部の測定値に基づいて、前記転流制御を実行する
    ことを特徴とする請求項４に記載の電源装置。
12. 前記スイッチ制御部は、前記第１の半導体スイッチをオフして、前記測定値が前記設定値になった後に、前記転流制御を実行する
    ことを特徴とする請求項１１に記載の電源装置。
13. 前記設定値は、前記バイアス電圧であることを特徴とする請求項１２に記載の電源装置。

Images