JP2014120583A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2014120583A
JP2014120583A JP2012273966A JP2012273966A JP2014120583A JP 2014120583 A JP2014120583 A JP 2014120583A JP 2012273966 A JP2012273966 A JP 2012273966A JP 2012273966 A JP2012273966 A JP 2012273966A JP 2014120583 A JP2014120583 A JP 2014120583A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
adhesive
polishing
support substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012273966A
Other languages
English (en)
Inventor
Kenji Iwade
健次 岩出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012273966A priority Critical patent/JP2014120583A/ja
Publication of JP2014120583A publication Critical patent/JP2014120583A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】 接着剤による半導体装置への汚染を抑制する半導体装置の製造方法を提供する。
【解決手段】 本発明の実施形態に係る半導体装置の製造方法においては、接着剤2を介して支持基板3の主面と、半導体ウェーハ1の主面とが貼合される。さらに、前記半導体ウェーハ1の裏面が研磨される。さらに、前記半導体ウェーハ1の周縁部が研磨される。さらに、研磨された前記半導体ウェーハ1の周縁部の直下領域にある前記接着剤2が研磨される。
【選択図】 図1

Description

本発明の実施形態は、半導体装置の製造方法に関する。
近年、半導体ウェーハの裏面を研磨するために、接着剤を用いて半導体ウェーハを貼合するプロセスが用いられている。この場合、半導体ウェーハを貼り合わせる際に、接着材が半導体ウェーハのエッジ部にはみ出してしまう。これにより、接着剤からの汚染が起こり、また凹凸が大きい接着剤表面上に膜が成膜し、膜全体が剥がれてしまうという問題があった。さらに、TSV(thorough silicon via)プロセスのように、半導体ウェーハ貼合後にクリーンルームに戻す場合には、はみ出した接着剤が発塵源となり、半導体装置の性能に影響がでるという問題があった。
特開2002−368190号公報
本発明が解決しようとする課題は、接着剤による半導体装置への汚染を抑制する半導体装置の製造方法を提供することである。
上記課題を解決するために実施形態に係る半導体装置の製造方法においては、接着剤を介して支持基板の主面と半導体ウェーハの主面とが貼合され、前記半導体ウェーハの裏面が研磨され、前記半導体ウェーハの周縁部が研磨され、研磨された前記半導体ウェーハの周縁部の直下領域にある前記接着剤が研磨される。
本実施形態に係る半導体装置の製造方法を示す断面図。 本実施形態に係る半導体装置の製造方法を示す平面図。
以下、本発明の実施形態について図面を参照しながら説明する。なお、以下の実施形態では、図面中の同一部分には同一番号を付してその詳しい説明は適宜省略し、異なる部分について適宜説明する。
図1及び図2は、本実施形態に係る半導体装置の製造方法の断面図である。本実施形態では、半導体ウェーハ1の裏面研磨工程を示し、特にTSV加工する前段階における半導体ウェーハ1の裏面を研磨する工程を示す。ここで、半導体ウェーハ1の裏面とは、半導体ウェーハ1の両面のうち半導体ウェーハ1の支持基板3と貼合する面(主面)と反対側の面をいう。
まず、図1(a)のように、支持基板3の主面上に接着剤2を例えばスピンコートにより塗布する。このとき、接着剤2が均一に塗布されるように、適宜支持基板3の回転数を調整する必要がある。支持基板3は、例えば石英ガラスが用いられるが、シリコン基板を用いてもよい。接着剤2には、例えばアクリル系でUV硬化性のものが用いられ、支持基板3が石英基板である場合には、後述する貼合後石英基板側からUV光を照射することによって接着剤2を硬化させることができる。接着剤2の粘度は、例えば25℃において3.5Pa・s程度である。また、接着材の膜厚は、例えば50μm程度である。
その後、図1(b)のように、支持基板3の主面上に塗布された接着剤2を介して半導体ウェーハ1を貼合する。このとき、支持基板3と半導体ウェーハ1の間に接着剤2が充填され、支持基板3上に半導体ウェーハ1が固定される。また、半導体ウェーハ1を支持基板3に押圧することにより、接着剤2は、支持基板3と半導体ウェーハ1との間からはみだし、支持基板3及び半導体ウェーハ1のべベル部表面に接着剤2が付着することがある。その後、支持基板3である石英基板側からUV光を照射することによって接着剤2を硬化させる。
次に、図1(c)のように、半導体ウェーハ1の裏面を研磨する。半導体ウェーハ1の裏面研磨は、例えば、半導体ウェーハ1を回転させた状態で、ダイヤモンド粒子が埋め込まれた#2000番手の研磨テープ4を研磨ヘッド5により押圧することにより行う。なお、この工程の後に、半導体ウェーハ1の表面を平坦に仕上げるために、#10000番手の研磨テープ4を押圧することにより、半導体ウェーハ1の裏面研磨を行ってもよい。半導体ウェーハ1の裏面研磨により、半導体ウェーハ1の厚さを例えば300〜500μm程度まで薄くする。
次に、図1(d)及び(e)に示すように、半導体ウェーハ1の裏面側から半導体ウェーハ1の周縁部の研磨(エッジトリミング)及び半導体ウェーハ1の周縁部の直下領域にある接着剤2の研磨を行う。ここで、半導体ウェーハ1の周縁部とは、半導体ウェーハ1の端から径方向に0.5mm程度までの領域をいう。
まず、半導体ウェーハ1の周縁部において、半導体ウェーハ1を裏面側から半導体ウェーハ1に対して実質的に垂直方向に研磨する。この研磨は、半導体ウェーハ1が700rpmの速さで回転している状態において、ダイヤモンド粒子が埋め込まれた2000番手の研磨テープ4を、研磨ヘッド5により例えば5〜15Nの力で押圧することにより行う。このときの研磨ヘッド5の移動速度は、例えば5μm/sec程度である。なお、10000番手の研磨テープ4を用いてもよい。
その後、半導体ウェーハ1の周縁部の直下領域にある接着材を、半導体ウェーハ1の裏面側から半導体ウェーハ1に対して実質的に垂直方向に研磨する。この研磨は、半導体ウェーハ1が50〜150rpmの速さで回転している状態において、ダイヤモンド粒子が埋め込まれた2000番手の研磨テープ4を、例えば5〜15Nの力で押圧することにより行う。このときの研磨テープ4の研磨ヘッド5の移動速度は、50μm/sec程度である。なお、10000番手の研磨テープ4を用いてもよい。
本実施形態においては、接着剤2をテープによる研磨により除去する。このとき接着剤2と研磨テープ4との摩擦は、半導体ウェーハ1と研磨テープ4との摩擦と比べて大きく、接着剤2を研磨中に研磨テープ4が摩耗により切れることがある。
例えば、実験によると、ダイヤモンド粒子を砥粒とした研磨テープ4の条件を2000番手とし、研磨ヘッド5による研磨荷重を5Nとして接着剤2を研磨したとき、半導体ウェーハ1の回転速度を100rpmとすると、研磨テープ4が切れなかったのに対し、700rpmとすると、研磨テープ4が切れた。これによると、テープによる研磨時の半導体ウェーハ1の回転数が高く摩擦が大きくなると研磨テープ4が切れることが分かる。また、テープが切れていない条件においても接着剤2の回転数及び研磨テープ4の押圧が大きいほど、摩擦が大きくなるため、研磨テープ4の劣化が激しくなり、研磨テープ4を再利用することが困難になる。すなわち、研磨テープ4の劣化が促進されるため、半導体装置の製造コストが増加してしまう。したがって、半導体ウェーハ1より摩擦が大きい接着剤2の研磨では、半導体ウェーハ1の研磨と比べて、半導体ウェーハ1の回転数を小さくし、または研磨荷重を小さくした状態で研磨することが望ましい。
次に、支持基板3のべベル部表面に接着剤2が付着している場合には、図2(a)乃至(c)に示すように、支持基板3の主面に対して水平方向及び斜め方向から行うことにより、支持基板3のべベル部に付着している接着剤2を除去する。例えば、まず支持基板3の主面に対して水平方向からテープ研磨を行い、支持基板3のべベル部の側面に付着している接着剤2を除去する。その後、支持基板3に対して研磨テープ4がなす角30度、64度、−30度、−64度の角度で研磨テープ4を支持基板3に押圧し、支持基板3のべベル部に付着している接着剤2を除去する。ここで、支持基板3に対して研磨テープ4がなす角は、支持基板3の主面側から研磨テープ4を押圧する場合を正の方向とし、支持基板3の主面に対向する支持基板3の面側から研磨テープ4を押圧する場合を負の方向としている。
その後、半導体ウェーハ1の裏面を所望の条件で所望の半導体ウェーハ1の膜厚になるまでCMP(Chemical Mechanical Polishing)法による研磨を行う。このとき、本実施形態では、半導体ウェーハ1のエッジ部の研磨及びその直下領域の接着剤2を除去した後に、半導体ウェーハ1の裏面をCMP研磨している。これにより、支持基板3と半導体ウェーハ1の貼合により、接着剤2がはみ出し、半導体ウェーハ1のべベル部上に接着剤2が付着した場合であっても、半導体ウェーハ1のべベル部に付着した接着剤2が除去されているので、接着剤2の膜剥がれによるCMP時のウェーハ裏面のスクラッチの増加や、パーティクル及びメタルの汚染の増加を抑制することができる。その後、所望の工程を経ることにより、半導体装置を形成する。
以上のように、本発明の本実施形態によれば、半導体ウェーハ1の裏面研磨を行い、その後半導体ウェーハ1のエッジ部の研磨及びその直下領域の接着剤2の研磨を一括して行っている。これにより、半導体装置の製造工程が短縮され、製造コストを低減させることができる。
さらに、本実施形態では、半導体ウェーハ1のエッジ部の研磨及びその直下領域の接着剤2を除去した後に、半導体ウェーハ1の裏面をCMP研磨している。これにより、支持基板3と半導体ウェーハ1の貼合により、接着剤2がはみ出し、半導体ウェーハ1のべベル部上に接着剤2が付着した場合であっても、半導体ウェーハ1のべベル部に付着した接着剤2が除去されているので、接着剤2の膜剥がれによるCMP時のウェーハ裏面のスクラッチの増加や、パーティクル及びメタルの汚染の増加を抑制することができる。
なお、本実施形態では、半導体ウェーハ1の下に接着剤2が設けられ、接着剤2の下に支持基板3が設けられた例を示したが、これらの上下関係に限定するものではなく、例えば半導体ウェーハ1上に接着剤2が設けられ、接着剤2上に支持基板3が設けられるものであってもよい。
なお、本発明は、上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの実施形態は、その他のさまざまな形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
1…半導体ウェーハ
2…接着剤
3…支持基板
4…研磨テープ
5…研磨ヘッド

Claims (5)

  1. 接着剤を介して支持基板の主面と半導体ウェーハの主面とを貼合する工程と、
    前記半導体ウェーハの裏面を研磨する工程と、
    前記半導体ウェーハの周縁部を研磨する工程と、
    研磨された前記半導体ウェーハの周縁部の直下領域にある前記接着剤を研磨する工程と、
    を備えた半導体装置の製造方法。
  2. 前記半導体ウェーハの周縁部の研磨する工程及び前記接着剤の研磨する工程は、前記支持基板を回転させ、前記半導体ウェーハの裏面方向から研磨テープを前記半導体ウェーハの周縁部及び前記接着剤に押圧することにより行うことを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記支持基板の回転は、50rpm以上、かつ150rpm以下であることを特徴とする請求項2に記載の半導体装置の製造方法。
  4. 前記支持基板の周縁部に付着している前記接着剤を研磨する工程をさらに含むことを特徴とする請求項1乃至請求項3のいずれか1項に記載の半導体装置の製造方法。
  5. 前記支持基板の周縁部に付着している前記接着剤の研磨は、前記支持基板の主面に対して水平方向及び斜め方向から行うことを特徴とする請求項4に記載の半導体装置の製造方法。
JP2012273966A 2012-12-14 2012-12-14 半導体装置の製造方法 Pending JP2014120583A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012273966A JP2014120583A (ja) 2012-12-14 2012-12-14 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012273966A JP2014120583A (ja) 2012-12-14 2012-12-14 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2014120583A true JP2014120583A (ja) 2014-06-30

Family

ID=51175185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012273966A Pending JP2014120583A (ja) 2012-12-14 2012-12-14 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2014120583A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015224317A (ja) * 2014-05-29 2015-12-14 リンテック株式会社 接着剤層除去装置および接着剤層除去方法
CN108242393A (zh) * 2016-12-23 2018-07-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
JP2018195853A (ja) * 2018-08-31 2018-12-06 株式会社荏原製作所 研磨方法
JP2019204893A (ja) * 2018-05-24 2019-11-28 東芝メモリ株式会社 半導体装置の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015224317A (ja) * 2014-05-29 2015-12-14 リンテック株式会社 接着剤層除去装置および接着剤層除去方法
CN108242393A (zh) * 2016-12-23 2018-07-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN108242393B (zh) * 2016-12-23 2021-04-23 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
JP2019204893A (ja) * 2018-05-24 2019-11-28 東芝メモリ株式会社 半導体装置の製造方法
CN110534404A (zh) * 2018-05-24 2019-12-03 东芝存储器株式会社 半导体装置的制造方法
US10818501B2 (en) 2018-05-24 2020-10-27 Toshiba Memory Corporation Method for manufacturing semiconductor device
JP7237464B2 (ja) 2018-05-24 2023-03-13 キオクシア株式会社 半導体装置の製造方法
CN110534404B (zh) * 2018-05-24 2023-07-28 铠侠股份有限公司 半导体装置的制造方法
JP2018195853A (ja) * 2018-08-31 2018-12-06 株式会社荏原製作所 研磨方法

Similar Documents

Publication Publication Date Title
US8029335B2 (en) Wafer processing method
US20120329369A1 (en) Substrate processing method and substrate processing apparatus
TWI446420B (zh) 用於半導體製程之載體分離方法
TWI788342B (zh) 晶圓的加工方法
TWI645501B (zh) Support plate, support plate forming method and wafer processing method
JP2014067970A (ja) 表面保護部材および加工方法
JP2006269761A (ja) ウェハの製造方法
JP2013183157A (ja) バンプ付きデバイスウェーハの加工方法
TWI754754B (zh) 晶圓加工方法
JP2016127232A (ja) ウェーハの加工方法
KR101779622B1 (ko) 피가공물의 연삭 방법
JP2011216763A (ja) ウェーハの加工方法
KR20210075049A (ko) 웨이퍼 가공 방법 및 중간 부재
JP2004349649A (ja) ウエハーの薄加工方法
JP2014120583A (ja) 半導体装置の製造方法
TW200826179A (en) Method for protecting wafer circuit surface and method for reducing wafer thickness
TWI767022B (zh) 基板處理方法及基板處理系統
JP2012204545A (ja) 半導体装置の製造方法および製造装置
JP2015145054A (ja) 複合基板の研磨方法及び複合基板
JP2013229352A (ja) 板状物の転写方法
JP2015149386A (ja) ウェーハの加工方法
JP2013102080A (ja) ウエーハの支持基板およびウエーハの加工方法
JP2013197425A (ja) 炭化珪素基板の平坦化研削加工方法
JP6132502B2 (ja) ウェーハの加工方法
JP5912310B2 (ja) ウェーハの加工方法

Legal Events

Date Code Title Description
RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20140812

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140902

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20150216

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150218