JP2014116880A - 受信回路 - Google Patents
受信回路 Download PDFInfo
- Publication number
- JP2014116880A JP2014116880A JP2012271102A JP2012271102A JP2014116880A JP 2014116880 A JP2014116880 A JP 2014116880A JP 2012271102 A JP2012271102 A JP 2012271102A JP 2012271102 A JP2012271102 A JP 2012271102A JP 2014116880 A JP2014116880 A JP 2014116880A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- interpolation
- eye
- determination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 19
- 239000003990 capacitor Substances 0.000 claims description 50
- 230000007704 transition Effects 0.000 claims description 5
- 230000002194 synthesizing effect Effects 0.000 claims 1
- 238000012545 processing Methods 0.000 abstract description 24
- 238000010586 diagram Methods 0.000 description 37
- 238000000034 method Methods 0.000 description 29
- 230000008569 process Effects 0.000 description 24
- 238000011084 recovery Methods 0.000 description 16
- 238000005070 sampling Methods 0.000 description 15
- 238000005259 measurement Methods 0.000 description 13
- 238000006243 chemical reaction Methods 0.000 description 11
- 230000008859 change Effects 0.000 description 9
- 230000007423 decrease Effects 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 4
- 238000012544 monitoring process Methods 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 101100150907 Caenorhabditis elegans swm-1 gene Proteins 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
- H04L7/0029—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of received data signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
- H04L7/0058—Detection of the synchronisation error by features other than the received signal transition detection of error based on equalizer tap values
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Abstract
【解決手段】入力データ信号Vinを補間して補間データ信号を生成するデータ補間回路53と、補間データ信号のデジタル値の判定を行うデータ判定回路54と、位相情報を検出し、検出した位相情報に基づいて補間比kを決定する補間コードを出力する位相検出回路55,56と、入力データ信号を補間してアイモニタ用補間データ信号を生成するアイモニタ用補間回路61と、アイモニタ用補間データ信号を、参照電圧Vrefと比較するアイモニタ用判定回路62と、データ判定回路の出力と、アイパターン用判定回路の比較結果が一致するか判定する一致判定回路63と、位相情報および一致判定回路の判定結果に基づいて、アイパターンを生成するアイ波形生成部64と、を有する受信回路。
【選択図】図13
Description
図1の(A)に示すように、同期型のクロック・データ再生部は、比較器11と、クロック再生回路(CRU:Clock Recovery Unit)12と、位相補間回路(PI:Phase Interpolator)13と、を有する。比較器11は、入力データ信号Vinが“0”または“1”のいずれであるか判定して出力データDoutを生成する。CRU12は、出力データDoutの変化エッジとクロックCLKの変化エッジ(例えば立下りエッジ)の位相差を検出し、位相補間コードを生成する。位相補間回路13は、位相補間コードに基づいてクロックCLKの位相をシフトし、入力データ信号Vinをサンプルするのに適したクロックを生成する。
アイパターンモニタとは、図2に示すように、受信中のアイ波形を、時間方向と電圧方向にある分解能で格子状に区切り、各格子点でデータを正しく受信することが可能かどうかの判断や、ビットエラーレートを表示するものである。図2において、Eで示す部分が、入力データ信号の安定している範囲である。
図3は、データ補間処理を行う受信回路の非同期型のクロック・データ再生部の構成および動作を示す図である。
判定回路22は、ブラインド型の受信回路の非同期型のクロック・データ再生部に用いられる比較器と同様のものであり、説明は省略する。
また、図5は、図4の位相検出回路(CRU)23の入力に対する出力の真理値表を示す図である。
図6の(A)に示すように、入力データ信号Vinの1区間(1ユニット)(1U.I.)に2回サンプルが行われ、各U.I.で2個のサンプルデータSnが生成される。2個のサンプルデータの位相から、各U.I.の中心(180度)位相のデータDnと、エッジ(0度または360度)位相のデータD+1を生成する。図6の(A)では、サンプルデータS14とS15から180度位相のデータD15を、S15とS16から360度位相のD16を、S16とS17から180度位相のデータD1を、補間処理で生成し、以下同様である。
上記のデータ補間回路21では、サンプル前の準備期間と、サンプル期間と、データの合成・出力期間を要する。そのため、1個のデータ補間回路21では連続的なサンプルを行うことはできない。そこで、複数個のデータ補間回路21を設け、インターリーブ構成を取る。具体的には、複数個のデータ補間回路21は、1番目のデータ補間回路21が最初の期間の処理を終了して次の期間の処理を開始すると、2番目のデータ補間回路21が最初の期間の処理を開始する。以下順に処理を開始し、1番目のデータ補間回路21が最後の期間の処理を終了すると、1番目のデータ補間回路21が再度処理を開始し、以下同様の動作を繰り返す。したがって、データ補間回路21の個数は、処理期間の個数以上必要であり、図8から図11の例であれば、4つ以上のデータ補間回路をインターリーブにする。実際には、補間比の変更が行えるように、データ補間回路の個数をさらに増加させる。
インターリーブ型データ補間回路は、m個の動作ユニットU0〜Um−1を有する。各ユニットは、N個の回路ユニットを有する。各回路ユニットは、1個の容量C0と、容量C0の一方の端子と高電位源の間のスイッチSW31と、容量C0の一方の端子に接続される2個のスイッチSWKAおよびSWKBと、を有する。各ユニットのN個の回路ユニットの容量C0の他方の端子は、各ユニットの補間データ出力端子に共通に接続される。各ユニットの補間データ出力端子と低電位源の間には、スイッチSW50〜SWm−1が設けられる。各ユニットのN個の回路ユニットのスイッチSWKAは、互いに接続され、gm31Cまたはgm31Dの一方に接続されるスイッチに接続される。また、各ユニットのN個の回路ユニットのスイッチSWKBは、互いに接続され、gm31Cまたはgm31Dの他方に接続されるスイッチに接続される。例えば、図12では、U3のN個の回路ユニットのスイッチSWKAは、互いに接続されると共に、SW12を介してgm31Dに接続される。また、U3のN個の回路ユニットのスイッチSWKBは、互いに接続されると共に、SW13を介してgm31Cに接続される。また、U4のN個の回路ユニットのスイッチSWKAもSW13に接続されるので、U3のスイッチSWKBとU4のスイッチSWKAは、共通に接続される。
図8の準備期間では、SW12およびSW13は遮断し、SW52は接続し、U3のN個の回路ユニットにおいて、SW31が接続し、N個のC0の充電が行われる。図9のサンプルの前半期間では、SW31が遮断し、SW12が接続し、SW13は遮断し、SW52は接続する。これにより、gm31Dの出力が、SW12およびU3のN−Nk個の回路ユニットのSWKAを介して、N−Nk個の回路ユニットの容量C0から電流を引き抜く。図10のサンプルの後半期間では、SW12が遮断し、SW13が接続する。これにより、gm31Cの出力が、SW13およびU3のNk個の回路ユニットのSWKBを介して、Nk個の回路ユニットの容量C0から電流を引き抜く。この時、U4のN−Nk個の回路ユニットの容量C0からの電流の引き抜きも行われる。さらに、図11の合成・出力期間では、SW12およびSW13は遮断し、SW53が接続し、補間データD3が出力される。このような動作を、クロックの半サイクル期間ごとにユニットをシフトしながら行う。
なお、可変容量の構成方法に制限はなく、回路のインターリーブ数にも制限はない。
第1実施形態の受信回路は、等化回路51と、電圧電流変換回路+サンプル回路(gm+Samp.SW)52と、データ補間回路53と、判定回路54と、位相検出回路55と、フィルタ56と、係数調整回路57と、を有する。さらに、第1実施形態の受信回路は、アイモニタ用補間回路61と、アイモニタ用判定回路62と、一致(Pass/Fail)判定回路63と、アイ波形再生部64と、リファレンス生成回路65と、を有する。
位相検出回路55は、例えば、図4の(A)に示した位相検出回路23で実現され、位相検出の分解能に応じて適宜前述のような回路が使用される。
アイ波形再生部64は、収集したアイ波形に関する情報をレジスタに記憶し、適宜外部装置に出力する。レジスタに記憶した値は、外部装置に読み出した後クリアされる。
図14の(A)は、時間(位相)方向と電圧(信号強度)方向の格子点の座標について、エラー回数REおよびサンプル回数RSを時間Tおよび電圧Vと関連付けて記憶する。時間軸方向の座標については、位相検出回路55およびフィルタ56から受け取った補間コードkおよびアイモニタ用補間係数k’から算出する。電圧方向の座標は、リファレンス生成回路65に出力したリファレンスコードから算出する。
ステップS11では、アイ波形生成部64が、リファレンス生成回路65にリファレンスコードを出力し、リファレンス生成回路65が、リファレンスコードに基づいて参照電圧Vrefを生成し、アイモニタ用判定回路62に出力する。リファレンスコードは、例えば、参照電圧Vrefが単調に1レベルずつ増加または減少するように、または中心レベルから交互に段階的に増加または減少するように生成される。アイモニタ用判定回路62は、参照電圧Vrefから実際に設定する実参照電圧Veffを生成する。これにより、アイモニタ用判定回路62において、アイモニタ用補間回路61の出力の判定が行える状態になる。さらに、アイ波形生成部64は、アイモニタ用補間回路61にアイモニタ用補間係数k’を出力し、アイモニタ用補間回路61は、アイモニタ用補間係数k’に応じて補間回路の容量の接続を切り替える。
ステップS13では、判定回路54の判定結果と、アイモニタ用判定回路62の判定結果が一致するか判定し、一致すればステップS11に戻り、一致しなければステップS14に進む。
以下、上記のステップを繰り返す。
第2実施形態におけるアイモニタ用補間回路61は、図8の(B)に示した可変容量CAおよびCBを固定容量としたことが第1実施形態の受信回路と異なり、他の部分は同じである。図16において、スイッチSW34は、図12の各ユニットに設けられたスイッチSW31に対応する。参照符号62Aから62Dは、アイモニタ用判定回路62を形成するAD変換器である。固定容量C1は可変容量CAに対応し、固定容量C2は可変容量CBに対応し、C1とC2の容量比でアイモニタ用補間係数が決定される。言い換えれば、第2実施形態においては、アイモニタ用補間係数k’は一定であり、変化しない。例えば、固定容量C1とC2の容量を等しい値にしておけば、実際のサンプルの中間の値がアイモニタ用補間データとして得られる。図16の回路の動作は、図8から図11の説明と同じであり、詳細な説明は省略する。
ステップS21では、アイ波形生成部64が、第1実施形態と同様に、リファレンス生成回路65にリファレンスコードを出力し、リファレンス生成回路65がリファレンスコードからVrefを生成し、アイモニタ用判定回路62に出力する。アイモニタ用判定回路62は、VrefからVeffを生成し、回路に設定する。アイ波形生成部64は、さらに計測する必要のある時間(時間軸の位置:位相)Tに対応する補間比kおよびアイモニタ用補間係数k’を決定し、k’をアイモニタ用補間回路61に出力する。アイモニタ用補間回路61は、k’に応じて内部の容量の接続を切り替える。
アイモニタ用判定回路62が、補間比kが計測する必要のある時間Tに対応する値になったかを判定し、対応する値になるまで待機し、対応する値であればステップS25に進む。
ステップS26では、サンプル回数RSが所定のサンプル回数RSmaxになったかを判定し、RSmaxに達していなければステップS21に戻り、達していればステップS27に進む。
ステップS28では、RSおよびREをクリアし、ステップS21に戻る。
図19は、アイモニタ用データ補間比によるアイモニタ用補間データ(アイ波形)の差を示す図であり、(A)はアイモニタ用データ補間比=0.9の場合を、(B)はアイモニタ用データ補間比=0.5の場合を示す。
第3実施形態の補間回路は、第1実施形態におけるデータ補間回路53とアイモニタ用補間回路61のスイッチを共通化したものである。第3実施形態の受信回路は、補間回路以外は第1実施形態と同じである。
第3実施形態の受信回路の動作は、第1実施形態と同じである。
第4実施形態の補間回路は、第2実施形態におけるデータ補間回路53とアイモニタ用補間回路61のスイッチを共通化したものである。第4実施形態の受信回路は、補間回路以外は第2実施形態と同じである。
第4実施形態の受信回路の動作は、第2実施形態と同じである。
第5実施形態の受信回路は、第1実施形態の受信回路からリファレンス生成回路65を除き、判定帰還等化回路80を加えたものである。
第5実施形態におけるアイ波形計測処理は、ステップS21とS22の間で、ステップS31およびS32を行い、S26の判定結果に応じてS31に戻ることが第2実施形態におけるアイ波形計測処理を示すフローチャートと異なり、他は同じである。
なお、第5実施形態におけるアイ波形計測処理を、図15に示した第1実施形態のフローチャートに従って行うことも可能であり、その場合には、S11とS12の間で、S31およびS32を行う。
以上実施形態を説明したが、各部で述べたように、各部の回路例、インターリーブ数等各種の変形例が可能である。
52 電圧電流変換回路+サンプル回路(gm+Samp.SW)
53 データ補間回路
54 判定回路
55 位相検出回路
56 フィルタ
57 係数調整回路
61 アイモニタ用補間回路
62 アイモニタ用判定回路
63 一致(Pass/Fail)判定回路
64 アイ波形再生部
65 リファレンス生成回路
Claims (10)
- 入力データ信号を補間して補間データ信号を生成するデータ補間回路と、
前記補間データ信号のデジタル値の判定を行うデータ判定回路と、
前記データ判定回路の出力から位相情報を検出し、検出した位相情報に基づいて前記データ補間回路における補間比を決定する補間コードを前記データ補間回路に出力する位相検出回路と、
前記入力データ信号を補間してアイモニタ用補間データ信号を生成するアイモニタ用補間回路と、
前記アイモニタ用補間データ信号を、参照電圧と比較するアイモニタ用判定回路と、
前記データ判定回路の出力と、前記アイパターン用判定回路の比較結果が一致するか判定する一致判定回路と、
前記位相情報および前記一致判定回路の判定結果に基づいて、アイパターンを生成するアイ波形生成部と、を備えることを特徴とする受信回路。 - 前記データ補間回路は、
前記入力データ信号を電流信号に変換する電圧電流変換回路と、
前記補間コードに応じて容量値を変更可能な第1可変容量および第2可変容量を含むスイッチトキャパシタと、を備え、
前記第1可変容量および前記第2可変容量により前記電流信号を連続した異なるタイミングでサンプルし、前記第1可変容量および前記第2可変容量にサンプルした信号を合成することにより前記補間データを生成することを特徴とする請求項1記載の受信回路。 - 前記データ補間回路は、複数個の前記スイッチトキャパシタを備え、
多相クロックを用いて前記スイッチトキャパシタをインターリーブ動作させることを特徴とする請求項2記載の受信回路。 - 前記位相検出回路は、前記データ判定回路の出力の遷移点付近と隣接する他点のデータを比較することで位相を検出することを特徴とする請求項1から3のいずれか1項記載の受信回路。
- 前記アイ波形生成部からのリファレンスコードに応じたアイモニタ用参照電圧を生成するリファレンス生成回路を備える請求項1から4のいずれか1項記載の受信回路。
- 前記アイ波形生成部は、前記リファレンス生成回路に前記リファレンスコードを与え、前記位相検出回路から位相情報を、前記一致判定回路から一致成否信号を、受け取り、時間/電圧の格子点上のビットエラーレートを算出することを特徴とする請求項5記載の受信回路。
- 前記データ判定回路の以前の判定結果に従って前記データ判定回路の判定レベルを補正すると共に、前記データ判定回路の以前の判定結果および前記アイ波形生成部からのリファレンスコードに応じて前記参照電圧を変化させる判定帰還形等化回路を備える請求項5または6記載の受信回路。
- 前記アイモニタ用データ補間回路は、前記データ補間回路の前記スイッチトキャパシタと共通のスイッチにより、スイッチトキャパシタ動作を行う第1補助容量および第2補助容量と、前記第1補助容量および前記第2補助容量にサンプルした信号を合成することにより前記アイモニタ用補間データを生成することを特徴とする請求項1から7のいずれか1項記載の受信回路。
- 前記第1補助容量および前記第2補助容量の容量値は、可変であることを特徴とする請求項8記載の受信回路。
- 前記第1補助容量および前記第2補助容量の容量値は、固定であることを特徴とする請求項8記載の受信回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012271102A JP5991181B2 (ja) | 2012-12-12 | 2012-12-12 | 受信回路 |
US14/077,916 US8860477B2 (en) | 2012-12-12 | 2013-11-12 | Receiver circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012271102A JP5991181B2 (ja) | 2012-12-12 | 2012-12-12 | 受信回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014116880A true JP2014116880A (ja) | 2014-06-26 |
JP5991181B2 JP5991181B2 (ja) | 2016-09-14 |
Family
ID=50880296
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012271102A Expired - Fee Related JP5991181B2 (ja) | 2012-12-12 | 2012-12-12 | 受信回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8860477B2 (ja) |
JP (1) | JP5991181B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018152731A (ja) * | 2017-03-13 | 2018-09-27 | 富士通株式会社 | 受信回路及びアイモニタシステム |
JP2019536321A (ja) * | 2016-10-25 | 2019-12-12 | ザイリンクス インコーポレイテッドXilinx Incorporated | Adcベース受信機のための内蔵アイスキャン |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6179334B2 (ja) * | 2013-10-10 | 2017-08-16 | 富士通株式会社 | 受信装置およびデータ補間方法 |
TWI580215B (zh) * | 2015-07-31 | 2017-04-21 | 群聯電子股份有限公司 | 訊號調變方法、可適性等化器及記憶體儲存裝置 |
JP2020155848A (ja) | 2019-03-19 | 2020-09-24 | キオクシア株式会社 | 受信装置及び受信方法 |
KR20220144091A (ko) | 2021-04-19 | 2022-10-26 | 삼성전자주식회사 | 호스트 장치 및 메모리 장치의 구동 방법, 상기 호스트 장치와 메모리 장치를 포함하는 차량 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007060655A (ja) * | 2005-08-24 | 2007-03-08 | Samsung Electronics Co Ltd | アイサイズ測定回路、データ通信システムの受信器、及びアイサイズ測定方法 |
WO2008126429A1 (ja) * | 2007-03-30 | 2008-10-23 | Nec Corporation | クロック・データ再生回路およびその制御方法 |
JP2012124593A (ja) * | 2010-12-06 | 2012-06-28 | Fujitsu Ltd | 受信回路 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5109278B2 (ja) | 2006-03-30 | 2012-12-26 | 日本電気株式会社 | プリエンファシス自動調整方法及びデータ伝送システム |
JP2011014973A (ja) | 2009-06-30 | 2011-01-20 | Renesas Electronics Corp | イコライザ調整方法及びアダプティブイコライザ |
-
2012
- 2012-12-12 JP JP2012271102A patent/JP5991181B2/ja not_active Expired - Fee Related
-
2013
- 2013-11-12 US US14/077,916 patent/US8860477B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007060655A (ja) * | 2005-08-24 | 2007-03-08 | Samsung Electronics Co Ltd | アイサイズ測定回路、データ通信システムの受信器、及びアイサイズ測定方法 |
WO2008126429A1 (ja) * | 2007-03-30 | 2008-10-23 | Nec Corporation | クロック・データ再生回路およびその制御方法 |
JP2012124593A (ja) * | 2010-12-06 | 2012-06-28 | Fujitsu Ltd | 受信回路 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019536321A (ja) * | 2016-10-25 | 2019-12-12 | ザイリンクス インコーポレイテッドXilinx Incorporated | Adcベース受信機のための内蔵アイスキャン |
JP7168559B2 (ja) | 2016-10-25 | 2022-11-09 | ザイリンクス インコーポレイテッド | Adcベース受信機のための内蔵アイスキャン |
JP2018152731A (ja) * | 2017-03-13 | 2018-09-27 | 富士通株式会社 | 受信回路及びアイモニタシステム |
US10103911B2 (en) | 2017-03-13 | 2018-10-16 | Fujitsu Limited | Receiver circuit and eye monitor system |
Also Published As
Publication number | Publication date |
---|---|
US20140159786A1 (en) | 2014-06-12 |
US8860477B2 (en) | 2014-10-14 |
JP5991181B2 (ja) | 2016-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5991181B2 (ja) | 受信回路 | |
US7149269B2 (en) | Receiver for clock and data recovery and method for calibrating sampling phases in a receiver for clock and data recovery | |
JP5276928B2 (ja) | 信号再生回路向け位相比較回路及び信号再生回路向け位相比較回路を備える光通信装置 | |
JP4196657B2 (ja) | データ再生方法およびデジタル制御型クロックデータリカバリ回路 | |
US7756232B2 (en) | Clock and data recovery circuit | |
EP1351429A1 (en) | Clock recovery circuit | |
US8090064B2 (en) | Single loop frequency and phase detection | |
JP4186083B2 (ja) | クロック同期回路 | |
KR101493777B1 (ko) | 주파수 검출기 및 이를 포함하는 위상 동기 루프 | |
KR20220131360A (ko) | 저지연 조합 클록 데이터 복구 로직 회로망 및 차지 펌프 회로 | |
JP2002523971A (ja) | 適応データ再生システムおよび方法 | |
US8289196B2 (en) | Parallel-serial converter | |
TWI542156B (zh) | 時脈資料回復電路與方法以及等化訊號分析電路與方法 | |
US7526395B2 (en) | Logic analyzer using a digital filter | |
US11233627B2 (en) | System and method for providing fast-settling quadrature detection and correction | |
JP5093216B2 (ja) | 発振回路 | |
JP5025234B2 (ja) | 測定方法 | |
CN104104385A (zh) | 一种高精度锁相环和锁相方法 | |
TW200849864A (en) | Data receiver and data retrieval method | |
CN105044459A (zh) | 一种谐波分析方法 | |
US9461811B1 (en) | Clock and data recovery circuit and clock and data recovery method | |
JP5814319B2 (ja) | Nrz信号増幅装置及び方法と誤り率測定装置及び方法 | |
US9048850B2 (en) | Frequency synthesizer apparatus and methods for improving capacitor code search accuracy using LSB modulation | |
US9112763B1 (en) | Device, system and method for bi-phase modulation decoding | |
TWI547101B (zh) | 時脈資料回復電路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150804 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160524 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160607 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160630 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160719 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160801 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5991181 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |