JP2014107560A - Resist and production method therefor - Google Patents

Resist and production method therefor Download PDF

Info

Publication number
JP2014107560A
JP2014107560A JP2013240670A JP2013240670A JP2014107560A JP 2014107560 A JP2014107560 A JP 2014107560A JP 2013240670 A JP2013240670 A JP 2013240670A JP 2013240670 A JP2013240670 A JP 2013240670A JP 2014107560 A JP2014107560 A JP 2014107560A
Authority
JP
Japan
Prior art keywords
resist
layer
resist layer
opening
diameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013240670A
Other languages
Japanese (ja)
Inventor
Jon-Won Park
パク・ジョン・ウォン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2014107560A publication Critical patent/JP2014107560A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113Via provided in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0023Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165Reinforcing structures
    • H01L2224/02166Collar structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To increase the bonding force to a solder ball by forming resist gradually, and differentiating the diameter of apertures formed in the resist layer at respective stages.SOLUTION: A resist 100 covering a pad layer formed on the outer layer of a substrate, and having a via hole 100a so as to partially expose the upper surface of the pad layer is configured so that resist layers 110, 120, each having an aperture 110a formed therein, are laminated in multilayer. The aperture 110a formed in each resist layer has a diameter smaller than that of the aperture of a resist layer laminated on the upper surface of each resist layer 110, 120. A production method of resist is also provided.

Description

本発明は、レジスト及びその製造方法に関し、より詳細には、基板の外層に形成されたパッド層を覆うとともに、半田ボールの接合のために前記パッド層の上面の一部を露出させる開口部が形成されたレジスト及びその製造方法に関する。   The present invention relates to a resist and a manufacturing method thereof, and more specifically, an opening that covers a pad layer formed on an outer layer of a substrate and exposes a part of the upper surface of the pad layer for bonding a solder ball. The present invention relates to a formed resist and a manufacturing method thereof.

プリント回路基板(Printed Circuit Board;PCB)は、電気絶縁性基板に銅などの伝導性材料で回路ライン(line pattern)を印刷形成したものであって、電子部品を搭載する直前の基板のことである。即ち、様々な種類の多くの電子部品を平板上に密集搭載させるために、各部品の装着位置を確定し、電子部品を連結する回路ラインを平板の表面に印刷して固定させた回路基板を意味する。   A printed circuit board (PCB) is a board in which a circuit line (line pattern) is printed and formed on a conductive material such as copper on an electrically insulating board, and the board just before mounting an electronic component. is there. In other words, in order to mount many types of electronic components on a flat plate, the mounting position of each component is determined, and the circuit board that connects the electronic components is printed and fixed on the surface of the flat plate. means.

このようなプリント回路基板(PCB)に電子部品、例えば、半導体チップを実装する方式として様々な方式が用いられているが、最近は、半導体チップの高密度化及び信号伝達速度の高速化に対応するための技術として、CSP(Chip―Sized Package)実装またはワイヤボンディング(wire bonding)実装に代えて、半導体チップをプリント回路基板に直接実装する技術に対する要求が高まっている。   Various methods are used to mount electronic components, such as semiconductor chips, on such a printed circuit board (PCB), but recently, it has responded to higher density of semiconductor chips and higher signal transmission speeds. As a technique for achieving this, there is an increasing demand for a technique for directly mounting a semiconductor chip on a printed circuit board instead of CSP (Chip-Sized Package) mounting or wire bonding mounting.

このように、プリント回路基板に半導体チップを直接実装するためには、半導体の高密度化に対応することができる高密度及び高信頼度のプリント回路基板の開発が必要である。これにより、フリップチップ(Flip Chip)ボンディング方式が注目されている。   As described above, in order to directly mount the semiconductor chip on the printed circuit board, it is necessary to develop a high-density and high-reliability printed circuit board that can cope with the higher density of the semiconductor. Accordingly, a flip chip bonding method has attracted attention.

フリップチップ(Flip Chip)ボンディング方式は、個々の半導体チップをパッケージング(packaging)するのでなく、そのままプリント回路基板に接合して実装する技術であって、半導体チップとプリント回路基板との間の入出力端子として半田ボール(solderball)を用いるBGA(Ball Grid Array)方式が積極的に活用されている。   The flip chip bonding method is a technique in which an individual semiconductor chip is not directly packaged but bonded to a printed circuit board as it is, and is inserted between the semiconductor chip and the printed circuit board. A BGA (Ball Grid Array) method using a solder ball as an output terminal is actively used.

このようなフリップチップボンディング方式は、半導体チップと接続パッドとの間の接続距離が非常に短いため電気的特性に優れるだけでなく、半導体チップの背面(back side)が外部に露出されているため熱的特性にも優れており、また、半田ボールの自己整合(self―alignment)特性により接合が容易であるという長所がある。   Such a flip chip bonding method not only has excellent electrical characteristics because the connection distance between the semiconductor chip and the connection pad is very short, but also because the back side of the semiconductor chip is exposed to the outside. The thermal characteristics are also excellent, and there is an advantage that bonding is easy due to the self-alignment characteristics of the solder balls.

より具体的には、半田ボールの接合構造は、プリント回路基板の外層に形成されたパッド層と、前記パッド層を覆うとともにパッド層の上面の一部を露出させるビアホールが形成されたレジストからなり、前記開口部により露出されたパッド層に半田ボールが実装される。   More specifically, the solder ball bonding structure includes a pad layer formed on the outer layer of the printed circuit board and a resist formed with a via hole that covers the pad layer and exposes a part of the upper surface of the pad layer. A solder ball is mounted on the pad layer exposed through the opening.

一方、回路の密集度を増加させるために、パッド層を含む回路間の距離が100μm以下、より狭くは50μm以下となっており、回路幅も20μm以下にさらに微細化されている。   On the other hand, in order to increase the density of circuits, the distance between circuits including the pad layer is 100 μm or less, more narrowly 50 μm or less, and the circuit width is further miniaturized to 20 μm or less.

このような状況により、半田ボールが実装されるビアホールの直径も小さくなっている。ビアホールの直径が小さくなるほど回路の密集度は増加するが、パッド層と半導体チップとの間の断面積が減少して機械的ストレスが急激に増加し、これによって、連結部位でクラック(crack)が発生する恐れがある。   Under such circumstances, the diameter of the via hole in which the solder ball is mounted is also reduced. As the via hole diameter decreases, the density of the circuit increases, but the cross-sectional area between the pad layer and the semiconductor chip decreases and mechanical stress increases rapidly, thereby causing cracks at the connection site. May occur.

また、接着強度の弱化により、半田ボールに加えられる僅かな衝撃でも剥離しやすく、半田ボールがBGA方式で結合された場合、設けられた複数の半田ボールの接着部のうち何れか一つでも剥離されると、チップ全体が使用できなくなる。これにより、パッド層と半田ボールとの接着力を高めて耐久性を向上させるための技術の開発が持続的に求められている状況である。   In addition, due to weakened adhesive strength, it is easy to peel off even with a slight impact applied to the solder ball. When the solder ball is bonded by the BGA method, any one of the bonded portions of the plurality of solder balls provided is peeled off. As a result, the entire chip cannot be used. As a result, development of a technique for improving the durability by increasing the adhesive force between the pad layer and the solder ball is continuously demanded.

これに関連して、韓国公開特許第10-2007-0118846号公報(以下、先行技術文献1)には、半田ボールが形成される位置にブラインドビアホールを形成して半田ボールランドを露出させるとともに、前記ブラインドビアホールの両側上端の半田レジスト上に半田ボール接着補助用ランドを形成した構造が開示されている。   In relation to this, Korean Published Patent Application No. 10-2007-0118846 (hereinafter referred to as Prior Art Document 1) discloses that a blind via hole is formed at a position where a solder ball is formed to expose the solder ball land, A structure is disclosed in which lands for assisting adhesion of solder balls are formed on the solder resist on the upper ends of both sides of the blind via hole.

しかし、上記の先行技術文献は、半田ボールとの接合ランドを追加して半田ボールとの接合力を強化しているだけで、半田ボールが実装されるビアホールの形態及びその製造においては従来の通常の技術をそのまま利用しているため、半田ボールとの接合力を確保するためのより根本的な代案にはならない。   However, the above prior art documents only add a bonding land with a solder ball to strengthen the bonding force with the solder ball, and the conventional via hole form in which the solder ball is mounted and its manufacture are conventional. Since this technique is used as it is, it is not a more fundamental alternative for securing the bonding force with the solder ball.

また、半田ボール接合補助用ランドという別の構造物を追加挿入しなければならないため、基板の厚さが既存より増加し、工程が複雑となって生産性の低下及び工程コストの増加をもたらすという問題がある。   In addition, since another structure called a solder ball bonding auxiliary land has to be additionally inserted, the thickness of the substrate increases from the existing one, which complicates the process, leading to a decrease in productivity and an increase in process cost. There's a problem.

韓国公開特許第10-2007-0118846号公報Korean Published Patent No. 10-2007-0118846

本発明は上記の問題を解決するためのものであって、レジストを段階的に形成し、各段階のレジスト層に形成された開口部の直径を異ならせて、より簡単な方法で半田ボールとの接合力を高めることをその目的とする。   The present invention is for solving the above-mentioned problem, and forms a resist stepwise, and the diameter of the opening formed in the resist layer at each step is made different. The purpose of this is to increase the bonding strength.

上記の目的を達成するためになされた本発明によれば、基板の外層に形成されたパッド層を覆うとともに、前記パッド層の上面の一部が露出されるようにビアホールが形成されたレジストであって、前記レジストは開口部が形成されたレジスト層が多層に積層された形態で構成されており、前記各レジスト層に形成された開口部は、各レジスト層の上面に積層されたレジスト層の開口部より小さい直径を有する、レジストが提供される。   According to the present invention made to achieve the above object, a resist is provided that covers a pad layer formed on the outer layer of the substrate and has a via hole formed so that a part of the upper surface of the pad layer is exposed. The resist is configured in a form in which a plurality of resist layers in which openings are formed are laminated, and the openings formed in the resist layers are resist layers laminated on the upper surfaces of the resist layers. A resist is provided having a diameter smaller than the opening.

また、前記各レジスト層に形成された開口部は、その中心が同一の垂直線上に位置する、レジストが提供される。   In addition, a resist is provided in which the opening formed in each resist layer has its center located on the same vertical line.

また、前記各レジスト層に形成された開口部の直径は、前記各レジスト層の上面のレジスト層に形成された開口部の直径の60〜80%である、レジストが提供される。   In addition, a resist is provided in which the diameter of the opening formed in each resist layer is 60 to 80% of the diameter of the opening formed in the resist layer on the upper surface of each resist layer.

また、前記各レジスト層に形成された開口部の側壁が傾斜した形態を有する、レジストが提供される。   In addition, a resist having a form in which the side wall of the opening formed in each resist layer is inclined is provided.

また、前記各レジスト層は、液体状態のレジストが硬化されてなるか、または乾燥状態のレジストフィルムからなる、レジストが提供される。   Further, each resist layer is provided with a resist in which a resist in a liquid state is cured or a resist film in a dry state.

上記の目的を果たすためになされた本発明の他の実施形態によると、基板の外層に形成されたパッド層を覆うとともに、前記パッド層の上面の一部が露出されるようにビアホールが形成されたレジストであって、前記レジストは、一定直径d1の開口部が形成されて前記パッド層の上面の一部を露出させる第1レジスト層と、前記第1レジスト層の上部表面と接合し、前記直径d1より大きい直径d2の開口部を有する第2レジスト層と、で構成されるレジストが提供される。   According to another embodiment of the present invention made to achieve the above object, a via hole is formed so as to cover the pad layer formed on the outer layer of the substrate and to expose a part of the upper surface of the pad layer. The resist is bonded to a first resist layer in which an opening having a constant diameter d1 is formed to expose a part of the upper surface of the pad layer, and an upper surface of the first resist layer; And a second resist layer having an opening having a diameter d2 larger than the diameter d1.

また、前記第1及び第2レジスト層に形成された開口部は、その中心が同一の垂直線上に位置し、前記第1レジスト層に形成された開口部の直径は、前記第2レジスト層に形成された開口部の直径の60〜80%である、レジストが提供される。   In addition, the openings formed in the first and second resist layers have their centers located on the same vertical line, and the diameter of the opening formed in the first resist layer is the same as that of the second resist layer. A resist is provided that is 60-80% of the diameter of the formed opening.

上記の目的を果たすためになされた本発明によると、(a)外層にパッド層が形成された基板の上部に第1レジスト層を形成する段階と、(b)前記第1レジスト層の所定位置に一定直径d1の開口部を加工する段階と、(c)前記第1レジスト層の上部に第2レジスト層を形成する段階と、(d)前記第1レジスト層に形成された開口部の直径d1より大きい直径d2の開口部を前記第2レジスト層の所定位置に加工する段階と、を含む、レジストの製造方法が提供される。   According to the present invention made to achieve the above object, (a) a step of forming a first resist layer on the substrate having a pad layer formed on the outer layer, and (b) a predetermined position of the first resist layer. (C) forming a second resist layer on the first resist layer; and (d) a diameter of the opening formed in the first resist layer. and processing an opening having a diameter d2 larger than d1 at a predetermined position of the second resist layer.

また、前記第1または第2レジスト層は、液体状態のレジストをスキージング(squeezing)方式で前記基板の上部に塗布した後、前記レジストを硬化することにより形成される、レジストの製造方法が提供される。   The first or second resist layer may be formed by applying a liquid resist on the top of the substrate by a squeezing method and then curing the resist. Is done.

また、前記第1または第2レジスト層は、乾燥状態のレジストフィルムを前記基板の上部に接合することにより形成される、レジストの製造方法が提供される。   The first or second resist layer may be formed by bonding a dry resist film to an upper portion of the substrate.

また、前記開口部は、前記第1レジスト層または第2レジスト層の上部にマスクを近接させた後、前記第1レジスト層または第2レジスト層を選択的に露光及び現像することにより形成される、レジストの製造方法が提供される。   The opening is formed by selectively exposing and developing the first resist layer or the second resist layer after bringing a mask close to the top of the first resist layer or the second resist layer. A method for producing a resist is provided.

また、前記開口部はレーザ加工により形成される、レジストの製造方法が提供される。   Further, there is provided a resist manufacturing method in which the opening is formed by laser processing.

本発明によると、半田ボールが実装されるビアホールが、その両側壁が階段状を有するとともに下部に向かって直径が小さくなる形態からなるため、球形状の半田ボールの下部とより多くの接合面を有することで、基板と半田ボールとの接合強度がより強化される。   According to the present invention, the via hole in which the solder ball is mounted has a shape in which both side walls have a stepped shape and the diameter decreases toward the lower portion. By having it, the bonding strength between the substrate and the solder ball is further enhanced.

また、本発明のレジストをレジスト層の段階的な積層により形成し、この際、スキージング方式でレジスト層を形成することにより、レジスト層間の密着力をより向上させることができる。   In addition, the adhesion of the resist layers can be further improved by forming the resist of the present invention by stepwise lamination of resist layers and forming the resist layer by a squeezing method.

また、積層されるそれぞれのレジスト層に対して開口部の加工作業を行うため、除去しようとするレジスト層の厚さを調節することができ、これによって、露光量を低減することができるためアンダーカット(Under Cut)などの不良を防止し、より正確な形態のビアホールを形成することができる。   In addition, since the opening is processed for each of the resist layers to be laminated, the thickness of the resist layer to be removed can be adjusted. Defects such as a cut (Under Cut) can be prevented, and a via hole having a more accurate shape can be formed.

本発明によるレジストの断面図である。It is sectional drawing of the resist by this invention. 本発明の他の実施形態によるレジストの断面図である。It is sectional drawing of the resist by other embodiment of this invention. 本発明のレジストの製造方法を順に図示した工程図である。It is process drawing which illustrated the manufacturing method of the resist of this invention in order. 本発明のレジストの製造方法を順に図示した工程図である。It is process drawing which illustrated the manufacturing method of the resist of this invention in order. 本発明のレジストの製造方法を順に図示した工程図である。It is process drawing which illustrated the manufacturing method of the resist of this invention in order. 本発明のレジストの製造方法を順に図示した工程図である。It is process drawing which illustrated the manufacturing method of the resist of this invention in order.

本発明の利点及び特徴、そしてそれらを果たす方法は、添付図面とともに詳細に後述される実施形態を参照すると明確になるであろう。しかし、本発明は以下で開示される実施形態に限定されず、相異なる多様な形態で具現されることができる。本実施形態は、本発明の開示が完全になるようにするとともに、本発明が属する技術分野において通常の知識を有する者に発明の範疇を完全に伝達するために提供されることができる。明細書全体において、同一参照符号は同一構成要素を示す。 Advantages and features of the present invention and methods for accomplishing them will become apparent with reference to the embodiments described in detail below in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, and can be embodied in various different forms. The embodiments can be provided to complete the disclosure of the present invention and to fully convey the scope of the invention to those who have ordinary knowledge in the technical field to which the present invention belongs. Like reference numerals refer to like elements throughout the specification.

本明細書で用いられる用語は、実施形態を説明するためのものであり、本発明を限定しようとするものではない。本明細書で、単数型は特別に言及しない限り複数型も含む。明細書で用いられる「含む(comprise)」及び/または「含んでいる(comprising)」は言及された構成要素、段階、動作及び/または素子は一つ以上の他の構成要素、段階、動作及び/または素子の存在または追加を排除しない。   The terminology used herein is for describing the embodiments and is not intended to limit the present invention. In this specification, the singular forms also include the plural forms unless specifically stated otherwise. As used herein, “comprise” and / or “comprising” refers to a component, stage, operation and / or element referred to is one or more other components, stages, operations and Do not exclude the presence or addition of elements.

図1を参照すると、本発明によるレジスト100は、基板10の外層に形成されたパッド層11を覆うとともに、前記パッド層11の上面の一部を露出させるビアホール100aを有する。   Referring to FIG. 1, a resist 100 according to the present invention has a via hole 100 a that covers a pad layer 11 formed on an outer layer of a substrate 10 and exposes a part of the upper surface of the pad layer 11.

発明の主要特徴部を明確に説明するために、図1には前記基板10の構造を簡略に図示しているが、前記基板10は、内部に回路配線を含んでおり、絶縁層の一面にのみ回路配線が形成されている単面基板10、両面に回路配線が形成されている両面基板10、及び多層の回路配線が形成されている多層基板10などの様々な形態の基板10とすることができるのは勿論である。また、図面には示していないが、前記基板10の外層には、前記パッド層11の他にも外層回路配線を形成することができる。   In order to clearly explain the main features of the invention, FIG. 1 illustrates the structure of the substrate 10 in a simplified manner. The substrate 10 includes circuit wiring therein, and is formed on one surface of an insulating layer. Only a single-sided substrate 10 on which circuit wiring is formed, a double-sided substrate 10 on which circuit wiring is formed on both sides, and a multilayer substrate 10 on which multilayer circuit wiring is formed are used as various types of substrates 10. Of course you can. Although not shown in the drawing, in addition to the pad layer 11, outer layer circuit wiring can be formed on the outer layer of the substrate 10.

本発明のレジストは、複数のレジスト層が積層された形態で構成されており、各レジスト層には一定直径の開口部が形成されて、前記パッド層11の上面のうち一部を外部に露出させる。   The resist of the present invention is formed in a form in which a plurality of resist layers are laminated, each resist layer has an opening having a constant diameter, and a part of the upper surface of the pad layer 11 is exposed to the outside. Let

具体的には、前記各レジスト層に形成された開口部は、各レジスト層の上面に積層されたレジスト層の開口部より小さい直径を有する。   Specifically, the opening formed in each resist layer has a smaller diameter than the opening of the resist layer laminated on the upper surface of each resist layer.

例えば、図1のように、前記レジスト100が、2層のレジスト層、即ち、第1レジスト層110と、前記第1レジスト層110の上部に積層された第2レジスト層120と、で構成されていると仮定すると、前記第1レジスト層110に形成された開口部110aは、前記第2レジスト層120に形成された開口部120aより小さい直径を有する。   For example, as shown in FIG. 1, the resist 100 includes two resist layers, that is, a first resist layer 110 and a second resist layer 120 stacked on the first resist layer 110. As a result, the opening 110 a formed in the first resist layer 110 has a smaller diameter than the opening 120 a formed in the second resist layer 120.

同様に、前記レジスト100が3層のレジスト層で構成されていると仮定すると、最下層のレジスト層に形成された開口部が最も小さい直径を有し、その上のレジスト層はそれより大きい直径を有して、最上層のレジスト層に形成された開口部が最も大きい直径を有する。   Similarly, assuming that the resist 100 is composed of three resist layers, the opening formed in the lowermost resist layer has the smallest diameter, and the resist layer thereon has a larger diameter. The opening formed in the uppermost resist layer has the largest diameter.

この際、前記各開口部110a、120aは、その中心が同一の垂直線上に位置する。これにより、前記開口部110a、120aによって形成される本発明のビアホール100aは、両側壁が階段状を有するとともに下部に向かって直径が小さくなる形態からなる。その結果、球形状の半田ボールが前記ビアホール100aを介して実装される際に、本発明のレジスト100は球形状の半田ボールの下部とより多くの接合面を有することになるため、半田ボールとの接合強度が強化される。   At this time, the centers of the openings 110a and 120a are located on the same vertical line. Accordingly, the via hole 100a of the present invention formed by the openings 110a and 120a has a shape in which both side walls have a stepped shape and a diameter decreases toward the lower part. As a result, when the spherical solder ball is mounted through the via hole 100a, the resist 100 of the present invention has a lower part of the spherical solder ball and more bonding surfaces. The bonding strength of is strengthened.

ここで、前記各レジスト層110、120に形成された開口部110a、120aの直径は、前記各レジスト層110、120の上面のレジスト層に形成された開口部の直径の60〜80%であることが好ましい。   Here, the diameters of the openings 110a and 120a formed in the resist layers 110 and 120 are 60 to 80% of the diameters of the openings formed in the resist layer on the upper surface of the resist layers 110 and 120, respectively. It is preferable.

例えば、前記第1レジスト層110に形成された開口部110aの直径d1は、前記第2レジスト層120に形成された開口部120aの直径d2の60〜80%とすることができる。もし、前記レジスト100が3層のレジスト層で構成されている場合には、最下層のレジスト層に形成された開口部の直径は、中問層のレジスト層に形成された開口部の直径の60〜80%であり、中問層のレジスト層に形成された開口部の直径は、最上層のレジスト層に形成された開口部の直径の60〜80%とすることができる。   For example, the diameter d1 of the opening 110a formed in the first resist layer 110 may be 60 to 80% of the diameter d2 of the opening 120a formed in the second resist layer 120. If the resist 100 is composed of three resist layers, the diameter of the opening formed in the lowermost resist layer is equal to the diameter of the opening formed in the middle resist layer. It is 60 to 80%, and the diameter of the opening formed in the middle resist layer can be 60 to 80% of the diameter of the opening formed in the uppermost resist layer.

上部のレジスト層に比べ下部のレジスト層に形成された開口部の直径が小さすぎるかまたは大きすぎると、ビアホール100aの側壁が直角形態に近くなるため、本発明のレジスト100と球形状の半田ボールとの接合面が小さくなる。従って、前記各レジスト層110、120に形成された開口部110a、120aの直径は、前記数値範囲内で適切な値とすることが好ましい。   If the diameter of the opening formed in the lower resist layer is too small or too large compared to the upper resist layer, the side wall of the via hole 100a becomes close to a right-angled shape. Therefore, the resist 100 of the present invention and the spherical solder ball The joint surface becomes smaller. Accordingly, it is preferable that the diameters of the openings 110a and 120a formed in the resist layers 110 and 120 have appropriate values within the numerical range.

但し、前記数値範囲は、本発明の効果を奏することができる最適の値を限定するための範囲であるため、本発明が追求する目的にかなう場合であれば、前記数値範囲を多少外れるとしても許容され得るということは、当業者において当然である。   However, the numerical range is a range for limiting the optimum value at which the effect of the present invention can be achieved, so that the numerical range may slightly deviate from the numerical range as long as it meets the purpose pursued by the present invention. It will be appreciated by those skilled in the art that it can be tolerated.

一方、図2に図示したように、前記開口部110a、120aは、後述する開口部の製造方法により、その側壁を傾斜した形態とすることができる。この際、半田ボールは球形状を有するため、半田ボールの下部との接合面を増大させるために、下部側に向かって直径が次第に小さくなるテーパ(taper)状を有するようにする。   On the other hand, as shown in FIG. 2, the openings 110 a and 120 a can be formed such that the side walls thereof are inclined by a manufacturing method of the openings described later. At this time, since the solder ball has a spherical shape, in order to increase the joint surface with the lower portion of the solder ball, the solder ball has a taper shape whose diameter gradually decreases toward the lower side.

また、前記各レジスト層110、120は、液体状態のレジストが硬化されてなるか、または乾燥状態のレジストフィルムからなることができる。   Each of the resist layers 110 and 120 may be formed by curing a resist in a liquid state or a resist film in a dry state.

以下、本発明のレジスト100の製造方法について説明する。   Hereinafter, the manufacturing method of the resist 100 of this invention is demonstrated.

図3から図6は本発明のレジスト100の製造方法を順に図示した工程図である。本発明のレジスト100の製造方法は、まず、図3のように、外層にパッド層11が形成された基板10の上部に第1レジスト層110を形成する。   3 to 6 are process diagrams sequentially illustrating a method of manufacturing the resist 100 of the present invention. In the method of manufacturing a resist 100 according to the present invention, first, as shown in FIG. 3, a first resist layer 110 is formed on an upper portion of a substrate 10 on which a pad layer 11 is formed as an outer layer.

ここで、前記第1レジスト層110は、液体状態のレジストをスキージング(squeezing)方式で前記基板10の上部に塗布した後、液体状態のレジストを仮硬化(Precure)し、後続工程の後に、より正確には第2レジスト層に開口部を加工した後に、完全硬化(Postcure)することにより形成されることができる。   Here, the first resist layer 110 is formed by applying a liquid resist to the upper portion of the substrate 10 using a squeezing method, and then pre-curing the liquid resist. More precisely, after forming the opening in the second resist layer, it can be formed by complete curing (Postcure).

基板の外層にはパッド層だけでなく、外層回路配線も共に形成されているため、通常のレジストの形成方法により形成されたレジストの表面は、パッド層と外層回路配線の厚さによって凹凸部を有する。   Since not only the pad layer but also the outer layer circuit wiring are formed on the outer layer of the substrate, the surface of the resist formed by the normal resist forming method has uneven portions depending on the thickness of the pad layer and the outer layer circuit wiring. Have.

しかし、上述のように、スキージング方式、即ち、液体状態のレジストをスキージ(Squeegee)で押し付けながら移動させて基板10の表面に転写すると、表面が平らになって厚さのバラツキのない前記第1レジスト層110が得られる。これにより、前記第1レジスト層110と、後続工程により形成される第2レジスト層120との密着力をより向上させることができる。   However, as described above, when the squeegee method is used, that is, when the resist in a liquid state is moved while being pressed by a squeegee and transferred to the surface of the substrate 10, the surface becomes flat and the thickness does not vary. One resist layer 110 is obtained. Accordingly, it is possible to further improve the adhesion between the first resist layer 110 and the second resist layer 120 formed in a subsequent process.

その後、通常のフォトリソ工程、即ち、前記第1レジスト層110の上部に所定パターンが形成されたマスク(例えば、アートワークフィルムまたはガラスマスクなど)を近接させた後、紫外線(UV)を照射し(露光段階)、現像液を用いて未硬化の部分(光を受けていない部分)を除去することにより(現像段階)、図4のように、一定直径d1を有するとともに前記パッド層11の上面の一部を露出させる開口部110aを形成する。   Thereafter, a normal photolithography process, that is, a mask having a predetermined pattern formed on the first resist layer 110 (for example, an artwork film or a glass mask) is brought close to the photo resist, and then irradiated with ultraviolet rays (UV) ( (Exposure stage), by removing an uncured part (part not receiving light) using a developing solution (development stage), as shown in FIG. 4, it has a constant diameter d1 and is formed on the upper surface of the pad layer 11. An opening 110a that exposes a part is formed.

または、エキシマ(Eximer)レーザやYAGレーザ、COレーザなどの様々なレーザ工法を利用して前記開口部110aを形成することもできる。この場合、レーザ工程の特性上、前記開口部の側壁は下部側に向かって直径が次第に小さくなるテーパ状を有することになる。 Alternatively, the opening 110a may be formed using various laser methods such as an excimer laser, a YAG laser, and a CO 2 laser. In this case, due to the characteristics of the laser process, the side wall of the opening has a tapered shape with a diameter that gradually decreases toward the lower side.

また、前記第1レジスト層110を形成する他の方法として、乾燥状態のレジストフィルム、即ち、ドライフィルムを前記基板10の上部に接合する方式がある。ドライフィルムの場合、ベースフィルム層(ポリエステルまたはポリエチレン)と、それに付着されたレジスト層と、で構成されるが、まず、ラミネーションロールを用いてレジスト層面を熱及び圧力で前記基板10上に接合させた後、ベースフィルムを除去することにより前記第1レジスト層110を形成することができる。   As another method for forming the first resist layer 110, there is a method of bonding a dry resist film, that is, a dry film, to the upper portion of the substrate 10. In the case of a dry film, it is composed of a base film layer (polyester or polyethylene) and a resist layer attached thereto. First, the surface of the resist layer is bonded onto the substrate 10 with heat and pressure using a lamination roll. Then, the first resist layer 110 can be formed by removing the base film.

上記のように前記第1レジスト層110に一定直径d1の開口部110aが加工されると、図5のように、前記第1レジスト層110上に第2レジスト層120を形成する。前記第2レジスト層120は、前記第1レジスト層110と同様に、液体状態のレジストをスキージング方式で塗布するか、またはドライフィルムを接合する方式により形成することができる。   When the opening 110a having the constant diameter d1 is processed in the first resist layer 110 as described above, a second resist layer 120 is formed on the first resist layer 110 as shown in FIG. Similar to the first resist layer 110, the second resist layer 120 may be formed by applying a liquid resist by a squeezing method or by bonding a dry film.

但し、液体状態のレジストをスキージで転写する場合、前記第1レジスト層110に形成された開口部110aにも液体状態のレジストが満たされるため、レーザ工法を利用して前記第2レジスト層120に開口部を形成する時に、前記開口部110aに満たされたレジストもともにレーザ加工しなければならない煩わしさがある。従って、前記第2レジスト層120は、乾燥状態のレジストフィルム、即ち、ドライフィルムを前記基板10の上部に接合する方式で形成することがより好ましい。但し、フォトリソ工程を利用する場合には、前記開口部110aに満たされた液体状態のレジストが硬化しないようにして現像液で容易に除去することができる。   However, when a liquid resist is transferred with a squeegee, the opening 110a formed in the first resist layer 110 is also filled with the liquid resist. Therefore, the second resist layer 120 is applied to the second resist layer 120 using a laser method. When forming the opening, there is an inconvenience that both the resist filled in the opening 110a must be laser processed. Therefore, the second resist layer 120 is more preferably formed by bonding a dry resist film, that is, a dry film to the upper portion of the substrate 10. However, when the photolithography process is used, the liquid resist filled in the opening 110a can be easily removed with a developer so as not to be cured.

上記のように前記第2レジスト層120が形成されると、上述のようにフォトリソ工程やレーザ工程を利用して、図6のように、前記第2レジスト層120の所定位置に開口部120aを形成することにより、本発明のレジスト100を完成する。   When the second resist layer 120 is formed as described above, the opening 120a is formed at a predetermined position of the second resist layer 120 as shown in FIG. 6 using the photolithography process or the laser process as described above. By forming, the resist 100 of the present invention is completed.

この際、前記第2レジスト層120に形成される開口部120aの直径d2は、前記第1レジスト層110に形成された開口部110aの直径d1より大きくし、前記第1レジスト層110に形成される開口部110aの中心と、前記第2レジスト層120に形成される開口部120aの中心が同一の垂直線上に位置されるようにする。   At this time, the diameter d2 of the opening 120a formed in the second resist layer 120 is larger than the diameter d1 of the opening 110a formed in the first resist layer 110, and is formed in the first resist layer 110. The center of the opening 110a and the center of the opening 120a formed in the second resist layer 120 are positioned on the same vertical line.

これにより、本発明のレジスト100は、図6のように、両側壁が階段状を有するとともに下部に向かって直径が小さくなるビアホール100aを有することになり、その結果、球形状の半田ボールの下部とより多くの接合面を有することになって、半田ボールとの接合強度がより強化される。   As a result, the resist 100 of the present invention has via holes 100a whose side walls have a stepped shape and the diameter decreases toward the lower portion, as shown in FIG. 6, and as a result, the lower portion of the spherical solder ball. Thus, the bonding strength with the solder ball is further strengthened.

また、積層されるそれぞれのレジスト層に対して開口部を加工するため、除去しようとするレジスト層の厚さを調節することができ、これによって、露光量を減らすことができ、アンダーカット(Under Cut)などの不良を防止して、より正確な形態のビアホールを形成することができる。   Further, since the opening is processed for each of the laminated resist layers, the thickness of the resist layer to be removed can be adjusted, thereby reducing the amount of exposure, and the undercut (Under) It is possible to prevent defects such as (Cut) and form a more accurate form of the via hole.

以上の詳細な説明は本発明を例示するものである。また、上述の内容は本発明の好ましい実施形態を示して説明するものに過ぎず、本発明は多様な他の組合、変更及び環境で用いることができる。即ち、本明細書に開示された発明の概念の範囲、述べた開示内容と均等な範囲及び/または当業界の技術または知識の範囲内で変更または修正が可能である。上述の実施形態は本発明を実施するにおいて最善の状態を説明するためのものであり、本発明のような他の発明を用いるにおいて当業界に公知された他の状態での実施、そして発明の具体的な適用分野及び用途で要求される多様な変更も可能である。従って、以上の発明の詳細な説明は開示された実施状態に本発明を制限しようとする意図ではない。また、添付された請求範囲は他の実施状態も含むと解釈されるべきであろう。   The above detailed description illustrates the invention. Also, the foregoing is merely illustrative of a preferred embodiment of the present invention and the present invention can be used in a variety of other combinations, modifications and environments. That is, changes or modifications can be made within the scope of the inventive concept disclosed in the present specification, the scope equivalent to the disclosed contents, and / or the skill or knowledge of the industry. The embodiments described above are for explaining the best state in carrying out the present invention, in other states known in the art in using other inventions such as the present invention, and for the invention. Various modifications required in specific application fields and applications are possible. Accordingly, the above detailed description of the invention is not intended to limit the invention to the disclosed embodiments. Also, the appended claims should be construed to include other implementations.

100 本発明のレジスト
100a ビアホール
110 第1レジスト層
120 第2レジスト層
110a、120a 開口部
100 resist of the present invention 100a via hole 110 first resist layer 120 second resist layer 110a, 120a opening

Claims (12)

基板の外層に形成されたパッド層を覆うとともに、前記パッド層の上面の一部が露出されるようにビアホールが形成されたレジストであって、
前記レジストは、開口部が形成されたレジスト層が多層に積層された形態で構成されており、
前記各レジスト層に形成された開口部は、各レジスト層の上面に積層されたレジスト層の開口部より小さい直径を有する、レジスト。
A resist having a via hole formed so as to cover a pad layer formed on the outer layer of the substrate and to expose a part of the upper surface of the pad layer,
The resist is configured in a form in which a resist layer in which openings are formed is laminated in multiple layers,
The opening formed in each resist layer has a smaller diameter than the opening of the resist layer laminated on the upper surface of each resist layer.
前記各レジスト層に形成された開口部は、その中心が同一の垂直線上に位置する、請求項1に記載のレジスト。   The resist according to claim 1, wherein an opening formed in each resist layer has a center located on the same vertical line. 前記各レジスト層に形成された開口部の直径は、前記各レジスト層の上面のレジスト層に形成された開口部の直径の60〜80%である、請求項1に記載のレジスト。   The resist according to claim 1, wherein a diameter of the opening formed in each resist layer is 60 to 80% of a diameter of the opening formed in the resist layer on the upper surface of each resist layer. 前記各レジスト層に形成された開口部の側壁が傾斜した形態を有する、請求項1に記載のレジスト。   The resist according to claim 1, wherein a side wall of the opening formed in each resist layer has an inclined form. 前記各レジスト層は、液体状態のレジストが硬化されてなるか、または乾燥状態のレジストフィルムからなる、請求項1に記載のレジスト。   The resist according to claim 1, wherein each resist layer is formed by curing a resist in a liquid state or a resist film in a dry state. 基板の外層に形成されたパッド層を覆うとともに、前記パッド層の上面の一部が露出されるようにビアホールが形成されたレジストであって、
前記レジストは、
一定直径d1の開口部が形成されて前記パッド層の上面の一部を露出させる第1レジスト層と、
前記第1レジスト層の上部表面と接合し、前記直径d1より大きい直径d2の開口部を有する第2レジスト層と、で構成される、レジスト。
A resist having a via hole formed so as to cover a pad layer formed on the outer layer of the substrate and to expose a part of the upper surface of the pad layer,
The resist is
A first resist layer in which an opening having a constant diameter d1 is formed to expose a part of the upper surface of the pad layer;
A resist comprising: a second resist layer bonded to an upper surface of the first resist layer and having an opening having a diameter d2 larger than the diameter d1.
前記第1及び第2レジスト層に形成された開口部は、その中心が同一の垂直線上に位置し、前記第1レジスト層に形成された開口部の直径は、前記第2レジスト層に形成された開口部の直径の60〜80%である、請求項6に記載のレジスト。   The openings formed in the first and second resist layers have their centers located on the same vertical line, and the diameter of the opening formed in the first resist layer is formed in the second resist layer. The resist according to claim 6, wherein the resist is 60 to 80% of the diameter of the opening. (a)外層にパッド層が形成された基板の上部に第1レジスト層を形成する段階と、
(b)前記第1レジスト層の所定位置に一定直径d1の開口部を加工する段階と、
(c)前記第1レジスト層の上部に第2レジスト層を形成する段階と、
(d)前記第1レジスト層に形成された開口部の直径d1より大きい直径d2の開口部を前記第2レジスト層の所定位置に加工する段階と、を含む、レジストの製造方法。
(A) forming a first resist layer on top of a substrate having a pad layer formed on the outer layer;
(B) processing an opening having a constant diameter d1 at a predetermined position of the first resist layer;
(C) forming a second resist layer on top of the first resist layer;
(D) processing the opening having a diameter d2 larger than the diameter d1 of the opening formed in the first resist layer into a predetermined position of the second resist layer.
前記第1または第2レジスト層は、液体状態のレジストをスキージング(squeezing)方式で前記基板の上部に塗布した後、前記液体状態のレジストを硬化することにより形成される、請求項8に記載のレジストの製造方法。   The first or second resist layer is formed by applying a liquid state resist on the top of the substrate by a squeezing method and then curing the liquid state resist. A method for producing a resist. 前記第1または第2レジスト層は、
乾燥状態のレジストフィルムを前記基板の上部に接合することにより形成される、請求項8に記載のレジストの製造方法。
The first or second resist layer is
The method for producing a resist according to claim 8, wherein the resist is formed by bonding a dry resist film to an upper portion of the substrate.
前記開口部は、前記第1レジスト層または第2レジスト層の上部にマスクを近接させた後、前記第1レジスト層または第2レジスト層を選択的に露光及び現像することにより形成される、請求項8に記載のレジストの製造方法。   The opening is formed by selectively exposing and developing the first resist layer or the second resist layer after bringing a mask close to the top of the first resist layer or the second resist layer. Item 9. A method for producing a resist according to Item 8. 前記開口部はレーザ加工により形成される、請求項8に記載のレジストの製造方法。   The resist manufacturing method according to claim 8, wherein the opening is formed by laser processing.
JP2013240670A 2012-11-28 2013-11-21 Resist and production method therefor Pending JP2014107560A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0136402 2012-11-28
KR1020120136402A KR20140068653A (en) 2012-11-28 2012-11-28 Resist and method for manufacturing the same

Publications (1)

Publication Number Publication Date
JP2014107560A true JP2014107560A (en) 2014-06-09

Family

ID=51028734

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013240670A Pending JP2014107560A (en) 2012-11-28 2013-11-21 Resist and production method therefor

Country Status (3)

Country Link
JP (1) JP2014107560A (en)
KR (1) KR20140068653A (en)
TW (1) TWI613076B (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018037632A (en) * 2016-08-31 2018-03-08 金寶電子工業股▲ふん▼有限公司 Package structure and method for manufacturing the same
JP2020113681A (en) * 2019-01-15 2020-07-27 株式会社京写 Print circuit board

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110676206A (en) * 2019-09-24 2020-01-10 浙江集迈科微电子有限公司 Manufacturing method for preparing super-thick adhesive film based on bonding process
CN115135020A (en) 2021-03-25 2022-09-30 庆鼎精密电子(淮安)有限公司 Exposure system, circuit board, preparation method of circuit board, backlight plate and display device
CN117059583B (en) * 2023-10-12 2024-01-09 江苏芯德半导体科技有限公司 Wafer-level fan-out type packaging structure with heterogeneous glue material and packaging method thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01253728A (en) * 1988-04-03 1989-10-11 Nippon Synthetic Chem Ind Co Ltd:The Production of photosensitive resin and photosensitive resin composition
US5889655A (en) * 1997-11-26 1999-03-30 Intel Corporation Integrated circuit package substrate with stepped solder mask openings
JP2001298117A (en) * 2000-04-14 2001-10-26 Sumitomo Metal Electronics Devices Inc Method for manufacturing plastic package
JP2002344121A (en) * 2001-05-14 2002-11-29 Victor Co Of Japan Ltd Printed wiring board
JP2006202881A (en) * 2005-01-19 2006-08-03 Ibiden Co Ltd Printed wiring board and its manufacturing method
JP2007329299A (en) * 2006-06-08 2007-12-20 Cmk Corp Squeegee, direct squeegee device using the same, and method for manufacturing printed wiring board

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4882202A (en) * 1985-08-29 1989-11-21 Techno Instruments Investments 1983 Ltd. Use of immersion tin and tin alloys as a bonding medium for multilayer circuits
US8101868B2 (en) * 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01253728A (en) * 1988-04-03 1989-10-11 Nippon Synthetic Chem Ind Co Ltd:The Production of photosensitive resin and photosensitive resin composition
US5889655A (en) * 1997-11-26 1999-03-30 Intel Corporation Integrated circuit package substrate with stepped solder mask openings
JP2001298117A (en) * 2000-04-14 2001-10-26 Sumitomo Metal Electronics Devices Inc Method for manufacturing plastic package
JP2002344121A (en) * 2001-05-14 2002-11-29 Victor Co Of Japan Ltd Printed wiring board
JP2006202881A (en) * 2005-01-19 2006-08-03 Ibiden Co Ltd Printed wiring board and its manufacturing method
JP2007329299A (en) * 2006-06-08 2007-12-20 Cmk Corp Squeegee, direct squeegee device using the same, and method for manufacturing printed wiring board

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018037632A (en) * 2016-08-31 2018-03-08 金寶電子工業股▲ふん▼有限公司 Package structure and method for manufacturing the same
JP2020113681A (en) * 2019-01-15 2020-07-27 株式会社京写 Print circuit board

Also Published As

Publication number Publication date
TW201425028A (en) 2014-07-01
KR20140068653A (en) 2014-06-09
TWI613076B (en) 2018-02-01

Similar Documents

Publication Publication Date Title
KR100792352B1 (en) Bottom substrate of pop and manufacturing method thereof
JP2014107560A (en) Resist and production method therefor
JP2007142399A (en) Printed circuit board using paste bump and method of manufacturing same
TWI555451B (en) Circuit board, production method of circuit board, and electronic equipment
JP2012060096A (en) Embedded ball grid array substrate and its manufacturing method
TW201511626A (en) Chip package substrate and method for manufacturing same
JP5507697B2 (en) Metal layer structure of flexible multilayer substrate and manufacturing method thereof
TWI656819B (en) Flexible circuit board manufacturing method
US8845842B2 (en) Method for manufacturing circuit board using electrically conductive particles and circuit board manufactured by the method
JP4443543B2 (en) Multilayer wiring board manufacturing method, wiring film connecting member used therefor, and manufacturing method
KR101046255B1 (en) Method for patterning with copper foil on pcb
JP2009147080A (en) Semiconductor device package and method of manufacturing the same
JP2006310532A (en) Semiconductor device and its manufacturing method
JP2019067864A (en) Method for manufacturing printed wiring board
KR20220061099A (en) Circuit board, manufacturing method of circuit board, and electronic device
KR101441466B1 (en) Ultra-thin package board and manufacturing method thereof
JP2007150060A (en) Multilayer wiring substrate
CN100553405C (en) The method of circuit board manufacturing
US10412827B1 (en) Method of making a rigid-flex circuit board
KR100990567B1 (en) A landless printed circuit board and a fabricating method of the same
JP2009283502A (en) Flexible printed wiring board
TWI640233B (en) Circuit board unit with fine circuit and method for manufacturing same
KR20160103270A (en) Printed circuit board and method of manufacturing the same
KR101067134B1 (en) A carrier for manufacturing a printed circuit board and a method of manufacturing a printed circuit board using the same
TW201328459A (en) Tape carrier package and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161018

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170530