JP2001298117A - Method for manufacturing plastic package - Google Patents

Method for manufacturing plastic package

Info

Publication number
JP2001298117A
JP2001298117A JP2000113095A JP2000113095A JP2001298117A JP 2001298117 A JP2001298117 A JP 2001298117A JP 2000113095 A JP2000113095 A JP 2000113095A JP 2000113095 A JP2000113095 A JP 2000113095A JP 2001298117 A JP2001298117 A JP 2001298117A
Authority
JP
Japan
Prior art keywords
plating
pattern
solder ball
solder
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000113095A
Other languages
Japanese (ja)
Inventor
Hiroyuki Shinya
裕之 新屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP2000113095A priority Critical patent/JP2001298117A/en
Publication of JP2001298117A publication Critical patent/JP2001298117A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method for manufacturing a plastic package capable of assuring an airtight reliability by preventing a crack of a copper plated resin board by an Au-Sn alloy for bonding a solder ball. SOLUTION: The method for manufacturing the plastic package comprises the steps of forming a profile size of a pattern for the solder ball pad to be formed at a semiconductor layer on a resin board 11 to be larger than that of the pad 15, forming a first solder resist layer 19a having an opening matched to the profile size of the pad 15 while covering an outer peripheral end of the pattern for the pad 15, executing Au-plating 18 in the opening for the pad 15, and forming a second solder resist layer 19b on an upper part of the layer 19a and an air gap after a routed wiring pattern for plating is removed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、樹脂基板の表層部
に表出しているめっき用引き回し配線パターンをめっき
処理後に除去するまでの過程で、半田ボールパッドを形
成するのにソルダーレジストを、導電体層で形成される
半田ボールパッド用のパターンの外周端部に覆って形成
するプラスチックパッケージの製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a solder ball pad by using a solder resist to form a solder ball pad in a process until a wiring pattern for plating exposed on a surface layer of a resin substrate is removed after plating. The present invention relates to a method of manufacturing a plastic package formed by covering an outer peripheral end of a solder ball pad pattern formed of a body layer.

【0002】[0002]

【従来の技術】近年の半導体素子の高性能化、小型化に
ともない、半導体素子を搭載するためのプラスチックパ
ッケージには、外部接続端子の多端子化、半導体素子の
実装性、低コスト化、放熱特性、低インピーダンス化等
の観点から、ボールグリッドアレイタイプのプラスチッ
クパッケージ(PBGA)が多く用いられている。この
PBGAは、両面にCu箔を張って形成した導体層を備
えたBT樹脂(ビスマイレイミドトリアジンを主成分に
した樹脂)やポリイミド樹脂等からなる1層又は多層の
高耐熱性の銅張り樹脂基板を基板として用いて、図3に
示すように、先ず、(1)銅張り樹脂基板の所定の位置
にスルーホールを穿設し、(2)表層及びスルーホール
に無電解Cuめっき及び電解Cuめっきから成るCuめ
っきを施しCu層を形成し、(3)表層にドライフィル
ムを貼着し、パターンマスクをあてて、露光、現像して
形成したドライフィルムのフォトレジスト膜をエッチン
グレジスト膜として、(4)Cu箔及びCuめっきから
成るCu層をエッチングして導体パターンを形成し、ド
ライフィルムを剥離後、(5)半導体素子接続用のワイ
ヤボンドパッド部、半田ボールを搭載するための半田ボ
ールパッド部等の導体パターン部分を除いてドライフィ
ルムを貼着、露光、現像して、ドライフィルムのフォト
レジスト膜によるめっきレジスト膜を形成し、(6)め
っきレジスト膜の開口部にNiめっき及びAuめっきを
形成した後、めっきレジスト膜である、ドライフィルム
を剥離して、(7)ワイヤボンドパッド部、めっき用引
き回し配線パターン、半田ボールパッド部等を除いてソ
ルダーレジスト層を形成し、(8)ソルダーレジスト層
及びNiめっき、Auめっきをエッチングレジスト膜と
してエッチングして、めっき用引き回し配線パターンを
除去している。
2. Description of the Related Art In recent years, as semiconductor devices have become higher in performance and smaller in size, plastic packages for mounting semiconductor devices have increased the number of external connection terminals, mountability of semiconductor devices, lower cost, and heat dissipation. A ball grid array type plastic package (PBGA) is often used from the viewpoints of characteristics and low impedance. This PBGA is a single-layer or multilayer high-heat-resistant copper-clad resin made of a BT resin (a resin mainly composed of bismireimide triazine) or a polyimide resin having a conductor layer formed by stretching Cu foil on both surfaces. Using the substrate as a substrate, as shown in FIG. 3, first, (1) a through-hole is formed in a predetermined position of a copper-clad resin substrate, and (2) electroless Cu plating and electrolytic Cu are formed on the surface layer and the through-hole. (3) A dry film is adhered to a surface layer, a pattern mask is applied, and a photoresist film of the dry film formed by exposure and development is used as an etching resist film. (4) A conductor pattern is formed by etching a Cu layer made of Cu foil and Cu plating, and after removing the dry film, (5) a wire bond pad for connecting a semiconductor element. (6) A dry film is adhered, exposed and developed except for a conductive pattern portion such as a solder ball pad portion for mounting a solder ball, and a plating resist film of a photoresist film of the dry film is formed. After Ni plating and Au plating are formed in the openings of the plating resist film, the dry film, which is the plating resist film, is peeled off, and (7) a wire bond pad portion, a wiring pattern for plating, a solder ball pad portion, and the like are formed. Then, a solder resist layer is formed, and (8) the solder resist layer, Ni plating, and Au plating are etched as an etching resist film to remove the lead wiring pattern for plating.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、前述し
たような従来のプラスチックパッケージの製造方法にお
いて、めっき用引き回し配線パターンをめっき処理後に
除去するまでの過程で、半田ボールパッドを形成する場
合、未だ解決すべき次のような問題があった。 (1)半田ボールパッドに半田を接合させると、半田成
分のSnとAuめっきのAuとがAuSn合金を形成し
て樹脂との膨張差が大きくなる。このため、Auめっき
が樹脂基板の樹脂面まで形成されていると樹脂に応力が
集中して樹脂にクラックが生ずる場合がある。 (2)上記対策として、Auめっき形成のドライフィル
ムのパターンとソルダーレジストのパターンを合わせ、
Auめっきを樹脂基板の樹脂面まで形成しない方法があ
るが、この場合は、パターンずれが発生し下地導電体
層、例えば、Cu層の露出が起こり、エッチングで下地
導電体層が剥離される。 (3)めっき用引き回し配線パターンをエッチングで除
去した後に空隙ができ、半導体素子を実装し、封止樹脂
を封入した時、樹脂が空隙に完全に充填されなくて気密
信頼性に欠ける。 本発明は、このような事情に鑑みてなされたものであっ
て、めっき用引き回し配線パターンをめっき処理後に除
去する過程での半田ボールパッドの形成において、半田
ボールパッドを形成するための下地導電体となる、例え
ば、Cuパターンの外周端部にはAuめっきが施されな
いようにして、銅張り樹脂基板のクラックを防止し、め
っき用引き回し配線パターンを除去後の空隙にはソルダ
ーレジストを充填することで気密信頼性を確保するプラ
スチックパッケージの製造方法を提供することを目的と
する。
However, in the conventional method of manufacturing a plastic package as described above, there is still a problem in the case where a solder ball pad is formed in the process of removing a lead wiring pattern for plating after plating. There were the following problems to be solved. (1) When solder is joined to a solder ball pad, Sn of the solder component and Au of the Au plating form an AuSn alloy, and the expansion difference from the resin increases. For this reason, if the Au plating is formed up to the resin surface of the resin substrate, stress may be concentrated on the resin and cracks may occur in the resin. (2) As the above countermeasure, match the pattern of the dry film formed by Au plating with the pattern of the solder resist,
There is a method in which the Au plating is not formed up to the resin surface of the resin substrate. In this case, a pattern shift occurs, the underlying conductive layer, for example, a Cu layer is exposed, and the underlying conductive layer is peeled off by etching. (3) A void is formed after the wiring pattern for plating is removed by etching, and when the semiconductor element is mounted and the sealing resin is sealed, the void is not completely filled with the resin, resulting in poor airtight reliability. The present invention has been made in view of such circumstances, and in forming a solder ball pad in a process of removing a wiring pattern for plating after plating, an underlying conductor for forming a solder ball pad is provided. For example, the outer peripheral edge of the Cu pattern is not plated with Au to prevent cracks in the copper-clad resin substrate, and to fill the void after removing the wiring pattern for plating with a solder resist. It is an object of the present invention to provide a method of manufacturing a plastic package which ensures airtight reliability.

【0004】[0004]

【課題を解決するための手段】前記目的に沿う本発明に
係るプラスチックパッケージの製造方法は、樹脂基板の
表層部に表出しているめっき用引き回し配線パターンを
めっき処理後に除去するまでの過程で、半田ボールパッ
ドを形成するプラスチックパッケージの製造方法におい
て、樹脂基板上に導電体層で形成される半田ボールパッ
ド用のパターンの外形寸法を半田ボールパッドの外形寸
法よりも大きく形成する工程と、半田ボールパッド用の
パターンの外周端部を覆いながら、半田ボールパッドの
外形寸法に合わせた開口部を有する第一のソルダーレジ
スト層を形成する工程と、半田ボールパッド用の開口部
にAuめっきを施す工程と、第一のソルダーレジスト層
の上部及びめっき用引き回し配線パターン除去後の空隙
部に第二のソルダーレジスト層を形成する工程とを有し
ている。これにより、半田ボールパッドに半田を接合さ
せたとき、半田成分のSnとAuとがAuSn合金を形
成しても、その合金層が銅張り樹脂基板の樹脂面まで到
達しないので、樹脂との膨張差が大きくならない。従っ
て、樹脂に応力が集中することがなく、樹脂にクラック
が生ずることがない。また、Auめっき形成のドライフ
ィルムのパターンとソルダーレジストのパターンを合わ
せる必要がないので、下地導電体層の露出がなく、エッ
チングで下地導電体層が剥離されることは起こらない。
更に、第二のソルダーレジスト層の形成でめっき用引き
回し配線パターンをエッチングした後の空隙部を充填す
るので、半導体素子を実装し、封止樹脂を封入した時に
気密信頼性の高いプラスチックパッケージを提供するこ
とができる。ここで、第一のソルダーレジスト層のパタ
ーン形成寸法より、第二のソルダーレジスト層のパター
ン形成寸法を小さくすることで、半田ボールを半田ボー
ルパッドに接着する前に安定して仮置きすることができ
る。また、第一と第二のソルダーレジスト層のパターン
寸法ズレを吸収できる。
According to the present invention, there is provided a method of manufacturing a plastic package according to the present invention, which comprises removing a wiring pattern for plating exposed on a surface portion of a resin substrate after a plating process. In a method of manufacturing a plastic package for forming a solder ball pad, a step of forming an outer dimension of a pattern for a solder ball pad formed of a conductor layer on a resin substrate to be larger than an outer dimension of the solder ball pad; Forming a first solder resist layer having an opening corresponding to the outer dimensions of the solder ball pad while covering the outer peripheral end of the pad pattern; and applying Au plating to the solder ball pad opening And the second solder in the upper part of the first solder resist layer and in the void after the removal of the wiring pattern for plating. And a step of forming a resist layer. Accordingly, when the solder is joined to the solder ball pad, even if the solder components Sn and Au form an AuSn alloy, the alloy layer does not reach the resin surface of the copper-clad resin substrate, so that expansion with the resin occurs. The difference does not increase. Therefore, stress does not concentrate on the resin, and cracks do not occur on the resin. Further, since it is not necessary to match the pattern of the dry film formed by the Au plating with the pattern of the solder resist, the underlying conductive layer is not exposed, and the underlying conductive layer does not peel off by etching.
Furthermore, since the voids after the wiring pattern for plating is etched by forming the second solder resist layer are filled, a highly airtight and reliable plastic package is provided when the semiconductor element is mounted and the sealing resin is sealed. can do. Here, by making the pattern formation dimension of the second solder resist layer smaller than the pattern formation dimension of the first solder resist layer, it is possible to stably place the solder ball before bonding it to the solder ball pad. it can. In addition, it is possible to absorb a pattern dimension deviation between the first and second solder resist layers.

【0005】[0005]

【発明の実施の形態】続いて、添付した図面を参照しつ
つ、本発明を具体化した実施の形態につき説明し、本発
明の理解に供する。ここに、図1(A)、(B)は本発
明の一実施の形態に係るプラスチックパッケージの製造
方法を適用して製造されたプラスチックパッケージの側
断面図及び半田ボール接続部の部分拡大側断面図、図2
は本発明の一実施の形態に係るプラスチックパッケージ
の製造方法を説明するための部分拡大側断面図である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, embodiments of the present invention will be described with reference to the accompanying drawings to provide an understanding of the present invention. 1A and 1B are a side sectional view of a plastic package manufactured by applying a method of manufacturing a plastic package according to an embodiment of the present invention and a partially enlarged side section of a solder ball connection portion. FIG. 2
FIG. 2 is a partially enlarged side sectional view for illustrating a method for manufacturing a plastic package according to one embodiment of the present invention.

【0006】先ず、図1(A)、(B)を参照して、本
発明の一実施の形態に係るプラスチックパッケージの製
造方法を適用して製造するプラスチックパッケージの構
造を説明する。樹脂基板11は、例えば、両面にCu箔
12を接合して形成した導体層を備えたBT樹脂(ビス
マイレイミドトリアジンを主成分にした樹脂)やポリイ
ミド樹脂等の高耐熱性、誘電特性、絶縁特性、加工性に
優れた樹脂を基材とする1層又は多層の銅張り樹脂基板
から成る。その両面にはCu箔12、無電解Cuめっき
13及び電解Cuめっき14より成る導体配線パター
ン、めっき用引き回し配線パターン及びパッド(ワイヤ
ボンドパッドや半田ボールパッド15等)の下地が形成
されている。この樹脂基板11の下面には接続端子電極
としての多数の半田ボール16が半田ボールパッド15
にNiめっき17及びAuめっき18の層を介して形成
されている。そして、半田ボール16以外の露出面に
は、第一のソルダーレジスト層19aと第二のソルダー
レジスト層19bから成るソルダーレジスト層19が形
成されている。また、樹脂基板11には、多数のスルー
ホールがドリル形成及びCuめっき形成されて、上面表
層の導体配線パターン、めっき用引き回し配線パターン
及びワイヤボンドパッド等の配線パターンと、樹脂基板
11の下面の半田ボール16とが、各スルーホールを介
して電気的に接続されている。樹脂基板11の上面に
は、配線パターン領域のうち、ボンディングワイヤ21
で半導体素子20と接続されるワイヤボンドパッド部
分、封止樹脂22を注入するとき使用される鋳込み口部
分及びめっき用引き回し配線パターン部分を除く部分に
ソルダーレジスト23が形成されている。ダイボンディ
ング領域に形成されたソルダーレジスト24の上には半
導体素子20がAgペースト等で接着され、半導体素子
20の電極と樹脂基板11のワイヤボンドパッドとはA
u線等からなるボンディングワイヤ21で電気的に導通
状態にされている。そして、半導体素子20やボンディ
ングワイヤ21は、エポキシ樹脂等の封止樹脂22でト
ランスファーモールド成形で封止されている。
First, a structure of a plastic package manufactured by applying a method of manufacturing a plastic package according to an embodiment of the present invention will be described with reference to FIGS. The resin substrate 11 is made of, for example, a BT resin (a resin mainly composed of bismaileimide triazine) having a conductor layer formed by bonding Cu foils 12 on both surfaces, a polyimide resin, or the like, and has high heat resistance, dielectric properties, and insulation. It is composed of a single-layer or multilayer copper-clad resin substrate using a resin excellent in properties and workability as a base material. On both surfaces thereof, a conductor wiring pattern composed of a Cu foil 12, an electroless Cu plating 13 and an electrolytic Cu plating 14, a wiring pattern for plating, and a base for pads (wire bond pads, solder ball pads 15, etc.) are formed. A large number of solder balls 16 as connection terminal electrodes are provided on the lower surface of the resin substrate 11 by solder ball pads 15.
Is formed with a layer of Ni plating 17 and Au plating 18 interposed therebetween. On the exposed surface other than the solder balls 16, a solder resist layer 19 including a first solder resist layer 19a and a second solder resist layer 19b is formed. Also, a large number of through holes are formed by drilling and Cu plating on the resin substrate 11 to form a conductor wiring pattern on the upper surface layer, a wiring pattern for plating, a wire bonding pad, and the like, and a wiring pattern on the lower surface of the resin substrate 11. The solder balls 16 are electrically connected through the respective through holes. On the upper surface of the resin substrate 11, the bonding wires 21
The solder resist 23 is formed in a portion excluding a wire bond pad portion connected to the semiconductor element 20, a pouring opening portion used when injecting the sealing resin 22, and a plating wiring pattern portion. The semiconductor element 20 is adhered on the solder resist 24 formed in the die bonding region with an Ag paste or the like. The electrodes of the semiconductor element 20 and the wire bond pads of the resin substrate 11 are
It is made electrically conductive by a bonding wire 21 made of a u-line or the like. The semiconductor element 20 and the bonding wires 21 are sealed by transfer molding with a sealing resin 22 such as an epoxy resin.

【0007】本発明の一実施の形態に係るプラスチック
パッケージの製造方法は、図2に示すように、概略大別
すると、(1)半田ボールパッド用Cuパターン形成工
程、(2)半田ボールパッド用第一のソルダーレジスト
層形成工程、(3)半田ボールパッド用Niめっき及び
Auめっき形成工程、(4)半田ボールパッド用第二の
ソルダーレジスト層形成工程、の各工程を有している。
As shown in FIG. 2, the method of manufacturing a plastic package according to one embodiment of the present invention is roughly divided into (1) a step of forming a Cu pattern for a solder ball pad, and (2) a step of forming a Cu pattern for a solder ball pad. It has a first solder resist layer forming step, (3) a solder ball pad Ni plating and Au plating forming step, and (4) a solder ball pad second solder resist layer forming step.

【0008】(1)半田ボールパッド用Cuパターン形
成工程 先ず、樹脂基板、例えば、銅張り樹脂基板31を準備す
る。この銅張り樹脂基板31は、両面にCu箔32を接
合して形成した導体層を備えたBT樹脂(ビスマイレイ
ミドトリアジンを主成分にした樹脂)やポリイミド樹脂
等からなる1層又は多層の高耐熱性の樹脂基板から成
る。Cu箔32の厚みは通常18〜70μmのものがあ
り、銅の純度は99.8%以上のものが使用される。こ
の銅張り樹脂基板31に単軸のボール盤や単軸又は複数
軸の数値制御方式ボール盤(NCドリルマシン)を使用
し、超硬合金等からなる孔あけドリルを高速回転(例え
ば、15000rpm程度〜100000rpm程度)
させてスルーホール33を穿設する。このスルーホール
33の穿設された銅張り樹脂基板31にパラジウム等の
触媒付与後、ホルマリンを還元剤とする強アルカリ浴中
で無電解Cuめっき膜を形成する。ここで、スルーホー
ル33壁面に形成されたCu導体膜を介して銅張り樹脂
基板31の両面表層が電気的に導通状態となる。次に、
無電解Cuめっきが施された銅張り樹脂基板31に電解
Cuめっきを形成する。めっき槽の中にはめっき浴、例
えば、硫酸銅浴、ピロリン酸浴等で充たされており、陽
極(アノード)側に取付けられた銅板や銅ボール等から
なる銅部材が、陰極(カソード)側に取付けられた被め
っき物である銅張り樹脂基板31に対向して配設されて
いる。そして、銅部材と銅張り樹脂基板31の間に直流
電源装置が配設されている。この直流電源装置に電圧を
印加することで、被めっき物である銅張り樹脂基板31
の無電解Cuめっきが施されている表層及びスルーホー
ル33に金属銅を析出させ、無電解Cuめっき及び電解
Cuめっきから成るCuめっき層34を形成する。
(1) Step of Forming Cu Pattern for Solder Ball Pad First, a resin substrate, for example, a copper-clad resin substrate 31 is prepared. The copper-clad resin substrate 31 has a single-layer or multi-layer structure made of a BT resin (a resin containing bismaileimide triazine as a main component) or a polyimide resin having a conductor layer formed by bonding Cu foils 32 on both surfaces. It is made of a heat-resistant resin substrate. The thickness of the Cu foil 32 is usually 18 to 70 μm, and copper having a purity of 99.8% or more is used. Using a single-axis drilling machine or a single-axis or multiple-axis numerical control type drilling machine (NC drill machine) for the copper-clad resin substrate 31, a hole drill made of a cemented carbide or the like is rotated at a high speed (for example, about 15,000 rpm to 100,000 rpm). degree)
Then, a through hole 33 is formed. After applying a catalyst such as palladium to the copper-clad resin substrate 31 in which the through holes 33 are formed, an electroless Cu plating film is formed in a strong alkaline bath using formalin as a reducing agent. Here, the surface layers on both surfaces of the copper-clad resin substrate 31 are electrically connected through the Cu conductor film formed on the wall surface of the through hole 33. next,
Electrolytic Cu plating is formed on the copper-clad resin substrate 31 on which electroless Cu plating has been performed. The plating tank is filled with a plating bath, for example, a copper sulfate bath, a pyrophosphoric acid bath, or the like. A copper member such as a copper plate or a copper ball attached to the anode (anode) side is filled with a cathode (cathode). It is disposed so as to face the copper-clad resin substrate 31 which is the plating object attached to the side. Further, a DC power supply device is provided between the copper member and the copper-clad resin substrate 31. By applying a voltage to the DC power supply, the copper-clad resin substrate 31 which is the object to be plated is applied.
Metal copper is deposited on the surface layer and the through hole 33 on which the electroless Cu plating is performed to form a Cu plating layer 34 composed of electroless Cu plating and electrolytic Cu plating.

【0009】続いて、第一のドライフィルム35を貼付
し、露光、現像してエッチングレジストパターンを形成
する工程である。これは、フォトレジスト法によって、
エッチングレジスト膜となる第一のドライフィルム35
をCuめっき層34の上に貼付するもので、この第一の
ドライフィルム35はカバーフィルム、フォトレジス
ト、キャリアフィルムの3層構造となっており、カバー
フィルムを剥がしながら銅張り樹脂基板31のCuめっ
き層34の上に形成する。次いで、このフォトレジスト
からなる第一のドライフィルム35に配線パターン3
6、めっき用引き回し配線パターン37及び半田ボール
パッド用Cuパターン38等の形成のためのパターンマ
スクを当てて、紫外線露光を行い、その後、キャリアフ
ィルムを剥がした後、現像を行って、配線パターン3
6、めっき用引き回し配線パターン37及び半田ボール
パッド用Cuパターン38等のCuパターン部分の第一
のドライフィルム35を残して、その他の部分は剥離す
る。残された第一のドライフィルム35がエッチングレ
ジスト膜となる。
Subsequently, a first dry film 35 is attached, exposed and developed to form an etching resist pattern. This is due to the photoresist method
First dry film 35 serving as an etching resist film
Is affixed onto the Cu plating layer 34. The first dry film 35 has a three-layer structure of a cover film, a photoresist, and a carrier film. It is formed on the plating layer 34. Next, the first dry film 35 made of this photoresist is covered with the wiring pattern 3.
6. Applying a pattern mask for forming the wiring pattern 37 for plating and the Cu pattern 38 for the solder ball pad and the like, performing ultraviolet exposure, and then peeling off the carrier film and developing the wiring pattern 3
6. Except for the first dry film 35 of the Cu pattern portion such as the wiring pattern 37 for plating and the Cu pattern 38 for the solder ball pad, other portions are peeled off. The remaining first dry film 35 becomes an etching resist film.

【0010】次に、無電解Cuめっきと電解Cuめっき
から成るCuめっき層34及びCu箔32をエッチング
し、配線パターン36、めっき用引き回し配線パターン
37及び半田ボールパッド用Cuパターン38等のCu
パターンを形成し、第一のドライフィルム35を剥離
し、Cuパターンを形成する。この工程におけるエッチ
ングでは、第一のドライフィルム35をエッチングレジ
スト膜として、塩化第二鉄溶液、塩化第二銅溶液、アル
カリエッチャント、過酸化水素−硫酸系エッチャント等
のエッチング液を使用して、エッチングレジスト膜の開
口部35aに露出しているCuめっき層34及び、Cu
箔32をエッチングして除去する。その後、配線パター
ン36、めっき用引き回し配線パターン37及び半田ボ
ールパッド用Cuパターン38等のCuパターンを覆っ
ているフォトレジストからなるエッチングレジスト膜の
第一のドライフィルム35は、表面に剥離液をスプレー
で噴射し、フォトレジストを膨潤させながら洗い流すこ
とで、剥離、除去する。これによって、配線パターン3
6、めっき用引き回し配線パターン37及び半田ボール
パッド用Cuパターン38等のCuパターンが形成され
る。なお、導電体層(Cu箔32及びCuめっき層3
4)で形成される半田ボールパッド用Cuパターン38
の外形寸法は、後述する半田ボールパッド39の外形寸
法よりも大きく形成する。
Next, the Cu plating layer 34 and the Cu foil 32 made of the electroless Cu plating and the electrolytic Cu plating are etched, and the Cu pattern such as the wiring pattern 36, the wiring pattern 37 for plating, and the Cu pattern 38 for the solder ball pad are formed.
A pattern is formed, the first dry film 35 is peeled off, and a Cu pattern is formed. In the etching in this step, the first dry film 35 is used as an etching resist film, and an etching solution such as a ferric chloride solution, a cupric chloride solution, an alkali etchant, and a hydrogen peroxide-sulfuric acid-based etchant is used. Cu plating layer 34 exposed in opening 35a of the resist film;
The foil 32 is removed by etching. After that, the first dry film 35 of the etching resist film made of the photoresist covering the Cu pattern such as the wiring pattern 36, the wiring pattern 37 for plating, and the Cu pattern 38 for the solder ball pad is sprayed with a stripping liquid on the surface. To remove and remove the photoresist by swelling and swelling the photoresist. Thereby, the wiring pattern 3
6. A Cu pattern such as a plating wiring pattern 37 and a solder ball pad Cu pattern 38 is formed. The conductor layers (Cu foil 32 and Cu plating layer 3)
Cu pattern 38 for solder ball pad formed in 4)
Are formed larger than the outer dimensions of the solder ball pad 39 described later.

【0011】(2)半田ボールパッド用第一のソルダー
レジスト層形成工程 銅張り樹脂基板31の下面側の半田ボールパッド39以
外の露出面及び、銅張り樹脂基板31の上面側の配線パ
ターン36領域のうちボンディングワイヤで半導体素子
と接続するワイヤボンドパッドの部分と、最終的に半導
体素子を外気から保護するために封止する封止樹脂を注
入するとき使用される鋳込み口の部分と、めっき用引き
回し配線パターン37の部分等を除く露出面には、第一
のソルダーレジスト層40をソルダーレジストペースト
の粘度を300ポイズ、印刷圧力を35kgf、スクリ
ーン版を150メッシュにしてスクリーン印刷法で全面
印刷し、フォトリソグラフィ法で露光、現像して形成す
る。ここで、第一のソルダーレジスト層40の印刷厚み
はめっき用引き回し配線パターン37の厚みと同程度に
することが必要がある。また、ソルダーレジスト層は、
この第一のソルダーレジスト層40と後述する第二のソ
ルダーレジスト層45とを併せた印刷厚み、例えば40
〜50μmを確保することで、後工程の半田付け作業で
半田を付けないという役目及び銅導体表面を外部環境か
ら保護する役目に対応している。また、ソルダーレジス
トのポリマーに加熱硬化型エポキシ樹脂や紫外線硬化型
アクリレート系樹脂を使用して、ソルダーレジストが要
求される永久マスクとしての各種特性(密着性、半田耐
熱性、耐湿性、耐薬品性、電気絶縁特性等)を確保して
いる。第一のソルダーレジスト層40は、半田ボールパ
ッド用Cuパターン38の外周端部を覆うように形成
し、半田ボールパッド39の外形寸法に合わせた開口部
を有している。
(2) Step of Forming First Solder Resist Layer for Solder Ball Pad The exposed surface other than the solder ball pads 39 on the lower surface of the copper-clad resin substrate 31 and the wiring pattern 36 on the upper surface of the copper-clad resin substrate 31 Of the wire bond pad portion that connects to the semiconductor element with the bonding wire, the casting hole portion used when injecting the sealing resin that finally seals the semiconductor element to protect it from the outside, and the plating On the exposed surface excluding the routing wiring pattern 37 and the like, the first solder resist layer 40 is entirely printed by a screen printing method using a solder resist paste having a viscosity of 300 poise, a printing pressure of 35 kgf, and a screen plate of 150 mesh. It is formed by exposing and developing by photolithography. Here, the printing thickness of the first solder resist layer 40 needs to be approximately the same as the thickness of the wiring pattern 37 for plating. In addition, the solder resist layer
The printing thickness of the first solder resist layer 40 combined with a second solder resist layer 45 described later, for example, 40
By securing a thickness of about 50 μm, it corresponds to a role of not soldering in a soldering operation in a later process and a role of protecting the copper conductor surface from the external environment. In addition, using a heat-curable epoxy resin or an ultraviolet-curable acrylate resin as the solder resist polymer, various properties as a permanent mask that requires solder resist (adhesion, solder heat resistance, moisture resistance, chemical resistance) , Electrical insulation characteristics, etc.). The first solder resist layer 40 is formed so as to cover the outer peripheral end of the solder ball pad Cu pattern 38, and has an opening corresponding to the outer dimensions of the solder ball pad 39.

【0012】(3)半田ボールパッド用Niめっき及び
Auめっき形成工程 めっき用引き回し配線パターン37にNiめっき及びA
uめっきが施されないようにするためのめっきレジスト
膜となる第二のドライフィルム41を、第一のソルダー
レジスト層40の形成された銅張り樹脂基板31上に貼
付する。この第二のドライフィルム41はカバーフィル
ム、フォトレジスト、キャリアフィルムの3層構造とな
っており、カバーフィルムを剥がしながら第一のソルダ
ーレジスト層40が形成された銅張り樹脂基板31の上
に貼付する。次いで、このフォトレジストからなる第二
のドライフィルム41に配線パターン形成のためのパタ
ーンマスクを当てて、紫外線露光を行い、その後、キャ
リアフィルムを剥がした後、現像を行って、めっき用引
き回し配線パターン37が形成された領域以外の部分の
第二のドライフィルム41を削除する。残された第二の
ドライフィルム41がめっき用引き回し配線パターン3
7のめっきレジスト膜(めっきレジストパターン)とな
る。
(3) Step of forming Ni plating and Au plating for solder ball pads Ni plating and A plating are applied to the lead wiring pattern 37 for plating.
A second dry film 41 serving as a plating resist film for preventing the u plating from being applied is stuck on the copper-clad resin substrate 31 on which the first solder resist layer 40 is formed. The second dry film 41 has a three-layer structure of a cover film, a photoresist, and a carrier film, and is adhered onto the copper-clad resin substrate 31 on which the first solder resist layer 40 is formed while peeling off the cover film. I do. Next, the second dry film 41 made of this photoresist is exposed to ultraviolet light by applying a pattern mask for forming a wiring pattern, and then, after the carrier film is peeled off, development is performed, and the wiring pattern for plating is drawn. The portion of the second dry film 41 other than the region where the 37 is formed is deleted. The remaining second dry film 41 is used as the wiring pattern 3 for plating.
It becomes a plating resist film (plating resist pattern) of No. 7.

【0013】続いて、第一のソルダーレジスト層40及
び第二のドライフィルム41をめっきレジストにして、
Niめっき及びAuめっきを施す工程である。銅張り樹
脂基板31の下面側の半田ボールパッド39と、銅張り
樹脂基板31の上面側の配線パターン36の領域のうち
のワイヤボンドパッドの部分と、最終的に半導体素子を
外気から保護するために封止する封止樹脂を注入すると
き使用される鋳込み口の部分等にめっき用引き回し配線
パターン37に通電して電解のNiめっき42及びAu
めっき43を施す。Niめっき42はAuめっき43の
下地めっきであり、約2〜5μm形成され、Auめっき
はフラッシュめっきにより0.05〜0.8μm程度の
厚さに形成される。めっき浴はニッケルはスルファミン
酸浴、金は硬質金の各種めっき浴が使用できる。また、
Niめっきが無電解Niめっきの場合には、次亜リン酸
によるニッケル−燐めっきが用いられる。さらに、Ni
めっき42には、NiCoめっき等の合金めっきが用い
られる場合もある。また、Niめっきに限定されるもの
ではなく、Auめっきのための下地めっきであればよ
い。
Subsequently, the first solder resist layer 40 and the second dry film 41 are used as plating resists,
This is a step of applying Ni plating and Au plating. Solder ball pads 39 on the lower surface side of the copper-clad resin substrate 31, wire bond pads in the area of the wiring pattern 36 on the upper surface side of the copper-clad resin substrate 31, and finally, to protect the semiconductor element from the outside air. The plating wiring pattern 37 is energized through a casting hole used when a sealing resin to be sealed is injected, and electrolytic Ni plating 42 and Au are applied.
Plating 43 is applied. The Ni plating 42 is a base plating of the Au plating 43 and has a thickness of about 2 to 5 μm, and the Au plating is formed to a thickness of about 0.05 to 0.8 μm by flash plating. As the plating bath, various kinds of plating baths can be used, such as a sulfamic acid bath for nickel and a hard gold plating bath. Also,
When the Ni plating is electroless Ni plating, nickel-phosphorous plating using hypophosphorous acid is used. Further, Ni
For the plating 42, alloy plating such as NiCo plating may be used. In addition, the present invention is not limited to Ni plating, but may be any undercoating for Au plating.

【0014】続いては、第二のドライフィルム41を剥
離し、めっき用引き回し配線パターン37をエッチング
で剥離する工程である。めっき用引き回し配線パターン
37を覆っているフォトレジストからなるめっきレジス
ト膜の第二のドライフィルム41は、表面に剥離液、例
えば、ドライフィルムフォトレジストがアルカリ可溶タ
イプの場合には、1〜5%水酸化ナトリウム水溶液又
は、水酸化カリウム水溶液をスプレーで噴射し、フォト
レジストを膨潤させながら洗い流すことで、剥離、除去
し、洗浄、乾燥して仕上げられる。これによって、めっ
き用引き回し配線パターン37が露出する。このめっき
用引き回し配線パターン37は、第一のソルダーレジス
ト層40及び、Niめっき42及びAuめっき43をエ
ッチングレジスト膜として、塩化第二鉄溶液、塩化第二
銅溶液、アルカリエッチャント、過酸化水素−硫酸系エ
ッチャント等のエッチング液を使用して、エッチングレ
ジスト膜の開口部のCu箔32及び、Cuめっき層34
(無電解Cuめっき及び電解Cuめっき)から成るめっ
き用引き回し配線パターン37にスプレーノズル等から
エッチング液を噴射し、銅を溶解して除去する。
Subsequently, the second dry film 41 is peeled off, and the wiring pattern 37 for plating is peeled off by etching. The second dry film 41 of a plating resist film made of a photoresist covering the routing wiring pattern 37 for plating is formed on a surface of a stripping solution, for example, 1 to 5 when the dry film photoresist is of an alkali-soluble type. A 2% aqueous solution of sodium hydroxide or potassium hydroxide is sprayed, and the photoresist is washed off while swelling, thereby removing, removing, washing, and drying. As a result, the plating wiring pattern 37 is exposed. The wiring pattern for plating 37 is formed by using the first solder resist layer 40, the Ni plating 42 and the Au plating 43 as an etching resist film, and using a ferric chloride solution, a cupric chloride solution, an alkaline etchant, and hydrogen peroxide. Using an etching solution such as a sulfuric acid-based etchant, the Cu foil 32 and the Cu plating layer 34 at the openings of the etching resist film are formed.
An etching solution is sprayed from a spray nozzle or the like onto the wiring pattern 37 for plating made of (electroless Cu plating and electrolytic Cu plating) to dissolve and remove copper.

【0015】(4)半田ボールパッド用第二のソルダー
レジスト層形成工程 第一のソルダーレジスト層40のパターン及び、めっき
用引き回し配線パターン37が除去された空隙部44の
領域上に第二のソルダーレジスト層45をフォトリソグ
ラフィによる方法で全面印刷し、露光,現像して形成す
る。また、第二のソルダーレジスト層45のパターン寸
法は第一のソルダーレジスト層40のパターン寸法より
小さくしてパターン寸法ズレを吸収することで、さらに
精度の良いソルダーレジスト層(第一のソルダーレジス
ト層及び、第二のソルダーレジスト層)を形成すること
ができる。
(4) Step of Forming Second Solder Resist Layer for Solder Ball Pad The second solder resist layer is formed on the area of the void 44 where the pattern of the first solder resist layer 40 and the wiring pattern 37 for plating have been removed. The resist layer 45 is formed by printing the entire surface by photolithography, exposing and developing. Further, the pattern size of the second solder resist layer 45 is made smaller than the pattern size of the first solder resist layer 40 to absorb the pattern size deviation, so that a more accurate solder resist layer (first solder resist layer And a second solder resist layer).

【0016】[0016]

【発明の効果】請求項1及び2記載のプラスチックパッ
ケージの製造方法においては、樹脂基板上に導電体層で
形成される半田ボールパッド用のパターンの外形寸法を
半田ボールパッドの外形寸法よりも大きく形成する工程
と、半田ボールパッド用のパターンの外周端部を覆いな
がら、半田ボールパッドの外形寸法に合わせた開口部を
有する第一のソルダーレジスト層を形成する工程と、半
田ボールパッド用の開口部にAuめっきを施す工程と、
第一のソルダーレジスト層の上部及び前記めっき用引き
回し配線パターン除去後の空隙部に第二のソルダーレジ
スト層を形成する工程とを有するので、半田ボールパッ
ドに半田を接合したとき、AuSn合金を形成しても、
その合金層が銅張り樹脂基板の樹脂面まで到達しない。
従って、樹脂との膨張差が大きくならなくて、樹脂に応
力が集中せず、クラックの発生を回避できる。また、第
二のソルダーレジスト層でめっき用引き回し配線パター
ンをエッチングした後の空隙部を充填するので、半導体
素子を実装し、封止樹脂を封入した時に気密信頼性の高
いプラスチックパッケージを提供することができる。特
に、請求項2記載のプラスチックパッケージの製造方法
においては、第一のソルダーレジスト層のパターン寸法
より、第二のソルダーレジスト層のパターン寸法を小さ
くするので、半田ボールを半田ボールパッドに接着する
前に安定して仮置きすることができる。また、第一と第
二のソルダーレジスト層のパターン寸法ズレを吸収で
き、精巧なパターンが形成できる。
In the method of manufacturing a plastic package according to the first and second aspects of the present invention, the outer dimensions of the solder ball pad pattern formed of the conductor layer on the resin substrate are larger than the outer dimensions of the solder ball pad. Forming a first solder resist layer having an opening corresponding to the external dimensions of the solder ball pad while covering an outer peripheral end of the solder ball pad pattern; and forming an opening for the solder ball pad. Applying Au plating to the part;
Forming a second solder resist layer in the upper part of the first solder resist layer and in the void after removing the wiring pattern for plating, so that when the solder is joined to the solder ball pad, an AuSn alloy is formed. Even
The alloy layer does not reach the resin surface of the copper-clad resin substrate.
Therefore, the difference in expansion from the resin does not increase, stress is not concentrated on the resin, and the occurrence of cracks can be avoided. Also, since the voids after the wiring pattern for plating is etched with the second solder resist layer are filled, a highly airtight and reliable plastic package is provided when the semiconductor element is mounted and the sealing resin is sealed. Can be. In particular, in the method of manufacturing a plastic package according to claim 2, since the pattern size of the second solder resist layer is made smaller than the pattern size of the first solder resist layer, before the solder ball is bonded to the solder ball pad. Can be stably placed on the temporary storage. In addition, a pattern dimension deviation between the first and second solder resist layers can be absorbed, and a fine pattern can be formed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(A)、(B)はそれぞれ本発明の一実施の形
態に係るプラスチックパッケージの製造方法を適用して
製造されたプラスチックパッケージの側断面図及び半田
ボール接続部の部分拡大側断面図である。
FIGS. 1A and 1B are a side cross-sectional view of a plastic package manufactured by applying a method of manufacturing a plastic package according to an embodiment of the present invention and a partially enlarged side cross-section of a solder ball connection portion. FIG.

【図2】本発明の一実施の形態に係るプラスチックパッ
ケージの製造方法を説明するための部分拡大側断面図で
ある。
FIG. 2 is a partially enlarged side sectional view for explaining a method of manufacturing a plastic package according to one embodiment of the present invention.

【図3】従来例のプラスチックパッケージの製造方法を
説明するための部分拡大側断面図である。
FIG. 3 is a partially enlarged side sectional view for explaining a method of manufacturing a conventional plastic package.

【符号の説明】[Explanation of symbols]

11:樹脂基板、12:Cu箔、13:無電解Cuめっ
き、14:電解Cuめっき、15:半田ボールパッド、
16:半田ボール、17:Niめっき、18:Auめっ
き、19:ソルダーレジスト層、19a:第一のソルダ
ーレジスト層、19b:第二のソルダーレジスト層、2
0:半導体素子、21:ボンディングワイヤ、22:封
止樹脂、23:ソルダーレジスト、24:ソルダーレジ
スト、31:銅張り樹脂基板、32:Cu箔、33:ス
ルーホール、34:Cuめっき層、35:第一のドライ
フィルム、35a:開口部、36:配線パターン、3
7:めっき用引き回し配線パターン、38:半田ボール
パッド用Cuパターン、39:半田ボールパッド、4
0:第一のソルダーレジスト層、41:第二のドライフ
ィルム、42:Niめっき、43:Auめっき、44:
空隙部、45:第二のソルダーレジスト層
11: resin substrate, 12: Cu foil, 13: electroless Cu plating, 14: electrolytic Cu plating, 15: solder ball pad,
16: solder ball, 17: Ni plating, 18: Au plating, 19: solder resist layer, 19a: first solder resist layer, 19b: second solder resist layer, 2
0: Semiconductor element, 21: Bonding wire, 22: Sealing resin, 23: Solder resist, 24: Solder resist, 31: Copper clad resin substrate, 32: Cu foil, 33: Through hole, 34: Cu plating layer, 35 : First dry film, 35a: opening, 36: wiring pattern, 3
7: Leading wiring pattern for plating, 38: Cu pattern for solder ball pad, 39: Solder ball pad, 4
0: first solder resist layer, 41: second dry film, 42: Ni plating, 43: Au plating, 44:
Void, 45: second solder resist layer

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 樹脂基板の表層部に表出しているめっき
用引き回し配線パターンをめっき処理後に除去するまで
の過程で、半田ボールパッドを形成するプラスチックパ
ッケージの製造方法において、前記樹脂基板上に導電体
層で形成される前記半田ボールパッド用のパターンの外
形寸法を該半田ボールパッドの外形寸法よりも大きく形
成する工程と、前記半田ボールパッド用のパターンの外
周端部を覆いながら、該半田ボールパッドの外形寸法に
合わせた開口部を有する第一のソルダーレジスト層を形
成する工程と、前記半田ボールパッド用の前記開口部に
Auめっきを施す工程と、前記第一のソルダーレジスト
層の上部及び前記めっき用引き回し配線パターン除去後
の空隙部に第二のソルダーレジスト層を形成する工程
と、を有することを特徴とするプラスチックパッケージ
の製造方法。
In a method of manufacturing a plastic package for forming a solder ball pad in a process until a wiring pattern for plating exposed on a surface layer portion of a resin substrate is removed after a plating process, a conductive pattern is formed on the resin substrate. Forming the outer dimension of the solder ball pad pattern formed by the body layer larger than the outer dimension of the solder ball pad; and forming the solder ball pad pattern while covering the outer peripheral end of the solder ball pad pattern. Forming a first solder resist layer having an opening corresponding to the external dimensions of the pad; applying Au plating to the opening for the solder ball pad; Forming a second solder resist layer in the void after removing the wiring pattern for plating. Characteristic plastic package manufacturing method.
【請求項2】 請求項1記載のプラスチックパッケージ
の製造方法において、前記第一のソルダーレジスト層の
パターン寸法より、前記第二のソルダーレジスト層のパ
ターン寸法を小さくすることを特徴とするプラスチック
パッケージの製造方法。
2. The method of manufacturing a plastic package according to claim 1, wherein the pattern size of the second solder resist layer is smaller than the pattern size of the first solder resist layer. Production method.
JP2000113095A 2000-04-14 2000-04-14 Method for manufacturing plastic package Pending JP2001298117A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000113095A JP2001298117A (en) 2000-04-14 2000-04-14 Method for manufacturing plastic package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000113095A JP2001298117A (en) 2000-04-14 2000-04-14 Method for manufacturing plastic package

Publications (1)

Publication Number Publication Date
JP2001298117A true JP2001298117A (en) 2001-10-26

Family

ID=18625133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000113095A Pending JP2001298117A (en) 2000-04-14 2000-04-14 Method for manufacturing plastic package

Country Status (1)

Country Link
JP (1) JP2001298117A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6972488B2 (en) * 2001-07-31 2005-12-06 Nec Compound Semiconductor Devices, Ltd. Semiconductor device in which a semiconductor chip mounted on a printed circuit is sealed with a molded resin
US7098407B2 (en) 2003-08-23 2006-08-29 Samsung Electronics Co., Ltd. Non-solder mask defined (NSMD) type wiring substrate for ball grid array (BGA) package and method for manufacturing such a wiring substrate
KR100632545B1 (en) 2004-12-20 2006-10-09 삼성전기주식회사 Method of manufacturing a ball grid array substrate having a ball pad shape for improved reliability
JP2014107560A (en) * 2012-11-28 2014-06-09 Samsung Electro-Mechanics Co Ltd Resist and production method therefor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6972488B2 (en) * 2001-07-31 2005-12-06 Nec Compound Semiconductor Devices, Ltd. Semiconductor device in which a semiconductor chip mounted on a printed circuit is sealed with a molded resin
US7098407B2 (en) 2003-08-23 2006-08-29 Samsung Electronics Co., Ltd. Non-solder mask defined (NSMD) type wiring substrate for ball grid array (BGA) package and method for manufacturing such a wiring substrate
KR100632545B1 (en) 2004-12-20 2006-10-09 삼성전기주식회사 Method of manufacturing a ball grid array substrate having a ball pad shape for improved reliability
JP2014107560A (en) * 2012-11-28 2014-06-09 Samsung Electro-Mechanics Co Ltd Resist and production method therefor

Similar Documents

Publication Publication Date Title
KR100346630B1 (en) Lead frame and manufacturing method
JP3895303B2 (en) Method for manufacturing package substrate without using plated lead
KR100499003B1 (en) A package substrate for electrolytic leadless plating, and its manufacturing method
US5433822A (en) Method of manufacturing semiconductor device with copper core bumps
WO2004100260A1 (en) High-density multi-layered printed wiring board, multi-chip carrier, and semiconductor package
KR20040076164A (en) A package substrate for electrolytic leadless plating, and its manufacturing method
US20030036229A1 (en) Chip package and method for manufacturing the same
JP3003624B2 (en) Semiconductor device
US6593224B1 (en) Method of manufacturing a multilayer interconnect substrate
JP3934104B2 (en) Method for producing ball grid array substrate
KR19990072810A (en) Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device
US20040040856A1 (en) Method for making plastic packages
US6348416B1 (en) Carrier substrate for producing semiconductor device
JP4282777B2 (en) Semiconductor device substrate and semiconductor device manufacturing method
JP3855320B2 (en) Semiconductor device substrate manufacturing method and semiconductor device manufacturing method
JP4601158B2 (en) Multilayer printed wiring board and manufacturing method thereof
JPH09246427A (en) Surface packaged semiconductor device and its manufacturing method
JP2001298117A (en) Method for manufacturing plastic package
JP2001237337A (en) Plastic package and method of manufacturing the same
JP2004165238A (en) Plastic package and its manufacturing method
JP2003224230A (en) Plastic package and its producing method
JP2001230507A (en) Plastic package and its manufacturing method
JP2002270714A (en) Manufacturing method for plastic package
JP2000332423A (en) Wiring substrate and manufacture thereof
JP2002198461A (en) Plastic package and its manufacturing method