JP2014104248A - 半導体回路及び該半導体回路を備える生体組織刺激装置 - Google Patents

半導体回路及び該半導体回路を備える生体組織刺激装置 Download PDF

Info

Publication number
JP2014104248A
JP2014104248A JP2012260786A JP2012260786A JP2014104248A JP 2014104248 A JP2014104248 A JP 2014104248A JP 2012260786 A JP2012260786 A JP 2012260786A JP 2012260786 A JP2012260786 A JP 2012260786A JP 2014104248 A JP2014104248 A JP 2014104248A
Authority
JP
Japan
Prior art keywords
circuit
current
voltage transistor
breakdown voltage
low breakdown
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012260786A
Other languages
English (en)
Other versions
JP2014104248A5 (ja
Inventor
Kenzo Shodo
健三 鐘堂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nidek Co Ltd
Original Assignee
Nidek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nidek Co Ltd filed Critical Nidek Co Ltd
Priority to JP2012260786A priority Critical patent/JP2014104248A/ja
Publication of JP2014104248A publication Critical patent/JP2014104248A/ja
Publication of JP2014104248A5 publication Critical patent/JP2014104248A5/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】 回路を小型に出来る半導体回路及び該半導体回路を備える生体組織刺激装置を提供する。
【解決手段】 半導体回路は、第1電源ラインと第1接地ラインを持つ第1回路の第1レベルの信号を,第2電源ラインと第2接地ラインを持つ第2回路の第2レベルの信号に変換するレベルシフト回路は、第1電源ラインに接続されて電流を出力する第1電流源と、第1レベルの信号に基づく導通と非導通の切り換えによって、第1電流源からの電流の出力の有無を切り換える高耐圧トランジスタと、電流を電圧に変換して前記第2レベルの信号を得る電流電圧変換手段と、電流電圧変換手段で変換される電圧が第2電源ラインの電圧以下となるように,高耐圧トランジスタを介して供給された電流を調整する第1低耐圧トランジスタからなるクランプ回路とを持つ。

【選択図】 図1

Description

本発明は、回路間で異なる電圧レベルの論理信号を伝達する半導体回路、及び該半導体回路を備える生体組織刺激装置に関する。
半導体回路が持つ複数の回路が、異なる電圧レベルの論理信号で動作する場合、各回路間で論理信号を正しく伝達する為に、論理信号のレベルの違いを補償するレベルシフト回路が用いられる(特許文献1参照)。例えば、電極から出力された刺激電流で網膜を構成する細胞を電気刺激し視覚の再生を試みる視覚再生補助装置では、装置に電力を供給するための交流電源を持つ回路(第1回路)や、電極に刺激電流を供給するための回路(第2回路)など、異なる電圧レベルで信号が伝達される複数の回路が用意されている(特許文献2参照)。またこの種の生体組織刺激装置では、刺激電流を出力するときに、他の回路(第1回路等)で発生した不正電流が電極から出力されてしまうと生体内の電荷バランスを崩す原因となることから、刺激電流の出力時、第2回路に対して第1回路等の他の回路を電気的に切り離している。つまり、刺激電流の出力と、電力と制御信号の供給等の他の動作が、時分割で分離して行われることが好ましいとされている(特許文献3参照)。
特表2007‐531417号公報 特表2005‐516705号公報 特開2012‐120590号公報

しかし回路が電気的に切り離されると、切り離された回路の電位がフローティングとなり変動しうる。切り離された回路の電位が上昇すると回路の破損につながる。一方、生体組織刺激装置のように、フローティングによる電位変動の程度を予測することが困難な装置では、図7の従来技術に示されるように、回路の電位変動に十分に耐え得る耐圧を確保するため、複数の大型の高耐圧トランジスタを用いてレベルシフト回路が構成されている。しかし生体組織刺激装置のように、装置(回路)が置かれるスペースが限られている場合、大型の高耐圧トランジスタの組み合わせで構成されたレベルシフト回路を用いることは、装置の小型化に不利になる課題がある。
本発明は上記従来技術の問題点に鑑み、回路を小型に出来る半導体回路及び該半導体回路を備える生体組織刺激装置を提供することを技術課題とする。
上記課題を解決するために、本発明は以下のような構成を備えることを特徴とする。
(1) 第1電源ラインと第1接地ラインを持つ第1回路の第1レベルの信号を,第2電源ラインと第2接地ラインを持つ第2回路の第2レベルの信号に変換するレベルシフト回路を備える半導体回路であって、前記レベルシフト回路は、前記第1電源ラインに接続されて電流を出力する第1電流源と、前記第1レベルの信号に基づく導通と非導通の切り換えによって、前記第1電流源からの電流の出力の有無を切り換える高耐圧トランジスタと、前記電流を電圧に変換して前記第2レベルの信号を得る電流電圧変換手段と、前記電流電圧変換手段で変換される電圧が前記第2電源ラインの電圧以下となるように,前記高耐圧トランジスタを介して供給された電流を調整する第1低耐圧トランジスタとを備えるクランプ回路と、を備えることを特徴とする半導体回路。
(2) 前記クランプ回路において、前記第1低耐圧トランジスタは、前記高耐圧のトランジスタと同極性であって、前記第1低耐圧トランジスタの第1ソースは前記高耐圧トランジスタのドレインに接続され,前記第1低耐圧トランジスタの第1ドレインは前記電流電圧変換手段に接続され、前記第1低耐圧トランジスタの前記第1ドレインから出力された電流が前記電流電圧変換手段で電圧に変換される(1)に記載の半導体回路。
(3) 前記クランプ回路は、前記第1低耐圧トランジスタと同極性の第2低耐圧トランジスタであって、前記第1ソースと前記第2低耐圧トランジスタの第2ソースを接続し,前記第2低耐圧トランジスタの第2ドレインを前記第2接地ラインに接続することで、前記第1電流源から供給される電流のうち前記第1低耐圧トランジスタへの流入量を超えた電流を流入させる前記第2低耐圧トランジスタと、を備える(2)に記載の半導体回路。
(4) 前記クランプ回路は、前記第2接地ラインに接続される第2電流源と、前記第1低耐圧トランジスタと同極性であって、第3ソースが前記第2電源ラインに接続され、第3ゲートならびに第3ドレインが共通に接続された第3低耐圧トランジスタと、前記第2電源ラインより前記クランプ回路の電位を低くする電位下降手段であって,一端が前記第3低耐圧トランジスタの前記第3ゲートと第3ドレインの共通接続点に接続され,他端が前記第2電流源に接続される電位下降手段と、を備える(3)に記載の半導体回路。
(5) 前記第1回路と前記第2回路の接続と非接続を切り換えるスイッチ手段を備え、前記レベルシフト回路は、前記スイッチ手段で前記第1回路と前記第2回路が接続されたときに,前記第1レベルの信号を前記第2レベルの信号に変換する(1)〜(4)のいずれかに記載の半導体回路。
(6) 前記第1接地ラインと前記第2接地ラインの電位は、前記スイッチ手段で前記第1回路と前記第2回路が接続されたときに等しくなる(1)〜(5)のいずれかに記載の半導体回路。
(7) 前記半導体回路は、前記第1レベルの信号がオンの時に前記高耐圧トランジスタを導通させて前記電流を前記クランプ回路に流入させ、前記第1レベルの信号がオフの時に前記高耐圧トランジスタを非導通として,前記電流を前記クランプ回路に流入させない(1)〜(6)のいずれかに記載の半導体回路。
(8) 前記第1低耐圧トランジスタは、前記高耐圧トランジスタよりも小型である(1)〜(7)に記載のいずれかの半導体回路。
(9) 前記第2低耐圧トランジスタは前記高耐圧トランジスタよりも小型である(3)〜(7)に記載のいずれかの半導体回路。
(10) 前記電流電圧変換手段は抵抗である(1)〜(9)のいずれかに記載の半導体回路。
(11) 前記電位下降手段は抵抗である(4)〜(9)のいずれかに記載の半導体回路。
(12) 前記第1電源ラインに交流電力を供給する交流電源と、前記交流電力を直流電力に整流する整流回路を備え,前記第2電源ラインに直流電力を供給する直流電源と、を備える(1)〜(11)のいずれかに記載の半導体回路を備える生体組織刺激装置。
(13) 生体組織を電気刺激する複数の刺激電極と、前記刺激電極から出力される刺激電流を制御するデマルチプレクサと、前記信号に基づき前記デマルチプレクサの動作制御をする制御手段と、を備える(12)に記載の生体組織刺激装置。
回路を小型に出来る半導体回路及び該半導体回路を備える生体組織刺激装置を提供できる。
本開示の半導体回路及び該半導体回路を備える生体組織刺激装置を図面に基づき説明する。なお以下では生体組織刺激装置として視覚再生補助装置を例に挙げて説明する。図1は視覚再生補助装置の外観図である。図2は視覚再生補助装置の体内装置の説明図であり、図2(a)は体内装置20の外観図、図2(b)は刺激ユニット100の断面図である。
視覚再生補助装置1は、外界を撮影する体外装置10と、網膜を構成する細胞に電気刺激を与え視覚の再生を促す体内装置20からなる。体外装置10は、患者が掛ける眼鏡11と、眼鏡11に取り付けられるCCDカメラ等からなる撮影装置12と、外部デバイス13、送信手段14等で構成される。外部デバイス13は、CPU等の演算処理回路を持つデータ変調手段13a、視覚再生補助装置1(体外装置10及び体内装置20)に電力供給をするバッテリー13bを備える。データ変調手段13aは、撮影装置12で撮影した被写体像を画像処理して、視覚再生のための制御信号を生成する。またデータ変調手段13aは、振幅変調等によって、制御信号を電力に重畳して電磁波を生成する。電磁波は送信手段14の1次コイルで体内装置20側に伝送(無線送信)される。送信手段14の中心には体内装置20の受信部31との位置を固定するための磁石(図示を略す)がある。
体内装置20は、体外装置10から送信された電磁波を受信する受信ユニット30と、網膜を構成する細胞を電気刺激する刺激ユニット100を持つ。受信ユニット30は、受信部31、制御部32、対向電極34を持つ。受信部31と制御部32は基板33に組み込まれる。受信部31は体外装置10からの電磁波を受信する2次コイルを持つ。制御部32は、受信部31で受信された電磁波から、制御信号と電力を抽出する。抽出された電力は刺激ユニット100を駆動する電源Vacと、電極101に電流を供給する電流源Iacに用いられる。つまり受信ユニット30は、刺激ユニット100及び体内装置20全体に電力供給をする電力供給ユニットになる。対向電極34は網膜を介して各電極101に対向する位置に置かれる。なお受信ユニット30にも送信手段14との位置固定用の磁石が設けられる。
刺激ユニット100は、複数の電極101、眼球に沿って配置される基板103、刺激電流を出力する電極101を指定する刺激制御部110を持つ。電極101と刺激制御部110は基板103に組み込まれる。
電極101は生体適合性が高い導体で形成される。例えば金や白金等の貴金属で形成される。基板103は、眼球(層状の眼組織内)に設置されるため、眼球の形状に沿って、層間(層内)に長期埋植されても患者の負担が少ないことが好ましい。例えば基板103は、生体適合性が高く、所要厚で湾曲可能な材料で長板状に加工される。基板内部に配線される複数のリード線103aは、各電極101と刺激制御部110を電気的に接続する。
刺激制御部110は、制御部32から送信された電極指定信号等に基づき、双極性パルスを各電極101に振り分けるデマルチプレクサ120を持つ(図3参照)。デマルチプレクサ120は複数の回路が実装された周知のモノリシックIC(集積回路)である。モノリシックICは所要の許容電圧範囲内で駆動されることが安定動作の為に必要となる。デマルチプレクサ120の構成及び動作制御の詳細な説明は後述する。
刺激制御部110は、蓋部材105と設置台106でハーメチックシール(密封)され、設置台106を介して基板103上に実装される。刺激制御部110は、半導体基板上に集積回路を機能させるパターン配線が形成された面が設置台106に接合される。設置台106は、絶縁性、気密性及び生体適合性を持つ素材で形成される。例えば設置台106は、セラミックスで平板状に形作られる。また設置台106には、刺激制御部110が持つパターン配線の端子部分と電気的に接続するための配線が、設置台106を貫通するように形成されている。蓋部材105は、生体適合性と、高気密性を持つ金属等の素材で形成され、刺激制御部110が収まる空間を持つ。なお蓋部材105と設置台106は、刺激制御部110を密封するために、設置台106の接合箇所にメタライズ処理で金属層を形成して、蓋部材105と設置台106の金属同士を接合する。
受信ユニット30と刺激ユニット100はリード51で電気的に接続される。リード51は絶縁性と生体適合性を持つ樹脂の内側に複数の導線50を内包する。樹脂にはシリコーン、ポリイミド、パリレン等が用いられる。またリード51内の導線50も生体適合性が高いものが使用されることが好ましく、白金、金等が材料に用いられる。
リード51に内包された複数の導線50は、刺激ユニット100に電力を供給するために電源Vacに接続される導線(電力線)50aと、電極101に双極性パルス(電流)を供給するために電流源Iacに接続される導線50bを持つ。
次に体内装置20の回路構成について説明する。図3は体内装置20の制御回路の説明図である。体内装置20は刺激ユニット100に電力と制御信号を供給する電力供給回路100aと、刺激ユニット100の電極101から出力させる刺激電流を供給する刺激電流供給回路100bを持つ。電力供給回路100aは、電源Vacと、体内装置20に制御信号を供給する信号源Pと、コンデンサC1,C2と、整流回路111と、復調回路(デコーダ)112と、電位調整回路113を持つ。なお電源Vac、信号源P、コンデンサC1,C2は受信ユニット30側に設けられており、整流回路111、デコーダ112、電位調整回路113は刺激ユニット100側に設けられている。電源Vacの出力端にはコンデンサC1,C2が接続され、各コンデンサC1,C2は導線50aを介して整流回路111に接続される。また整流回路111から出力される直流電力は、電源ラインV2及び接地ラインVG2を介してデコーダ112に供給される。デコーダ112からの出力は電源ラインV3及び接地ラインVG3を介してデマルチプレクサ120側に供給される。なお電源ラインV2とV3は後述するスイッチSW4(図5参照)によって接続の有無が切り換えられる。接地ラインVG2とVG3は後述するスイッチSW5(図5参照)によって接続の有無が切り換えられる。なおスイッチSW4,SW5が共に接続されているとき、電源ラインV2とV3の電位、接地ラインVG2とVG3の電位は同電位となる。一方、スイッチSW4,SW5が非接続のとき,電源ラインV2とV3、接地ラインVG2とVG3は異なる電位になり得る。なお以降の説明では、スイッチSW4,SW5を介して入力側の回路を第1回路112a、出力側の回路を第2回路112bとして説明する(図5参照)。なお図示は省略するが、電源ラインV3の電位を増幅するための増幅器が、デコーダ112とデマルチプレクサ120との間に設けられていても良い。
導線(信号線)50cは、導線50aに重畳されている制御信号(二進数)をデコーダ112へ導く。デコーダ112は、信号線50cから制御信号を抽出する。またデコーダ112は内部にレベルシフト回路200を持ち、抽出された制御信号のレベルを、第1回路112a側の第1レベルから、第2回路112b側の第2レベルにシフトさせる。本実施形態のレベルシフト回路200の詳細な説明は後述する。なおレベルシフト回路200で第2レベルにシフトされ、デコーダ112から出力された制御信号は、導線(信号線)50dを介してデマルチプレクサ120、電位調整回路113等に供給される。
電源Vacは、電力に制御信号が重畳された変調波を出力する。コンデンサC1,C2は変調波に含まれる直流成分をカットする。整流回路111は交流電力を直流電力に整流する。整流回路111にはダイオード等の周知の非線形素子が使用される。
刺激電流供給回路100bは、刺激電流を供給する電流源Iacと、電流源Iacの各出力端に接続されるコンデンサC3,C4と、各コンデンサC3,C4に接続される導線50bと、デマルチプレクサ120を介して導線50bと接続される電極101を備える。なお電流源IacとコンデンサC3,C4は受信ユニット30側に設けられ、電極101は刺激ユニット100側に設けられる。
電流源Iacからは正負に極性を持つ刺激電流が出力される。コンデンサC3,C4は刺激電流に含まれる直流成分をカットする。刺激制御部110側に入力された刺激電流は、デマルチプレクサ120に入力される。デマルチプレクサ120は、複数の入力端子121と出力端子122を持つ。一対の入力端子121と出力端子122の導通状態と非導通状態の切り換えによって、刺激電流が出力される電極101が指定される。なお刺激電流は正負の両方に極性を持つ双極性パルスとする。なお図3では入力端子121aと出力端子122aが電気的に接続された例が示されている。
図4において、デマルチプレクサ120は、P型半導体基板130の所要領域に形成されるNチャネルトランジスタ領域(NMOS領域)130aと、Pチャネルトランジスタ領域(PMOS領域)130bの組み合わせを複数個持つ。一対のNMOS領域130aとPMOS領域130bのONとOFFの切り換えによって、対応する電極101からの刺激電流の出力の有無が切り換えられる。
NMOS領域130aは、半導体基板130の表面の所要領域に形成されるN型不純物拡散領域(ソースS)131と、N型不純物拡散領域(ドレインD)132と、N型不純物拡散領域131、132の間のP型半導体基板130表面上に絶縁膜(図示を略す)を介在させて形成されるゲート電極133を備える。またNMOS領域130aには、P型半導体基板130に電気的接続を与える為のP型不純物拡散領域138が設けられる。
PMOS領域130bは、P型半導体基板130の表面に形成されたN型ウェル134内に形成される。PMOS領域130bは、N型ウェル134表面に形成されたP型不純物拡散領域(ソースS)135と、P型不純物拡散領域(ドレインD)136と、P型不純物拡散領域135、136の間のN型ウェル134表面上に絶縁膜(図示を略す)を介在させて形成されるゲート電極137から形成される。またPMOS領域130bのN型ウェル134内には電気的接続を与えるN型不純物拡散領域139が設けられる。
N型不純物拡散領域139は電源ラインVccに接続され、P型不純物拡散領域138は基準電位VGNDに接続される。これにより基板130と、N型ウェル134間に逆バイアスが与えられる。P型不純物拡散領域(ソースS)135とN型不純物拡散領域(ソースS)131は入力端子121aに接続される。N型不純物拡散領域(ドレインD)132とP型不純物拡散領域136は出力端子122aに接続される。ゲート電極133、137は、図示を略す制御回路を介してデコーダ112の出力端に接続される。なおゲート電極133とゲート電極137の間には、電位を反転させる周知の反転素子115が設けられる。
以上の構成により、基板130とN型ウェル134が逆バイアスされた状態で、デコーダ112からHighレベルの信号が入力されると、NMOS領域130aのゲート(G)133にスレッシュホールドよりも高い電位が加えられる。これによりNMOS領域130aのソース(S)131とドレイン(D)132間にNチャネルNchが形成され、電流が導通可能になる。一方、PMOS領域130bのゲート(G)137には、反転素子115を介してスレッシュホールドよりも低い電位が加えられる。これによりソース(S)135とドレイン(D)136間にPチャネルPchが形成され、電流が導通可能になる。
一方、デコーダ112からLowレベルの信号が入力されると、NMOS領域130aのゲート(G)133にスレッシュホールドよりも低い電位が加えられ、NMOS領域130aのソース(S)131とドレイン(D)132間が開放される。また反転素子115を介して、PMOS領域130bのゲート(G)137にスレッシュホールドよりも高い電位が加えられ、PMOS領域130bのソース(S)135とドレイン(D)136間が開放される。以上のようにして、一対のPMOS領域130bとNMOS領域130aが導通もしくは開放の状態になると、デマルチプレクサ120の選択された出力端子122を介して、対応する電極101から刺激電流(双極性パルス)が出力される。
ところでPMOS領域130bのソース(S)135とドレイン(D)136との間、NMOS領域130aのソース(S)131とドレイン(D)132との間には、電流の極性にかかわらず内部抵抗が存在し,デマルチプレクサ120内では内部抵抗による電圧降下が生じる。一方、同一の基板130にNMOS領域130aとPMOS領域130bの両方が形成されていると、各P領域と各N領域の間に寄生ダイオードが形成される。例えば、P型の基板130とN型のソース131又はドレイン132間に寄生ダイオードD1が形成される。N型ウェル134とP型のソース135又はドレイン136の間に寄生ダイオードD2が形成される。これらの寄生ダイオードD1,D2は、デマルチプレクサ120が、基準電位VGNDと電源ラインVccの間の許容電圧範囲内で駆動されている状態では、逆バイアス状態が保たれる。
しかし交流電流が供給されるリード51を介して、受信ユニット30と刺激ユニット100の電位(直流電位)が独立している場合には、生体内の受信ユニット30の電位変動の影響で、デマルチプレクサ120(入力端子121と出力端子122)の電位が変動する場合がある。電位が高くなる(低くなる)と、内部抵抗で生じる電圧降下で、デマルチプレクサ120の電位が基準電位(接地ライン)以下、又は電源ラインVccの電位以上となり、通常は逆バイアスされるべき寄生ダイオード等が、順バイアスされてしまうおそれがある。寄生ダイオード等が順バイアスされると、意図しない不正電流Idが発生し、電極101から出力された不正電流Idが双極性パルスの電荷バランスを崩す原因となる。
そこで電位調節回路113によって、デマルチプレクサ120の電位が電源電位Vccと基準電位VGNDとの間に収められるようにする。電位調節回路113は、入力端子121と電源ラインVccを接続するスイッチSW1と、入力端子121と基準電位VGNDとを接続するスイッチSW2を持つ。
電位調節回路113に、デコーダ112からの電位信号が入力されると、刺激ユニット100側で、電流源Iacから出力される双極性パルスの電流の向きが認識される。刺激制御部110は、電位調節回路113のスイッチSW1とSW2を、双極性パルスの電流の向きに応じて切り換える。
例えば、図3の電流源Iacから、アノーディックの電流Iが出力されると、デマルチプレクサ120の内部抵抗による電圧降下の影響で、NMOS領域130aのドレイン(D)132の電位が基準電位VGNDよりも下がり、寄生ダイオードD1が順バイアスされるおそれがある。この場合、電位調節回路113の電源ラインVccに接続されるスイッチSW1がONにされ、基準電位VGNDに接続されるスイッチSW2がOFFにされる。これによりデマルチプレクサ120の電位が上昇する(持ち上げられる)。これにより内部抵抗Rによる電圧降下の影響で、出力端子122aの電位が下がっても、基準電位VGND以下に下がる可能性はほとんどないので、ダイオードD1の逆バイアス状態が保たれる。
一方、電流源Iacから出力される電流Iの極性が反転され、カソーディックとなると、PMOS領域130bのドレイン136の電位が、電源ラインVccの電位よりも上昇して、寄生ダイオードD2が順バイアスされるおそれがある。このとき、電位調節回路113のスイッチSW1がOFFされ、スイッチSW2がONにされる。これにより出力端子122aの電位が上昇しても、デマルチプレクサ120の電位が電源ラインVccの電圧を超える可能性は低くなるので、ダイオードD2の逆バイアス状態が保たれる。
以上のように、双極性パルスの刺激電流の向きに応じて、電位調節回路113のスイッチSW1とスイッチSW2のONとOFFを交互に切り換えることで、デマルチプレクサ120の電位を許容電圧範囲内に抑えられる。そして寄生ダイオードが順バイアスされないことで、不正電流Idの発生が抑えられ、電極101から出力される双極性パルスの電荷バランスが保たれる。
次にレベルシフト回路について説明する。図5はレベルシフト回路200の説明図である。レベルシフト回路200は、スイッチSW4,SW5を介して接続される第1回路112aと、第2回路112bとの間で、制御信号(論理信号)を正しく伝達させるため、第1回路112aの制御信号の第1レベルを、第2回路112bの制御信号の第2レベルにシフト(変換)する回路である。
レベルシフト回路200は、入力端子201、出力端子202、インバータ203、204、定電流源205,高耐圧トランジスタ210、抵抗207、クランプ回路200aを持つ。クランプ回路200aは、定電流源206、抵抗208、低耐圧トランジスタ211、212、213を持つ。
入力端子201には、信号線50cから抽出された制御信号が入力される。入力端子201の信号はインバータ203に入力される。インバータ203の出力は高耐圧トランジスタ210のゲート(G)に入力される。高耐圧トランジスタ210のソース(S)は定電流源205に接続される。定電流源205の他端(入力)は電源ラインV2に接続される。高耐圧トランジスタ210のドレイン(D)はクランプ回路200aの低耐圧トランジスタ212(第1低耐圧トランジスタ)のソース(S)に接続される(接点p1)。
以上の構成により高耐圧トランジスタ210は、ゲート(G)に入力された制御信号によってON(導通)とOFF(非導通)が切り換えられる。つまり入力端子201にHighレベルの信号が入力されると高耐圧トランジスタ210が導通され,定電流源205からの電流Iがクランプ回路200a側に供給される。一方、入力端子201にLowレベルの信号が入力されると高耐圧トランジスタ210が非導通となり、定電流源205からの電流Iはクランプ回路200aに供給されない。
図6にクランプ回路の200aの説明図(拡大図)を示す。クランプ回路200a側は、第3低耐圧トランジスタ211の第3ゲート(G)と第3ドレイン(D)は抵抗208に接続される。第3低耐圧トランジスタ211のソース(S)は、電源ラインV3に接続される。抵抗208の他端は定電流源206(出力)に接続される(接点p2)。なお定電流源206の他端(入力)は、接地ラインVG3に接続される。以上の構成により、第3低耐圧トランジスタ211は,定電流源206からの電流で所定の電圧降下(Vgs211)を生じる。抵抗208は、定電流源206からの電流で所定の電圧降下(Vr208)を生じる。これらにより、接点p2の電位は、Vp2=V3−Vgs211−Vr208にバイアスされる。
第1低耐圧トランジスタ212のゲート(G)は、定電流源206と抵抗208(R5)の間の接点p2に接続され、第1低耐圧トランジスタ212のソース(S)は接点p1を介して高耐圧トランジスタ210のドレイン(D)に接続される。第1低耐圧トランジスタ212のドレイン(D)は、電圧変換手段である抵抗207(R4)に接続され、抵抗R4の他端は接地ラインVG3に接続される(図5参照)。図5において、第1低耐圧トランジスタ212のドレイン(D)と抵抗207(R4)の間の接点p3には、インバータ204が接続される。インバータ204の出力は出力端子202が接続される。
第1低耐圧トランジスタ212は、接点p2にゲートがバイアスされているので、ゲート接地回路として働き、高耐圧トランジスタ210から電流Iが供給されると、第1低耐圧トランジスタ212を介して電流は抵抗207へと流れる。なお第1低耐圧トランジスタ212に流れる電流Idは、ゲートバイアス電位と抵抗207によって制限される。第2回路112bの電位V3,第1低耐圧トランジスタ212のゲート(G)−ソース(S)間電圧Vgs212、抵抗207で生じる電圧降下Vrとしたときに、式(1)で決定される電流Idが第1低耐圧スイッチング素子212に流れる電流の最大値となる。
Figure 2014104248
・・・(1)
ここで、第1低耐圧トランジスタ212を流れる電流Id、第3低耐圧トランジスタ211に流れる電流(I3)による各トランジスタの電流密度を同程度とすると、式(1)の電圧降下Vgs211と電圧降下Vgs212は同程度になり、第1低耐圧トランジスタ212に電流Idが流れた時の接点p1の最大電圧(クランプ電圧)は、V3−Vr208となる。これによって、第1回路112aの電源電位V2よりも第2回路112bの電源電位V3の方が低い時でも、V2>V3−Vr208の範囲で、高耐圧トランジスタ210からの電流Iを第1低耐圧トランジスタ211に流すことができ、信号を伝送することができるようになる。
第2低耐圧トランジスタ213は、第2ゲート(G)が定電流源206(接点p2)に接続され、第2ソース(S)が高耐圧トランジスタ210のドレイン(D)(接点p1)に接続される。第2低耐圧トランジスタ213の第2ドレイン(D)は、接地ラインVG3に接続される。なお第2低耐圧トランジスタ213は、第1低耐圧トランジスタ212と同極性で、低耐圧トランジスタ212、213のソース共通でゲート(G)接地回路を構成している。第2低耐圧トランジスタ213は、高耐圧トランジスタ210から供給される電流Iのうち、第1低耐圧トランジスタ212に流れる電流を差し引いた電流が流れる(分流される)。
以上のような回路構成によって、高耐圧トランジスタ210は、インバータ203を介してゲート(G)にLowレベルの信号が入力されたときに導通状態(ON)となり、ゲート(G)にHighレベルの信号が入力されたときに非導通状態(OFF)となる。なお入力信号は、スイッチSW4、SW5が閉じて第1回路112aと第2回路112bが電気的に接続され,電源ラインV2とV3、接地ラインVG2とVG3が同電位のときに入力される。スイッチSW4とSW5が接続されているとき,入力端子201にHighレベルの信号が入力されると、インバータ203で信号が反転され,高耐圧トランジスタ210のゲート(G)にLowレベルの信号が入力される。これにより高耐圧トランジスタ210は導通状態となり,定電流源205では所要の電流がソース(S)からドレイン(D)へと流れ出る。また、スイッチSW4,SW5が閉じているとき、定電流源205から供給される電流で第1低耐圧トランジスタ212は導通状態となり、電流Idがソース(S)からドレイン(D)に流れ出る。そして抵抗207によって電流Idが電圧Vrに変換されることで、第1回路112aの制御信号の第1レベルが、第2回路112bの制御信号の第2レベルにレベルシフトされる。第2レベルにレベルシフトされた信号は、信号線50dを介して各回路(デマルチプレクサ120等)に供給される。
一方、入力端子201にLowレベルの信号が入力されると、インバータ203で信号が反転されて、高耐圧トランジスタ210のゲート(G)にHighレベルの信号が入力される。これにより高耐圧トランジスタ210は非導通となり定電流源205からの電流は出力されない。以上のように制御信号のONとOFFによって、高耐圧トランジスタ210の導通と非導通が切り換えられて、電流の出力の有無が切り換えられる。そして抵抗207に生じる電圧降下で、レベルシフトされた制御信号が、信号線50dを介して、第2回路112b側へと伝達される。
ここで、第1回路112aと第2回路112bの間を、スイッチSW4とSW5で切り離す理由について説明する。刺激ユニット100からは、デマルチプレクサ120の状態を変化させるときに電力(電源)が供給されればよく、デマルチプレクサ120の状態が変化しない刺激電流の出力時には、電源供給を止めることができる。一方、図2に示すように、受信ユニット30と刺激ユニット100はフレキシブルなリード51で電気的に接続される場合、フレキシブルなリード51は、柔軟性を保つために樹脂で包埋されることが好ましく、長期間防水性能を保つことが難しい場合がある。その為、電力を供給する給電用の導線(電力線)50aは、生体へのリーク経路がある事を考慮する必要がある。生体への刺激電流は、生体の安全性を担保するために、バイフェージックな電流(双極性パルス)の電荷バランスを保つ必要があるが、本来の刺激電流を流す経路以外で生体へのリークが存在すると、電荷バランスを保てなくなる。そこで、導線50aに生体へのリーク経路があっても、刺激電流を流す系と電気的に分離するために、スイッチSW4とSW5を用いている。
ここでは第1回路112aは、刺激ユニット100への電源供給を受電する回路であり、給電に重畳されている信号を復調するデコーダ112等を含む。電源(電力)の受電時には、スイッチSW4とSW5を閉じ、デコーダ112出力を入力端子201から入力し、出力端子202へ伝送し、デマルチプレクサ120の状態をセットする。デマルチプレクサ120の状態のセットが完了すると、デマルチプレクサ200によって、スイッチSW4とSW5が開かれる。これによって、導線50aを介する電源(電力)の供給が断たれても、第2回路112b側に設置したコンデンサ(図示を略す)の充電電圧によって、デマルチプレクサ120の状態が保持されるようになる。そして導線50aに生体とのリークがあっても、刺激電流を出力する前に、スイッチSW4とSW5を開くことによって、本来の刺激電流を流す経路以外への電流の漏れを抑えることができ、電荷バランスを保つことが可能になる。
なおスイッチSW4,SW5が開き,第1回路112aと第2回路112bが電気的に切り離されると、切り離された回路(ここでは第1回路112aとする)の電源ラインV2と接地ラインVG2の電位は、第2回路112bの電源ラインV3と接地ラインVG3の電位と同電位ではなくなり、フローティングで変動が生じうる。
第1回路112aと第2回路112bが電気的に接続されているとき、各回路は共通の接地電位を持ち、電位変動は生じない。一方、回路(第1回路112a、第2回路112b)が電気的に切り離されると、切り離された回路の接地電位がフローティング(変動)する。フローティングで回路の電位が上昇して、耐圧を越えると破損の原因となる。一方、生体組織の影響で、フローティングによる電位変動の程度を予測することは容易ではない。
そこで電圧変換(電圧基準)で信号伝送を行う従来技術では、フローティングによる電位変動に十分に耐え得る大型の高耐圧トランジスタを複数個用いて、第1回路112aと第2回路112b間に十分な耐圧を持たせる必要があった。図7に従来技術のレベルシフト回路250の例を示す。なお図7において、図5のレベルシフト回路200と同じ構成には同じ図番号を付して詳細な説明は省略する。図7のような従来技術のレベルシフト回路250では、電圧基準で信号伝送を行うためにトランジスタ251〜259が使用され、電位変動の影響を受ける複数箇所のトランジスタ251〜256を、高耐圧トランジスタHTR1〜HTR7とする必要があった。しかし高耐圧トランジスタのサイズは大きく、装置の小型化に不利である。一方、本実施形態では、電流伝送にて情報(信号線50cで抽出される制御信号)を伝達する。その為、スイッチSW4、SW5がOFFとされたときにフローティングによる電位変動の影響を受けるのは、入力端子201側にある高耐圧トランジスタ210のみとなる。その為、本実施形態では、高耐圧トランジスタ210以外のトランジスタを小型の低耐圧トランジスタで構成できる。例えば、高耐圧トランジスタのサイズは15×20μm程度であるのに対し、低耐圧トランジスタのサイズは3×10μm程度である。このように小型のトランジスタを用いてレベルシフト回路を構成することで、従来技術に比べて回路全体を小型にできる。
また、刺激電流を出力している間は、デマルチプレクサ120の状態は変化させないので、電源受電が不要となり、消費電力を下げるために電源供給を停止する。次にデマルチプレクサ120の状態を変化させる時に電源供給を再開するが、スイッチSW4とSW5を再び接続した際、電源ラインV2と電源ラインV3の電位が同じになるのに無視できない時間を要する場合がある。その時間内であっても、V2>V3−Vr208の範囲であれば、信号伝達が可能であり、デマルチプレクサ120の誤設定を防ぐことができる。
なお図3では、説明の簡略化の為に信号線50dを一本のみ示しているが、実際には、制御する対象の数(例えば電極数101等)に応じて、複数本の信号線50dが用意される。つまり各信号線50dに対して、本実施形態のレベルシフト回路200が用いられることで、制御する対象の数が増えるほど、本発明による改善の効果は大きくなることが期待される。
次に以上の構成を備える生体組織刺激装置(生体組織刺激装置)の動作を説明する。撮影装置12で撮影された画像データは、データ変調手段13aで制御信号に変換されると共に、データ変調手段13aの変調で、バッテリー13aから供給される電力に重畳されて、送信手段14を介して体内装置20側に送信される。体内装置20では、制御部32が、受信された電磁波から電力と制御信号を復調する。電力は刺激ユニット100を駆動させる交流電力を供給する電源V1と、電極101から双極性パルス(電流)を出力させる電流源I1に用いられる。制御部32は制御信号から電極指定信号、電位調節信号等を抽出し、信号源Pから出力させる。信号源Pから出力された制御信号は、電源V1から供給された電力に重畳される。
刺激ユニット100の整流回路111は、受信ユニット30から送信された交流電圧を直流電圧に整流する。電位調整回路112は、交流電力に重畳された制御信号(電位調節信号)から双極性パルスの電流の極性を検出し、双極性パルスの電流の極性に応じて、スイッチ部113が持つスイッチSW1とSW2のONとOFFとを制御する。例えば、電流が電極101から流れ出るアノーディックの場合、電位調整回路112は、スイッチSW1をONとし、スイッチSW2をOFFとする。アノーディックの場合に、デマルチプレクサ120の電位を予め引き上げておくことで、内部抵抗Rによる電圧降下が生じたとしても、出力端子122の電位が接地電位VG1以下にならないようにできる。一方、電流が電極101から流入されるカソーディックの場合、電位調整回路112は、スイッチSW1をOFFとし、スイッチSW2をONとする。電流が電極101から流入される方向に流れるときに、デマルチプレクサ120の電位を予め引き下げておくことで、内部抵抗Rによる電圧降下が生じたとしても、入力端子121の電位が電源電位Vccを越えないようにできる。以上のようにして、デマルチプレクサ120が許容電圧範囲で駆動されることで、寄生ダイオード等が順バイアスされ、流れ出た不正電流Idで双極性パルスの電荷バランスが崩れることが防止される。
なお上記の構成において、信号源Pから複数の制御信号が同時に送信される場合には、制御手段112は、電位調節信号の処理を優先して行うようにする。このようにすると、スイッチSW1、SW2のONとOFFとが切り換えによって、電位が調節された状態で、双極性パルスの出力が安定して行なわれる。
また上記では、スイッチ部113を用いて、デマルチプレクサ120(入力端子121)の電位が、電源側と接地側とに切り換え接続することで、デマルチプレクサ120の電位を調節している。これ以外にも、刺激電流の電流の設定値に応じて、スイッチ部113が切り換えられることで、デマルチプレクサ120(入力端子121)の電位が調節されても良い。この場合、電流値に応じて、デマルチプレクサ120(入力端子121)の電位が可変抵抗等によってリニアに調節されても良い。
またデマルチプレクサ120に流れる電流の測定値に基づいて、入力端子121の電位が調節されても良い。この場合には、検出部112aは、デマルチプレクサ120に流れる電流値を検出する。なおこの場合の検出部112aは抵抗等が利用され、抵抗で生じた電圧降下で電流値が検出されるようになる。そして検出部112aによる電流値の検出結果に基づき、電位調節部112bがスイッチSW1、SW2のONとOFFを制御する。この時、上述と同様に、スイッチSW1,SW2と入力端子121との間に可変抵抗等を設けて、デマルチプレクサ120の電位がリニアに調節されるようにしてもよい。
なお上記では正負に極性を持つ双極性パルスを電極から出力させる例を示した。これ以外にも、1度の電気刺激で電極から正(負)方向の電流を出力させた後、2回目の電気刺激で電極から反対極性の負(正)方向の電流を出力させても良い。更には、電極から正負一方向のみの電流が出力される場合にも、上記の構成によってスイッチ部のONとOFFとが切り換えられることで、デマルチプレクサ120の電位を許容電圧範囲に収めることができ、安定動作を維持できるようになる。
次に、レベルシフト回路200の動作を説明する。例えばデマルチプレクサ120の状態が切り換えられるとき、スイッチSW4,SW5がONとなり、デコーダ112を介して第1回路112a側と、第2回路112b側が接続される。なお第1回路112aと第2回路112bが接続されると各回路は同電位となる。この時、入力端子201に入力されたLowレベルの信号は、インバータ203で反転されてHighレベルの信号となる。Highレベルの信号が高耐圧トランジスタ210に加わると、高耐圧トランジスタ210がOFFとなり、電流Iが流れ出ない。一方、入力端子201に入力されたHighレベルの信号は、インバータ203により反転されてLowレベルの信号となる。Lowレベルの信号が高耐圧トランジスタ210に加わると、高耐圧トランジスタ210がONとなり、定電流源205の電流が高耐圧トランジスタ210のソース(S)‐ドレイン(D)間を介して、クランプ回路200a側に流れ出る。なお低耐圧トランジスタ211〜213はベース接地によるクランプ回路を構成し、高耐圧トランジスタ210から流れ出た電流Iは、低耐圧トランジスタ212のドレイン(D)−ソース(S)間を経由して抵抗207に入力される。一方、抵抗207(R4)で所定の電圧降下(Vr)が生じることで、インバータ204へ信号を伝達する。インバータ204に供給された信号は、出力端子202、信号線50dを介してデマルチプレクサ120、スイッチ部113に伝達され、制御信号に基づき状態が変化される。そして指定された電極101から刺激電流が出力される。
一方、スイッチSW4,SW5がOFFとなり、第1回路112aと第2回路112bが電気的に切り離されると、第1回路112aと第2回路112bの電位が変わる場合があり、電位が上昇することで回路の破損の原因となる。しかし以上のような構成のレベルシフト回路200で耐圧が確保されることで、各回路は安定して動作される。またレベルシフト回路200を小型の素子で構成することで、半導体回路全体がより小型になる。
なお上記ではデコーダ112を介して接続される第1回路112aと第2回路112bに設けられたレベルシフト回路を例に挙げて説明した。これ以外にも回路間で異なる電圧レベルの論理信号を伝達する際に、本実施形態のレベルシフト回路が用いられることで、必要な耐圧を確保しつつ回路構成をより小型にすることができる。
視覚再生補助装置の外観図である。 視覚再生補助装置の体内装置の説明図である。 体内装置の制御回路の説明図である。 デマルチプレクサの説明図である。 レベルシフト回路の説明図である。 クランプ回路の拡大図である。 従来技術のレベルシフト回路の構成の説明図である。
V2,V3 電源ライン
1 視覚再生補助装置
10 体外装置
20 体内装置
50a、50b、50c、50d 導線
100 刺激ユニット
100a 電力供給回路
100b 刺激電流供給回路
101 電極
112 デコーダ
112a 第1回路
112b 第2回路
120 デマルチプレクサ
200 レベルシフト回路
200a クランプ回路
201 入力端子
202 出力端子
205、206 定電流源
207、208 抵抗
210 高耐圧トランジスタ
211、212、213 低耐圧トランジスタ

Claims (13)

  1. 第1電源ラインと第1接地ラインを持つ第1回路の第1レベルの信号を,第2電源ラインと第2接地ラインを持つ第2回路の第2レベルの信号に変換するレベルシフト回路を備える半導体回路であって、
    前記レベルシフト回路は、
    前記第1電源ラインに接続されて電流を出力する第1電流源と、
    前記第1レベルの信号に基づく導通と非導通の切り換えによって、前記第1電流源からの電流の出力の有無を切り換える高耐圧トランジスタと、
    前記電流を電圧に変換して前記第2レベルの信号を得る電流電圧変換手段と、
    前記電流電圧変換手段で変換される電圧が前記第2電源ラインの電圧以下となるように,前記高耐圧トランジスタを介して供給された電流を調整する第1低耐圧トランジスタとを備えるクランプ回路と、
    を備えることを特徴とする半導体回路。
  2. 前記クランプ回路において、
    前記第1低耐圧トランジスタは、前記高耐圧のトランジスタと同極性であって、
    前記第1低耐圧トランジスタの第1ソースは前記高耐圧トランジスタのドレインに接続され,前記第1低耐圧トランジスタの第1ドレインは前記電流電圧変換手段に接続され、
    前記第1低耐圧トランジスタの前記第1ドレインから出力された電流が前記電流電圧変換手段で電圧に変換される請求項1に記載の半導体回路。
  3. 前記クランプ回路は、
    前記第1低耐圧トランジスタと同極性の第2低耐圧トランジスタであって、
    前記第1ソースと前記第2低耐圧トランジスタの第2ソースを接続し,前記第2低耐圧トランジスタの第2ドレインを前記第2接地ラインに接続することで、
    前記第1電流源から供給される電流のうち前記第1低耐圧トランジスタへの流入量を超えた電流を流入させる前記第2低耐圧トランジスタと、を備える請求項2に記載の半導体回路。
  4. 前記クランプ回路は、
    前記第2接地ラインに接続される第2電流源と、
    前記第1低耐圧トランジスタと同極性であって、第3ソースが前記第2電源ラインに接続され、第3ゲートならびに第3ドレインが共通に接続された第3低耐圧トランジスタと、
    前記第2電源ラインより前記クランプ回路の電位を低くする電位下降手段であって,一端が前記第3低耐圧トランジスタの前記第3ゲートと第3ドレインの共通接続点に接続され,他端が前記第2電流源に接続される電位下降手段と、を備える請求項3に記載の半導体回路。
  5. 前記第1回路と前記第2回路の接続と非接続を切り換えるスイッチ手段を備え、
    前記レベルシフト回路は、前記スイッチ手段で前記第1回路と前記第2回路が接続されたときに,前記第1レベルの信号を前記第2レベルの信号に変換する請求項1〜4のいずれかに記載の半導体回路。
  6. 前記第1接地ラインと前記第2接地ラインの電位は、前記スイッチ手段で前記第1回路と前記第2回路が接続されたときに等しくなる請求項1〜5のいずれかに記載の半導体回路。
  7. 前記半導体回路は、
    前記第1レベルの信号がオンの時に前記高耐圧トランジスタを導通させて前記電流を前記クランプ回路に流入させ、前記第1レベルの信号がオフの時に前記高耐圧トランジスタを非導通として,前記電流を前記クランプ回路に流入させない請求項1〜6のいずれかに記載の半導体回路。
  8. 前記第1低耐圧トランジスタは、前記高耐圧トランジスタよりも小型である請求項1〜7に記載のいずれかの半導体回路。
  9. 前記第2低耐圧トランジスタは前記高耐圧トランジスタよりも小型である請求項3〜7に記載のいずれかの半導体回路。
  10. 前記電流電圧変換手段は抵抗である請求項1〜9のいずれかに記載の半導体回路。
  11. 前記電位下降手段は抵抗である請求項4〜9のいずれかに記載の半導体回路。
  12. 前記第1電源ラインに交流電力を供給する交流電源と、
    前記交流電力を直流電力に整流する整流回路を備え,前記第2電源ラインに直流電力を供給する直流電源と、
    を備える請求項1〜11のいずれかに記載の半導体回路を備える生体組織刺激装置。
  13. 生体組織を電気刺激する複数の刺激電極と、
    前記刺激電極から出力される刺激電流を制御するデマルチプレクサと、
    前記信号に基づき前記デマルチプレクサの動作制御をする制御手段と、
    を備える請求項12に記載の生体組織刺激装置。
JP2012260786A 2012-11-29 2012-11-29 半導体回路及び該半導体回路を備える生体組織刺激装置 Pending JP2014104248A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012260786A JP2014104248A (ja) 2012-11-29 2012-11-29 半導体回路及び該半導体回路を備える生体組織刺激装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012260786A JP2014104248A (ja) 2012-11-29 2012-11-29 半導体回路及び該半導体回路を備える生体組織刺激装置

Publications (2)

Publication Number Publication Date
JP2014104248A true JP2014104248A (ja) 2014-06-09
JP2014104248A5 JP2014104248A5 (ja) 2016-01-21

Family

ID=51026228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012260786A Pending JP2014104248A (ja) 2012-11-29 2012-11-29 半導体回路及び該半導体回路を備える生体組織刺激装置

Country Status (1)

Country Link
JP (1) JP2014104248A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019155082A (ja) * 2018-03-06 2019-09-19 株式会社ニデック 生体刺激装置
JP2020054872A (ja) * 2019-12-27 2020-04-09 国立大学法人千葉大学 網膜に電気刺激を与えるための装置および方法
JP2020092762A (ja) * 2018-12-11 2020-06-18 日本電信電話株式会社 電気刺激装置
CN111870812A (zh) * 2020-08-24 2020-11-03 大悦创新(苏州)医疗科技股份有限公司 电刺激输出电路
JP2020182743A (ja) * 2019-05-09 2020-11-12 株式会社ニデック 視覚再生補助装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04307896A (ja) * 1991-04-04 1992-10-30 Mitsubishi Electric Corp インタフェースシステム
JP2003032102A (ja) * 2001-07-12 2003-01-31 Mitsubishi Electric Corp 逆レベルシフト回路およびパワー用半導体装置
JP2010187747A (ja) * 2009-02-16 2010-09-02 Nidek Co Ltd 視覚再生補助装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04307896A (ja) * 1991-04-04 1992-10-30 Mitsubishi Electric Corp インタフェースシステム
JP2003032102A (ja) * 2001-07-12 2003-01-31 Mitsubishi Electric Corp 逆レベルシフト回路およびパワー用半導体装置
JP2010187747A (ja) * 2009-02-16 2010-09-02 Nidek Co Ltd 視覚再生補助装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019155082A (ja) * 2018-03-06 2019-09-19 株式会社ニデック 生体刺激装置
JP2020092762A (ja) * 2018-12-11 2020-06-18 日本電信電話株式会社 電気刺激装置
WO2020121816A1 (ja) * 2018-12-11 2020-06-18 日本電信電話株式会社 電気刺激装置
JP2020182743A (ja) * 2019-05-09 2020-11-12 株式会社ニデック 視覚再生補助装置
JP7302268B2 (ja) 2019-05-09 2023-07-04 株式会社ニデック 視覚再生補助装置
JP2020054872A (ja) * 2019-12-27 2020-04-09 国立大学法人千葉大学 網膜に電気刺激を与えるための装置および方法
CN111870812A (zh) * 2020-08-24 2020-11-03 大悦创新(苏州)医疗科技股份有限公司 电刺激输出电路
CN111870812B (zh) * 2020-08-24 2024-04-02 大悦创新(苏州)医疗科技股份有限公司 电刺激输出电路

Similar Documents

Publication Publication Date Title
JP5776165B2 (ja) 生体組織用刺激回路
JP6118860B2 (ja) 埋め込み可能医療デバイスのためのバッテリ管理
US7242597B2 (en) Rectifier circuit and vision regeneration assisting apparatus having the same
JP2014104248A (ja) 半導体回路及び該半導体回路を備える生体組織刺激装置
CN101448547B (zh) 具有无dc的输入和输出的植入的系统
JP4224396B2 (ja) 埋込み型聴覚人工器官の埋込み型組織刺激構成部品
JP2012115545A (ja) 生体組織用刺激回路
US9814882B2 (en) Rechargeable-battery implantable medical device having a primary battery active during a rechargeable-battery undervoltage condition
JP5405848B2 (ja) 視覚再生補助装置
US20130018441A1 (en) Electronic stimulator device pulse generator circuit
US8504167B2 (en) Living tissue stimulation circuit
US8975941B2 (en) Data and power system based on CMOS bridge
US20160043720A1 (en) Semiconductor integrated circuit device
JP2010536507A (ja) 体組織に電流を伝送するシステム
JP5171828B2 (ja) インプラント装置
Jung et al. Design of safe two-wire interface-driven chip-scale neurostimulator for visual prosthesis
US20070185573A1 (en) Load modulation communication circuit and visual restoration aiding device provided with the same
Xu et al. A multichannel neurostimulator with transcutaneous closed-loop power control and self-adaptive supply
JP6048053B2 (ja) 生体組織刺激装置
JP6040027B2 (ja) 内部電力伝達装置を持つ装置
JP2010504178A (ja) インプラント装置
Rothermel et al. A 1600-pixel subretinal chip with DC-free terminals and±2V supply optimized for long lifetime and high stimulation efficiency
JP2012533330A5 (ja)
US10166389B2 (en) Single-wire electrode array
JP2021078907A (ja) 体内埋植型電気刺激装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151127

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160816

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170228

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170501

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170629

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171205