JP2014064124A - 動画処理装置、動画処理方法及びプログラム - Google Patents

動画処理装置、動画処理方法及びプログラム Download PDF

Info

Publication number
JP2014064124A
JP2014064124A JP2012207344A JP2012207344A JP2014064124A JP 2014064124 A JP2014064124 A JP 2014064124A JP 2012207344 A JP2012207344 A JP 2012207344A JP 2012207344 A JP2012207344 A JP 2012207344A JP 2014064124 A JP2014064124 A JP 2014064124A
Authority
JP
Japan
Prior art keywords
moving image
image data
processing apparatus
image processing
reproduction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012207344A
Other languages
English (en)
Other versions
JP2014064124A5 (ja
Inventor
Shohei Sakamoto
昇平 坂本
Masaki Tsutsumi
勝紀 筒見
Hiroyoshi Ogawa
浩良 小川
Atsushi Muraki
淳 村木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2012207344A priority Critical patent/JP2014064124A/ja
Priority to US13/973,768 priority patent/US20140079139A1/en
Priority to CN201310421503.1A priority patent/CN103686180B/zh
Priority to KR1020130111571A priority patent/KR101570907B1/ko
Publication of JP2014064124A publication Critical patent/JP2014064124A/ja
Publication of JP2014064124A5 publication Critical patent/JP2014064124A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/76Television signal recording
    • H04N5/91Television signal processing therefor
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/79Processing of colour television signals in connection with recording
    • H04N9/80Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • H04N9/804Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components
    • H04N9/8042Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components involving data reduction
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/76Television signal recording
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/76Television signal recording
    • H04N5/91Television signal processing therefor
    • H04N5/92Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0127Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/234Processing of video elementary streams, e.g. splicing of video streams, manipulating MPEG-4 scene graphs
    • H04N21/2343Processing of video elementary streams, e.g. splicing of video streams, manipulating MPEG-4 scene graphs involving reformatting operations of video signals for distribution or compliance with end-user requests or end-user device requirements
    • H04N21/234381Processing of video elementary streams, e.g. splicing of video streams, manipulating MPEG-4 scene graphs involving reformatting operations of video signals for distribution or compliance with end-user requests or end-user device requirements by altering the temporal resolution, e.g. decreasing the frame rate by frame skipping
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs
    • H04N21/4402Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display
    • H04N21/440281Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display by altering the temporal resolution, e.g. by frame skipping

Abstract

【課題】同時記録や同時再生において不具合が生じないこと。
【解決手段】動画処理装置1は、複数の動画データをデコーダ/エンコーダ機能を有する1つのコーディックハードウェアでデコード/エンコードしながら同時に再生/記録する。動画選択制御部15は、デコーダ/エンコーダに入力/出力する動画データをIDRフレーム毎に順番に切り換えながら選択していくように入力切替部12及び出力切替部14を制御する。DRAM11は、デコード/エンコード済みの動画データを再生/記録されるまでのあいだ一時的に記憶する。動画データは、IDRフレームの数、またはフレームレートのうちの少なくとも一方がデータ毎に異なっている。動画選択制御部15は、動画データ毎に異なるIDRフレームの数、またはフレームレートに応じて、動画データの切り換えタイミングの決定と、切り換える動画データの選択を行う。
【選択図】図1

Description

本発明は、動画処理装置、動画処理方法及びプログラムに関する。
従来より、複数の動画データを同時期にエンコードして記録し、又はデコードして再生することが行われている。複数の動画データに対して、エンコード又はデコードするため、対応したコーディックハードウェアが必要になるが、1つのコーディックハードウェアにより、エンコード又はデコードする種々の技術がある。例えば、コーディックハードウェアの不足をソフトウェアコーディックの使用により賄う技術があるが、この技術の場合では、処理に時間がかかってしまうという問題がある。
特許文献1には、ソフトウェアコーディックを使用せずに、1つのコーディックハードウェアにより、エンコード又はデコードを行う技術が記載されている。この技術は、動画データをGOP(Group Of Picture)を単位として切り替えてエンコード又はデコードを行う。
特開2008−72336号公報
複数の動画データを同時期にエンコードして記録し、又はデコードして再生する場合には、複数の動画データが必ずしも同一のGOP周期(またはIDR周期)であったり、同一のフレームレートであったりすることはない。
上述した特許文献1に記載の技術では、複数の動画データにおいて異なるコーディックの特性(動画データの形式や再生/記録時の条件)を有していた場合については考慮されていないため、同時記録や同時再生において不具合が生じる虞があった。
本発明は、このような状況に鑑みてなされたものであり、複数の動画データにおいて異なるコーディックの特性(動画データの形式や再生/記録時の条件)を有していた場合でも、同時記録や同時再生において不具合が生じない動画処理装置、動画処理方法及びプログラムを提供することを目的とする。
上記目的を達成するため、本発明の一態様の動画処理装置は、
複数の動画データを1つのコーディックでデコードまたはエンコードしながら同時に再生または記録する動画処理装置であって、
デコーダまたはエンコーダに入力または出力する動画データを所定ブロック毎に順番に切り換えながら選択していく制御手段と、
デコーダまたはエンコーダから出力されるデコードまたはエンコード済みの動画データを再生または記録されるまでのあいだ一時的に記憶するバッファメモリと、を有し、
前記所定ブロックを構成するフレームの数、または前記再生または記録の速度のうちの少なくとも一方は、動画データ毎に異なっており、
前記制御手段は、動画データ毎に異なる前記所定ブロックを構成するフレームの数、または前記再生または記録の速度に応じて、前記動画データの切り換えタイミングの決定と、切り換える動画データの選択を行う、
ことを特徴とする。
本発明によれば、複数の動画データにおいて異なるコーディックの特性を有していた場合でも、同時記録や同時再生において不具合が生じない。
本発明の一実施形態の動画処理装置においてデコード処理を実行する場合におけるブロック図である。 FIFOバッファ領域を説明するための模式図である。 図1の表示制御部が実行する表示制御処理の流れを示すフローチャートである。 図1の動画選択制御部が実行する動画選択制御処理の流れを示すフローチャートである。 図1のフレームレート変更部が実行するフレームレート変更処理の流れを示すフローチャートである。 図1の動画選択制御部が実行する動画選択制御処理の流れの他の例を示すフローチャートである。 本発明の一実施形態の動画処理装置においてエンコード処理を行う場合におけるブロック図である。
以下、本発明の実施形態について、図面を用いて説明する。
本発明の一実施形態に係る動画処理装置は、H.264/MPEG(Moving Picture Experts Group)−4 AVC(Advanced Video Coding)に準拠してエンコード及びデコードを実行する。
また、動画処理装置は、例えば、複数の撮像装置で同時期に撮影(同期撮影)された動画を、1つのコーディックハードウェアでエンコードし、IDR(Instantaneous Decoder Refresh)周期及びフレームレートがそれぞれ異なる複数の動画データを生成し、記憶手段に記憶する。
また、動画処理装置は、上述したエンコードによって記憶手段に記憶された、IDR周期及びフレームレートがそれぞれ異なる複数動画データを、1つのコーディックハードウェアでデコードし、1つの表示手段に分割表示して同時再生を行う。
このように構成される動画装置は、エンコードまたはデコード毎に複数のコーディックハードウェアを用いない。
通常、1つのコーディックハードウェアで複数の動画データをコーディックする場合、ソフトウェアコーディックを使用するが、ソフトウェアコーディックでは処理に時間がかかってしまうが、本実施形態の動画処理装置においては、ソフトウェアコーディックを使用しないために、動画データの再生・記憶の処理に時間がかかることがない。
このように構成される動画処理装置について、まず、デコード処理について説明する。
図1は、本発明の一実施形態の動画処理装置においてデコード処理を実行する場合におけるブロック図である。
「デコード処理」とは、本実施形態においては、メモリ手段(後述するDRAM11)に記憶されている複数の動画データを1つのデコーダに適宜入力してデコードし、デコードしたデータをバッファに一時的に保存して、保存順に順次表示手段(後述する表示部19)に出力し、複数の動画を分割表示するまでの一連の処理である。
なお、デコードに使用される動画データは、複数の撮像装置で撮像した動画像のデータを記憶用にエンコードした、IDR周期及びフレームレートがそれぞれ異なる動画データである。
動画処理装置1は、図1に示すように、DRAM(Dynamic Random Access Memory)11と、入力切替部12と、デコーダ13と、出力切替部14と、動画選択制御部15と、IDR周期特定部16と、フレームレート変更部17と、表示制御部18と、表示部19と、を備える。
DRAM11は、画像データを一時記憶するバッファメモリとして使用されるとともに、各種機能部のワーキングメモリとしても使用される。
また、DRAM11は、IDR周期及びフレームレートがそれぞれ異なる複数の動画データ1,2・・・nを記憶している。
また、DRAM11は、再生する動画データを動画データ毎に記憶するFIFO(First In, First Out)バッファ領域を有する。このFIFOバッファ領域に記憶されたデータは、最初にメモリに入ってきたデータを先に処理され、当該データの処理が終わるまで次に入ってきたデータを処理するような動作原理の元で処理される。
図2は、FIFOバッファ領域を説明するための模式図である。
FIFOバッファ領域は、図1に示すように、表示再生される動画データ毎に確保される。
各FIFOバッファ領域は、図2に示すように、各IDRブロックに対応して、複数のIDRブロックm領域,m−1領域,m−2領域,m−3領域に領域が確保されている。
また、各FIFOバッファ領域は、フレームレートやコーディックの処理能力を考慮して領域が確保される。
また、各FIFOバッファ領域は、各動画データ毎に、少なくともIDR周期分のフレーム画像を格納可能な容量以上確保するように構成する。
また、DRAM11では、後述するIDR周期特定部16のIDR周期の特定により、再生/記録の対象として指定された各動画データのIDR周期を、再生/記録に先立って特定し、この特定されたIDR周期に応じて各動画データに対応するメモリの容量を動的に変更するように構成する。
このように構成されるFIFOバッファ領域は、動画データの解析結果に基づいて、IDR周期を考慮した領域が確保される。
具体的には、例えば、動画データ1のIDR周期が「N1」であり、動画データ1の単位フレーム画像のデータサイズが「S1」バイトであった場合には、動画データ1のデコードデータを記憶するFIFOバッファ1として「N1×S1」分のメモリ領域を確保する。また、動画データ2のIDR周期が「N2」であり、動画データ1の単位フレーム画像のデータサイズが「S2」バイトであった場合には、動画データ2のデコードデータを記憶するFIFOバッファ1として「N2×S2」分のメモリ領域を確保する。
従って、動画処理装置1においては、動画データ1及び動画データ2をデコード処理に用いる場合には、まず、動画データ1のIDR1周期分のフレーム画像を「N1」枚をデコードした後にFIFOバッファ1に順次記憶させる。次に、動画データ2のIDR1周期分のフレーム画像を「N2」枚をデコードした後にFIFOバッファ2に順次記憶させる。これらの処理を繰り返すことになる。
図1に戻り、入力切替部12は、DRAM11に記憶される動画データの中からデコーダに出力する動画データを切り替える。入力切替部12は、動画選択制御部15により、複数の動画データうちの何れかの動画データを入力するのかの切替制御がされる。動画選択制御部15により、入力切替部12は、所定の動画データを、デコーダ13に入力する。
デコーダ13は、入力切替部12から出力された動画データをデコードする、即ち、復号し、圧縮前のデータを取り出す。
デコーダ13は、取り出したデータを出力切替部14に出力する。
出力切替部14は、デコーダ13により取り出されたデータ(以下、「デコードデータ」という)をDRAM11の所定のFIFOバッファに記憶させる。出力切替部14は、動画選択制御部15により、デコードデータを複数の所定のFIFOバッファに記憶されるかの切替制御がされる。動画選択制御部15により、出力切替部14は、デコードデータを所定のFIFOバッファに記憶させる。
動画選択制御部15は、IDR周期特定部16により特定されたIDR周期及びフレームレート変更部により変更された動画データのフレームレートに基づいて、入力切替部12のデコーダ13への動画データの入力切替及び出力切替部14のDRAM11のFIFOバッファへのデコードデータの出力切替をそれぞれ制御する。
また、動画選択制御部15は、表示制御部18による表示部19への表示制御から、表示部19での各動画データの再生時間に基づいて、入力切替部12のデコーダ13への動画データの入力切替及び出力切替部14のDRAM11のFIFOバッファへのデコードデータの出力切替をそれぞれ制御する。具体的には、動画選択制御部15は、例えば、最も再生時間が少ない動画データに切り替える制御を行う。この際、動画選択制御部15は、所定ブロック単位でデコーダに入力済みの動画データの量を、IDR周期を構成するフレームの数と、各動画データのフレームレートに応じて総再生時間に換算し、この総再生時間が等しくなるように、IDR周期単位でデコーダに入力する動画データを選択するように構成してもよい。なお、動画処理装置は、デコーダに入力済みの複数の所定ブロックの総再生時間を、各IDR周期毎に異なるフレームレートと、各IDR周期を構成するフレームの数とに応じて算出するように構成してもよい。
また、動画選択制御部15は、DRAM11の各FIFOバッファのバッファ残量に基づいて、入力切替部12のデコーダ13への動画データの入力切替及び出力切替部14のDRAM11のFIFOバッファへのデコードデータの出力切替をそれぞれ制御する。具体的には、動画選択制御部15は、例えば、バッファ残量が少ないFIFOバッファに対応する動画データから他の動画データに切り替えたり、バッファ残量が多いFIFOバッファに対応する動画データに切り替えたりする制御を行う。
IDR周期特定部16は、DRAM11に記憶される各動画データを解析して、各動画データ毎のIDR周期を特定する。「IDR周期」とは、IDRフレームの挿入間隔となるフレーム数である。つまり、IDR周期特定部16は、動画データを解析して、IDRフレームの挿入間隔からIDR周期を特定する。
フレームレート変更部17は、ユーザの操作により、所定の動画データのフレームレートからユーザが指定した任意のフレームレートに変更する。
表示制御部18は、DRAM11の所定のFIFOバッファ領域に記憶されるデコードデータを表示出力させるように表示部19を制御する。
表示制御部18は、IDR周期特定部16により特定されたIDR周期及びフレームレート変更部により変更された動画データのフレームレートに基づいて、表示制御するデコードデータが記憶されるFIFOバッファ領域を決定して、決定したFIFOバッファ領域に記憶されるデコードデータを表示出力するように表示部19を制御する。
表示部19は、ディスプレイ等により構成され、表示制御部18の制御により、DRAM11の所定のFIFOバッファ領域に記憶されるデコードデータを表示出力する。
以上のように構成される動画処理装置1においては、複数の動画データにおいて異なるコーディックの特性(フレームレート、IDR周期)を有していた場合でも、同時再生において不具合が生じることがない。
図3は、図1の表示制御部18が実行する表示制御処理の流れを示すフローチャートである。
この表示制御処理では、表示制御部18により、再生予定時刻が到来することにより、フレームレートに応じてDRAM11のFIFOバッファからデコード済みの動画データを取得して、指定されたフレームレートの周期で表示部19にそれぞれ再生表示させる。そして、表示制御処理では、同時再生する動画の数となった場合に、処理を終了する。
なお、デコード済み動画データは、各データのIDRブロック毎にフレームレートが異なっている。即ち、表示制御部18は、各デコード済み動画データのIDRブロック毎にフレームレートに基づいて、表示部19における再生表示の制御を行うこととなる。
ステップS11において、表示制御部18は、「K=1」として処理対象となる動画データの番号(以下、「動画番号」という)の初期化を行う。なお、「K」は、それぞれのデコードされた動画データの動画番号を示す。
ステップS12において、表示制御部18は、「IDRブロック番号(K)=1」とする。
ステップS13において、表示制御部18は、「IDRブロック内フレーム番号(K)=1」とする。
ステップS14において、表示制御部18は、次のフレームの再生予定時刻(K)が現在時刻(「次フレーム再生予定時刻(K)=現在時刻?」)であるか否かを判定する。ただし、各動画データの先頭フレームを再生する際には、次フレーム再生予定時刻(K)が設定されていないので、この判定条件を満たすものとして直ちに再生を行う。
次のフレームの再生予定時刻(K)が現在時刻でない場合には、ステップS14においてNOであり、処理はステップS20に進む。ステップS20以降の処理については後述する。
これに対して、次のフレームの再生予定時刻(K)が現在時刻の場合には、ステップS14においてYESであり、処理はステップS15に進む。
ステップS15において、表示制御部18は、FIFOバッファ(K)内のうちIDRブロック番号(K)、再生フレーム番号(K)で示されるフレーム画像を表示部19に表示出力させるように制御する。その結果、FIFOバッファ(K)内のうちIDRブロック番号(K)、再生フレーム番号(K)で示されるフレーム画像が表示部19に表示出力される。
ステップS16において、表示制御部18は、「IDRブロック内フレーム番号(K)=IDRブロック内フレーム番号(K)+1」とし、次のIDRブロック内フレーム番号(K)にカウントを進める。
ステップS17において、表示制御部18は、「B=IDRブロック番号(K)」であり、「次フレーム再生予定時間(K)=現在時刻+1/フレームレート(K,B)」とする。
ここで、「K」は、それぞれのデコードされた動画データの動画番号を示しており、「B」はIDRブロック番号を示している。「フレームレート(K,B)」とは、後述するフレームレート変更処理で生成あるいは更新されて記憶されている2次元配列データであり、所定のデコード済み動画データの所定のIDRブロック番号におけるフレームレートを意味することとなる。
ステップS18において、表示制御部18は、IDR周期(K)よりもIDRブロック内フレーム番号が大きい(「IDRブロック内フレーム番号>IDR周期(K)」)か否かを判定する。
IDR周期(K)よりもIDRブロック内フレーム番号が小さい場合には、ステップS18においてNOと判定されて、処理はステップS20に進む。
これに対して、IDR周期(K)よりもIDRブロック内フレーム番号が大きい場合には、ステップS18においてYESと判定されて、処理はステップS19に進む。
ステップS19において、表示制御部18は、「IDRブロック番号(K)=IDRブロック番号(K)+1 IDRブロック内フレーム番号(K)=1」として、次のIDRブロック番号(K)のIDRブロック内フレーム番号(K)=1にカウントを進める。
ステップS20において、表示制御部18は、「K=K+1」として、カウントを進める。
ステップS21において、表示制御部18は、同時再生する動画の数よりもKが多いか否か(「K>同時再生する動画の数?」)を判定する。
同時再生する動画の数の方がKよりも多い場合には、ステップS21においてNOと判定されて、処理はステップS2に戻り、ステップS2以降の処理が行われる。
これに対して、同時再生する動画の数よりもKの方が多い場合には、ステップS21においてYESと判定されて、処理はステップS22に進む。
ステップS22において、表示制御部18は、表示制御処理が終了か否かを判定する。
表示制御処理が終了でない場合には、ステップS22においてNOと判定されて、処理はステップS11に戻り、ステップS11以降の処理が行われる。
これに対して、表示制御処理が終了の場合には、ステップS22においてYESと判定されて、表示制御処理は、終了する。
従って、上述した表示制御処理においては、表示制御部18は、DRAM11のFIFOバッファに記憶されるデコード済み動画データをフレームレートに基づいて表示部19に表示再生する制御を行う。そして、表示制御部18は、デコード済み動画データのフレームレートに基づいて、次の再生タイミングを設定する。また、表示制御部18は、次の再生タイミングが到来するまで再生可能なデコード済み動画データを探索して待機する。その後、表示制御部18は、再生タイミングが到来したデコード済み動画データを再生して、次の再生タイミングを設定するという処理を行う。
以上、図1の表示制御部18が実行する表示制御処理の流れについて説明した。
以下、図1の動画選択制御部15が実行する動画選択制御処理の流れについて説明する。
図4は、図1の動画選択制御部15が実行する動画選択制御処理の流れを示すフローチャートである。
この動画選択制御処理では、動画選択制御部15は、動画データの選択を、表示部19における再生した時間の総時間(以下、「総処理再生時間」という)に基づいて行う。詳細には、動画選択制御部15は、最も総処理再生時間が短い動画データを選択して入力切替部12及び出力切替部14を制御する。
ステップS41において、動画選択制御部15は、「K=1」として処理対象となる動画データの番号(以下、「動画番号」という)の初期化を行う。
ステップS42において、動画選択制御部15は、「IDRブロック番号(K)=1」とする。
ステップS43において、動画選択制御部15は、IDRブロック番号(K)で指定されるブロックの圧縮データをデコーダ13に入力するように入力切替部12を制御する。その結果、所定の動画データにおけるブロックの圧縮データが入力切替部12によりデコーダ13に入力される。
ステップS44において、動画選択制御部15は、「IDRブロック番号(K)=IDRブロック番号(K)+1」とし、次のIDRブロック番号(K)にカウントを進める。
ステップS45において、動画選択制御部15は、「B=IDRブロック番号(K) 総処理再生時間(K)=総処理再生時間(K)+IDR周期(K)/フレームレート(K,B)」とする。
ステップS46において、動画選択制御部15は、直前の入力ブロックのデコードが完了しているか否かを判定する。
直前の入力ブロックのデコードが完了していない場合には、ステップS46においてNOと判定されて、直前の入力ブロックのデコードが完了するまで、待機状態となる。
これに対して、直前の入力ブロックのデコードが完了している場合には、ステップS46においてYESと判定されて、処理はステップS47に進む。
ステップS47において、動画選択制御部15は、(x=1,2,3・・・の中で)総処理再生時間(x)が最も小さいxを特定する。
ステップS48において、動画選択制御部15は、「K=x」として、入力切替部12及び出力切替部14を切り替える制御を行う。
ステップS49において、動画選択制御部15は、動画選択制御処理が終了か否かを判定する。
動画選択制御処理が終了でない場合には、ステップS49においてNOと判定されて、処理はステップS42に戻り、ステップS42以降の処理が行われる。
これに対して、動画選択制御処理が終了の場合には、ステップS49においてYESと判定されて、動画選択制御処理は、終了する。
従って、上述した動画選択制御処理においては、動画選択制御部15は、DRAM11に記憶されている動画データを、表示部19における総処理再生時間が最も短い動画データを順次選択するように入力切替部12及び出力切替部14を制御するという処理を行う。
以上、図1の動画選択制御部15が実行する動画選択制御処理の流れについて説明する。
以下、図1のフレームレート変更部17が実行するフレームレート変更処理の流れについて説明する。
図5は、図1のフレームレート変更部17が実行するフレームレート変更処理の流れを示すフローチャートである。
このフレームレート変更処理では、フレームレート変更部17により、動画データのフレームレートをIDRブロック単位で、ユーザによる任意のタイミングで変更する。任意のタイミングとは、動画データの再生前、動画データの再生中に係わらず任意のタイミングで変更可能である。
ステップS61において、フレームレート変更部17は、ユーザからの再生フレームレートの変更指示があったか否かを判定する。
ユーザからの再生フレームレートの変更指示がない場合には、ステップS61においてNOと判定されて、待機状態となる。
これに対して、ユーザからの再生フレームレートの変更指示があった場合には、ステップS61においてYESと判定されて、処理はステップS62に進む。
ステップS62において、フレームレート変更部17は、「K=指定された動画番号」として、変更対象の動画データを特定する。
ステップS63において、フレームレート変更部17は、ユーザからIDRブロック番号の指定があったか否かを判定する。
ユーザからIDRブロック番号の指定がない場合には、ステップS63においてNOと判定されて、処理はステップS64に進む。
ステップS64において、フレームレート変更部17は、「B=IDRブロック番号(K)+1」として、現在のIDRブロック番号から次のIDRブロック番号にカウントを進める。その後、処理はステップS66に進む。ステップS66の処理については後述する。
これに対して、ユーザからIDRブロック番号の指定があった場合には、ステップS63においてYESと判定されて、処理はステップS65に進む。
ステップS65において、フレームレート変更部17は、「B=指定されたIDRブロック番号(K)」として、指定されたIDRブロック番号へと進む。
ステップS66において、フレームレート変更部17は、「フレームレート(K,B)=指定されたフレームレート」として、フレームレートを記憶する。このフレームレート(K,B)は2次元配列データである。
ステップS67において、フレームレート変更部17は、フレームレート変更処理が終了か否かを判定する。
フレームレート変更処理が終了でない場合には、ステップS67においてNOと判定されて、処理はステップS61に戻り、ステップS61以降の処理が行われる。
これに対して、フレームレート変更処理が終了の場合には、ステップS67においてYESと判定されて、フレームレート変更処理は、終了する。
従って、上述したフレームレート変更処理においては、フレームレート変更部17は、ユーザからのIDRブロック単位の動画データのフレームレートの変更をする処理を行う。なお、ユーザからのIDRブロック単位での指定がない場合には、次のIDRブロックのフレームレートが自動的に変更されることとなる。
<変形例>
上述した動画選択制御処理においては、動画選択制御部15は、総処理再生時間で入力切替部12及び出力切替部14の切り替えを行うように構成したが、本変形例においては、動画選択制御部15は、FIFOバッファ領域の残量により、入力切替部12及び出力切替部14の切り替えを行うように構成する。
具体的には、FIFOバッファ領域の残量が残り少ない場合には、他の動画データを選択するようにしたり、FIFOバッファ領域の残量が多い場合には、当該FIFOバッファ領域の残量が多い動画データを選択したりする。
図6は、図1の動画選択制御部15が実行する動画選択制御処理の流れの他の例を示すフローチャートである。
ステップS81において、動画選択制御部15「K=1」として処理対象となる動画番号の初期化を行う。
ステップS82において、動画選択制御部15は、直前の入力ブロックのデコードが完了しているか否かを判定する。
直前の入力ブロックのデコードが完了していない場合には、ステップS82においてNOと判定されて、直前の入力ブロックのデコードが完了するまで、待機状態となる。
これに対して、直前の入力ブロックのデコードが完了している場合には、ステップS82においてYESと判定されて、処理はステップS83に進む。
ステップS83において、動画選択制御部15は、FIFOバッファ領域の残量(K)は所定以上であるか否かを判定する。
FIFOバッファ領域の残量(K)は所定以上でない場合には、ステップS83においてNOと判定されて処理はステップS82に戻り、ステップS82以降の処理が実行される。
これに対して、FIFOバッファ領域の残量(K)は所定以上である場合には、ステップS83においてYESと判定されて処理はステップS83に進む。
ステップS84において、動画選択制御部15は、FIFOバッファ領域の残量(x)が最も小さいxを特定する。
ステップS85において、動画選択制御部15は、「K=x」として、入力切替部12及び出力切替部14を切り替える制御を行う。
ステップS86において、動画選択制御部15は、動画選択制御処理が終了か否かを判定する。
動画選択制御処理が終了でない場合には、ステップS86においてNOと判定されて、処理はステップS82に戻り、ステップS82以降の処理が行われる。
これに対して、動画選択制御処理が終了の場合には、ステップS86においてYESと判定されて、動画選択制御処理は、終了する。
以上、本実施形態における動画処理装置1のデコード処理について説明した。
以下、本実施形態における動画処理装置1のエンコード処理について説明する。
本実施形態における「エンコード処理」とは、複数の撮像装置によって撮影された動画を1つのエンコーダにより適宜エンコードし、エンコードしたデータをDRAM11に一時的に保存して、順次記憶部に記憶して行くまでの一連の処理である。
図7は、本発明の一実施形態の動画処理装置1においてエンコード処理を行う場合におけるブロック図である。
本実施形態の動画処理装置1は、エンコード処理を実行する場合には、1のコーディックハードウェアがエンコーダとして機能する。即ち、動画処理装置1においては、デコード処理においてデコーダとして機能していたコーディックハードウェアがエンコーダとして機能する。
なお、以下、上述したデコード処理と、エンコード処理とで同一の機能構成については、同一の符号を付して上述したデコード処理の説明を参照して、説明を省略する。
入力切替部12は、撮像装置から動画データとなるデータを取得する。
IDR周期特定部16は、エンコーダ13によるエンコーダ結果に基づいて、各動画データのIDR周期を特定する。
記憶制御部20は、フレームレート変更部17によるフレームレートの変更、IDR周期特定部16により特定されたIDR周期、FIFOバッファの残量、入力切替部12でのデータの入力時間等を考慮して、DRAM11への動画データの記憶を制御する。
なお、動画選択制御部15及び記憶制御部20における動画の選択制御及び記憶制御は、デコーダの場合と同様の基準を適用してもよい。
このように構成することで、動画処理装置1においては、複数の動画データにおいて異なるコーディックの特性を有していた場合でも、同時記録において不具合が生じることがない。
また、上述した動画処理装置1においては、エンコード処理とデコード処理を異なるタイミングで行う、即ち、コーディックハードウェアをエンコードの機能とデコードの機能とを異なるタイミングで発揮させるように構成した。しかしながら、動画処理装置1においては、エンコード処理とデコード処理を、異なるタイミングとなるデータ処理単位ではなく、所定の動画データのIDR周期単位に交互に行うように構成することができる。
このように構成することで、動画処理装置1においては、1つのコーディックハードウェア資源を有効にしようすることができるようになる。
以上のように構成する動画処理装置1は、複数の動画データをデコーダ/エンコーダ機能を有する1つのコーディックハードウェアでデコードまたはエンコードしながら同時に再生または記録する。
動画処理装置1は、動画選択制御部15と、DRAM11と、を有する。
動画選択制御部15は、デコーダまたはエンコーダに入力または出力する動画データを所定ブロック(IDR周期を構成するIDRフレーム)毎に順番に切り換えながら選択していくように、入力切替部12及び出力切替部14を制御する。
DRAM11は、デコーダまたはエンコーダから出力されるデコードまたはエンコード済みの動画データを再生または記録されるまでのあいだ一時的に記憶する。
動画データは、所定ブロックとなるIDR周期を構成するIDRフレームの数、または再生または記録の速度であるフレームレートのうちの少なくとも一方がデータ毎に異なっている。
動画選択制御部15は、動画データ毎に異なるIDR周期を構成するIDRフレームの数、またはフレームレートに応じて、動画データの切り換えタイミングの決定と、切り換える動画データの選択を行う。
このため、動画処理装置1においては、所定ブロックとなるIDR周期を構成するIDRフレームの数、または再生または記録の速度であるフレームレートのうちの少なくとも一方がデータ毎に異なっている複数の動画データを、動画選択制御部15より、動画データ毎に異なるIDR周期を構成するIDRフレームの数、またはフレームレートに応じて、動画データの切り換えタイミングの決定と、切り換える。
従って、動画処理装置1においては、複数の動画データにおいて異なるコーディックの特性を有していた場合でも、同時記録や同時再生において不具合が生じることがない。
また、動画処理装置1において、再生または記録の速度であるフレームレートは、再生中に変更可能に構成される。
動画選択制御部15は、更に、再生中に変化する再生または記録の速度であるフレームレートに応じて、動画データの切り換えタイミングの決定と、切り換える動画データの選択を行う。
従って、動画処理装置1においては、ユーザにより再生中にフレームレートが変更された場合であっても、同時記録や同時再生において不具合が生じることがない。
また、再生または記録の速度であるフレームレートは、IDR周期単位で変更可能に構成される。
従って、動画処理装置1においては、複数の動画データにおいて異なるコーディックの特性としてIDR周期が異なっている場合でも、同時記録や同時再生において不具合が生じることがない。
また、DRAM11の容量は、動画データ毎に異なって構成される。
動画選択制御部15は、更に、動画データ毎に異なるDRAM11の容量に応じて、動画データの切り換えタイミングの決定と、切り換える動画データの選択を行う。
従って、動画処理装置1においては、扱う動画データに応じて、動的にメモリ容量が決定されるために動画の処理に関して不要なメモリ容量を消費することがない。
また、DRAM11では、各動画データ毎に、少なくともIDR周期分のフレーム画像を格納可能な容量以上確保する。
従って、動画処理装置1においては、複数の動画データにおいて異なるコーディックの特性としてIDR周期が異なっている場合でも、同時記録や同時再生において不具合が生じることがない。
また、DRAM11では、再生または記録の対象として指定された各動画データのIDR周期を、再生または記録に先立って特定し、この特定されたIDR周期に応じて各動画データに対応するメモリの容量を動的に変更するように構成される。
従って、動画処理装置1においては、IDR周期により処理予測ができるために、無駄なメモリ容量を消費することがない。
また、動画処理装置1は、表示制御部18を備える。
DRAM11は、各動画データ毎に設けられたFIFO形式のバッファメモリである。
表示制御部18は、各FIFOメモリに格納されたデコード済みのフレーム画像データを、各動画データのフレームレートに応じた速度で順次読み出して表示部19に転送する。
動画選択制御部15は、所定ブロック単位でデコーダに入力済みの動画データの量を、IDR周期を構成するフレームの数と、各動画データのフレームレートに応じて総再生時間に換算し、この総再生時間が等しくなるように、IDR周期単位でデコーダに入力する動画データを選択する。
従って、動画処理装置1においては、複数の動画データにおいて異なるコーディックの特性が異なっている場合でも、総再生時間を基準にして同時再生の処理を行なうために再生処理に不具合が生じることがない。
動画選択制御部15は、デコーダに入力済みの複数の所定ブロックの総再生時間を、各IDR周期毎に異なるフレームレートと、各IDR周期を構成するフレームの数とに応じて算出する。
従って、動画処理装置1においては、複数の動画データにおいて異なるコーディックの特性が異なっている場合でも、総再生時間を基準にして同時再生の処理を行なうために再生処理に不具合が生じることがない。
DRAM11は、各動画データ毎に設けられたFIFO形式のバッファメモリである。
表示制御部18及び記憶制御部20は、各FIFOメモリに格納されたデコードまたはエンコード済みのフレーム画像データを、再生または記録の速度に応じたフレームレートで順次読み出して再生または記録させる。
動画選択制御部15は、デコードまたはエンコード中の動画に対応するFIFOメモリ内のデコードまたはエンコード済みデータが所定割合以上になったタイミング、または、デコードまたはエンコード中ではない他の動画に対応するFIFOメモリ内のデコードまたはエンコード済みデータが所定割合以下になったタイミングで他の動画への切り換えを行う。
従って、動画処理装置1においては、複数の動画データにおいて異なるコーディックの特性が異なっている場合でも、バッファメモリの容量を基準にするため、同時記録や同時再生において不具合が生じることがない。
また、動画処理装置1においては、1つのコーディックハードウェア(エンコーダ13・エンコーダ13)は、デコード機能とエンコード機能とを選択的に処理可能であり、再生する動画データと記録する動画データとを、IDR周期単位で交互に切り換えながらデコードとエンコードを交互に行う。
従って、動画処理装置1においては、1つのコーディックハードウェア資源を有効にしようすることができるようになる。
なお、本発明は、上述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
上述の実施形態では、フレームレート変更部17におけるフレームレートの変更は、ユーザの任意のタイミングで行うように構成したが、同期再生等の処理の開始前に予め変更しても、同期再生中に変更をしてもよい。変更のタイミングも変更指示の直後でなく、例えば、動画の後半等の所定のIDRブロックを指定するように構成してもよい。
また、上述の実施形態では、H.264/MPEG−4 AVCに準拠するものとして説明をしたが、他の方式でも適用可能である。例えば、入力データと出力データを同じIDR周期(N)としたが、それぞれ異なる周期(N1,N2)となるように構成しても適用可能である。この場合、IDR周期は、異なる周期(N1,N2)の最小公倍数を単位としてデコード及びエンコードを行うように構成する。
また、上述の実施形態では、本発明が適用される動画処理装置1は、デジタルカメラを例として説明したが、特にこれに限定されない。
例えば、本発明は、エンコード/デコード機能を有する1つのコーディックハードウェアを備えた電子機器一般に適用することができる。具体的には、例えば、本発明は、ノート型のパーソナルコンピュータ、プリンタ、テレビジョン受像機、ビデオカメラ、携帯型ナビゲーション装置、携帯電話機、ポータブルゲーム機等に適用可能である。
上述した一連の処理は、ハードウェアにより実行させることもできるし、ソフトウェアにより実行させることもできる。
換言すると、図1の機能的構成は例示に過ぎず、特に限定されない。即ち、上述した一連の処理を全体として実行できる機能が動画処理装置1に備えられていれば足り、この機能を実現するためにどのような機能ブロックを用いるのかは特に図1の例に限定されない。
また、1つの機能ブロックは、ハードウェア単体で構成してもよいし、ソフトウェア単体で構成してもよいし、それらの組み合わせで構成してもよい。
一連の処理をソフトウェアにより実行させる場合には、そのソフトウェアを構成するプログラムが、コンピュータ等にネットワークや記録媒体からインストールされる。
コンピュータは、専用のハードウェアに組み込まれているコンピュータであってもよい。また、コンピュータは、各種のプログラムをインストールすることで、各種の機能を実行することが可能なコンピュータ、例えば汎用のパーソナルコンピュータであってもよい。
このようなプログラムを含む記録媒体は、ユーザにプログラムを提供するために装置本体とは別に配布されるリムーバブルメディア等により構成されるだけでなく、装置本体に予め組み込まれた状態でユーザに提供される記録媒体等で構成される。リムーバブルメディア等は、例えば、磁気ディスク(フロッピディスクを含む)、光ディスク、又は光磁気ディスク等により構成される。光ディスクは、例えば、CD−ROM(Compact Disk−Read Only Memory),DVD(Digital Versatile Disk)等により構成される。光磁気ディスクは、MD(Mini−Disk)等により構成される。また、装置本体に予め組み込まれた状態でユーザに提供される記録媒体は、例えば、プログラムが記録されている記憶手段等で構成される。
なお、本明細書において、記録媒体に記録されるプログラムを記述するステップは、その順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的或いは個別に実行される処理をも含むものである。
以上、本発明のいくつかの実施形態について説明したが、これらの実施形態は、例示に過ぎず、本発明の技術的範囲を限定するものではない。本発明はその他の様々な実施形態を取ることが可能であり、さらに、本発明の要旨を逸脱しない範囲で、省略や置換等種々の変更を行うことができる。これら実施形態やその変形は、本明細書等に記載された発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
以下に、本願の出願当初の特許請求の範囲に記載された発明を付記する。
[付記1]
複数の動画データを1つのコーディックでデコードまたはエンコードしながら同時に再生または記録する動画処理装置であって、
デコーダまたはエンコーダに入力または出力する動画データを所定ブロック毎に順番に切り換えながら選択していく制御手段と、
デコーダまたはエンコーダから出力されるデコードまたはエンコード済みの動画データを再生または記録されるまでのあいだ一時的に記憶するバッファメモリと、を有し、
前記所定ブロックを構成するフレームの数、または前記再生または前記記録の速度のうちの少なくとも一方は、動画データ毎に異なっており、
前記制御手段は、動画データ毎に異なる前記所定ブロックを構成するフレームの数、または前記再生または前記記録の速度に応じて、前記動画データの切り換えタイミングの決定と、切り換える動画データの選択を行う、
ことを特徴とする動画処理装置。
[付記2]
前記再生または前記記録の速度は、再生中に変化し、
前記制御手段は、更に、再生中に変化する前記再生または前記記録の速度に応じて、前記動画データの切り換えタイミングの決定と、切り換える動画データの選択を行う、
ことを特徴とする付記1に記載の動画処理装置。
[付記3]
前記再生または前記記録の速度は、前記所定ブロック単位で変化する、
ことを特徴とする付記2に記載の動画処理装置。
[付記4]
前記所定ブロックは、動画データのIDRフレームを区切りとする複数フレームからなる、
ことを特徴とする付記1乃至3の何れか1つに記載の動画処理装置。
[付記5]
前記バッファメモリの容量は、動画データ毎に異なっており、前記制御手段は、更に、動画データ毎に異なる前記バッファメモリの容量に応じて、前記動画データの切り換えタイミングの決定と、切り換える動画データの選択を行う、
ことを特徴とする付記1乃至4の何れか1つに記載の動画処理装置。
[付記6]
前記バッファメモリは、各動画データ毎に、少なくとも前記IDR周期分のフレーム画像を格納可能な容量以上確保する、
ことを特徴とする付記1乃至5の何れか1つに記載の動画処理装置。
[付記7]
再生または記録の対象として指定された各動画データのIDR周期を、再生または記録に先立って特定し、この特定されたIDR周期に応じて各動画データに対応するバッファメモリの容量を動的に変化させる、
ことを特徴とする付記6に記載の動画処理装置。
[付記8]
前記バッファメモリは、各動画データ毎に設けられたFIFO形式のバッファメモリであり、
各FIFOメモリに格納されたデコード済みのフレーム画像データを、各動画データのフレームレートに応じた速度で順次読み出して表示デバイスに転送する表示制御手段を備え、
前記制御手段は、前記所定ブロック単位でデコーダに入力済みの動画データの量を、前記所定ブロックを構成するフレームの数と、各動画データの再生速度に応じて総再生時間に換算し、この総再生時間が等しくなるように、前記所定ブロック単位でデコーダに入力する動画データを選択する、
ことを特徴とする付記1乃至7の何れか1つに記載の動画処理装置。
[付記9]
前記制御手段は、デコーダに入力済みの複数の所定ブロックの総再生時間を、各所定ブロック毎に異なる再生速度と、各所定ブロックを構成するフレームの数とに応じて算出する、
ことを特徴とする付記8に記載の動画処理装置。
[付記10]
前記バッファメモリは、各動画データ毎に設けられたFIFO形式のバッファメモリであり、
各FIFOメモリに格納されたデコードまたはエンコード済みのフレーム画像データを、再生または記録の速度に応じた速度で順次読み出して再生または記録させる制御手段を備え、
前記制御手段は、デコードまたはエンコード中の動画に対応するFIFOメモリ内のデコードまたはエンコード済みデータが所定割合以上になったタイミング、または、デコードまたはエンコード中ではない他の動画に対応するFIFOメモリ内のデコードまたはエンコード済みデータが所定割合以下になったタイミングで他の動画への切り換えを行う、
ことを特徴とする付記5に記載の動画処理装置。
[付記11]
前記1つのコーディックは、デコード機能とエンコード機能とを選択的に処理可能であり、再生する動画データと記録する動画データとを、前記所定ブロック単位で交互に切り換えながらデコードとエンコードを交互に行う、
ことを特徴とする付記1に記載の動画処理装置。
[付記12]
複数の動画データを1つのコーディックでデコードまたはエンコードしながら同時に再生または記録する動画処理装置で実行する動画処理方法であって、
デコーダまたはエンコーダに入力または出力する動画データを所定ブロック毎に順番に切り換えながら選択していく第1のステップと、
デコーダまたはエンコーダから出力されるデコードまたはエンコード済みの動画データを再生または記録されるまでのあいだ一時的にバッファメモリに記憶させる制御をする第2のステップと、を含み、
前記第2のステップは、前記所定ブロックを構成するフレームの数、または前記再生または前記記録の速度のうちの少なくとも一方が動画データ毎に異なる前記所定ブロックを構成するフレームの数、または前記再生または前記記録の速度に応じて、前記動画データの切り換えタイミングの決定と、切り換える動画データの選択を行う第3のステップを、
含むことを特徴とする動画処理方法。
[付記13]
複数の動画データを1つのコーディックでデコードまたはエンコードしながら同時に再生または記録する動画処理装置を制御するコンピュータを、
デコーダまたはエンコーダに入力または出力する動画データを所定ブロック毎に順番に切り換えながら選択していく第1の手段、
デコーダまたはエンコーダから出力されるデコードまたはエンコード済みの動画データを再生または記録されるまでのあいだ一時的にバッファメモリに記憶させる制御をする第2の手段、
として機能させ、
前記第1の手段は、前記所定ブロックを構成するフレームの数、または前記再生または前記記録の速度のうちの少なくとも一方が動画データ毎に異なる前記所定ブロックを構成するフレームの数、または前記再生または前記記録の速度に応じて、前記動画データの切り換えタイミングの決定と、切り換える動画データの選択を行う第3の手段、
として機能させることを特徴とするプログラム。
1・・・動画処理装置,11・・・DRAM,12・・・入力切替部,13・・・エンコーダ/デコーダ,14・・・出力切替部,15・・・動画選択制御部,16・・・IDR周期特定部,17・・・フレームレート変更部,18・・・表示制御部,19・・・表示部,20・・・記憶制御部

Claims (13)

  1. 複数の動画データを1つのコーディックでデコードまたはエンコードしながら同時に再生または記録する動画処理装置であって、
    デコーダまたはエンコーダに入力または出力する動画データを所定ブロック毎に順番に切り換えながら選択していく制御手段と、
    デコーダまたはエンコーダから出力されるデコードまたはエンコード済みの動画データを再生または記録されるまでのあいだ一時的に記憶するバッファメモリと、を有し、
    前記所定ブロックを構成するフレームの数、または前記再生または前記記録の速度のうちの少なくとも一方は、動画データ毎に異なっており、
    前記制御手段は、動画データ毎に異なる前記所定ブロックを構成するフレームの数、または前記再生または前記記録の速度に応じて、前記動画データの切り換えタイミングの決定と、切り換える動画データの選択を行う、
    ことを特徴とする動画処理装置。
  2. 前記再生または記録の速度は、再生中に変化し、
    前記制御手段は、更に、再生中に変化する前記再生または前記記録の速度に応じて、前記動画データの切り換えタイミングの決定と、切り換える動画データの選択を行う、
    ことを特徴とする請求項1に記載の動画処理装置。
  3. 前記再生または前記記録の速度は、前記所定ブロック単位で変化する、
    ことを特徴とする請求項2に記載の動画処理装置。
  4. 前記所定ブロックは、動画データのIDRフレームを区切りとする複数フレームからなる、
    ことを特徴とする請求項1乃至3の何れか1項に記載の動画処理装置。
  5. 前記バッファメモリの容量は、動画データ毎に異なっており、前記制御手段は、更に、動画データ毎に異なる前記バッファメモリの容量に応じて、前記動画データの切り換えタイミングの決定と、切り換える動画データの選択を行う、
    ことを特徴とする請求項1乃至4の何れか1項に記載の動画処理装置。
  6. 前記バッファメモリは、各動画データ毎に、少なくとも前記IDR周期分のフレーム画像を格納可能な容量以上確保する、
    ことを特徴とする請求項1乃至5の何れか1項に記載の動画処理装置。
  7. 再生または記録の対象として指定された各動画データのIDR周期を、再生または記録に先立って特定し、この特定されたIDR周期に応じて各動画データに対応するバッファメモリの容量を動的に変化させる、
    ことを特徴とする請求項6に記載の動画処理装置。
  8. 前記バッファメモリは、各動画データ毎に設けられたFIFO形式のバッファメモリであり、
    各FIFOメモリに格納されたデコード済みのフレーム画像データを、各動画データのフレームレートに応じた速度で順次読み出して表示デバイスに転送する表示制御手段を備え、
    前記制御手段は、前記所定ブロック単位でデコーダに入力済みの動画データの量を、前記所定ブロックを構成するフレームの数と、各動画データの再生速度に応じて総再生時間に換算し、この総再生時間が等しくなるように、前記所定ブロック単位でデコーダに入力する動画データを選択する、
    ことを特徴とする請求項1乃至7の何れか1項に記載の動画処理装置。
  9. 前記制御手段は、デコーダに入力済みの複数の所定ブロックの総再生時間を、各所定ブロック毎に異なる再生速度と、各所定ブロックを構成するフレームの数とに応じて算出する、
    ことを特徴とする請求項8に記載の動画処理装置。
  10. 前記バッファメモリは、各動画データ毎に設けられたFIFO形式のバッファメモリであり、
    各FIFOメモリに格納されたデコードまたはエンコード済みのフレーム画像データを、再生または記録の速度に応じた速度で順次読み出して再生または記録させる制御手段を備え、
    前記制御手段は、デコードまたはエンコード中の動画に対応するFIFOメモリ内のデコードまたはエンコード済みデータが所定割合以上になったタイミング、または、デコードまたはエンコード中ではない他の動画に対応するFIFOメモリ内のデコードまたはエンコード済みデータが所定割合以下になったタイミングで他の動画への切り換えを行う、
    ことを特徴とする請求項5に記載の動画処理装置。
  11. 前記1つのコーディックは、デコード機能とエンコード機能とを選択的に処理可能であり、再生する動画データと記録する動画データとを、前記所定ブロック単位で交互に切り換えながらデコードとエンコードを交互に行う、
    ことを特徴とする請求項1に記載の動画処理装置。
  12. 複数の動画データを1つのコーディックでデコードまたはエンコードしながら同時に再生または記録する動画処理装置で実行する動画処理方法であって、
    デコーダまたはエンコーダに入力または出力する動画データを所定ブロック毎に順番に切り換えながら選択していく第1のステップと、
    デコーダまたはエンコーダから出力されるデコードまたはエンコード済みの動画データを再生または記録されるまでのあいだ一時的にバッファメモリに記憶させる制御をする第2のステップと、を含み、
    前記第2のステップは、前記所定ブロックを構成するフレームの数、または前記再生または前記記録の速度のうちの少なくとも一方が動画データ毎に異なる前記所定ブロックを構成するフレームの数、または前記再生または前記記録の速度に応じて、前記動画データの切り換えタイミングの決定と、切り換える動画データの選択を行う第3のステップを、
    含むことを特徴とする動画処理方法。
  13. 複数の動画データを1つのコーディックでデコードまたはエンコードしながら同時に再生または記録する動画処理装置を制御するコンピュータを、
    デコーダまたはエンコーダに入力または出力する動画データを所定ブロック毎に順番に切り換えながら選択していく第1の手段、
    デコーダまたはエンコーダから出力されるデコードまたはエンコード済みの動画データを再生または記録されるまでのあいだ一時的にバッファメモリに記憶させる制御をする第2の手段、
    として機能させ、
    前記第1の手段は、前記所定ブロックを構成するフレームの数、または前記再生または前記記録の速度のうちの少なくとも一方が動画データ毎に異なる前記所定ブロックを構成するフレームの数、または前記再生または前記記録の速度に応じて、前記動画データの切り換えタイミングの決定と、切り換える動画データの選択を行う第3の手段、
    として機能させることを特徴とするプログラム。
JP2012207344A 2012-09-20 2012-09-20 動画処理装置、動画処理方法及びプログラム Pending JP2014064124A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012207344A JP2014064124A (ja) 2012-09-20 2012-09-20 動画処理装置、動画処理方法及びプログラム
US13/973,768 US20140079139A1 (en) 2012-09-20 2013-08-22 Moving image processing apparatus that processes a plurality of moving image data sets
CN201310421503.1A CN103686180B (zh) 2012-09-20 2013-09-16 动态图像处理装置、动态图像处理方法以及记录介质
KR1020130111571A KR101570907B1 (ko) 2012-09-20 2013-09-17 동화상 처리 장치 및 동화상 처리 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012207344A JP2014064124A (ja) 2012-09-20 2012-09-20 動画処理装置、動画処理方法及びプログラム

Publications (2)

Publication Number Publication Date
JP2014064124A true JP2014064124A (ja) 2014-04-10
JP2014064124A5 JP2014064124A5 (ja) 2014-11-13

Family

ID=50274436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012207344A Pending JP2014064124A (ja) 2012-09-20 2012-09-20 動画処理装置、動画処理方法及びプログラム

Country Status (4)

Country Link
US (1) US20140079139A1 (ja)
JP (1) JP2014064124A (ja)
KR (1) KR101570907B1 (ja)
CN (1) CN103686180B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102271118B1 (ko) * 2020-01-22 2021-06-30 주식회사 아틴스 영상 저장 장치 및 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001291318A (ja) * 2000-04-04 2001-10-19 Mitsubishi Electric Corp 記録再生装置およびディジタル放送受信機
JP2006014256A (ja) * 2004-05-28 2006-01-12 Sony Corp 映像音声データ記録再生装置
WO2006040917A1 (ja) * 2004-10-12 2006-04-20 Sony Corporation データ構造、情報処理装置および情報処理方法、送信装置および送信方法、多重化装置および多重化方法、並びにプログラム
JP2008072336A (ja) * 2006-09-13 2008-03-27 Sony Computer Entertainment Inc 復号装置および復号方法
JP2008282481A (ja) * 2007-05-11 2008-11-20 Mitsubishi Electric Corp データ記録再生装置及びデータ記録装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7215871B2 (en) * 2001-07-27 2007-05-08 Thomson Licensing Changing a playback speed for video presentation recorded in a field structure format
JP4174463B2 (ja) * 2004-09-14 2008-10-29 Necパーソナルプロダクツ株式会社 動画像編集装置
US20060174309A1 (en) * 2005-01-28 2006-08-03 Sbc Knowledge Ventures, L.P. System and method of managing set top box memory
JP2012137900A (ja) * 2010-12-27 2012-07-19 Hitachi Consumer Electronics Co Ltd 映像出力システム、映像出力方法及びサーバ装置
JP5377589B2 (ja) 2011-07-07 2013-12-25 三菱電機株式会社 再生方法、再生装置、光ディスク

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001291318A (ja) * 2000-04-04 2001-10-19 Mitsubishi Electric Corp 記録再生装置およびディジタル放送受信機
JP2006014256A (ja) * 2004-05-28 2006-01-12 Sony Corp 映像音声データ記録再生装置
WO2006040917A1 (ja) * 2004-10-12 2006-04-20 Sony Corporation データ構造、情報処理装置および情報処理方法、送信装置および送信方法、多重化装置および多重化方法、並びにプログラム
JP2008072336A (ja) * 2006-09-13 2008-03-27 Sony Computer Entertainment Inc 復号装置および復号方法
JP2008282481A (ja) * 2007-05-11 2008-11-20 Mitsubishi Electric Corp データ記録再生装置及びデータ記録装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102271118B1 (ko) * 2020-01-22 2021-06-30 주식회사 아틴스 영상 저장 장치 및 방법
WO2021149892A1 (en) * 2020-01-22 2021-07-29 Atins Inc. Apparatus and method for recording video data

Also Published As

Publication number Publication date
CN103686180A (zh) 2014-03-26
KR101570907B1 (ko) 2015-11-20
CN103686180B (zh) 2017-09-22
KR20140043663A (ko) 2014-04-10
US20140079139A1 (en) 2014-03-20

Similar Documents

Publication Publication Date Title
JP4476261B2 (ja) 復号装置および復号方法
JP5258885B2 (ja) 符号化ストリーム再生装置及び符号化ストリーム再生方法
US20100166081A1 (en) Video stream processing apparatus and control method, program and recording medium for the same
US8577161B2 (en) Reproduction apparatus
JP2009033640A (ja) 画像復号化装置
EP2629514B1 (en) Video playback device and video playback method
JP2004364211A (ja) 動画像復号化装置
JP2009111881A (ja) 映像再生装置、映像再生方法及び映像再生処理用プログラム
JP2014064124A (ja) 動画処理装置、動画処理方法及びプログラム
JP2003324690A (ja) 映像記録再生装置
KR101526255B1 (ko) 전자 기기, 동영상 재생 장치, 동영상 디코딩 방법, 및 기록 매체
JP2007109329A (ja) 画像データ記録装置、画像データ再生装置、画像データ記録方法、プログラム及び記録媒体
JP4433319B2 (ja) 信号再生装置
JP4701021B2 (ja) データ処理装置及びデータ処理方法
JP2001231035A (ja) 復号同期制御装置、復号装置、及び復号同期制御方法
JP2014127774A (ja) 撮像装置
JP2013005054A (ja) 再生装置及び再生方法
JP2012100162A (ja) 画像デコード装置及びデコードプログラム
JP2009100104A (ja) 動画像再生装置,およびその処理方法およびそのプログラム
JP2004343201A (ja) 記録装置
JP5925020B2 (ja) 再生装置
JP2013058853A (ja) 動画再生装置、動画再生方法及びプログラム
JP5930807B2 (ja) 撮像装置
JP5511739B2 (ja) 記録装置及び記録方法
JP2005260440A (ja) 画像音声記録再生装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140922

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140922

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20140925

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20141016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141028

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150605

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150616

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20150703