JP2014063033A - 基板、表示パネルおよび表示装置 - Google Patents

基板、表示パネルおよび表示装置 Download PDF

Info

Publication number
JP2014063033A
JP2014063033A JP2012208128A JP2012208128A JP2014063033A JP 2014063033 A JP2014063033 A JP 2014063033A JP 2012208128 A JP2012208128 A JP 2012208128A JP 2012208128 A JP2012208128 A JP 2012208128A JP 2014063033 A JP2014063033 A JP 2014063033A
Authority
JP
Japan
Prior art keywords
substrate
light
pixels
display
gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012208128A
Other languages
English (en)
Other versions
JP2014063033A5 (ja
JP6017904B2 (ja
Inventor
Isamu Kobori
勇 小堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2012208128A priority Critical patent/JP6017904B2/ja
Priority to US14/017,704 priority patent/US8872415B2/en
Priority to CN201310412888.5A priority patent/CN103682058B/zh
Publication of JP2014063033A publication Critical patent/JP2014063033A/ja
Publication of JP2014063033A5 publication Critical patent/JP2014063033A5/ja
Application granted granted Critical
Publication of JP6017904B2 publication Critical patent/JP6017904B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V13/00—Producing particular characteristics or distribution of the light emitted by means of a combination of elements specified in two or more of main groups F21V1/00 - F21V11/00
    • F21V13/02—Combinations of only two kinds of elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】色合いの視野角依存性を低減しつつ、画像ボケおよびコントラストの低下を抑制することの可能な基板、そのような基板を１つまたは複数、備えた表示パネル、ならびに、そのような表示パネルを備えた表示装置を提供する。
【解決手段】本技術の基板は、発光色の互いに異なる複数種類の発光素子を含み、かつ共通の配線基板上に２次元配置された複数の画素を備えている。この基板は、さらに、複数の光散乱部と、遮光部とを備えている。各光散乱部は、画素の直上に、画素ごとに設けられている。遮光部は、互いに隣接する画素間の間隙、または、配線基板の法線方向から見たときに間隙と対向する対向領域に設けられている。
【選択図】図６

Description

本技術は、画素ごとに複数の発光ダイオード（ＬＥＤ）を含む基板、およびその基板を１つまたは複数、備えた表示パネルに関する。本技術は、また、上記の表示パネルを備えた表示装置に関する。
近年、無機物で青色光を発する発光ダイオード（ＬＥＤ）における輝度向上に伴い、赤色、緑色および青色の３原色の発光をＬＥＤで行うフルカラーＬＥＤディスプレイが提案されている（特許文献１参照）。フルカラーＬＥＤディスプレイでは、１画素に含まれる各発光色のＬＥＤにおいて、光の指向性が互いに等しくなっていることが、色合いの視野角依存性をなくす点で非常に重要である。しかし、実際には、１画素に含まれる各発光色のＬＥＤにおいて、光の指向性が互いに微妙に異なるので、色合いの視野角依存性を低減する方策が必要となる。
例えば、特許文献２には、画素ごとに、発光色の互いに異なる複数の無機ＥＬ(Electro Luminescence)を含む表示装置において、無機ＥＬの光取り出し側に光散乱体を設けることが記載されている。この光散乱体をＬＥＤの光取り出し側に設けることで、色合いの視野角依存性を低減することが可能である。また、例えば、特許文献３には、対向基板の前面のうち表示領域全体に拡散フィルムを設けることが記載されている。
特開２００９−２７２５９１号公報 特開２００２−２７０３６５号公報 特開２００３−１６２２２９号公報
しかし、上述したように、特許文献２に記載の光散乱体をＬＥＤの光取り出し側に設けた場合、互いに隣り合う画素間には、ＬＥＤから発せられた光を遮るものがないので、ＬＥＤから発せられた光が隣の画素に侵入し、画像ボケが生じてしまう。また、特許文献３に記載の拡散フィルムを表示領域全体に形成した場合、ＬＥＤから発せられた光が拡散フィルム内を伝播し、所望の場所とは異なる場所から出射されるので、画像ボケが生じてしまう。さらに、拡散フィルムが外光を反射するので、コントラストが低下してしまう。
本技術はかかる問題点に鑑みてなされたもので、その目的は、色合いの視野角依存性を低減しつつ、画像ボケおよびコントラストの低下を抑制することの可能な基板、そのような基板を１つまたは複数、備えた表示パネル、ならびに、そのような表示パネルを備えた表示装置を提供することにある。
本技術の基板は、発光色の互いに異なる複数種類の発光素子を含み、かつ共通の配線基板上に２次元配置された複数の画素を備えている。この基板は、さらに、複数の光散乱部と、遮光部とを備えている。各光散乱部は、画素の直上に、画素ごとに設けられている。遮光部は、互いに隣接する画素間の間隙、または、配線基板の法線方向から見たときに間隙と対向する対向領域に設けられている。
本技術の表示パネルは、１または複数の基板を備えている。この基板は、上記の基板と同一の構成要素を有している。
本技術の表示装置は、１または複数の基板を有する表示パネルを備えている。この基板は、上記の基板と同一の構成要素を有している。
本技術の基板、表示パネルおよび表示装置では、共通の配線基板上に２次元配置された各画素の直上に、光散乱部が画素ごとに別個に設けられている。これにより、各画素から発せられた光は、光散乱部によって散乱されるので、色合いの視野角依存性が低減される。さらに、本技術では、互いに隣接する画素間の間隙、または、配線基板の法線方向から見たときに間隙と対向する対向領域に、遮光部が設けられている。つまり、光散乱部は各画素の直上をまたいで形成されておらず、配線基板の法線方向から見ると、各光散乱部は、遮光部に囲まれている。これにより、各画素から発せられた光が光散乱部内を伝播し、所望の場所とは異なる場所から出射されることがなく、さらに、各画素から発せられた光のうち斜めに伝播する成分は、遮光部によって遮られる。
本技術の基板、表示パネルおよび表示装置によれば、共通の配線基板上に２次元配置された各画素の直上に、光散乱部を画素ごとに別個に設け、さらに、互いに隣接する画素間の間隙、または、配線基板の法線方向から見たときに間隙と対向する対向領域に、遮光部を設けたので、色合いの視野角依存性を低減しつつ、画像ボケおよびコントラストの低下を抑制することができる。
本技術の一実施の形態に係る表示装置の一例を表す斜視図である。 図１の実装基板の構成の一例を表す斜視図である。 図１の実装基板の構成の他の例を表す斜視図である。 図２、図３の実装基板のレイアウトの一例を表す平面図である。 図１の表示装置の断面構成の一例を表す図である。 図５の表示装置の他の断面構成例を表す図である。 図２、図３の実装基板のレイアウトの他の例を表す平面図である。 図１の表示装置の断面構成の第１変形例を表す図である。 図８の表示装置の他の断面構成例を表す図である。 図１の実装基板のレイアウトの一変形例を表す平面図である。 図１の実装基板のレイアウトの他の変形例を表す平面図である。 図１の表示装置の断面構成の第２変形例を表す図である。 図１の表示装置の断面構成の第３変形例を表す図である。 図１の表示装置の断面構成の第４変形例を表す図である。 図１の表示装置の断面構成の第５変形例を表す図である。 図６〜図９、図１２〜図１５の表示装置における対向基板の断面構成の第１変形例を表す図である。 図６〜図９、図１２〜図１５の表示装置における対向基板の断面構成の第２変形例を表す図である。 図１の表示装置の断面構成の第６変形例を表す図である。 図１の表示装置の断面構成の第７変形例を表す図である。 図１の表示装置の断面構成の第８変形例を表す図である。 図１の表示装置の断面構成の第９変形例を表す図である。 図１の表示装置の断面構成の第１０変形例を表す図である。 図１の表示装置の断面構成の第１１変形例を表す図である。 図１の表示装置の断面構成の第１２変形例を表す図である。 図１の表示装置の断面構成の第１３変形例を表す図である。 図１の表示装置の断面構成の第１４変形例を表す図である。 図１の表示装置の断面構成の第１５変形例を表す図である。 図２４〜図２７の表示装置における対向基板の断面構成の第１変形例を表す図である。 図２４〜図２７の表示装置における対向基板の断面構成の第２変形例を表す図である。 図１の表示装置の断面構成の第１６変形例を表す図である。 図１の表示装置の断面構成の第１７変形例を表す図である。 図１の表示装置の断面構成の第１８変形例を表す図である。 図１の表示装置の断面構成の第１９変形例を表す図である。 各図に記載されている構成要素の対応関係をまとめた図である。
以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。

１．実施の形態（図１〜図１３）
２．変形例（図１４〜図３３）
３．実施例
＜１．実施の形態＞
[構成]
図１は、本技術の一実施の形態に係る表示装置１の概略構成の一例を斜視的に表したものである。本実施の形態の表示装置１は、いわゆるＬＥＤディスプレイと呼ばれるものであり、表示画素としてＬＥＤが用いられたものである。この表示装置１は、例えば、図１に示したように、表示パネル１０と、表示パネル１０（具体的には後述する発光装置４０）を駆動する駆動回路２０とを備えている。
（表示パネル１０）
表示パネル１０は、実装基板１０Ａと、対向基板１０Ｂとを互いに重ね合わせたものである。対向基板１０Ｂの表面が映像表示面となっており、中央部分に表示領域を有し、その周囲に、非表示領域であるフレーム領域を有している。
（実装基板１０Ａ）
図２、図３は、実装基板１０Ａの構成の一例を表したものである。実装基板１０Ａは、例えば、図２に示したように、１枚の基板で構成されていてもよいし、例えば、図３に示したように２次元配置された複数の実装基板１０Ｃで構成されていてもよい。図４は、実装基板１０Ａ（または実装基板１０Ｃ）の対向基板１０Ｂ側の表面のうち表示領域に対応する領域のレイアウトの一例を表したものである。実装基板１０Ａ（または実装基板１０Ｃ）は、当該実装基板１０Ａ（または当該実装基板１０Ｃ）の表面のうち表示領域に対応する領域に、例えば、複数のＹ配線１４と、複数のＸ配線１５とを有している。Ｙ配線１４およびＸ配線１５は、例えば、実装基板１０Ａ（または実装基板１０Ｃ）の内部に形成されており、発光装置４０（後述）を実装する実装面には形成されていない。
Ｙ配線１４は、映像信号に応じた信号が駆動回路２０によって入力されるデータ配線である。映像信号に応じた信号は、例えば、発光装置４０のオン期間（発光期間）を制御する信号である。複数のＹ配線１４は、所定の方向（図中では列方向）に延在して形成されており、かつ所定のピッチで並列配置されている。
Ｘ配線１５は、発光装置４０を選択する信号が駆動回路２０によって入力されるスキャン配線である。発光装置４０を選択する信号は、例えば、発光装置４０に対して駆動電流を供給する信号である。複数のＸ配線１５は、Ｙ配線１４と交差（例えば直交）する方向（図中では行方向）に延在して形成されており、かつ所定のピッチで並列配置されている。Ｙ配線１４およびＸ配線１５は、例えば、Ｃｕ（銅）などの導電性材料からなる。Ｘ配線１５は、例えば、Ｙ配線１４よりも深い層内、具体的には、後述の支持基板１１とＹ配線１４を含む層との間の層内に配置されている。
実装基板１０Ａは、表示画素に相当する複数の発光装置４０を有している。複数の発光装置４０は、例えば、Ｙ配線１４と平行な方向およびＸ配線１５と平行な方向に並んで配置されている。つまり、複数の発光装置４０は、表示領域内において２次元配置されている。各発光装置４０は、導電性の接続部１９Ａを介して、Ｙ配線１４と電気的に接続されるとともに、導電性の接続部１９Ｂを介して、Ｘ配線１５と電気的に接続されている。
図５、図６は、表示パネル１０の断面構成の一例を表したものである。図５には、表示パネル１０をＸ軸方向と平行な方向に切断したときの断面構成の一例が示されている。図６には、表示パネル１０をＹ軸方向と平行な方向に切断したときの断面構成の一例が示されている。図７は、実装基板１０Ａ（または実装基板１０Ｃ）の上面構成の一例を表したものである。
実装基板１０Ａは、例えば、図５、図６に示したように、共通の配線基板３０上に複数の発光装置４０が実装されたものである。配線基板３０は、例えば、支持基板１１上に、層間絶縁膜１２および層間絶縁膜１３をこの順に積層して構成されたものである。支持基板１１は、例えば、ガラス基板、または樹脂基板などからなる。層間絶縁膜１２および層間絶縁膜１３は、例えば、ＳｉＮ、ＳｉＯ2、またはＡｌ2Ｏ3からなる。ここで、層間絶縁膜１３は、支持基板１１の最表面を構成する層であり、Ｙ配線１４が、例えば、最表層である層間絶縁膜１３と同一層内に形成されている。このとき、Ｙ配線１４は、層間絶縁膜１３と同一層内に形成された導電性の接続部１６を介して接続部１９Ａに電気的に接続されている。一方、Ｘ配線１５は、例えば、支持基板１１と層間絶縁膜１３との間の層内に形成されており、例えば、層間絶縁膜１２と同一層内に形成されている。このとき、Ｘ配線１５は、層間絶縁膜１２，１３と同一層内に形成された導電性の接続部１７，１８を介して接続部１９Ｂに電気的に接続されている。
実装基板１０Ａは、さらに、例えば、図５〜図７に示したように、表示画素に相当するひとかたまりの発光装置群（複数の発光装置４０）の直上に、表示画素ごとに１つずつ設けられた複数の光散乱部５０を有している。光散乱部５０は、表示画素の上面に接して形成されている。各光散乱部５０は、互いに接しておらず、所定の間隙を介して配置されている。つまり、各光散乱部５０は、隣接する表示画素にまでまたがって形成されておらず、隣接する表示画素の直上の光散乱部５０とは空間分離されている。各光散乱部５０の大きさは、概ね、表示画素の上面と同等の大きさとなっている。
実装基板１０Ａは、さらに、例えば、図５〜図７に示したように、互いに隣接する表示画素間の間隙に設けられた遮光部６０を有している。遮光部６０は、配線基板３０の法線方向から見たときに、互いに隣接する表示画素間の間隙全体を覆うように形成されている。遮光部６０は、表示画素の側面に接して形成されている。従って、配線基板３０の法線方向から見ると、各光散乱部５０は、遮光部６０に囲まれている。遮光部６０の上面には、光散乱部５０によって覆われていない露出領域が存在している。遮光部６０の露出領域は、互いに隣接する光散乱部５０間の間隙に存在している。なお、遮光部６０は、互いに隣接する表示画素間の間隙だけでなく、例えば、互いに隣接する発光装置４０間の間隙にも設けられていてもよい。各光散乱部５０は、例えば、遮光部６０が形成された後に形成されており、各光散乱部５０の端部が、遮光部６０の上面に接している。
なお、図８、図９に示したように、光散乱部５０が発光装置４０の直上に、発光装置４０ごとに１つずつ設けられていてもよい。この場合、光散乱部５０の大きさは、概ね、発光装置４０の上面と比べて、同等の大きさまたは若干小さな大きさとなっている。また、この場合、遮光部６０は、例えば、光散乱部５０が形成された後に形成されており、各光散乱部５０の端部（または端面）が、遮光部６０によって埋め込まれている。
光散乱部５０は、表示画素内の各発光装置４０から発せられた光を散乱させ、表示画素から発せられた光の色合いの視野角依存性を低減するようになっている。光散乱部５０は、０よりも大きなヘイズ値を有しており、やや白濁している。光散乱部５０は、表示画素内の各発光装置４０の上面に接している。光散乱部５０は、例えば、複数の散乱体をバインダー内に分散させた塗料を固化させたものである。バインダーは、例えば、シリコーンを主成分とする材料によって構成されている。散乱体は、例えば、酸化チタンによって構成されている。
遮光部６０は、表示画素内の各発光装置４０から発せられた光が他の表示画素内に侵入するのを抑制するものである。遮光部６０は、例えば、各発光装置４０から発せられた光を吸収する材料を含んで構成されており、例えば、カーボンをシリコーン内に分散させた塗料を固化させたものである。
（対向基板１０Ｂ）
対向基板１０Ｂは、所定の間隙を介して、配線基板３０と対向する位置に配置されている。対向基板１０Ｂは、例えば、図５に示したように、支持基板２１と、支持基板２１の実装基板１０Ａ側に形成されたブラックマトリクス２２とを有している。ブラックマトリクス２２は、配線基板３０の法線方向から見たときに、互いに隣接する表示画素間の間隙と対向する対向領域に設けられている。支持基板２１は、各発光装置４０から発せられた光を透過する光透過性の基板であり、例えば、ガラス基板、または透明樹脂基板などからなる。ブラックマトリクス２２は、各発光装置４０から発せられた光を吸収するようになっており、例えば、例えば、カーボンをシリコーン内に分散させた塗料を固化させたものである。
次に、発光装置４０の内部構成について説明する。発光装置４０は、例えば、ＬＥＤチップである。ＬＥＤチップは、マイクロメータオーダーのチップサイズとなっており、例えば、数１０μｍ角となっている。ＬＥＤチップは、例えば、導電型の互いに異なる半導体層で活性層を挟み込んだ積層構造を含む半導体層と、この半導体層の共通の面（同一面）に配置された２つの電極とを有している。一方の電極は、発光装置４０の半導体層内の一方の導電型の半導体層と電気的に接続されており、他方の電極は、発光装置４０の半導体層内の他方の導電型の半導体層と電気的に接続されている。なお、全ての発光装置４０の構造が互いに等しくなっていてもよいし、発光装置４０の構造が、発光色ごとに異なっていてもよい。
表示画素に相当するひとかたまりの発光装置群には、発光色の互いに異なる複数種類の発光装置４０が含まれている。上記発光装置群には、例えば、赤色光を発する発光装置４０と、緑色光を発する発光装置４０と、青色光を発する発光装置４０とが含まれている。この場合、各表示画素からは、３原色の光が発せられる。なお、上記発光装置群には、例えば、赤色光を発する発光装置４０と、緑色光を発する発光装置４０と、青色光を発する発光装置４０と、シアン色、マゼンダ色もしくは白色を発する発光装置４０が含まれていてもよい。この場合、各表示画素からは、４色の光が発せられる。
なお、上記発光装置群に含まれる複数の発光装置４０が、例えば、素子基板上に実装され、さらに、絶縁性の樹脂で素子基板に固定されていてもよい。この場合、上記発光装置群は、例えば、図１０に示したように、複数種類の発光色を発する発光装置４０Ｘとなる。このとき、各光散乱部５０は、発光装置４０Ｘの直上に、発光装置４０Ｘごとに１つずつ設けられている。各光散乱部５０は、互いに接しておらず、所定の間隙を介して配置されている。つまり、各光散乱部５０は、隣接する発光装置４０Ｘにまでまたがって形成されておらず、隣接する発光装置４０Ｘの直上の光散乱部５０とは空間分離されている。光散乱部５０の大きさは、例えば、図１１、図１２に示したように、概ね、発光装置４０Ｘの上面と同等の大きさとなっている。このとき、光散乱部５０は、例えば、遮光部６０が形成された後に形成されており、各光散乱部５０の端部が、遮光部６０の上面に接している。
なお、光散乱部５０の大きさが、例えば、図１３に示したように、概ね、発光装置４０の上面と比べて、同等の大きさまたは若干小さな大きさとなっていてもよい。この場合、遮光部６０は、例えば、光散乱部５０が形成された後に形成されており、各光散乱部５０の端部（または端面）が、遮光部６０によって埋め込まれている。
［製造方法］
次に、実装基板１０Ａ（または実装基板１０Ｃ）の製造方法の一例について説明する。まず、発光色の互いに異なる複数種類の発光装置４０を含む複数の表示画素が共通の配線基板３０上に２次元配置された基板を用意する。次に、その基板の表面であって、かつ、互いに隣接する表示画素間の間隙に遮光部６０を形成する。続いて、表示画素の直上に、表示画素ごとに別個に光散乱部５０を形成する。例えば、表示画素の上面に接するように、光散乱部５０を形成する。このようにして、実装基板１０Ａ（または実装基板１０Ｃ）が製造される。
なお、以下の方法によっても、実装基板１０Ａ（または実装基板１０Ｃ）を製造することが可能である。まず、発光色の互いに異なる複数種類の発光装置４０を含む複数の表示画素が共通の配線基板３０上に２次元配置された基板を用意する。次に、表示画素の直上に、表示画素ごとに別個に光散乱部５０を形成する。例えば、表示画素の上面に接するように、光散乱部５０を形成する。続いて、上述の基板の表面であって、かつ、互いに隣接する表示画素間の間隙に遮光部６０を形成する。このようにして、実装基板１０Ａ（または実装基板１０Ｃ）が製造される。
［作用・効果］
次に、表示装置１の作用、効果について説明する。本実施の形態の表示装置１では、共通の配線基板３０上に２次元配置された各表示画素の直上に、光散乱部５０が表示画素ごとに別個に設けられている。これにより、各表示画素から発せられた光は、光散乱部５０によって散乱されるので、色合いの視野角依存性が低減される。また、本実施の形態では、互いに隣接する表示画素間の間隙に、遮光部６０が設けられており、さらに、配線基板３０の法線方向から見たときに、互いに隣接する表示画素間の間隙と対向する対向領域に、ブラックマトリクス２２が設けられている。つまり、光散乱部５０は各表示画素の直上をまたいで形成されておらず、配線基板３０の法線方向から見ると、各光散乱部５０は、遮光部６０およびブラックマトリクス２２に囲まれている。これにより、各表示画素から発せられた光が光散乱部５０内を伝播し、所望の場所とは異なる場所から出射されることがない。さらに、各表示画素から発せられた光のうち斜めに伝播する成分は、遮光部６０およびブラックマトリクス２２によって遮られる。その結果、色合いの視野角依存性を低減しつつ、画像ボケおよびコントラストの低下を抑制することができる。
また、本実施の形態では、色合いの視野角依存性が、光散乱部５０の作用を利用して低減されるので、タイリング技術を駆使したり、光学補償フィルムを用いたりすることにより、色合いの視野角依存性を低減しようとした場合と比べて、より簡易に、しかも、より確実に、色合いの視野角依存性を低減することができる。
＜２．変形例＞
[変形例１]
上記実施の形態において、例えば、図１４、図１５に示したように、遮光部６０が省略されていてもよい。このようにした場合であっても、各表示画素から発せられた光のうち斜めに伝播する成分は、ブラックマトリクス２２によって遮られる。その結果、色合いの視野角依存性を低減しつつ、画像ボケを抑制することができる。
[変形例２]
上記実施の形態において、例えば、図１６に示したように、ブラックマトリクス２２が省略されていてもよい。このようにした場合であっても、各表示画素から発せられた光のうち斜めに伝播する成分は、遮光部６０によって遮られる。その結果、色合いの視野角依存性を低減しつつ、画像ボケを抑制することができる。
[変形例３]
上記実施の形態において、例えば、図１７に示したように、支持基板２１の、配線基板３０側の表面に、ブラックマトリクス２２とともにカラーフィルタ２３が設けられていてもよい。カラーフィルタ２３は、支持基板２１に支持されており、各表示画素の直上に形成されている。カラーフィルタ２３は、直下の発光装置４０から発せられる光と同色の光を選択的に透過させるものである。そのため、カラーフィルタ２３は、隣接する他の発光装置４０から発せられた光を遮断することができる。従って、カラーフィルタ２３を設けることによって、画像ボケをより一層、抑制することができる。
[変形例４]
上記変形例３において、例えば、図１８、図１９に示したように、遮光部６０が省略されていてもよい。このようにした場合であっても、各表示画素から発せられた光のうち斜めに伝播する成分は、ブラックマトリクス２２によって遮られる。その結果、色合いの視野角依存性を低減しつつ、画像ボケを抑制することができる。
[変形例５]
上記変形例２において、例えば、図２０、図２１、図２２および図２３に示したように、支持基板２１の、配線基板３０側の表面に、カラーフィルタ２３が設けられていてもよい。このとき、カラーフィルタ２３は、支持基板２１の、配線基板３０側の表面全体に設けられていてもよい。このようにした場合には、カラーフィルタ２３の作用によって、画像ボケをより一層、抑制することができる。
[変形例６]
上記実施の形態において、例えば、図２４、図２５に示したように、光散乱部５０が、配線基板３０側から、支持基板２１側に移転されていてもよい。また、上記変形例１において、例えば、図２６、図２７に示したように、光散乱部５０が、配線基板３０側から、支持基板２１側に移転されていてもよい。また、上記変形例２において、例えば、図２８に示したように、光散乱部５０が、配線基板３０側から、支持基板２１側に移転されていてもよい。また、上記変形例３において、例えば、図２９に示したように、光散乱部５０が、配線基板３０側から、支持基板２１側に移転されていてもよい。また、上記変形例４において、例えば、図３０、図３１に示したように、光散乱部５０が、配線基板３０側から、支持基板２１側に移転されていてもよい。また、上記変形例５において、例えば、図図３２、図３３に示したように、光散乱部５０が、配線基板３０側から、支持基板２１側に移転されていてもよい。なお、カラーフィルタ２３および光散乱部５０が支持基板２１に積層される場合には、カラーフィルタ２３が光散乱部５０よりも支持基板２１側に配置される。
このとき、光散乱部５０は、支持基板２１に支持されており、かつ、表示画素の直上に、表示画素ごとに１つずつ設けられている。このようにした場合であっても、各表示画素から発せられた光は、光散乱部５０によって散乱されるので、色合いの視野角依存性を低減することができる。また、光散乱部５０が各表示画素の直上に、表示画素ごとに別個に設けられているので、光散乱部が表示領域全体に形成されている場合と比べて、高いコントラストを得ることができる。
なお、図３４において、各図に記載されている構成要素の対応関係をまとめておく。なお、図３４において、「下ＢＬ」とは、遮光部６０を指しており、「下ＳＬ」とは、配線基板３０側に配置された光散乱部５０を指している。また、図３４において、「上ＢＬ」とは、ブラックマトリクス２２を指しており、「上ＣＬ」とは、カラーフィルタ２３を指しており、「上ＳＬ」とは、支持基板２１側に配置された光散乱部５０を指している。また、図３４において、○とは、対応する構成要素を備えていることを指しており、×とは、対応する構成要素を備えていないことを指している。
＜３．実施例＞
次に、表示装置１の実施例について、比較例と対比しつつ説明する。本実施例に係る表示装置では、Ｒ，Ｇ，ＢのＬＥＤを各色１つずつ、表示画素に設け、表示画素に含まれるＲ，Ｇ，Ｂの３個のＬＥＤを、横５０μｍ、縦１００μｍの領域内に配置した。各ＬＥＤを、支持基板に実装し、支持基板とは反対側に光が出射されるようにした。横２７０μｍ、縦２８６μｍのピッチで、縦６２５ｍｍ、横１１０７ｍｍの領域に、各表示画素をマトリックス状に配置し、横４０９６個、縦２１８０個のＬＥＤを配置した。各ＬＥＤのチップサイズを、１７．５μｍ角とした。
各ＬＥＤの直上に、ＬＥＤごとに１つずつ、１８μｍ角の散乱層を形成した。散乱層は、信越化学シリコーンＫＥＲ６０７５に、粒径約２μｍの酸化チタンを５ｗｔ％分散させた塗料を、スクリーン印刷法で厚さ約２０μｍになるように塗布した。次に、スクリーン印刷法で、各表示画素間を光吸収製の黒色レジストで埋め込んだ。表示画素内には黒色レジストを塗布しなかった。このようにして、実施例に係る表示装置を作成した。
一方、比較例に係る表示装置では、ＬＥＤの直上を含む表面全体に、上記と同様の方法で作成した塗料を塗布して、散乱層を形成した。
実施例に係る表示装置では、隣接する画素への光入射がなくなり、画像のボケが抑えられていた。また、視野角による色合いの変化はなかった。一方、比較例に係る表示装置では、視野角による色合いの変化はなかったが、画像のボケがやや見られ、解像度の低下がみられた。
また、例えば、本技術は以下のような構成を取ることができる。
（１）
発光色の互いに異なる複数種類の発光素子を含み、かつ共通の配線基板上に２次元配置された複数の画素と、
前記画素の直上に、前記画素ごとに設けられた複数の光散乱部と、
互いに隣接する画素間の間隙、または、前記配線基板の法線方向から見たときに前記間隙と対向する対向領域に設けられた遮光部と
を備えた
基板。
（２）
前記遮光部は、前記配線基板の法線方向から見たときに前記間隙全体を覆うように形成され、
前記光散乱部は、前記画素に接して形成されている
（１）に記載の基板。
（３）
所定の間隙を介して、前記配線基板と対向する位置に配置された対向基板を備え、
前記遮光部および前記光散乱部は、ともに、前記対向基板に支持され、
前記遮光部は、前記配線基板の法線方向から見たときに前記対向領域全体を覆うように形成されている
（１）に記載の基板。
（４）
前記画素の直上に形成され、かつ前記対向基板に支持されたカラーフィルタを備えた
（３）に記載の基板。
（５）
１または複数の基板を備え、
前記基板は、
発光色の互いに異なる複数種類の発光素子を含み、かつ共通の配線基板上に２次元配置された複数の画素と、
前記画素の直上に、前記画素ごとに設けられた複数の光散乱部と、
互いに隣接する画素間の間隙、または、前記配線基板の法線方向から見たときに前記間隙と対向する対向領域に設けられた遮光部と
を有する
表示パネル。
（６）
１または複数の基板を有する表示パネルを備え、
前記基板は、
発光色の互いに異なる複数種類の発光素子を含み、かつ共通の配線基板上に２次元配置された複数の画素と、
前記画素の直上に、前記画素ごとに設けられた複数の光散乱部と、
互いに隣接する画素間の間隙、または、前記配線基板の法線方向から見たときに前記間隙と対向する対向領域に設けられた遮光部と
を有する
表示装置。
１…表示装置、１０…表示パネル、１０Ａ，１０Ｃ…実装基板、１０Ｂ…対向基板、１１，２１…支持基板、１２，１３…層間絶縁膜、１４…Ｙ配線、１５…Ｘ配線、１６，１７，１８，１９Ａ，１９Ｂ…接続部、２０…駆動回路、２２…ブラックマトリクス、２３…カラーフィルタ、４０，４０Ｘ…発光装置、５０…光散乱部。

Claims (6)

  1. 発光色の互いに異なる複数種類の発光素子を含み、かつ共通の配線基板上に２次元配置された複数の画素と、
    前記画素の直上に、前記画素ごとに設けられた複数の光散乱部と、
    互いに隣接する画素間の間隙、または、前記配線基板の法線方向から見たときに前記間隙と対向する対向領域に設けられた遮光部と
    を備えた
    基板。
  2. 前記遮光部は、前記配線基板の法線方向から見たときに前記間隙全体を覆うように形成され、
    前記光散乱部は、前記画素に接して形成されている
    請求項１に記載の基板。
  3. 所定の間隙を介して、前記配線基板と対向する位置に配置された対向基板を備え、
    前記遮光部および前記光散乱部は、ともに、前記対向基板に支持され、
    前記遮光部は、前記配線基板の法線方向から見たときに前記対向領域全体を覆うように形成されている
    請求項１に記載の基板。
  4. 前記画素の直上に形成され、かつ前記対向基板に支持されたカラーフィルタを備えた
    請求項３に記載の基板。
  5. １または複数の基板を備え、
    前記基板は、
    発光色の互いに異なる複数種類の発光素子を含み、かつ共通の配線基板上に２次元配置された複数の画素と、
    前記画素の直上に、前記画素ごとに設けられた複数の光散乱部と、
    互いに隣接する画素間の間隙、または、前記配線基板の法線方向から見たときに前記間隙と対向する対向領域に設けられた遮光部と
    を有する
    表示パネル。
  6. １または複数の基板を有する表示パネルを備え、
    前記基板は、
    発光色の互いに異なる複数種類の発光素子を含み、かつ共通の配線基板上に２次元配置された複数の画素と、
    前記画素の直上に、前記画素ごとに設けられた複数の光散乱部と、
    互いに隣接する画素間の間隙、または、前記配線基板の法線方向から見たときに前記間隙と対向する対向領域に設けられた遮光部と
    を有する
    表示装置。
JP2012208128A 2012-09-21 2012-09-21 実装基板、表示パネルおよび表示装置 Active JP6017904B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012208128A JP6017904B2 (ja) 2012-09-21 2012-09-21 実装基板、表示パネルおよび表示装置
US14/017,704 US8872415B2 (en) 2012-09-21 2013-09-04 Substrate, display panel, and display apparatus
CN201310412888.5A CN103682058B (zh) 2012-09-21 2013-09-11 基板、显示面板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012208128A JP6017904B2 (ja) 2012-09-21 2012-09-21 実装基板、表示パネルおよび表示装置

Publications (3)

Publication Number Publication Date
JP2014063033A true JP2014063033A (ja) 2014-04-10
JP2014063033A5 JP2014063033A5 (ja) 2015-04-09
JP6017904B2 JP6017904B2 (ja) 2016-11-02

Family

ID=50318942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012208128A Active JP6017904B2 (ja) 2012-09-21 2012-09-21 実装基板、表示パネルおよび表示装置

Country Status (3)

Country Link
US (1) US8872415B2 (ja)
JP (1) JP6017904B2 (ja)
CN (1) CN103682058B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9563076B2 (en) 2015-06-22 2017-02-07 Harvatek Corporation Display panel and composite display panel using the same
JP2020053447A (ja) * 2018-09-25 2020-04-02 日亜化学工業株式会社 発光モジュール
US11545607B2 (en) 2017-12-04 2023-01-03 Tunghsu Group Co., Ltd. Upper substrate for miniature LED component, miniature LED component, and miniature LED display device
JP7530795B2 (ja) 2020-10-05 2024-08-08 株式会社東海理化電機製作所 表示装置及びその製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016108776A1 (de) * 2016-05-12 2017-11-16 Osram Opto Semiconductors Gmbh Optische Anordnung und Anzeigegerät
CN110390886A (zh) * 2018-04-18 2019-10-29 群创光电股份有限公司 面板及其拼接装置
US10839740B2 (en) 2018-04-18 2020-11-17 Innolux Corporation Panel and tiled device thereof
CN115327815A (zh) * 2020-01-21 2022-11-11 京东方科技集团股份有限公司 发光板、线路板以及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6238493A (ja) * 1985-08-13 1987-02-19 松下電器産業株式会社 発光ダイオ−ドデイスプレイ装置
JPH118070A (ja) * 1997-06-17 1999-01-12 Casio Comput Co Ltd 表示装置
JP2008218300A (ja) * 2007-03-07 2008-09-18 Seiko Epson Corp 発光装置およびその製造方法ならびに電子機器
WO2011027712A1 (ja) * 2009-09-07 2011-03-10 凸版印刷株式会社 有機ｅｌ表示装置、カラーフィルタ基板、及び有機ｅｌ表示装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270365A (ja) 2001-03-12 2002-09-20 Nippon Hoso Kyokai <Nhk> Ｅｌ素子
JP2003162229A (ja) 2001-09-14 2003-06-06 Sony Corp 画像表示装置用フィルタ及び画像表示装置、並びに画像表示装置の製造方法
US20060244371A1 (en) * 2005-05-02 2006-11-02 Eastman Kodak Company OLED device having improved lifetime and output
US20070103056A1 (en) * 2005-11-08 2007-05-10 Eastman Kodak Company OLED device having improved light output
US7710026B2 (en) * 2005-12-08 2010-05-04 Global Oled Technology Llc LED device having improved output and contrast
JP4479827B2 (ja) 2008-05-12 2010-06-09 ソニー株式会社 発光ダイオード表示装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6238493A (ja) * 1985-08-13 1987-02-19 松下電器産業株式会社 発光ダイオ−ドデイスプレイ装置
JPH118070A (ja) * 1997-06-17 1999-01-12 Casio Comput Co Ltd 表示装置
JP2008218300A (ja) * 2007-03-07 2008-09-18 Seiko Epson Corp 発光装置およびその製造方法ならびに電子機器
WO2011027712A1 (ja) * 2009-09-07 2011-03-10 凸版印刷株式会社 有機ｅｌ表示装置、カラーフィルタ基板、及び有機ｅｌ表示装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9563076B2 (en) 2015-06-22 2017-02-07 Harvatek Corporation Display panel and composite display panel using the same
TWI576798B (zh) * 2015-06-22 2017-04-01 宏齊科技股份有限公司 顯示面板與應用其之複合式顯示面板
US11545607B2 (en) 2017-12-04 2023-01-03 Tunghsu Group Co., Ltd. Upper substrate for miniature LED component, miniature LED component, and miniature LED display device
JP2020053447A (ja) * 2018-09-25 2020-04-02 日亜化学工業株式会社 発光モジュール
JP7530795B2 (ja) 2020-10-05 2024-08-08 株式会社東海理化電機製作所 表示装置及びその製造方法

Also Published As

Publication number Publication date
US20140084775A1 (en) 2014-03-27
CN103682058B (zh) 2017-06-16
US8872415B2 (en) 2014-10-28
CN103682058A (zh) 2014-03-26
JP6017904B2 (ja) 2016-11-02

Similar Documents

Publication Publication Date Title
JP6017904B2 (ja) 実装基板、表示パネルおよび表示装置
JP6595444B2 (ja) 表示装置
EP2476137B1 (en) Tiled display with overlapping flexible substrates
CN111599843B (zh) 显示装置
KR101497224B1 (ko) 표시장치 및 그 제조방법
KR20210021216A (ko) 표시 장치
JP5974910B2 (ja) 表示パネルおよび表示装置
TW201409679A (zh) 有機發光顯示器及其製造方法
JP2010153070A (ja) Ｅｌ装置、ｅｌ装置の製造方法、及び電子機器
JP2013258021A (ja) 表示装置
JP2007220395A (ja) エレクトロルミネッセンス装置及び電子機器
JP2007234301A (ja) エレクトロルミネッセンス装置及び電子機器
JP7515671B2 (ja) 表示装置
JP2017147059A (ja) 電気光学装置及び電子機器
JP2015149231A (ja) 有機ｅｌ表示装置
WO2014174773A1 (ja) パッシブマトリクス駆動型ディスプレイ及びタイリングディスプレイ
CN111146263A (zh) 彩膜基板、显示面板和显示装置
CN111048655B (zh) 发光二极管芯片、显示面板及其制备方法和显示装置
KR20230096219A (ko) 표시 장치
JP2008091067A (ja) 電気光学装置及び電子機器
EP4391777A1 (en) Display device and head-mounted display device
JP2013120286A (ja) 表示パネル
CN115643776A (zh) 显示设备及包括其的拼接显示器
US20240021594A1 (en) Micro led display device
CN118284212A (zh) 显示面板及显示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150219

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160518

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20160720

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20160721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160929

R150 Certificate of patent or registration of utility model

Ref document number: 6017904

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250