JP2014061355A5 - - Google Patents

Description

本発明は、パチンコ遊技機等の遊技機に係り、詳しくは、遊技が可能な遊技機に関する。

上記目的を達成するため、本願の請求項に係る遊技機は、遊技が可能な遊技機（例えばパチンコ遊技機１など）であって、所定期間が経過した後、不揮発性メモリ（例えばＲＯＭ５０６など）の記憶内容に基づき遊技機における遊技制御を実行する制御用ＣＰＵ（例えばＣＰＵ５０５など）が内蔵された遊技制御用マイクロコンピュータ（例えば遊技制御用マイクロコンピュータ１００など）と、前記遊技制御用マイクロコンピュータに内蔵又は外付けされ、乱数値となる数値データを生成する乱数回路（例えば乱数回路５０９など）とを備え、前記乱数回路は、数値データを予め定められた手順により更新して出力する数値更新手段（例えば乱数生成回路５５３や乱数列変更回路５５５など）と、前記数値更新手段から出力された数値データを乱数値として取り込んで格納する乱数値格納手段（例えば乱数値レジスタ５５９Ａ（Ｒ１Ｄ）や乱数値レジスタ５５９Ｂ（Ｒ２Ｄ）など）とを含み、前記遊技制御用マイクロコンピュータは、前記乱数回路によって生成された乱数値に基づいて、前記制御用ＣＰＵにより所定の決定を行う制御決定手段（例えばＣＰＵ５０５がステップＳ２３１の処理を実行する部分など）と、所定信号（例えば第１始動入賞信号ＳＳ１や第２始動入賞信号ＳＳ２に基づく乱数ラッチ信号ＬＬ１、ＬＬ２など）の入力に基づいて前記数値更新手段から出力された数値データが前記乱数値格納手段に格納されたときにオン状態にされて新たな数値データの格納を制限する一方、前記乱数値格納手段に格納された数値データが乱数値の読出タイミングにて前記制御用ＣＰＵにより読み出されたときにオフ状態にされて新たな数値データの格納を許可する所定のフラグ（例えば乱数ラッチフラグＲＤＦＭ１、ＲＤＦＭ２など）と、前記所定期間において前記不揮発性メモリの記憶内容が変更されたか否かを検査するセキュリティチェックを実行するセキュリティチェック手段（例えばＣＰＵ５０５がステップＳ９〜ステップＳ１４の処理を実行する部分など）と、前記所定期間を可変設定可能な所定期間設定手段（例えばセキュリティ時間設定ＫＳＥＳのビット番号［２−０］に基づきＣＰＵ５０５がステップＳ１〜ステップＳ４の処理を実行する部分や、セキュリティ時間設定ＫＳＥＳのビット番号［４−３］に基づきＣＰＵ５０５がステップＳ５〜ステップＳ８の処理を実行する部分など）とを含み、前記制御決定手段は、前記所定の決定として、前記乱数回路によって生成された乱数値に基づいて、特定遊技状態とするか否かを決定するとともに、前記特定遊技状態とする旨が決定されたときに、乱数値に基づいて、前記特定遊技状態の種類を決定し、前記不揮発性メモリは、前記遊技制御用マイクロコンピュータに内蔵され、前記遊技制御用マイクロコンピュータは、前記制御用ＣＰＵ以外による前記不揮発性メモリの外部読出を制限する読出制限回路（例えば内部リソースアクセス制御回路５０１Ａなど）を含む。

このような構成によれば、所定信号の入力に基づいて数値データが乱数値格納手段に格納されたときに該格納された乱数値格納手段に対応して所定のフラグがオン状態にされて新たな数値データの該乱数値格納手段への格納が制限される一方、乱数値の読出タイミングにて該乱数値格納手段から数値データが読み出されたときに所定のフラグがオフ状態にされて新たな数値データの格納が許可される。これにより、所定信号の入力に基づいて乱数値格納手段に格納された数値データを、正確な乱数値として取得することができる。

ステップＳ２にて読出値が“０００”と判定された場合には（ステップＳ２；Ｙｅｓ）、定常設定時間を既定の固定時間に設定する（ステップＳ３）。ここで、定常設定時間は、セキュリティ時間のうち、パチンコ遊技機１におけるシステムリセットの発生等に基づくセキュリティチェック処理の実行回数（遊技制御用マイクロコンピュータ１００がセキュリティモードとなる回数）に関わりなく、一定となる時間成分である。また、固定時間は、セキュリティ時間のうち、遊技制御用マイクロコンピュータ１００の仕様などに基づいて予め定められた不変時間成分であり、例えばセキュリティ時間として設定可能な最小値となるものであればよい。

Claims (1)

1. 遊技が可能な遊技機であって、
   所定期間が経過した後、不揮発性メモリの記憶内容に基づき遊技機における遊技制御を実行する制御用ＣＰＵが内蔵された遊技制御用マイクロコンピュータと、
   前記遊技制御用マイクロコンピュータに内蔵又は外付けされ、乱数値となる数値データを生成する乱数回路とを備え、
   前記乱数回路は、
   数値データを予め定められた手順により更新して出力する数値更新手段と、
   前記数値更新手段から出力された数値データを乱数値として取り込んで格納する乱数値格納手段とを含み、
   前記遊技制御用マイクロコンピュータは、
   前記乱数回路によって生成された乱数値に基づいて、前記制御用ＣＰＵにより所定の決定を行う制御決定手段と、
   所定信号の入力に基づいて前記数値更新手段から出力された数値データが前記乱数値格納手段に格納されたときにオン状態にされて新たな数値データの格納を制限する一方、前記乱数値格納手段に格納された数値データが乱数値の読出タイミングにて前記制御用ＣＰＵにより読み出されたときにオフ状態にされて新たな数値データの格納を許可する所定のフラグと、
   前記所定期間において前記不揮発性メモリの記憶内容が変更されたか否かを検査するセキュリティチェックを実行するセキュリティチェック手段と、
   前記所定期間を可変設定可能な所定期間設定手段とを含み、
   前記制御決定手段は、前記所定の決定として、前記乱数回路によって生成された乱数値に基づいて、特定遊技状態とするか否かを決定するとともに、前記特定遊技状態とする旨が決定されたときに、乱数値に基づいて、前記特定遊技状態の種類を決定し、
   前記不揮発性メモリは、前記遊技制御用マイクロコンピュータに内蔵され、
   前記遊技制御用マイクロコンピュータは、前記制御用ＣＰＵ以外による前記不揮発性メモリの外部読出を制限する読出制限回路を含む、
   ことを特徴とする遊技機。