JP4734084B2 - 遊技機 - Google Patents

遊技機 Download PDF

Info

Publication number
JP4734084B2
JP4734084B2 JP2005308004A JP2005308004A JP4734084B2 JP 4734084 B2 JP4734084 B2 JP 4734084B2 JP 2005308004 A JP2005308004 A JP 2005308004A JP 2005308004 A JP2005308004 A JP 2005308004A JP 4734084 B2 JP4734084 B2 JP 4734084B2
Authority
JP
Japan
Prior art keywords
random number
display result
value
interrupt
interrupt request
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005308004A
Other languages
English (en)
Other versions
JP2007111398A (ja
Inventor
詔八 鵜川
憲司 永田
雅基 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sankyo Co Ltd
Original Assignee
Sankyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sankyo Co Ltd filed Critical Sankyo Co Ltd
Priority to JP2005308004A priority Critical patent/JP4734084B2/ja
Publication of JP2007111398A publication Critical patent/JP2007111398A/ja
Application granted granted Critical
Publication of JP4734084B2 publication Critical patent/JP4734084B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Pinball Game Machines (AREA)
  • Display Devices Of Pinball Game Machines (AREA)

Description

本発明は、パチンコ遊技機等の遊技機に係り、詳しくは、可変表示の実行条件が成立した後に可変表示の開始条件が成立したことに基づいて、各々が識別可能な複数種類の識別情報を可変表示する可変表示装置を備え、識別情報の表示結果が特定表示結果となった後に遊技者にとって有利な特定遊技状態とする遊技機に関する。
パチンコ遊技機等の遊技機においては、液晶表示装置（以下、ＬＣＤ：Liquid Crystal Display）等の表示装置上に所定の識別情報（以下、表示図柄）をスクロール表示や更新表示させることで可変表示を行い、その組合せ結果である表示結果により所定の遊技価値を付与するか否かを決定する、いわゆる可変表示ゲームによって遊技興趣を高めたものが数多く提供されている。
可変表示ゲームの１つとして行われる特図ゲームは、始動入賞口を通過する遊技球の検出（可変表示の始動条件が成立したこと）に基づいて表示図柄の可変表示を行い、表示図柄の可変表示が完全に停止した際の停止図柄態様が予め定められた特定表示態様となっている場合を「大当り」とするゲームである。この特図ゲームにおいて「大当り」となると、大入賞口又はアタッカと呼ばれる特別電動役物を開放状態とし、遊技者に対して遊技球の入賞が極めて容易となる状態を一定時間継続的に提供する。こうした状態を「特定遊技状態」あるいは「大当り遊技状態」という。
このような遊技機としては、特図ゲームにおいて「大当り」とするか否かを判定するために用いられる大当り判定用の乱数を遊技制御用のマイクロコンピュータに内蔵された乱数回路にて発生させるとともに、遊技機への電力供給が開始されたときには、乱数回路が乱数を発生するための設定として、例えば乱数の最大値や乱数の更新方式、内部クロック信号の周期などの設定を行ってから、定期的に発生するタイマ割込み処理の実行を許可するものが提案されている（例えば特許文献１）。
特開２００５−１０３１６６号公報
また、大当り判定用の乱数を変化させるために用いられる発振器が正常な動作をしなくなった場合に、遊技機の動作を停止させるものが提案されている（例えば特許文献２）。
特開平１１−３１３９６６号公報
特許文献１及び特許文献２のいずれに記載の技術によっても、遊技機に対する電力供給が開始されたときに設定される乱数の初期値（一巡目のスタート値）は、異なる遊技制御用マイクロコンピュータであっても同一の値となり、異なる値とすることができない。そのため、電力供給開始時から所定時間が経過したタイミングで乱数値を取り込むための信号を発生させることで、不正に「大当り」が発生させられてしまうおそれがあるという問題が生じる。
また、特許文献２に記載の技術では、大当り判定用の乱数を変化させるために用いられる発振器の発振状態だけを監視することから、乱数生成用に設けられたその他の構成にて発生した異常を検出することができないという問題があった。
この発明は、上記実状に鑑みてなされたものであり、ランダム性の高い乱数の発生を可能にするとともに、乱数生成用に設けられた構成にて発生した異常を検出することができる遊技機を提供することを目的とする。
上記目的を達成するために、本願の請求項１に記載の遊技機は、可変表示の実行条件（例えば普通可変入賞球装置６に設けられた始動入賞口に遊技球が入賞すること）が成立した後に可変表示の開始条件（例えば特別図柄表示装置４による前回の特図ゲームや大当り遊技状態が終了すること）が成立したことに基づいて、各々が識別可能な複数種類の識別情報（例えば特別図柄など）を可変表示する可変表示装置（例えば特別図柄表示装置４など）を備え、識別情報の表示結果が特定表示結果（例えば大当り図柄など）となった後に遊技者にとって有利な特定遊技状態（例えば大当り遊技状態など）とする遊技機（例えばパチンコ遊技機１など）であって、遊技の進行を制御する遊技制御用マイクロコンピュータ（例えば遊技制御用マイクロコンピュータ１００など）と、所定の周期の基準クロック信号（例えば基準クロック信号ＣＬＫなど）を出力する基準クロック信号出力手段（例えば基準クロック信号生成回路１１１など）と、乱数（例えば大当り判定用の乱数値Ｒ１など）を発生する乱数回路（例えば乱数回路１１２など）とが搭載された遊技制御基板（例えば主基板１１など）を備え、前記乱数回路は、前記基準クロック信号出力手段からの基準クロック信号に基づいて、乱数生成用クロック信号（例えばクロック信号Ｓ１など）を生成する乱数生成用クロック信号生成手段（例えばクロック信号出力回路１７１など）と、前記乱数生成用クロック信号生成手段により生成された乱数生成用クロック信号の入力に基づいて、前記可変表示における表示結果を前記特定表示結果とするか否かを判定する際に用いられる特定表示結果判定用数値データ（例えばカウント値Ｃなど）を、更新可能な所定の範囲において所定の初期値から所定の最終値まで、予め定められた順序に従って循環的に更新する特定表示結果判定用数値データ更新手段（例えば乱数生成回路１７３など）と、前記特定表示結果判定用数値データ更新手段により更新された特定表示結果判定用数値データを記憶する表示結果判定用数値記憶手段（例えば乱数値レジスタ１７６など）とを含み、前記遊技制御用マイクロコンピュータは、遊技機への電力供給が開始された後、前記乱数回路に前記乱数を発生させるための設定を行う乱数回路設定手段（例えばＣＰＵ１０３がステップＳ２１の乱数初期設定処理を実行する部分など）と、前記乱数回路設定手段による設定が行われた後、定期的に発生するタイマ割込み処理の実行を許可するタイマ割込み処理実行許可手段（例えばＣＰＵ１０３がステップＳ２４の処理を実行する部分など）と、前記タイマ割込み処理の実行中において、前記可変表示の実行条件が成立したか否かを判定する実行条件判定手段（例えばＣＰＵ１０３がステップＳ２６１の処理を実行する部分など）と、前記実行条件判定手段により前記可変表示の実行条件が成立したと判定されたことに基づいて、前記表示結果判定用数値記憶手段から特定表示結果判定用数値データを読み出す表示結果判定用数値読出手段（例えばＣＰＵ１０３がステップＳ３０２の処理を実行する部分など）と、前記表示結果判定用数値読出手段により読み出された特定表示結果判定用数値データが所定の特定表示結果用判定値データと合致するか否かを判定することにより、前記可変表示における表示結果を前記特定表示結果とするか否かを判定する特定表示結果判定手段（例えばＣＰＵ１０３がステップＳ４０４の処理を実行する部分など）と、前記特定表示結果判定用数値データ更新手段によって更新される特定表示結果判定用数値データに同期して更新される演出判定用数値データ（例えばリーチ判定用の乱数値Ｒ４）を取得する演出判定用数値データ取得手段（例えばＣＰＵ１０３がステップＳ３３４の処理を実行する部分など）と、前記演出判定用数値データ取得手段により取得された演出判定用数値データが所定の演出判定値データと合致するか否かを判定することにより、所定の演出を実行するか否かを決定する演出決定手段（例えばＣＰＵ１０３がステップＳ３３５の処理を実行する部分など）とを含み、前記乱数回路設定手段は、前記所定の初期値を予め定められた所定値とするか前記遊技制御用マイクロコンピュータごとに付与された固有の識別情報に基づく値とするかの設定を行う初期値設定手段（例えばＣＰＵ１０３がステップＳ１０３〜Ｓ１０６の処理を実行する部分など）を含み、前記遊技機は、さらに、遊技媒体の払出を行う払出装置（例えば払出モータ５１など）と、前記払出装置による払出動作を制御する払出制御用マイクロコンピュータ（例えば払出制御用マイクロコンピュータ１５０など）が搭載された払出制御基板（例えば払出制御基板１５など）とを備え、前記遊技制御用マイクロコンピュータは、前記払出制御用マイクロコンピュータとの間でシリアル通信を行うシリアル通信回路（例えばシリアル通信回路１０７など）を内蔵し、前記シリアル通信回路によるシリアル通信動作を制御する通信制御手段（例えばＣＰＵ１０３がステップＳ２２のシリアル通信初期設定処理及びステップＳ２３の割込み初期設定処理を実行する部分など）を含み、前記シリアル通信回路は、複数の割込み要求条件のいずれかが成立したことにより、前記通信制御手段に対して成立した割込み要求条件に応じた割込み要求を通知する割込み要求通知手段（例えばシリアルステータスレジスタ２０４のＳＩＳＴ１など）を含み、前記割込み要求通知手段が通知する割込み要求は、シリアル通信においてエラーが発生したことにより割込み要求条件が成立し、エラーの発生に対応した処理を前記通信制御手段に実行させるためのエラー割込み要求（例えばパリティエラー時の割込み要求、オーバーランエラー時の割込み要求、フレーミングエラー時の割込み要求、ノイズエラー時の割込み要求など）を含み、前記通信制御手段は、前記割込み要求通知手段により複数種類の割込み要求が同時に通知されたときに、前記エラー割込み要求に基づく割込み処理を、前記エラー割込み要求とは異なる種類の割込み要求に基づく処理に比べて優先して実行する割込み処理順序制御手段（例えばリセット／割込みコントローラ１０２や、ＣＰＵ１０４によるステップＳ１２１での読出値が「０６ｈ」、「０７ｈ」以外であるときに、ステップＳ１２２の処理を実行する部分など）と、前記割込み要求通知手段により前記エラー割込み要求が通知されたことにより、前記エラー割込み要求に基づく割込み処理として、前記シリアル通信回路によるシリアル通信動作の実行を停止させるエラー割込み処理手段（例えばＣＰＵ１０４がステップＳ４１、Ｓ４２の処理を実行する部分など）とを含む。なお、前記遊技制御用マイクロコンピュータは、前記演出決定手段により前記所定の演出を実行する旨の決定がなされた可変表示の開始条件が連続して成立した回数をカウントする演出連続回数カウント手段（例えば遊技制御カウンタ設定部１３５に設けられたリーチ回数カウンタ、及びＣＰＵ１０３がステップＳ３３８の処理を実行する部分など）と、前記演出連続回数カウント手段によりカウントされた回数が所定の演出連続上限値を超えているか否かを判定する演出連続回数判定手段（例えばＣＰＵ１０３がステップＳ２３０の処理を実行する部分など）と、前記演出連続回数判定手段により前記演出連続上限値を超えている旨の判定がなされたことにより、前記乱数回路に異常が発生したことを検出する演出連続時異常検出手段（例えばＣＰＵ１０３がステップＳ２３０にてＹｅｓと判定したときに、ステップＳ２３１、ステップＳ２２８、Ｓ２２９の処理を実行する部分など）を含んでもよい。あるいは、前記遊技制御用マイクロコンピュータは、前記演出決定手段により前記所定の演出を実行しない旨の決定がなされた可変表示の開始条件が連続して成立した回数をカウントする演出回避回数カウント手段（例えば遊技制御カウンタ設定部１３５に設けられた通常ハズレ回数カウンタ、及びＣＰＵ１０３がステップＳ３４１の処理を実行する部分など）と、前記演出回避回数カウント手段によりカウントされた回数が所定の演出回避上限値を超えているか否かを判定する演出回避回数判定手段（例えばＣＰＵ１０３がステップＳ２３２の処理を実行する部分など）と、前記演出回避回数判定手段により前記演出回避上限値を超えている旨の判定がなされたことにより、前記乱数回路に異常が発生したことを検出する演出連続時異常検出手段（例えばＣＰＵ１０３がステップＳ２３２にてＹｅｓと判定したときにステップＳ２３３、Ｓ２２８、Ｓ２２９の処理を実行する部分など）を含んでもよい。
上記目的を達成するために、本願の請求項２に記載の遊技機は、可変表示の実行条件（例えば普通可変入賞球装置６に設けられた始動入賞口に遊技球が入賞すること）が成立した後に可変表示の開始条件（例えば特別図柄表示装置４による前回の特図ゲームや大当り遊技状態が終了すること）が成立したことに基づいて、各々が識別可能な複数種類の識別情報（例えば特別図柄など）を可変表示する可変表示装置（例えば特別図柄表示装置４など）を備え、識別情報の表示結果が特定表示結果（例えば大当り図柄など）となった後に遊技者にとって有利な特定遊技状態（例えば大当り遊技状態など）とする遊技機（例えばパチンコ遊技機１など）であって、遊技の進行を制御する遊技制御用マイクロコンピュータ（例えば遊技制御用マイクロコンピュータ１００など）と、所定の周期の基準クロック信号（例えば基準クロック信号ＣＬＫなど）を出力する基準クロック信号出力手段（例えば基準クロック信号生成回路１１１など）と、乱数（例えば大当り判定用の乱数値Ｒ１など）を発生する乱数回路（例えば乱数回路１１２など）とが搭載された遊技制御基板（例えば主基板１１など）を備え、前記乱数回路は、前記基準クロック信号出力手段からの基準クロック信号に基づいて、乱数生成用クロック信号（例えばクロック信号Ｓ１など）を生成する乱数生成用クロック信号生成手段（例えばクロック信号出力回路１７１など）と、前記乱数生成用クロック信号生成手段により生成された乱数生成用クロック信号の入力に基づいて、前記可変表示における表示結果を前記特定表示結果とするか否かを判定する際に用いられる特定表示結果判定用数値データ（例えばカウント値Ｃなど）を、更新可能な所定の範囲において所定の初期値から所定の最終値まで、予め定められた順序に従って循環的に更新する特定表示結果判定用数値データ更新手段（例えば乱数生成回路１７３など）と、前記特定表示結果判定用数値データ更新手段により更新された特定表示結果判定用数値データを記憶する表示結果判定用数値記憶手段（例えば乱数値レジスタ１７６など）とを含み、前記遊技制御用マイクロコンピュータは、遊技機への電力供給が開始された後、前記乱数回路に前記乱数を発生させるための設定を行う乱数回路設定手段（例えばＣＰＵ１０３がステップＳ２１の乱数初期設定処理を実行する部分など）と、前記乱数回路設定手段による設定が行われた後、定期的に発生するタイマ割込み処理の実行を許可するタイマ割込み処理実行許可手段（例えばＣＰＵ１０３がステップＳ２４の処理を実行する部分など）と、前記タイマ割込み処理の実行中において、前記可変表示の実行条件が成立したか否かを判定する実行条件判定手段（例えばＣＰＵ１０３がステップＳ２６１の処理を実行する部分など）と、前記実行条件判定手段により前記可変表示の実行条件が成立したと判定されたことに基づいて、前記表示結果判定用数値記憶手段から特定表示結果判定用数値データを読み出す表示結果判定用数値読出手段（例えばＣＰＵ１０３がステップＳ３０２の処理を実行する部分など）と、前記表示結果判定用数値読出手段により読み出された特定表示結果判定用数値データが所定の特定表示結果用判定値データと合致するか否かを判定することにより、前記可変表示における表示結果を前記特定表示結果とするか否かを判定する特定表示結果判定手段（例えばＣＰＵ１０３がステップＳ４０４の処理を実行する部分など）と、前記表示結果判定用数値読出手段により読み出された特定表示結果判定用数値データを保持する数値データ保持手段（例えば大当り判定用乱数値保持部１３７など）と、前記表示結果判定用数値読出手段により読み出された特定表示結果判定用数値データが前記数値データ保持手段に保持されている特定表示結果判定用数値データと一致するか否かを判定する数値一致判定手段（例えばＣＰＵ１０３がステップＳ３６１の処理を実行する部分など）と、前記数値一致判定手段により一致しない旨の判定がなされたことにより、前記数値データ保持手段に保持させる特定表示結果判定用数値データを新たに前記表示結果判定用数値読出手段により読み出された特定表示結果判定用数値データに更新する保持数値データ更新手段（例えばＣＰＵ１０３がステップＳ３６３の処理を実行する部分など）と、前記数値一致判定手段により一致する旨の判定が連続してなされた回数をカウントする一致連続回数カウント手段（例えば遊技制御カウンタ設定部１３５に設けられた一致回数カウンタ、及びＣＰＵ１０３がステップＳ３６４の処理を実行する部分など）と、前記一致連続回数カウント手段によりカウントされた回数が所定の一致連続上限値を超えているか否かを判定する一致連続回数判定手段（例えばＣＰＵ１０３がステップＳ３６５の処理を実行する部分など）と、前記一致連続回数判定手段により前記一致連続上限値を超えている旨の判定がなされたことによって、前記乱数回路に異常が発生したことを検出する異常検出手段（例えばＣＰＵ１０３がステップＳ３６５にてＹｅｓと判定したときにステップＳ３６６、Ｓ３６７の処理を実行する部分など）とを含み、前記乱数回路設定手段は、前記所定の初期値を予め定められた所定値とするか前記遊技制御用マイクロコンピュータごとに付与された固有の識別情報に基づく値とするかの設定を行う初期値設定手段（例えばＣＰＵ１０３がステップＳ１０３〜Ｓ１０６の処理を実行する部分など）を含み、前記遊技機は、さらに、遊技媒体の払出を行う払出装置（例えば払出モータ５１など）と、前記払出装置による払出動作を制御する払出制御用マイクロコンピュータ（例えば払出制御用マイクロコンピュータ１５０など）が搭載された払出制御基板（例えば払出制御基板１５など）とを備え、前記遊技制御用マイクロコンピュータは、前記払出制御用マイクロコンピュータとの間でシリアル通信を行うシリアル通信回路（例えばシリアル通信回路１０７など）を内蔵し、前記シリアル通信回路によるシリアル通信動作を制御する通信制御手段（例えばＣＰＵ１０３がステップＳ２２のシリアル通信初期設定処理及びステップＳ２３の割込み初期設定処理を実行する部分など）を含み、前記シリアル通信回路は、複数の割込み要求条件のいずれかが成立したことにより、前記通信制御手段に対して成立した割込み要求条件に応じた割込み要求を通知する割込み要求通知手段（例えばシリアルステータスレジスタ２０４のＳＩＳＴ１など）を含み、前記割込み要求通知手段が通知する割込み要求は、シリアル通信においてエラーが発生したことにより割込み要求条件が成立し、エラーの発生に対応した処理を前記通信制御手段に実行させるためのエラー割込み要求（例えばパリティエラー時の割込み要求、オーバーランエラー時の割込み要求、フレーミングエラー時の割込み要求、ノイズエラー時の割込み要求など）を含み、前記通信制御手段は、前記割込み要求通知手段により複数種類の割込み要求が同時に通知されたときに、前記エラー割込み要求に基づく割込み処理を、前記エラー割込み要求とは異なる種類の割込み要求に基づく処理に比べて優先して実行する割込み処理順序制御手段（例えばリセット／割込みコントローラ１０２や、ＣＰＵ１０４によるステップＳ１２１での読出値が「０６ｈ」、「０７ｈ」以外であるときに、ステップＳ１２２の処理を実行する部分など）と、前記割込み要求通知手段により前記エラー割込み要求が通知されたことにより、前記エラー割込み要求に基づく割込み処理として、前記シリアル通信回路によるシリアル通信動作の実行を停止させるエラー割込み処理手段（例えばＣＰＵ１０４がステップＳ４１、Ｓ４２の処理を実行する部分など）とを含む。
上記目的を達成するために、本願の請求項３に記載の遊技機は、可変表示の実行条件（例えば普通可変入賞球装置６に設けられた始動入賞口に遊技球が入賞すること）が成立した後に可変表示の開始条件（例えば特別図柄表示装置４による前回の特図ゲームや大当り遊技状態が終了すること）が成立したことに基づいて、各々が識別可能な複数種類の識別情報（例えば特別図柄など）を可変表示する可変表示装置（例えば特別図柄表示装置４など）を備え、識別情報の表示結果が特定表示結果（例えば大当り図柄など）となった後に遊技者にとって有利な特定遊技状態（例えば大当り遊技状態など）とする遊技機（例えばパチンコ遊技機１など）であって、遊技の進行を制御する遊技制御用マイクロコンピュータ（例えば遊技制御用マイクロコンピュータ１００など）と、所定の周期の基準クロック信号（例えば基準クロック信号ＣＬＫなど）を出力する基準クロック信号出力手段（例えば基準クロック信号生成回路１１１など）と、乱数（例えば大当り判定用の乱数値Ｒ１など）を発生する乱数回路（例えば乱数回路１１２など）とが搭載された遊技制御基板（例えば主基板１１など）を備え、前記乱数回路は、前記基準クロック信号出力手段からの基準クロック信号を分周して乱数生成用クロック信号（例えばクロック信号Ｓ１など）を生成する乱数生成用クロック信号生成手段（例えばクロック信号出力回路１７１など）と、前記乱数生成用クロック信号生成手段により生成された乱数生成用クロック信号の入力に基づいて、前記可変表示における表示結果を前記特定表示結果とするか否かを判定する際に用いられる特定表示結果判定用数値データ（例えばカウント値Ｃなど）を、更新可能な所定の範囲において所定の初期値から所定の最終値まで、予め定められた順序に従って循環的に更新する特定表示結果判定用数値データ更新手段（例えば乱数生成回路１７３など）と、前記特定表示結果判定用数値データ更新手段により更新された特定表示結果判定用数値データを記憶する表示結果判定用数値記憶手段（例えば乱数値レジスタ１７６など）とを含み、前記遊技制御用マイクロコンピュータは、遊技機への電力供給が開始された後、前記乱数回路に前記乱数を発生させるための設定を行う乱数回路設定手段（例えばＣＰＵ１０３がステップＳ２１の乱数初期設定処理を実行する部分など）と、前記乱数回路設定手段による設定が行われた後、定期的に発生するタイマ割込み処理の実行を許可するタイマ割込み処理実行許可手段（例えばＣＰＵ１０３がステップＳ２４の処理を実行する部分など）と、前記タイマ割込み処理の実行中において、前記可変表示の実行条件が成立したか否かを判定する実行条件判定手段（例えばＣＰＵ１０３がステップＳ２６１の処理を実行する部分など）と、前記実行条件判定手段により前記可変表示の実行条件が成立したと判定されたことに基づいて、前記表示結果判定用数値記憶手段から特定表示結果判定用数値データを読み出す表示結果判定用数値読出手段（例えばＣＰＵ１０３がステップＳ３０２の処理を実行する部分など）と、前記表示結果判定用数値読出手段により読み出された特定表示結果判定用数値データが所定の特定表示結果用判定値データと合致するか否かを判定することにより、前記可変表示における表示結果を前記特定表示結果とするか否かを判定する特定表示結果判定手段（例えばＣＰＵ１０３がステップＳ４０４の処理を実行する部分など）と、前記乱数生成用クロック信号生成手段により生成された乱数生成用クロック信号のレベルの変化を検出する信号レベル検出手段（例えばＣＰＵ１０３がステップＳ２２１〜Ｓ２２６の処理を実行する部分など）と、前記信号レベル検出手段により乱数生成用クロック信号のレベルの変化が所定期間以上検出されなかったことにより、前記乱数回路に異常が発生したことを検出する異常検出手段（例えばＣＰＵ１０３がステップＳ２２６にてＹｅｓと判定したときにステップＳ２２７〜Ｓ２２９の処理を実行する部分など）とを含み、前記乱数回路設定手段は、前記所定の初期値を予め定められた所定値とするか前記遊技制御用マイクロコンピュータごとに付与された固有の識別情報に基づく値とするかの設定を行う初期値設定手段（例えばＣＰＵ１０３がステップＳ１０３〜Ｓ１０６の処理を実行する部分など）を含み、前記遊技機は、さらに、遊技媒体の払出を行う払出装置（例えば払出モータ５１など）と、前記払出装置による払出動作を制御する払出制御用マイクロコンピュータ（例えば払出制御用マイクロコンピュータ１５０など）が搭載された払出制御基板（例えば払出制御基板１５など）とを備え、前記遊技制御用マイクロコンピュータは、前記払出制御用マイクロコンピュータとの間でシリアル通信を行うシリアル通信回路（例えばシリアル通信回路１０７など）を内蔵し、前記シリアル通信回路によるシリアル通信動作を制御する通信制御手段（例えばＣＰＵ１０３がステップＳ２２のシリアル通信初期設定処理及びステップＳ２３の割込み初期設定処理を実行する部分など）を含み、前記シリアル通信回路は、複数の割込み要求条件のいずれかが成立したことにより、前記通信制御手段に対して成立した割込み要求条件に応じた割込み要求を通知する割込み要求通知手段（例えばシリアルステータスレジスタ２０４のＳＩＳＴ１など）を含み、前記割込み要求通知手段が通知する割込み要求は、シリアル通信においてエラーが発生したことにより割込み要求条件が成立し、エラーの発生に対応した処理を前記通信制御手段に実行させるためのエラー割込み要求（例えばパリティエラー時の割込み要求、オーバーランエラー時の割込み要求、フレーミングエラー時の割込み要求、ノイズエラー時の割込み要求など）を含み、前記通信制御手段は、前記割込み要求通知手段により複数種類の割込み要求が同時に通知されたときに、前記エラー割込み要求に基づく割込み処理を、前記エラー割込み要求とは異なる種類の割込み要求に基づく処理に比べて優先して実行する割込み処理順序制御手段（例えばリセット／割込みコントローラ１０２や、ＣＰＵ１０４によるステップＳ１２１での読出値が「０６ｈ」、「０７ｈ」以外であるときに、ステップＳ１２２の処理を実行する部分など）と、前記割込み要求通知手段により前記エラー割込み要求が通知されたことにより、前記エラー割込み要求に基づく割込み処理として、前記シリアル通信回路によるシリアル通信動作の実行を停止させるエラー割込み処理手段（例えばＣＰＵ１０４がステップＳ４１、Ｓ４２の処理を実行する部分など）とを含む。
本発明は、以下に示す効果を有する。
請求項１に記載の構成によれば、遊技機への電力供給が開始された後、タイマ割込み処理実行許可手段によりタイマ割込み処理の実行が許可される以前に、乱数回路設定手段が乱数回路に乱数を発生させるための設定を行うように構成されている。そして、乱数回路設定手段では、初期値設定手段が特定表示結果判定用数値データ更新手段により特定表示結果判定用数値データを更新する際の初期値を予め定められた所定値とするか遊技制御用マイクロコンピュータごとに付与された固有の識別情報に基づく値とするかの設定を行う。
これにより、電力供給が開始された後に更新が開始される乱数の初期値を遊技機ごとに異ならせることができ、可変表示における表示結果を特定表示結果とするか否かを決定するために用いられる乱数のランダム性を高めて、不正に特定表示結果が発生させられてしまうことを防止できる。
また、演出決定手段は、特定表示結果判定用数値データに同期して更新される演出判定用数値データが所定の演出判定値データと合致するか否かを判定することにより、所定の演出を実行するか否かを決定する。そのため、長期間にわたって所定の演出が実行されないとき、または、長期間にわたって所定の演出が実行されたときには乱数回路での乱数生成動作に異常が発生したと推定することができ、乱数回路に異常が発生した場合に遊技者が著しい不利益を蒙ることを防止できる。ここで、所定の演出が実行される確率を識別情報の可変表示結果が特定表示結果となる確率よりも高く設定しておくことで、長期間にわたって特定表示結果とならないときに乱数回路に異常が発生したと推定する場合に比べて短い期間のうちに、異常の発生を推定することができる。
加えて、表示結果判定用数値記憶手段から読み出される特定表示結果判定用数値データを監視するための特別な構成が不要となるので、製造コストの増大を抑制することができる。
さらに、割込み要求通知手段から通信制御手段に対して複数種類の割込み要求が同時に通知されたときに、割込み処理順序制御手段によりエラー割込み要求に基づく割込み処理がエラー割込み要求とは異なる種類の割込み要求に基づく処理に比べて優先して実行される。そして、エラー割込み要求に基づく割込み処理として、エラー割込み処理実行手段がシリアル通信回路によるシリアル通信動作の実行を停止させる。
これにより、エラー割込み要求が通知されたときに、シリアル通信回路によるシリアル通信動作を直ちに停止させることで、シリアル通信での異常発生により誤った情報が伝送されることを防止できる。
請求項２に記載の構成によれば、遊技機への電力供給が開始された後、タイマ割込み処理実行許可手段によりタイマ割込み処理の実行が許可される以前に、乱数回路設定手段が乱数回路に乱数を発生させるための設定を行うように構成されている。そして、乱数回路設定手段では、初期値設定手段が特定表示結果判定用数値データ更新手段により特定表示結果判定用数値データを更新する際の初期値を予め定められた所定値とするか遊技制御用マイクロコンピュータごとに付与された固有の識別情報に基づく値とするかの設定を行う。
これにより、電力供給が開始された後に更新が開始される乱数の初期値を遊技機ごとに異ならせることができ、可変表示における表示結果を特定表示結果とするか否かを決定するために用いられる乱数のランダム性を高めて、不正に特定表示結果が発生させられてしまうことを防止できる。
また、表示結果判定用数値読出手段により読み出された特定表示結果判定用数値データを数値データ保持手段に保持させて、表示結果判定用数値読出手段が読み出した特定表示結果判定用数値データと数値データ保持手段に保持されている特定表示結果判定用数値データとが一致しないときには、保持数値データ更新手段により、数値データ保持手段に保持させる特定表示結果判定用数値データを新たに表示結果判定用数値読出手段が読み出した特定表示結果判定用数値データに更新する一方、一致する旨の判定が連続してなされた回数を、一致連続回数カウント手段によりカウントする。そして、一致連続回数カウント手段によりカウントされた回数が所定の一致連続上限値を超えている旨の判定が一致連続回数判定手段によってなされることにより、異常検出手段が乱数回路における異常発生を検出する。
このように、所定期間にわたって同一の特定表示結果判定用数値データが読み出されたことにより、例えば特定表示結果判定用数値データ更新手段といった、乱数回路に含まれる構成における異常発生を検出することができる。
さらに、割込み要求通知手段から通信制御手段に対して複数種類の割込み要求が同時に通知されたときに、割込み処理順序制御手段によりエラー割込み要求に基づく割込み処理がエラー割込み要求とは異なる種類の割込み要求に基づく処理に比べて優先して実行される。そして、エラー割込み要求に基づく割込み処理として、エラー割込み処理実行手段がシリアル通信回路によるシリアル通信動作の実行を停止させる。
これにより、エラー割込み要求が通知されたときに、シリアル通信回路によるシリアル通信動作を直ちに停止させることで、シリアル通信での異常発生により誤った情報が伝送されることを防止できる。
請求項３に記載の構成によれば、遊技機への電力供給が開始された後、タイマ割込み処理実行許可手段によりタイマ割込み処理の実行が許可される以前に、乱数回路設定手段が乱数回路に乱数を発生させるための設定を行うように構成されている。そして、乱数回路設定手段では、初期値設定手段が特定表示結果判定用数値データ更新手段により特定表示結果判定用数値データを更新する際の初期値を予め定められた所定値とするか遊技制御用マイクロコンピュータごとに付与された固有の識別情報に基づく値とするかの設定を行う。
これにより、電力供給が開始された後に更新が開始される乱数の初期値を遊技機ごとに異ならせることができ、可変表示における表示結果を特定表示結果とするか否かを決定するために用いられる乱数のランダム性を高めて、不正に特定表示結果が発生させられてしまうことを防止できる。
また、乱数生成用クロック信号生成手段が基準クロック信号を分周して生成した乱数生成用クロック信号のレベル変化を信号レベル検出手段により検出し、乱数生成用クロック信号のレベルの変化が所定期間以上検出されなかったときに、異常検出手段が乱数回路における異常発生を検出する。
このように、乱数生成用クロック信号のレベルが所定期間以上変化しないことにより、例えば乱数生成用クロック信号生成手段といった、乱数回路に含まれる構成における異常発生を検出することができる。
さらに、割込み要求通知手段から通信制御手段に対して複数種類の割込み要求が同時に通知されたときに、割込み処理順序制御手段によりエラー割込み要求に基づく割込み処理がエラー割込み要求とは異なる種類の割込み要求に基づく処理に比べて優先して実行される。そして、エラー割込み要求に基づく割込み処理として、エラー割込み処理実行手段がシリアル通信回路によるシリアル通信動作の実行を停止させる。
これにより、エラー割込み要求が通知されたときに、シリアル通信回路によるシリアル通信動作を直ちに停止させることで、シリアル通信での異常発生により誤った情報が伝送されることを防止できる。
以下、図面を参照しつつ、本発明の一実施形態を詳細に説明する。図１は、本実施例におけるパチンコ遊技機１の正面図であり、主要部材の配置レイアウトを示す。パチンコ遊技機（遊技機）１は、大別して、遊技盤面を構成する遊技盤（ゲージ盤）２と、遊技盤２を支持固定する遊技機用枠（台枠）３とから構成されている。遊技盤２にはガイドレールによって囲まれた、ほぼ円形状の遊技領域が形成されている。
この遊技領域の中央位置上方には、識別可能な識別情報としての特別図柄を可変表示する特別図柄表示装置４が設けられている。特別図柄表示装置４の下方には、特別図柄とは異なる飾り図柄の可変表示や所定の演出表示となる画像表示などを行うことができる画像表示装置５が設けられている。画像表示装置５の下方には、始動入賞口を形成する普通可変入賞球装置６が配置されている。普通可変入賞球装置６の下方には、大入賞口を形成する特別可変入賞球装置７や、普通図柄表示器４０が設けられている。
特別図柄表示装置４は、例えば７セグメントやドットマトリクスのＬＥＤ等から構成されている。特別図柄表示装置４は、普通可変入賞球装置６への遊技球の入賞により始動条件が成立したことに基づいて行われる可変表示ゲームとしての特図ゲームにおいて、例えば「０」〜「９」を示す数字等から構成され、各々が識別可能な複数種類の識別情報として機能する特別図柄を可変表示する。各特別図柄には、例えば各図柄が示す数字と同一の番号といった、各々の特別図柄に対応した図柄番号が付されている。なお、特別図柄表示装置４は、遊技者に特定の停止図柄を把握しづらくさせるために、例えば「００」〜「９９」を示す数字など、より多種類の図柄を可変表示するように構成されていてもよい。
特別図柄表示装置４により行われる特図ゲームでは、特別図柄の変動を開始させた後、所定時間が経過すると、特別図柄の可変表示結果となる確定特別図柄を停止表示（導出表示）する。このとき、特別図柄表示装置４にて特図ゲームでの確定特別図柄として特定の特別図柄（大当り図柄）が停止表示されれば特定表示結果としての「大当り」となり、大当り図柄以外の特別図柄が停止表示されれば「ハズレ」となる。特図ゲームでの変動表示結果が「大当り」になると、特別可変入賞球装置７が備える開閉板を開閉させることによる特定遊技状態としての大当り遊技状態に制御される。この実施の形態におけるパチンコ遊技機１では、具体的な一例として、「７」を示す特別図柄を大当り図柄とし、それ以外の数値を示す特別図柄をハズレ図柄としている。
特別図柄表示装置４による特図ゲームでの確定特別図柄として大当り図柄である「７」を示す特別図柄が停止表示されたことに基づく大当り遊技状態では、特別可変入賞球装置７の開閉板により、所定の開放期間（例えば２９秒）あるいは所定個数（例えば１０個）の入賞球が発生するまでの期間において大入賞口が開放され、開放されている間は遊技盤２の表面を落下する遊技球が受け止められて大入賞口への入賞が可能となり、その後に大入賞口を閉鎖することで１回のラウンドが終了する。そして、この開閉サイクルとしてのラウンドを所定の上限回数（例えば１５ラウンド）まで繰り返すことができる。
画像表示装置５は、例えばＬＣＤ等から構成され、多数の画素（ピクセル）を用いたドットマトリクス方式による画面表示を行うものであればよい。画像表示装置５の表示画面では、特別図柄表示装置４による特図ゲームにおける特別図柄の変動表示に対応して、例えば３つに分割された表示領域としての可変表示部にて、各々が識別可能な複数種類の飾り図柄を変動可能に表示する可変表示を行う。具体的な一例として、画像表示装置５には、「左」、「中」、「右」の可変表示部が配置され、各可変表示部にて飾り図柄が可変表示される。そして、特別図柄表示装置４における特別図柄の変動表示が開始されるときには、画像表示装置５における「左」、「中」、「右」の各可変表示部にて飾り図柄の変動表示（例えば切替表示やスクロール表示）を開始させ、その後、特別図柄表示装置４における特別図柄の変動表示結果として確定特別図柄が停止表示されるときに、画像表示装置５における「左」、「中」、「右」の各可変表示部にて確定飾り図柄となる飾り図柄が停止表示されることで、可変表示結果となる飾り図柄の組合せが停止表示（導出表示）される。
例えば、「左」、「中」、「右」の各可変表示部では、１０種類の数字「０」〜「９」を示す図柄が飾り図柄として変動可能に表示される。各飾り図柄には、例えば各図柄が示す数字と同一の番号といった、各々の飾り図柄に対応した図柄番号が付されている。そして、「左」、「中」、「右」の各可変表示部では、飾り図柄の変動表示が開始されると、例えば図柄が示す番号の小さいものから大きいものへと切替表示やスクロール表示が行われ、「９」を示す飾り図柄が表示されると、次に「０」を示す飾り図柄が表示される。そして、特別図柄表示装置４における特図ゲームでの確定特別図柄が大当り図柄である場合すなわち大当り発生時には、「左」、「中」、「右」の可変表示部にて所定の組合せからなる確定飾り図柄が停止表示される。具体的には、特図ゲームでの確定特別図柄が大当り図柄としての「７」を示す特別図柄であるときには、「左」、「中」、「右」の可変表示部にて同一の飾り図柄が停止表示される。
この実施の形態において、図柄番号が奇数である「１」、「３」、「５」、「７」または「９」を示す飾り図柄は確変大当り用の飾り図柄（確変図柄）として用いられ、図柄番号が偶数である「０」、「２」、「４」、「６」または「８」を示す飾り図柄は通常大当り用の飾り図柄（通常図柄）として用いられる。飾り図柄の可変表示結果として「左」、「中」、「右」の可変表示部にて同一の確変図柄（確変大当り組合せの飾り図柄）が停止表示されたときには、確変大当りとなる。確変大当りとなったときには、その確変大当りに基づく大当り遊技状態が終了した後、所定回数（例えば１００回）の特図ゲームが実行されるまで、あるいは特図ゲームにおける可変表示結果が大当りとなるまで、特別遊技状態の１つとして、継続して確率変動制御（確変制御）が行われる高確率状態（確率向上状態）となる。この高確率状態では、特図ゲームにおいて可変表示結果として大当り図柄が停止表示されて大当り遊技状態に制御される確率が、通常遊技状態時よりも向上する。なお、通常遊技状態とは、大当り遊技状態や特別遊技状態以外の遊技状態のことであり、特図ゲームにおける確定特別図柄として大当り図柄が停止表示されて大当りとなる確率が、電源投入直後などの初期設定状態と同一に制御されている。
また、飾り図柄における可変表示結果として「左」、「中」、「右」の可変表示部にて同一の通常図柄（通常大当り組合せの飾り図柄）が停止表示されたときには、通常大当りとなる。この通常大当りとなるときには、確変制御が行われないため、特図ゲームにおける可変表示結果が大当りとなって大当り遊技状態に制御される確率は向上しない。その一方で、通常大当りとなるときには、所定回数（例えば１００回）の特図ゲームの実行が開始されるまで、または、大当りとなる特図ゲームの実行が開始されるまで、高確率状態とは異なる特別遊技状態の１つとして、継続して時間短縮制御（時短制御）が行われる時間短縮状態となるようにしてもよい。時短制御が行われる時間短縮状態では、各特図ゲームにて大当りとなって大当り遊技状態に制御される確率は通常遊技状態と同一であるが、特図ゲームにおいて特別図柄の可変表示が開始されてから表示結果となる確定特別図柄が停止表示されるまでの時間である可変表示時間は、通常遊技状態よりも短くなるように制御される。
「左」、「中」、「右」の各可変表示部では、アルファベットを示す複数種類の図柄が飾り図柄として変動可能に表示されてもよいし、所定のモチーフに関連する複数種類のキャラクタ図柄を飾り図柄として可変表示してもよい。また、画像表示装置５では、特別図柄表示装置４による特図ゲームの実行中において、様々な演出態様のいずれかによる演出表示を行うことができる。なお、可変表示部は固定的な領域であってもよいが、遊技進行中に、画像表示装置５の表示領域において移動したり大きさが変化してもよい。
加えて、画像表示装置５には、普通可変入賞球装置６に設けられた始動入賞口へ入った有効入賞球数すなわち保留記憶数（始動入賞記憶数）を表示する特別図柄始動記憶表示エリアが設けられていてもよい。特別図柄始動記憶表示エリアでは、保留記憶数が所定の上限値（例えば「４」）未満のときの有効始動入賞に対応して、入賞表示が行われる。具体的な一例として、通常青色であった表示を赤色表示に変化させる。この場合、飾り図柄の表示エリア（可変表示部）と特別図柄始動記憶表示エリアとを区分けして設けることで、飾り図柄の可変表示中も保留記憶数が表示された状態とすることができる。なお、特別図柄始動記憶表示エリアを飾り図柄の表示エリアの一部に設けるようにしてもよい。この場合には、飾り図柄の可変表示中には保留記憶数の表示を中断するようにすればよい。このように画像表示装置５に設けられた特別図柄始動記憶表示エリアにて保留記憶数を表示する場合には、演出制御基板１２に搭載された演出制御用マイクロコンピュータ１２０（図２）によって、特別図柄始動記憶表示エリアにおける保留記憶数の表示動作が制御されることになる。他方、特別図柄始動記憶表示エリアにて保留記憶数を表示する場合でも、主基板１１に搭載された遊技制御用マイクロコンピュータ１００（図２）の制御により保留記憶数が表示される表示器（特別図柄始動記憶表示器）が、画像表示装置５とは別個に設けられてもよい。
普通可変入賞球装置６は、ソレノイド８１（図２）によって垂直（通常開放）位置と傾動（拡大開放）位置との間で可動制御される一対の可動翼片を有するチューリップ型役物（普通電動役物）を備えて構成されている。普通可変入賞球装置６は、普通図柄表示器４０による普通図柄の可変表示（普通図ゲーム）で表示結果が「当り」となったときに、電動チューリップの可動翼片を所定時間が経過するまで傾動位置に制御することで、可動翼片を垂直位置としたときに比べて遊技球が始動入賞口に入賞しやすくなる。普通可変入賞球装置６に入賞した遊技球は、始動口スイッチ２２（図２）によって検出される。始動口スイッチ２２によって遊技球が検出されたことに基づいて、所定個数（例えば４個）の賞球の払い出しが行われる。
特別可変入賞球装置７は、ソレノイド８２（図２）によって大入賞口を開成及び閉成制御する開閉板を備えて構成されている。この開閉板は、特別図柄表示装置４による特図ゲームでの変動表示結果などに基づいて大当り遊技状態となった場合に、所定期間あるいは所定個数の入賞球が発生するまでの期間において、遊技者にとって有利な第１の状態としてソレノイド８２により大入賞口を開放した状態となった後に、閉鎖する。他方、例えばパチンコ遊技機１の電源投入後に大当り遊技状態が発生する以前までのような通常時には、遊技者にとって不利な第２の状態としてソレノイド８２により大入賞口を閉鎖した状態にある。特別可変入賞球装置７にて開閉板が大入賞口を開放しているときに大入賞口に遊技球が入賞した場合には、カウントスイッチ２４（図２）によって当該遊技球が検出されたことに基づいて、所定個数（例えば１５個）の賞球の払い出しが行われる。なお、大入賞口に入賞して遊技盤２の背面に導かれた遊技球のうち一方の領域（Ｖ入賞領域；特別領域）に入ったものはＶ入賞スイッチ２３（図２）で検出された後にカウントスイッチ２４で検出され、他方の領域に入った遊技球は、そのままカウントスイッチ２４で検出されるようにしてもよい。この場合、遊技盤２の背面には、大入賞口内の経路を切り替えるためのソレノイドが設けられていてもよい。あるいは、Ｖ入賞領域を設けずに、大当り遊技状態における最終ラウンド以外のラウンドでは、常に次のラウンドへと移行できるようにしてもよい。
普通図柄表示器４０は、例えばＬＥＤ等から構成され、遊技領域に設けられた通過ゲートを通過した遊技球がゲートスイッチ２１（図２）によって検出されたことを始動条件とする普通図ゲームにおいて、点灯、点滅、発色などが制御される。この普通図ゲームにおいて所定の当りパターンで表示が行われると、普通図ゲームにおける表示結果が「当り」となる。ここで、前述の高確率状態と時間短縮状態では、普通図柄表示器４０による普通図ゲームにおける可変表示時間が通常遊技状態のときよりも短くなるとともに、各回の普通図ゲームで表示結果が当り図柄となる確率が向上するようにしてもよい。このときにはさらに、普通可変入賞球装置６における可動翼片の傾動時間が通常遊技状態のときよりも長くなるとともに、その傾動回数が通常遊技状態のときよりも増加するようにしてもよい。このように、高確率状態や時間短縮状態では、大当り遊技状態とは異なる遊技者にとって有利な遊技状態となる。ここで、時間短縮状態では、確変制御が行われず、大当り遊技状態となる確率は通常遊技状態のときと同じであるので、高確率状態の方が時間短縮状態よりも遊技者にとって有利である。
また、遊技盤２の遊技領域には、上記した構成以外にも、装飾ランプを内蔵した風車やアウト口等が設けられている。遊技領域外側の左右上部には、効果音を発する２つのスピーカ８Ｌ、８Ｒが設けられている。遊技領域の外周には、点灯又は点滅する遊技効果ランプ９が設けられている。遊技領域外側の右下位置には、発射モータ６１（図２）を駆動して遊技球を遊技領域に向けて発射させるために遊技者等が操作する操作ノブ３０が設けられている。
さらに、図１には、パチンコ遊技機１に隣接して設置され、プリペイドカードが挿入されることによって球貸しを可能にするプリペイドカードユニット（以下、カードユニットという）７０も示されている。カードユニット７０には、使用可能状態であるか否かを示す使用可表示ランプ、カードユニット７０がいずれの側のパチンコ遊技機１に対応しているのかを示す連結台方向表示器、カードユニット７０内にカードが投入されていることを示すカード投入表示ランプ、記録媒体としてのカードが挿入されるカード挿入口、及びカード挿入口の裏面に設けられているカードリーダライタの機構を点検する場合にカードユニット７０を開放するためのカードユニット錠などが設けられている。
パチンコ遊技機１には、例えば図２に示すような電源基板１０、主基板１１、演出制御基板１２、音声制御基板１３、ランプ制御基板１４、払出制御基板１５、発射制御基板１７といった、各種の制御基板が搭載されている。主基板１１と演出制御基板１２との間には、主基板１１から演出制御基板１２へと伝送される各種の制御信号を中継するための中継基板１８なども設けられている。また、払出制御基板１５とカードユニット７０との間には、インタフェース基板２０が介在している。なお、音声制御基板１３やランプ制御基板１４は、演出制御基板１２とは別個の独立した基板によって構成されてもよいし、演出制御基板１２にまとめられて１つの基板として構成されてもよい。その他、パチンコ遊技機１の背面には、例えば情報端子基板などといった、各種の制御基板が配置されている。
電源基板１０は、主基板１１、演出制御基板１２、払出制御基板１５等の各制御基板と独立して設置され、パチンコ遊技機１内の各制御基板及び機構部品が使用する電圧を生成する。例えば、電源基板１０では、図３に示すように、ＡＣ２４Ｖ、ＶＬＰ（直流＋２４Ｖ）、ＶＳＬ（直流＋３０Ｖ）、ＶＤＤ（直流＋１２Ｖ）、ＶＣＣ（直流＋５Ｖ）及びＶＢＢ（直流＋５Ｖ）を生成する。電源基板１０は、例えば図３に示すように、変圧回路３０１と、直流電圧生成回路３０２と、電源監視回路３０３と、クリアスイッチ３０４とを備えて構成されている。また、電源基板１０には、バックアップ電源となるコンデンサが設けられていてもよい。このコンデンサは、例えばＶＢＢ（直流＋５Ｖ）の電源ラインから充電されるものであればよい。加えて、電源基板１０には、パチンコ遊技機１内の各制御基板及び機構部品への電力供給を実行または遮断するための電源スイッチが設けられていてもよい。あるいは、電源スイッチは、パチンコ遊技機１において、電源基板１０の外に設けられていてもよい。
変圧回路３０１は、例えば商用電源が入力側（一次側）に印加されるトランスや、トランスの入力側に設けられた過電圧保護回路としてのバリスタなどを備えて構成されたものであればよい。ここで、変圧回路３０１が備えるトランスは、商用電源と電源基板１０の内部とを電気的に絶縁するためのものであればよい。変圧回路３０１は、その出力電圧として、ＡＣ２４Ｖを生成する。直流電圧生成回路３０２は、例えばＡＣ２４Ｖを整流素子で整流昇圧することによってＶＳＬを生成する整流平滑回路を含んでいる。ＶＳＬは、ソレノイド駆動用の電源電圧として用いられる。また、直流電圧生成回路３０２は、例えばＡＣ２４Ｖを整流素子で整流することによってＶＬＰを生成する整流回路を含んでいる。ＶＬＰは、ランプ点灯用の電源電圧として用いられる。加えて、直流電圧生成回路３０２は、例えばＶＳＬに基づいてＶＤＤおよびＶＣＣを生成するＤＣ−ＤＣコンバータを含んでいる。このＤＣ−ＤＣコンバータは、例えば１つまたは複数のスイッチングレギュレータと、そのスイッチングレギュレータの入力側に接続された比較的大容量のコンデンサとを含み、外部からパチンコ遊技機１への電力供給が停止したときに、ＶＳＬ、ＶＤＤ、ＶＢＢ等の直流電圧が比較的緩やかに低下するように構成されたものであればよい。ＶＤＤは、例えばゲートスイッチ２１、始動口スイッチ２２、Ｖ入賞スイッチ２３、カウントスイッチ２４といった、遊技媒体を検出する各種スイッチに供給され、これらのスイッチを作動させるために用いられる。
図３に示すように、変圧回路３０１から出力されたＡＣ２４Ｖは、例えば所定のコネクタや電源ラインを介して、払出制御基板１５へと伝送される。ＶＬＰは、例えば所定のコネクタや電源ラインを介して、ランプ制御基板１４へと伝送される。ＶＳＬ、ＶＤＤ及びＶＣＣは、例えば所定のコネクタや電源ラインを介して、主基板１１、ランプ制御基板１４及び払出制御基板１５へと伝送される。ＶＢＢは、例えば所定のコネクタや電源ラインを介して、主基板１１及び払出制御基板１５へと伝送される。なお、演出制御基板１２及び音声制御基板１３には、ランプ制御基板１４を経由して各電圧が供給されればよい。
電源監視回路３０３は、例えば停電監視リセットモジュールＩＣを用いて構成され、電源断信号を出力する電源監視手段を実現する回路である。例えば、電源監視回路３０３は、パチンコ遊技機１において用いられる所定電圧（一例としてＶＬＰ）が所定値（一例として＋２０Ｖ）以下になった期間が、予め決められている時間（一例として５６ミリ秒）以上継続したときに、電源断信号を出力する。あるいは、電源監視回路３０３は、パチンコ遊技機１において用いられる所定電圧が所定値以下になると、直ちに電源断信号を出力するようにしてもよい。電源断信号は、例えばローレベルとなることでオン状態となる電気信号であればよい。電源監視回路３０３から出力された電源断信号は、例えば電源基板１０に搭載された出力ドライバ回路によって増幅された後に所定のコネクタや信号ラインを介して、払出制御基板１５へと伝送され、払出制御基板１５から主基板１１へと伝送される。なお、外部からパチンコ遊技機１に供給される電力の供給停止を検出するための条件としては、パチンコ遊技機１において用いられる所定電圧が所定値以下になったことに限られず、外部からの電力が途絶えたことを検出できる任意の条件であればよい。例えば、ＡＣ２４Ｖ等の交流波そのものを監視して交流波が途絶えたことを検出条件としてもよいし、交流波をデジタル化した信号を監視して、デジタル信号が平坦になったことをもって交流波が途絶えたことの検出条件としてもよい。
また、電源監視回路３０３は、例えば所定電圧（一例としてＶＣＣ）が所定値（一例として＋５Ｖ強）以下になったときに、リセット信号を出力してもよい。リセット信号は、例えばローレベルとなることでオン状態となる電気信号であればよい。電源監視回路３０３から出力されたリセット信号は、例えば電源基板１０に搭載された出力ドライバ回路によって増幅された後に所定のコネクタや信号ラインを介して、主基板１１、ランプ制御基板１４及び払出制御基板１５へと伝送される。なお、演出制御基板１２には、ランプ制御基板１４を経由してリセット信号が伝送されればよい。さらに、リセット信号を出力する回路は、電源監視回路３０３とは別個に設けられたウォッチドッグタイマ内蔵ＩＣ、あるいはシステムリセットＩＣなどを用いて構成されてもよい。
パチンコ遊技機１への電力供給が停止するときには、電源監視回路３０３が、電源断信号を出力（ローレベルに設定）してから所定期間が経過したときに、リセット信号を出力（ローレベルに設定）する。ここでの所定期間は、例えば主基板１１に搭載されている遊技制御用マイクロコンピュータ１００及び払出制御基板１５に搭載されている払出制御用マイクロコンピュータ１５０が、所定の電源断処理（例えば図２８に示すステップＳ２６のメイン側電源断処理や、図５０に示すステップＳ７２０の払出側電源断処理など）を実行するのに十分な時間であればよい。すなわち、電源監視回路３０３は、停電信号としての電源断信号を出力した後、遊技制御用マイクロコンピュータ１００及び払出制御用マイクロコンピュータ１５０が所定の電源断処理を実行完了してから、動作停止信号としてのリセット信号を出力（ローレベルに設定）する。電源監視回路３０３から出力されたリセット信号を受信した遊技制御用マイクロコンピュータ１００や払出制御用マイクロコンピュータ１５０は、動作停止状態となり、各種の制御処理の実行が停止される。また、パチンコ遊技機１への電力供給が開始され、例えば所定電圧（一例としてＶＣＣ）が所定値（一例として＋５Ｖ強）を超えたときに、電源監視回路３０３はリセット信号の出力を停止（ハイレベルに設定）する。
図４は、パチンコ遊技機１への電力供給が開始されたとき、及び電力供給が停止するときにおける、ＡＣ２４Ｖ、ＶＬＰ、ＶＣＣ、リセット信号及び電源断信号の状態を、模式的に示すタイミング図である。図４に示すように、パチンコ遊技機１への電力供給が開始されたときに、ＶＬＰ及びＶＣＣは徐々に規定値（直流＋２４Ｖ及び直流＋５Ｖ）に達する。このとき、ＶＬＰが第１の所定値を超えると、電源監視回路３０３は電源断信号の出力を停止（ハイレベルに設定）してオフ状態とする。また、ＶＣＣが第２の所定値を超えると、電源監視回路３０３はリセット信号の出力を停止（ハイレベルに設定）してオフ状態とする。他方、パチンコ遊技機１への電力供給が停止するときに、ＶＬＰ及びＶＣＣは徐々に低下する。このとき、ＶＬＰが第１の所定値にまで低下すると、電源監視回路３０３は電源断信号をオン状態として出力（ローレベルに設定）する。また、ＶＣＣが第２の所定値にまで低下すると、電源監視回路３０３はリセット信号をオン状態として出力（ローレベルに設定）する。
図３に示す電源基板１０が備えるクリアスイッチ３０４は、例えば押しボタン構造を有し、押下などの操作に応じてクリア信号を出力する。クリア信号は、例えばローレベルとなることでオン状態となる電気信号であればよい。クリアスイッチ３０４から出力されたクリア信号は、例えば所定のコネクタや信号ラインを介して、主基板１１へと伝送され、主基板１１から払出制御基板１５へと伝送される。また、クリアスイッチ３０４の操作がなされていないときには、クリア信号の出力を停止（ハイレベルに設定）する。なお、クリアスイッチ３０４は、押しボタン構造以外の他の構成（例えばスライドスイッチ構造やトグルスイッチ構造、ダイヤルスイッチ構造など）であってもよい。
図２に示す主基板１１は、メイン側の制御基板であり、パチンコ遊技機１における遊技の進行を制御するための各種回路が搭載されている。主基板１１は、主として、特図ゲームにおいて用いる乱数の設定機能、所定位置に配設されたスイッチ等からの信号の入力を行う機能、演出制御基板１２や払出制御基板１５などからなるサブ側の制御基板に宛てて、それぞれに指令情報の一例となる制御コマンドを制御信号として出力して送信する機能、ホールの管理コンピュータに対して各種情報を出力する機能などを備えている。また、主基板１１は、特別図柄表示装置４を構成する各セグメントの点灯／消灯制御を行うことにより特別図柄表示装置４における特別図柄の変動表示を制御する一方で、普通図柄表示器４０の点灯／点滅／発色制御を行うことにより普通図柄表示器４０における普通図柄の変動表示を制御する。
図２に示すように、主基板１１には、ゲートスイッチ２１、始動口スイッチ２２、Ｖ入賞スイッチ２３、カウントスイッチ２４からの検出信号を受信するための配線が接続されている。なお、ゲートスイッチ２１、始動口スイッチ２２、Ｖ入賞スイッチ２３、カウントスイッチ２４は、例えばセンサと称されるものなどのように、遊技媒体としての遊技球を検出できる任意の構成を有するものであればよい。ここで、始動口スイッチ２２は、遊技球が始動入賞口に入賞したことを検出し、特別図柄表示装置４による特図ゲームを実行するための始動条件が成立したことを示す始動入賞信号を出力する始動入賞検出スイッチとなる。
加えて、主基板１１には、普通可変入賞球装置６における可動翼片の傾動制御を行うための指令信号をソレノイド８１に送信するための配線や、特別可変入賞球装置７における開閉板の開閉制御を行うための指令信号をソレノイド８２に送信するための配線が接続されている。さらに、主基板１１には、特別図柄表示装置４や普通図柄表示器４０の表示制御を行うための指令信号を送信するための配線が接続されている。
主基板１１から演出制御基板１２に向けて出力される制御信号は、中継基板１８によって中継される。ここで、主基板１１には、例えば中継基板１８に対応して主基板側コネクタが設けられるとともに、この主基板側コネクタと遊技制御用マイクロコンピュータ１００との間に、出力バッファ回路が接続されていてもよい。この出力バッファ回路は、例えば主基板１１から中継基板１８を介して演出制御基板１２へ向かう方向にのみ制御信号を通過させることができ、中継基板１８から主基板１１への信号の入力を阻止する。従って、演出制御基板１２や中継基板１８の側から主基板１１の側に信号が伝わる余地はない。
中継基板１８には、例えば主基板１１から演出制御基板１２に対して出力される制御信号を伝送するための配線毎に、伝送方向規制回路が設けられていればよい。各伝送方向規制回路は、主基板１１に対応して設けられた主基板用コネクタにアノードが接続されるとともに演出制御基板１２に対応して設けられた演出制御基板用コネクタにカソードが接続されたダイオードと、一端がダイオードのカソードに接続されるとともに他端がグランド（ＧＮＤ）接続された抵抗とから構成されている。この構成により、各伝送方向規制回路は、演出制御基板１２から中継基板１８への信号の入力を阻止して、主基板１１から演出制御基板１２へ向かう方向にのみ信号を通過させることができる。従って、演出制御基板１２の側から主基板１１側に信号が伝わる余地はない。なお、主基板への不正な信号の入力を防ぐために、主基板とサブ基板との間にサブ基板から主基板への信号入力を規制する一方向データ転送手段を設けたものは既に提案されている（例えば、特開平８−２２４３３９号公報などを参照）。しかしながら、主基板と一方向データ転送手段との間には主基板への信号入力を規制するものがないため、一方向データ転送手段に改変を加えることで主基板に不正な信号を入力させることが可能であった。この実施の形態では、中継基板１８において制御信号を伝送するための配線毎に伝送方向規制回路を設けるとともに、主基板１１にて遊技制御用マイクロコンピュータ１００と主基板側コネクタの間に出力バッファ回路を設けることで、外部から主基板１１への不正な信号の入力を、より確実に防止することができる。
演出制御基板１２は、主基板１１とは独立したサブ側の制御基板であり、中継基板１８を介して主基板１１から送信された制御コマンドを受信して、画像表示装置５、スピーカ８Ｌ、８Ｒ及び遊技効果ランプ９といった演出用の電気部品を制御するための各種回路が搭載されている。すなわち、演出制御基板１２は、画像表示装置５における表示動作や、スピーカ８Ｌ、８Ｒからの音声出力動作、遊技効果ランプ９におけるランプの点灯動作及び消灯動作などを制御する機能を備えている。演出制御基板１２には、音声制御基板１３やランプ制御基板１４に制御信号を伝送する配線や、画像表示装置５に画像データ信号を伝送する配線などが接続されている。
主基板１１と払出制御基板１５との間では、例えば双方向でシリアル通信を行うことにより、各種の制御コマンドや通知信号が伝送される。払出制御基板１５は、主基板１１とは独立したサブ側の制御基板であり、主基板１１から送信された制御コマンドや通知信号を受信して、払出モータ５１による遊技球の払出動作を制御するための各種回路が搭載されている。すなわち、払出制御基板１５は、払出モータ５１による賞球の払出動作を制御する機能を備えている。また、払出制御基板１５は、インタフェース基板２０を介したカードユニット７０との通信結果に応じて払出モータ５１の駆動制御を行って、球貸し動作を制御する機能を備えている。払出制御基板１５には、満タンスイッチ２６や球切れスイッチ２７からの検出信号を受信するための配線や、払出モータ位置センサ７１や払出カウントスイッチ７２、エラー解除スイッチ７３からの検出信号を受信するための配線が接続されている。加えて、払出制御基板１５には、払出モータ５１における遊技球の払出制御を行うための指令信号を送信するための配線や、エラー表示用ＬＥＤ７４における表示制御を行うための指令信号を送信するための配線、インタフェース基板２０を介してカードユニット７０との間で通信を行うための配線などが接続されている。
ここで、満タンスイッチ２６は、例えば遊技盤２の背面下方にて打球供給皿と余剰球受皿の間を連通する余剰球通路の側壁に設置され、余剰球受皿の満タンを検出するためのものである。賞球または球貸し要求に基づく遊技球が多数払い出されて打球供給皿が満杯になり、遊技球が連絡口に到達した後、さらに遊技球が払い出されると、遊技球は余剰球通路を経て余剰球受皿へと導かれる。さらに遊技球が払い出されると、例えば所定の感知レバーが満タンスイッチ２６を押圧してオンする。
また、球切れスイッチ２７は、例えば遊技盤２の背面にて遊技球を払出モータ５１が設置された払出装置へと誘導する誘導レールの下流に設置され、誘導レールの下流にてカーブ樋を介して連通された２列の球通路内における遊技球の有無を検出するためのものである。一例として、球切れスイッチ２７は、球通路に２７〜２８個の遊技球が存在することを検出できるような位置に係止片によって係止され、球貸しの一単位の最大払出個数（例えば１００円分に相当する２５個）以上が確保されていることを確認可能にする。なお、誘導レールは、遊技盤２の背面上方にて補給球としての遊技球を貯留する貯留タンクからの遊技球を払出装置へと誘導するものであり、球通路の下部には、払出モータ５１が設置された払出装置が固定されている。
エラー解除スイッチ７３は、払出制御用マイクロコンピュータ１５０が所定のエラー状態に制御されているときに、ソフトウェアリセットによって、そのエラー状態を解除するためのスイッチである。エラー表示用ＬＥＤ７４は、例えば７セグメントＬＥＤにより構成され、払出制御用マイクロコンピュータ１５０にてセットされたエラーフラグなどに基づいて、各種のエラーに対応するエラーコードを表示するためのものである。
図２に示す発射制御基板１７は、操作ノブ３０の操作量に応じて、所定の発射装置による遊技球の発射動作を制御するためのものである。発射制御基板１７には、例えば電源基板１０あるいは主基板１１からの駆動信号を伝送する配線や、インタフェース基板２０及び払出制御基板１５を介してカードユニット７０からの接続信号を伝送する配線、及び操作ノブ３０からの配線が接続されるとともに、発射モータ６１への配線が接続されている。なお、カードユニット７０からの接続信号は、払出制御基板１５にて分岐されて発射制御基板１７に伝送されてもよいし、カードユニット７０からインタフェース基板２０を介し、払出制御基板１５を経由せずに発射制御基板１７に伝送されてもよい。発射制御基板１７は、操作ノブ３０の操作量に対応して発射モータ６１の駆動力を調整する。発射モータ６１は、例えば発射制御基板１７により調整された駆動力により発射バネを弾性変形させ、発射バネの付勢力を打撃ハンマに伝達して遊技球を打撃することにより、遊技球を操作ノブ３０の操作量に対応した速度で遊技領域に向けて発射させる。
中継基板１８を介して主基板１１から演出制御基板１２に対して送信される制御コマンドは、例えば電気信号として伝送される演出制御コマンドである。演出制御コマンドには、例えば画像表示装置５における画像表示動作を制御するために用いられる表示制御コマンドや、スピーカ８Ｌ、８Ｒからの音声出力を制御するために用いられる音声制御コマンド、遊技効果ランプ９や装飾用ＬＥＤの点灯動作などを制御するために用いられるランプ制御コマンドが含まれている。図５は、この実施の形態で用いられる表示制御コマンドの内容の一例を示す説明図である。表示制御コマンドは、例えば２バイト構成であり、１バイト目はＭＯＤＥ（コマンドの分類）を示し、２バイト目はＥＸＴ（コマンドの種類）を表す。ＭＯＤＥデータの先頭ビット（第７ビット［ビット７］）は必ず“１”とされ、ＥＸＴデータの先頭ビットは“０”とされる。なお、図５に示された表示制御コマンドの形態は一例であって、他のコマンド形態を用いてもよい。また、この例では、表示制御コマンドが２バイト構成であるとしているが、表示制御コマンドを構成するバイト数は、１であってもよいし、３以上の複数であってもよい。この実施の形態では、表示制御コマンドとして、可変表示開始コマンド、表示結果通知コマンド、大当り開始コマンド、大当り終了コマンド、エラー報知開始＃１〜＃３のコマンドなどが、予め用意されている。
図５に示す例において、コマンド８０ＸＸｈは、特別図柄表示装置４による特図ゲームで特別図柄の変動表示を開始するときに送信される可変表示開始コマンドである。なお、ＸＸｈは、不特定の１６進数であることを示し、表示制御コマンドによる指示内容に応じて任意に設定される値であればよい。可変表示開始コマンドは、例えば特別図柄表示装置４における特別図柄の変動表示を開始してから確定特別図柄を停止表示するまでの時間である特別図柄の可変表示時間（総変動時間）や、飾り図柄の可変表示態様をリーチとしてからハズレとなるリーチハズレとするか、リーチとすることなくハズレとなる通常ハズレとするかなどを示すＥＸＴデータを含んでいる。
ここで、リーチとは、画像表示装置５にて導出表示した飾り図柄が大当り組合せの一部を構成しているときに未だ導出表示していない飾り図柄（リーチ変動図柄という）については変動表示が行われている表示態様、あるいは、全て又は一部の飾り図柄が大当り図柄の全て又は一部を構成しながら同期して変動表示している表示態様のことである。具体的には、予め定められた組合せ有効ライン上の一部の可変表示部に予め定められた大当り組合せを構成する図柄を停止表示しているときに未だ停止表示していない組合せ有効ライン上の可変表示部において変動表示が行われている表示態様（例えば、表示領域に設けられた「左」、「中」、「右」の可変表示部のうち「左」、「右」の可変表示部には大当り図柄の一部となる（例えば「７」）が停止表示されている状態で「中」の可変表示部は未だ変動表示が行われている表示態様）、あるいは、有効ライン上の可変表示部の全て又は一部の飾り図柄が大当り図柄の全て又は一部を構成しながら同期して変動表示している表示態様（例えば、表示領域に設けられた「左」、「中」、「右」の可変表示部の全てで変動表示が行われてどの状態が表示されても同一の飾り図柄が揃っている態様で変動表示が行われている表示態様）である。また、リーチの際に、通常と異なる演出がランプや音などで行われることがある。この演出をリーチ演出という。また、リーチの際に、画像表示装置５にてキャラクタ（人物等を模した演出表示であり、飾り図柄とは異なるもの）を表示させたり、背景の表示態様を変化させたり、飾り図柄の変動表示態様を変化させたりすることがある。このキャラクタの表示や背景の表示態様、飾り図柄の変動態様の変化を、リーチ演出表示という。
コマンド９０ＸＸｈは、特別図柄表示装置４における特図ゲームでの確定特別図柄や、遊技状態が高確率状態となる確変大当りとなるか否かなどを示す表示結果通知コマンドである。具体的な一例として、コマンド９０００ｈは、特図ゲームでの確定特別図柄がハズレ図柄となることを示すコマンドである。また、コマンド９００１ｈは、特図ゲームでの確定特別図柄が大当り図柄としての「７」を示す特別図柄であること、及び遊技状態が高確率状態にはならない通常大当りであることを示すコマンドである。さらに、コマンド９００２ｈは、特図ゲームでの確定特別図柄が大当り図柄としての「７」を示す特別図柄であること、及び遊技状態が高確率状態になる確変大当りであることを示すコマンドである。こうした表示結果通知コマンドに基づき、演出制御基板１２の側では、飾り図柄の可変表示が行われた後に停止表示される飾り図柄の表示結果の種類をハズレとするか通常大当りとするか確変大当りとするかを決定することが可能になる。
コマンドＡ０００ｈは、特別図柄表示装置４による特図ゲームや画像表示装置５における飾り図柄の可変表示にて大当りとなったことにより、大当り遊技状態が開始されることを示す大当り開始コマンドである。コマンドＡ１００ｈは、大当り遊技状態が終了することを示す大当り終了コマンドである。
コマンドＤ０００ｈは、主基板１１に搭載された乱数回路１１２にて乱数を発生させるために生成されるクロック信号に異常が発生したことにより、乱数回路１１２での乱数生成動作に異常が発生した旨の報知を開始させるために送信されるエラー報知開始＃１のコマンドである。コマンドＤ００１ｈは、画像表示装置５における飾り図柄の可変表示態様をリーチとする旨の決定が所定回数（例えば１０回）の可変表示を超えて連続して行われたときに、乱数回路１１２での乱数生成動作に異常が発生した旨の報知を開始させるために送信されるエラー報知開始＃２のコマンドである。コマンドＤ００２ｈは、画像表示装置５における飾り図柄の可変表示態様をリーチとすることなくハズレとする通常ハズレの決定が所定回数（例えば５０回）の可変表示を超えて連続して行われたときに、乱数回路１１２での乱数生成動作に異常が発生した旨の報知を開始させるために送信されるエラー報知開始＃３のコマンドである。
主基板１１から払出制御基板１５に対して送信される制御コマンドは、例えば電気信号として伝送される払出制御コマンドである。なお、払出制御コマンドは、主基板１１に搭載された遊技制御用マイクロコンピュータ１００が備えるＣＰＵ１０３（図９）によって払出制御コマンドを送信するための設定が行われ、その設定に基づいて遊技制御用マイクロコンピュータ１００が備えるシリアル通信回路１０７（図９）により払出制御基板１５に対して送信されるものである。以下の説明では、主基板１１から払出制御基板１５に対する払出制御コマンドの送信動作に、こうした遊技制御用マイクロコンピュータ１００に設けられたＣＰＵ１０３やシリアル通信回路１０７による一連の動作が含まれているものとする。また、払出制御基板１５から主基板１１に対しては、例えば電気信号としての払出通知コマンドなどが送信される。なお、払出通知コマンドは、払出制御基板１５に搭載された払出制御用マイクロコンピュータ１５０が備えるＣＰＵ２１３（図２７）によって払出通知コマンドを送信するための設定が行われ、その設定に基づいて払出制御用マイクロコンピュータ１５０が備えるシリアル通信回路２１７（図２７）により主基板１１に対して送信されるものである。以下の説明では、払出制御基板１５から主基板１１に対する払出通知コマンドの送信動作に、こうした払出制御用マイクロコンピュータ１５０に設けられたＣＰＵ２１３やシリアル通信回路２１７による一連の動作が含まれているものとする。加えて、以下の説明では、主基板１１及び払出制御基板１５のいずれか一方から他方に対する所定動作の指令だけでなく、一方での動作状態を他方に通知する通知信号も、払出制御コマンドや払出通知コマンドに含まれるものとする。
図６は、主基板１１と払出制御基板１５との間で送受信されるコマンドの構成例を示す説明図である。図６（Ａ）に示すように、主基板１１から払出制御基板１５に対して送信される払出制御コマンドと、払出制御基板１５から主基板１１に対して送信される払出通知コマンドは、いずれも２バイト構成であり、１バイト目を反転させることで２バイト目となるように構成されている。そして、各バイトの先頭ビット（第７ビット［ビット７］）をヘッダとして、そのヘッダを異ならせることにより、１バイト目と２バイト目の区別を可能にしている。例えば、１バイト目におけるヘッダは“０”の固定値に設定されている一方で、２バイト目におけるヘッダは“１”の固定値に設定されている。
主基板１１から払出制御基板１５に対して送信される払出制御コマンドには、払出数指定コマンドやＡＣＫフィードバックコマンドが含まれている。払出数指定コマンドは、払い出すべき賞球の数を示すコマンドであり、例えば図６（Ｂ）に示すようなビット値で構成されている。ここで、払出数指定コマンドにおける１バイト目及び２バイト目の第３〜第０ビット［ビット３−０］は、払い出すべき賞球の個数に応じて設定される値であればよい。図６（Ｃ）には、この実施の形態で用いられる払出数指定コマンドが１６進数表示で示されている。図６（Ｃ）に示すコマンドＥ１１Ｅｈは、払い出すべき賞球個数が１５個であることを示す第１払出数指定コマンドである。コマンドＥＣ１３ｈは、払い出すべき賞球個数が４個であることを示す第２払出数指定コマンドである。この実施の形態では、始動口スイッチ２２で遊技球が検出されると４個の賞球払出を行い、カウントスイッチ２４で遊技球が検出されると１５個の賞球払出を行う。
払出制御基板１５の払出制御に応じて遊技球を払い出すための回転動作を行う払出モータ５１は、例えば図７に示すような３つのケース９１、９２、９３から構成された払出ケースの内部に設けられた払出装置に含まれている。ケース９１、９２の上部には、それぞれ球通路と連通する穴８５、８６が設けられており、遊技球は、この穴８５、８６から払出装置内へと流入する。また、払出モータ５１の回転軸にはギア８７が嵌合されており、払出ケースの内部には、ギア８７と噛み合うギア８８と、ギア８８の中心軸に嵌合して球載置部を有するカム８９と、カム８９の下方における球通路９０とが設けられている。例えば、穴８５、８６から流入した遊技球は、カム８９の球載置部が１／３回転するごとに１個ずつ交互に球通路９０を経て落下する。さらに、払出ケースの内部には、例えば発光素子（ＬＥＤ）と受光素子とから構成される払出モータ位置センサ７１が設けられている。払出モータ位置センサ７１は、払出モータ５１の回転位置を検出するためのセンサであり、カム８９の回転不能による球噛みを検出するために用いられる。払出ケースの内部に設けられた球通路９０の下部には、例えば近接スイッチによる払出カウントスイッチ７２が配置されている。払出カウントスイッチ７２は、球通路９０から１個の遊技球が落下するごとにオンして、所定の検出信号を払出制御基板１５に送信する。
図６（Ｃ）に示すコマンドＦ００Ｆｈは、払出制御基板１５から主基板１１に対して送信された賞球ＡＣＫコマンドを主基板１１の側で受信したことを示す受信確認受付信号となるＡＣＫフィードバックコマンドである。
図６（Ｄ）は、払出制御基板１５から主基板１１に対して送信される払出通知コマンドの構成例を示す説明図である。払出通知コマンドには、賞球ＡＣＫコマンド、払出エラー通知コマンド、払出エラー解除コマンドが含まれている。図６（Ｄ）に示すコマンドＡ０Ｆ５ｈは、主基板１１から払出制御基板１５に対して送信された払出数指定コマンドを払出制御基板１５の側で受信したことを示す受信確認信号となる賞球ＡＣＫコマンドである。コマンドＢ０Ｆ４ｈは、払出制御基板１５の側において遊技球の払出に関わる異常が発生した旨を主基板１１の側に通知するための払出エラー通知コマンドである。コマンドＢ１Ｅ４ｈは、払出制御基板１５の側で発生したエラーが解除された旨を主基板１１の側に通知するための払出エラー解除コマンドである。
図２に示すように、主基板１１には、遊技制御用マイクロコンピュータ１００や基準クロック信号生成回路１１１、乱数回路１１２、スイッチ回路１１４、ソレノイド回路１１５が搭載されている。
遊技制御用マイクロコンピュータ１００は、例えば１チップのマイクロコンピュータであり、パチンコ遊技機１における遊技の進行を制御するための各種処理を実行する。基準クロック信号生成回路１１１は、所定の周波数（例えば２０ＭＨｚ）を有する内部システムクロックとして用いられる基準クロック信号ＣＬＫを生成する。乱数回路１１２は、大当りを発生させてパチンコ遊技機１を大当り遊技状態とするか否かを決定するために用いられる大当り判定用の乱数値Ｒ１を発生する。スイッチ回路１１４は、ゲートスイッチ２１、始動口スイッチ２２、Ｖ入賞スイッチ２３、カウントスイッチ２４などの各種スイッチからの検出信号や、各種センサからの検出信号を取り込み、遊技制御用マイクロコンピュータ１００に伝送する。ソレノイド回路１１５は、遊技制御用マイクロコンピュータ１００からの指令に従って各ソレノイド８１、８２に対する駆動信号を出力する。
図８は、乱数回路１１２の一構成例を示すブロック図である。また、図８には、始動口スイッチ２２や遊技制御用マイクロコンピュータ１００、基準クロック信号生成回路１１１なども示されている。乱数回路１１２は、図８に示すように、クロック信号出力回路１７１と、初期値設定回路１７２と、乱数生成回路１７３と、タイマ回路１７４と、ラッチ信号生成回路１７５と、乱数値レジスタ１７６とを備えている。
クロック信号出力回路１７１は、基準クロック信号生成回路１１１から供給される基準クロック信号ＣＬＫを入力して、例えば基準クロック信号ＣＬＫと同一周期を有するクロック信号、あるいは基準クロック信号ＣＬＫを１６分周したクロック信号を、乱数生成用のクロック信号Ｓ１として出力する。また、クロック信号出力回路１７１は、クロック信号Ｓ１と同一周期で位相が異なるクロック信号Ｓ２を出力する。例えば、クロック信号出力回路１７１は、クロック信号Ｓ１を遅延回路あるいは反転回路に入力することにより、クロック信号Ｓ１と同一周期で立上がりタイミングや立下がりタイミングが異なるクロック信号Ｓ２を生成してもよい。
また、クロック信号出力回路１７１は、例えば基準クロック信号ＣＬＫと同一周期を有するクロック信号Ｓ１を生成する場合に、基準クロック信号ＣＬＫを２逓倍した信号をＤ型フリップフロップ回路のクロック端子に入力し、逆相出力端子（反転出力端子）からの出力信号をＤ入力端子に接続することで、正相出力端子（非反転出力端子）からクロック信号Ｓ１を出力させる一方、逆相出力端子（反転出力端子）からクロック信号Ｓ２を出力させるようにしてもよい。この場合、Ｄ型フリップフロップ回路の正相出力端子（非反転出力端子）からは基準クロック信号ＣＬＫと同一周波数のクロック信号Ｓ１が出力される一方、逆相出力端子（反転出力端子）からはクロック信号Ｓ１の逆相信号、すなわちクロック信号Ｓ１と同一周波数でクロック信号Ｓ１とは位相がπ（＝１８０°）だけ異なるクロック信号Ｓ２が出力されることになる。
クロック信号出力回路１７１から出力されたクロック信号Ｓ１は、乱数生成回路１７３のクロック端子に入力されて、カウント用クロック信号として用いられる。また、クロック信号Ｓ１は、遊技制御用マイクロコンピュータ１００にも入力される。クロック信号出力回路１７１から出力されたクロック信号Ｓ２は、ラッチ信号生成回路１７５のクロック端子に入力されて、ラッチ用クロック信号として用いられる。
初期値設定回路１７２は、パチンコ遊技機１への電力供給が開始された後に乱数回路１１２にて乱数の発生を開始する際における１周目の初期値の設定や、乱数生成回路１７３が所定の初期値から所定の最終値まで循環的に数値データを更新したときに新たな初期値の設定などを行う。初期値設定回路１７２は、設定した初期値を示す初期値設定信号ＳＫを出力して、乱数生成回路１７３に入力させる。
乱数生成回路１７３は、例えばクロック信号出力回路１７１から供給されるクロック信号Ｓ１の立上がりエッジなどに応答して、出力するカウント値Ｃを所定の初期値から所定の最終値まで、予め定められた順序に従って循環的に更新する。具体的な一例として、乱数生成回路１７３は、１６ビットのバイナリカウンタを用いて構成され、クロック信号Ｓ１の立上がりエッジに応答して、「１」から「６５５３５」までの範囲内で設定された初期値から「６５５３５」までカウント値Ｃを１ずつカウントアップする。そして、「６５５３５」までカウントアップした後には、「１」から初期値よりも１小さい最終値となる数値まで１ずつカウントアップすることで、数値データを循環的に更新する。
また、乱数生成回路１７３は、例えばカウント値Ｃを所定の初期値から所定の最終値まで循環的に更新したときなどに、カウント値Ｃの更新順である順列を変更するようにしてもよい。具体的な一例として、乱数生成回路１７３は、クロック信号Ｓ１の立上がりエッジに応答して「１」から「６５５３５」までの範囲内で所定の初期値から所定の最終値まで１ずつカウントアップするカウンタと、カウンタから出力された数値データを所定の更新規則に従った順列に変更可能とする乱数列変更回路とを備え、乱数列変更回路がカウンタから出力された数値データにおけるビットの入れ替えや転置などのビットスクランブル処理を実行することで、カウント値Ｃの更新順である順列を任意に設定できるようにしてもよい。
タイマ回路１７４は、始動口スイッチ２２からオン状態の始動入賞信号ＳＳ１が入力されている時間を計測し、計測した時間が所定の時間（例えば３ミリ秒）になったときに、始動入賞信号ＳＳ１を出力して、ラッチ信号生成回路１７５に入力させる。例えば、タイマ回路１７４は、アップカウンタまたはダウンカウンタを用いて構成され、始動入賞信号ＳＳ１がオン状態となったことに応答して起動する。この場合、タイマ回路１７４は、始動入賞信号ＳＳ１がオン状態となっている期間において、基準クロック信号生成回路１１１から入力される基準クロック信号ＣＬＫの立上がりエッジなどに応答して所定のタイマ値をアップカウントまたはダウンカウントすることにより、始動入賞信号ＳＳ１がオン状態である時間を計測する。そして、アップカウントまたはダウンカウントしたタイマ値が３ミリ秒に対応する値に達したときに、ラッチ信号生成回路１７５への出力信号をオン状態とすることで、始動入賞信号ＳＳ１を出力する。
ラッチ信号生成回路１７５は、例えばＤ型フリップフロップ回路などを用いて構成される。具体的な一例として、ラッチ信号生成回路１７５を構成するＤ型フリップフロップ回路のＤ入力端子にタイマ回路１７４の出力端子からの配線が接続され、クロック端子にクロック信号出力回路１７１から出力されるクロック信号Ｓ２を伝送する配線が接続されていればよい。ラッチ信号生成回路１７５は、タイマ回路１７４から出力される始動入賞信号ＳＳ１を、クロック信号出力回路１７１から出力されるクロック信号Ｓ２の立上がりエッジに同期して出力することにより、ラッチ信号ＳＬを生成し、乱数値レジスタ１７６に入力させる。
乱数値レジスタ１７６は、例えば１６ビットレジスタなどを用いて構成され、乱数生成回路１７３から出力されるカウント値Ｃを、大当り判定用の乱数値Ｒ１として格納する。より具体的には、乱数値レジスタ１７６は、ラッチ信号生成回路１７５から入力されるラッチ信号ＳＬの立上がりエッジに応答して、乱数生成回路１７３から入力されるカウント値Ｃを、大当り判定用の乱数値Ｒ１としてラッチして記憶することで、乱数回路１１２に始動口スイッチ２２からの始動入賞信号ＳＳ１が入力されるごとに、記憶する大当り判定用の乱数値Ｒ１を更新する。また、乱数値レジスタ１７６は、遊技制御用マイクロコンピュータ１００からの出力制御信号ＳＣがオフ状態であるときに読出不能（ディセイブル）状態となり、出力制御信号ＳＣがオン状態であるときに読出可能（イネイブル）状態となる。加えて、乱数値レジスタ１７６は、出力制御信号ＳＣがオン状態であるときには、ラッチ信号ＳＬに対して受信不能状態となり、ラッチ信号生成回路１７５から入力されるラッチ信号ＳＬが立ち上がっても記憶データが更新されないようにしてもよい。
図９は、主基板１１に搭載された遊技制御用マイクロコンピュータ１００の一構成例を示すブロック図である。図９に示す遊技制御用マイクロコンピュータ１００は、クロック回路１０１と、リセット／割込みコントローラ１０２と、ＣＰＵ１０３と、ＲＯＭ１０４と、ＲＡＭ１０５と、タイマ回路（ＰＩＴ）１０６と、シリアル通信回路（ＳＣＩ）１０７と、入出力ポート１０８とを備えている。
遊技制御用マイクロコンピュータ１００では、遊技の進行を制御するために、各種の乱数となる数値データが用いられる。具体的な一例として、ＣＰＵ１０３は、乱数回路１１２による乱数生成動作の設定や、遊技制御用マイクロコンピュータ１００内に設けられたランダムカウンタの設定などを行い、数値データを所定の手順に従って定期的（あるいは不定期）に更新させる。図１０は、主基板１１の側にてカウントされる乱数値を例示する説明図である。図１０に示すように、この実施の形態では、主基板１１の側において、大当り判定用の乱数値Ｒ１、確変判定用の乱数値Ｒ２、初期値決定用の乱数値Ｒ３、リーチ判定用の乱数値Ｒ４を示す数値データを、カウント可能に制御する。なお、遊技効果を高めるために、例えば可変表示パターン決定用の乱数値などといった、上記以外の乱数値が用いられてもよい。この実施の形態では、乱数回路１１２により大当り判定用の乱数値Ｒ１がカウントされる一方、乱数回路１１２とは異なるランダムカウンタの値をソフトウェアにより更新することで、確変判定用の乱数値Ｒ２や初期値決定用の乱数値Ｒ３、リーチ判定用の乱数値Ｒ４などがカウントされる。
大当り判定用の乱数値Ｒ１は、大当りを発生させてパチンコ遊技機１を大当り遊技状態とするか否かの判定を行うために用いられる乱数値であり、「１」〜「６５５３５」の範囲の値をとる。すなわち、大当り判定用の乱数値Ｒ１は、特別図柄表示装置４による特図ゲームにおける可変表示結果の種類を大当りとするかハズレとするかの判定を行うために用いられる。確変判定用の乱数値Ｒ２は、特図ゲームにて大当りとする旨の判定がなされたときに、確変大当りとするか通常大当りとするかを判定するために用いられる乱数値であり、例えば「１」〜「１００」の範囲の値をとる。初期値決定用の乱数値Ｒ３は、確変判定用の乱数値Ｒ２におけるカウント初期値を決定するために用いられる乱数値であり、確変判定用の乱数値Ｒ２と同様に、例えば「１」〜「１００」の範囲の値をとる。リーチ判定用の乱数値Ｒ４は、飾り図柄の可変表示態様をリーチとするか否かを判定するために用いられる乱数値であり、例えば「１」〜「１０」の範囲の値をとる。
クロック回路１０１は、遊技制御用マイクロコンピュータ１００内の各回路にクロック信号を供給するための回路である。具体的な一例として、クロック回路１０１は、その入力端子に入力された外部クロックを分周するなどして、内部システムクロックとなるクロック信号を生成し、生成したクロック信号をＣＰＵ１０３などの遊技制御用マイクロコンピュータ１００内の各回路に供給する。
リセット／割込みコントローラ１０２は、遊技制御用マイクロコンピュータ１００内で発生する各種リセット、割込み要求を制御するためのものである。リセット／割込みコントローラ１０２が制御するリセットには、システムリセットとユーザリセットが含まれている。システムリセットは、所定のＳＲＳＴ端子に一定の期間にわたりローレベルの信号が入力されたときに発生するリセットである。ユーザリセットは、所定のＵＲＳＴ端子に一定の期間にわたりローレベルの信号が入力されたことや、ウォッチドッグタイマ（ＷＤＴ）のタイムアウト信号が発生したこと、指定エリア外走行禁止（ＩＡＴ）信号が発生したこと、あるいは、インターバルリセット信号が発生したことなど、所定の要因により発生するリセットである。
また、リセット／割込みコントローラ１０２が制御する割込みには、Ｘクラス割込み（ＸＩＲＱ）、Ｉクラス割込み（ＩＲＱ）、ソフトウェア割込み（ＳＷＩ）、イリーガルオペコードトラップ（ＩＬＧＯＰ）といった４種類の割込みが含まれている。Ｘクラス割込みは、所定のＸＩＲＱ端子に一定の期間にわたりローレベルの信号が入力されたときに発生する割込みである。Ｉクラス割込みは、ユーザプログラムにより割込み要求の受付を許可／禁止できる割込みであり、所定のＩＲＱ端子に一定の期間にわたりローレベルの信号が入力されたことや、タイマ回路１０６からの割込み要求信号が発生したこと、シリアル通信回路１０７からの割込み要求信号が発生したことなど、予め定められた各種の割込み要因により発生する割込みである。
ＣＰＵ１０３は、ＲＯＭ１０４に記憶されているユーザプログラムやデータを読み出し、ＲＡＭ１０５をワークエリアとして使用して、プログラムに従った制御動作を行う。図１１は、遊技制御用マイクロコンピュータ１００におけるアドレスマップの一例を示す図である。図１１に示すように、００００ｈ番地〜０１ＦＦｈ番地の領域は、ＲＡＭ１０５に割り当てられたワークエリアである。また、１０００ｈ番地〜１０１Ｃｈ番地の領域は、タイマ回路１０６やシリアル通信回路１０７等が備える内蔵レジスタに割り当てられた内蔵レジスタエリアである。２０００ｈ番地〜２００Ｆｈ番地の領域は、遊技制御用マイクロコンピュータ１００に内蔵されたアドレスデコーダに割り当てられたチップセレクト信号デコードエリアである。Ｅ０００ｈ番地〜ＦＦＦＦｈの領域は、ＲＯＭ１０４に割り当てられており、ユーザプログラム管理エリアとユーザプログラム／データエリアとを含んでいる。
ＲＯＭ１０４に割り当てられたＥ０８０ｈ番地〜ＦＦＦＦｈ番地の領域であるユーザプログラム／データエリアには、ユーザにより予め作成されたユーザプログラムやユーザデータが記憶される。ＲＯＭ１０４に割り当てられたＥ０００ｈ番地〜Ｅ０７Ｆｈ番地の領域であるユーザプログラム管理エリアには、ＣＰＵ１０３がユーザプログラムを実行する際に用いられてパチンコ遊技機１の動作内容を設定するためのユーザプログラム管理データが記憶される。
図１２は、図１１に示すユーザプログラム管理エリアにおけるアドレスマップの一例を示す図である。図１２に示すように、ユーザプログラム管理エリアに含まれるＥ００Ａｈ番地〜Ｅ０１１ｈ番地の領域には、遊技制御用マイクロコンピュータ１００ごとに付与された固有の識別情報であるＩＤナンバーなどといった、所定のマイクロコンピュータ固有値が記憶されている。
ユーザプログラム管理エリアに含まれるＥ０１Ｂｈ番地の領域には、遊技制御用マイクロコンピュータ１００にて発生する複数種類のＩクラス割込み（ＩＲＱ）の要因のうちで、最も優先度を高くするものを設定する最優先割込み設定（ＫＨＰＲ）を示すデータが記憶される。図１３（Ａ）は、Ｅ０１Ｂｈ番地の領域に記憶される最優先割込み設定データの設定例を示す説明図である。また、図１３（Ｂ）は、最優先割込み設定データの具体的な設定の一例として、デフォルトにおける割込み要因の優先順位と、Ｅ０１Ｂｈ番地の領域に「０５ｈ」を設定した場合における割込み要因の優先順位とを示している。
図１３（Ｂ）に示すように、Ｅ０１Ｂｈ番地の領域に最優先割込み設定データを設定しないデフォルトの状態では、リセット／割込みコントローラ１０２が備えるＩＲＱ端子への信号入力による割込み要因が最も優先順位が高く、続いてタイマ回路１０６の各チャネル（ＣＨ０〜ＣＨ３）からの割込み要求の優先順位が高く、シリアル通信回路１０７からのエラー割込み要求、受信割込み要求、送信割込み要求の順番で優先順位が低くなるように設定されている。すなわち、デフォルトの状態でも、シリアル通信回路１０７からの割込み要求のうちではエラー割込み要求が、受信割込み要求や送信割込み要求といった他の割込み要因に比べて優先度が高くなっている。そのため、シリアル通信回路１０７からのエラー割込み要求に基づく割込み処理は、シリアル通信回路１０７からのエラー割込み要求とは異なる受信割込み要求や送信割込み要求などに基づく割込み処理に比べて、優先して実行されることになる。
また、Ｅ０１Ｂｈ番地の領域に最優先割込み設定データとして「０５ｈ」を設定した場合には、シリアル通信回路１０７からのエラー割込み要求の優先順位が、ＩＲＱ端子への信号入力による割込み要因や、タイマ回路１０６からの割込み要求の優先順位よりも高くなり、遊技制御用マイクロコンピュータ１００にて発生する複数種類のＩクラス割込み（ＩＲＱ）の要因のうちで、最も優先度が高くなる。このように、Ｅ０１Ｂｈ番地の領域に最優先割込み設定データを設定することで、複数種類のＩクラス割込み（ＩＲＱ）の要因における優先順位を、デフォルトの設定から変更することができる。
図１２に示すＥ０１Ｃｈ番地の領域には、乱数回路１１２の初期設定を行うために用いられる乱数初期設定（ＫＲＳＳ）を示すデータが記憶される。図１４は、Ｅ０１Ｃｈ番地の領域に記憶される乱数初期設定（ＫＲＳＳ）を示すデータの内容を例示する説明図である。
図１４に示すように乱数初期設定データは８ビットのデータとして構成されるが、第７及び第６ビット［ビット７−６］は未使用となっている。乱数初期設定データの第５ビット［ビット５］は、乱数回路１１２にて生成される乱数値の更新周期についての設定を示している。図１４に示す例では、乱数初期設定データの第５ビット［ビット５］が“０”であるときには乱数回路１１２にて生成する乱数値を内部システムクロックとなる基準クロック信号ＣＬＫの周期で更新することを示し、“１”であるときには乱数回路１１２にて生成される乱数値を内部システムクロックとなる基準クロック信号ＣＬＫの１６倍の周期で更新することを示している。
図１４に示す乱数初期設定データの第４ビット［ビット４］は、乱数回路１１２にて生成される乱数値における１周目のスタート値となる初期値についての設定を示している。図１４に示す例では、乱数初期設定データの第４ビット［ビット４］が“０”であるときには乱数値における１周目のスタート値をデフォルト値である「００００ｈ」（１６ビット値の１６進数表示）とすることを示し、“１”であるときには遊技制御用マイクロコンピュータ１００ごとに付与された固有の識別情報であるＩＤナンバーに基づく値とすることを示している。
図１４に示す乱数初期設定データの第３及び第２ビット［ビット３−２］は、乱数回路１１２にて生成される乱数値における２周目以降のスタート値となる初期値についての設定を示している。図１４に示す例では、乱数初期設定データの第３及び第２ビット［ビット３−２］が“００”であるときには乱数値におけるスタート値の変更を行わないことを示し、“０１”であるときには遊技制御用マイクロコンピュータ１００ごとに付与された固有の識別情報であるＩＤナンバーに基づく値をスタート値とすることを示し、“１０”であるときにはユーザＲＡＭであるＲＡＭ１０５における格納データの加算値をスタート値とすることを示し、“１１”であるときにはユーザＲＡＭであるＲＡＭ１０５における指定アドレスの格納値をスタート値とすることを示している。
図１４に示す乱数初期設定データの第１及び第０ビット［ビット１−０］は、乱数回路１１２にて生成される乱数値における乱数列（順列）の変更方法についての設定を示している。図１４に示す例では、乱数初期設定データの第１及び第０ビット［ビット１−０］が“００”であるときには順列を変更しないことを示し、“１０”であるときには２周目以降にてユーザプログラムによる変更を可能とすることを示し、“１１”であるときには２周目以降にて自動的に変更することを示している。
図１２に示すＥ０２２ｈ番地の領域と、Ｅ０２３ｈ番地の領域には、シリアル通信回路１０７の初期設定を行うために用いられる第１のシリアル通信初期設定（ＫＳＣＭ１）を示すデータと、第２のシリアル通信初期設定（ＫＳＣＭ２）を示すデータが記憶される。図１５（Ａ）は、Ｅ０２２ｈ番地の領域に記憶される第１のシリアル通信初期設定（ＫＳＣＭ１）を示すデータの内容を例示する説明図である。図１５（Ｂ）は、Ｅ０２３ｈ番地の領域に記憶される第２のシリアル通信初期設定（ＫＳＣＭ２）を示すデータの内容を例示する説明図である。
図１５（Ａ）及び（Ｂ）に示すように、第１及び第２のシリアル通信初期設定データはいずれも８ビットのデータから構成されるが、第１のシリアル通信初期設定データの第７及び第６ビット［ビット７−６］と、第２のシリアル通信初期設定データの第７〜第４ビット［ビット７−４］は、未使用となっている。図１５（Ａ）に示す第１シリアル通信初期設定データの第５ビット［ビット５］は、送信データエンプティ時の割込みを使用するか否かの設定を示している。ここで、送信データエンプティ時の割込みは、シリアル通信回路１０７の送信動作部２０２（図２０）に設けられた送信データレジスタから送信用シフトレジスタにデータが転送されたときに発生する割込みであり、シリアル通信回路１０７にて発生する送信割込みに含まれる。図１５（Ａ）に示す例では、第１シリアル通信初期設定データの第５［ビット５］が“０”であるときには送信データエンプティ時の割込みを発生させないことを示し、“１”であるときには送信データエンプティ時の割込みを発生させることを示している。
第１シリアル通信初期設定データの第４ビット［ビット４］は、送信完了時の割込みを使用するか否かの設定を示している。ここで、送信完了時の割込みは、シリアル通信回路１０７の送信動作部２０２によるデータ送信動作が完了したときに発生する割込みであり、シリアル通信回路１０７にて発生する送信割込みに含まれる。図１５（Ａ）に示す例では、第１シリアル通信初期設定データの第４ビット［ビット４］が“０”であるときには送信完了時の割込みを発生させないことを示し、“１”であるときには送信完了時の割込みを発生させることを示している。
第１シリアル通信初期設定データの第３ビット［ビット３］は、受信データ転送時の割込みを使用するか否かの設定を示している。ここで、受信データ転送時の割込みは、シリアル通信回路１０７の受信動作部２０１（図２０）に設けられた受信用シフトレジスタの値が受信データレジスタに転送されたときに発生する割込みであり、シリアル通信回路１０７にて発生する受信割込みに含まれる。図１５（Ａ）に示す例では、第１シリアル通信初期設定データの第３ビット［ビット３］が“０”であるときには受信データ転送時の割込みを発生させないことを示し、“１”であるときには受信データ転送時の割込みを発生させることを示している。
第１シリアル通信初期設定データの第２ビット［ビット２］は、アイドルライン検出時の割込みを使用するか否かの設定を示している。ここで、アイドルライン検出時の割込みは、シリアル通信回路１０７の受信動作部２０１における受信データとして１フレーム分の“１”からなるアイドルラインが検出されたときに発生する割込みであり、シリアル通信回路１０７にて発生する受信割込みに含まれる。図１５（Ａ）に示す例では、第１シリアル通信初期設定データの第２ビット［ビット２］が“０”であるときにはアイドルライン検出時の割込みを発生させないことを示し、“１”であるときにはアイドルライン検出時の割込みを発生させることを示している。
第１シリアル通信初期設定データの第１ビット［ビット１］は、シリアル通信回路１０７の送信動作部２０２を使用するか否かの設定を示している。図１５（Ａ）に示す例では、第１シリアル通信初期設定データの第１ビット［ビット１］が“０”であるときには送信動作部２０２によるシリアル送信を使用しないことを示し、“１”であるときには送信動作部２０２によるシリアル送信を使用することを示している。
第１シリアル通信初期設定データの第０ビット［ビット０］は、シリアル通信回路１０７の受信動作部２０１を使用するか否かの設定を示している。図１５（Ａ）に示す例では、第１シリアル通信初期設定データの第０ビット［ビット０］が“０”であるときには受信動作部２０１によるシリアル受信を使用しないことを示し、“１”であるときには受信動作部２０１によるシリアル受信を使用することを示している。
図１５（Ｂ）に示す第２シリアル通信初期設定データの第３ビット［ビット３］は、オーバーランエラー時の割込みを使用するか否かの設定を示している。ここで、オーバーランエラー時の割込みは、シリアル通信回路１０７における受信データがユーザプログラムによって読出される以前に、受信動作部２０１に設けられた受信用シフトレジスタが次のデータを受信したときに発生するエラーに基づく割込みであり、シリアル通信回路１０７にて発生するエラー割込みに含まれる。図１５（Ｂ）に示す例では、第２シリアル通信初期設定データの第３ビット［ビット３］が“０”であるときにはオーバーランエラー時の割込みを発生させないことを示し、“１”であるときにはオーバーランエラー時の割込みを発生させることを示している。
第２シリアル通信初期設定データの第２ビット［ビット２］は、ノイズエラー時の割込みを使用するか否かの設定を示している。ここで、ノイズエラー時の割込みは、シリアル通信回路１０７にて受信したデータのノイズを検出したときに発生するエラーに基づく割込みであり、シリアル通信回路１０７にて発生するエラー割込みに含まれる。図１５（Ｂ）に示す例では、第２シリアル通信初期設定データの第２ビット［ビット２］が“０”であるときにはノイズエラー時の割込みを発生させないことを示し、“１”であるときにはノイズエラー時の割込みを発生させることを示している。
第２シリアル通信初期設定データの第１ビット［ビット１］は、フレーミングエラー時の割込みを使用するか否かの設定を示している。ここで、フレーミングエラー時の割込みは、シリアル通信回路１０７にて受信したデータのストップビットに“０”を検出したときに発生するエラーに基づく割込みであり、シリアル通信回路１０７にて発生するエラー割込みに含まれる。図１５（Ｂ）に示す例では、第２シリアル通信初期設定データの第１ビット［ビット１］が“０”であるときにはフレーミングエラー時の割込みを発生させないことを示し、“１”であるときにはフレーミングエラー時の割込みを発生させることを示している。
第２シリアル通信初期設定データの第０ビット［ビット０］は、パリティエラー時の割込みを使用するか否かの設定を示している。ここで、パリティエラー時の割込みは、シリアル通信回路１０７にて受信したデータのパリティと受信データ内におけるパリティビットとが一致しないときに発生するエラーに基づく割込みであり、シリアル通信回路１０７にて発生するエラー割込みに含まれる。図１５（Ｂ）に示す例では、第２シリアル通信初期設定データの第０ビット［ビット０］が“０”であるときにはパリティエラー時の割込みを発生させないことを示し、“１”であるときにはパリティエラー時の割込みを発生させることを示している。
このように、シリアル通信回路１０７にて発生するエラー割込みには、パリティエラー時の割込みと、オーバーランエラー時の割込みと、フレーミングエラー時の割込みと、ノイズエラー時の割込みといった、４種類の割込みが含まれている。
図９に示す遊技制御用マイクロコンピュータ１００が備えるＲＯＭ１０４には、ゲーム制御用のユーザプログラムの他にも、遊技の進行を制御するために用いられる各種のデータテーブルが格納されている。例えば、ＲＯＭ１０４は、ＣＰＵ１０３が各種の判定や決定を行うために用意された複数の判定テーブルや決定テーブルを構成するテーブルデータを記憶する。この判定テーブルには、特別図柄表示装置４による特図ゲームにて確定図柄を大当り図柄とするか否かを判定するために参照される大当り判定テーブルや、画像表示装置５における飾り図柄の可変表示態様をリーチとするか否かを判定するために参照されるリーチ判定テーブルなどが含まれている。ＲＯＭ１０４に記憶される大当り判定テーブルの一例として、この実施の形態では、図１６（Ａ）に示す通常時大当り判定テーブル１４０と、図１６（Ｂ）に示す確変時大当り判定テーブル１４１とが、予め用意されている。
通常時大当り判定テーブル１４０及び確変時大当り判定テーブル１４１はそれぞれ、大当り判定用の乱数値Ｒ１が、特図ゲームの表示結果を大当りとすることを示す大当り判定値データと合致するか、特図ゲームの表示結果をハズレとすることを示すハズレ判定値データと合致するかを、判定可能にする設定データなどから構成されている。そして、確変時大当り判定テーブル１４１では、通常時大当り判定テーブル１４０に比べてより多くの乱数値Ｒ１が、大当り判定値データと合致するように設定されている。すなわち、確率向上状態では確変時大当り判定テーブル１４１を用いて特図ゲームの表示結果を決定することで、通常時大当り判定テーブル１４０を用いて特図ゲームの表示結果を決定する通常遊技状態のときよりも高い確率で、大当り遊技状態とする旨の判定がなされることになる。
この実施の形態において、図１６（Ａ）に示す通常時大当り判定テーブル１４０では、乱数回路１１２にて生成される大当り判定用の乱数値Ｒ１がとる値の範囲である「１」〜「６５３３５」のうち「２００１」〜「２１８４」が「大当り」とすることを示す大当り判定値データと合致する旨の判定がなされるように設定される。これに対して、図１６（Ｂ）に示す確変時大当り判定テーブル１４１では、乱数回路１１２にて生成される大当り判定用の乱数値Ｒ１がとる値の範囲である「１」〜「６５３３５」のうち「２００１」〜「３１０４」が「大当り」とすることを示す大当り判定値データと合致する旨の判定がなされるように設定される。
また、ＲＯＭ１０４に記憶されるリーチ判定テーブルの一例として、この実施の形態では、図１７に示すリーチ判定テーブル１４２が予め用意されている。リーチ判定テーブル１４２は、リーチ判定用の乱数値Ｒ４が、飾り図柄の可変表示態様をリーチとすることを示すリーチ判定値データと合致するか、飾り図柄の可変表示態様をリーチとしないことを示す通常ハズレ判定値データと合致するかを、判定可能にする設定データなどから構成されている。
大当り判定テーブルやリーチ判定テーブル以外の判定テーブルとしては、特図ゲームにおける可変表示結果を「大当り」とするときに確変大当りとするか通常大当りとするかを判定するために参照される確変判定テーブルなどがある。また、ＲＯＭ１０４に記憶される決定テーブルには、特図ゲームでの可変表示結果として導出表示する確定特別図柄を決定するための確定特別図柄決定テーブルや、特別図柄表示装置４による特図ゲームや画像表示装置５における飾り図柄の可変表示中での図柄等の可変表示パターンを決定するための可変表示パターン決定テーブル、各種の演出表示を実行するか否かを決定するための演出表示実行決定テーブルなどが含まれている。可変表示パターン決定テーブルとしては、大当り時可変表示パターン決定テーブル、リーチ時可変表示パターン決定テーブル、通常ハズレ時可変表示パターン決定テーブルなどが、予め用意されていればよい。各可変表示パターン決定テーブルは、可変表示パターン決定用の乱数値に基づいて、特別図柄表示装置４にて開始される特図ゲームや画像表示装置５において開始される飾り図柄の可変表示にて使用する可変表示パターンを決定するための決定用データから構成されていればよい。
遊技制御用マイクロコンピュータ１００が備えるＲＡＭ１０５には、パチンコ遊技機１における遊技状態などを制御するために用いられる各種のデータを保持する領域として、例えば図１８に示すような遊技制御用データ保持エリア１３０が設けられている。また、ＲＡＭ１０５の少なくとも一部は、電源基板１０において作成されるバックアップ電源によってバックアップされているバックアップＲＡＭである。すなわち、パチンコ遊技機１への電力供給が停止しても、所定期間はＲＡＭ１０５の少なくとも一部の内容は保存される。この実施の形態では、ＲＡＭ１０５の全体がバックアップされているバックアップＲＡＭであるものとする。図１８に示す遊技制御用データ保持エリア１３０は、特図保留記憶部１３１と、確定特別図柄記憶部１３２と、遊技制御フラグ設定部１３３と、遊技制御タイマ設定部１３４と、遊技制御カウンタ設定部１３５と、遊技制御バッファ設定部１３６とを備えている。
特図保留記憶部１３１は、普通可変入賞球装置６に設けられた始動入賞口に遊技球が入賞して特別図柄表示装置４による特図ゲームを実行するための始動条件が成立したものの、従前の特図ゲームを実行中である等の理由のために可変表示を開始するための開始条件が成立していない特図ゲームに関する保留情報を記憶する。例えば、特図保留記憶部１３１は、始動入賞口への入賞順に保留番号と関連付けて、その入賞による始動条件の成立に基づいて乱数回路１１２から読み出された大当り判定用の乱数値Ｒ１を示す数値データを保留データとして、その数が所定の上限値（例えば「４」）に達するまで記憶する。
確定特別図柄記憶部１３２は、特別図柄表示装置４による特図ゲームにて可変表示結果として導出表示される確定特別図柄を示すデータを記憶する。遊技制御フラグ設定部１３３は、パチンコ遊技機１における遊技状態やスイッチ回路１１４を介して各入賞口スイッチ等から伝送された信号などに応じて、各々セットあるいはクリアされる複数種類のフラグを設定するためのデータを記憶する。遊技制御タイマ設定部１３４は、パチンコ遊技機１での遊技制御に用いられる複数種類のタイマ値を示すデータを記憶する。遊技制御カウンタ設定部１３５は、パチンコ遊技機１での遊技制御に用いられる複数種類のカウント値を示すデータを記憶する。遊技制御バッファ設定部１３６は、パチンコ遊技機１での遊技制御に用いられる各種のデータを一時的に記憶する。なお、フラグ設定やカウンタ／タイマに用いる回路は、ＲＡＭ１０５とは別に設けたレジスタ回路などによって構成してもよい。
遊技制御フラグ設定部１３３には、例えばクリアフラグや、メインバックアップフラグ、シリアル通信エラーフラグ、送信設定可能フラグ、送信完了フラグ、始動入賞フラグ、特別図柄プロセスフラグ、大当りフラグ、確変中フラグ、確変確定フラグなどが設けられている。
クリアフラグは、パチンコ遊技機１への電力供給が開始されたときに電源基板１０が備えるクリアスイッチ３０４からのクリア信号がオン状態となっているか否かを示す。すなわち、電力供給の開始時にクリア信号がオン状態であればクリアフラグがオン状態にセットされる一方、クリア信号がオフ状態であればクリアフラグはオフ状態に保持される。メインバックアップフラグは、パチンコ遊技機１への電力供給が停止されたときに遊技制御用マイクロコンピュータ１００により所定の記憶保護処理が実行されたか否かを示す。例えば、メインバックアップフラグの値として「５５Ｈ」が設定されているときにはバックアップあり（オン状態）を示す一方、「５５Ｈ」以外の値が設定されているときにはバックアップなし（オフ状態）を示している。
シリアル通信エラーフラグは、シリアル通信回路１０７での通信動作においてエラーが発生したことを示す。例えば、シリアル通信エラーフラグは、シリアル通信回路１０７からのエラー割込み要求に応答してオン状態にセットされる。送信設定可能フラグは、シリアル通信回路１０７にてデータ送信を行うための設定が可能となったことを示す。例えば、送信設定可能フラグは、シリアル通信回路１０７からの送信データエンプティ時の割込み要求に応答してオン状態にセットされる。送信完了フラグは、シリアル通信回路１０７にてデータ送信が完了したことを示す。例えば、送信完了フラグは、シリアル通信回路１０７からの送信完了時の割込み要求に応答してオン状態にセットされる。始動入賞フラグは、始動口スイッチ２２から入力される始動入賞信号ＳＳ１が所定期間（例えば４ミリ秒間）にわたり継続してオン状態であるときにオン状態にセットされる一方、始動入賞信号ＳＳ１がオフ状態であるときにクリアされてオフ状態となる。
特別図柄プロセスフラグは、特別図柄表示装置４に対応して実行される特別図柄プロセス処理（図３５のステップＳ７８、及び図３９）において、どの処理を選択・実行すべきかを示す。大当りフラグは、特別図柄表示装置４による特図ゲームを開始するときに、その特図ゲームにおける可変表示結果が大当りとなる旨の判定がなされると、オン状態にセットされる。その後、特図ゲームにて大当りとなったことに基づく大当り遊技状態が終了するときには、大当りフラグはクリアされてオフ状態となる。確変中フラグは、特別図柄表示装置４による特図ゲームにおける可変表示結果が確変大当りとなり、大当りとなったことに基づく大当り遊技状態が終了するときなどに、オン状態にセットされる。他方、確変中フラグは、例えば高確率状態における特図ゲームの実行回数が所定の確変終了基準値に達したときや、特図ゲームにおける可変表示結果が通常大当りとなるときなどに、クリアされてオフ状態となる。確変確定フラグは、特別図柄表示装置４による特図ゲームを開始するときに、可変表示結果を確変大当りにする旨の判定がなされると、オン状態にセットされる。他方、大当り遊技状態が終了するときには、確変確定フラグはクリアされてオフ状態となる。
遊技制御タイマ設定部１３４には、例えば第１及び第２監視用タイマ、始動口スイッチタイマ、可変表示時間タイマなどが設けられている。第１監視用タイマは、乱数回路１１２が備えるクロック信号出力回路１７１から供給されるクロック信号Ｓ１がハイレベルであることに応じて加算される一方、ローレベルであることに応じてクリアされるタイマである。第２監視用タイマは、乱数回路１１２が備えるクロック信号出力回路１７１から供給されるクロック信号Ｓ１がローレベルであることに応じて加算される一方、ハイレベルであることに応じてクリアされるタイマである。
始動口スイッチタイマは、始動口スイッチ２２から入力される始動入賞信号ＳＳ１がオン状態である期間を計測するために用いられるタイマであり、例えば始動入賞信号ＳＳ１がオン状態であるときにタイマ値を定期的に１ずつアップカウントまたはダウンカウントする。他方、始動入賞信号ＳＳ１がオフ状態であるときには、始動口スイッチタイマがクリアされて所定のタイマ初期値に設定される。可変表示時間タイマは、特図ゲームにおける特別図柄の可変表示時間（総変動時間）を計測するためのものである。
遊技制御カウンタ設定部１３５には、例えばウェイトカウンタや、払出通知コマンド受信カウンタ、払出制御コマンド送信カウンタ、リーチ回数カウンタ、通常ハズレ回数カウンタ、確変判定用乱数カウンタ、初期値決定用乱数カウンタなどが設けられている。また、遊技制御カウンタ設定部１３５には、高確率状態や時間短縮状態における特図ゲームの実行回数をカウントするための可変表示回数カウンタなどが設けられていてもよい。
ウェイトカウンタは、パチンコ遊技機１への電力供給が開始されて遊技制御用マイクロコンピュータ１００による遊技制御処理（遊技の進行を制御するための処理）の実行が可能な状態となったときに、遊技制御処理の実行を開始するタイミングを遅延させるために用いられる。例えば、ウェイトカウンタには、パチンコ遊技機１への電力供給が開始されて遊技制御用マイクロコンピュータ１００が起動したときに、所定の遅延時間に対応した初期化ウェイト回数指定値がセットされる。その後、ウェイトカウンタの値であるウェイトカウント値を順次に減算するなどの更新処理が行われ、その値が所定の遅延終了判定値に達したときに、遊技制御処理の実行が開始される。
払出通知コマンド受信カウンタは、払出制御基板１５から受信したコマンドの個数を特定可能にカウントするためのものである。払出制御コマンド送信カウンタは、払出制御基板１５に対して送信待ちとなっているコマンドの個数を特定可能にカウントするためのものである。
リーチ回数カウンタは、画像表示装置５における飾り図柄の可変表示態様をリーチとする旨の判定が連続して行われた回数をカウントするためのものである。通常ハズレ回数カウンタは、画像表示装置５における飾り図柄の可変表示態様をリーチとはせずにハズレの可変表示結果を導出表示する旨の判定が連続して行われた回数をカウントするためのものである。
確変判定用乱数カウンタは、確変判定用の乱数値Ｒ２のカウントを行うために用いられるカウンタである。初期値決定用乱数カウンタは、初期値決定用の乱数値Ｒ３のカウントを行うために用いられるカウンタである。ここで、確変判定用の乱数値Ｒ２における更新周期と初期値決定用の乱数値Ｒ３における更新周期との同期を防止するために、例えば、遊技制御用タイマ割込み処理（図３５）が実行されるごとに、確変判定用の乱数値Ｒ２が１ずつアップカウントされるのに対して、初期値決定用の乱数値Ｒ３は３ずつアップカウントされるようにしてもよい。
遊技制御バッファ設定部１３６には、例えばメインチェックサムバッファや乱数初期値バッファ、コマンド受信用バッファ、コマンド送信用バッファなどが設けられている。メインチェックサムバッファは、パチンコ遊技機１への電力供給が停止されるときにＲＡＭ１０５の特定領域における記憶データを用いて算出されたチェックサムを保存するためのものである。乱数初期値バッファは、ＣＰＵ１０３が初期値決定用乱数カウンタから読み出した初期値決定用の乱数値Ｒ３を、確変判定用の乱数値Ｒ２における初期値として記憶しておくためのものである。
コマンド受信用バッファは、主基板１１にてサブ側の制御基板から受信したコマンドを一時的に格納するために用いられる。図１９は、コマンド受信用バッファに含まれる払出用受信コマンドバッファ１９１の構成例を示す図である。払出用受信コマンドバッファ１９１は、払出制御基板１５から受信したコマンドを一時的に格納するためのものである。図１９に示す払出用受信コマンドバッファ１９１は、１２個の受信コマンドバッファ＃１〜＃１２を備えており、払出制御基板１５から受信したコマンドを格納する受信コマンドバッファは、払出通知コマンド受信カウンタで指定される。各受信コマンドバッファ＃１〜＃１２は、例えば１バイト（８ビット）で構成され、複数の受信コマンドバッファをリングバッファとして使用することにより、２バイト構成の受信コマンドを６個格納することができる。
コマンド送信用バッファは、主基板１１からサブ側の制御基板に対して送信するコマンドを一時的に格納するために用いられる。図２０は、コマンド送信用バッファに含まれる払出用送信コマンドバッファ１９２の構成例を示す図である。払出用送信コマンドバッファ１９２は、主基板１１から払出制御基板１５に対して送信するコマンドを一時的に格納するためのものである。図２０に示す払出用送信コマンドバッファ１９２は、１２個の送信コマンドバッファ＃１〜＃１２を備えており、主基板１１から払出制御基板１５に対して送信待ちとなるコマンドを格納するコマンドバッファは、払出制御コマンド送信カウンタで指定される。各送信コマンドバッファ＃１〜＃１２は、例えば１バイト（８ビット）で構成され、複数の送信コマンドバッファをリングバッファとして使用することにより、２バイト構成の送信コマンドを６個格納することができる。また、コマンド送信用バッファには、主基板１１から演出制御基板１２に対して送信するコマンドを一時的に格納するための演出用送信コマンドバッファが含まれてもよい。
その他にも、遊技制御用データ保持エリア１３０には、通過ゲートを通過した遊技球がゲートスイッチ２１によって検出されて普通図柄表示器４０による普通図ゲームを実行するための始動条件が成立したものの、従前の普通図ゲームを実行中である等の理由のために可変表示を開始するための開始条件が成立していない普通図ゲームに関する保留情報を記憶する普通図保留記憶部などを備えていてもよい。このように、特図ゲームや普通図ゲームに関する保留情報は、主基板１１に設けられた遊技制御用データ保持エリア１３０などに記憶され、ＣＰＵ１０３による特図ゲームや普通図ゲームの制御に用いられる。
図９に示す遊技制御用マイクロコンピュータ１００が備えるタイマ回路１０６は、例えば８ビットのプログラマブルカウンタを４チャネル（ＣＨ０〜ＣＨ３）内蔵して構成され、リアルタイム割込みの発生や時間計測を可能とする回路である。例えば、タイマ回路１０６では、チャネルごとに予め設定したカウント値から所定周期でのカウントダウンを開始し、カウント値が「００」となったチャネルがあるときには、そのチャネルに対応した割込みフラグをオン状態にセットする。このとき、割込許可状態であれば、タイマ回路１０６がリセット／割込みコントローラ１０２に対して割込み要求を発生する。
遊技制御用マイクロコンピュータ１００が備えるシリアル通信回路１０７は、例えば全二重、非同期、標準ＮＲＺ（Non Return to Zero）フォーマットで通信データを取扱う回路であり、図２１に例示するような構成を有している。図２１に例示するシリアル通信回路１０７は、受信動作部２０１と、送信動作部２０２と、シリアル通信データレジスタ２０３と、シリアルステータスレジスタ２０４と、シリアル制御レジスタ２０５とを備えている。
受信動作部２０１は、シリアル制御レジスタ２０５の所定ビットにおける設定に基づいた受信動作により、シリアル通信で伝送される受信データをサンプリングして取得し、取得した受信データをシリアル通信データレジスタ２０３に転送可能とする。また、受信動作部２０１は、受信動作における動作状態などに応じて、シリアルステータスレジスタ２０４の所定ビットを“０”または“１”に設定する。受信動作部２０１は、例えばシリアル通信で順次に伝送された受信データをシフトさせながら格納する受信用シフトレジスタや、受信用シフトレジスタから読み出した受信データを一時的に格納する受信データレジスタ、シリアル通信における受信動作に関わる割込み要因の発生を制御する割込み制御回路などを備えて構成されている。
送信動作部２０２は、シリアル制御レジスタ２０５の所定ビットにおける設定に基づいた送信動作により、シリアル通信データレジスタ２０３からの読出データに対応する送信データを生成し、シリアル通信による送信を可能にする。また、送信動作部２０２は、送信動作における動作状態などに応じて、シリアルステータスレジスタ２０４の所定ビットを“０”または“１”に設定する。送信動作部２０２は、例えばシリアル通信データレジスタ２０３から読み出したデータを一時的に格納する送信データレジスタや、シリアル通信で順次に送信する送信データを格納してシフトさせながら出力する送信用シフトレジスタ、シリアル通信における送信動作に関わる割込み要因の発生を制御する割込み制御回路などを備えて構成されている。
シリアル通信データレジスタ２０３は、受信動作部２０１にて取得した受信データを格納したり、送信動作部２０２に供給するデータを格納したりすることで、シリアル通信回路１０７とＣＰＵ１０３との間での通信データのやり取りを可能にする回路であり、例えば１バイト（８ビット）で構成されている。
シリアルステータスレジスタ２０４は、シリアル通信回路１０７における動作状態を確認するためのレジスタであり、例えば図２２（Ａ）に示すように、第１レジスタＳＩＳＴ１と、第２レジスタＳＩＳＴ２とを備えて構成されている。図２２（Ａ）に示す第１レジスタＳＩＳＴ１の第７ビット［ビット７］は、送信データエンプティフラグを示すビット（ＴＤＲＥ）である。例えば、送信動作部２０２が備える送信用データレジスタから送信用シフトレジスタにデータが転送されたときに、第１レジスタＳＩＳＴ１の第７ビット［ビット７］が“１”に設定されてオン状態となる。
図２２（Ａ）に示す第１レジスタＳＩＳＴ１の第６ビット［ビット６］は、送信完了フラグを示すビット（ＴＣ）である。例えば、送信動作部２０２が備える送信用シフトレジスタに格納されたデータの送信が完了したときに、第１レジスタＳＩＳＴ１の第６ビット［ビット６］が“１”に設定されてオン状態となる。第１レジスタＳＩＳＴ１の第５ビット［ビット５］は、受信データフルフラグを示すビット（ＲＤＲＦ）である。例えば、受信動作部２０１が備える受信用シフトレジスタに格納されたデータが受信データレジスタに転送されたときに、第１レジスタＳＩＳＴ１の第５ビット［ビット５］が“１”に設定されてオン状態となる。
図２２（Ａ）に示す第１レジスタＳＩＳＴ１の第４ビット［ビット４］は、アイドルライン検出フラグを示すビット（ＩＤＬＥ）である。例えば、受信動作部２０１における受信データ内で所定のアイドルラインが検出されたときに、第１レジスタＳＩＳＴ１の第４ビット［ビット４］が“１”に設定されてオン状態となる。第１レジスタＳＩＳＴ１の第３ビット［ビット３］は、オーバーランエラーフラグを示すビット（ＯＲ）である。例えば、受信動作部２０１における受信動作中にオーバーランエラーが検出されたときに、第１レジスタＳＩＳＴ１の第３ビット［ビット３］が“１”に設定されてオン状態となる。
図２２（Ａ）に示す第１レジスタＳＩＳＴ１の第２ビット［ビット２］は、ノイズエラーフラグを示すビット（ＮＦ）である。例えば、受信動作部２０１における受信動作中にノイズエラーが検出されたときに、第１レジスタＳＩＳＴ１の第２ビット［ビット２］が“１”に設定されてオン状態となる。第１レジスタＳＩＳＴ１の第１ビット［ビット１］は、フレーミングエラーフラグを示すビット（ＦＥ）である。例えば、受信動作部２０１における受信動作中にフレーミングエラーが検出されたときに、第１レジスタＳＩＳＴ１の第１ビット［ビット１］が“１”に設定されてオン状態となる。
図２２（Ａ）に示す第１レジスタＳＩＳＴ１の第０ビット［ビット０］は、パリティエラーフラグを示すビット（ＰＦ）である。例えば、受信動作部２０１における受信データのパリティと、その受信データ内のパリティビットとが一致しないときに、第１レジスタＳＩＳＴ１の第０ビット［ビット０］が“１”に設定されてオン状態となる。第２レジスタＳＩＳＴ２の第０ビット［ビット０］は、受信アクティブフラグを示すビット（ＲＡＦ）である。例えば、受信動作部２０１がスタートビットとして“０”を検出したときに、第２レジスタＳＩＳＴ２の第０ビット［ビット０］が“１”に設定されてオン状態となる。
シリアル制御レジスタ２０５は、シリアル通信回路１０７における通信フォーマットや各種エラー割込み要求の許可／禁止などを設定するためのレジスタであり、例えば図２２（Ｂ）に示すように、第１〜第３レジスタＳＩＣＬ１〜ＳＩＣＬ３を備えて構成されている。図２２（Ｂ）に示す第１レジスタＳＩＣＬ１の第４ビット［ビット４］は、シリアル通信におけるデータ長を選択するためのビット（Ｍ）である。例えば、第１レジスタＳＩＣＬ１の第４ビット［ビット４］が“０”であるときにはスタートビットが１ビットでデータビットが８ビットでストップビットが１ビットに設定され、“１”であるときにはスタートビットが１ビットでデータビットが９ビットでストップビットが１ビットに設定される。第１レジスタＳＩＣＬ１の第３ビット［ビット３］は、ウエイクアップ方式を選択するためのビット（ＷＡＫＥ）である。例えば、第１レジスタＳＩＣＬ１の第３ビット［ビット３］が“０”であるときにはアイドルラインの認識による受信動作部２０１のウエイクアップに設定され、“１”であるときにはアドレスマークの認識による受信動作部２０１のウエイクアップに設定される。
図２２（Ｂ）に示す第１レジスタＳＩＣＬ１の第２ビット［ビット２］は、アイドルラインの検出方式を選択するためのビット（ＩＬＴ）である。例えば、第１レジスタＳＩＣＬ１の第２ビット［ビット２］が“０”であるときにはスタートビットの後から検出する方式に設定され、“１”であるときにはストップビットの後から検出する方式に設定される。第１レジスタＳＩＣＬ１の第１ビット［ビット１］は、パリティ機能を使用するか否かを設定するためのビット（ＰＥ）である。例えば、第１レジスタＳＩＣＬ１の第１ビット［ビット１］が“０”であるときにはパリティ機能を使用しないものと設定され、“１”であるときにはパリティ機能を使用するものと設定される。
図２２（Ｂ）に示す第１レジスタＳＩＣＬ１の第０ビット［ビット０］は、パリティ機能を使用する場合におけるパリティの種類を選択するためのビット（ＰＴ）である。例えば、第１レジスタＳＩＣＬ１の第０ビット［ビット０］が“０”であるときには偶数パリティを使用するものと設定され、“１”であるときには奇数パリティを使用するものと設定される。
図２２（Ｂ）に示す第２レジスタＳＩＣＬ２の第７ビット［ビット７］は、送信割込み要求の許可／禁止を設定するためのビット（ＴＩＥ）である。例えば、第２レジスタＳＩＣＬ２の第７ビット［ビット７］が“０”であるときには送信割込み要求が禁止され、“１”であるときには送信割込み要求が許可される。第２レジスタＳＩＣＬ２の第６ビット［ビット６］は、送信完了割込み要求の許可／禁止を設定するためのビット（ＴＣＩＥ）である。例えば、第２レジスタＳＩＣＬ２の第６ビット［ビット６］が“０”であるときには送信完了割込み要求が禁止され、“１”であるときには送信完了割込み要求が許可される。
図２２（Ｂ）に示す第２レジスタＳＩＣＬ２の第５ビット［ビット５］は、受信割込み要求の許可／禁止を設定するためのビット（ＲＩＥ）である。例えば、第２レジスタＳＩＣＬ２の第５ビット［ビット５］が“０”であるときには受信割込み要求が禁止され、“１”であるときには受信割込み要求が許可される。第２レジスタＳＩＣＬ２の第４ビット［ビット４］は、アイドルライン割込み要求の許可／禁止を設定するためのビット（ＩＬＩＥ）である。例えば、第２レジスタＳＩＣＬ２の第４ビット［ビット４］が“０”であるときにはアイドルライン割込み要求が禁止され、“１”であるときにはアイドルライン割込み要求が許可される。
図２２（Ｂ）に示す第２レジスタＳＩＣＬ２の第３ビット［ビット３］は、送信動作部２０２を使用するか否かを設定するためのビット（ＴＥ）である。例えば、第２レジスタＳＩＣＬ２の第３ビット［ビット３］が“０”であるときには送信動作部２０２を使用しないものと設定され、“１”であるときには送信動作部２０２を使用するものと設定される。第２レジスタＳＩＣＬ２の第２ビット［ビット２］は、受信動作部２０１を使用するか否かを設定するためのビット（ＲＥ）である。例えば、第２レジスタＳＩＣＬ２の第２ビット［ビット２］が“０”であるときには受信動作部２０１を使用しないものと設定され、“１”であるときには受信動作部２０１を使用するものと設定される。
図２２（Ｂ）に示す第２レジスタＳＩＣＬ２の第１ビット［ビット１］は、受信ウエイクアップを使用するか否かを設定するためのビット（ＲＷＵ）である。例えば、第２レジスタＳＩＣＬ２の第１ビット［ビット１］が“０”であるときには受信ウエイクアップを使用しないものと設定され、“１”であるときには受信ウエイクアップを使用するものと設定される。第２レジスタＳＩＣＬ２の第０ビット［ビット０］は、ブレークコード送信を使用するか否かを設定するためのビット（ＳＢＫ）である。例えば、第２レジスタＳＩＣＬ２の第０ビット［ビット０］が“０”であるときにはブレークコード送信を使用しないものと設定され、“１”であるときにはブレークコード送信を使用するものと設定される。
図２２（Ｂ）に示す第３レジスタＳＩＣＬ３の第７ビット［ビット７］は、データビットを９ビットに設定したときの受信データにおける９ビット目を格納するためのビット（Ｒ８）である。第３レジスタＳＩＣＬ３の第６ビット［ビット６］は、データビットを９ビットに設定したときの送信データにおける９ビット目を格納するためのビット（Ｔ８）である。
図２２（Ｂ）に示す第３レジスタＳＩＣＬ３の第３ビット［ビット３］は、オーバーランエラー時における割込み要求の許可／禁止を設定するためのビット（ＯＲＩＥ）である。例えば、第３レジスタＳＩＣＬ３の第３ビット［ビット３］が“０”であるときにはオーバーランエラー時における割込み要求が禁止され、“１”であるときにはオーバーランエラー時における割込み要求が許可される。第３レジスタＳＩＣＬ３の第２ビット［ビット２］は、ノイズエラー時における割込み要求の許可／禁止を設定するためのビット（ＮＥＩＥ）である。例えば、第３レジスタＳＩＣＬ３の第２ビット［ビット２］が“０”であるときにはノイズエラー時における割込み要求が禁止され、“１”であるときにはノイズエラー時における割込み要求が許可される。
図２２（Ｂ）に示す第３レジスタＳＩＣＬ３の第１ビット［ビット１］は、フレーミングエラー時における割込み要求の許可／禁止を設定するためのビット（ＦＥＩＥ）である。例えば、第３レジスタＳＩＣＬ３の第１ビット［ビット１］が“０”であるときにはフレーミングエラー時における割込み要求が禁止され、“１”であるときにはフレーミングエラー時における割込み要求が許可される。第３レジスタＳＩＣＬ３の第０ビット［ビット０］は、パリティエラー時における割込み要求の許可／禁止を設定するためのビット（ＰＥＩＥ）である。例えば、第３レジスタＳＩＣＬ３の第０ビット［ビット０］が“０”であるときにはパリティエラー時における割込み要求が禁止され、“１”であるときにはパリティエラー時における割込み要求が許可される。
図９に示す遊技制御用マイクロコンピュータ１００が備える入出力ポート１０８は、遊技制御用マイクロコンピュータ１００に伝送された各種信号を取り込むための入力ポートと、遊技制御用マイクロコンピュータ１００の外部へと各種信号を伝送するための出力ポートとを含んで構成されている。
図２３は、入出力ポート１０８に含まれる入力ポートにおけるビット割当ての一例を示す説明図である。図２３に示すように、入力ポート＃０のビット０〜７には、それぞれ、払出制御基板１５からの電源断信号、乱数回路１１２からのクロック信号Ｓ１、電源基板１０からのクリア信号、リセット信号、Ｖ入賞スイッチ２３からの検出信号、カウントスイッチ２４からの検出信号、ゲートスイッチ２１からの検出信号、始動口スイッチ２２からの検出信号（始動入賞信号ＳＳ１）が入力される。入力ポート＃１、＃２には、乱数回路１１２からの乱数値出力信号ＳＯ０〜ＳＯ１５が入力される。乱数値出力信号ＳＯ０〜ＳＯ１５は、乱数回路１１２から読み出した大当り判定用の乱数値Ｒ１となる１６ビットデータにおける各ビット値を示している。
図２４は、入出力ポート１０８に含まれる出力ポートにおけるビット割当ての一例を示す説明図である。図２４に示すように、出力ポート＃０からは、特別可変入賞球装置７において大入賞口を開閉するためのソレノイド８２に対する駆動信号や、普通可変入賞球装置６において可動翼片を傾動させるためのソレノイド８１に対する駆動信号が出力される。また、出力ポート＃０からは、払出制御基板１５に対するクリア信号、あるいは演出制御基板１２に対する演出制御ＩＮＴ信号、乱数回路１１２に対する出力制御信号ＳＣも出力される。演出制御ＩＮＴ信号は、演出制御コマンドを構成する８ビットのデータを取り込む（受信する）ことを演出制御基板１２に対して指令するための取込信号である。出力ポート＃１は、演出制御基板１２に対して送信される演出制御コマンドを示す８ビットのデータ（演出制御出力データＤ０〜Ｄ７）の出力ポートである。
図２に示すように、演出制御基板１２には、演出制御用マイクロコンピュータ１２０が搭載されている。また、演出制御基板１２には、演出制御コマンドの受信に用いられるコマンド受信回路や、演出制御用マイクロコンピュータ１２０からの描画コマンドに応じて画像データを生成するＶＤＰ（Video Display Processor）などが搭載されていてもよい。演出制御用マイクロコンピュータ１２０は、例えば１チップマイクロコンピュータであり、ＲＯＭ１２１と、ＲＡＭ１２２と、ＣＰＵ１２３と、Ｉ／Ｏポート１２４とを含んでいる。また、演出制御用マイクロコンピュータ１２０は、ＣＰＵ１２３とは独立して乱数値を示す数値データの生成を行う乱数回路などを含んでいてもよい。中継基板１８を介して主基板１１から送信された制御信号は、所定のコネクタやＩ／Ｏポート１２４内の入力ポートを介して、ＣＰＵ１２３に入力される。また、音声制御基板１３に対する制御信号は、ＣＰＵ１２３からＩ／Ｏポート１２４内の出力ポートや所定のコネクタを介して、音声制御基板１３へと出力される。ランプ制御基板１４に対する制御信号は、ＣＰＵ１２３からＩ／Ｏポート１２４内の出力ポートや所定のコネクタを介して、ランプ制御基板１４へと出力される。
なお、演出制御基板１２と画像表示装置５の間には、画像データにおける解像度を変換するためのスケーラ回路が設けられていてもよい。この場合、演出制御基板１２に搭載されたＶＤＰが演出制御用マイクロコンピュータ１２０からの描画コマンドに応じて生成した画像データは、スケーラ回路により解像度が変換された後、画像表示装置５に供給される。具体的な一例として、スケーラ回路は、ＶＤＰによって生成された第１の解像度による画像データを入力し、垂直方向及び水平方向のいずれか一方あるいは双方について、以下のような処理を施すことにより、入力された画像データを第１の解像度とは異なる第２の解像度に変換する。
例えば、垂直方向における解像度を変換する場合には、入力された画像データの垂直方向に沿って第１のサンプルレートでアップサンプリングを行った後、予め用意されたフィルタ（例えばＦＩＲフィルタ）によるフィルタリング処理を施す。その後、垂直方向に沿って所定のスケーリング係数に対応する第２のサンプルレートでダウンサンプリングを行うようにすればよい。また、水平方向における解像度を変換する場合には、入力された画像データの水平方向に沿って、垂直方向と同じようなアップサンプリング、フィルタリング処理及びダウンサンプリングを行うようにすればよい。具体的な一例として、ＶＤＰによってＶＧＡモード（６４０×４８０ピクセル）の画像データが生成された場合に、スケーラ回路における変換処理により、その画像データをＳＸＧＡモード（１２８０×１０２４ピクセル）、あるいは他のモードに変換することが可能になる。
演出制御用マイクロコンピュータ１２０が備えるＲＯＭ１２１には、演出の進行を制御するために用いられる各種のデータテーブル等が格納されている。例えば、ＲＯＭ１２１は、主基板１１からの可変表示開始コマンドにおけるＥＸＴデータや表示結果通知コマンドで通知された特図ゲームでの確定特別図柄などに基づいてＣＰＵ１２３が演出に関する各種の判定や決定を行うために用意された複数種類の判定テーブルや決定テーブルを記憶する。
演出制御用マイクロコンピュータ１２０が備えるＲＡＭ１２２には、画像表示装置５における表示やスピーカ８Ｌ、８Ｒからの音声出力などによる演出動作を制御するために用いられる各種のデータを保持する領域として、例えば図２５に示すような演出制御用データ保持エリア２２０が設けられている。図２５に示す演出制御用データ保持エリア２２０は、確定飾り図柄記憶部２２１と、演出制御フラグ設定部２２２と、演出制御タイマ設定部２２３と、演出制御カウンタ設定部２２４と、演出制御バッファ設定部２２５とを備えている。
確定飾り図柄記憶部２２１は、画像表示装置５における飾り図柄の可変表示にて可変表示結果として導出表示される確定飾り図柄を示すデータを記憶する。演出制御フラグ設定部２２２は、例えば画像表示装置５の表示状態などといった演出動作状態や主基板１１から送信された演出制御コマンド等に応じて、各々セットあるいはクリアされる複数種類のフラグを設定するためのデータを記憶する。演出制御タイマ設定部２２３は、例えば画像表示装置５での表示制御などといった演出制御に用いられる複数種類のタイマ値を示すデータを記憶する。演出制御カウンタ設定部２２４は、例えば画像表示装置５での表示制御などといった演出制御に用いられる複数種類のカウント値を示すデータを記憶する。なお、フラグ設定やカウンタ／タイマに用いる回路は、ＲＡＭ１２２とは別に設けたレジスタ回路などによって構成してもよい。
演出制御フラグ設定部２２２には、例えばタイマ割込みフラグやエラー報知開始フラグ、演出制御プロセスフラグなどが設けられている。タイマ割込みフラグは、所定時間が経過して演出制御用マイクロコンピュータ１２０にてタイマ割込みが発生するごとにオン状態にセットされる。エラー報知開始フラグは、主基板１１から送信されるエラー報知開始＃１〜＃３のコマンドのいずれかを受信したことに対応して、予め用意された複数種類の演出のいずれを選択・実行すべきかを示す。演出制御プロセスフラグは、演出の進行を制御するために実行される演出制御プロセス処理（図４４のステップＳ５０５、及び図４７）において、どの処理を選択・実行すべきかを示す。
演出制御タイマ設定部２２３には、例えば表示制御タイマなどが設けられている。表示制御タイマは、例えば画像表示装置５における飾り図柄の可変表示時間などといった、画像表示装置５の表示制御に関する時間を計測するためのものである。
演出制御カウンタ設定部２２４には、例えば演出制御コマンド受信カウンタなどが設けられている。演出制御コマンド受信カウンタは、主基板１１から送信された演出制御コマンドの受信個数を特定可能にカウントするためのものである。
演出制御バッファ設定部２２５には、例えば図２６に示すような演出側受信コマンドバッファ２３１などが設けられている。演出側受信コマンドバッファ２３１は、演出制御基板１２にて受信した主基板１１からのコマンドを一時的に格納するためのものである。図２６に示す演出側受信コマンドバッファ２３１は、１２個の受信コマンドバッファ＃１〜＃１２を備えており、受信したコマンドを格納する受信コマンドバッファは、演出制御コマンド受信カウンタで指定される。各受信コマンドバッファ＃１〜＃１２は、例えば１バイト（８ビット）で構成され、複数の受信コマンドバッファをリングバッファとして使用することにより、２バイト構成の受信コマンドを６個格納することができる。
図２に示すように、払出制御基板１５には、払出制御用マイクロコンピュータ１５０やスイッチ回路１６１が搭載されている。スイッチ回路１６１には、満タンスイッチ２６、球切れスイッチ２７、払出モータ位置センサ７１、払出カウントスイッチ７２、エラー解除スイッチ７３などの各種スイッチやセンサからの検出信号が入力される。スイッチ回路１６１は、これらの検出信号を取り込んで、払出制御用マイクロコンピュータ１５０に伝送する。
図２７は、払出制御基板１５に搭載された払出制御用マイクロコンピュータ１５０の構成例を示す図である。図２７に示す払出制御用マイクロコンピュータ１５０は、例えば遊技制御用マイクロコンピュータ１００と同様の１チップマイクロコンピュータであり、クロック回路２１１と、リセット／割込みコントローラ２１２と、ＣＰＵ２１３と、ＲＯＭ２１４と、ＲＡＭ２１５と、タイマ回路（ＰＩＴ）２１６と、シリアル通信回路（ＳＣＩ）２１７と、入出力ポート２１８とを備えて構成されている。なお、払出制御用マイクロコンピュータ１５０が備えるクロック回路２１１などの各回路は、遊技制御用マイクロコンピュータ１００が備える各回路と同様の構成を有するものであればよい。
払出制御用マイクロコンピュータ１５０が備えるＲＯＭ２１４には、払出制御用のプログラムが記憶されている。払出制御用マイクロコンピュータ１５０では、例えばＣＰＵ２１３がＲＯＭ２１４に記憶されている払出制御用のプログラムを読み出し、主基板１１から送信された払出制御コマンドやカードユニット７０との通信結果などに基づいて各種の処理を実行することにより、遊技球の払出動作を制御する。
払出制御用マイクロコンピュータ１５０が備えるＲＡＭ２１５には、遊技球の払出動作などを制御するために用いられる各種のデータを保持するための領域が設けられている。そして、払出制御用マイクロコンピュータ１５０が備えるＲＡＭ２１５の少なくとも一部は、電源基板１０において作成されるバックアップ電源によってバックアップされているバックアップＲＡＭであってもよい。すなわち、パチンコ遊技機１への電力供給が停止しても、所定時間は、払出制御用マイクロコンピュータ１５０が備えるＲＡＭ２１５の少なくとも一部の内容は保存される。
次に、本実施例におけるパチンコ遊技機１の動作（作用）を説明する。主基板１１では、電源基板１０からの電力供給が開始され遊技制御用マイクロコンピュータ１００へのリセット信号がハイレベル（オフ状態）になったことに応じて、遊技制御用マイクロコンピュータ１００が起動し、図２８のフローチャートに示すような遊技制御メイン処理が実行される。なお、以下に説明する各処理は、遊技制御用マイクロコンピュータ１００が備えるＣＰＵ１０３によって実行されるものとする。また、遊技制御用マイクロコンピュータ１００が備えるタイマ回路１０６やシリアル通信回路１０７などで発生した各種の割込み要因に基づく割込み要求は、ＣＰＵ１０３に所定の割込み処理を実行させるためのものである。そして、ＣＰＵ１０３やＣＰＵ１０３以外の各種回路を含んだ概念を遊技制御用マイクロコンピュータ１００ということもあるものとする。図２８に示す遊技制御メイン処理を開始すると、遊技制御用マイクロコンピュータ１００では、まず、ＣＰＵ１０３が割込禁止に設定し（ステップＳ１）、割込モードの設定を行う（ステップＳ２）。例えば、ステップＳ２では、遊技制御用マイクロコンピュータ１００の特定レジスタ（Ｉレジスタ）の値（１バイト）と内蔵デバイスが出力する割込ベクタ（１バイト：最下位ビットは“０”）とを合成することにより、あるいはＣＰＵ１０３がＲＯＭ１０４の所定領域（例えば割込ベクタ領域）における記憶データを読み出すことにより、割込アドレスが生成されるマスク可能割込の割込モードが設定される。マスク可能な割込みが発生したときには、遊技制御用マイクロコンピュータ１００が自動的に割込禁止状態となる設定を行うとともに、プログラムカウンタの内容がスタックにセーブされればよい。
続いて、例えばスタックポインタ指定アドレスの設定など、スタックポインタに関わる設定を行う（ステップＳ３）。また、内蔵デバイスレジスタの設定（初期化）を行う（ステップＳ４）。例えば、ステップＳ４の処理では、タイマ回路１０６や入出力ポート１０８といった内蔵デバイス（内蔵周辺回路）の設定（初期化）などが行われるとよい。
ステップＳ４の処理を実行した後には、例えば入出力ポート１０８に含まれる入力ポート＃０における第０ビット［ビット０］（図２３）の状態をチェックすることなどにより、電源断信号がオフ状態となっているか否かを判定する（ステップＳ５）。パチンコ遊技機１への電力供給が開始されたときには、ＶＣＣなどの各種電源電圧が徐々に上昇して規定値に達する。ステップＳ５の処理では、電源断信号が出力されていないオフ状態（ハイレベル）となっていることを確認する。ここで、遊技制御用マイクロコンピュータ１００は、入力ポートを介して１回だけ電源断信号の状態を確認するようにしてもよいが、電源断信号の状態を複数回確認するようにしてもよい。例えば、電源断信号がオフ状態であることを１回確認したら、所定時間（例えば０．１秒）が経過した後に、電源断信号をもう１回確認する。このとき、電源断信号がオフ状態であれば、電源断信号がオフ状態である旨の判定を行うようにする。他方、このときに電源断信号の状態がオン状態であれば、所定時間が経過した後に、電源断信号の状態を再び確認するようにしてもよい。なお、電源断信号の状態を再確認する回数は１回であってもよいし、複数回であってもよい。また、２回チェックして、チェック結果が一致していなかったときに、もう一度確認するようにしてもよい。
ステップＳ５にて電源断信号がオン状態であるときには（ステップＳ５；Ｎｏ）、所定時間（例えば０．１秒）が経過するまで待機した後（ステップＳ６）、ステップＳ５の処理に戻って、電源断信号がオフ状態となっているか否かの判定を再び行うようにする。これにより、遊技制御用マイクロコンピュータ１００は、電源電圧が安定したことを確認することができる。そして、ステップＳ５にて電源断信号がオフ状態であるときには（ステップＳ５；Ｙｅｓ）、例えば入出力ポート１０８に含まれる入力ポート＃０における第２ビット［ビット２］（図２３）の状態をチェックすることなどにより、クリア信号がオン状態となっているか否かを判定する（ステップＳ７）。このとき、クリア信号がオン状態であれば（ステップＳ７；Ｙｅｓ）、例えば遊技制御フラグ設定部１３３に設けられたクリアフラグをオン状態にセットする（ステップＳ８）。他方、クリア信号がオフ状態であるときには（ステップＳ７；Ｎｏ）、ステップＳ８の処理をスキップして、クリアフラグをオフ状態のままとする。
ここで、遊技制御用マイクロコンピュータ１００は、入力ポートを介して１回だけクリア信号の状態を確認するようにしてもよいが、クリア信号の状態を複数回確認するようにしてもよい。例えば、クリア信号の状態がオフ状態であることを１回確認したら、所定時間（例えば０．１秒）が経過した後に、クリア信号の状態をもう１回確認する。このとき、クリア信号がオフ状態であれば、クリア信号がオフ状態である旨の判定を行うようにする。他方、このときにクリア信号の状態がオン状態であれば、所定時間が経過した後に、クリア信号の状態を再び確認するようにしてもよい。なお、クリア信号の状態を再確認する回数は１回であってもよいし、複数回であってもよい。また、２回チェックして、チェック結果が一致していなかったときに、もう一度確認するようにしてもよい。
その後、遊技の進行を制御するための遊技制御処理の開始タイミングをソフトウェアの実行により遅延させる遅延処理の設定を行う（ステップＳ９）。具体的な一例として、遊技制御カウンタ設定部１３５に設けられたウェイトカウンタに、初期化ウェイト回数指定値をセットする。続いて、ステップＳ９での設定に基づく遅延処理を開始して、例えばウェイトカウンタにおけるカウント値を１減算するなど、遅延処理の実行に関わる設定の更新を行う（ステップＳ１０）。そして、例えばウェイトカウンタにおけるカウント値が所定の遅延終了判定値に達したか否かを判定することなどにより、所定の遅延時間が経過したか否かを判定する（ステップＳ１１）。ここで、遅延終了判定値を示すデータは、ＲＯＭ１０４などに予め記憶されていればよい。例えば、遅延終了判定値は、遊技制御処理が実行可能状態となったときから、少なくとも払出制御基板１５に搭載された払出制御用マイクロコンピュータ１５０による払出制御用の各種処理が実行開始されるまでの時間に比べて遅延時間の方が長くなるように、予め定められた基準値であればよい。
ステップＳ１１にて遅延時間が経過していないときには（ステップＳ１１；Ｎｏ）、ステップＳ１０の処理に戻り、遅延時間が経過しているときには（ステップＳ１１；Ｙｅｓ）、ＲＡＭ１０５をアクセス可能に設定する（ステップＳ１２）。続いて、クリアフラグがオンとなっているか否かを判定する（ステップＳ１３）。クリアフラグがオフであるときには（ステップＳ１３；Ｎｏ）、ＲＡＭ１０５のデータチェックを行い、チェック結果が正常であるか否かを判定する（ステップＳ１４）。ステップＳ１４の処理では、例えばＲＡＭ１０５の特定領域における記憶データを用いてチェックサムを算出し、算出されたチェックサムとメインチェックサムバッファに記憶されているチェックサムとを比較する。ここで、メインチェックサムバッファには、前回の電力供給停止時に、同様の処理によって算出されたチェックサムが記憶されている。そして、比較結果が不一致であれば、ＲＡＭ１０５の特定領域におけるデータが電力供給停止時のデータとは異なっていることから、チェック結果が正常でないと判断される。
ステップＳ１４におけるチェック結果が正常であるときには（ステップＳ１４；Ｙｅｓ）、遊技制御フラグ設定部１３３に設けられたメインバックアップフラグがオンとなっているか否かを判定する（ステップＳ１５）。メインバックアップフラグの状態は、電力供給が停止するときに、遊技制御フラグ設定部１３３に設定される。そして、このメインバックアップフラグの設定箇所がバックアップ電源によってバックアップされることで、電力供給が停止した場合でも、メインバックアップフラグの状態は保存されることになる。ステップＳ１５では、例えばメインバックアップフラグの値として「５５Ｈ」が遊技制御フラグ設定部１３３に設定されていれば、バックアップあり（オン状態）であると判断される。これに対して、「５５Ｈ」以外の値が設定されていればバックアップなし（オフ状態）であると判断される。なお、ステップＳ１５のようなメインバックアップフラグがオンとなっているか否かの判定を、ステップＳ１４のようなチェック結果の判定よりも先に行い、メインバックアップフラグがオンであるときにＲＡＭ１０５のデータチェック結果が正常であるか否かを判定するようにしてもよい。
ステップＳ１５にてメインバックアップフラグがオンであるときには（ステップＳ１５；Ｙｅｓ）、メインバックアップフラグをクリアしてオフ状態とした後（ステップＳ１６）、遊技制御用マイクロコンピュータ１００の内部状態などを電力供給が停止されたときの状態に戻すための復旧時における設定を行う（ステップＳ１７）。具体的な一例として、ステップＳ１７の処理では、ＲＯＭ１０４に格納されているバックアップ時設定テーブルの先頭アドレスをポインタに設定し、バックアップ時設定テーブルの内容を順次に、ＲＡＭ１０５内の作業領域に設定する。ここで、ＲＡＭ１０５の作業領域はバックアップ電源によってバックアップされており、バックアップ時設定テーブルには、作業領域のうちで初期化してもよい領域についての初期化データが設定されていてもよい。
また、ステップＳ１３にてクリアフラグがオンであるときや（ステップＳ１３；Ｙｅｓ）、ステップＳ１４にてチェック結果が正常ではないとき（ステップＳ１４；Ｎｏ）、あるいはステップＳ１５にてメインバックアップフラグがオフであるときには（ステップＳ１５；Ｎｏ）、ＲＡＭ１０５の初期化を行う（ステップＳ１８）。ステップＳ１８の処理に続いて、遊技制御用マイクロコンピュータ１００の内部状態などを初期状態とするための初期化時における設定を行う（ステップＳ１９）。具体的な一例として、ステップＳ１９の処理では、ＲＯＭ１０４に格納されている初期化時設定テーブルの先頭アドレスをポインタに設定し、初期化時設定テーブルの内容を順次、ＲＡＭ１０５内の作業領域に設定する。
ステップＳ１７またはステップＳ１９の処理を実行した後には、例えば遊技制御用マイクロコンピュータ１００が備えるタイマ回路１０６のレジスタ設定などを行うことにより、所定時間（例えば２ミリ秒）ごとにタイマ割込みが発生するように遊技制御用マイクロコンピュータ１００の内部設定を行う（ステップＳ２０）。この後、ＣＰＵ１０３がＲＯＭ１０４から読み出した乱数初期設定データ（ＫＲＳＳ）に基づいて乱数生成動作の初期設定を行うための乱数初期設定処理を実行する（ステップＳ２１）。
ステップＳ２１の乱数初期設定処理に続いて、シリアル通信動作の初期設定を行うためのシリアル通信初期設定処理を実行する（ステップＳ２２）。この後、割込み要求に基づいて実行される割込み処理に関する初期設定を行うための割込み初期設定処理を実行する（ステップＳ２３）。そして、遊技制御用マイクロコンピュータ１００は割込許可状態に設定して（ステップＳ２４）、各種割込みの発生を待機する。このときには、電源断信号がオン状態となったか否か（出力されたか否か）の判定を行い（ステップＳ２５）、オフであれば（ステップＳ２５；Ｎｏ）、そのまま各種割込みの発生を待機する。また、電源断信号がオン状態となったときには（ステップＳ２５；Ｙｅｓ）、メイン側電源断処理を実行した後（ステップＳ２６）、所定のループ処理を実行して、電力供給の停止による遊技制御用マイクロコンピュータ１００の動作停止まで待機する。なお、ステップＳ２５の処理では、入力ポートを介して１回だけ電源断信号の状態を確認するようにしてもよいが、電源断信号の状態を複数回確認するようにしてもよい。例えば、電源断信号がオフ状態であることを１回確認したら、所定時間（例えば０．１秒）が経過した後に、電源断信号をもう１回確認する。このとき、電源断信号がオフ状態であれば、電源断信号がオフ状態である旨の判定を行うようにする。他方、このときに電源断信号の状態がオン状態であれば、所定時間が経過した後に、電源断信号の状態を再び確認するようにしてもよい。また、電源断信号の状態を再確認する回数は１回であってもよいし、複数回であってもよい。さらに、２回チェックして、チェック結果が一致していなかったときに、もう一度確認するようにしてもよい。このように電源断信号の状態を複数回確認する場合には、例えば確認動作を開始するときや１回目の確認結果と２回目の確認結果とを比較して不一致であったときなどに、遊技制御用マイクロコンピュータ１００に内蔵されたＷＤＴ（ウォッチドッグ・タイマ）をクリアするリトリガを行う。そして、リトリガが何らかの原因（例えばプログラムの暴走）で所定時間内に発生しなくなった場合には、ＷＤＴから出力されるタイムアウト信号に基づくユーザリセットを発生させ、リセット／割込みコントローラ１０２、ＣＰＵ１０３、タイマ回路１０６、シリアル通信回路１０７などの各回路を初期化した後、所定のベクタテーブルで示されるアドレスからユーザプログラムの実行を開始して、自動復旧を行うようにしてもよい。
ステップＳ２６のメイン側電源断処理では、例えばＣＰＵ１０３が割込禁止に設定した後、入出力ポート１０８に含まれる出力ポート＃０の第１及び第０ビット［ビット１−０］にクリアデータをセットするなどして、ソレノイド８１、８２の駆動制御に関する設定を初期化する。このときには、出力ポート＃０の第１及び第０ビット［ビット１−０］以外にも、クリアすべき出力ポートにはクリアデータを設定するようにしてもよい。続いて、例えばＲＡＭ１０５の特定領域における記憶データを用いてチェックサムを算出するなどして、チェックデータの作成を行うとともに、遊技制御フラグ設定部１３３に設けられたメインバックアップフラグをオン状態にセットする。このとき作成されたチェックデータは、例えば遊技制御バッファ設定部１３６に設けられたメインチェックサムバッファなどといった、ＲＡＭ１０５の所定領域に格納される。そして、遊技制御用マイクロコンピュータ１００では、例えばＣＰＵ１０３が所定のＲＡＭアクセスレジスタにアクセス禁止値を設定することなどにより、以後、ＲＡＭ１０５へのアクセスを禁止する。これにより、電力供給の停止に伴ってプログラムの暴走が生じても、ＲＡＭ１０５の記憶内容が破損することを防止できる。こうしたメイン側電源断処理が実行された後には、待機状態（ループ処理）に入ることになる。
また、ステップＳ２６にてメイン側電源断処理を実行した後には、例えば電源断信号がオフ状態となったか否かを定期的に判定し、オフ状態となったときには、ＣＰＵ１０３が図２８に示すステップＳ１から再び処理を進めることなどにより、瞬断に対応して処理を再開できるようにしてもよい。あるいは、ステップＳ２６にてメイン側電源断処理を実行した後、例えばＷＤＴからタイムアウト信号が出力されるまでの所要時間よりも長い時間として予め定められた所定時間が経過しても電源基板１０からの電力供給が継続しているときに、ＣＰＵ１０３が図２８に示すステップＳ１から再び処理を進めることなどにより、瞬断に対応して処理を再開できるようにしてもよい。
図２９は、図２８のステップＳ２１にて実行される乱数初期設定処理の一例を示すフローチャートである。図２９に示す乱数初期設定処理において、遊技制御用マイクロコンピュータ１００では、まず、ＣＰＵ１０３がＲＯＭ１０４に記憶されている乱数初期設定データ（ＫＲＳＳ）の第５ビット［ビット５］を読み出し（ステップＳ１０１）、読出値に基づいて乱数回路１１２に設けられたクロック信号出力回路１７１における動作設定を行う（ステップＳ１０２）。例えば、ステップＳ１０１での読出値が“０”であるときには、クロック信号出力回路１７１が出力するクロック信号Ｓ１を、基準クロック信号生成回路１１１により生成される内部システムクロックとしての基準クロック信号ＣＬＫと同一周期のクロック信号となるように設定する。また、ステップＳ１０１での読出値が“１”であるときには、クロック信号出力回路１７１が出力するクロック信号Ｓ１を、内部システムクロックとしての基準クロック信号ＣＬＫの１６倍の周期を有するクロック信号となるように設定する。なお、ステップＳ１０２の処理では、ＣＰＵ１０３がクロック信号出力回路１７１の動作を直接制御してステップＳ１０１での読出値に対応したクロック信号を出力させるように設定してもよいし、例えば乱数回路１１２の内部あるいは外部に設けられてクロック信号出力回路１７１が参照可能な所定のレジスタにステップＳ１０１での読出値に対応した制御データをセットすることなどにより、クロック信号出力回路１７１の動作を間接的に制御するようにしてもよい。ステップＳ１０２にてレジスタに制御データをセットした場合には、例えば乱数回路１１２にて乱数値の生成を開始するときにクロック信号出力回路１７１がレジスタに記憶されている制御データを参照し、その制御データに従ったクロック信号の出力動作を行うことにより、ステップＳ１０２での設定に応じたクロック信号を出力することができる。
ステップＳ１０２の処理に続いて、ＣＰＵ１０３がＲＯＭ１０４に記憶されている乱数初期設定データ（ＫＲＳＳ）の第４ビット［ビット４］を読み出し（ステップＳ１０３）、読出値が“０”であるか否かを判定する（ステップＳ１０４）。このとき、ステップＳ１０３での読出値が“０”であれば（ステップＳ１０４；Ｙｅｓ）、乱数回路１１２において生成する乱数値における１周目のスタート値を、デフォルト値である「０００１ｈ」に設定する旨の決定を行う（ステップＳ１０５）。他方、ステップＳ１０３での読出値が“１”であれば（ステップＳ１０４；Ｎｏ）、乱数回路１１２において生成する乱数値における１周目のスタート値を、遊技制御用マイクロコンピュータ１００ごとに付与された固有の識別情報であるＩＤナンバーに基づいて決定する（ステップＳ１０６）。ここで、ステップＳ１０６の処理では、例えばＣＰＵ１０３がＲＯＭ１０４から読み出した遊技制御用マイクロコンピュータ１００のＩＤナンバーを、そのまま乱数値を生成するための１周目のスタート値に設定するようにしてもよい。あるいは、遊技制御用マイクロコンピュータ１００のＩＤナンバーを用いて所定の演算を実行することにより算出された値を、乱数値を生成するための１周目のスタート値に設定するようにしてもよい。例えば、ＣＰＵ１０３がＲＯＭ１０４から読み出した遊技制御用マイクロコンピュータ１００のＩＤナンバーに所定のスクランブル処理を施す演算や、ＩＤナンバーを用いた加算・減算・乗算・除算などの演算を実行して、算出された値を用いるようにすればよい。
ステップＳ１０５またはステップＳ１０６にて決定されたスタート値は、乱数回路１１２が備える初期値設定回路１７２に入力されることで、乱数回路１１２により乱数値を生成するための１周目のスタート値として設定される。なお、ステップＳ１０５やステップＳ１０６の処理は、乱数回路１１２が備える初期値設定回路１７２が実行するようにしてもよい。例えば、ＣＰＵ１０３がステップＳ１０４にて読出値が“０”であると判定したときには、乱数回路１１２に所定の第１初期値設定信号を送る。乱数回路１１２がＣＰＵ１０３から第１初期値設定信号を受けたときには、初期値設定回路１７２が所定のレジスタの記憶データを読み出し、その読出値を示す初期値設定信号ＳＫを乱数生成回路１７３に入力させることなどにより、乱数値を生成するための１周目のスタート値を、デフォルト値である「０００１ｈ」に設定する（ステップＳ１０５に相当する処理）。他方、ＣＰＵ１０３がステップＳ１０４にて読出値が“１”であると判定したときには、乱数回路１１２に第１初期値設定信号とは異なる第２初期値設定信号を送る。乱数回路１１２がＣＰＵ１０３から第２初期値設定信号を受けたときには、初期値設定回路１７２が所定のレジスタに記憶されたＩＤナンバーに基づいて生成されるデータを選択し、その選択したデータを示す初期値設定信号ＳＫを乱数生成回路１７３に入力させることなどにより、乱数値を生成するための１周目のスタート値を、遊技制御用マイクロコンピュータ１００ごとに付与された固有の識別情報であるＩＤナンバーに基づいた値に設定する（ステップＳ１０６に相当する処理）。ここで、所定のレジスタに記憶されたＩＤナンバーは、乱数値の最大値である「６５５３５」以下となる桁の数値のみが抽出されて乱数生成回路１７３に設定されてもよい。あるいは、所定のレジスタに記憶されたＩＤナンバーが初期値設定回路１７２に内蔵された演算回路（例えば乗算回路）に入力されることにより、例えばＩＤナンバーの各桁における数値を用いた所定の演算が実行され、この演算により算出された値を示すデータが乱数生成回路１７３に設定されてもよい。また、ＣＰＵ１０３は、初期値設定回路１７２の動作を直接制御してステップＳ１０５、Ｓ１０６に相当する処理を実行させてもよいし、例えば乱数回路１１２の内部または外部に初期値設定制御用として設けられて初期値設定回路１７２が参照可能な所定のレジスタにステップＳ１０３での読出値に対応した制御データをセットすることなどにより、初期値設定回路１７２の動作を間接的に制御するようにしてもよい。ＣＰＵ１０３が初期値設定制御用のレジスタに制御データをセットした場合には、例えば乱数回路１１２にて乱数値の生成を開始するときに初期値設定回路１７２が初期値設定用のレジスタに記憶されている制御データを参照し、その制御データに従った初期値設定動作を行うことにより、ステップＳ１０３での読出値に応じた１周目のスタート値を生成して、乱数生成回路１７３に設定することができる。
ステップＳ１０５、Ｓ１０６の処理のいずれかを実行した後には、ＣＰＵ１０３がＲＯＭ１０４に記憶されている乱数初期設定データ（ＫＲＳＳ）の第１及び第０ビット［ビット１−０］を読み出し（ステップＳ１０７）、読出値に基づいて乱数回路１１２における乱数値の更新方式を設定する（ステップＳ１０８）。例えば、ステップＳ１０７での読出値が「００」であるときには、乱数値の更新順である順列を変更しないように設定する。また、ステップＳ１０７での読出値が「１０」であるときには、乱数値の２周目以降における順列をユーザプログラムにより変更可能とするように設定する。さらに、ステップＳ１０７での読出値が「１１」であるときには、乱数値の２周目以降における順列を自動的に変更するように設定する。なお、ステップＳ１０８の処理では、ＣＰＵ１０３が乱数回路１１２を直接制御してステップＳ１０７での読出値に対応した乱数更新方式を設定してもよいし、例えば乱数回路１１２の内部あるいは外部に設けられて乱数生成回路１７３が参照可能な所定のレジスタにステップＳ１０７での読出値に対応した制御データをセットすることなどにより、乱数生成回路１７３での乱数更新方式を間接的に制御するようにしてもよい。ステップＳ１０７にてレジスタに制御データをセットした場合には、例えば乱数生成回路１７３がレジスタに記憶されている制御データを参照し、その制御データに従った乱数更新動作を行うことにより、ステップＳ１０８で設定された乱数更新方式に従って、乱数値を生成するための順列を変更または保持させることができる。
ステップＳ１０８の処理に続いて、乱数回路１１２にて生成される乱数値における最大値の設定を行う（ステップＳ１０９）。例えば、ステップＳ１０９では、ＣＰＵ１０３がＲＯＭ１０４から読み出した乱数最大値設定データを乱数回路１１２の乱数生成回路１７３に設定するなどして、乱数回路１１２にて生成される乱数値における最大値を設定できるようにすればよい。
この後、ＣＰＵ１０３がＲＯＭ１０４に記憶されている乱数初期設定データ（ＫＲＳＳ）の第３及び第２ビット［ビット３−２］を読み出す（ステップＳ１１０）。そして、ステップＳ１１０での読出値に基づき、乱数回路１１２にて生成される乱数値における２周目以降のスタート値に関する初期設定を行う（ステップＳ１１１）。具体的な一例として、ステップＳ１１１の処理では、ＣＰＵ１０３がＲＯＭ１０４から読み出した乱数初期設定データ（ＫＲＳＳ）の第３及び第２ビット［ビット３−２］を示す読出データを、乱数回路１１２もしくはＣＰＵ１０３に内蔵された所定のレジスタや、ＲＡＭ１０５の所定領域に格納して記憶させることなどにより、ＣＰＵ１０３が遊技制御用のタイマ割込み処理を実行中に１６ビット乱数における２周目以降のスタート値に関する設定を参照できるような初期設定が行われればよい。
図３０は、図２８に示すステップＳ２２にて実行されるシリアル通信初期設定処理の内容の一例を示す説明図である。このシリアル通信初期設定処理では、まず、ＣＰＵ１０３がＲＯＭ１０４に記憶されている第１及び第２シリアル通信初期設定データ（ＫＳＣＭ１及びＫＳＣＭ２）を読み出し、読出値に基づいてシリアル通信回路１０７が備えるシリアル制御レジスタ２０５の設定を行う。
例えば、第１シリアル通信初期設定データ（ＫＳＣＭ１）の第５ビット［ビット５］が“０”であるときにはシリアル制御レジスタ２０５における第２レジスタＳＩＣＬ２の第７ビット［ビット７］であるＴＩＥを“０”に設定する一方、“１”であるときにはＴＩＥを“１”に設定する。第１シリアル通信初期設定データ（ＫＳＣＭ１）の第４ビット［ビット４］が“０”であるときにはシリアル制御レジスタ２０５における第２レジスタＳＩＣＬ２の第６ビット［ビット６］であるＴＣＩＥを“０”に設定する一方、“１”であるときにはＴＣＩＥを“１”に設定する。第１シリアル通信初期設定データ（ＫＳＣＭ１）の第３ビット［ビット３］が“０”であるときにはシリアル制御レジスタ２０５における第２レジスタＳＩＣＬ２の第５ビット［ビット５］であるＲＩＥを“０”に設定する一方、“１”であるときにはＲＩＥを“１”に設定する。
第１シリアル通信初期設定データ（ＫＳＣＭ１）の第２ビット［ビット２］が“０”であるときにはシリアル制御レジスタ２０５における第２レジスタＳＩＣＬ２の第４ビット［ビット４］であるＩＬＩＥを“０”に設定する一方、“１”であるときにはＩＬＩＥを“１”に設定する。第１シリアル通信初期設定データ（ＫＳＣＭ１）の第１ビット［ビット１］が“０”であるときにはシリアル制御レジスタ２０５における第２レジスタＳＩＣＬ２の第３ビット［ビット３］であるＴＥを“０”に設定する一方、“１”であるときにはＴＥを“１”に設定する。第１シリアル通信初期設定データ（ＫＳＣＭ１）の第０ビット［ビット０］が“０”であるときにはシリアル制御レジスタ２０５における第２レジスタＳＩＣＬ２の第２ビット［ビット２］であるＲＥを“０”に設定する一方、“１”であるときにはＲＥを“１”に設定する。
第２シリアル通信初期設定データ（ＫＳＣＭ２）の第３ビット［ビット３］が“０”であるときにはシリアル制御レジスタ２０５における第３レジスタＳＩＣＬ３の第３ビット［ビット３］であるＯＲＩＥを“０”に設定する一方、“１”であるときにはＯＲＩＥを“１”に設定する。第２シリアル通信初期設定データ（ＫＳＣＭ２）の第２ビット［ビット２］が“０”であるときにはシリアル制御レジスタ２０５における第３レジスタＳＩＣＬ３の第２ビット［ビット２］であるＮＥＩＥを“０”に設定する一方、“１”であるときにはＮＥＩＥを“１”に設定する。第２シリアル通信初期設定データ（ＫＳＣＭ２）の第１ビット［ビット１］が“０”であるときにはシリアル制御レジスタ２０５における第３レジスタＳＩＣＬ３の第１ビット［ビット１］であるＦＥＩＥを“０”に設定する一方、“１”であるときにはＦＥＩＥを“１”に設定する。第２シリアル通信初期設定データ（ＫＳＣＭ２）の第０ビット［ビット０］が“０”であるときにはシリアル制御レジスタ２０５における第３レジスタＳＩＣＬ３の第０ビット［ビット０］であるＰＥＩＥを“０”に設定する一方、“１”であるときにはＰＥＩＥを“１”に設定する。
図３１は、図２８に示すステップＳ２３にて実行される割込み初期設定処理の一例を示すフローチャートである。この割込み初期設定処理では、ＣＰＵ１０３がＲＯＭ１０４に記憶されている最優先割込み設定（ＫＨＰＲ）を読み出し（ステップＳ１２１）、読出値に基づいて最優先割込みを設定する（ステップＳ１２２）。例えば、ステップＳ１２２の処理では、ステップＳ１２１での読出値が「００ｈ」から「０７ｈ」のいずれであるかを特定し、特定された値に対応するＩクラス割込み（ＩＲＱ）の要因が最も優先順位の高い割込み要因となるように、所定レジスタにおける格納データの読出順位の設定などを行う。この読出順位の設定を示すデータは、例えばＣＰＵ１０３の内部レジスタなどに格納しておけばよい。この場合、ＣＰＵ１０３は、リセット／割込みコントローラ１０２からＩクラス割込み（ＩＲＱ）端子などに入力される割込み要求信号がオン状態となったときに、内部レジスタの格納データを確認することで、優先的に実行する割込み処理を特定することができる。
図２８に示すステップＳ２４の処理を実行することにより割込許可状態となった後、例えばタイマ回路１０６やシリアル通信回路１０７などにて同時に複数の割込み要因が生じたときには、図３１に示すステップＳ１２２での設定に基づき、リセット／割込みコントローラ１０２によって優先順位の高い割込み要因が受け付けられる。リセット／割込みコントローラ１０２が割込み要因を受け付けたときには、例えばＣＰＵ１０３が備えるＩクラス割込み（ＩＲＱ）端子などに、オン状態の割込み要求信号が入力される。ＣＰＵ１０３にてＩＲＱ端子にオン状態の割込み要求信号が入力されたときには、例えば内部レジスタの格納データを確認した結果などに基づき、図３１に示すステップＳ１２２での設定に基づく読出順位に応じた順番で、例えばタイマ回路１０６が備えるタイマ制御レジスタやシリアル通信回路１０７が備えるシリアルステータスレジスタ２０４といった、所定レジスタにおける格納データのビット値を読み出せばよい。こうして読み出したレジスタの格納データから、発生した割込み要因を特定し、特定された割込み要因に対応するベクタアドレスを先頭アドレスとするプログラムを実行することにより、各割込み要因に基づく割込み処理を開始することができる。
具体的な一例として、最優先割込み設定（ＫＨＰＲ）が「０５ｈ」であるときには、まず、シリアルステータスレジスタ２０４が備える第１レジスタＳＩＳＴ１の第３〜第０ビット［ビット３−０］を読み出し、何れかのビット値が「１」となっているか否かを判定する。このとき、何れかのビット値が「１」となっていれば、シリアル通信回路１０７にて発生したエラー割込み要因に対応する割込み処理（例えば図３２に示すシリアル通信エラー割込み処理）を実行するものと判断して、例えばＲＯＭ１０４の所定領域に格納されている割込みベクタを取得し、そのベクタアドレスを先頭アドレスとするプログラムを実行する。また、第１レジスタＳＩＳＴ１の第３〜第０ビット［ビット３−０］におけるビット値がいずれも「０」であるときには、遊技制御用マイクロコンピュータ１００に設けられたＩＲＱ端子にオン状態の割込み要求信号が一定期間入力されたことによる外部割込み要因が発生したか否かを判定する。このとき、外部割込み要因が発生していれば、その外部割込み要因に対応する割込み処理を実行する一方、外部割込み要因が発生していなければ、タイマ回路１０６が備えるタイマ制御レジスタにおける格納データを読み出し、その読出値に基づいてタイマ回路１０６にてタイマ割込み要因が発生したか否かを判定する。このとき、タイマ回路１０６にてタイマ割込み要因が発生していれば、そのタイマ割込み要因に対応するタイマ割込み処理（例えば図３５に示す遊技制御用タイマ割込み処理）を実行する一方、タイマ割込み要因が発生していなければ、シリアルステータスレジスタ２０４が備える第１レジスタＳＩＳＴ１の第５及び第４ビット［ビット５−４］を読み出し、何れかのビット値が「１」となっているか否かを判定する。このとき、何れかのビット値が「１」となっていれば、シリアル通信回路１０７にて発生した受信割込み要因に対応する受信割込み処理（例えば図３３に示すシリアル受信割込み処理）を実行する一方、いずれのビット値も「０」であれば、シリアルステータスレジスタ２０４が備える第１レジスタＳＩＳＴ１の第７及び第６ビット［ビット７−６］を読み出し、何れかのビット値が「１」となっているか否かを判定する。このとき、何れかのビット値が「１」となっていれば、シリアル通信回路１０７にて発生した送信割込み要因に対応する送信割込み処理（例えば図３４に示すシリアル送信割込み処理）を実行する。
このように図３１に示すステップＳ１２２での設定に基づく優先順位に応じた順番で割込み要因が発生したか否かを確認することで、複数の割込み要因が同時に発生したときには、例えば図１３（Ｂ）に示すようなデフォルト時の優先順位、あるいはＲＯＭ１０４に記憶されている最優先割込み設定（ＫＨＰＲ）により変更された優先順位において、優先順位の高い割込み要因に基づく割込み処理が、優先順位の低い割込み要因に基づく割込み処理よりも優先的に実行される。
例えば、ＲＯＭ１０４に記憶されている最優先割込み設定（ＫＨＰＲ）が「０６ｈ」であるときには、図３１に示すステップＳ１２２での設定により、図１３（Ｂ）に示すようなデフォルト時の優先順位が、図１３（Ａ）に示すようにシリアル通信回路１０７からの受信割込み要求を最優先とする優先順位に変更される。この場合には、シリアル通信回路１０７からのエラー割込み要求に基づく割込み処理よりもシリアル通信回路１０７からの受信割込み要求に基づく割込み処理の方が優先的に実行されることになる。また、図１３（Ｂ）に示すように、デフォルト時では、タイマ回路１０６からの割込み要求に基づく割込み処理の方がシリアル通信回路１０７からの割込み要求に基づく割込み処理よりも優先的に実行される設定となっている。これに対して、ＲＯＭ１０４に記憶されている最優先割込み設定（ＫＨＰＲ）が「０５ｈ」、「０６ｈ」、「０７ｈ」のいずれかであるときには、それぞれ、シリアル通信回路１０７からのエラー割込み要求に基づく割込み処理、受信割込み要求に基づく割込み処理、送信割込み要求に基づく割込み処理の方が、タイマ回路１０６からの割込み要求に基づく割込み処理よりも優先的に実行されることになる。
図３２は、遊技制御用マイクロコンピュータ１００に設けられたシリアル通信回路１０７にてエラー割込みが発生するごとに実行されるシリアル通信エラー割込み処理の一例を示すフローチャートである。ここで、シリアル通信回路１０７では、シリアル制御レジスタ２０５に含まれる第３レジスタＳＩＣＬ３の第３〜第０ビット［ビット３−０］における設定に基づき、オーバーランエラーの発生によりシリアルステータスレジスタ２０４に含まれる第１レジスタＳＩＳＴ１の第３ビット［ビット３］が“１”に設定されてオン状態となったこと、ノイズエラーの発生により第１レジスタＳＩＳＴ１の第２ビット［ビット２］が“１”に設定されてオン状態となったこと、フレーミングエラーの発生により第１レジスタＳＩＳＴ１の第１ビット［ビット１］が“１”に設定されてオン状態となったこと、パリティエラーの発生により第１レジスタＳＩＳＴ１の第０ビット［ビット０］が“１”に設定されてオン状態となったことのいずれかの割込み要因が発生したときに、エラー割込みを発生させる。より具体的には、シリアル通信回路１０７にてエラー割込み要因が発生したときに、シリアル通信回路１０７からリセット／割込みコントローラ１０２に割込み要求が送信され、前述したようにリセット／割込みコントローラ１０２が割込み要因を受け付けた場合には、ＣＰＵ１０３が備えるＩＲＱ端子にオン状態の割込み要求信号が入力されることで、ＣＰＵ１０３に割込みの発生が通知される。
図３２に示すシリアル通信エラー割込み処理において、遊技制御用マイクロコンピュータ１００では、まず、ＣＰＵ１０３がシリアル通信回路１０７に設けられた送信動作部２０２を未使用状態に設定する（ステップＳ４１）。具体的な一例として、ＣＰＵ１０３は、シリアル通信回路１０７が備えるシリアル制御レジスタ２０５における第２レジスタＳＩＣＬ２の第３ビット［ビット３］であるＴＥを“０”に設定することにより、送信動作部２０２を使用しないものと設定する。続いて、ＣＰＵ１０３がシリアル通信回路１０７に設けられた受信動作部２０１を未使用状態に設定する（ステップＳ４２）。具体的な一例として、ＣＰＵ１０３は、シリアル通信回路１０７が備えるシリアル制御レジスタ２０５における第２レジスタＳＩＣＬ２の第２ビット［ビット２］であるＲＥを“０”に設定することにより、受信動作部２０１を使用しないものと設定する。この後、遊技制御用マイクロコンピュータ１００では、例えばＣＰＵ１０３が遊技制御フラグ設定部１３３に設けられたシリアル通信エラーフラグをオン状態にセットする（ステップＳ４３）。
図３３は、遊技制御用マイクロコンピュータ１００に設けられたシリアル通信回路１０７にて受信割込みが発生するごとに実行されるシリアル受信割込み処理の一例を示すフローチャートである。図３３に示すシリアル受信割込み処理において、遊技制御用マイクロコンピュータ１００では、まず、遊技制御カウンタ設定部１３５に設けられた払出通知コマンド受信カウンタの値である払出通知コマンド受信カウント値が所定のカウント最大値（例えば「１１」）となっているか否かを、ＣＰＵ１０３が判定する（ステップＳ５１）。
ステップＳ５１にてカウント最大値となっているときには（ステップＳ５１；Ｙｅｓ）、払出通知コマンド受信カウンタの値を所定の初期値（例えば「０」）に設定する（ステップＳ５２）。他方、ステップＳ５１にてカウント最大値となっていないときには（ステップＳ５１；Ｎｏ）、払出通知コマンド受信カウンタの値を１加算する（ステップＳ５３）。ステップＳ５２、Ｓ５３の処理のいずれかを実行した後には、ＣＰＵ１０３がシリアル通信回路１０７に設けられたシリアル通信データレジスタ２０３の記憶データを読み出し（ステップＳ５４）、その読出データを、払出用受信コマンドバッファ１９１に設けられた受信コマンドバッファ＃１〜＃１２のうちで払出通知コマンド受信カウンタの値に対応するものに格納する（ステップＳ５５）。
図３４は、遊技制御用マイクロコンピュータ１００に設けられたシリアル通信回路１０７にて送信割込みが発生するごとに実行されるシリアル送信割込み処理の一例を示すフローチャートである。図３４に示すシリアル送信割込み処理において、遊技制御用マイクロコンピュータ１００では、まず、ＣＰＵ１０３が、発生した送信割込みは送信データエンプティ時の割込みであるか否かを判定する（ステップＳ６１）。そして、送信データエンプティ時の割込みであるときには（ステップＳ６１；Ｙｅｓ）、遊技制御フラグ設定部１３３に設けられた送信設定可能フラグをオン状態にセットする（ステップＳ６２）。
ステップＳ６１にて送信データエンプティ時の割込みではないときには（ステップＳ６１；Ｎｏ）、その送信割込みは送信完了時の割込みであるか否かを判定する（ステップＳ６３）。そして、送信完了時の割込みであるときには（ステップＳ６３；Ｙｅｓ）、遊技制御フラグ設定部１３３に設けられた送信完了フラグをオン状態にセットする（ステップＳ６４）。ステップＳ６３にて送信完了時の割込みではないときには（ステップＳ６３；Ｎｏ）、発生した送信割込みの種類に対応するフラグをオン状態にセットする（ステップＳ６５）。
図３５は、遊技制御用マイクロコンピュータ１００にてタイマ割込みが発生するごとに実行される遊技制御用タイマ割込み処理の一例を示すフローチャートである。図３５に示す遊技制御用タイマ割込み処理において、遊技制御用マイクロコンピュータ１００では、まず、ＣＰＵ１０３が内部レジスタを退避した後（ステップＳ７１）、所定のスイッチ処理を実行することにより、スイッチ回路１１４を介して各スイッチから入力される検出信号の状態を判定する（ステップＳ７２）。続いて、所定のエラー処理を実行することにより、パチンコ遊技機１の異常診断を行い、その診断結果に応じて必要ならば警告を発生可能とする（ステップＳ７３）。その後、所定の情報出力処理を実行することにより、例えばパチンコ遊技機１の外部に設置されたホール管理用コンピュータに供給される大当り情報、始動情報、確率変動情報などのデータを出力する（ステップＳ７４）。
情報出力処理に続いて、確変判定用の乱数値Ｒ２や初期値決定用の乱数値Ｒ３を更新するためのソフトウェア乱数更新処理を実行する（ステップＳ７５）。次に、例えばステップＳ７２におけるスイッチ処理の実行結果に基づき、始動口スイッチ２２からの始動入賞信号ＳＳ１の入力やカウントスイッチ２４からの検出信号の入力などに応じて、賞球となる遊技球の払出個数の設定などを行う賞球処理を実行する（ステップＳ７６）。また、ＣＰＵ１０３は、シリアル通信により払出制御基板１５から受信した払出通知コマンドに応じた各種の設定を行うためのメイン側受信処理を実行する（ステップＳ７７）。
ステップＳ７７のメイン側受信処理では、遊技制御バッファ設定部１３６の払出用受信コマンドバッファ１９１に受信コマンドが格納されているか否かを判定し、格納されているときには、その受信コマンドを読み出す。そして、例えば読み出した受信コマンドの種類に応じたフラグをセットあるいはクリアする処理などといった、受信コマンドの種類に対応した処理を実行する。また、ステップＳ７７のメイン側受信処理を開始したときには、まず、シリアル通信エラーフラグがオンとなっているか否かを判定し、オンであるときには、そのままメイン側受信処理を終了するようにしてもよい。これにより、シリアル通信回路１０７の動作にエラーが発生しているときには、払出制御基板１５から送信される払出通知コマンドの受信を停止する状態に制御することができる。さらに、ステップＳ７７のメイン側受信処理にて払出用受信コマンドバッファ１９１から受信コマンドを読み出したときには、その受信コマンドにおける１バイト目と２バイト目との排他的論理和を演算し、算出された演算結果が正常値となっているか否かを判定することで、受信コマンドが適正なコマンドであるか否かをチェックするようにしてもよい。この実施の形態では、払出制御基板１５から主基板１１に対して送信される払出通知コマンドが、１バイト目を反転させることで２バイト目となるように構成されていることから、受信コマンドの１バイト目と２バイト目との排他的論理和を演算した結果、全ビット値が“１”となれば、受信コマンドが適正なコマンドであると判断することができる。
この後、ＣＰＵ１０３は、特別図柄プロセス処理を実行する（ステップＳ７８）。特別図柄プロセス処理では、遊技制御フラグ設定部１３３に設けられた特別図柄プロセスフラグの値をパチンコ遊技機１における遊技の進行状況に応じて更新し、特別図柄表示装置４における表示動作の制御や特別可変入賞球装置７における大入賞口開閉動作の設定などを所定の手順で行うために、各種の処理が選択されて実行される。特別図柄プロセス処理に続いて、普通図柄プロセス処理が実行される（ステップＳ７９）。ＣＰＵ１０３は、普通図柄プロセス処理を実行することにより、普通図柄表示器４０における表示動作（例えばＬＥＤの点灯、消灯など）を制御して、普通図柄の可変表示（例えば、点灯・点滅表示など）や普通可変入賞球装置６における可動翼片の傾動制御の設定などを可能にする。
さらに、ＣＰＵ１０３は、払出用コマンド制御処理を実行することにより、主基板１１から払出制御基板１５に対して払出制御コマンドを送信させる（ステップＳ８０）。例えば、払出用コマンド制御処理では、遊技制御バッファ設定部１３６の払出用送信コマンドバッファ１９２に送信コマンドが格納されているか否かを判定し、格納されているときには、その送信コマンドに対応する格納データを読み出す。そして、読み出したデータをシリアル通信回路１０７に設けられたシリアル通信データレジスタ２０３にセットする。また、ステップＳ８０の払出用コマンド制御処理を開始したときには、まず、シリアル通信エラーフラグがオンとなっているか否かを判定し、オンであるときには、そのまま払出用コマンド制御処理を終了するようにしてもよい。これにより、シリアル通信回路１０７の動作にエラーが発生しているときには、払出制御基板１５に対する払出制御コマンドの送信を停止する状態に制御することができる。さらに、ステップＳ８０の払出用コマンド制御処理にて送信コマンドに対応するデータをシリアル通信データレジスタ２０３にセットするときには、遊技制御フラグ設定部１３３に設けられた送信設定可能フラグや送信完了フラグをチェックすることで、データセットが可能か否かの判定や、コマンドの送信が完了したか否かの判定などを行うようにしてもよい。
ステップＳ８０の払出用コマンド制御処理を実行した後、ＣＰＵ１０３は、演出用コマンド制御処理を実行することにより、主基板１１から演出制御基板１２に対して演出制御コマンドを送信させる（ステップＳ８１）。この後、ステップＳ７１にて退避したレジスタの内容を復帰させてから（ステップＳ８２）、遊技制御用タイマ割込み処理を終了する。
図３６は、図３５のステップＳ７２にて実行されるスイッチ処理の一例を示すフローチャートである。図３６に示すスイッチ処理において、遊技制御用マイクロコンピュータ１００では、まず、例えばＣＰＵ１０３が入出力ポート１０８に含まれる入力ポート＃０の第７ビット［ビット７］の状態をチェックすることなどにより、始動口スイッチ２２から伝送される始動入賞信号ＳＳ１がオン状態となっているか否かを判定する（ステップＳ２０１）。このとき、始動口スイッチ２２からの始動入賞信号ＳＳ１がオン状態であれば（ステップＳ２０１；Ｙｅｓ）、遊技制御タイマ設定部１３４に設けられた始動口スイッチタイマの値を１加算して更新する（ステップＳ２０２）。
ステップＳ２０２の処理に続いて、ＣＰＵ１０３は、始動口スイッチタイマの値が予め定められたスイッチオン判定値（例えば「２」）となったか否かを判定する（ステップＳ２０３）。ステップＳ２０３にて始動口スイッチタイマの値がスイッチオン判定値であるときには（ステップＳ２０３；Ｙｅｓ）、所定回（例えば２回）の遊技制御用タイマ割込み処理が実行されている期間（例えば４ミリ秒間）にわたり始動口スイッチ２２からの始動入賞信号ＳＳ１が継続してオン状態であったものと判断して、遊技制御フラグ設定部１３３に設けられた始動入賞フラグをオン状態にセットする（ステップＳ２０４）。このように、ステップＳ２０３での判定に用いられるスイッチオン判定値は、乱数回路１１２が備えるタイマ回路１７４において始動入賞信号ＳＳ１の入力時間の計測を開始してから出力信号がオン状態となるまでに要する期間（例えば３ミリ秒間）よりも長い期間にわたり始動入賞信号ＳＳ１がオン状態であることを特定できるように定められていればよい。
また、ステップＳ２０１にて始動口スイッチ２２からの始動入賞信号ＳＳ１がオフ状態であれば（ステップＳ２０１；Ｎｏ）、始動入賞フラグをクリアしてオフ状態にするとともに（ステップＳ２０５）、始動口スイッチタイマをクリアして所定のタイマ初期値（例えば「０」）に設定する（ステップＳ２０６）。
ステップＳ２０３にて始動口スイッチタイマの値がスイッチオン判定値とは異なるときや（ステップＳ２０３；Ｎｏ）、ステップＳ２０４、Ｓ２０６の処理のいずれかを実行した後には、その他のスイッチに関するチェック処理を実行して、各スイッチから入力される検出信号の状態に応じたタイマ値の更新やフラグのセットまたはクリアなどを行う（ステップＳ２０７）。
図３７は、図３５のステップＳ７３にて実行されるエラー処理の一例を示すフローチャートである。図３７に示すエラー処理において、遊技制御用マイクロコンピュータ１００では、まず、例えばＣＰＵ１０３が入出力ポート１０８に含まれる入力ポート＃０の第１ビット［ビット１］の状態をチェックすることなどにより、乱数回路１１２のクロック信号出力回路１７１から伝送されるクロック信号Ｓ１がハイレベルとなっているかローレベルとなっているかを判定する（ステップＳ２２１）。
ステップＳ２２１にてクロック信号Ｓ１がハイレベルであるときには（ステップＳ２２１；Ｙｅｓ）、遊技制御タイマ設定部１３４に設けられた第２監視用タイマをクリアして初期化するとともに（ステップＳ２２２）、第１監視用タイマにおけるタイマ値を１加算する（ステップＳ２２３）。他方、ステップＳ２２１にてクロック信号Ｓ１がローレベルであるときには（ステップＳ２２１；Ｎｏ）、第１監視用タイマをクリアして初期化するとともに（ステップＳ２２４）、第２監視用タイマにおけるタイマ値を１加算する（ステップＳ２２５）。
ステップＳ２２３、Ｓ２２５の処理のいずれかを実行した後、ＣＰＵ１０３は、第１及び第２監視用タイマのいずれかおけるタイマ値が、信号監視上限値として予め定められた所定値に達したか否かを判定する（ステップＳ２２６）。このとき、タイマ値が信号監視上限値に達していれば（ステップＳ２２６；Ｙｅｓ）、基準クロック信号生成回路１１１やクロック信号出力回路１７１に異常が発生したと判断して、演出制御基板１２に対してエラー報知開始＃１のコマンドを送信するための設定を行う（ステップＳ２２７）。例えば、ステップＳ２２７の処理では、ＣＰＵ１０３がエラー報知開始＃１のコマンド送信用としてＲＯＭ１０４に記憶されている制御データを読み出し、入出力ポート１０８に含まれる出力ポート＃１の各ビット［ビット０〜７］にセットすればよい。
ステップＳ２２７の処理を実行した後には、所定の初期化処理を実行する（ステップＳ２２８）。例えば、ステップＳ２２８の処理では、ＲＡＭ１０５の特定領域における記憶データを用いてチェックサムを算出するなどしてチェックデータを作成し、そのチェックデータを遊技制御バッファ設定部１３６のメインチェックサムバッファに格納する。また、ステップＳ２２８の処理では、ＲＡＭ１０５をアクセス禁止状態に設定する。この際、ＣＰＵ１０３は、乱数回路１１２に設けられた各回路を初期化する初期化信号を送出して、乱数回路１１２の動作をリセットするようにしてもよい。続いて、ＣＰＵ１０３は、ＨＡＬＴ（停止）状態に移行することで（ステップＳ２２９）、入力状態初期確認処理が終了するとともに、ＣＰＵ１０３による遊技の進行を制御する処理の実行が停止される。なお、ステップＳ２２７の処理を実行した後には、初期化処理のみを行って入力状態初期確認処理を終了するようにしてもよいし、あるいはＨＡＬＴ状態への移行のみを行い、その後にユーザリセットなどにより各部が初期化されるようにしてもよい。
また、ステップＳ２２６にて第１及び第２監視用タイマのタイマ値がいずれも信号監視上限値に達していなければ（ステップＳ２２６；Ｎｏ）、遊技制御カウンタ設定部１３５に設けられたリーチ回数カウンタの値であるリーチ回数カウント値が、リーチ連続上限値として予め定められた所定値（例えば「１０」）を超えているか否かを判定する（ステップＳ２３０）。このとき、リーチ回数カウント値がリーチ連続上限値を超えていれば（ステップＳ２３０；Ｙｅｓ）、乱数回路１１２での乱数生成動作における異常発生が検出されたと判断して、演出制御基板１２に対してエラー報知開始＃２のコマンドを送信するための設定を行う（ステップＳ２３１）。ステップＳ２３１の処理を実行した後には、前述したステップＳ２２７の処理に進む。
ステップＳ２３０にてリーチ回数カウント値がリーチ連続上限値以下であれば（ステップＳ２３０；Ｎｏ）、遊技制御カウンタ設定部１３５に設けられた通常ハズレ回数カウンタの値である通常ハズレ回数カウント値が、通常ハズレ連続上限値として予め定められた所定値（例えば「５０」）を超えているか否かを判定する（ステップＳ２３２）。このとき、通常ハズレ連続カウント値が通常ハズレ連続上限値以下であれば（ステップＳ２３２；Ｎｏ）、エラー処理を終了する。他方、ステップＳ２３２にて通常ハズレ連続カウント値が通常ハズレ連続上限値を超えていれば（ステップＳ２３２；Ｙｅｓ）、乱数回路１１２での乱数生成動作における異常発生が検出されたと判断して、演出制御基板１２に対してエラー報知開始＃３のコマンドを送信するための設定を行う（ステップＳ２３３）。ステップＳ２３３の処理を実行した後には、前述したステップＳ２２７の処理に進む。
図３８は、図３５のステップＳ７５にて実行されるソフトウェア乱数更新処理の一例を示すフローチャートである。図３８に示すソフトウェア乱数更新処理において、遊技制御用マイクロコンピュータ１００では、まず、ＣＰＵ１０３が遊技制御カウンタ設定部１３５に設けられた確変判定用乱数カウンタの値である確変判定用乱数カウント値を１加算して更新する（ステップＳ２４１）。このときには、ステップＳ２４１での更新後の確変判定用乱数カウント値が予め定められたカウント最大値である「１００」を超えたか否かを判定する（ステップＳ２４２）。
ステップＳ２４２にて確変判定用乱数カウント値がカウント最大値を超えているときには（ステップＳ２４２；Ｙｅｓ）、確変判定用の乱数値Ｒ２における最小値となる「１」を、確変判定用乱数カウント値に設定する（ステップＳ２４３）。他方、ステップＳ２４２にて確変判定用乱数カウント値がカウント最大値以下であるときには（ステップＳ２４２；Ｎｏ）、ステップＳ２４３の処理をスキップする。
続いて、ＣＰＵ１０３は、確変判定用乱数カウント値を、遊技制御バッファ設定部１３６に設けられた乱数初期値バッファの記憶データが示す確変判定用の乱数値Ｒ２における初期値と比較する（ステップＳ２４４）。ステップＳ２４４での比較結果として、ＣＰＵ１０３は、確変判定用乱数カウント値が初期値に戻ったか否かを判定する（ステップＳ２４５）。
ステップＳ２４５にて確変判定用乱数カウント値が初期値に戻っているときには（ステップＳ２４５；Ｙｅｓ）、遊技制御カウンタ設定部１３５に設けられた初期値決定用乱数カウンタの格納データを取得することにより、初期値決定用の乱数値Ｒ３を読み出す（ステップＳ２４６）。そして、ステップＳ２４６にて読み出した乱数値Ｒ３を、確変判定用の乱数値Ｒ２における新たな初期値として、確変判定用乱数カウンタにセットする（ステップＳ２４７）。このときには、ステップＳ２４６にて読み出した乱数値Ｒ３を、乱数初期値バッファに格納しておく（ステップＳ２４８）。また、ステップＳ２４５にて確変判定用乱数カウント値が初期値に戻っていないときには（ステップＳ２４５；Ｎｏ）、ステップＳ２４６〜Ｓ２４８の処理をスキップする。
この後、遊技制御用マイクロコンピュータ１００にてソフトウェアにより更新されるその他の判定用乱数を更新するための処理を実行する（ステップＳ２４９）。また、ＣＰＵ１０３は、例えば初期値決定用カウンタの値である初期値決定用カウント値を３加算するなどして、初期値決定用の乱数値Ｒ３を更新する（ステップＳ２５０）。ステップＳ２５０の処理では、更新後の初期値決定用カウント値が予め定められたカウント最大値である「１００」を超えたか否かを判定し、超えているときには、例えば「１」、「２」、「３」のいずれかの値を初期値決定用カウンタに設定すればよい。
図３９は、図３５に示すステップＳ７８にて実行される特別図柄プロセス処理の一例を示すフローチャートである。図３９に示す特別図柄プロセス処理において、遊技制御用マイクロコンピュータ１００では、まず、ＣＰＵ１０３が遊技制御フラグ設定部１３３に設けられた始動入賞フラグがオンであるか否かを判定する（ステップＳ２６１）。ステップＳ２６１にて始動入賞フラグがオンであるときには（ステップＳ２６１；Ｙｅｓ）、入賞処理を実行した後（ステップＳ２６２）、始動入賞フラグをクリアしてオフ状態とする（ステップＳ２６３）。他方、ステップＳ２６１にて始動入賞フラグがオフであるときには（ステップＳ２６１；Ｎｏ）、ステップＳ２６２の入賞処理とステップＳ２６３の処理をスキップする。
図４０（Ａ）は、ステップＳ２６２にて実行される入賞処理の一例を示すフローチャートである。図４０（Ａ）に示す入賞処理において、ＣＰＵ１０３は、まず、特図保留記憶部１３１に記憶されている大当り判定用の乱数値Ｒ１を示す数値データの個数である保留記憶数が、所定の上限値（例えば「４」）となっているか否かを判定する（ステップＳ３０１）。このとき、保留記憶数が上限値となっていれば（ステップＳ３０１；Ｙｅｓ）、今回の入賞による始動検出は無効として、そのまま入賞処理を終了する。
ステップＳ３０１にて保留記憶数が上限値未満であるときには（ステップＳ３０１；Ｎｏ）、乱数回路１１２の乱数値レジスタ１７６における格納値を、大当り判定用の乱数値Ｒ１として読み出す（ステップＳ３０２）。例えば、ステップＳ３０２の処理では、入出力ポート１０８に含まれる出力ポート＃０の第７ビット［ビット７］に所定の制御データをセットするなどして出力制御信号ＳＣをオン状態に設定した後、入力ポート＃１、＃２の各ビット［ビット０〜７］に入力される乱数値出力信号ＳＯ０〜ＳＯ１５を取り込むことにより、乱数値レジスタ１７６から読み出された乱数値Ｒ１を取得する。
続いて、ステップＳ３０２にて読み出された乱数値Ｒ１を、特図保留記憶部１３１における空きエントリの先頭にセットする（ステップＳ３０３）。このときには、特図保留記憶部１３１における保留記憶数を１加算して更新する（ステップＳ３０４）。ステップＳ３０４の処理を実行した後には、ステップＳ３０２にて乱数回路１１２の乱数値レジスタ１７６から読み出した読出値に対応するリーチ判定用の乱数値Ｒ４を設定する（ステップＳ３０５）。例えば、ステップＳ３０５の処理では、図４０（Ｂ）に示すように、ステップＳ３０２での読出値に対応して、リーチ判定用の乱数値Ｒ４を「１」〜「１０」のいずれかに設定して、遊技制御カウンタ設定部１３５に設けられたリーチ判定用乱数カウンタにセットする。これにより、リーチ判定用乱数カウンタでは、乱数値レジスタ１７６から読み出される大当り判定用の乱数値Ｒ１に同期して、リーチ判定用の乱数値Ｒ４が更新されることになる。
図３９に示すステップＳ２６１にて始動入賞フラグがオフであるときや、ステップＳ２６３の処理を実行した後には、例えばＣＰＵ１０４が遊技制御フラグ設定部１３３に設けられた特別図柄プロセスフラグの値に応じて、以下のようなステップＳ２７０〜Ｓ２７６の各処理を実行する。
ステップＳ２７０の特別図柄通常処理は、特別図柄プロセスフラグの値が“０”のときに実行される。図４１は、ステップＳ２７０にて実行される特別図柄通常処理の一例を示すフローチャートである。この特別図柄通常処理を開始すると、ＣＰＵ１０３は、まず、特図保留記憶部１３１における保留記憶数が「０」となっているか否かを判定する（ステップＳ３１１）。そして、保留記憶数が「０」であるときには（ステップＳ３１１；Ｙｅｓ）、そのまま特別図柄通常処理を終了する。
ステップＳ３１１にて保留記憶数が「０」以外であるときには（ステップＳ３１１；Ｎｏ）、特図ゲームを実行するための始動条件が成立していると判断して、特図保留記憶部１３１から保留番号「１」に対応して格納されている大当り判定用の乱数値Ｒ１を読み出す（ステップＳ３１２）。このときには、特図保留記憶部１３１における保留記憶数を１減算するとともに、特図保留記憶部１３１における下位のエントリ（例えば保留番号「２」〜「４」に対応した第２〜第４エントリ）に格納されている大当り判定用の乱数値Ｒ１を、１エントリずつ上位にシフトさせる（ステップＳ３１３）。
この後、ステップＳ３１２にて読み出した大当り判定用の乱数値Ｒ１などに基づいて大当り確変判定処理を実行する（ステップＳ３１４）。ステップＳ３１４にて大当り確変判定処理を実行した後には、特別図柄プロセスフラグの値を“１”に更新して（ステップＳ３１５）、特別図柄通常処理を終了する。
図４２は、ステップＳ３１４にて実行される大当り確変判定処理の一例を示すフローチャートである。図４２に示す大当り確変判定処理において、ＣＰＵ１０３は、まず、例えば遊技制御フラグ設定部１３３に設けられた確変中フラグがオンとなっているか否かをチェックすることなどにより、高確率状態（確変中）であるか否かを判定する（ステップＳ４０１）。
ステップＳ４０１にて確変中であるときには（ステップＳ４０１；Ｙｅｓ）、特図ゲームや飾り図柄の可変表示での表示結果を「大当り」とするか否かを判定するためのテーブルとして、図１６（Ｂ）に示すような確変時大当り判定テーブル１４１を設定する（ステップＳ４０２）。これに対して、ステップＳ４０１にて確変中でなければ（ステップＳ４０１；Ｎｏ）、通常遊技状態であると判断して、図１６（Ａ）に示すような通常時大当り判定テーブル１４０を設定する（ステップＳ４０３）。
ステップＳ４０２、Ｓ４０３の処理のいずれかを実行した後には、図４１のステップＳ３１２にて読み出した大当り判定用の乱数値Ｒ１が大当り判定値データと合致するか否かを判定することにより、「大当り」とするか否かの判定を行う（ステップＳ４０４）。ステップＳ４０４にて乱数値Ｒ１が大当り判定値データと合致しなければ（ステップＳ４０４；Ｎｏ）、そのまま大当り確変判定処理を終了する。
他方、ステップＳ４０４にて乱数値Ｒ１が大当り判定値データと合致したときには（ステップＳ４０４；Ｙｅｓ）、遊技制御フラグ設定部１３３に設けられた大当りフラグをオン状態にセットする（ステップＳ４０５）。このときには、遊技制御カウンタ設定部１３５に設けられた確変判定用乱数カウンタの値を読み出すことにより、確変判定用の乱数値Ｒ２を抽出する（ステップＳ４０６）。そして、ステップＳ４０６にて抽出した乱数値Ｒ２が予め定められた確変判定値データ（例えば奇数を示す数値データなど）と合致するか否かを判定する（ステップＳ４０７）。
ステップＳ４０７にて乱数値Ｒ２が確変判定値データと合致したときには（ステップＳ４０７；Ｙｅｓ）、遊技制御フラグ設定部１３３に設けられた確変確定フラグをオン状態にセットする（ステップＳ４０８）。他方、ステップＳ４０７にて乱数値Ｒ２が確変判定値データと合致しなかったときには（ステップＳ４０７；Ｎｏ）、確変確定フラグをクリアしてオフ状態とする（ステップＳ４０９）。
図３９に示すステップＳ２７１の可変表示開始時処理は、特別図柄プロセスフラグの値が“１”のときに実行される。図４３は、ステップＳ２７１にて実行される可変表示開始時処理の一例を示すフローチャートである。この可変表示開始時処理を開始すると、ＣＰＵ１０３は、まず、大当りフラグがオンであるか否かを判定する（ステップＳ３３１）。そして、大当りフラグがオンであれば（ステップＳ３３１；Ｙｅｓ）、可変表示パターンを決定するために用いるテーブルとして、ＲＯＭ１０４の所定領域などに記憶された大当り時可変表示パターン決定テーブルを設定する（ステップＳ３３２）。このときには、リーチ回数カウンタ及び通常ハズレ回数カウンタをクリアして初期化する（ステップＳ３３３）。
ステップＳ３３１にて大当りフラグがオフであれば（ステップＳ３３１；Ｎｏ）、リーチ判定用乱数カウンタに記憶されているリーチ判定用の乱数値Ｒ４を読み出す（ステップＳ３３４）。そして、図１７に示すリーチ判定テーブル１４２を参照して、ステップＳ３３４での読出値がリーチ判定値データと合致するか否かを判定することにより、画像表示装置５における飾り図柄の可変表示態様をリーチとするか否かを判定する（ステップＳ３３５）。
ステップＳ３３５にてリーチとする旨の判定がなされると（ステップＳ３３５；Ｙｅｓ）、可変表示パターンを決定するために用いるテーブルとして、ＲＯＭ１０４の所定領域などに記憶されたリーチ時可変表示パターン決定テーブルを設定する（ステップＳ３３６）。このときには、通常ハズレ回数カウンタをクリアして初期化する一方で（ステップＳ３３７）、リーチ回数カウンタにおけるカウント値であるリーチ回数カウント値を１加算する（ステップＳ３３８）。
ステップＳ３３５にてリーチとしない旨の判定がなされると（ステップＳ３３５；Ｎｏ）、可変表示パターンを決定するために用いるテーブルとして、ＲＯＭ１０４の所定領域などに記憶された通常ハズレ時可変表示パターン決定テーブルを設定する（ステップＳ３３９）。このときには、リーチ回数カウンタをクリアして初期化する一方で（ステップＳ３４０）、通常ハズレ回数カウンタにおけるカウント値である通常ハズレ回数カウント値を１加算する（ステップＳ３４１）。
ステップＳ３３３、Ｓ３３８、Ｓ３４１の処理のいずれかを実行した後には、例えば所定の乱数カウンタから取得した可変表示パターン決定用の乱数値に基づき、ステップＳ３３３、Ｓ３３８、Ｓ３４１のいずれかにて設定した可変表示パターン決定テーブルを参照するなどして、開始条件が成立した特図ゲーム及び飾り図柄の可変表示にて使用する可変表示パターンを決定する（ステップＳ３４２）。
ステップＳ３４２の処理を実行した後、ＣＰＵ１０３は、演出制御基板１２に対して表示結果通知コマンドを送信するための設定を行う（ステップＳ３４３）。例えば、ステップＳ３４３の処理では、特図ゲームでの確定特別図柄に決定した特別図柄や、確変確定フラグがオンであるか否かに対応した制御データを、遊技制御バッファ設定部１３６に設けられた演出用送信コマンドバッファに設定すればよい。ここで、特図ゲームでの確定特別図柄は、大当りフラグがオンであるか否かの判定結果や所定の乱数カウンタから読み出した確定図柄決定用の乱数値などに基づいて決定されればよい。具体的な一例として、大当りフラグがオンであるときには、特図ゲームでの確定特別図柄が大当り図柄である「７」に決定される。他方、大当りフラグがオフであるときには、所定の乱数カウンタから読み出した確定図柄決定用の乱数値に基づいて、所定のハズレ図柄決定テーブルを参照することなどにより、ハズレ図柄のうちから特図ゲームにおける確定特別図柄となるものを決定すればよい。特図ゲームでの確定特別図柄が大当り図柄である「７」に決定され、かつ、確変確定フラグがオンであれば、特図ゲームでの確定特別図柄が大当り図柄である「７」となり、確変大当りとなることを示す表示結果通知コマンド（例えばコマンド９００２ｈ）を送信するための制御データが、演出用送信コマンドバッファに設定される。特図ゲームでの確定特別図柄が大当り図柄である「７」に決定され、かつ、確変確定フラグがオフであれば、特図ゲームでの確定特別図柄が大当り図柄である「７」となり、通常大当りとなることを示す表示結果通知コマンド（例えばコマンド９００１ｈ）を送信するための制御データが、演出用送信コマンドバッファに設定される。特図ゲームでの確定特別図柄が大当り図柄である「７」以外に決定されたときには、特図ゲームでの確定特別図柄がハズレ図柄となることを示す表示結果通知コマンド（例えばコマンド９０００ｈ）を送信するための制御データが、演出用送信コマンドバッファに設定される。
続いて、ＣＰＵ１０３は、ステップＳ３４２にて決定した可変表示パターンに対応する可変表示開始コマンドを演出制御基板１２に対して送信するための設定を行う（ステップＳ３４４）。例えば、ステップＳ３４４の処理では、ステップＳ３４２にて決定した可変表示パターンに対応する制御データを、演出用送信コマンドバッファに設定すればよい。ステップＳ３４４の処理を実行した後には、特別図柄プロセスフラグの値を“２”に更新して（ステップＳ３４５）、可変表示開始時処理を終了する。
図３９に示すステップＳ２７２の可変表示制御処理は、特別図柄プロセスフラグの値が“２”のときに実行される。この可変表示制御処理は、可変表示時間タイマの値に基づいて、特別図柄表示装置４による特図ゲームにおける特別図柄の残りの可変表示時間を計測する処理を含んでいる。そして、特別図柄の可変表示時間（総変動時間）が経過したときには、特別図柄プロセスフラグの値を“３”に更新する。
ステップＳ２７３の可変表示停止時処理は、特別図柄プロセスフラグの値が“３”のときに実行される。この可変表示停止時処理では、特別図柄や飾り図柄の可変表示結果が大当りであるかハズレであるかが判定される。また、パチンコ遊技機１が高確率状態となっているときには、遊技状態を高確率状態から通常遊技状態に戻すか否かを判定し、戻すと判定すると、パチンコ遊技機１における遊技状態を高確率状態から通常遊技状態に移行させる。具体的な一例として、高確率状態にて実行された特図ゲームの回数が所定の確変終了基準値（例えば「１００」）に達すると、高確率状態から通常遊技状態に戻すと判定する。そして、可変表示結果が大当りであるときには特別図柄プロセスフラグの値が“４”に更新される一方で、ハズレであるときには特別図柄プロセスフラグの値が“０”に更新される。
ステップＳ２７４の大入賞口開放前処理は、特別図柄プロセスフラグの値が“４”のときに実行される。この大入賞口開放前処理では、大当り遊技状態において特別可変入賞球装置７が備える開閉板により大入賞口を開放する各ラウンドにおける大入賞口の最長開放期間の設定などを行う。この後、大当り開始コマンドを演出制御基板１２に対して送信するための設定を行って、特別図柄プロセスフラグの値を“５”に更新する。
ステップＳ２７５の大入賞口開放中処理は、特別図柄プロセスフラグの値が“５”のときに実行される。この大入賞口開放中処理では、大入賞口開放前処理での設定に従ってソレノイド８２の駆動制御を行うことにより、特別可変入賞球装置７が備える開閉板により大入賞口を開閉させる。そして、大当り遊技状態における最終のラウンドが終了したときには、特別図柄プロセスフラグの値を“６”に更新する。ステップＳ２７６の大当り終了処理は、特別図柄プロセスフラグの値が“６”のときに実行される。この大当り終了処理では、大当り終了コマンドを演出制御基板１２に対して送信するための設定などを行った後、特別図柄プロセスフラグの値を“０”に更新する。また、大当り終了処理では、確変確定フラグがオンとなっているか否かを判定し、オンであるときには、確変確定フラグをクリアしてオフ状態にするとともに、遊技制御フラグ設定部１３３に設けられた確変中フラグをオン状態にセットする。
次に、演出制御基板１２における動作を説明する。演出制御基板１２では、電源基板１０からの電力供給が開始され演出制御用マイクロコンピュータ１２０へのリセット信号がハイレベル（オフ状態）になったことに応じて、演出制御用マイクロコンピュータ１２０が起動し、図４４のフローチャートに示すような演出制御メイン処理が実行される。なお、以下に説明する各処理は、演出制御用マイクロコンピュータ１２０が備えるＣＰＵ１２３によって実行されるものとする。また、演出制御用マイクロコンピュータ１２０が備えるＣＰＵ１２３やＣＰＵ１２３以外の各種回路を含んだ概念を演出制御用マイクロコンピュータ１２０ということもあるものとする。図４４に示す演出制御メイン処理を開始すると、演出制御用マイクロコンピュータ１２０では、まず、ＣＰＵ１２３がＲＡＭ１２２のクリアや各種初期値の設定、また演出制御の実行間隔を決めるためのタイマ初期設定等を行う初期化処理を実行する（ステップＳ５０１）。その後、ＣＰＵ１２３は、例えばタイマ割込みフラグを監視することなどにより、タイマ割込みが発生したか否かを判定する（ステップＳ５０２）。そして、タイマ割込みが発生するまでは（ステップＳ５０２；Ｎｏ）、ステップＳ５０２の処理を繰り返し実行するループ処理に入る。タイマ割込みが発生したときには（ステップＳ５０２；Ｙｅｓ）、タイマ割込みフラグをクリアしてオフ状態とした後（ステップＳ５０３）、以下のような演出制御処理を実行する。
ここで、演出制御用マイクロコンピュータ１２０におけるタイマ割込みは、例えば２ミリ秒ごとに発生する。すなわち、演出制御処理は、例えば２ミリ秒ごとに実行される。この実施の形態では、タイマ割込みの発生に応答して所定のタイマ割込み処理が実行されることにより、タイマ割込みフラグがオン状態にセットされ、具体的な演出制御処理は演出制御メイン処理内において実行される。これに対して、タイマ割込み処理内において演出制御処理が実行されるようにしてもよい。
演出制御処理において、演出制御用マイクロコンピュータ１２０では、まず、例えばＣＰＵ１２３が主基板１１から中継基板１８を介して受信した演出制御コマンドを解析するための演出コマンド解析処理を実行する（ステップＳ５０４）。続いて、演出制御用マイクロコンピュータ１２０では、例えばＣＰＵ１２３が演出制御プロセス処理を実行する（ステップＳ５０５）。演出制御プロセス処理では、演出用の電気部品となる画像表示装置５やスピーカ８Ｌ、８Ｒ、遊技効果ランプ９などの制御状態に応じて、各種の処理が選択されて実行される。この後、演出制御用マイクロコンピュータ１２０においてカウントされる各種の乱数を更新するための乱数更新処理が実行される（ステップＳ５０６）。さらに、主基板１１からの演出制御コマンドによる報知指示などに基づく報知動作を制御するための報知処理を実行する（ステップＳ５０７）。
ＣＰＵ１２３では、定期的に発生するタイマ割込みとは別に、主基板１１からの演出制御コマンドを受信するための割込みが発生する。この割込みは、主基板１１からの演出制御ＩＮＴ信号がオン状態となることにより発生する割込みである。演出制御ＩＮＴ信号がオン状態となることによる割込みが発生すると、ＣＰＵ１２３は、自動的に割込禁止状態に設定するが、自動的に割込禁止状態にならないＣＰＵを用いている場合には、割込禁止命令（ＤＩ命令）を発行することが好ましい。
主基板１１からの演出制御ＩＮＴ信号がオン状態となることによりＣＰＵ１２３において割込みが発生することで、図４５のフローチャートに示すコマンド受信割込み処理の実行が開始される。このコマンド受信割込み処理において、ＣＰＵ１２３は、まず、各レジスタの値をスタックに退避する（ステップＳ５２１）。続いて、例えばＩ／Ｏポート１２４のうちで演出制御コマンドデータの入力に割り当てられて主基板１１から送信された制御信号を受信する所定の入力ポートなどから、演出制御コマンドを読み込む（ステップＳ５２２）。そして、２バイト構成の演出制御コマンドのうちの１バイト目であるか否かを判別する（ステップＳ５２３）。ここで、演出制御コマンドの１バイト目（ＭＯＤＥ）と２バイト目（ＥＸＴ）とは、受信側で直ちに区別可能に構成されている。すなわち、先頭ビットによって、ＭＯＤＥとしてのデータを受信したのかＥＸＴとしてのデータを受信したのかを、受信側において直ちに検出できる。受信したコマンドの先頭ビットが「１」である場合には、２バイト構成である演出制御コマンドのうちの有効な１バイト目（ＭＯＤＥデータ）を受信したと判別される。
ステップＳ５２３の処理にて１バイト目のＭＯＤＥデータであると判別したときには（ステップＳ５２３；Ｙｅｓ）、演出制御バッファ設定部２２５に設けられた演出側受信コマンドバッファ２３１にて、演出制御コマンド受信カウンタにより指定される受信コマンドバッファに、受信したコマンドを格納する（ステップＳ５２４）。他方、ステップＳ５２３にて演出制御コマンドの１バイト目でないと判別したときには（ステップＳ５２３；Ｎｏ）、１バイト目のＭＯＤＥデータを既に受信したか否かを判別する（ステップＳ５２５）。１バイト目のＭＯＤＥデータを既に受信したか否かは、受信コマンドバッファに格納されているコマンドデータを確認することにより、判別することができる。
１バイト目を既に受信している場合には（ステップＳ５２５；Ｙｅｓ）、今回受信した１バイトのうちの先頭ビットが「０」であるか否かを判別し、先頭ビットが「０」であれば、有効な２バイト目を受信したとして、演出制御コマンド受信カウンタにより指定される次の受信コマンドバッファに、受信したコマンドを格納する（ステップＳ５２６）。ステップＳ５２６の処理にて２バイト目のコマンドデータを格納すると、演出制御コマンド受信カウンタの値を２加算し（ステップＳ５２７）、その値が「１２」以上であるか否かを判別する（ステップＳ５２８）。「１２」以上であれば（ステップＳ５２８；Ｙｅｓ）、演出制御コマンド受信カウンタをクリアして、その値を「０」に戻す（ステップＳ５２９）。
ステップＳ５２４の処理を実行した後や、ステップＳ５２５にて１バイト目のＭＯＤＥデータを受信していない場合（ステップＳ５２５；Ｎｏ）、ステップＳ５２８にて演出制御コマンド受信カウンタの値が「１２」未満である場合（ステップＳ５２８；Ｎｏ）、あるいはステップＳ５２９の処理を実行した後には、ステップＳ５２１の処理にて退避されていたレジスタを復帰し（ステップＳ５３０）、割込許可に設定する（ステップＳ５３１）。こうしたコマンド受信割込み処理により、主基板１１から送信された演出制御コマンドが演出側受信コマンドバッファ２３１に格納される。その一方で、図４４に示すステップＳ５０２の処理にて、タイマ割込みの発生が確認される。
図４６は、図４４のステップＳ５０４にて実行される演出制御コマンド解析処理の一例を示すフローチャートである。図４６に示す演出制御コマンド解析処理において、ＣＰＵ１２３は、まず、例えば演出側受信コマンドバッファ２３１に主基板１１から送信された演出制御コマンドが格納されているか否かを確認することなどにより、受信コマンドがあるか否かを判定する（ステップＳ６０１）。このとき、受信コマンドがなければ（ステップＳ６０１；Ｎｏ）、そのまま演出制御コマンド解析処理を終了する。
ステップＳ６０１にて受信コマンドがあるときには（ステップＳ６０１；Ｙｅｓ）、ＣＰＵ１２３が演出側受信コマンドバッファ２３１から受信コマンドを読み出し（ステップＳ６０２）、読み出された受信コマンドがエラー報知開始＃１のコマンドであるか否かを判定する（ステップＳ６０３）。そして、エラー報知開始＃１のコマンドである旨の判定がなされると（ステップＳ６０３；Ｙｅｓ）、演出制御フラグ設定部２２２に設けられたエラー報知開始フラグの値を“１”に設定する（ステップＳ６０４）。
ステップＳ６０３にてエラー報知開始＃１のコマンドではない旨の判定がなされると（ステップＳ６０３；Ｎｏ）、ステップＳ６０２にて読み出された受信コマンドがエラー報知開始＃２のコマンドであるか否かを判定する（ステップＳ６０５）。そして、エラー報知開始＃２のコマンドである旨の判定がなされると（ステップＳ６０５；Ｙｅｓ）、エラー報知開始フラグの値を“２”に設定する（ステップＳ６０６）。
ステップＳ６０５にてエラー報知開始＃２のコマンドではない旨の判定がなされると（ステップＳ６０５；Ｎｏ）、ステップＳ６０２にて読み出された受信コマンドがエラー報知開始＃３のコマンドであるか否かを判定する（ステップＳ６０７）。そして、エラー報知開始＃３のコマンドである旨の判定がなされると（ステップＳ６０７；Ｙｅｓ）、エラー報知開始フラグの値を“３”に設定する（ステップＳ６０８）。ステップＳ６０７にてエラー報知開始＃３のコマンドではない旨の判定がなされると（ステップＳ６０７；Ｎｏ）、受信コマンドに対応したコマンド受信フラグをオン状態にセットする（ステップＳ６０９）。また、ステップＳ６０７にてエラー報知開始＃３のコマンドではない旨の判定がなされたときには、可変表示開始コマンドであるか否かを判定し、可変表示開始コマンドであれば、例えばＥＸＴデータをＲＡＭ１２２の所定領域（例えばパターン格納領域）に記憶させることなどにより、可変表示開始コマンドにて示された可変表示パターンを格納する処理などが実行されてもよい。ステップＳ６０４、Ｓ６０６、Ｓ６０８、Ｓ６０９の処理のいずれかが実行された後には、ステップＳ６０１の処理に戻る。
図４７は、図４４のステップＳ５０５にて実行される演出制御プロセス処理の一例を示すフローチャートである。図４７に示す演出制御プロセス処理において、演出制御用マイクロコンピュータ１２０では、例えばＣＰＵ１２３が演出制御フラグ設定部２２２に設けられた演出制御プロセスフラグの値に応じて、以下のようなステップＳ６２０〜Ｓ６２５の各処理を実行する。
ステップＳ６２０の可変表示開始コマンド受信待ち処理は、演出制御プロセスフラグの値が“０”のときに実行される。この可変表示開始コマンド受信待ち処理において、演出制御用マイクロコンピュータ１２０では、例えばＣＰＵ１２３が主基板１１から送信された可変表示開始コマンドを受信したか否かを判定する。このとき、可変表示開始コマンドを受信していなければ、そのまま可変表示開始コマンド受信待ち処理を終了する。また、可変表示開始コマンド受信待ち処理にて可変表示開始コマンドを受信した旨の判定がなされたときには、演出制御プロセスフラグの値を“１”に更新する。
ステップＳ６２１の演出表示制御設定処理は、演出制御プロセスフラグの値が“１”のときに実行される。この演出表示制御設定処理は、特別図柄表示装置４による特図ゲームにて特別図柄が変動表示されることに対応して、画像表示装置５における飾り図柄の可変表示を含めた各種の表示による演出を行うために、画像表示装置５の表示動作を設定するための処理を含んでいる。具体的な一例として、ステップＳ６２１の演出表示制御設定処理では、まず、主基板１１からの可変表示開始コマンドにより指定された可変表示パターンが大当りパターンであるか否かを判定し、大当りパターンではないと判定されたときには、リーチハズレパターンであるか否かを判定する。そして、リーチハズレパターンではないと判定されたときには、通常ハズレパターンが指定されたものと判断して、通常ハズレ組合せとなる確定飾り図柄を決定するための通常ハズレ図柄決定処理を実行する。また、可変表示開始コマンドにより指定された可変表示パターンがリーチハズレパターンであるときには、リーチハズレ組合せとなる確定飾り図柄を決定するためのリーチハズレ図柄決定処理を実行する。
さらに、可変表示開始コマンドにより指定された可変表示パターンが大当りパターンであるときには、大当り組合せとなる確定飾り図柄を決定するための大当り図柄決定処理を実行する。このときには、例えばＣＰＵ１２３が主基板１１から送信された表示結果通知コマンドを読み取ることなどにより、遊技状態が高確率状態となる確変大当りであるか、高確率状態にはならない通常大当りであるかを判定する。そして、確変大当りであると判定したときには、例えば図柄番号が奇数である確変図柄としての飾り図柄「１」、「３」、「５」、「７」または「９」のうちで、同一の確変図柄を、画像表示装置５における飾り図柄の可変表示における表示結果として「左」、「中」、「右」の各可変表示部にて導出表示する確定飾り図柄に決定する。他方、通常大当りであると判定したときには、例えば図柄番号が偶数である通常図柄としての飾り図柄「０」、「２」、「４」、「６」または「８」のうちで、同一の通常図柄を、画像表示装置５における飾り図柄の可変表示における表示結果として「左」、「中」、「右」の各可変表示部にて導出表示する確定飾り図柄に決定する。
これらの処理を実行することにより確定飾り図柄を決定した後、演出表示制御設定処理では、可変表示開始コマンドにより指定された可変表示パターンに対応する図柄表示制御パターンを決定し、その図柄表示制御パターンに対応した描画コマンドをＶＤＰに送出するなどして、飾り図柄の可変表示を開始するための設定を行う。このときには、図柄表示制御パターンに対応して飾り図柄の可変表示時間を計測するためのタイマ設定なども行われる。この後、演出制御プロセスフラグの値を“２”に更新して、演出表示制御設定処理を終了する。
ステップＳ６２２の飾り図柄可変表示処理は、演出制御プロセスフラグの値が“２”のときに実行される。この飾り図柄可変表示処理では、例えば飾り図柄の可変表示を開始してからの経過時間に応じて図柄表示制御パターンにおける読出位置を切り替え、その読出位置から読み出された表示制御データに対応する描画コマンドをＶＤＰに送出するなどして、画像表示装置５における表示動作の制御を行う。そして、飾り図柄の可変表示を終了するタイミングに達すると、大当り開始コマンド受信待ち時間の設定を行うとともに、演出制御プロセスフラグの値を“３”に更新する。
ステップＳ６２３の飾り図柄停止時処理は、演出制御プロセスフラグの値が“３”のときに実行される。この飾り図柄停止時処理では、主基板１１から送信された大当り開始コマンドの受信があったか否かを判定する。そして、大当り開始コマンドを受信せずに大当り開始コマンド受信待ち時間が経過したときには、飾り図柄の可変表示結果がハズレであると判断して、演出制御プロセスフラグの値を“０”に更新する。また、飾り図柄停止時処理にて大当り開始コマンドを受信した旨の判定がなされたときには、飾り図柄の可変表示結果が大当りであると判断して、演出制御プロセスフラグの値を“４”に更新する。
ステップＳ６２４の大当り演出処理は、演出制御プロセスフラグの値が“４”のときに実行される。この大当り演出処理では、画像表示装置５における表示動作を制御することにより、大当り遊技状態に応じた画像を表示する制御を行う。そして、主基板１１からの大当り終了コマンドを受信したか否かの判定を行い、受信した旨の判定がなされたときには、演出制御プロセスフラグの値を“５”に更新する。
ステップＳ６２５の大当り終了演出処理は、演出制御プロセスフラグの値が“５”のときに実行される。この大当り終了演出処理は、画像表示装置５にて大当り遊技状態が終了した旨を報知する演出表示などを実行するための制御を行う処理を含んでいる。その後、各種の演出表示が終了したときには、演出制御プロセスフラグの値を“０”に更新する。
図４８は、図４４のステップＳ５０７にて実行される報知処理の一例を示すフローチャートである。図４８に示す報知処理において、ＣＰＵ１２３は、まず、演出制御フラグ設定部２２２に設けられたエラー報知開始フラグの値が“１”であるか否かを判定する（ステップＳ６４１）。このとき、エラー報知開始フラグの値が“１”であれば（ステップＳ６４１；Ｙｅｓ）、エラー報知開始フラグの値を“０”に更新した後（ステップＳ６４２）、例えば図４９（Ａ）に示すような信号異常報知画面となる画像を画像表示装置５に表示させるための設定などといった、信号異常報知を開始するための設定を行う（ステップＳ６４３）。
ステップＳ６４１にてエラー報知開始フラグの値が“１”ではない旨の判定がなされると（ステップＳ６４１；Ｎｏ）、エラー報知開始フラグの値が“２”であるか否かを判定する（ステップＳ６４４）。そして、エラー報知開始フラグの値が“２”であれば（ステップＳ６４４；Ｙｅｓ）、エラー報知開始フラグの値を“０”に更新した後（ステップＳ６４５）、例えば図４９（Ｂ）に示すようなリーチ回数異常報知画面となる画像を画像表示装置５に表示させるための設定などといった、リーチ回数異常報知を開始するための設定を行う（ステップＳ６４６）。
ステップＳ６４４にてエラー報知開始フラグの値が“２”ではない旨の判定がなされると（ステップＳ６４４；Ｎｏ）、エラー報知開始フラグの値が“３”であるか否かを判定する（ステップＳ６４７）。そして、エラー報知開始フラグの値が“３”であれば（ステップＳ６４７；Ｙｅｓ）、エラー報知開始フラグの値を“０”に更新した後（ステップＳ６４８）、例えば図４９（Ｃ）に示すような通常ハズレ回数異常報知画面となる画像を画像表示装置５に表示させるための設定などといった、通常ハズレ回数異常報知を開始するための設定を行う（ステップＳ６４９）。
次に、払出制御基板１５における動作を説明する。払出制御基板１５では、電源基板１０からの電力供給が開始され払出制御用マイクロコンピュータ１５０へのリセット信号がハイレベル（オフ状態）になったことに応じて、払出制御用マイクロコンピュータ１５０が起動し、図５０のフローチャートに示すような払出制御メイン処理が実行される。なお、以下に説明する各処理は、払出制御用マイクロコンピュータ１５０が備えるＣＰＵ２１３によって実行されるものとする。また、払出制御用マイクロコンピュータ１５０が備えるタイマ回路２１６やシリアル通信回路２１７などで発生した各種の割込み要因に基づく割込み要求は、ＣＰＵ２１３に所定の割込み処理を実行させるためのものである。そして、ＣＰＵ２１３やＣＰＵ２１３以外の各種回路を含んだ概念を払出制御用マイクロコンピュータ１５０ということもあるものとする。図５０に示す払出制御メイン処理を開始すると、払出制御用マイクロコンピュータ１５０は、まず、割込禁止に設定し（ステップＳ７０１）、割込モードの設定を行う（ステップＳ７０２）。続いて、例えばスタックポインタ指定アドレスの設定など、スタックポインタに関わる設定を行う（ステップＳ７０３）。また、内蔵デバイスレジスタの設定（初期化）を行う（ステップＳ７０４）。例えば、ステップＳ７０４の処理では、タイマ回路２１６や入出力ポート２１８といった内蔵デバイス（内蔵周辺回路）の設定（初期化）などが行われるとよい。
ステップＳ７０４の処理を実行した後には、例えば入出力ポート２１８に含まれる入力ポートにおける所定ビットの状態をチェックすることなどにより、電源断信号がオフ状態となっているか否かを判定する（ステップＳ７０５）。例えば、ステップＳ７０５の処理では、電源断信号が出力されていないオフ状態（ハイレベル）となっていることを確認する。
ステップＳ７０５にて電源断信号がオン状態であるときには（ステップＳ７０５；Ｎｏ）、所定時間（例えば０．１秒）が経過するまで待機した後（ステップＳ７０６）、ステップＳ７０５の処理に戻って、電源断信号がオフ状態となっているか否かの判定を再び行うようにする。これにより、払出制御用マイクロコンピュータ１５０は、電源電圧が安定したことを確認することができる。そして、ステップＳ７０５にて電源断信号がオフ状態であるときには（ステップＳ７０５；Ｙｅｓ）、ＲＡＭ２１５をアクセス可能に設定する（ステップＳ７０７）。
ステップＳ７０７の処理を実行した後には、例えば入出力ポート２１８に含まれる入力ポートにおける所定ビットの状態をチェックすることなどにより、クリア信号がオン状態となっているか否かを判定する（ステップＳ７０８）。ここで、ＣＰＵ２１３は、入力ポートを介して１回だけクリア信号の状態を確認するようにしてもよいが、クリア信号の状態を複数回確認するようにしてもよい。例えば、クリア信号の状態がオフ状態であることを１回確認したら、所定時間（例えば０．１秒）が経過した後に、クリア信号の状態をもう１回確認する。このとき、クリア信号がオフ状態であれば、クリア信号がオフ状態である旨の判定を行うようにする。他方、このときにクリア信号の状態がオン状態であれば、所定時間が経過した後に、クリア信号の状態を再び確認するようにしてもよい。なお、クリア信号の状態を再確認する回数は１回であってもよいし、複数回であってもよい。また、２回チェックして、チェック結果が一致していなかったときに、もう一度確認するようにしてもよい。
ステップＳ７０８にてクリア信号がオフ状態である旨の判定がなされたときには（ステップＳ７０８；Ｎｏ）、ＲＡＭ２１５のデータチェックを行い、チェック結果が正常であるか否かを判定する（ステップＳ７０９）。ステップＳ７０９の処理では、例えばＲＡＭ２１５の特定領域における記憶データを用いてチェックサムを算出し、算出されたチェックサムと払出チェックサムバッファに記憶されているチェックサムとを比較する。ここで、払出チェックサムバッファには、前回の電力供給停止時に、同様の処理によって算出されたチェックサムが記憶されている。そして、比較結果が不一致であれば、ＲＡＭ２１５の特定領域におけるデータが電力供給停止時のデータとは異なっていることから、チェック結果が正常でないと判断される。
ステップＳ７０９におけるチェック結果が正常であるときには（ステップＳ７０９；Ｙｅｓ）、例えばＲＡＭ２１５の所定領域等に設けられた払出バックアップフラグがオンとなっているか否かを判定する（ステップＳ７１０）。払出バックアップフラグの状態は、電力供給が停止するときに、ＲＡＭ２１５の所定領域等に設定される。そして、この払出バックアップフラグの設定箇所がバックアップ電源によってバックアップされることで、電力供給が停止した場合でも、払出バックアップフラグの状態は保存されることになる。なお、ステップＳ７１０のような払出バックアップフラグがオンとなっているか否かの判定を、ステップＳ７０９のようなチェック結果の判定よりも先に行い、払出バックアップフラグがオンであるときにＲＡＭ２１５のデータチェック結果が正常であるか否かを判定するようにしてもよい。
ステップＳ７１０にて払出バックアップフラグがオンであるときには（ステップＳ７１０；Ｙｅｓ）、払出バックアップフラグをクリアしてオフ状態とした後（ステップＳ７１１）、払出制御用マイクロコンピュータ１５０の内部状態などを電力供給が停止されたときの状態に戻すための復旧時における設定を行う（ステップＳ７１２）。
また、ステップＳ７０８にてクリア信号がオンであるときや（ステップＳ７０８；Ｙｅｓ）、ステップＳ７０９にてチェック結果が正常ではないとき（ステップＳ７０９；Ｎｏ）、あるいはステップＳ７１０にて払出バックアップフラグがオフであるときには（ステップＳ７１０；Ｎｏ）、ＲＡＭ２１５の初期化を行う（ステップＳ７１３）。続いて、払出制御用マイクロコンピュータ１５０の内部状態などを初期状態とするための初期化時における設定を行う（ステップＳ７１４）。例えば、ステップＳ７１４の処理では、ＲＡＭ２１５の所定領域等に設けられた各種のフラグや各種のタイマ、あるいは各種のカウンタなどに、それぞれの初期値を設定すればよい。
ステップＳ７１２またはステップＳ７１４の処理を実行した後には、例えば払出制御用マイクロコンピュータ１５０が備えるタイマ回路２１６のレジスタ設定などを行うことにより、所定時間（例えば２ミリ秒）ごとにタイマ割込みが発生するように払出制御用マイクロコンピュータ１５０の内部設定を行う（ステップＳ７１５）。
この後、ＣＰＵ２１３は、シリアル通信回路２１７によるシリアル通信動作の初期設定を行うためのシリアル通信初期設定処理を実行する（ステップＳ７１６）。このシリアル通信初期設定処理は、主基板１１の側で遊技制御用マイクロコンピュータ１００により実行される図２７に示すステップＳ２３の処理と同様の処理であればよい。また、ＣＰＵ２１３は、割込み要求に基づいて実行される割込み処理に関する初期設定を行うための割込み初期設定処理を実行する（ステップＳ７１７）。この割込み初期設定処理は、主基板１１の側で遊技制御用マイクロコンピュータ１００により実行される図２７に示すステップＳ２４の処理と同様の処理であればよい。そして、ＣＰＵ２１３は割込許可状態に設定して（ステップＳ７１８）、各種割込みの発生を待機する。このときには、電源断信号がオン状態となったか否か（出力されたか否か）の判定を行い（ステップＳ７１９）、オフであれば（ステップＳ７１９；Ｎｏ）、そのまま各種割込みの発生を待機する。また、電源断信号がオン状態となったときには（ステップＳ７１９；Ｙｅｓ）、払出側電源断処理を実行した後（ステップＳ７２０）、所定のループ処理を実行して、電力供給の停止による払出制御用マイクロコンピュータ１５０の動作停止まで待機する。なお、ステップＳ７１９の処理では、入力ポートを介して１回だけ電源断信号の状態を確認するようにしてもよいが、電源断信号の状態を複数回確認するようにしてもよい。例えば、電源断信号がオフ状態であることを１回確認したら、所定時間（例えば０．１秒）が経過した後に、電源断信号をもう１回確認する。このとき、電源断信号がオフ状態であれば、電源断信号がオフ状態である旨の判定を行うようにする。他方、このときに電源断信号の状態がオン状態であれば、所定時間が経過した後に、電源断信号の状態を再び確認するようにしてもよい。なお、電源断信号の状態を再確認する回数は１回であってもよいし、複数回であってもよい。また、２回チェックして、チェック結果が一致していなかったときに、もう一度確認するようにしてもよい。このように電源断信号の状態を複数回確認する場合には、例えば確認動作を開始するときや１回目の確認結果と２回目の確認結果とを比較して不一致であったときなどに、払出制御用マイクロコンピュータ１５０に内蔵されたＷＤＴ（ウォッチドッグ・タイマ）をクリアするリトリガを行う。そして、リトリガが何らかの原因（例えばプログラムの暴走）で所定時間内に発生しなくなった場合には、ＷＤＴから出力されるタイムアウト信号に基づくユーザリセットを発生させ、リセット／割込みコントローラ２１２、ＣＰＵ２１３、タイマ回路２１６、シリアル通信回路２１７などの各回路を初期化した後、所定のベクタテーブルで示されるアドレスからユーザプログラムの実行を開始して、自動復旧を行うようにしてもよい。
ステップＳ７２０の払出側電源断処理では、例えばＣＰＵ２１３が割込禁止に設定した後、入出力ポート２１８に含まれる出力ポートの所定ビットにクリアデータをセットするなどして、払出モータ５１の動作を停止させるための設定を行う。このときには、出力ポートの所定ビット以外にも、クリアすべき出力ポートにはクリアデータを設定するようにしてもよい。続いて、例えばＲＡＭ２１５の特定領域における記憶データを用いてチェックサムを算出するなどして、チェックデータの作成を行うとともに、ＲＡＭ２１５の所定領域等に設けられた払出バックアップフラグをオン状態にセットする。このとき作成されたチェックデータは、例えばＲＡＭ２１５の所定領域等に設けられた払出チェックサムバッファなどに格納される。そして、払出制御用マイクロコンピュータ１５０は、例えば所定のＲＡＭアクセスレジスタにアクセス禁止値を設定することなどにより、以後、ＲＡＭ２１５へのアクセスを禁止する。
払出制御用マイクロコンピュータ１５０では、シリアル通信回路２１７にて発生した割込み要因に対応して、主基板１１に搭載された遊技制御用マイクロコンピュータ１００が実行する割込み処理を払出制御用マイクロコンピュータ１５０に適合させたシリアル通信エラー割込み処理が、実行されればよい。例えば、払出制御用マイクロコンピュータ１５０に設けられたシリアル通信回路２１７にてエラー割込みが発生するごとに、図３２に示す処理を払出制御用マイクロコンピュータ１５０に適合させた処理が実行されればよい。この処理では、例えば払出制御用マイクロコンピュータ１５０が備えるシリアル通信回路２１７に設けられた送信動作部を未使用状態に設定するとともに、シリアル通信回路２１７に設けられた受信動作部を未使用状態に設定する。この後、払出制御用マイクロコンピュータ１５０では、例えばＣＰＵ２１３がシリアル通信エラーフラグなどの所定フラグをオン状態にセットするなどの処理が実行されればよい。
また、払出制御用マイクロコンピュータ１５０が備えるシリアル通信回路２１７にて受信割込みが発生するごとに、図３３に示す処理を払出制御用マイクロコンピュータ１５０に適合させたシリアル受信割込み処理を実行し、払出制御用マイクロコンピュータ１５０が備えるシリアル通信回路２１７にて送信割込みが発生するごとに、図３４に示す処理を払出制御用マイクロコンピュータ１５０に適合させたシリアル送信割込み処理を実行すればよい。
図５１は、払出制御用マイクロコンピュータ１５０にてタイマ割込みが発生するごとに実行される払出制御用タイマ割込み処理の一例を示すフローチャートである。この払出制御用タイマ割込み処理は、主基板１１から送信された払出制御コマンドに応じて払出モータ５１を制御する払出制御処理となる処理である。図５１に示す払出制御用タイマ割込み処理において、払出制御用マイクロコンピュータ１５０では、まず、ＣＰＵ２１３が所定の入出力処理を実行して（ステップＳ７３１）、例えば入出力ポート２１８に含まれる入力ポートにおける所定ビットの状態をチェックしたり、出力ポートにおける所定ビットに対して所定の制御データをセットしたりする。
続いて、ＣＰＵ２１３は、プリペイドカードユニット処理を実行して、インタフェース基板２０を介して接続されたカードユニット７０との間での通信を行う（ステップＳ７３２）。また、シリアル通信により主基板１１から送信された払出制御コマンドを受信するための払出側受信処理を実行する（ステップＳ７３３）。そして、主基板１１からの払出数指定コマンドを受信したときに賞球ＡＣＫコマンドを送信する設定などを行う賞球受信確認処理を実行する（ステップＳ７３４）。さらに、カードユニット７０からの球貸し要求や、主基板１１からの払出数指定コマンドに応じて、遊技球の払出動作を制御する払出動作制御処理を実行する（ステップＳ７３５）。
ステップＳ７３５の処理に続いて、ＣＰＵ２１３は、例えばＲＡＭ２１５の所定領域等に設けられた各種のエラーフラグにおける状態に応じてエラー表示用ＬＥＤ７４に所定の表示を行う７セグ表示処理を実行する（ステップＳ７３６）。また、主基板１１に対して払出通知コマンドを送信するための払出側送信処理を実行する（ステップＳ７３７）。この後、ＣＰＵ２１３は、払出側エラー解除処理を実行して、エラー解除スイッチ７３からの検出信号がオン状態となったときに所定のエラーの解除を可能とし（ステップＳ７３８）、払出制御用タイマ割込み処理を終了する。
以上説明したように、上記実施の形態におけるパチンコ遊技機１では、電力供給が開始されると、例えば図２８に示すステップＳ２１にて乱数初期設定処理を実行することにより、乱数回路１１２に大当り判定用の乱数値Ｒ１となる乱数を発生させるための設定を行う。その後、ＣＰＵ１０３がステップＳ２４の処理を実行することなどによって、遊技制御用マイクロコンピュータ１００が割込許可状態に設定される。そして、ステップＳ２１では、例えば図２９に示すような処理が乱数初期設定処理として実行されて、ステップＳ１０３にてＲＯＭ１０４に記憶されている乱数初期設定データ（ＫＲＳＳ）の第４ビット［ビット４］を読み出し、その読出値が“１”であれば、ステップＳ１０６の処理を実行することにより乱数回路１１２により生成される乱数値における１周目のスタート値を、遊技制御用マイクロコンピュータ１００ごとに付与された固有の識別情報であるＩＤナンバーに基づいて決定する。これにより、電力供給が開始された後に更新が開始される乱数の初期値を、複数のパチンコ遊技機１でそれぞれ異ならせることができ、このようにして生成される乱数値を大当り判定用の乱数値Ｒ１として用いて特別図柄表示装置４による特図ゲームなどにおける可変表示結果を「大当り」とするか否かの判定を行うことで、乱数のランダム性を高めて不正に大当りが発生させられてしまうことを防止できる。
また、遊技制御用マイクロコンピュータ１００が備えるＣＰＵ１０３は、図４０（Ａ）のステップＳ３０２にて乱数回路１１２の乱数値レジスタ１７６から大当り判定用の乱数値Ｒ１となる格納値を読み出すごとに、読出値に対応するリーチ判定用の乱数値Ｒ４を、ステップＳ３０５にてリーチ判定用乱数カウンタにセットするなどして設定する。これにより、リーチ判定用乱数カウンタに記憶されるリーチ判定用の乱数値Ｒ４は、乱数回路１１２の乱数値レジスタ１７６から読み出される大当り判定用の乱数値Ｒ１に同期して更新されることになる。リーチ判定用乱数カウンタにセットされたリーチ判定用の乱数値Ｒ４は、図４３のステップＳ３３４にてＣＰＵ１０３により読み出され、ステップＳ３３５にてリーチとするか否かの判定を行うために使用される。そのため、乱数回路１１２における乱数生成動作に異常が発生して乱数値Ｒ１の更新が行われていないときには、リーチ判定用の乱数値Ｒ４も更新されないことになり、画像表示装置５における複数回の飾り図柄の可変表示において、その可変表示態様が連続してリーチとなったり、あるいは長期間にわたりリーチとなることなく通常ハズレの表示結果となる。
こうした飾り図柄の可変表示態様により、遊技者は、乱数回路１１２における乱数生成動作に異常が発生したか否かを推定することができ、異常が発生した場合に著しい不利益を蒙ることを防止できる。一般に、飾り図柄の可変表示態様がリーチとなる確率は、可変表示結果が大当りとなる確率よりも高くなるように設定されていることから、長期間にわたり可変表示結果が大当りとならないことにより乱数回路１１２の乱数生成動作に異常が発生したと推定する場合に比べて短い期間のうちに、異常発生を推定することができる。
遊技制御用マイクロコンピュータ１００が備えるＣＰＵ１０３は、遊技制御カウンタ設定部１３５に設けられた第１及び第２監視用カウンタを用いて、乱数回路１１２が備えるクロック信号出力回路１７１から供給されたクロック信号Ｓ１のレベル変化を、タイマ割込みが発生するごとにチェックする。ここで、クロック信号出力回路１７１は、ＲＯＭ１０４に記憶された乱数初期設定データ（ＫＲＳＳ）の第５ビット［ビット５］の値が「１」であれば、基準クロック信号生成回路１１１から供給された内部システムクロックとしての基準クロック信号ＣＬＫを１６分周することにより、乱数回路１１２にて発生させる乱数の更新周期を、内部システムクロックの１６倍とする。そして、クロック信号出力回路１７１から入力されるクロック信号Ｓ１のレベルの変化が所定期間以上検出されないことにより、基準クロック信号生成回路１１１や乱数回路１１２に設けられたクロック信号出力回路１７１に異常が発生したものと判断することができる。
ＣＰＵ１０３は、図３７のステップＳ２２６にて第１及び第２監視用タイマのいずれかにおけるタイマ値が信号監視上限値に達している旨の判定がなされると、ステップＳ２２７の処理を実行することにより演出制御基板１２に対してエラー報知開始＃１のコマンドを送信させる。また、ＣＰＵ１０３は、図４３のステップＳ３３５にてリーチ判定用の乱数値Ｒ４がリーチ判定値データと合致してリーチとする旨の判定がなされると、ステップＳ３３８にてリーチ回数カウンタにおけるカウント値を１加算する一方、リーチ判定用の乱数値Ｒ４がリーチ判定値データと合致せずにリーチとしない旨の判定がなされると、ステップＳ３４１にて通常ハズレ回数カウンタにおけるカウント値を１加算する。そして、図３７のステップＳ２３０にてリーチ回数カウンタにおけるカウント値がリーチ連続上限値を超えている旨の判定がなされると、ステップＳ２３１の処理を実行することにより演出制御基板１２に対してエラー報知開始＃２のコマンドを送信させる。加えて、図３７のステップＳ２３２にて通常ハズレ回数カウンタにおけるカウント値が通常ハズレ連続上限値を超えている旨の判定がなされると、ステップＳ２３３の処理を実行することにより演出制御基板１２に対してエラー報知開始＃３のコマンドを送信させる。
演出制御基板１２の側では、演出制御用マイクロコンピュータ１２０に設けられたＣＰＵ１２３が、図４６のステップＳ６０３にてエラー報知開始＃１のコマンドを受信したと判定したことによりステップＳ６０４にてエラー報知開始フラグの値を“１”に設定する。そして、エラー報知開始フラグの値を“１”に設定したことに対応して、図４８のステップＳ６４３にて図４９（Ａ）に例示するような信号異常報知画面となる画像を画像表示装置５に表示させる設定などを行うことにより、信号異常報知を開始させる。また、ＣＰＵ１２３は、図４６のステップＳ６０５にてエラー報知開始＃２のコマンドを受信したと判定したことにより、ステップＳ６０６にてエラー報知開始フラグの値を“２”に設定する。そして、エラー報知開始フラグの値を“２”に設定したことに対応して、図４８のステップＳ６４６にて図４９（Ｂ）に例示するようなリーチ回数異常報知画面となる画像を画像表示装置５に表示させる設定などを行うことにより、リーチ回数異常報知を開始させる。さらに、ＣＰＵ１２３は、図４６のステップＳ６０７にてエラー報知開始＃３のコマンドを受信したと判定したことにより、ステップＳ６０８にてエラー報知開始フラグの値を“３”に設定する。そして、エラー報知開始フラグの値を“３”に設定したことに対応して、図４８のステップＳ６４９にて図４９（Ｃ）に例示するような通常ハズレ回数異常報知画面となる画像を画像表示装置５に表示させる設定などを行うことにより、通常ハズレ回数異常報知を開始させる。このように、乱数回路１１２での乱数生成動作における異常発生が検出されたときには、乱数回路１１２に異常が発生した旨を報知するための演出を実行することで、乱数回路１１２での異常発生をパチンコ遊技機１の外部において容易に認識可能とし、遊技者が乱数回路１１２に異常が発生したままの状態で遊技を継続することを防止できる。
図３７に示すステップＳ２２７、Ｓ２３１、Ｓ２３３の処理のいずれかが実行されたときには、ＣＰＵ１２３がステップＳ２２９の処理を実行することによりＨＡＬＴ（停止）状態に移行することで、ＣＰＵ１０３による遊技の進行を制御する処理の実行が停止される。これにより、乱数回路１１２での乱数生成動作において異常が発生したときに、パチンコ遊技機１における遊技の進行を停止させることができる。
ＲＯＭ１０４に記憶されている最優先割込み設定（ＫＨＰＲ）が「０６ｈ」、「０７ｈ」以外の値であるときには、シリアル通信回路１０７からのエラー割込み要求に基づく割込み処理が、シリアル通信回路１０７からの受信割込み要求や送信割込み要求に基づく割込み処理に比べて優先的に実行されることになる。そして、オーバーランエラーやノイズエラー、フレーミングエラー、パリティエラーなどといった、シリアル通信回路１０７でのエラー発生に対応したエラー割込み要求がＣＰＵ１０３に通知されると、例えばＣＰＵ１０３が図３２に示すステップＳ４１、Ｓ４２の処理を実行してシリアル通信回路１０７が備える送信動作部２０２と受信動作部２０１を未使用状態に設定することなどにより、シリアル通信回路１０７でのシリアル通信動作を直ちに停止させることができる。これにより、シリアル通信での異常発生により誤った情報が伝送されることを防止できる。
特図ゲームや飾り図柄の可変表示での表示結果を「大当り」とするか否かの判定には乱数回路１１２により生成される大当り判定用の乱数値Ｒ１が用いられる。その一方で、高確率状態とするか否かの判定には、例えばＣＰＵ１０３が図３５に示すステップＳ７５にて図３８に示すようなソフトウェア乱数更新処理を実行することにより更新される確変判定用の乱数値Ｒ２が用いられる。このように、大当り判定用と確変判定用とでそれぞれ更新手法が異なる乱数値を用いることで、これら２つの判定に周期性が生じてしまうことを防止して、判定結果間でのランダム性を高めることができる。さらに、図３８に示すステップＳ２４４での比較結果に基づき、ステップＳ２４５にて確変判定用乱数カウント値が確変判定用の乱数値Ｒ２における初期値と合致する旨の判定がなされると、ステップＳ２４６にて初期値決定用乱数カウンタから読み出した初期値決定用の乱数値Ｒ３を用いて、確変判定用の乱数値Ｒ２における初期値を変更する。こうして確変判定用の乱数値Ｒ２における更新が一巡するごとに初期値が変更されることにより、高確率状態とするか否かの判定におけるランダム性を高めることができる。
なお、リーチ判定用の乱数値Ｒ４を大当り判定用の乱数値Ｒ１と同期して更新するものとしては、大当り判定用の乱数値Ｒ１そのものをリーチ判定用の乱数値Ｒ４として用いるものであってもよい。この場合、リーチ判定テーブル１４２は、図５２に示すように、大当り判定用の乱数値Ｒ１を、リーチ判定値データと通常ハズレ判定値データのいずれかに対応付ける設定データから構成される。そして、図４０のステップＳ３０５では、ステップＳ３０２にて乱数回路１１２が備える乱数値レジスタ１７６から読み出した格納値そのものを、リーチ判定用の乱数値Ｒ４としてリーチ判定用乱数カウンタにセットすればよい。
大当り判定用の乱数値Ｒ１と同期して更新する数値データは、リーチ判定用の乱数値Ｒ４に限定されるものではなく、例えば予告演出における演出態様を決定するために用いられる予告決定用の乱数値や、飾り図柄の可変表示態様などを定める可変表示パターンを決定するために用いられる可変表示パターン決定用の乱数値を、大当り判定用の乱数値Ｒ１と同期して更新するようにしてもよい。この場合には、上記実施の形態におけるリーチ判定用の乱数値Ｒ４と同様に、例えば図４０（Ａ）のステップＳ３０５にて、大当り判定用の乱数値Ｒ１と各々の乱数値とを対応付けるテーブルを参照するなどして、乱数回路１１２から読み出した大当り判定用の乱数値Ｒ１に応じた乱数値に更新すればよい。また、大当り判定用の乱数値Ｒ１そのものを、各種の乱数値として用いるようにしてもよい。そして、例えば予告決定用の乱数値を大当り判定用の乱数値Ｒ１と同期して更新する場合には、乱数回路１１２での乱数生成動作に異常が発生して乱数値Ｒ１の更新が行われていないときに、予告決定用の乱数値も更新されないことになるので、複数回の特図ゲームや飾り図柄の可変表示において、同一の演出態様となる予告演出が連続して実行されたり、あるいは長期間にわたり予告演出が実行されないことになる。こうした予告演出の実行態様により、遊技者は、乱数回路１１２での乱数生成動作に異常が発生したか否かを推定することができ、異常が発生した場合に著しい不利益を蒙ることを防止できる。
以上に述べた実施の形態では、リーチ判定用の乱数値Ｒ４が乱数回路１１２の乱数値レジスタ１７６から読み出される大当り判定用の乱数値Ｒ１に同期して更新されるように構成することで、飾り図柄の可変表示態様が連続してリーチとなったり、あるいは長期間にわたりリーチとなることなく通常ハズレの表示結果となったときに、乱数回路１１２での乱数生成動作における異常発生を推定できるようにしていた。これに対して、遊技制御用マイクロコンピュータ１００にてＣＰＵ１０３が乱数回路１１２から読み出した大当り判定用の乱数値Ｒ１を保持しておき、所定回数にわたり乱数回路１１２から読み出した乱数値Ｒ１が同一の値となっているときに、乱数回路１１２での乱数生成動作における異常発生を推定できるようにしてもよい。以下に、乱数回路１１２から読み出した乱数値Ｒ１を保持することで乱数回路１１２での乱数生成動作における異常発生を推定可能としたパチンコ遊技機１の一例について説明する。
この実施の形態では、例えば遊技制御用データ保持エリア１３０に、図５３に示すような大当り判定用乱数値保持部１３７を設けておく。大当り判定用乱数値保持部１３７には、乱数回路１１２から読み出した大当り判定用の乱数値Ｒ１がセットされて保持される。また、遊技制御カウンタ設定部１３５には、一致回数カウンタを設けておく。この一致回数カウンタは、大当り判定用乱数値保持部１３７に保持されている乱数値Ｒ１と乱数回路１１２から読み出した乱数値Ｒ１とが連続して一致した回数をカウントするためのものである。
図５４は、この実施の形態における入賞処理として、図３９のステップＳ２６２にて実行される処理の一例を示すフローチャートである。図５４に示すステップＳ３０１〜Ｓ３０４の処理は、図４０（Ａ）に示すステップＳ３０１〜Ｓ３０４の処理と同一である。図５４に示す入賞処理では、ステップＳ３０４の処理を実行した後に、大当り判定用乱数値保持部１３７に保持されている乱数値Ｒ１が、ステップＳ３０２にて乱数回路１１２から読み出した乱数値レジスタ１７６の格納値と一致するか否かを判定する（ステップＳ３６１）。
ステップＳ３６１にて保持されている乱数値Ｒ１とステップＳ３０２での読出値とが異なれば（ステップＳ３６１；Ｎｏ）、一致回数カウンタをクリアしてカウント値を「０」に設定した後（ステップＳ３６２）、ステップＳ３０２にて乱数回路１１２から読み出した乱数値Ｒ１を大当り判定用乱数値保持部１３７にセットして保持させる（ステップＳ３６３）。
また、ステップＳ３６１にて保持されている乱数値Ｒ１とステップＳ３０２での読出値とが一致していれば（ステップＳ３６１；Ｙｅｓ）、一致回数カウンタにおけるカウント値を１加算する（ステップＳ３６４）。そして、ステップＳ３６４にて１加算された一致回数カウンタにおけるカウント値が、一致回数上限値として予め定められた所定値（例えば「１０」）と合致しているか否かを判定する（ステップＳ３６５）。このとき、一致回数カウンタにおけるカウント値が一致回数上限値未満であれば（ステップＳ３６５；Ｎｏ）、入賞処理を終了する。
これに対して、ステップＳ３６５にて一致回数カウンタにおけるカウント値が一致回数上限値に達していれば（ステップＳ３６５；Ｙｅｓ）、乱数回路１１２での乱数生成動作に異常が発生したと判断して、演出制御基板１２に対してエラー報知開始＃４のコマンドを送信するための設定を行う（ステップＳ３６６）。ステップＳ３６６の処理を実行した後には、所定の初期化処理を実行し（ステップＳ３６７）、ＨＡＬＴ（停止）状態に移行することで（ステップＳ３６８）、入賞処理が終了するとともに、ＣＰＵ１０３による遊技の進行を制御する処理の実行が停止される。なお、ステップＳ３６６の処理を実行した後には、初期化処理のみを行って入賞処理を終了するようにしてもよいし、あるいはＨＡＬＴ状態への移行のみを行い、その後にユーザリセットなどにより各部が初期化されるようにしてもよい。
演出制御基板１２の側では、ＣＰＵ１２３が図４４に示すステップＳ５０４にて実行される演出制御コマンド解析処理を実行することにより、主基板１１から送信されたエラー報知開始＃４のコマンドを受信した旨の判定がなされると、例えばエラー報知開始フラグの値を“４”に設定する。そして、エラー報知開始フラグの値を“４”に設定したことに対応して、予め用意されたエラー報知画面となる画像を画像表示装置５に表示させる設定などを行うことにより、所定のエラー報知を開始させる。
以上説明したように、この実施の形態によれば、図５４のステップＳ３０２にて乱数回路１１２から乱数値Ｒ１が読み出されるごとに、読み出された乱数値と大当り判定用乱数値保持部１３７に保持されている乱数値とが一致するか否かを、ステップＳ３６１にて判定する。そして、一致しないと判定されることにより、乱数回路１１２から読み出した乱数値Ｒ１を大当り判定用乱数値保持部１３７にセットして保持させる一方で、一致すると判定されることにより、一致回数カウンタにおけるカウント値を１加算することで、一致する旨の判定が連続してなされた回数をカウントする。そして、ステップＳ３６５にて一致回数カウンタにおけるカウント値が一致回数上限値に達した旨の判定がなされたことにより、乱数回路１１２での乱数生成動作における異常発生が検出されたと判断することができる。
また、ＣＰＵ１０３は、ステップＳ３６６の処理を実行することにより演出制御基板１２に対してエラー報知開始＃４のコマンドを送信させ、演出制御基板１２の側では、主基板１１から送信されたエラー報知開始＃４のコマンドを受信したことに対応して、所定のエラー報知を開始させる。このようにして、乱数回路１１２に異常が発生した旨を報知するための演出を実行することで、乱数回路１１２での異常発生をパチンコ遊技機１の外部において容易に認識可能とし、遊技者が乱数回路１１２に異常が発生したままの状態で遊技を継続することを防止できる。
なお、大当り判定用乱数値保持部１３７に保持されている乱数値が更新されずに所定期間が経過したときに、乱数回路１１２での異常発生が検出されたと判断するようにしてもよい。この場合には、例えば、大当り判定用乱数値保持部１３７に乱数回路１１２から読み出した乱数値Ｒ１がセットされてからの経過時間を計測する経過時間タイマを設けておく。そして、図５４のステップＳ３０２にて乱数回路１１２の乱数値レジスタ１７６から乱数値Ｒ１を読み出したときには、ステップＳ３６１と同様にして読み出した乱数値と保持されている乱数値とが一致しているか否かを判定し、一致しないと判定されると、読み出した乱数値を大当り判定用乱数値保持部１３７にセットするとともに、経過時間タイマによる経過時間の計測を開始させる。
他方、乱数回路１１２から読み出した乱数値と大当り判定用乱数値保持部１３７に保持されている乱数値とが一致すると判定されると、経過時間タイマによって計測された経過時間が予め定められた異常発生検出時間に達しているか否かを判定する。そして、異常発生検出時間に達していると判定されたことにより、乱数回路１１２での異常発生が検出されたと判断すればよい。なお、遊技者がパチンコ遊技機１での遊技を終了した時点で、経過時間タイマによる経過時間の計測も終了させるようにしてもよい。例えばパチンコ遊技機１が備える操作ノブ３０の操作がなされているか否かをタッチセンサなどによって検出し、操作が行われていないときには経過時間タイマをクリアして経過時間の計測を終了させるようにすればよい。これにより、パチンコ遊技機１での遊技が行われないために乱数回路１１２から乱数値Ｒ１が読み出されず、それに伴って大当り判定用乱数値保持部１３７に保持されている乱数値の更新も行われないために、経過時間タイマにより計測される経過時間が異常発生検出時間に達してしまい、乱数回路１１２に故障が発生したと誤って検出されてしまうことを防止できる。
上記実施の形態では、パチンコ遊技機１が普通可変入賞球装置６に設けられた１つの始動入賞口を備えるものとして説明したが、本発明はこれに限定されるものではなく、遊技領域に複数の始動入賞口が設けられていてもよい。この場合、始動入賞口の個数に応じて始動口スイッチを複数設置し、各始動入賞口に入賞した遊技球を検出できるようにすればよい。また、乱数回路１１２では、初期値設定回路、乱数生成回路、タイマ回路、ラッチ信号生成回路、乱数値レジスタを、始動入賞口の個数に応じてそれぞれ複数設けて、複数の始動入賞口に遊技球が同時期に入賞したことに基づいて読み出される大当り判定用の乱数値Ｒ１を、各始動入賞口への入賞に応じて異ならせるようにするとよい。
図５５は、パチンコ遊技機１の遊技領域に複数の始動入賞口が設けられる場合の一例として、遊技領域に左右２つの始動入賞口が設けられた場合における乱数回路１１２の一構成例を示すブロック図である。この場合には、左右２つの始動入賞口それぞれに対応して、左始動口スイッチ２２Ａと、右始動口スイッチ２２Ｂとを設けておく。左始動口スイッチ２２Ａは、左の始動入賞口に入賞した遊技球を検出したときにオン状態となる始動入賞信号ＳＳＡを出力する。右始動口スイッチ２２Ｂは、右の始動入賞口に入賞した遊技球を検出したときにオン状態となる始動入賞信号ＳＳＢを出力する。また、図５５に示す乱数回路１１２は、左の始動入賞口に対応して、初期値設定回路１７２Ａと、乱数生成回路１７３Ａと、タイマ回路１７４Ａと、ラッチ信号生成回路１７５Ａと、乱数値レジスタ１７６Ａとを備えている。加えて、図５５に示す乱数回路１１２は、右の始動入賞口に対応して、初期値設定回路１７２Ｂと、乱数生成回路１７３Ｂと、タイマ回路１７４Ｂと、ラッチ信号生成回路１７５Ｂと、乱数値レジスタ１７６Ｂとを備えている。
このような構成において、初期値設定回路１７２Ａ、１７２Ｂは、それぞれ独立して、パチンコ遊技機１への電力供給が開始された後に乱数回路１１２にて乱数の発生を開始する際における１周目の初期値の設定を行う。また、初期値設定回路１７２Ａは、乱数生成回路１７３Ａが所定の初期値から所定の最終値まで循環的に数値データを更新したときに新たな初期値の設定を行う。他方、初期値設定回路１７２Ｂは、乱数生成回路１７３Ｂが所定の初期値から所定の最終値まで循環的に数値データを更新したときに新たな初期値の設定を行う。初期値設定回路１７２Ａは設定した初期値を示す初期値設定信号ＳＫＡを出力して乱数生成回路１７３Ａに入力させる一方、初期値設定回路１７２Ｂは設定した初期値を示す初期値設定信号ＳＫＢを出力して乱数生成回路１７３Ｂに入力させる。
乱数生成回路１７３Ａ、１７３Ｂは、例えばクロック信号出力回路１７１から供給されるクロック信号Ｓ１の立上がりエッジなどに応答して、それぞれが互いに独立して出力するカウント値ＣＡ、ＣＢを所定の初期値から所定の最終値まで、予め定められた順序に従って循環的に更新する。タイマ回路１７４Ａは、左始動口スイッチ２２Ａからオン状態の始動入賞信号ＳＳＡが入力されている時間を計測し、計測した時間が所定の時間（例えば３ミリ秒）になったときに、ラッチ信号生成回路１７５Ａに対する出力信号をオン状態とする。タイマ回路１７４Ｂは、右始動口スイッチ２２Ｂからオン状態の始動入賞信号ＳＳＢが入力されている時間を計測し、計測した時間が所定の時間（例えば３ミリ秒）になったときに、ラッチ信号生成回路１７５Ｂに対する出力信号をオン状態とする。
ラッチ信号生成回路１７５Ａは、タイマ回路１７４Ａからの入力信号を、クロック信号出力回路１７１から出力されるクロック信号Ｓ２の立上がりエッジに同期して出力することにより、ラッチ信号ＳＬＡを生成し、乱数値レジスタ１７６Ａに入力させる。ラッチ信号生成回路１７５Ｂは、タイマ回路１７４Ｂからの入力信号を、クロック信号出力回路１７１から出力されるクロック信号Ｓ２の立上がりエッジに同期して出力することにより、ラッチ信号ＳＬＢを生成し、乱数値レジスタ１７６Ｂに入力させる。
乱数値レジスタ１７６Ａは、乱数生成回路１７３Ａから入力されるカウント値ＣＡを、ラッチ信号生成回路１７５Ａから入力されるラッチ信号ＳＬＡの立上がりエッジに応答してラッチし、大当り判定用の乱数値Ｒ１として記憶する。また、乱数値レジスタ１７６Ａは、遊技制御用マイクロコンピュータ１００からの出力制御信号ＳＣＡがオフ状態であるときに読出不能（ディセイブル）状態となる一方、出力制御信号ＳＣＡがオン状態であるときに読出可能（イネイブル）状態となって有効な乱数値を示す乱数値出力信号ＳＯＡを出力する。乱数値レジスタ１７６Ｂは、乱数生成回路１７３Ｂから入力されるカウント値ＣＢを、ラッチ信号生成回路１７５Ｂから入力されるラッチ信号ＳＬＢの立上がりエッジに応答してラッチし、大当り判定用の乱数値Ｒ１として記憶する。また、乱数値レジスタ１７６Ｂは、遊技制御用マイクロコンピュータ１００からの出力制御信号ＳＣＢがオフ状態であるときに読出不能（ディセイブル）状態となる一方、出力制御信号ＳＣＢがオン状態であるときに読出可能（イネイブル）状態となって有効な乱数値を示す乱数値出力信号ＳＯＢを出力する。
この場合にも、クロック信号出力回路１７１から出力されるクロック信号Ｓ１を遊技制御用マイクロコンピュータ１００が備える入出力ポート１０８に含まれる入力ポート＃０の第１ビット［ビット１］に入力させ、クロック信号Ｓ１のレベルの変化を監視すればよい。このような構成により、左右の始動入賞口に遊技球が同時に入賞したような場合でも、カウント値ＣＡ、ＣＢはそれぞれ独立して乱数値レジスタ１７６Ａ、１７６Ｂに記憶される。そして、乱数値レジスタ１７６Ａ、１７６Ｂに同時期に記憶された乱数値（カウント値ＣＡ、ＣＢ）は、１回の遊技制御用タイマ割込み処理にてそれぞれが実行される複数種類の入賞処理のうちで対応する入賞処理が実行されることによって読み出され、特図保留記憶部１３１に記憶されればよい。これにより、ＣＰＵ１０３は、複数の始動入賞口に遊技球が同時期に入賞したことに基づく大当り判定用の乱数値Ｒ１を、タイミングをずらさずに乱数回路１１２から読み出すことができ、遊技者に不公平感を与えることがない。また、このような構成でも、基準クロック信号生成回路１１１や乱数回路１１２内のクロック信号出力回路１７１などは共通したものを用いることができるので、製造コストの増大を抑制することができる。
その他にも、この発明は上記実施の形態に限定されるものではなく、様々な変形及び応用が可能である。例えば上記実施の形態では、始動口スイッチ２２から出力された検出信号が、始動入賞信号ＳＳ１として乱数回路１１２に設けられたタイマ回路１７４に入力される。そして、タイマ回路１７４において、始動入賞信号ＳＳ１が入力されている時間を計測し、計測した時間が所定の時間（例えば３ミリ秒）になったときに、始動入賞信号ＳＳ１をラッチ信号生成回路１７５に出力していた。しかしながら、この発明はこれに限定されるものではなく、始動口スイッチ２２からの検出信号を遊技制御用マイクロコンピュータ１００が備えるＣＰＵ１０３に入力し、ＣＰＵ１０３が所定回（例えば２回）の遊技制御用タイマ割込み処理を実行する期間（例えば４ミリ秒間）にわたり、始動口スイッチ２２からの検出信号が継続してオン状態であると判定したときに、ラッチ用始動入賞信号ＳＮを乱数回路１１２のラッチ信号生成回路１７５に送出するようにしてもよい。この場合、図８に示すような乱数回路１１２が備えるタイマ回路１７４は不要であり、例えばラッチ信号生成回路１７５が備えるＤ型フリップフロップ回路のＤ入力端子に、ＣＰＵ１０３から出力されるラッチ用始動入賞信号ＳＮを入力させる。そして、ラッチ信号生成回路１７５が備えるクロック端子には、クロック信号出力回路１７１から出力されるクロック信号Ｓ２を入力させればよい。ラッチ信号生成回路１７５は、Ｄ入力端子に入力されるラッチ用始動入賞信号ＳＮを、クロック端子に入力されるクロック信号Ｓ２の立上がりエッジに同期させて出力することにより、ラッチ信号ＳＬを生成して出力する。
また、この場合には、図３６に示すステップＳ２０３の判定処理で用いられるスイッチオン判定値を、始動口スイッチ２２からの検出信号がオン状態となってからオン状態のラッチ用始動入賞信号ＳＮをラッチ信号生成回路１７５に送出するまでに要する期間よりも長い時間にわたり始動口スイッチ２２からの検出信号がオン状態であるときに、始動口スイッチ２２からの始動入賞信号がオン状態であると判定するための判定値となるように設定すればよい。具体的な一例として、２回の遊技制御用タイマ割込み処理を実行する期間である４ミリ秒間にわたり始動口スイッチ２２からの検出信号が継続してオン状態であるときにオン状態のラッチ用始動入賞信号ＳＮをラッチ信号生成回路１７５に送出する場合には、ステップＳ２０３にて始動口スイッチタイマにおけるタイマ値と比較するスイッチオン判定値を、「２」よりも大きな値（例えば「３」）に予め定めておく。そして、ステップＳ２０３にて始動口スイッチタイマにおけるタイマ値がスイッチオン判定値に達しているときには、始動入賞信号がオン状態であると判断して、ステップＳ２０４にて始動入賞フラグをオン状態にセットする。これにより、遊技制御用タイマ割込み処理の実行回数がスイッチオン判定値に対応した所定回に達するまでの間、始動口スイッチ２２からの検出信号が継続してオン状態であるときに、特別図柄表示装置４による特図ゲームの実行条件が成立したと判定されることになる。その一方で、ラッチ用始動入賞信号ＳＮは、遊技制御用タイマ割込み処理の実行回数がスイッチオン判定値に対応した所定回数に達するまでの時間よりも短い時間である４ミリ秒間にわたり始動口スイッチ２２からの検出信号が継続してオン状態であることを条件に、オン状態となる。
上記実施の形態では、図４０（Ａ）に示すステップＳ３０２にて乱数回路１１２が備える乱数値レジスタ１７６から格納値を読み出したときに、ステップＳ３０５の処理を実行することにより、リーチ判定用の乱数値Ｒ４を大当り判定用の乱数値Ｒ１と同期して更新させるものとして説明した。しかしながら、この発明はこれに限定されるものではなく、例えば図４１に示すステップＳ３１２にて特図保留記憶部１３１から大当り判定用の乱数値Ｒ１が読み出されたときに、図４０（Ａ）に示すステップＳ３０５と同様の処理を実行することにより、その読出値に対応するリーチ判定用の乱数値Ｒ４を設定するようにしてもよい。この場合には、特図ゲームでや飾り図柄の可変表示における表示結果を大当りとするか否かの判定に用いられる大当り判定用の乱数値Ｒ１に対応する値に設定されるリーチ判定用の乱数値Ｒ４を用いて、飾り図柄の可変表示態様をリーチとするか否かの判定を行うことになる。このようにしても、乱数回路１１２における乱数生成動作に異常が発生して乱数値Ｒ１の更新が行われていないときには、リーチ判定用の乱数値Ｒ４も更新されないことになり、画像表示装置５における複数回の飾り図柄の可変表示において、その可変表示態様が連続してリーチとなったり、あるいは長期間にわたりリーチとなることなく通常ハズレの表示結果となるので、乱数回路１１２での乱数生成動作における異常発生を推定することができる。
上記実施の形態において、乱数回路１１２が備えるタイマ回路１７４は、基準クロック信号生成回路１１１により生成された基準クロック信号ＣＬＫを用いて始動入賞信号ＳＳ１の入力時間を計測していたが、これに限定されず、基準クロック信号ＣＬＫを分周したクロック信号や、基準クロック信号生成回路１１１により生成される基準クロック信号ＣＬＫとは異なるクロック信号を用いてもよい。例えば、タイマ回路１７４は、クロック信号出力回路１７１から出力されたクロック信号Ｓ１やクロック信号Ｓ２を用いて始動入賞信号ＳＳ１の入力時間を計測してもよい。また、上記実施の形態において、タイマ回路１７４には、所定の時間として３ミリ秒が設定されていたが、これに限定されず、２回の遊技制御用タイマ割込み処理の実行時間である４ミリ秒よりも短い時間であれば任意に設定可能である。
さらに、上記実施の形態において、ＣＰＵ１０３は、２回の遊技制御用タイマ割込み処理が実行されている期間（４ミリ秒）にわたり始動口スイッチ２２からの検出信号である始動入賞信号ＳＳ１が継続してオン状態であることに基づいて、図３９に示すステップＳ２６２の入賞処理を実行していた。しかしながら、本発明は、これに限定されず、上述した遊技制御用タイマ割込み処理の実行回数は、任意であり、例えば、ＣＰＵ１０３は、３回の遊技制御用タイマ割込み処理が実行されている期間（６ミリ秒）にわたり始動入賞信号ＳＳ１が継続してオン状態であることに基づいて、入賞処理を実行してもよい。この場合、乱数回路１１２が備えるタイマ回路１７４には、３回の遊技制御用タイマ割込処理の実行時間である６ミリ秒よりも短い時間を設定すればよい。
上記実施の形態では、遊技制御用マイクロコンピュータ１００がシリアル通信回路１０７を備えるとともに、払出制御用マイクロコンピュータ１５０がシリアル通信回路２１７を備えるように構成され、遊技制御用マイクロコンピュータ１００と払出制御用マイクロコンピュータ１５０の双方がシリアル通信を行うものとして説明した。しかしながら、この発明はこれに限定されるものではなく、遊技制御用マイクロコンピュータ１００と払出制御用マイクロコンピュータ１５０の少なくともいずれか一方が、シリアル通信を行うための構成を備えていればよい。以下では、遊技制御用マイクロコンピュータ１００と払出制御用マイクロコンピュータ１５０のうちでシリアル通信回路を備える一方のマイクロコンピュータを第１のマイクロコンピュータとし、シリアル通信回路を備えない他方のマイクロコンピュータを第２のマイクロコンピュータとする。この場合、第２のマイクロコンピュータでは、例えばシリアル通信線を介して第１のマイクロコンピュータから伝送されたデータをパラレルデータに変換するシリアル−パラレル変換回路（例えばシフトレジスタ）を備えていてもよい。あるいは、第２のマイクロコンピュータでは、第１のマイクロコンピュータから伝送されるデータを所定周期でサンプリングして、シリアル通信線を介して伝送されたデータを取得するようにしてもよい。
また、第２のマイクロコンピュータから第１のマイクロコンピュータに対しては、複数のデータ通信線を用いたパラレル通信により通信データを伝送してもよい。そして、第１のマイクロコンピュータには、複数のデータ通信線に対応した入力ポートを設け、パラレル通信により伝送された通信データを取得するようにしてもよい。この場合、第１のマイクロコンピュータが備えるシリアル通信回路では、送信動作部のみを用いるようにすればよく、受信動作部は未使用状態に設定しておけばよい。
上記実施の形態では、遊技制御用マイクロコンピュータ１００が備える入出力ポート１０８に含まれる入力ポート＃０の第１ビット［ビット１］には、乱数回路１１２のクロック信号出力回路１７１から出力されるクロック信号Ｓ１を入力させ、クロック信号Ｓ１のレベルの変化を監視するものとして説明した。しかしながら、この発明はこれに限定されるものではなく、例えばクロック信号出力回路１７１から出力されるクロック信号Ｓ２を入出力ポート１０８に入力させて、クロック信号Ｓ２のレベルの変化を監視するようにしてもよい。また、主基板１１に搭載された基準クロック信号生成回路１１１とは別個に、乱数回路１１２内に基準クロック信号ＣＬＫを生成するためのクロック信号生成回路が設けられる場合には、そのクロック信号生成回路から出力される基準クロック信号ＣＬＫを入出力ポート１０８に入力させて、基準クロック信号ＣＬＫのレベルの変化を監視するようにしてもよい。さらに、クロック信号Ｓ１、Ｓ２や基準クロック信号ＣＬＫを入出力ポート１０８に含まれる所定の入力ポートに直接入力させるものに限定されず、クロック信号Ｓ１、Ｓ２や基準クロック信号ＣＬＫを所定の分周回路に入力させて分周させた後の信号を、入出力ポート１０８に含まれる所定の入力ポートに直接入力させて、入力ポートに入力された分周信号のレベルの変化を監視するようにしてもよい。このような構成においても、乱数回路１１２の動作状態に異常が発生したことを検出して、遊技者が不利益を受けるといった事態を防止することができる。
上記実施の形態では、乱数回路１１２から読み出される大当り判定用の乱数値Ｒ１に同期してリーチ判定用の乱数値Ｒ４を更新させ、飾り図柄の可変表示態様が連続してリーチとなったり、あるいは長期間にわたりリーチとなることなく通常ハズレの表示結果となることにより、乱数回路１１２での異常発生を推定可能にするとともに、クロック信号出力回路１７１から供給されるクロック信号Ｓ１のレベルの変化を監視して、クロック信号Ｓ１のレベルの変化が所定時間以上検出されないことにより、基準クロック信号生成回路１１１や乱数回路１１２に設けられたクロック信号出力回路１７１に異常が発生したものと判断できるようにしている。しかしながら、この発明はこれに限定されるものではなく、飾り図柄の可変表示態様が連続してリーチとなったり、あるいは長期間にわたりリーチとなることなく通常ハズレの表示結果となることにより、乱数回路１１２での異常発生を推定可能にする構成と、クロック信号出力回路１７１から供給されるクロック信号Ｓ１のレベルの変化を監視して、クロック信号Ｓ１のレベルの変化が所定時間以上検出されないことにより、基準クロック信号生成回路１１１や乱数回路１１２に設けられたクロック信号出力回路１７１における異常発生を検出可能にする構成との、少なくともいずれかの構成が設けられていればよい。さらに、飾り図柄の可変表示態様を連続してリーチとする旨の判定がなされた回数がリーチ連続上限値を超えたときに、乱数回路１１２に異常が発生したと判断する構成のみを備えていてもよい。あるいは、飾り図柄の可変表示態様を連続してリーチとせずに通常ハズレの表示結果とする旨の判定がなされた回数が通常ハズレ連続上限値を超えたときに、乱数回路１１２に異常が発生したと判断する構成のみを備えていてもよい。
上記実施の形態では、乱数回路１１２が主基板１１上にて遊技制御用マイクロコンピュータ１００の外部に設けられるものとして説明したが、これに限定されるものではなく、１チップのマイクロコンピュータである遊技制御用マイクロコンピュータ１００に乱数回路１１２が内蔵されていてもよい。乱数回路１１２を遊技制御用マイクロコンピュータ１００に内蔵させた場合には、基板スペースを確保することが可能になるとともに、不正基板の設置等によって乱数回路１１２で発生させた乱数値を示す数値データを外部から書き換えることが困難になり、偽造の防止を図ることができる。
上記実施の形態では、「０」〜「９」を示す数字等から構成される特別図柄のうちで、「７」を示す特別図柄を大当り図柄とし、それ以外の数値を示す特別図柄をハズレ図柄とし、遊技状態が高確率状態となる確変大当りとなるか否かは、特別図柄とは別個に決定されるものとして説明した。しかしながら、この発明はこれに限定されるものではなく、遊技状態が高確率状態となる確変大当りのときの大当り図柄である確変大当り図柄と、遊技状態が高確率状態にはならない通常大当りのときの大当り図柄である通常大当り図柄とを、互いに異なる特別図柄としてもよい。例えば、「３」を示す特別図柄を通常大当り図柄とし、「７」を示す特別図柄を確変大当り図柄としてもよい。この場合には、表示結果通知コマンドとなるコマンド９０ＸＸｈのうち、コマンド９００１ｈを特図ゲームでの確定特別図柄が通常大当り図柄としての「３」を示す特別図柄であることを通知するコマンドとし、コマンド９００２ｈを特図ゲームでの確定特別図柄が確変大当り図柄としての「７」を示す特別図柄であることを通知するコマンドとすればよい。
上記実施の形態では、主基板１１から演出制御基板１２に対してエラー報知開始＃１〜＃４のコマンドのいずれかが送信されると、演出制御用マイクロコンピュータ１２０のＣＰＵ１２３が画像表示装置５に所定の画像を表示させて、乱数回路１１２での乱数生成動作において異常が発生したことを報知するものとして説明した。しかしながら、この発明はこれに限定されるものではなく、乱数回路１１２にて異常が発生したことをパチンコ遊技機１の外部から認識可能とする任意の報知動作が行われればよい。例えば、演出制御用マイクロコンピュータ１２０のＣＰＵ１２３は、主基板１１から送信されたエラー報知開始＃１〜＃４のいずれかを受信したことに応答して、音声制御基板１３に対してエラー報知用の音声制御信号を送出し、スピーカ８Ｌ、８Ｒからの音声出力によって乱数回路１１２での異常発生を報知してもよい。あるいは、演出制御用マイクロコンピュータ１２０のＣＰＵ１２３は、ランプ制御基板１４に対してエラー報知用のランプ制御信号を送出し、遊技効果ランプ９に含まれるエラー報知用ランプの点灯・点滅などによって乱数回路１１２での異常発生を報知してもよい。また、図３７に示すステップＳ２２７、Ｓ２３１、Ｓ２３３の処理や図５４に示すステップＳ３６６の処理では、遊技制御用マイクロコンピュータ１００のＣＰＵ１０３が入出力ポート１０８に含まれる出力ポートの所定ビットに制御データをセットするなどして、乱数回路１１２にて異常が発生したことを報知するためのランプを点灯・点滅させたり、音声を出力させたりしてもよい。
上記実施の形態では、図３５のフローチャートに示すような遊技制御用タイマ割込処理にて、ステップＳ７３のエラー処理として図３７のフローチャートに示すような処理が実行されることで、クロック信号出力回路１７１から供給されるクロック信号Ｓ１のレベルの変化を監視するものとして説明した。これに対して、パチンコ遊技機１への電力供給が開始された後、遊技制御用マイクロコンピュータ１００にて割込みが許可される以前に、乱数回路１１２が備えるクロック信号出力回路１７１から供給されるクロック信号Ｓ１におけるレベル変化の有無を確認するようにしてもよい。具体的な一例として、図２８に示すステップＳ２３にて割込み初期設定処理を実行した後などに、以下のような入力信号初期確認処理を実行する。
入力信号初期確認処理を開始すると、ＣＰＵ１０３は、入出力ポート１０８に含まれる入力ポート＃０の第１ビット［ビット１］の状態をチェックすることなどにより、クロック信号出力回路１７１から供給されるクロック信号Ｓ１がハイレベルとなっているか否かを判定する。このとき、クロック信号Ｓ１がハイレベルであれば第１監視用タイマにおけるタイマ値を１加算するとともに第２監視用タイマをクリアする一方、クロック信号Ｓ１がローレベルであれば第２監視用タイマにおけるタイマ値を１加算するとともに第１監視用タイマをクリアする。そして、所定時間（例えば５ミリ秒）待機した後に、再びクロック信号Ｓ１がハイレベルとなっているか否かを判定し、判定結果に応じて第１及び第２監視用タイマにおけるタイマ値を加算又はクリアする処理を、所定回数（例えば５回）まで繰り返し実行する。その後、第１及び第２監視用タイマにおけるタイマ値のいずれかが、信号監視上限値として予め定められた所定値に達しているか否かを判定し、いずれかが信号監視上限値に達していれば、乱数回路１１２における乱数生成動作に異常が発生していると判断して、図３７に示すステップＳ２２７〜Ｓ２２９と同様の処理を実行すればよい。このように、割込み許可状態となる以前に入力ポートにおける信号入力状態を確認することで、パチンコ遊技機１での遊技が開始される以前に乱数回路１１２の動作状態が正常であるか否かを確認することができる。
また、上記実施の形態では、パチンコ遊技機１が１つの特別図柄表示装置４と１つの画像表示装置５とを備えるものとして説明したが、これに限定されるものではなく、例えば遊技領域に設けられた複数の始動入賞口のそれぞれに対応させて、複数の特別図柄表示装置や複数の画像表示装置を備えるようにしてもよい。例えば、左右２つの始動入賞口が設けられる場合には、左右２つの特別図柄表示装置と左右２つの画像表示装置とを備え、左の始動入賞口に遊技球が入賞したことにより、左の特別図柄表示装置による特図ゲームの実行条件が成立し、右の始動入賞口に遊技球が入賞したことにより、右の特別図柄表示装置による特図ゲームの実行条件が成立するようにしてもよい。この場合、左の特別図柄表示装置による特図ゲームが実行されるときには、左の画像表示装置にて飾り図柄を可変表示させ、右の特別図柄表示装置による特図ゲームが実行されるときには、右の画像表示装置にて飾り図柄を可変表示させればよい。あるいは、遊技領域に複数の始動入賞口を設けた場合に、特別図柄表示装置は１つのままとして、画像表示装置を複数備えるようにしてもよい。例えば、左右２つの始動入賞口が設けられる場合には、左右２つの画像表示装置を備え、左右２つの始動入賞口のいずれに遊技球が入賞しても、１つの特別図柄表示装置による特図ゲームの実行条件が成立するものとする。そして、左の始動入賞口に遊技球が入賞したことにより実行条件が成立した特図ゲームにおいては、左右２つの画像表示装置のうち、左の画像表示装置にて飾り図柄を可変表示させ、右の始動入賞口に遊技球が入賞したことにより実行条件が成立した特図ゲームにおいては、右の画像表示装置にて飾り図柄を可変表示させればよい。
ＣＰＵ１０３がＲＯＭ１０４などから読み出したプログラム等に基づきソフトウェアに従って更新する乱数は、確変判定用の乱数値Ｒ２や、初期値決定用の乱数値Ｒ３に限られず、その他の判定用乱数や表示用乱数もＣＰＵ１０３がソフトウェアに従って更新するものとしてもよい。例えば特図ゲームにおける可変表示時間や飾り図柄の可変表示中における演出態様などを定める可変表示パターンを決定するために用いられる可変表示パターン決定用の乱数値や、可変表示時間が通常遊技状態よりも短くなるようにする時短制御を行うか否かを判定するために用いられる時短判定用の乱数値、大当り遊技状態にて実行可能なラウンド数を決定するために用いられるラウンド数決定用の乱数値、高確率状態を通常遊技状態に転落させるか否かの抽選を行うために用いられる確変転落抽選用の乱数値等を、ＣＰＵ１０３がソフトウェアに従って更新するものとしてもよい。
また、上記実施の形態において、遊技機は、可変表示の実行条件（例えば普通可変入賞球装置６に設けられた始動入賞口に遊技球が入賞すること）が成立した後に可変表示の開始条件（例えば特別図柄表示装置４による前回の特図ゲーム及び大当り遊技状態の終了）が成立したことに基づいて、各々が識別可能な複数種類の識別情報（例えば特別図柄）を可変表示する可変表示装置（例えば特別図柄表示装置４）を備え、可変表示の表示結果が予め定められた特定表示結果となったときに、遊技者にとって有利な特定遊技状態（例えば大当り遊技状態）に制御するパチンコ遊技機であった。
しかしながら、本発明は、これに限定されず、遊技機は、遊技領域に設けられた始動領域にて遊技媒体を検出する始動検出手段（例えば始動玉検出器）の検出により、遊技者にとって不利な第２の状態から遊技者にとって有利な第１の状態となる始動動作（例えば開放動作）を行う可変入賞装置（例えば可変入賞球装置）を有し、可変入賞装置に設けられた特定領域にて遊技媒体を検出する特定検出手段（例えば特定玉検出器）の検出により、始動動作よりも遊技者にとってさらに有利な特定の態様で可変入賞装置を第１の状態に制御する特定遊技状態（例えば大当り遊技状態）を発生させるパチンコ遊技機であってもよい。
また、本発明の遊技機は、特別領域（例えば特別装置作動領域）に設けられた特別検出手段（例えば特定球検出スイッチや特別領域スイッチ）で遊技球が検出されたことを条件に権利発生状態となり、権利発生状態となっている期間中に、始動領域（例えば作動入賞口や始動入賞装置における始動口）に設けられた始動検出手段（例えば作動球検出スイッチや始動口スイッチ）により遊技球が検出されたことに基づいて、特別可変入賞装置（例えば大入賞口）を遊技者にとって不利な状態（例えば閉鎖状態）から遊技者にとって有利な状態（例えば開放状態）に変化させる制御を行うことが可能なパチンコ遊技機であってもよい。
さらに、本発明の遊技機は、１ゲームに対して賭け数を設定することによりゲームを開始させることが可能となり、所定の可変表示装置にて表示結果が導出表示されることにより１ゲームが終了し、該可変表示装置の表示結果に応じて所定の入賞が発生可能であるスロットマシンであってもよい。こうしたスロットマシンには、遊技者により所定のスタートレバーが操作されたことに基づいて所定の始動信号を遊技制御手段（例えば主基板）や乱数回路（例えば乱数回路）に出力するスタートスイッチが、始動入賞信号出力手段として設けられていればよい。また、スロットマシンには、演出手段として機能する液晶表示器などが設けられていればよい。
本実施例におけるパチンコ遊技機の正面図である。 パチンコ遊技機に搭載された各種の制御基板などを示す構成図である。 電源基板の構成例を示す図である。 リセット信号及び電源断信号の状態を模式的に示すタイミング図である。 表示制御コマンドの内容の一例を示す説明図である。 主基板と払出制御基板との間で送受信されるコマンドの構成例を示す説明図である。 払出モータが設置される払出装置の構成例を示す分解斜視図である。 乱数回路の一構成例を示すブロック図である。 遊技制御用マイクロコンピュータの構成例を示すブロック図である。 主基板の側にてカウントされる乱数値を例示する説明図である。 遊技制御用マイクロコンピュータにおけるアドレスマップの一例を示す図である。 ＲＯＭにおけるアドレスマップの一例を示す図である。 最優先割込みの設定例を示す説明図である。 乱数初期設定データの内容を示す説明図である。 シリアル通信初期設定データの内容を示す説明図である。 大当り判定テーブルの構成例を示す図である。 リーチ判定テーブルの構成例を示す図である。 遊技制御用データ保持エリアの構成例を示すブロック図である。 払出用受信コマンドバッファの構成例を示す図である。 払出用送信コマンドバッファの構成例を示す図である。 シリアル通信回路の構成例を示すブロック図である。 シリアルステータスレジスタとシリアル制御レジスタの構成例を示す図である。 遊技制御用マイクロコンピュータにおける入力ポートのビット割当例を示す説明図である。 遊技制御用マイクロコンピュータにおける出力ポートのビット割当例を示す説明図である。 演出制御用データ保持エリアの構成例を示すブロック図である。 演出側受信コマンドバッファの構成例を示す図である。 払出制御用マイクロコンピュータの構成例を示すブロック図である。 遊技制御メイン処理の一例を示すフローチャートである。 乱数初期設定処理の一例を示すフローチャートである。 シリアル通信初期設定処理として実行される処理の内容を示す説明図である。 割込み初期設定処理の一例を示すフローチャートである。 シリアル通信エラー割込み処理の一例を示すフローチャートである。 シリアル受信割込み処理の一例を示すフローチャートである。 シリアル送信割込み処理の一例を示すフローチャートである。 遊技制御用タイマ割込み処理の一例を示すフローチャートである。 スイッチ処理の一例を示すフローチャートである。 エラー処理の一例を示すフローチャートである。 ソフトウェア乱数更新処理の一例を示すフローチャートである。 特別図柄プロセス処理の一例を示すフローチャートである。 入賞処理の一例を示すフローチャートである。 特別図柄通常処理の一例を示すフローチャートである。 大当り確変判定処理の一例を示すフローチャートである。 可変表示開始時処理の一例を示すフローチャートである。 演出制御メイン処理の一例を示すフローチャートである。 コマンド受信割込み処理の一例を示すフローチャートである。 演出制御コマンド解析処理の一例を示すフローチャートである。 演出制御プロセス処理の一例を示すフローチャートである。 報知処理の一例を示すフローチャートである。 画像表示装置における表示動作例を示す図である。 払出制御メイン処理の一例を示すフローチャートである。 払出制御用タイマ割込み処理の一例を示すフローチャートである。 リーチ判定テーブルの他の構成例を示すフローチャートである。 遊技制御用データ保持エリアにおける他の構成例を示すブロック図である。 図５３に示す変形例にて実行される入賞処理の一例を示すフローチャートである。 乱数回路の変形例を示すブロック図である。
符号の説明
１ … パチンコ遊技機
２ … 遊技盤
３ … 遊技機用枠
４ … 特別図柄表示装置
５ … 画像表示装置
６ … 普通可変入賞球装置
７ … 特別可変入賞球装置
８Ｌ、８Ｒ … スピーカ
９ … 遊技効果ランプ
１０ … 電源基板
１１ … 主基板
１２ … 演出制御基板
１３ … 音声制御基板
１４ … ランプ制御基板
１５ … 払出制御基板
１７ … 発射制御基板
１８ … 中継基板
２０ … インタフェース基板
２１ … ゲートスイッチ
２２ … 始動口スイッチ
２２Ａ … 左始動口スイッチ
２２Ｂ … 右始動口スイッチ
２３ … Ｖ入賞スイッチ
２４ … カウントスイッチ
２６ … 満タンスイッチ
２７ … 球切れスイッチ
３０ … 操作ノブ
４０ … 普通図柄表示器
５１ … 払出モータ
６１ … 発射モータ
７０ … カードユニット
７１ … 払出モータ位置センサ
７２ … 払出カウントスイッチ
７３ … エラー解除スイッチ
７４ … エラー表示用ＬＥＤ
８１、８２ … ソレノイド
８５、８６ … 穴
８７、８８ … ギア
８９ … カム
９０ … 球通路
９１〜９３ … ケース
１００ … 遊技制御用マイクロコンピュータ
１０１、２１１ … クロック回路
１０２、２１２ … リセット／割込みコントローラ
１０３、１２３、２１３ … ＣＰＵ
１０４、１２１、２１４ … ＲＯＭ
１０５、１２２、２１５ … ＲＡＭ
１０６、１７４、１７４Ａ、１７４Ｂ、２１６
… タイマ回路
１０７、２１７ … シリアル通信回路
１０８、２１８ … 入出力ポート
１１１ … 基準クロック信号生成回路
１１２ … 乱数回路
１１４、１６１ … スイッチ回路
１１５ … ソレノイド回路
１２０ … 演出制御用マイクロコンピュータ
１２４ … Ｉ／Ｏポート
１３０ … 遊技制御用データ保持エリア
１３１ … 特図保留記憶部
１３２ … 確定特別図柄記憶部
１３３ … 遊技制御フラグ設定部
１３４ … 遊技制御タイマ設定部
１３５ … 遊技制御カウンタ設定部
１３６ … 遊技制御バッファ設定部
１３７ … 大当り判定用乱数値保持部
１４０ … 通常時大当り判定テーブル
１４１ … 確変時大当り判定テーブル
１４２ … リーチ判定テーブル
１５０ … 払出制御用マイクロコンピュータ
１７１ … クロック信号出力回路
１７２、１７２Ａ、１７２Ｂ … 初期値設定回路
１７３、１７３Ａ、１７３Ｂ … 乱数生成回路
１７５、１７５Ａ、１７５Ｂ … ラッチ信号生成回路
１７６、１７６Ａ、１７６Ｂ … 乱数値レジスタ
２０１ … 受信動作部
２０２ … 送信動作部
２０３ … シリアル通信データレジスタ
２０４ … シリアルステータスレジスタ
２０５ … シリアル制御レジスタ
２２０ … 演出制御用データ保持エリア
２２１ … 確定飾り図柄記憶部
２２２ … 演出制御フラグ設定部
２２３ … 演出制御タイマ設定部
２２４ … 演出制御カウンタ設定部
２２５ … 演出制御バッファ設定部
２３１ … 演出側受信コマンドバッファ
３０１ … 変圧回路
３０２ … 直流電圧生成回路
３０３ … 電源監視回路
３０４ … クリアスイッチ

Claims (3)

  1. 可変表示の実行条件が成立した後に可変表示の開始条件が成立したことに基づいて、各々が識別可能な複数種類の識別情報を可変表示する可変表示装置を備え、識別情報の表示結果が特定表示結果となった後に遊技者にとって有利な特定遊技状態とする遊技機であって、
    遊技の進行を制御する遊技制御用マイクロコンピュータと、
    所定の周期の基準クロック信号を出力する基準クロック信号出力手段と、
    乱数を発生する乱数回路とが搭載された遊技制御基板を備え、
    前記乱数回路は、
    前記基準クロック信号出力手段からの基準クロック信号に基づいて、乱数生成用クロック信号を生成する乱数生成用クロック信号生成手段と、
    前記乱数生成用クロック信号生成手段により生成された乱数生成用クロック信号の入力に基づいて、前記可変表示における表示結果を前記特定表示結果とするか否かを判定する際に用いられる特定表示結果判定用数値データを、更新可能な所定の範囲において所定の初期値から所定の最終値まで、予め定められた順序に従って循環的に更新する特定表示結果判定用数値データ更新手段と、
    前記特定表示結果判定用数値データ更新手段により更新された特定表示結果判定用数値データを記憶する表示結果判定用数値記憶手段とを含み、
    前記遊技制御用マイクロコンピュータは、
    遊技機への電力供給が開始された後、前記乱数回路に前記乱数を発生させるための設定を行う乱数回路設定手段と、
    前記乱数回路設定手段による設定が行われた後、定期的に発生するタイマ割込み処理の実行を許可するタイマ割込み処理実行許可手段と、
    前記タイマ割込み処理の実行中において、前記可変表示の実行条件が成立したか否かを判定する実行条件判定手段と、
    前記実行条件判定手段により前記可変表示の実行条件が成立したと判定されたことに基づいて、前記表示結果判定用数値記憶手段から特定表示結果判定用数値データを読み出す表示結果判定用数値読出手段と、
    前記表示結果判定用数値読出手段により読み出された特定表示結果判定用数値データが所定の特定表示結果用判定値データと合致するか否かを判定することにより、前記可変表示における表示結果を前記特定表示結果とするか否かを判定する特定表示結果判定手段と、
    前記特定表示結果判定用数値データ更新手段によって更新される特定表示結果判定用数値データに同期して更新される演出判定用数値データを取得する演出判定用数値データ取得手段と、
    前記演出判定用数値データ取得手段により取得された演出判定用数値データが所定の演出判定値データと合致するか否かを判定することにより、所定の演出を実行するか否かを決定する演出決定手段とを含み、
    前記乱数回路設定手段は、前記所定の初期値を予め定められた所定値とするか前記遊技制御用マイクロコンピュータごとに付与された固有の識別情報に基づく値とするかの設定を行う初期値設定手段を含み、
    前記遊技機は、さらに、
    遊技媒体の払出を行う払出装置と、
    前記払出装置による払出動作を制御する払出制御用マイクロコンピュータが搭載された払出制御基板とを備え、
    前記遊技制御用マイクロコンピュータは、前記払出制御用マイクロコンピュータとの間でシリアル通信を行うシリアル通信回路を内蔵し、前記シリアル通信回路によるシリアル通信動作を制御する通信制御手段を含み、
    前記シリアル通信回路は、複数の割込み要求条件のいずれかが成立したことにより、前記通信制御手段に対して成立した割込み要求条件に応じた割込み要求を通知する割込み要求通知手段を含み、
    前記割込み要求通知手段が通知する割込み要求は、シリアル通信においてエラーが発生したことにより割込み要求条件が成立し、エラーの発生に対応した処理を前記通信制御手段に実行させるためのエラー割込み要求を含み、
    前記通信制御手段は、
    前記割込み要求通知手段により複数種類の割込み要求が同時に通知されたときに、前記エラー割込み要求に基づく割込み処理を、前記エラー割込み要求とは異なる種類の割込み要求に基づく処理に比べて優先して実行する割込み処理順序制御手段と、
    前記割込み要求通知手段により前記エラー割込み要求が通知されたことにより、前記エラー割込み要求に基づく割込み処理として、前記シリアル通信回路によるシリアル通信動作の実行を停止させるエラー割込み処理手段とを含む、
    ことを特徴とする遊技機。
  2. 可変表示の実行条件が成立した後に可変表示の開始条件が成立したことに基づいて、各々が識別可能な複数種類の識別情報を可変表示する可変表示装置を備え、識別情報の表示結果が特定表示結果となった後に遊技者にとって有利な特定遊技状態とする遊技機であって、
    遊技の進行を制御する遊技制御用マイクロコンピュータと、
    所定の周期の基準クロック信号を出力する基準クロック信号出力手段と、
    乱数を発生する乱数回路とが搭載された遊技制御基板を備え、
    前記乱数回路は、
    前記基準クロック信号出力手段からの基準クロック信号に基づいて、乱数生成用クロック信号を生成する乱数生成用クロック信号生成手段と、
    前記乱数生成用クロック信号生成手段により生成された乱数生成用クロック信号の入力に基づいて、前記可変表示における表示結果を前記特定表示結果とするか否かを判定する際に用いられる特定表示結果判定用数値データを、更新可能な所定の範囲において所定の初期値から所定の最終値まで、予め定められた順序に従って循環的に更新する特定表示結果判定用数値データ更新手段と、
    前記特定表示結果判定用数値データ更新手段により更新された特定表示結果判定用数値データを記憶する表示結果判定用数値記憶手段とを含み、
    前記遊技制御用マイクロコンピュータは、
    遊技機への電力供給が開始された後、前記乱数回路に前記乱数を発生させるための設定を行う乱数回路設定手段と、
    前記乱数回路設定手段による設定が行われた後、定期的に発生するタイマ割込み処理の実行を許可するタイマ割込み処理実行許可手段と、
    前記タイマ割込み処理の実行中において、前記可変表示の実行条件が成立したか否かを判定する実行条件判定手段と、
    前記実行条件判定手段により前記可変表示の実行条件が成立したと判定されたことに基づいて、前記表示結果判定用数値記憶手段から特定表示結果判定用数値データを読み出す表示結果判定用数値読出手段と、
    前記表示結果判定用数値読出手段により読み出された特定表示結果判定用数値データが所定の特定表示結果用判定値データと合致するか否かを判定することにより、前記可変表示における表示結果を前記特定表示結果とするか否かを判定する特定表示結果判定手段と、
    前記表示結果判定用数値読出手段により読み出された特定表示結果判定用数値データを保持する数値データ保持手段と、
    前記表示結果判定用数値読出手段により読み出された特定表示結果判定用数値データが前記数値データ保持手段に保持されている特定表示結果判定用数値データと一致するか否かを判定する数値一致判定手段と、
    前記数値一致判定手段により一致しない旨の判定がなされたことにより、前記数値データ保持手段に保持させる特定表示結果判定用数値データを新たに前記表示結果判定用数値読出手段により読み出された特定表示結果判定用数値データに更新する保持数値データ更新手段と、
    前記数値一致判定手段により一致する旨の判定が連続してなされた回数をカウントする一致連続回数カウント手段と、
    前記一致連続回数カウント手段によりカウントされた回数が所定の一致連続上限値を超えているか否かを判定する一致連続回数判定手段と、
    前記一致連続回数判定手段により前記一致連続上限値を超えている旨の判定がなされたことによって、前記乱数回路に異常が発生したことを検出する異常検出手段とを含み、
    前記乱数回路設定手段は、前記所定の初期値を予め定められた所定値とするか前記遊技制御用マイクロコンピュータごとに付与された固有の識別情報に基づく値とするかの設定を行う初期値設定手段を含み、
    前記遊技機は、さらに、
    遊技媒体の払出を行う払出装置と、
    前記払出装置による払出動作を制御する払出制御用マイクロコンピュータが搭載された払出制御基板とを備え、
    前記遊技制御用マイクロコンピュータは、前記払出制御用マイクロコンピュータとの間でシリアル通信を行うシリアル通信回路を内蔵し、前記シリアル通信回路によるシリアル通信動作を制御する通信制御手段を含み、
    前記シリアル通信回路は、複数の割込み要求条件のいずれかが成立したことにより、前記通信制御手段に対して成立した割込み要求条件に応じた割込み要求を通知する割込み要求通知手段を含み、
    前記割込み要求通知手段が通知する割込み要求は、シリアル通信においてエラーが発生したことにより割込み要求条件が成立し、エラーの発生に対応した処理を前記通信制御手段に実行させるためのエラー割込み要求を含み、
    前記通信制御手段は、
    前記割込み要求通知手段により複数種類の割込み要求が同時に通知されたときに、前記エラー割込み要求に基づく割込み処理を、前記エラー割込み要求とは異なる種類の割込み要求に基づく処理に比べて優先して実行する割込み処理順序制御手段と、
    前記割込み要求通知手段により前記エラー割込み要求が通知されたことにより、前記エラー割込み要求に基づく割込み処理として、前記シリアル通信回路によるシリアル通信動作の実行を停止させるエラー割込み処理手段とを含む、
    ことを特徴とする遊技機。
  3. 可変表示の実行条件が成立した後に可変表示の開始条件が成立したことに基づいて、各々が識別可能な複数種類の識別情報を可変表示する可変表示装置を備え、識別情報の表示結果が特定表示結果となった後に遊技者にとって有利な特定遊技状態とする遊技機であって、
    遊技の進行を制御する遊技制御用マイクロコンピュータと、
    所定の周期の基準クロック信号を出力する基準クロック信号出力手段と、
    乱数を発生する乱数回路とが搭載された遊技制御基板を備え、
    前記乱数回路は、
    前記基準クロック信号出力手段からの基準クロック信号を分周して乱数生成用クロック信号を生成する乱数生成用クロック信号生成手段と、
    前記乱数生成用クロック信号生成手段により生成された乱数生成用クロック信号の入力に基づいて、前記可変表示における表示結果を前記特定表示結果とするか否かを判定する際に用いられる特定表示結果判定用数値データを、更新可能な所定の範囲において所定の初期値から所定の最終値まで、予め定められた順序に従って循環的に更新する特定表示結果判定用数値データ更新手段と、
    前記特定表示結果判定用数値データ更新手段により更新された特定表示結果判定用数値データを記憶する表示結果判定用数値記憶手段とを含み、
    前記遊技制御用マイクロコンピュータは、
    遊技機への電力供給が開始された後、前記乱数回路に前記乱数を発生させるための設定を行う乱数回路設定手段と、
    前記乱数回路設定手段による設定が行われた後、定期的に発生するタイマ割込み処理の実行を許可するタイマ割込み処理実行許可手段と、
    前記タイマ割込み処理の実行中において、前記可変表示の実行条件が成立したか否かを判定する実行条件判定手段と、
    前記実行条件判定手段により前記可変表示の実行条件が成立したと判定されたことに基づいて、前記表示結果判定用数値記憶手段から特定表示結果判定用数値データを読み出す表示結果判定用数値読出手段と、
    前記表示結果判定用数値読出手段により読み出された特定表示結果判定用数値データが所定の特定表示結果用判定値データと合致するか否かを判定することにより、前記可変表示における表示結果を前記特定表示結果とするか否かを判定する特定表示結果判定手段と、
    前記乱数生成用クロック信号生成手段により生成された乱数生成用クロック信号のレベルの変化を検出する信号レベル検出手段と、
    前記信号レベル検出手段により乱数生成用クロック信号のレベルの変化が所定期間以上検出されなかったことにより、前記乱数回路に異常が発生したことを検出する異常検出手段とを含み、
    前記乱数回路設定手段は、前記所定の初期値を予め定められた所定値とするか前記遊技制御用マイクロコンピュータごとに付与された固有の識別情報に基づく値とするかの設定を行う初期値設定手段を含み、
    前記遊技機は、さらに、
    遊技媒体の払出を行う払出装置と、
    前記払出装置による払出動作を制御する払出制御用マイクロコンピュータが搭載された払出制御基板とを備え、
    前記遊技制御用マイクロコンピュータは、前記払出制御用マイクロコンピュータとの間でシリアル通信を行うシリアル通信回路を内蔵し、前記シリアル通信回路によるシリアル通信動作を制御する通信制御手段を含み、
    前記シリアル通信回路は、複数の割込み要求条件のいずれかが成立したことにより、前記通信制御手段に対して成立した割込み要求条件に応じた割込み要求を通知する割込み要求通知手段を含み、
    前記割込み要求通知手段が通知する割込み要求は、シリアル通信においてエラーが発生したことにより割込み要求条件が成立し、エラーの発生に対応した処理を前記通信制御手段に実行させるためのエラー割込み要求を含み、
    前記通信制御手段は、
    前記割込み要求通知手段により複数種類の割込み要求が同時に通知されたときに、前記エラー割込み要求に基づく割込み処理を、前記エラー割込み要求とは異なる種類の割込み要求に基づく処理に比べて優先して実行する割込み処理順序制御手段と、
    前記割込み要求通知手段により前記エラー割込み要求が通知されたことにより、前記エラー割込み要求に基づく割込み処理として、前記シリアル通信回路によるシリアル通信動作の実行を停止させるエラー割込み処理手段とを含む、
    ことを特徴とする遊技機。
JP2005308004A 2005-10-24 2005-10-24 遊技機 Expired - Fee Related JP4734084B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005308004A JP4734084B2 (ja) 2005-10-24 2005-10-24 遊技機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005308004A JP4734084B2 (ja) 2005-10-24 2005-10-24 遊技機

Publications (2)

Publication Number Publication Date
JP2007111398A JP2007111398A (ja) 2007-05-10
JP4734084B2 true JP4734084B2 (ja) 2011-07-27

Family

ID=38094108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005308004A Expired - Fee Related JP4734084B2 (ja) 2005-10-24 2005-10-24 遊技機

Country Status (1)

Country Link
JP (1) JP4734084B2 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009056111A (ja) * 2007-08-31 2009-03-19 Daiman:Kk 遊技機
JP5160473B2 (ja) * 2009-02-26 2013-03-13 株式会社三共 遊技機
JP5160476B2 (ja) * 2009-02-26 2013-03-13 株式会社三共 遊技機
JP5160474B2 (ja) * 2009-02-26 2013-03-13 株式会社三共 遊技機
JP5160475B2 (ja) * 2009-02-26 2013-03-13 株式会社三共 遊技機
JP5160482B2 (ja) * 2009-03-05 2013-03-13 株式会社三共 遊技機
JP5160481B2 (ja) * 2009-03-05 2013-03-13 株式会社三共 遊技機
JP5265427B2 (ja) * 2009-03-24 2013-08-14 株式会社三共 遊技機
JP5654736B2 (ja) * 2009-05-01 2015-01-14 株式会社三共 遊技機
JP5597451B2 (ja) * 2010-06-07 2014-10-01 株式会社三共 スロットマシン
JP5363544B2 (ja) * 2011-09-12 2013-12-11 株式会社三共 遊技機
JP5881114B2 (ja) * 2012-09-21 2016-03-09 株式会社三共 遊技機
JP2013048959A (ja) * 2012-12-11 2013-03-14 Sankyo Co Ltd 遊技機
JP2013048955A (ja) * 2012-12-11 2013-03-14 Sankyo Co Ltd 遊技機
JP2013048956A (ja) * 2012-12-11 2013-03-14 Sankyo Co Ltd 遊技機
JP2013048958A (ja) * 2012-12-11 2013-03-14 Sankyo Co Ltd 遊技機
JP5616951B2 (ja) * 2012-12-11 2014-10-29 株式会社三共 遊技機
JP5616950B2 (ja) * 2012-12-11 2014-10-29 株式会社三共 遊技機
JP5779203B2 (ja) * 2013-04-19 2015-09-16 株式会社三共 遊技機
JP5643380B2 (ja) * 2013-04-30 2014-12-17 株式会社三共 遊技機
JP6393493B2 (ja) * 2013-07-18 2018-09-19 株式会社藤商事 遊技機
JP5843828B2 (ja) * 2013-09-10 2016-01-13 株式会社三共 遊技機
JP5843825B2 (ja) * 2013-09-10 2016-01-13 株式会社三共 遊技機
JP5890813B2 (ja) * 2013-09-10 2016-03-22 株式会社三共 遊技機
JP5843827B2 (ja) * 2013-09-10 2016-01-13 株式会社三共 遊技機
JP5800065B2 (ja) * 2014-06-16 2015-10-28 株式会社ソフイア 遊技機
JP5957119B2 (ja) * 2015-05-07 2016-07-27 株式会社三共 遊技機
JP6178886B2 (ja) * 2016-02-18 2017-08-09 株式会社三共 遊技機
JP6148374B2 (ja) * 2016-06-17 2017-06-14 株式会社三共 遊技機
JP6964749B2 (ja) * 2020-12-24 2021-11-10 株式会社ユニバーサルエンターテインメント 遊技機

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003265748A (ja) * 2002-03-13 2003-09-24 Sankyo Kk 遊技機
JP2003320097A (ja) * 2002-02-28 2003-11-11 Sanyo Product Co Ltd 遊技機
JP2004097576A (ja) * 2002-09-10 2004-04-02 Sankyo Kk 遊技機
JP2005168562A (ja) * 2003-12-08 2005-06-30 Samii Kk 弾球遊技機におけるハード乱数監視装置
JP2005237621A (ja) * 2004-02-26 2005-09-08 Sankyo Kk 遊技機

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003320097A (ja) * 2002-02-28 2003-11-11 Sanyo Product Co Ltd 遊技機
JP2003265748A (ja) * 2002-03-13 2003-09-24 Sankyo Kk 遊技機
JP2004097576A (ja) * 2002-09-10 2004-04-02 Sankyo Kk 遊技機
JP2005168562A (ja) * 2003-12-08 2005-06-30 Samii Kk 弾球遊技機におけるハード乱数監視装置
JP2005237621A (ja) * 2004-02-26 2005-09-08 Sankyo Kk 遊技機

Also Published As

Publication number Publication date
JP2007111398A (ja) 2007-05-10

Similar Documents

Publication Publication Date Title
JP4734084B2 (ja) 遊技機
JP4939790B2 (ja) 遊技機
JP5341958B2 (ja) 遊技機
JP5517632B2 (ja) 遊技機
JP4693567B2 (ja) 遊技機
JP2017196419A (ja) 遊技台
JP6308753B2 (ja) 遊技機
JP6124468B2 (ja) 遊技機および遊技用管理装置
JP2012200335A (ja) 遊技台
JP4776316B2 (ja) 遊技機
JP2007054440A (ja) 遊技機
JP2011062565A (ja) 遊技機
JP2015163278A (ja) 遊技台
JP2007105189A (ja) 遊技機
JP4757330B2 (ja) 遊技機
JP4693569B2 (ja) 遊技機
JP2015029552A (ja) 遊技台
JP2014030449A (ja) 遊技台
JP4262843B2 (ja) 遊技機
JP4757331B2 (ja) 遊技機
JP2007111095A (ja) 遊技機
JP6384900B2 (ja) 遊技機
JP6384899B2 (ja) 遊技機
JP2018102403A (ja) 遊技機
JP6954737B2 (ja) 遊技機

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110419

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110425

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4734084

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees