JP2014060526A - 撮像装置及びその制御方法 - Google Patents
撮像装置及びその制御方法 Download PDFInfo
- Publication number
- JP2014060526A JP2014060526A JP2012203294A JP2012203294A JP2014060526A JP 2014060526 A JP2014060526 A JP 2014060526A JP 2012203294 A JP2012203294 A JP 2012203294A JP 2012203294 A JP2012203294 A JP 2012203294A JP 2014060526 A JP2014060526 A JP 2014060526A
- Authority
- JP
- Japan
- Prior art keywords
- gain
- column offset
- column
- correction value
- setting value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】撮像感度の切り換え時における列オフセットの補正の特性劣化を抑え、動画撮影における感度追従レンジを拡大させることができる撮像装置を提供する。
【解決手段】CMOSイメージセンサから出力される画像信号を撮像感度に応じたゲインで増幅する増幅器と、画像信号を用いた加重平均による巡回演算を行って列毎の列オフセットの補正値を得る列オフセット検出回路と、増幅器で増幅された有効画素領域の画素に係る画像信号から対応する列の列オフセットの補正値を減算する列オフセット除去回路とを有し、撮像感度の切り換え時に、増幅器のゲインを撮像感度に応じて切り換えるとともに、増幅器におけるゲインの変化量に基づいて列オフセットの補正値を補正して列オフセット検出回路での巡回演算を行うようにして、撮像感度の切り換え時における列オフセットの補正の特性劣化を抑える。
【選択図】図5
【解決手段】CMOSイメージセンサから出力される画像信号を撮像感度に応じたゲインで増幅する増幅器と、画像信号を用いた加重平均による巡回演算を行って列毎の列オフセットの補正値を得る列オフセット検出回路と、増幅器で増幅された有効画素領域の画素に係る画像信号から対応する列の列オフセットの補正値を減算する列オフセット除去回路とを有し、撮像感度の切り換え時に、増幅器のゲインを撮像感度に応じて切り換えるとともに、増幅器におけるゲインの変化量に基づいて列オフセットの補正値を補正して列オフセット検出回路での巡回演算を行うようにして、撮像感度の切り換え時における列オフセットの補正の特性劣化を抑える。
【選択図】図5
Description
本発明は、撮像装置及びその制御方法に関する。
CCD(Charge Coupled Device)やCMOS(Complementary Metal Oxide Semiconductor)イメージセンサ等の固体撮像素子を用いて撮像した画像を記録及び再生する撮像装置がある。このような撮像装置において、静止画や動画の撮影に係る解像度や動作スピードの向上が求められている。
撮像素子の出力には、撮像素子の構造に起因する縦縞状のノイズとなる列オフセット成分のノイズが存在する。以下、列オフセットと呼ぶ。例えば、CCDにおいては、垂直転送レジスタの欠陥による縦縞ノイズや、強烈な光が入射した際に発生するスミア現象などが知られている。また、CMOSイメージセンサに代表されるX−Yアドレス型のイメージセンサは、一般に、光電変換素子を有する画素が行列状に配置され、選択された行の画素からの信号を、列毎に異なる垂直出力線を介して読み出す構造になっている。そのため、列毎の素子特性のばらつきによって列オフセットが発生しやすい。
図12は、一般的なCMOSイメージセンサの画素配列とセンサ出力との関係を模式的に示す説明図である。CMOSイメージセンサは、行列状に配置された複数の画素を有し、図12に示すように水平オプティカルブラック(以下、HOBとも呼ぶ)領域201、垂直オプティカルブラック(以下、VOBとも呼ぶ)領域202、及び有効画素領域203を有する。HOB領域201は、アルミ薄膜等により被写体からの光が遮光される画素が配置されている、数列から数十列の領域である。VOB領域202は、アルミ薄膜等により被写体からの光が遮光される画素が配置されている、数ラインから数十ラインの領域である。また、有効画素領域201は、被写体からの光が光電変換素子であるフォトダイオードに照射される有効画素が配置されている領域である。
図12において、センサ出力(VOB)及びセンサ出力(有効画素)の波形は、VOB領域202の画素に係る出力及び有効画素領域203の画素に係る出力をそれぞれ示しており、これらに重畳する列オフセットも模式的に示している。図12に示した例では、列204、205、206、207、208において、列オフセットによりセンサ出力が大きく変化している。
列オフセットは、HOB領域201、VOB領域202、及び有効画素領域203にかかわらず、読み出し経路を共通にもつ同じ列上の画素に係る出力に等しく発生する性質がある。そのため、センサ出力(VOB)により列オフセットを検出して、検出した列オフセットをセンサ出力(有効画素)から差し引くことで、センサ出力(有効画素)に重畳する列オフセットを除去することが可能である。図12に示した例では、列オフセットの検出期間(VOB領域202)として16ラインを設け、この16ラインの画素に係る出力を列毎に加算平均することによって、列オフセットのデータを算出している。列オフセットを検出するラインの画素に係る出力は、列オフセットだけでなくランダムノイズも含む。このランダムノイズ成分を抑圧して精度良く列オフセット成分のみを抽出するためには、十分な数の検出ライン数を確保することが望ましい。
しかしながら、動画撮影の場合には、読み出しフレーム内の検出ライン数を増やすと1フレームあたりの読み出し時間が増加して動画のフレームレートが低下する。そのため、動画撮影において、十分な数の検出ライン数を確保することは適切でない。そこで、動画撮影の場合には、少ない検出ラインの画素に係る出力から得られる列オフセットのデータをフレーム間で引き継いで巡回演算により平均化していく。そうすることでフレームレートの低下を抑えながら、複数フレームの読み出し時間を費やして列オフセットの精度を上げる方法が用いられる。
図13は、列オフセットの検出について説明するための図である。図13(a)が1フレーム目〜nフレーム目の各フレーム内に配された16ラインの列オフセットの検出期間(VOB領域210−1〜210−n)のラインデータが読み出される様態を示している。また、図13(b)が複数のフレームを費やして行われる列オフセットの算出に係る巡回演算の様態を示している。例えば、巡回係数Kを(1/64)としたとき、nフレーム目の巡回演算値Ynは、Yn←K・Xn+(1−K)・Yn-1となる。また、図14は、列オフセットとする巡回演算値Ynが初期値0からフレーム毎に行われる巡回演算の繰り返しにより算出されて所定の値に収束していく様態を示している。図14に示した例では、列オフセットとする巡回演算値Ynが、mフレームまでの期間においては画像上で縦すじが見えない許容範囲内に収束していないので、mフレームまでは画像上に縦すじが見えてしまう。
ところで、被写体が動的に刻々と変わる動画撮影では、常に撮影被写体の明るさを検出しながら適正な露出範囲内に維持する自動露出制御の機能が欠かせない。露出制御の手段としては、センサ前面に配されてセンサ受光量を光学的に制御する絞り、露光時間を制御する電子シャッター、及びセンサ出力を増幅するアンプ等の感度アップ手段等がある。特に、低照度の被写体に対しては露出不足を補うアンプ等の感度アップ手段が有効である。
しかし、動画撮影の途中でアンプのゲイン設定を切り換えて感度アップを行うと、設定されるゲインに依存して列オフセットのレベルが大きく変動する。そして、これまでの画像に係る出力に基づいて算出された列オフセットの補正値との間で誤差が生じてしまい、列オフセットの補正の精度が著しく低下する。そのため従来は、動画撮影の途中で感度変更が行われると、一旦、列オフセットの補正値を初期値0に戻して、図14に示した巡回演算による収束過程を再度経て、列オフセットの補正を行っていた。その結果、列オフセットの精度が感度変更後のすぐには元に戻らないために、画像が一時的に乱れて列オフセットによる縦すじが見えてしまうという弊害が発生する。そのため、動画撮影時に低照度の被写体に対して十分に感度アップを行うことができないという課題を有していた。
特許文献1には、下記技術が提案されている。撮像信号に重畳した列オフセットを検出してキャンセルするために、1水平期間分の画像データを記憶する記憶部を備え、固体撮像素子の垂直方向の光学的黒画素の画像データを水平期間積分して記憶する。そして、記憶している1水平期間の画像データを、有効画素データから減算することで重畳された列オフセットを除去することが提案されている。また、特許文献2には、センサの駆動モード切り換え時に、それまでに検出された列オフセットの検出結果に基づいて列オフセット補正を行うことで、列オフセットの検出及び補正に係る時間を短縮することが提案されている。
前述のように、動画撮影の途中で感度変更を行う場合に、列オフセットを高速かつ高精度に検出して、有効画素領域の画素に係る出力から列オフセットを除去する技術が必須である。本発明の目的は、撮像感度の切り換え時における列オフセットの補正の特性劣化を抑え、動画撮影における感度追従レンジを拡大することができる撮像装置及びその制御方法を提供することにある。
本発明に係る撮像装置は、動画像を撮影する撮像装置であって、光電変換素子を含む複数の画素が行列状に配され、前記複数の画素からの画像信号を出力する撮像素子と、前記撮像素子から出力された前記画像信号を、設定される撮像感度に応じたゲインで増幅する増幅手段と、前のフレームで得られた列毎の列オフセットの補正値と、前記増幅手段により増幅された、前記撮像素子における無効画素領域の同じ列上の画素に係る画像信号とを用いて加重平均による巡回演算を行い、列毎の列オフセットの補正値を得る列オフセット検出手段と、前記増幅手段により増幅された、前記撮像素子における有効画素領域の画素に係る画像信号から、前記列オフセット検出手段により得られた対応する列の列オフセットの補正値を減算する列オフセット除去手段と、前記撮像感度の切り換え時に、前記増幅手段を制御して前記ゲインを前記撮像感度に応じて切り換えさせるとともに、列オフセット検出手段を制御して列オフセットの補正値に前記増幅手段におけるゲインの変化量に基づいたゲイン補正値を乗じさせる制御手段とを有することを特徴とする。
本発明によれば、撮像感度の切り換え時に、ゲインの変化量に基づいたゲイン補正値が列オフセットの補正値に乗じられるので、撮像感度の切り換え時における列オフセットの補正の特性劣化を抑え、動画撮影中の感度追従レンジを拡大させることができる。
以下、本発明の実施形態を図面に基づいて説明する。
図1は、本発明の一実施形態に係る撮像装置の構成例を示すブロック図である。
図1において、レンズ101は、被写体からの光を撮像素子であるCMOSイメージセンサ103の撮像面に結像させる。絞り102は、CMOSイメージセンサ103の受光量を光学的に制御する。
図1は、本発明の一実施形態に係る撮像装置の構成例を示すブロック図である。
図1において、レンズ101は、被写体からの光を撮像素子であるCMOSイメージセンサ103の撮像面に結像させる。絞り102は、CMOSイメージセンサ103の受光量を光学的に制御する。
CMOSイメージセンサ103は、行列状に配置された複数の画素を有し、光信号を光電変換して電気信号に変換する。CMOSイメージセンサ103は、図12に示したCMOSイメージセンサと同様に、無効画素領域である水平オプティカルブラック(HOB)領域及び垂直オプティカルブラック(VOB)領域と、有効画素領域とを有する。HOB領域及びVOB領域には、アルミ薄膜等により被写体からの光が遮光される画素が配置されている。HOB領域は、数列から数十列の領域であり、VOB領域は、数ラインから数十ラインの領域である。また、有効画素領域には、被写体からの光が光電変換素子に照射される有効画素が配置されている。
同期信号発生器(SSG)104は、水平同期信号HD及び垂直同期信号VDを生成する。タイミングジェネレータ(TG)105は、CMOSイメージセンサ103を駆動させる各種制御信号を、水平同期信号HD及び垂直同期信号VDに同期して発生させる。また、タイミングジェネレータ105は、A/D変換器107を駆動させる制御信号を発生させる。増幅器(PGA)106は、CMOSイメージセンサ103から出力されたアナログ信号を、所定のゲインで増幅し出力する。増幅器106におけるゲインは、システムコントローラ110からのゲイン制御信号CTL1に基づいて、プログラマブルに可変することができ、撮像感度に応じて所望の設定値に切り換えられる。A/D変換器107は、アナログの画像信号をデジタルの画像信号(画像データ)に変換する。
列オフセット検出回路108は、A/D変換器107から出力された画像データ中に含まれる列オフセット成分を、VOB領域の画像データに基づいて抽出し検出する。列オフセット除去回路111は、列オフセット検出回路108により検出された列オフセット成分を有効画素領域の画像データから減算することで、有効画素領域の画像データから列オフセットを除去する。ウィンドウ回路109は、列オフセット検出回路108及び列オフセット除去回路111を駆動する制御信号を生成する。ウィンドウ回路109は、例えば列オフセットの垂直検出期間(領域)を指示する垂直検出ウィンドウ信号VWDET、及び列オフセットの垂直補正期間(領域)を指示する垂直補正ウィンドウ信号VWCOLを生成する。また、ウィンドウ回路109は、列オフセットの水平検出期間(領域)や列オフセットの水平補正期間(領域)を指示する水平ウィンドウ信号HWINを生成する。
システムコントローラ110は、撮像装置が有する各回路を制御して動作モードやパラメータを決定する。信号処理回路112は、画像データに対して補間処理や色変換処理を行う。また、信号処理回路112は、例えば画像データに対して縮小処理や拡大処理等の変倍処理を行って表示デバイスに表示可能な画像データに変換を行ったり、記録デバイスにあわせてJPEG画像等に変換を行ったりするようにしても良い。
図2は、本実施形態におけるCMOSイメージセンサ103の内部構成例を示す回路図である。図2においては、説明の便宜上、水平方向(行方向)及び垂直方向(列方向)に配置された一部の画素、及び画素から信号を読み出すための信号線及び読み出し回路の一部を示している。しかし、本実施形態におけるCMOSイメージセンサ103は、光電変換素子を含む複数の画素が行列状に配置され、各画素から信号を読み出すための信号線及び読み出し回路を有する。なお、以下では、図2に回路構成を示した画素が、m行目、n列目〜(n+2)列目の画素であるとして説明する。
図2において、垂直走査回路300は、画素配列から特定の読み出し行を選択するための回路である。画素308の各々は、リセットトランジスタ301、転送トランジスタ302、フォトダイオード303、フローティングディフュージョン304、選択トランジスタ305、及び画素ソースフォロア306を有する。
リセットトランジスタ301a〜301cは、フォトダイオード303a〜303cに蓄積された光信号電荷やフローティングディフュージョン304a〜304cの電位をリセットするためのトランジスタである。リセットトランジスタ301a〜301cは、m行目のリセット信号線312を介して供給されるリセットパルスPRES_mによりオン/オフ(導通/非導通)が制御される。転送トランジスタ302a〜302cは、フォトダイオード303a〜303cに蓄積された光信号電荷をフローティングディフュージョン304a〜304cに転送する。転送トランジスタ302a〜302cは、m行目の転送信号線313を介して供給される転送パルスPTX_mによりオン/オフ(導通/非導通)が制御される。
フォトダオード303a〜303cは、光電変換素子であり、光電変換により入射光に応じた光信号電荷を生成し蓄積する。フローティングディフュージョン(以下、FDとも呼ぶ)304a〜304cは、光信号電荷をFD電位に転換する。選択トランジスタ305a〜305cは、特定行を選択して画素ソースフォロア306a〜306cを作動させてFD304a〜304cのFD電位を垂直出力線(列出力線)324a〜324cに読み出すためのトランジスタである。選択トランジスタ305a〜305cは、m行目の行選択線311を介して供給される行選択パルスPSEL_mによりオン/オフ(導通/非導通)が制御される。画素ソースフォロア306a〜306cは、FD304a〜304cのFD電位を垂直出力線(列出力線)324a〜324cに読み出すバッファアンプである。
列アンプ(増幅回路)325a〜325cは、垂直出力線(列出力線)324a〜324cが接続され、垂直出力線(列出力線)324a〜324cに読み出された信号を増幅する。また、列アンプ325a〜325cには、信号線307を介して信号増幅用の基準として用いる基準電圧Vrefが供給されている。サンプルホールド(以下、S/Hとも呼ぶ)回路309a〜309cは、N信号(ノイズ信号)を記憶し、S/H回路310a〜310cは、S信号(光信号成分)を記憶する。なお、S信号は、N信号にフォトダイオード303a〜303cで発生した光信号電荷による信号が加わったものである。S/H回路309a〜309cは、信号線314を介して供給される制御信号PTNによって制御されるスイッチを介して列アンプ325a〜325cに接続される。また、S/H回路310a〜310cは、信号線315を介して供給される制御信号PTSによって制御されるスイッチを介して列アンプ325a〜325cに接続される。制御信号PTNは、S/H回路309a〜309cへの読み出し期間を決定する信号であり、制御信号PTSは、S/H回路310a〜310cへの読み出し期間を決定する信号である。
トランジスタ316a〜316cは、各列のS/H回路309a〜309cの出力(N信号)を水平出力線320に選択して読み出すためのトランジスタである。また、トランジスタ317a〜317cは、各列のS/H回路310a〜310cの出力(S信号)を水平出力線321に選択して読み出すためのトランジスタである。トランジスタ316a〜316c、317a〜317cは、特定の読み出し列を選択する水平走査回路319から出力されるn列目〜(n+2)列目の選択信号Hn〜Hn+2によりオン/オフ(導通/非導通)が制御される。差動回路323は、水平出力線320、321からの信号を受けて、その差分を演算しCMOSイメージセンサ103の出力VOUTとして出力する。
次に、本実施形態におけるCMOSイメージセンサ103における読み出し動作について説明する。図3は、本実施形態における読み出し動作の一例を示すタイミングチャートである。
撮影動作が開始されて、フォトダイオード303に光が入射されると、光信号電荷が発生し蓄積が開始される。垂直走査回路300により順次に各行の走査が行われていき、m行目の走査に至ると、行選択パルスPSEL_mがハイレベルになるとともに、リセットパルスPRES_mがハイレベルになってFD304の信号(FD電位)がリセットされる。これにより、リセットノイズを含むノイズレベルが、画素ソースフォロワ306を通して垂直出力線(列出力線)324へ読み出される。そして、垂直出力線(列出力線)324に読み出されたノイズレベルと基準電圧Vrefとの差分が、列アンプ325にて増幅された後、N信号として出力される。この出力されたN信号が、制御信号PTNがハイレベルである期間にS/H回路309に記憶される。
その後、転送パルスPTX_mがハイレベルになり、フォトダイオード303にて発生し蓄積された光信号電荷が、FD304に読み出され、さらに画素ソースフォロワ306を通して垂直出力線(列出力線)324へ読み出される。そして、垂直出力線(列出力線)324に読み出されたノイズレベルを含む光信号成分と基準電圧Vrefとの差分が、列アンプ325にて増幅された後、S信号として出力される。この出力されたS信号が、制御信号PTSがハイレベルである期間にS/H回路310に記憶される。
S/H回路309に記憶された各列のm行目のN信号は、水平走査回路319から出力される選択信号Hn〜Hn+2により制御されるトランジスタ316を介して、水平出力線320に列毎に順次読み出される。同様にして、S/H回路310に記憶された各列のm行目のS信号は、水平走査回路319から出力される選択信号Hn〜Hn+2により制御されるトランジスタ317を介して、水平出力線321に列毎に順次読み出される。水平出力線320、321に列毎に並列して読み出されたm行目のN信号とS信号とは、差動信号としてそれぞれ差動回路323に入力されて、その差動出力がCMOSイメージセンサ103のセンサ出力VOUTとして出力される。
ここで、S信号は、N信号にフォトダイオード303で発生した光信号電荷による信号が加わったものであるので、差動回路323にてS信号とN信号との差動動作を行うことでCDS(Correlated Double Sampling)動作が行われる。そして、CMOSイメージセンサ103のセンサ出力VOUTからは、撮像素子に起因するリセットノイズや1/fノイズが除去される。CMOSイメージセンサ103からは、列オフセットに加えて画素欠陥ノイズ及びRTS(Random Telegraph Signal)ノイズが重畳された撮像信号が、センサ出力VOUTとして出力される。
次に、本実施形態に係る撮像装置の動作について説明する。図4は、本実施形態に係る撮像装置の動作における主要な各部のタイミング信号及びこれらのタイミング信号に同期して出力されたセンサ出力を示した説明図である。
タイミングジェネレータ105は、同期信号発生器104にて生成される水平同期信号HD及び垂直同期信号VDからCMOSイメージセンサ103を駆動する各種制御信号を生成する。CMOSイメージセンサ103は、タイミングジェネレータ105による制御信号のタイミングで、レンズ101及び絞り102を通過した光信号を電気信号へと変換する。CMOSイメージセンサ103から読み出されたアナログの画像信号は、設定されたゲインで増幅器106により増幅された後、A/D変換器107においてアナログの画像信号からデジタルの画像信号(画像データ)に変換される。A/D変換器107での変換により得られたデジタルの画像信号(画像データ)は、列オフセット検出回路108及び列オフセット除去回路111へ出力される。
ウィンドウ回路109は、水平同期信号HD及び垂直同期信号VDを参照して、列オフセット検出回路108及び列オフセット除去回路111を駆動する各種制御信号を生成する。ウィンドウ回路109は、VOB領域における列オフセットの垂直検出期間を指示する垂直検出ウィンドウ信号VWDETと水平検出期間を指示する水平ウィンドウ信号HWINを生成して列オフセット検出回路108に供給する。また、ウィンドウ回路109は、有効画素領域における列オフセットの垂直補正期間(除去期間)を指示する垂直補正ウィンドウ信号VWCOLと水平補正期間(除去期間)を指示する水平ウィンドウ信号HWINを生成して列オフセット除去回路111に供給する。
図4に示した例では、VOB領域における列オフセットの垂直検出期間は40ラインに相当する期間であり、その期間だけ垂直検出ウィンドウ信号VWDETがアサートされる。また、有効画素領域における列オフセットの垂直補正期間(除去期間)は960ラインに相当する期間であり、その期間だけ垂直補正ウィンドウ信号VWCOLがアサートされる。また、列オフセットの検出や補正(除去)を行う水平方向についての期間は、水平ウィンドウ信号HWINがアサートされる。VOB領域のうち、垂直検出ウィンドウ信号VWDETがアサートされ、かつ水平ウィンドウ信号HWINがアサートされている領域が、列オフセットの検出領域401となる。また、有効画素領域のうち、垂直補正ウィンドウ信号VWCOLがアサートされ、かつ水平ウィンドウ信号HWINがアサートされている領域が、列オフセットの補正領域402となる。
列オフセット検出回路108は、ウィンドウ回路109からの垂直検出ウィンドウ信号VWDET及び水平ウィンドウ信号HWINに従って、VOB領域の画像データを用いて加重平均による巡回演算を行い列毎に列オフセットのデータ(補正値)を算出する。列オフセット除去回路111は、ウィンドウ回路109からの垂直補正ウィンドウ信号VWCOL及び水平ウィンドウ信号HWINに従って、列オフセット検出回路108により列毎に算出された列オフセットのデータを有効画素領域の画像データから減算する。これにより、有効画素領域の画像データから列オフセットが除去される。列オフセット除去回路111から出力された画像データは、信号処理回路112において信号処理されて、表示デバイスや記録デバイスに適合する画像データへと変換される。
CMOSイメージセンサ103は、前述したようにX−Yアドレス型の読み出し構造に起因して、信号読み出し時に列毎の素子特性のばらつきによって列毎に異なるオフセットがのる、いわゆる、画素信号値の列オフセットが発生しやすい。この列オフセットは、VOB領域、HOB領域、有効画素領域にかかわらず、読み出し経路を共通にもつ同じ列上に等しく発生する性質がある。図4に例示したように、例えば列403、404、405、406、407のセンサ出力(有効画素)は、対応する列のセンサ出力(VOB)に含まれる列オフセットと同様の列オフセットを含む。したがって、無効画素領域であるVOB領域の画素データから列毎に列オフセットのデータを算出し、有効画素領域の画像データから、対応する列の列オフセットのデータを減算することで、列オフセットが除去された画像信号(画像データ)を得ることができる。
本実施形態における撮像装置では、動画撮影時における撮像感度の切り換えによる列オフセット補正の特性劣化を抑えて、利用可能な感度切り換えレンジの拡大を図る。これを可能にする列オフセット補正に係る構成について説明する。図5は、本実施形態における列オフセット検出回路108の回路構成例を示す図である。
図5において、入力端子DETINより列オフセット検出回路108に入力された撮像信号500(Xn)は、第1の乗算器(第1の係数K1)501に入力される。第1の乗算器501は、入力される撮像信号500(Xn)に第1の係数K1を乗じて、演算結果を出力する。第1の乗算器501の出力及び第2の乗算器(第2の係数K2)503の出力は、加算器502に入力される。加算器502は、第1の乗算器501の出力及び第2の乗算器503の出力を加算し、加算結果を出力する。加算器502の出力は、ラインメモリ506に入力されて記憶される。ラインメモリ506の出力は、ゲインが可変な増幅器504に入力されるとともに、列オフセット検出回路108の出力505として出力端子DETOUTより出力される。
増幅器504は、システムコントローラ110から供給されるゲイン制御信号507(CTL2)により設定される所望のゲイン(ゲイン補正値)で、ラインメモリ506の出力を増幅して出力する。増幅器504の出力は、第2の乗算器503に入力される。第2の乗算器503は、増幅器504の出力に第2の係数K2を乗じて、演算結果を出力する。また、列オフセット検出回路108には、ウィンドウ回路109より列オフセットの垂直検出期間(領域)を指示する垂直検出ウィンドウ信号508(VWDET)及び水平検出期間(領域)を指示する水平ウィンドウ信号509(HWIN)が供給されている。列オフセット検出回路108は、垂直検出ウィンドウ信号508(VWDET)及び水平ウィンドウ信号509(HWIN)により特定される領域について、列オフセットのデータを算出するための演算を行う。
次に、図5に示した列オフセット検出回路108の動作について説明する。
列オフセット検出回路108に入力された撮像信号500(Xn)が、乗算器501、503、加算器502、増幅器504、及びラインメモリ506で構成される巡回積分回路に入力されて、垂直データ間の巡回演算が行われる。巡回積分回路による巡回演算は、垂直検出ウィンドウ信号(VWDET)及び水平ウィンドウ信号(HWIN)により示された列オフセット検出領域内について、水平画素毎に順次行われて巡回演算値(Yn)が算出される。
列オフセット検出回路108に入力された撮像信号500(Xn)が、乗算器501、503、加算器502、増幅器504、及びラインメモリ506で構成される巡回積分回路に入力されて、垂直データ間の巡回演算が行われる。巡回積分回路による巡回演算は、垂直検出ウィンドウ信号(VWDET)及び水平ウィンドウ信号(HWIN)により示された列オフセット検出領域内について、水平画素毎に順次行われて巡回演算値(Yn)が算出される。
巡回演算値(Yn)を求める巡回演算の演算式は、(式1)で示される。なお、(式1)においてサフィックスnは、巡回演算の回数を表しており、1ライン毎に更新される。
巡回係数 :K1、K2(=1−K1)
巡回演算値:Yn←K1・Xn+K2・Yn-1 …(式1)
例えば、巡回係数としてK1=(1/64)、K2=(63/64)が設定された場合には、1対63の比率で、入力された撮像信号(Xn)に対して加重平均による演算が巡回的に繰り返される。
巡回係数 :K1、K2(=1−K1)
巡回演算値:Yn←K1・Xn+K2・Yn-1 …(式1)
例えば、巡回係数としてK1=(1/64)、K2=(63/64)が設定された場合には、1対63の比率で、入力された撮像信号(Xn)に対して加重平均による演算が巡回的に繰り返される。
ラインメモリ506は、水平ウィンドウ信号(HWIN)で示される1水平データ分の画素データを保持することができ、水平画素毎に(列毎に個別に)値を有する巡回演算値(Yn)が逐次、更新されて記録される。垂直検出ウィンドウ信号(VWDET)がアサートされている期間での複数回の巡回演算を経た後にラインメモリ506に記録・保持された巡回演算値が、検出された列オフセットのデータとされる。列オフセットのデータとしてラインメモリ506に保持された巡回演算値が、垂直補正ウィンドウ信号(VWCOL)がアサートされている期間に列オフセット除去回路111に読み出され、動画の各フレーム毎に列オフセットの除去が行われる。
以下、本実施形態に係る撮像装置での動画撮影において撮像感度の切り換え時の列オフセット補正値に係るゲイン補正方法について説明する。
<第1の補正方法>
図6は、本実施形態における撮像装置において、動画撮影の途中で増幅器106のゲインの設定を切り換えることで撮像感度の切り換えを行ったときの列オフセット補正値に係るゲイン補正の一例を説明するための図である。ゲイン制御信号CTL1による増幅器106のゲイン設定値を図6(a)に示し、ゲイン制御信号CTL2による列オフセット検出回路108内の増幅器504のゲイン設定値を図6(b)に示している。図6(a)において、縦軸はシステムコントローラ110により指示されたゲイン制御信号CTL1によるゲイン設定値であり、横軸は動画のフレーム数を示している。また、図6(b)において、縦軸はシステムコントローラ110により指示されたゲイン制御信号CTL2によるゲイン設定値であり、横軸は図6(a)と同じく動画のフレーム数を示している。
図6は、本実施形態における撮像装置において、動画撮影の途中で増幅器106のゲインの設定を切り換えることで撮像感度の切り換えを行ったときの列オフセット補正値に係るゲイン補正の一例を説明するための図である。ゲイン制御信号CTL1による増幅器106のゲイン設定値を図6(a)に示し、ゲイン制御信号CTL2による列オフセット検出回路108内の増幅器504のゲイン設定値を図6(b)に示している。図6(a)において、縦軸はシステムコントローラ110により指示されたゲイン制御信号CTL1によるゲイン設定値であり、横軸は動画のフレーム数を示している。また、図6(b)において、縦軸はシステムコントローラ110により指示されたゲイン制御信号CTL2によるゲイン設定値であり、横軸は図6(a)と同じく動画のフレーム数を示している。
図6に示す例では、システムコントローラ110は、図6(a)に示すように、ゲイン制御信号CTL1により増幅器106のゲイン設定値を制御する。すなわち、システムコントローラ110は、0フレーム目〜9フレーム目の間において、増幅器106のゲイン設定値を撮像感度であるISO200に相当する設定値である2倍に設定する。10フレーム目で、システムコントローラ110は、撮像感度をISO400に切り換えるために増幅器106のゲイン設定値をISO400に相当する設定値である4倍に切り換え、10フレーム目〜19フレーム目の間で、その値を保持する。20フレーム目で、システムコントローラ110は、撮像感度をISO800に切り換えるために増幅器106のゲイン設定値をISO800に相当する設定値である8倍に切り換え、20フレーム目〜29フレーム目の間で、その値を保持する。30フレーム目で、システムコントローラ110は、撮像感度をISO100に切り換えるために増幅器106のゲイン設定値をISO100に相当する設定値である1倍に切り換え、30フレーム目〜39フレーム目の間で、その値を保持する。40フレーム目で、システムコントローラ110は、撮像感度をISO400に切り換えるために増幅器106のゲイン設定値をISO400に相当する設定値である4倍に切り換える。
ゲイン制御信号CTL2による列オフセット検出回路108内の増幅器504のゲイン設定値(ゲイン補正値)は、図6(b)に示すようにゲイン制御信号CTL1による増幅器106のゲイン設定値に連動して切り換えられる。列オフセット検出回路108内の増幅器504のゲイン設定値(ゲイン補正値)は、増幅器106のゲイン設定値の変化量ΔGAINに対応しており、例えば変化量ΔGAINに比例した値である。ここで、ゲイン設定値の変化量ΔGAINは、(1フレーム前における増幅器106のゲイン設定値)/(現フレームにおける増幅器106のゲイン設定値)である。
10フレーム目で、増幅器106のゲイン設定値が2倍から4倍に切り換わるのに連動して、システムコントローラ110は、同時に列オフセット検出回路108内の増幅器504のゲイン設定値(ゲイン補正値)を2倍に設定する。このとき、列オフセット検出回路108内の増幅器504のゲイン設定値は、10フレーム目の最初の1ライン目の巡回演算時のみ2倍に切り換わり、通常は1倍を保持する。以降も同様に、システムコントローラ110は、増幅器106のゲイン設定値の変化量ΔGAINに対応して、増幅器504のゲイン設定値(ゲイン補正値)を切り換える。すなわち、システムコントローラ110は、増幅器504のゲイン設定値を、20フレーム目の最初の1ライン目に2倍に切り換え、30フレーム目の最初の1ライン目に(1/8)倍に切り換え、40フレーム目の最初の1ライン目に4倍に切り換える。このように列オフセット検出回路108内の増幅器504のゲイン設定値を、増幅器106のゲイン設定値に連動して切り換えることにより、動画撮影中のゲイン切り換えによる列オフセット値のずれ量を小さくする。これにより、列オフセットが視認できなくなるまでの巡回演算の回数が少なくなり、動画撮影中の撮像感度の切り換え時における列オフセットの補正の特性劣化を抑えることができ、感度追従レンジを拡大させることができる。
図7は、ゲイン制御信号CTL1によるゲイン設定値の変化量ΔGAINと、ゲイン制御信号CTL2によるゲイン設定値との関係の一例を示す図である。図7において、横軸はゲイン制御信号CTL1による増幅器106のゲイン設定値の変化量ΔGAINであり、縦軸はゲイン制御信号CTL2による列オフセット検出回路108内の増幅器504のゲイン設定値である。
ところで、図14に示した巡回演算の収束特性から明らかなように、動画像上で列オフセットが視認できなくなるまでには所定の回数の巡回演算が必要である。必要な巡回演算の回数は、列オフセットの収束値に対する巡回演算の初期値のずれ量によって決まる。本実施形態では、列オフセット検出回路108内の増幅器504のゲイン設定値を、増幅器106のゲイン設定値に連動して切り換えることにより、動画撮影中のゲイン切り換えによる列オフセット値のずれ量を小さくする。しかし、ゲイン制御信号CTL2によるゲイン設定値とゲイン制御信号CTL1によるゲイン設定値との間には、わずかではあるが誤差があり、前述の列オフセットのずれ量はゼロとはならない。一方、増幅器106のゲイン設定値の変化量が小さければ、その直前までに演算された列オフセット値とのずれ量も小さく、列オフセットが視認できなくなるまでの巡回演算の回数も少なくて良い。このとき、動画像上に現れる列オフセットの誤差による縦すじもほとんど問題にはならない。
そこで、ゲイン制御信号CTL1によるゲイン設定値の変化量ΔGAINに対して所定の閾値を設け、その閾値範囲内ではゲイン制御信号CTL2によるゲイン設定値の切り換えを行わないように制御しても良い。例えば、図7に示すように、ゲイン制御信号CTL1によるゲイン設定値の変化量ΔGAINに対して所定の閾値として(1/2)及び2を設定する。そして、変化量ΔGAINが(1/2)以上で2以下である場合には、ゲイン制御信号CTL2によるゲイン設定値の切り換えを行わずに1倍とする。この場合には、図6に示した例では、10フレーム目及び20フレーム目でのゲイン制御信号CTL2による列オフセット検出回路108内の増幅器504のゲイン設定値の2倍への切り換え動作は行われない。このようにすることで、ゲイン制御信号CTL2によるゲイン設定値の不要な切り換え動作を避けて、ゲイン制御信号CTL2によるゲイン設定値とゲイン制御信号CTL1によるゲイン設定値との間の誤差の影響を回避することができる。
<第2の補正方法>
増幅器106のゲイン設定値の切り換えを行うとき、そのゲイン設定値の絶対量が小さければ、その直前までに演算された列オフセット値とのずれ量も小さく、列オフセットが視認できなくなるまでの巡回演算の回数も少なくて良い。このときも、動画像上に現れる列オフセットの誤差による縦すじもほとんど問題にはならない。そこで、第2の補正方法では、ゲイン制御信号CTL1によるゲイン設定値の絶対値に対して所定の閾値を設け、その閾値以下ではゲイン制御信号CTL2によるゲイン設定値の切り換えを行わないように制御する。
増幅器106のゲイン設定値の切り換えを行うとき、そのゲイン設定値の絶対量が小さければ、その直前までに演算された列オフセット値とのずれ量も小さく、列オフセットが視認できなくなるまでの巡回演算の回数も少なくて良い。このときも、動画像上に現れる列オフセットの誤差による縦すじもほとんど問題にはならない。そこで、第2の補正方法では、ゲイン制御信号CTL1によるゲイン設定値の絶対値に対して所定の閾値を設け、その閾値以下ではゲイン制御信号CTL2によるゲイン設定値の切り換えを行わないように制御する。
図8は、第2の補正方法による列オフセット補正値に係るゲイン補正の一例を説明するための図である。ゲイン制御信号CTL1による増幅器106のゲイン設定値を図8(a)に示し、ゲイン制御信号CTL2による列オフセット検出回路108内の増幅器504のゲイン設定値を図8(b)に示している。図8(a)において、縦軸はシステムコントローラ110により指示されたゲイン制御信号CTL1によるゲイン設定値であり、横軸は動画のフレーム数を示している。また、図8(b)において、縦軸はシステムコントローラ110により指示されたゲイン制御信号CTL2によるゲイン設定値であり、横軸は図8(a)と同じく動画のフレーム数を示している。
図8に示す例では、システムコントローラ110は、図8(a)に示すように、ゲイン制御信号CTL1により増幅器106のゲイン設定値を制御する。すなわち、システムコントローラ110は、0フレーム目〜9フレーム目の間において、増幅器106のゲイン設定値を撮像感度であるISO100に相当する設定値である1倍に設定する。10フレーム目で、システムコントローラ110は、撮像感度をISO200に切り換えるために増幅器106のゲイン設定値をISO200に相当する設定値である2倍に切り換え、10フレーム目〜19フレーム目の間で、その値を保持する。20フレーム目で、システムコントローラ110は、撮像感度をISO400に切り換えるために増幅器106のゲイン設定値をISO400に相当する設定値である4倍に切り換え、20フレーム目〜29フレーム目の間で、その値を保持する。30フレーム目で、システムコントローラ110は、撮像感度をISO800に切り換えるために増幅器106のゲイン設定値をISO800に相当する設定値である8倍に切り換え、30フレーム目〜39フレーム目の間で、その値を保持する。40フレーム目で、システムコントローラ110は、撮像感度をISO200に切り換えるために増幅器106のゲイン設定値をISO200に相当する設定値である2倍に切り換え、40フレーム目〜49フレーム目の間で、その値を保持する。50フレーム目で、システムコントローラ110は、撮像感度をISO100に切り換えるために増幅器106のゲイン設定値をISO100に相当する設定値である1倍に切り換える。
ゲイン制御信号CTL2による列オフセット検出回路108内の増幅器504のゲイン設定値は、図8(b)に示すようにゲイン制御信号CTL1による増幅器106のゲイン設定値に連動してゲイン設定値の変化量ΔGAINに対応し切り換えられる。なお、図8に示した例では、ゲイン制御信号CTL1による増幅器106のゲイン設定値の絶対量に対して所定の閾値として0及び4を設定している。そして、増幅器106のゲイン設定値が0以上で4以下である場合には、ゲイン制御信号CTL2による列オフセット検出回路108内の増幅器504のゲイン設定値の切り換えを行わずに1倍とする。したがって、10フレーム目で増幅器106のゲイン設定値が2倍に切り換わり、20フレーム目で増幅器106のゲイン設定値が4倍に切り換わるが、列オフセット検出回路108内の増幅器504のゲイン設定値は1倍を保持する。そして、30フレーム目で、増幅器106のゲイン設定値が8倍に切り換わるのに連動して、システムコントローラ110は、同時に列オフセット検出回路108内の増幅器504のゲイン設定値を2倍に設定する。このとき、列オフセット検出回路108内の増幅器504のゲイン設定値は、30フレーム目の最初の1ライン目の巡回演算時のみ2倍に切り換わり、通常は1倍を保持する。このように、増幅器106のゲイン設定値が所定の閾値より大きい場合、そのゲイン設定値に連動して列オフセット検出回路108内の増幅器504のゲイン設定値を切り換えることにより、動画撮影中のゲイン切り換えによる列オフセット値のずれ量を小さくする。これにより、列オフセットが視認できなくなるまでの巡回演算の回数が少なくなり、動画撮影中の撮像感度の切り換え時における列オフセットの補正の特性劣化を抑えることができ、感度追従レンジを拡大させることができる。
また、図8に示したように、ゲイン制御信号CTL2による列オフセット検出回路108内の増幅器504のゲイン設定値の切り換えにヒステリシス特性を持たせるようにしても良い。例えば、撮像感度がISO400以下の領域で撮像感度の切り換えの方向が感度アップ(ゲイン設定値の変化量が1倍以上)の場合のみ、ゲイン制御信号CTL2による増幅器504のゲイン設定値の切り換えを行わないようにする。一方、撮像感度がISO400以下の領域であっても、撮像感度の切り換えの方向が感度ダウン(ゲイン設定値の変化量が1倍未満)の場合には、増幅器106のゲイン設定値の切り換えに連動して、増幅器504のゲイン設定値の切り換えを行う。すなわち、40フレーム目で、増幅器106のゲイン設定値が8倍から2倍に切り換わるのに連動して、システムコントローラ110は、40フレーム目の最初の1ライン目に増幅器504のゲイン設定値を(1/4)倍に設定する。また、50フレーム目で、増幅器106のゲイン設定値が2倍から1倍に切り換わるのに連動して、システムコントローラ110は、50フレーム目の最初の1ライン目に増幅器504のゲイン設定値を(1/2)倍に設定する。なお、前述した例に限らず、撮像感度の切り換えの方向が感度アップ又は感度ダウンの一方では、ゲイン制御信号CTL2によるゲイン設定値の切り換えを行わず、他方では、ゲイン制御信号CTL2によるゲイン設定値の切り換えを行うものを含む。
第2の補正方法によれば、ゲイン制御信号CTL2によるゲイン設定値の不要な切り換え動作を避けて、ゲイン制御信号CTL2によるゲイン設定値とゲイン制御信号CTL1によるゲイン設定値との間の誤差の影響を回避することができる。
<第3の補正方法>
増幅器106のゲイン設定値の変化量が小さければ、その直前までに演算された列オフセット値とのずれ量も小さく、許容範囲に収束するまでの巡回演算の回数も少なくて良いため、動画像上に現れる列オフセットの誤差による縦すじもほとんど問題にはならない。第3の補正方法では、この特質を利用して動画撮影中の感度切り換えレンジの拡大を図る。第3の補正方法では、ゲイン制御信号CTL1、CTL2による増幅器106、504のゲイン設定値の変化量に所定の制限を設けて、この制限を超えないようにして増幅器106、504のゲイン設定値を変化させる。
増幅器106のゲイン設定値の変化量が小さければ、その直前までに演算された列オフセット値とのずれ量も小さく、許容範囲に収束するまでの巡回演算の回数も少なくて良いため、動画像上に現れる列オフセットの誤差による縦すじもほとんど問題にはならない。第3の補正方法では、この特質を利用して動画撮影中の感度切り換えレンジの拡大を図る。第3の補正方法では、ゲイン制御信号CTL1、CTL2による増幅器106、504のゲイン設定値の変化量に所定の制限を設けて、この制限を超えないようにして増幅器106、504のゲイン設定値を変化させる。
図9は、第3の補正方法による列オフセット補正値に係るゲイン補正の一例を説明するための図である。ゲイン制御信号CTL1による増幅器106のゲイン設定値を図9(a)に示し、ゲイン制御信号CTL2による列オフセット検出回路108内の増幅器504のゲイン設定値を図9(b)に示している。図9(a)において、縦軸はシステムコントローラ110により指示されたゲイン制御信号CTL1によるゲイン設定値であり、横軸は動画のフレーム数を示している。また、図9(b)において、縦軸はシステムコントローラ110により指示されたゲイン制御信号CTL2によるゲイン設定値であり、横軸は動画のフレーム数を示している。
例えば、図9に示すように、撮像感度をISO100からISO3200に切り換えるために、ISO100に相当するゲイン設定値である1倍からISO3200に相当するゲイン設定値である32倍に切り換える場合に、一度のゲイン切り換えでは行わない。例えば、図9(b)に示すように、ゲイン制御信号CTL2によるゲイン設定値の上限に所定の制限(ここでは4倍)を設けて、4倍を超えないように4倍→4倍→2倍という具合に3回に分けて32倍となるようゲイン設定値の切り換えを行う。なお、増幅器106のゲイン設定値をISO3200に相当する設定値である32倍からISO100に相当する設定値である1倍にゲインダウンする場合にも、同様にして増幅器106、504のゲイン設定値を変化させる。すなわち、ゲイン制御信号CTL2によるゲイン設定値の下限に所定の制限(ここでは1/4倍)を設け、(1/4)倍を下回らないように(1/4)倍→(1/4)倍→(1/2)倍のように分けて、(1/32)倍となるようにゲイン設定値の切り換えを行う。
このように増幅器106のゲイン設定値の変化量ΔGAINが(1/4)倍〜4倍の範囲とし、ゲイン制御信号CTL2によるゲイン設定値とゲイン制御信号CTL1によるゲイン設定値との間の誤差がゲイン設定値の変化量に依存して拡大するのを抑える。これにより、一回あたりのゲイン設定値の変化量を動画像上に現れる列オフセットの誤差による縦すじが視認できないレベルに制限することが可能になる。このようにすることで、列オフセットの誤差による縦すじを抑制するために制限される撮像感度の切り換えレンジを拡大することができる。
<第4の補正方法>
第4の補正方法は、増幅器106のゲイン設定値の変化量の範囲を制限して、ゲイン制御信号CTL2によるゲイン設定値とゲイン制御信号CTL1によるゲイン設定値との間の誤差がゲイン設定値の変化量に依存して拡大するのを抑える他の方法である。図10は、第4の補正方法におけるゲイン制御信号CTL1によるゲイン設定値の変化量ΔGAINと、ゲイン制御信号CTL2によるゲイン設定値との関係の一例を示す図である。図10において、横軸はゲイン制御信号CTL1によるゲイン設定値の変化量ΔGAINであり、縦軸はゲイン制御信号CTL2によるゲイン設定値である。
第4の補正方法は、増幅器106のゲイン設定値の変化量の範囲を制限して、ゲイン制御信号CTL2によるゲイン設定値とゲイン制御信号CTL1によるゲイン設定値との間の誤差がゲイン設定値の変化量に依存して拡大するのを抑える他の方法である。図10は、第4の補正方法におけるゲイン制御信号CTL1によるゲイン設定値の変化量ΔGAINと、ゲイン制御信号CTL2によるゲイン設定値との関係の一例を示す図である。図10において、横軸はゲイン制御信号CTL1によるゲイン設定値の変化量ΔGAINであり、縦軸はゲイン制御信号CTL2によるゲイン設定値である。
図10に示した例では、ゲイン制御信号CTL1によるゲイン設定値の変化量ΔGAINに対して、増幅器106のゲイン設定値の変化量を(1/4)倍〜4倍の範囲に制限する。この場合、増幅器106のゲイン設定値の変化量ΔGAINが(1/4)倍〜4倍を超える範囲において、ゲイン制御信号CTL2によるゲイン設定値は、実線上の軌跡をたどり、下限が(1/4)、上限が4に制限されて、点線上の軌跡に追従しない。そのため、ゲイン制御信号CTL2によるゲイン設定値とゲイン制御信号CTL1によるゲイン設定値との間で大きな誤差を生じてしまい、このままでは感度切り換えレンジの拡大が図れない。そこで、第4の補正方法では、増幅器106のゲイン設定値の変化量ΔGAINが(1/4)倍〜4倍を超える範囲においては、ゲイン制御信号CTL1によるゲイン設定値の切り換えを行わない。代わりに、列オフセット除去回路111の後段に設けられた、例えば信号処理回路112内の乗算手段(不図示)を用いてゲインの切り換えを行う。
図11は、第4の補正方法によりトータルの感度切り換えレンジとして(1/32)倍〜32倍を実現するための各部のゲイン配分の一例を示す図である。トータルの感度切り換えレンジが(1/4)倍〜4倍の範囲内においては、増幅器106のゲイン設定値の変化量ΔGAIN及び列オフセット検出回路108内の増幅器504のゲイン設定値がこれに追従する。そして、トータルの感度切り換えレンジが(1/4)倍〜4倍を超える範囲においては、信号処理回路112内の乗算手段がこれを補って追従することで、(1/32)倍〜32倍の範囲でのトータル感度切換えレンジに対応している。
ここで、信号処理回路112が有する乗算手段は、無限に感度切換えレンジの拡大に寄与できるものではない。例えば、A/D変換器107の変換階調ビット数を12ビットとすれば、(1/2)倍ないし2倍を利用することで、この階調ビット数を1ビット低減させる。さらに、(1/4)倍ないし4倍では階調ビット数を2ビット低減させ、(1/8)倍ないし8倍では階調ビット数を3ビット低減させる結果となる。信号処理回路112が有する乗算手段による階調ビット数の低減の様態も併せて、図11に示している。階調ビット数は1ビット減少すると量子化ノイズが倍増する。その結果として、画素データが持つランダムノイズとの兼ね合いにも依るが、経験的に階調ビット数として9ビットまでが実用可能な下限レベルと考えられており、信号処理回路112が有する乗算手段の利用範囲は、この画質的要因により制限を受ける。
なお、前述した第1〜第4の補正方法は、それぞれ単独で適用するようにしても良いし、組み合わせ可能な補正方法を適宜組み合わせて適用しても良い。
(本発明の他の実施形態)
また、本発明は、以下の処理を実行することによっても実現される。即ち、前述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(またはCPUやMPU等)がプログラムを読み出して実行する処理である。
また、本発明は、以下の処理を実行することによっても実現される。即ち、前述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(またはCPUやMPU等)がプログラムを読み出して実行する処理である。
なお、前記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
103:CMOSイメージセンサ、104:同期信号発生器、105:タイミングジェネレータ、106:増幅器、108:列オフセット検出回路、109:ウィンドウ回路、110:システムコントローラ、111:列オフセット除去回路、112:信号処理回路
Claims (9)
- 動画像を撮影する撮像装置であって、
光電変換素子を含む複数の画素が行列状に配され、前記複数の画素からの画像信号を出力する撮像素子と、
前記撮像素子から出力された前記画像信号を、設定される撮像感度に応じたゲインで増幅する増幅手段と、
前のフレームで得られた列毎の列オフセットの補正値と、前記増幅手段により増幅された、前記撮像素子における無効画素領域の同じ列上の画素に係る画像信号とを用いて加重平均による巡回演算を行い、列毎の列オフセットの補正値を得る列オフセット検出手段と、
前記増幅手段により増幅された、前記撮像素子における有効画素領域の画素に係る画像信号から、前記列オフセット検出手段により得られた対応する列の列オフセットの補正値を減算する列オフセット除去手段と、
前記撮像感度の切り換え時に、前記増幅手段を制御して前記ゲインを前記撮像感度に応じて切り換えさせるとともに、列オフセット検出手段を制御して列オフセットの補正値に前記増幅手段におけるゲインの変化量に基づいたゲイン補正値を乗じさせる制御手段とを有することを特徴とする撮像装置。 - 前記ゲイン補正値は、前記増幅手段におけるゲインの変化量に比例した値であることを特徴とする請求項1記載の撮像装置。
- 前記増幅手段におけるゲインの変化量が所定の範囲内である場合には、前記ゲイン補正値を1倍とすることを特徴とする請求項1又は2記載の撮像装置。
- 前記増幅手段におけるゲインが所定の閾値以下である場合には、前記ゲイン補正値を1倍とすることを特徴とする請求項1又は2記載の撮像装置。
- 前記増幅手段におけるゲインが所定の閾値以下である場合に、前記増幅手段におけるゲインの変化量が1倍以上又は1倍未満の一方では前記ゲイン補正値を1倍とし、前記増幅手段におけるゲインの変化量が1倍以上又は1倍未満の他方では前記ゲイン補正値を前記増幅手段におけるゲインの変化量に比例した値とすることを特徴とする請求項1又は2記載の撮像装置。
- 許容される前記増幅手段におけるゲインの変化量が所定の範囲内であり、
前記所定の範囲を超える前記撮像感度の切り換えでは、前記増幅手段におけるゲインの前記所定の範囲内での複数回の切り換えを行うことを特徴とする請求項1記載の撮像装置。 - 許容される前記増幅手段におけるゲインの変化量が所定の範囲内であり、
前記所定の範囲を超えて前記撮像感度を切り換える場合に、前記所定の範囲を超えた分のゲインで前記列オフセット除去手段から出力された画像信号を増幅する処理手段を有することを特徴とする請求項1記載の撮像装置。 - 列オフセット検出手段は、
前記列オフセットの補正値を記憶するメモリと、
前記メモリに記憶された前記列オフセットの補正値を前記ゲイン補正値で増幅する増幅器と、
前記増幅手段により増幅された前記画像信号に第1の係数を乗ずる第1の乗算器と、
前記増幅器により増幅された前記列オフセットの補正値に第2の係数を乗ずる第2の乗算器と、
前記第1の乗算器の出力と前記第2の乗算器の出力とを加算する加算器とを有し、
前記メモリは、前記加算器の出力を前記列オフセットの補正値として記憶することを特徴とする請求項1〜7の何れか1項に記載の撮像装置。 - 動画像を撮影する撮像装置の制御方法であって、
光電変換素子を含む複数の画素が行列状に配され、前記複数の画素からの画像信号を出力する撮像素子から出力された前記画像信号を、設定される撮像感度に応じたゲインで増幅手段により増幅する増幅工程と、
前のフレームで得られた列毎の列オフセットの補正値と、前記増幅工程にて増幅された、前記撮像素子における無効画素領域の同じ列上の画素に係る画像信号とを用いて加重平均による巡回演算を行い、列毎の列オフセットの補正値を得る列オフセット検出工程と、
前記増幅工程にて増幅された、前記撮像素子における有効画素領域の画素に係る画像信号から、前記列オフセット検出工程にて得られた対応する列の列オフセットの補正値を減算する列オフセット除去工程と、
前記撮像感度の切り換え時に、前記増幅手段のゲインを前記撮像感度に応じて切り換えさせるとともに、前記列オフセットの補正値に前記増幅手段におけるゲインの変化量に基づいたゲイン補正値を乗じさせる制御工程とを有することを特徴とする撮像装置の制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012203294A JP2014060526A (ja) | 2012-09-14 | 2012-09-14 | 撮像装置及びその制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012203294A JP2014060526A (ja) | 2012-09-14 | 2012-09-14 | 撮像装置及びその制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014060526A true JP2014060526A (ja) | 2014-04-03 |
Family
ID=50616635
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012203294A Pending JP2014060526A (ja) | 2012-09-14 | 2012-09-14 | 撮像装置及びその制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014060526A (ja) |
-
2012
- 2012-09-14 JP JP2012203294A patent/JP2014060526A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5852324B2 (ja) | 撮像装置及びその制御方法、プログラム | |
JP4998056B2 (ja) | 撮像装置、撮像システム及び撮像方法 | |
KR101211117B1 (ko) | 고체촬상소자의 신호처리장치 및 방법과 촬상장치 | |
KR101252275B1 (ko) | 고체촬상소자의 신호처리장치 및 방법과 촬상장치 | |
US8422819B2 (en) | Image processing apparatus having a noise reduction technique | |
JP5610961B2 (ja) | 固体撮像装置及び固体撮像装置の駆動方法 | |
US9979910B2 (en) | Image capturing apparatus and control method thereof, and storage medium | |
JP2009077345A (ja) | 固体撮像装置 | |
CN101374195B (zh) | 摄像设备 | |
JP2014212450A (ja) | 撮像装置 | |
JP5207926B2 (ja) | 撮像装置及びその制御方法 | |
JP6779038B2 (ja) | 撮像素子及びその制御方法、撮像装置及びその制御方法 | |
JP4268643B2 (ja) | 撮像装置およびその雑音低減方法 | |
JP5489739B2 (ja) | 信号処理装置、撮像装置、及び信号処理方法 | |
JP2012134666A (ja) | 固体撮像装置 | |
JP2016058877A (ja) | 撮像装置及びその制御方法 | |
JP4661168B2 (ja) | 固体撮像素子の信号処理装置及び方法並びに撮像装置 | |
JP7134786B2 (ja) | 撮像装置および制御方法 | |
JP2013157881A (ja) | 撮像装置、その制御方法、および制御プログラム | |
JP2014060526A (ja) | 撮像装置及びその制御方法 | |
JP5129650B2 (ja) | 撮像装置 | |
US20120099007A1 (en) | Image processing apparatus and control method thereof | |
JP2010166479A (ja) | 撮像装置及び撮像画像の補正方法 | |
JP2010141392A (ja) | 固体撮像装置 | |
JP2005347956A (ja) | 撮像装置及び撮像方法 |