JP2014054053A

JP2014054053A - スイッチング電源装置

Info

Publication number: JP2014054053A
Application number: JP2012196242A
Authority: JP
Inventors: Hiroyuki Haga; 浩之芳賀
Original assignee: Shindengen Electric Manufacturing Co Ltd
Current assignee: Shindengen Electric Manufacturing Co Ltd
Priority date: 2012-09-06
Filing date: 2012-09-06
Publication date: 2014-03-20
Anticipated expiration: 2032-09-06
Also published as: JP5964184B2

Abstract

【課題】出力電圧Ｖｏが高い電源には向いていない。
【解決手段】スイッチング電源装置は、インダクタ２２、スイッチ素子２３、及び同一構成の２個の電圧変換部３０−１，３０−２を備えている。電圧変換部３０−１は、スイッチ素子３１−１，３４−１、トランス３２−１及び整流素子３３−１，３５−１を有している。電圧変換部３０−１，３０−２のコンデンサ３６−１，３６−２は、出力端子４０−１，４０−２の間に直列に接続されている。更に、各コンデンサ３６−１，３６−２間の電圧差を検出して検出結果を出力する電圧差検出手段４２と、その検出結果に基づき、前記電圧差が許容値以下になるようにスイッチ素子３１−１及び／又は３４−１のオン時間をそれぞれ補正する補正手段４３と、が設けられている。
【選択図】図１

Description

本発明は、力率改善を行う１コンバータ方式の絶縁型スイッチング電源装置に関するものである。

図２は、例えば、下記の特許文献１や特許文献２に記載された従来のスイッチング電源装置を示す回路図である。

このスイッチング電源装置は、１コンバータ方式の絶縁型スイッチング電源装置であり、交流（以下「ＡＣ」という。）の電圧ｖｉを全波整流して直流（以下「ＤＣ」という。）の電圧Ｖｉを出力する全波整流回路１を有し、この全波整流回路１の出力側に、一対の第１入力端子２−１及び第２入力端子２−２が接続されている。なお、ここではＤＣという用語を、極性と瞬時値が常に一定である狭義のＤＣではなく、極性だけが一定で瞬時値が変動する広義のＤＣとして用いるものとする。第１入力端子２−１と第２入力端子２−２との間には、インダクタ３及び昇圧制御用の第１スイッチ素子４が直列に接続されている。インダクタ３の出力側と入力側との間には、電流切り替え用の第２スイッチ素子１１−１と、巻数比がｎ：１の１次巻線１２−１ａ及び２次巻線１２−１ｂを有する第１トランス１２−１における１次巻線１２−１ａと、順方向の第１整流素子１３−１と、が直列に接続されている。

更に、インダクタ３の出力側と入力側との間には、電流切り替え用の第４スイッチ素子１１−２と、巻数比がｎ：１の１次巻線１２−２ａ及び２次巻線１２−２ｂを有する第２トランス１２−２における１次巻線１２−２ａと、順方向の第２整流素子１３−２と、が直列に接続されている。１次巻線１２−１ａと第１整流素子１３−１との接続点は、降圧制御用の第３スイッチ素子１４−１を介して、第２入力端子２−２に接続されている。同様に、１次巻線１２−２ａと第２整流素子１３−２との接続点は、降圧制御用の第５スイッチ素子１４−２を介して、第２入力端子２−２に接続されている。

第１トランス１２−１における２次巻線１２−１ｂの一端には、順方向の第３整流素子１５−１を介して、ＤＣの出力電圧Ｖｏを出力する一対の第１出力端子１７−１及び第２出力端子１７−２の内の第１出力端子１７−１が接続され、その２次巻線１２−１ｂの他端に、第２出力端子１７−２が接続されている。同様に、第２トランス１２−２における２次巻線１２−２ｂの一端には、順方向の第４整流素子１５−２を介して、第１出力端子１７−１が接続され、その２次巻線１２−２ｂの他端に、第２出力端子１７−２が接続されている。第１出力端子１７−１と第２出力端子１７−２との間には、平滑用のコンデンサ１６が接続されている。

なお、各スイッチ素子４，１１−１，１１−２，１４−１，１４−２は、図示しないスイッチ制御手段から所定のタイミングで出力されるスイッチ信号により、オン／オフ動作する。

この図２のスイッチング電源装置における昇圧モードの動作、降圧モードの動作、及び昇降圧モードの動作を説明する。

昇圧モードの動作の場合、昇圧制御用のスイッチ素子４のオン／オフで制御を行う。電流切り替え用のスイッチ素子１１−１，１１−２は、常にデューティ５０％で交互にオン／オフする。降圧制御用のスイッチ素子１４−１，１４−２は、スイッチ素子４がオフの時に交互にオンされ、その位相がスイッチ素子１１−１，１１−２と同期する。

スイッチ素子４がオンすると、ＤＣの電圧Ｖi（以下「入力電圧Ｖi」という。）が入力される第１入力端子２−１及び第２入力端子２−２間は、インダクタ３で短絡される。この時、インダクタ３にはＤＣの入力電圧Ｖｉが印加される。

スイッチ素子４がオフすると、インダクタ３の電流は、スイッチ素子１１−１→トランス１２−１の１次巻線１２−１ａ→スイッチ素子１４−１のルートか、又は、スイッチ素子１１−２→トランス１２−２の１次巻線１２−２ａ→スイッチ素子１４−２のルートのいずれかを通って流れる。いずれの場合でも、トランス１２−１，１２−２の１次巻線１２−１ａ，１２−２ａに電流が流れると、２次側の整流素子１５−１又は１５−２がオンする。この時、整流素子１５−１，１５−２の電圧降下を無視すれば、トランス１２−１又は１２−２の２次巻線電圧はＶｏとなる。そのため、トランス１２−１又は１２−２の１次巻線電圧は、ｎＶｏとなる。従って、スイッチ素子１１−１，１４−１，１１−２，１４−２の電圧降下を無視すれば、インダクタ３の電圧はｎＶｏ−Ｖｉとなる。

降圧モードの動作の場合、昇圧制御用のスイッチ素子４は使用しないので、常にオフとなる。電流切り替え用のスイッチ素子１１−１，１１−２は、常にデューティ５０％で交互にオン／オフする。降圧制御用のスイッチ素子１４−１，１４−２のオン／オフで、制御を行う。位相はスイッチ素子１１−１，１１−２と同期する。

スイッチ素子１４−１，１４−２がオンする時は、対応するスイッチ素子１１−１，１１−２がオンしている。そのため、インダクタ３の電流は、スイッチ素子１１−１→トランス１２−１の１次巻線１２−１ａ→スイッチ素子１４−１のルートか、又は、スイッチ素子１１−２→トランス１２−２の１次巻線１２−２ａ→スイッチ素子１４−２のルートのいずれかを通って流れる。従って、インダクタ３の電圧は、ｎＶｏ−Ｖｉとなる。

スイッチ素子１４−１，１４−２がオフすると、インダクタ３の電流は、スイッチ素子１１−１→トランス１２−１の１次巻線１２−１ａ→整流素子１３−１のルートか、又は、スイッチ素子１１−２→トランス１２−２の１次巻線１２−２ａ→整流素子１３−２のルートのいずれかを通って流れる。この時、２次側の整流素子１５−１又は１５−２が導通するので、トランス１２−１又は１２−２の１次巻線電圧はｎＶｏとなる。従って、整流素子１３−１，１３−２の電圧降下を無視すれば、インダクタ３の電圧はｎＶｏとなる。

昇降圧モードの動作の場合、昇圧制御用のスイッチ素子４のオン／オフで制御を行う。電流切り替え用のスイッチ素子１１−１，１１−２は、常にデューティ５０％で交互にオン／オフする。この昇降圧モードでは、スイッチ素子１４−１，１４−２を使用しないので、常にオフとなる。スイッチ素子４がオンすると、第１入力端子２−１及び第２入力端子２−２間は、インダクタ３で短絡される。この時、インダクタ３にはＤＣの入力電圧Ｖｉが印加される。

スイッチ素子４がオフすると、インダクタ３の電流は、スイッチ素子１１−１→トランス１２−１の１次巻線１２−１ａ→整流素子１３−１のルートか、又は、スイッチ素子１１−２→トランス１２−２の１次巻線１２−２ａ→整流素子１３−２のルートのいずれかを通って流れる。この時、２次側の整流素子１５−１又は１５−２が導通するので、トランス１２−１又は１２−２の１次巻線電圧はｎＶｏとなる。従って、整流素子１３−１，１３−２の電圧降下を無視すれば、インダクタ３の電圧はｎＶｏとなる。

このように、図２のスイッチング電源装置では、各スイッチ素子４，１１−１，１１−２，１４−１，１４−２のオン／オフパターンを変えるだけで、昇圧、降圧、昇降圧の動作を自由に選択することが可能となる。

特許第３９７３４８９号公報特許第４７１６６１３号公報

しかしながら、従来のスイッチング電源装置では、出力電圧Ｖｏが低い電源には向いているものの、出力電圧Ｖｏが高い電源、例えば３００Ｖ〜４００Ｖといった高圧バッテリーを充電するバッテリーチャージャー等には向いていないという課題があった。

その理由は、１次側のスイッチ素子４，１１−１，１１−２に掛かる電圧が高くなるためである。昇圧モードで動作させた時、スイッチ素子１１−１，１１−２の電圧が最も高くなるのは、スイッチ素子４がオフ、スイッチ素子１４−１，１１−２，１４−２がオンの状態であるが、各トランス１２−１，１２−２の１次巻線１２−１ａ，１２−２ａと２次巻線１２−１ｂ，１２−２ｂとの巻数比をそれぞれｎ：１とし、トランス１２−１の残留磁束を０にリセットするための図示しないリセット回路によって、トランス１２−１のフライバック電圧（Fly-Back Voltage；インダクタに流れる電流を急激に変化させることで発生する高電圧）が１次側換算でｎＶｏになったとすると、スイッチ素子１１−１の電圧は２ｎＶｏとなる。このため、１次側のスイッチ素子４，１１−１，１１−２に、高耐圧の素子（例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ等）が必要になるという課題があった。

高耐圧の素子は一般に導通損失が大きいため、変換効率が低くなる。そして、高電圧を発生する高電圧部には、十分な沿面距離（Creepage distances；絶縁のための距離であって絶縁体の表面に沿った距離）が必要となるため、スイッチング電源装置を小型化できないという課題が生じる。

本発明は、以上のような従来の課題を解決したスイッチング電源装置を提供することを目的とする。

本発明の内の第１の発明のスイッチング電源装置は、第１スイッチ素子をオン／オフ動作させる第１スイッチ信号と、ｍ個（但し、ｍは２以上の任意の数）の第２スイッチ素子をそれぞれオン／オフ動作させるｍ個の第２スイッチ信号と、ｍ個の第３スイッチ素子をそれぞれオン／オフ動作させるｍ個の第３スイッチ信号と、を所定のタイミングで出力するスイッチ制御手段と、ＤＣの電圧を入力する一対の第１入力端子と第２入力端子との間に接続され、インダクタ、第１接続点、及び前記第１スイッチ素子を有する第１直列回路と、前記第１接続点、前記第１入力端子及び前記第２入力端子と、ＤＣの出力電圧を出力する一対の第１出力端子及び第２出力端子と、の間に接続されたｍ個の電圧変換部と、を備えている。

前記各電圧変換部は、前記第１接続点と第２接続点との間に接続され、トランスにおける１次巻線と前記第２スイッチ素子とを有する第２直列回路と、前記第２接続点と前記第２入力端子との間に接続された第３スイッチ素子と、前記第２接続点と前記第１入力端子との間に接続された第１整流素子と、第３接続点と第４接続点との間に接続され、前記トランスにおける２次巻線と第２整流素子とを有する第３直列回路と、をそれぞれ備えている。

そして、前記各電圧変換部における前記第３接続点と前記第４接続点との間には、コンデンサがそれぞれ接続されると共に、前記ｍ個のコンデンサが前記第１出力端子と前記第２出力端子との間に直列に接続され、且つ、前記ｍ個のコンデンサ間の電圧差を検出して検出結果を出力する電圧差検出手段と、前記検出結果に基づき、前記電圧差が許容値以下になるように前記第２スイッチ信号及び／又は前記第３スイッチ信号のオン時間を補正する補正手段と、が設けられている。

第２の発明のスイッチング電源装置は、前記第１の発明のスイッチング電源装置において、ＡＣの電圧を整流してＤＣの電圧を出力する整流回路を備え、この整流回路の出力側が、前記第１入力端子及び前記第２入力端子に接続されている。

第３の発明のスイッチング電源装置は、第１スイッチ素子をオン／オフ動作させる第１スイッチ信号と、ｍ個の第２スイッチ素子をそれぞれオン／オフ動作させるｍ個の第２スイッチ信号と、ｍ個の第３スイッチ素子をそれぞれオン／オフ動作させるｍ個の第３スイッチ信号と、を所定のタイミングで出力するスイッチ制御手段と、ＤＣの電圧を入力する一対の第１入力端子と第２入力端子との間に接続され、インダクタ、第１接続点、及び前記第１スイッチ素子を有する第１直列回路と、前記第１接続点、前記第１入力端子及び前記第２入力端子と、ＤＣの出力電圧を出力する一対の第１出力端子及び第２出力端子と、の間に接続されたｍ個の電圧変換部と、を備えている。

前記各電圧変換部は、前記第１接続点と第２接続点との間に接続された、トランスにおける１次巻線と、前記第２接続点と前記第１入力端子との間に接続され、第１整流素子と前記第２スイッチ素子とを有する第２直列回路と、前記第２接続点と前記第２入力端子との間に接続された第３スイッチ素子と、第３接続点と第４接続点との間に接続され、前記トランスにおける２次巻線と第２整流素子とを有する第３直列回路と、をそれぞれ備えている。

第４の発明のスイッチング電源装置は、前記第３の発明のスイッチング電源装置において、ＡＣの電圧を整流してＤＣの電圧を出力する整流回路を備え、この整流回路の出力側が、前記第１入力端子及び前記第２入力端子に接続されている。

第５の発明のスイッチング電源装置は、第１スイッチ素子をオン／オフ動作させる第１スイッチ信号と、ｍ個の第２スイッチ素子をそれぞれオン／オフ動作させるｍ個の第２スイッチ信号と、ｍ個の第３スイッチ素子をそれぞれオン／オフ動作させるｍ個の第３スイッチ信号と、を所定のタイミングで出力するスイッチ制御手段と、ＤＣの電圧を入力する一対の第１入力端子と第２入力端子との間に接続され、インダクタ、第１接続点、及び前記第１スイッチ素子を有する第１直列回路と、前記第１接続点、前記第１入力端子及び前記第２入力端子と、ＤＣの出力電圧を出力する一対の第１出力端子及び第２出力端子と、の間に接続されたｍ個の電圧変換部と、を備えている。

前記各電圧変換部は、前記第１接続点と第２接続点との間に接続された、トランスにおける１次巻線と、前記第２接続点と前記第１入力端子との間に接続された前記第２スイッチ素子と、前記第２接続点と前記第２入力端子との間に接続された第３スイッチ素子と、第３接続点と第４接続点との間に接続され、前記トランスにおける２次巻線と整流素子とを有する第２直列回路と、をそれぞれ備えている。

第６の発明のスイッチング電源装置は、前記第５の発明のスイッチング電源装置において、ＡＣの電圧を整流してＤＣの電圧を出力する整流回路を備え、この整流回路の出力側が、前記第１入力端子及び前記第２入力端子に接続されている。

本発明のスイッチング電源装置によれば、次の（ｉ）、（ｉｉ）のような効果がある。

（ｉ）各電圧変換部における出力側に、コンデンサをそれぞれ設け、このｍ個のコンデンサを、第１出力端子と第２出力端子との間に、直列に接続している。そのため、従来に比べて、１次側の第１、第２、第３スイッチ素子に掛かる電圧が低くなり、より低耐圧のスイッチ素子を使用することができる。これにより、内部損失の低下を抑制して電力変換効率を向上できると共に、電源装置の小型化が可能になる。

（ｉｉ）電圧差検出手段及び補正手段を設けたので、ｍ個の第２、第３スイッチ素子、ｍ個の第２整流素子、及びｍ個のコンデンサの特性にばらつきがあっても、各コンデンサの電圧を等しくすることができ、これにより、前記（ｉ）の効果を奏することが可能になる。

図１は本発明の実施例１のスイッチング電源装置を示す回路図である。図２は従来のスイッチング電源装置を示す回路図である。図３は図１のスイッチング電源装置の昇圧モードにおける各スイッチ素子のオン／オフパターンを示す図である。図４は図１のスイッチング電源装置の降圧モードにおける各スイッチ素子のオン／オフパターンを示す図である。図５は図１のスイッチング電源装置の昇降圧モードにおける各スイッチ素子のオン／オフパターンを示す図である。図６は本発明の実施例２のスイッチング電源装置を示す回路図である。図７は本発明の実施例３のスイッチング電源装置を示す回路図である。図８は本発明の実施例４のスイッチング電源装置を示す回路図である。図９は本発明の実施例５のスイッチング電源装置を示す回路図である。図１０は本発明の実施例６のスイッチング電源装置を示す回路図である。図１１は本発明の実施例７のスイッチング電源装置を示す回路図である。

本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。

（実施例１の構成）
図１は、本発明の実施例１のスイッチング電源装置を示す回路図である。

このスイッチング電源装置は、１コンバータ方式の絶縁型スイッチング電源装置であり、ＡＣの電圧ｖｉを整流してＤＣの電圧Ｖｉを出力する整流回路（例えば、全波整流回路）２０を有している。全波整流回路２０は、例えば、ブリッジ接続された４個のダイオード等の整流素子により構成され、あるいは、その４個の整流素子の出力側に、平滑回路が接続されて構成されている。この全波整流回路２０の出力側には、一対の第１入力端子２１−１及び第２入力端子２１−２が接続されている。ＤＣの電圧Ｖi（以下「入力電圧Ｖi」という。）を入力する第１入力端子２１−１と第２入力端２１−２との間には、インダクタ２２と、第１接続点Ｎ１と、第１スイッチ信号Ｓ２３によりオン／オフ動作する昇圧制御用のトランジスタ等の第１スイッチ素子２３と、を有する第１直列回路が、接続されている。第１接続点Ｎ１、第１入力端子２１−１及び第２入力端子２１−２と、ＤＣの出力電圧Ｖｏを出力する一対の第１出力端子４０−１及び第２出力端子４０−２との間には、ｍ個（但し、ｍは２以上の任意の数であって、例えば、２個）の電圧変換部３０−１，３０−２が接続されている。

２個の電圧変換部３０−１，３０−２は、同一の回路構成であって、第１接続点Ｎ１及び第１入力端子２１−１と第２入力端子２１−２とに、並列に接続されている。

一方の電圧変換部３０−１は、第２スイッチ信号Ｓ３１−１によりオン／オフ動作する電流切り替え用のトランジスタ等の第２スイッチ素子３１−１と、巻数比が例えばｎ：１（但し、ｎは任意の数）の１次巻線３２−１ａ及び２次巻線３２−１ｂを有するトランス３２−１と、１次側のダイオード等の第１整流素子３３−１と、第３スイッチ信号Ｓ３４−１によりオン／オフ動作する降圧制御用のトランジスタ等の第３スイッチ素子３４−１と、２次側のダイオード等の第２整流素子３５−１と、平滑用のコンデンサ３６−１と、を有している。

１次側の第１接続点Ｎ１と第２入力端子２１−２との間には、前記の第２スイッチ素子３１−１、トランス３２−１の１次巻線３２−１ａ、第２接続点Ｎ２−１、及び第３スイッチ素子３４−１を有する第２直列回路が、接続されている。この第２直列回路において、第２スイッチ素子３１−１と１次巻線３２−１ａとの接続位置を入れ替えても良い。第２接続点Ｎ２−１は、順方向の第１整流素子３３−１を介して、第１入力端子２１−１に接続されている。２次側の第４接続点Ｎ４−１と第３接続点Ｎ３−１との間には、トランス３２−１における２次巻線３２−１ｂと、順方向の第２整流素子３５−１と、を有する第３直列回路が、接続されている。この第３直列回路において、第２整流素子３５−１は、第４接続点Ｎ４−１と２次巻線３２−１ｂとの間に順方向に接続しても良い。第３接続点Ｎ３−１と第４接続点Ｎ４−１との間には、コンデンサ３６−１が接続されている。

同様に、他方の電圧変換部３０−２は、第２スイッチ信号Ｓ３１−２によりオン／オフ動作する電流切り替え用のトランジスタ等の第２スイッチ素子３１−２と、巻数比が例えばｎ：１の１次巻線３２−２ａ及び２次巻線３２−２ｂを有するトランス３２−２と、１次側のダイオード等の第１整流素子３３−２と、第３スイッチ信号Ｓ３４−２によりオン／オフ動作する降圧制御用のトランジスタ等の第３スイッチ素子３４−２と、２次側のダイオード等の第２整流素子３５−２と、平滑用のコンデンサ３６−２と、を有している。

１次側の第１接続点Ｎ１と第２入力端子２１−２との間には、前記の第２スイッチ素子３１−２、トランス３２−２の１次巻線３２−２ａ、第２接続点Ｎ２−２、及び第３スイッチ素子３４−２を有する第２直列回路が、接続されている。この第２直列回路において、前記と同様に、第２スイッチ素子３１−２と１次巻線３２−２ａとの接続位置を入れ替えても良い。第２接続点Ｎ２−２は、順方向の第１整流素子３３−２を介して、第１入力端子２１−１に接続されている。２次側の第４接続点Ｎ４−２と第３接続点Ｎ３−２との間には、トランス３２−２における２次巻線３２−２ｂと、順方向の第２整流素子３５−２と、を有する第３直列回路が、接続されている。この第３直列回路において、第２整流素子３５−２は、前記と同様に、第４接続点Ｎ４−２と２次巻線３２−２ｂとの間に順方向に接続しても良い。第３接続点Ｎ３−２と第４接続点Ｎ４−２との間には、コンデンサ３６−２が接続されている。一方の電圧変換部３０−１側の第４接続点Ｎ４−１と、他方の電圧変換部３０−２側の第３接続点Ｎ３−２とは、接続されている。

第１出力端子４０−１には、スイッチ制御手段４１が接続されている。スイッチ制御手段４１は、ＤＣの出力電圧Ｖｏ等を入力して、ＡＣの入力電力の力率を改善すると共に出力電圧Ｖｏが一定になるように、スイッチ素子２３，３１−１，３１−２，３４−１，３４−２をオン／オフ動作させるためのスイッチ信号Ｓ２３，Ｓ３１−１，Ｓ３１−２，Ｓ３４−１，Ｓ３４−２を所定のタイミングで出力する回路である。このスイッチ制御手段４１の構成としては、力率の改善を図るために、電流連続モード制御方式、電流不連続モード制御方式等の構成が採用可能である。

例えば、電流連続モード制御方式のスイッチ制御手段４１では、出力電圧Ｖｏ及び入力電圧Ｖｉを図示しない抵抗により降圧して入力すると共に、第１入力端子２１−１及び第２入力端子２１−２間を流れるＤＣの入力電流Ｉｉを入力する。そして、このスイッチ制御手段４１は、基準電圧と降圧されて入力された出力電圧Ｖｏとの誤差を求める誤差増幅手段と、降圧されて入力された入力電圧Ｖｉと前記誤差増幅手段の出力電圧とを乗算した後に入力電流Ｉｉとの誤差を増幅する乗算・誤差増幅手段と、前記増幅された値と三角波とを比較してパルス幅変調（以下「ＰＷＭ」という。）信号を生成する比較手段と、前記ＰＷＭ信号を使って所定のタイミングでスイッチ信号Ｓ２３，Ｓ３１−１，Ｓ３１−２，Ｓ３４−１，Ｓ３４−２を出力する出力手段と、により構成される。

又、電流不連続モード制御方式のスイッチ制御手段４１では、出力電圧Ｖｏを図示しない抵抗により降圧して入力する。そして、このスイッチ制御手段４１は、基準電圧と降圧されて入力された出力電圧Ｖｏとの誤差を求める誤差増幅手段と、この誤差増幅手段の出力電圧と三角波とを比較してＰＷＭ信号を生成する比較手段と、前記ＰＷＭ信号を使って所定のタイミングでスイッチ信号Ｓ２３，Ｓ３１−１，Ｓ３１−２，Ｓ３４−１，Ｓ３４−２を出力する出力手段と、により構成される。

スイッチ制御手段４１の構成としては、その他に、電流臨界モード制御方式等の他の構成を採用することも可能である。

本実施例１のスイッチング電源装置には、電圧差検出手段４２と、この出力側に接続された補正手段４３とが設けられている。

電圧差検出手段４２は、第３接続点Ｎ３−１と第４接続点Ｎ４−２との間（即ち、第１出力端子４０−１と第２出力端子４０−２との間）に直列に接続された２個のコンデンサ３６−１，３６−２間の電圧差ΔＶを検出する回路である。

この電圧差検出手段４２としては、例えば、コンデンサ３６−１とコンデンサ３６−２との中点電圧と、出力電圧Ｖｏを抵抗で１／２に分圧した電圧と、の電位差を差動増幅器等で検出する回路構成や、あるいは、コンデンサ３６−２の電圧と出力電圧Ｖｏとを計測して、出力電圧Ｖｏの１／２の電圧とコンデンサ３６−２の電圧との差を演算で求める回路構成等、種々の回路構成を採用できる。

補正手段４３は、検出された電圧差ΔＶに基づき、この電圧差ΔＶが許容値以下になるように、スイッチ制御手段４１にて生成される第２スイッチ信号Ｓ３１−１，Ｓ３１−２及び第３スイッチ信号Ｓ３４−１，Ｓ３４−２のオン時間をそれぞれ補正する回路であり、この出力側に、スイッチ制御手段４１が接続されている。

なお、図１において、Ｉ２２はインダクタ２２に流れる電流、Ｖ２２はインダクタ２２の電圧である。

（実施例１の動作）
図１のスイッチング電源装置における昇圧モードの動作（１）、降圧モードの動作（２）、昇降圧モードの動作（３）、及び、全体の動作（４）を説明する。

（１）昇圧モードの動作
図３は、図１のスイッチング電源装置の昇圧モードにおける各スイッチ素子のオン／オフパターンを示す図である。図３の横軸は時間、縦軸は各スイッチ素子２３，３１−１，３１−２，３４−１，３４−２のオン／オフ状態、インダクタ２２の電圧Ｖ２２波形及びインダクタ２２の電流Ｉ２２波形である。

昇圧モードの動作の場合、昇圧制御用のスイッチ素子２３のオン／オフで制御を行う。電流切り替え用のスイッチ素子３１−１，３１−２は、常にデューティ５０％で交互にオン／オフする。降圧制御用のスイッチ素子３４−１，３４−２は、スイッチ素子２３がオフの時に交互にオンされ、その位相がスイッチ素子３１−１，３１−２と同期する。

スイッチ素子２３がオンすると、第１入力端子２１−１及び第２入力端子２１−２間は、インダクタ２２で短絡される。この時、インダクタ２２にはＤＣの入力電圧Ｖｉが印加される。

スイッチ素子２３がオフすると、インダクタ２２の電流Ｉ２２は、スイッチ素子３１−１→トランス３２−１の１次巻線３２−１ａ→スイッチ素子３４−１のルートか、又は、スイッチ素子３１−２→トランス３２−２の１次巻線３２−２ａ→スイッチ素子３４−２のルートのいずれかを通って流れる。いずれの場合でも、トランス３２−１，３２−２の１次巻線３２−１ａ，３２−２ａに電流が流れると、２次側の整流素子３５−１又は３５−２が導通する。この時、整流素子３５−１，３５−２の電圧降下を無視すれば、ＤＣの出力電圧Ｖｏが２個のコンデンサ３６−１，３６−２により分圧されてそれぞれ電圧Ｖｏ／２となっているので、トランス３２−１又は３２−２の２次巻線電圧はＶｏ／２となる。そのため、トランス３２−１又は３２−２の１次巻線電圧は、ｎＶｏ／２となる。従って、スイッチ素子３１−１，３４−１，３１−２，３４−２の電圧降下を無視すれば、インダクタ２２の電圧Ｖ２２はＶｉ−ｎＶｏ／２となる。

（２）降圧モードの動作
図４は、図１のスイッチング電源装置の降圧モードにおける各スイッチ素子のオン／オフパターンを示す図である。図４の横軸は時間、縦軸は各スイッチ素子２３，３１−１，３１−２，３４−１，３４−２のオン／オフ状態、インダクタ２２の電圧Ｖ２２波形及びインダクタ２２の電流Ｉ２２波形である。

降圧モードの動作の場合、昇圧制御用のスイッチ素子２３は使用しないので、常にオフとなる。電流切り替え用のスイッチ素子３１−１，３１−２は常にデューティ５０％で交互にオン／オフする。降圧制御用のスイッチ素子３４−１，３４−２のオン／オフで制御を行い、その位相がスイッチ素子３１−１，３１−２と同期する。

スイッチ素子３４−１，３４−２がオンする時は、前述したように、対応するスイッチ素子３１−１，３１−２がオンしている。そのため、インダクタ２２の電流Ｉ２２は、スイッチ素子３１−１→トランス３２−１の１次巻線３２−１ａ→スイッチ素子３４−１のルートか、又は、スイッチ素子３１−２→トランス３２−２の１次巻線３２−２ａ→スイッチ素子３４−２のルートのいずれかを通って流れる。従って、昇圧モードで説明したように、インダクタ２２の電圧Ｖ２２は、Ｖｉ−ｎＶｏ／２となる。

スイッチ素子３４−１，３４−２がオフすると、インダクタ２２の電流Ｉ２２は、スイッチ素子３１−１→トランス３２−１の１次巻線３２−１ａ→整流素子３３−１のルートか、又は、スイッチ素子３１−２→トランス３２−２の１次巻線３２−２ａ→整流素子３３−２のルートのいずれかを通って流れる。この時、２次側の整流素子３５−１又は３５−２が導通するので、昇圧モードで説明したように、トランス３２−１又は３２−２の１次巻線電圧はｎＶｏ／２となる。従って、整流素子３３−１，３３−２の電圧降下を無視すれば、インダクタ２２の電圧Ｖ２２は−ｎＶｏ／２となる。

（３）昇降圧モードの動作
図５は、図１のスイッチング電源装置の昇降圧モードにおける各スイッチ素子のオン／オフパターンを示す図である。図５の横軸は時間、縦軸は各スイッチ素子２３，３１−１，３１−２，３４−１，３４−２のオン／オフ状態、インダクタ２２の電圧Ｖ２２波形及びインダクタ２２の電流Ｉ２２波形である。

昇降圧モードの動作の場合、昇圧制御用のスイッチ素子２３のオン／オフで制御を行う。電流切り替え用のスイッチ素子３１−１，３１−２は、常にデューティ５０％で交互にオン／オフする。この昇降圧モードでは、スイッチ素子３４−１，３４−２を使用しないので、常にオフとなる。

スイッチ素子２３がオフすると、インダクタ２２の電流Ｉ２２は、スイッチ素子３１−１→トランス３２−１の１次巻線３２−１ａ→整流素子３３−１のルートか、又は、スイッチ素子３１−２→トランス３２−２の１次巻線３２−２ａ→整流素子３３−２のルートのいずれかを通って流れる。この時、２次側の整流素子３５−１又は３５−２が導通するので、トランス３２−１又は３２−２の１次巻線電圧はｎＶｏ／２となる。従って、整流素子３３−１，３３−２の電圧降下を無視すれば、インダクタ２２の電圧は−ｎＶｏ／２となる。

（４）全体の動作
前記（１）〜（３）で説明したように、本実施例１の図１のスイッチング電源装置では、従来の図２のスイッチング電源装置と同様に、各スイッチ素子２３，３１−１，３１−２，３４−１，３４−２のオン／オフパターンを変えるだけで、昇圧、降圧、昇降圧の動作を自由に選択することが可能となる。

特に、本実施例１では、従来の１個のコンデンサ１６に代えて、２個のコンデンサ３６−１，３６−２の直列回路にしている。そして、トランス３２−１の２次巻線３２−１ｂと整流素子３５−１とを有する第３直列回路は、コンデンサ３６−１に接続し、トランス３２−２の２次巻線３２−２ｂと整流素子３５−２とを有する第３直列回路は、コンデンサ３６−２に接続している。このような構成にしたので、従来、昇圧モード動作において最大２ｎＶｏであったスイッチ素子１１−１，１１−２の電圧は、本実施例１のスイッチ素子３１−１，３１−２では、ｎＶｏの電圧となるため、その電圧を半分にすることができる。これにより、高耐圧の素子を使用する必要が無く、その結果、電力変換効率の向上と、電源装置の小型化が可能になる。

但し、これはコンデンサ３６−１とコンデンサ３６−２の電圧が等しいことを前提としている。例えば、昇圧モード動作において、スイッチ素子３１−１とスイッチ素子３１−２のオン時間及びオフ時間が完全に等しく、且つ、スイッチ素子３４−１とスイッチ素子３４−２のオン時間及びオフ時間が完全に等しく、且つ、トランス３２−１とトランス３２−２の特性、整流素子３５−１と整流素子３５−２の特性、及び、コンデンサ３６−１とコンデンサ３６−２の特性が、完全に等しければ、動作の対称性から、コンデンサ３６−１とコンデンサ３６−２の電圧が等しくなるが、現実には素子特性のばらつきがあるため、そうはならない。

そこで、本実施例１では、コンデンサ３６−１とコンデンサ３６−２の電圧差ΔＶを検出する電圧差検出手段４２と、その電圧差ΔＶに基づいてスイッチ素子３１−１，３１−２及びスイッチ素子３４−１，３４−２のオン時間（即ち、スイッチ信号Ｓ３１−１，Ｓ３１−２及びスイッチ信号Ｓ３４−１，Ｓ３４−２のオン時間）を補正する補正手段４３を設けている。これにより、コンデンサ３６−１とコンデンサ３６−２の電圧を等しくすることができる。

即ち、コンデンサ３６−１の電圧がコンデンサ３６−２の電圧よりも高い場合、補正手段４３により、図３〜図５の破線で示すように、スイッチ素子３１−１のオン時間を減らし、スイッチ素子３１−２のオン時間を増やすことにより、電圧差ΔＶを小さくすることが可能である。逆にコンデンサ３６−１の電圧がコンデンサ３６−２の電圧よりも低い場合、補正手段４３により、図３〜図５の一点鎖線で示すように、スイッチ素子３１−１のオン時間を増やし、スイッチ素子３１−２のオン時間を減らすことによって電圧差ΔＶを小さくすることが可能である。

（実施例１の効果）
本実施例１のスイッチング電源装置によれば、次の（ａ）、（ｂ）のような効果がある。

（ａ）２個の電圧変換部３０−１，３０−２における出力側に、コンデンサ３６−１，３６−２をそれぞれ設け、これらの２個のコンデンサ３６−１，３６−２を、第３接続点Ｎ３−１と第４接続点Ｎ４−２との間（即ち、第１出力端子４０−１と第２出力端子４０−２との間）に、直列に接続している。そのため、従来に比べて、１次側のスイッチ素子２３，３１−１，３１−２に掛かる電圧が低くなり、より低耐圧のスイッチ素子を使用することができる。これにより、内部損失の低下を抑制して電力変換効率を向上できると共に、電源装置の小型化が可能になる。

（ｂ）電圧差検出手段４２及び補正手段４３を設けたので、スイッチ素子３１−１，３１−２、整流素子３５−１，３５−２、及びコンデンサ３６−１，３６−２等の特性にばらつきがあっても、コンデンサ３６−１とコンデンサ３６−２の電圧を等しくすることができ、これにより、前記（ａ）の効果を奏することが可能になる。

図６は、本発明の実施例２のスイッチング電源装置を示す回路図であり、実施例１のスイッチング電源装置を示す図１中の要素と共通の要素には共通の符号が付されている。

本実施例２のスイッチング電源装置は、１コンバータ方式の絶縁型スイッチング電源装置であり、実施例１の２個の電圧変換部３０−１，３０−２に代えて、これらとは構成の異なる２個の電圧変換部３０−１Ａ、３０−２Ａが設けられている。本実施例２の各電圧変換部３０−１Ａ、３０−２Ａでは、実施例１の各電圧変換部３０−１，３０−２における各電流切り替え用の第２スイッチ素子３１−１，３１−２の接続位置が変更されている。

即ち、本実施例２の第２スイッチ素子３１−１は、第１整流素子３３−１と第１入力端子２１−１との間に接続され、更に、トランス３２−１における１次巻線３２−１ａの一端が、第１接続点Ｎ１に接続されている。第１整流素子３３−１及び第２スイッチ素子３１−１により第２直列回路が構成され、この第２直列回路において、第１整流素子３３−１と第２スイッチ素子３１−１との接続位置を入れ替えても良い。本実施例２の第２スイッチ素子３１−２も同様に、第１整流素子３３−２と第１入力端子２１−１との間に接続され、更に、トランス３２−２における１次巻線３２−２ａの一端が、第１接続点Ｎ１に接続されている。前記と同様に、第２直列回路を構成している第１整流素子３３−２と第２スイッチ素子３１−２との接続位置を入れ替えても良い。その他の構成は、実施例１と同様である。

本実施例２のスイッチング電源装置によれば、実施例１のスイッチング電源装置と同様の作用効果を奏することができる。

図７は、本発明の実施例３のスイッチング電源装置を示す回路図であり、実施例２のスイッチング電源装置を示す図６中の要素と共通の要素には共通の符号が付されている。

本実施例３のスイッチング電源装置は、１コンバータ方式の絶縁型スイッチング電源装置であり、実施例２の２個の電圧変換部３０−１Ａ，３０−２Ａに代えて、これらとは構成の異なる２個の電圧変換部３０−１Ｂ，３０−２Ｂが設けられている。本実施例３の各電圧変換部３０−１Ｂ，３０−２Ｂでは、実施例２の各電圧変換部３０−１Ａ，３０−２Ａにおける各第１整流素子３３−１，３３−２が短絡されて削除されている。

即ち、実施例２では、電流切り替え用の第２スイッチ素子３１−１と第１整流素子３３−１とが、直列に接続されているので、その第２スイッチ素子３１−１を、双方向に電流を遮断する能力を持つスイッチ素子で構成すれば、第１整流素子３３−１を短絡して削除することが可能である。同様に、実施例２では、電流切り替え用の第２スイッチ素子３１−２と第１整流素子３３−２とが、直列に接続されているので、その第２スイッチ素子３１−２を、双方向に電流を遮断する能力を持つスイッチ素子で構成すれば、第１整流素子３３−２を短絡して削除することが可能である。なお、２次巻線３２−１ｂと整流素子３５−１により、第２直列回路が構成されている。同様に、２次巻線３２−２ｂと整流素子３５−２により、第２直列回路が構成されている。その他の構成は、実施例２と同様である。

本実施例３のスイッチング電源装置によれば、実施例１、２のスイッチング電源装置と同様の作用効果を奏することができる。

図８は、本発明の実施例４のスイッチング電源装置を示す回路図であり、実施例１のスイッチング電源装置を示す図１中の要素と共通の要素には共通の符号が付されている。

本実施例４のスイッチング電源装置は、１コンバータ方式の絶縁型スイッチング電源装置であり、実施例１のスイッチング電源装置において、トランス３２−１，３２−２の２次側に配置された電圧差検出手段４２の構成例が開示され、更に、この電圧差検出手段４２の出力側が、新たに追加された絶縁手段４４を介して、補正手段４３に接続されている。

５個のスイッチ素子２３，３１−１，３１−２，３４−１，３４−２は、全てトランス３２−１，３２−２の１次側に配置されているので、これらを制御するスイッチ制御手段４１及び補正手段４３も、１次側に配置することが、結線や製造の容易化等を考えると自然である。スイッチ制御手段４１及び補正手段４３を１次側に配置した場合、２個のコンデンサ３６−１，３６−２の電圧差ΔＶを検出する電圧差検出手段４２で得られた検出結果の情報を、補正手段４３に伝えるために、新たに絶縁手段４４が設けられている。

電圧差検出手段４２は、電圧差検出部４２ａと、第１出力端子４０−１と第２出力端子４０−２との間に直列に接続された２個の分圧抵抗４２ｂ，４２ｃと、により構成されている。電圧差検出部４２ａは、２個のコンデンサ３６−１，３６−２間の中点電圧と、出力電圧Ｖｏが分圧抵抗４２ｂ，４２ｃで１／ｍ（例えば、１／２）に分圧された分圧電圧と、の電圧差を求めて２個のコンデンサ３６−１，３６−２間の電圧差ΔＶを検出し、この検出結果を絶縁手段４４へ出力する回路であり、例えば、差動増幅器等で構成されている。

絶縁手段４４は、電圧差検出部４２ａの検出結果を補正手段４３へ伝達する回路であり、例えば、入出力間が絶縁された絶縁増幅器や、入出力間が絶縁されてシリアル通信信号等を伝送するホトカプラ等により、構成されている。その他の構成は、実施例１と同様である。

本実施例４のスイッチング電源装置によれば、電圧差検出部４２ａにより、２個のコンデンサ３６−１，３６−２間の中点電圧と、出力電圧Ｖｏが分圧抵抗４２ｂ，４２ｃで１／２に分圧された分圧電圧と、の電圧差が求められて２個のコンデンサ３６−１，３６−２間の電圧差ΔＶが検出される。この検出結果は、絶縁手段４４を介して、補正手段４３へ伝送され、スイッチ素子３１−１，３１−２，３４−１，３４−２のオン時間（即ち、スイッチ信号Ｓ３１−１，Ｓ３１−２，Ｓ３４−１，Ｓ３４−２のオン時間）が補正される。これにより、コンデンサ３６−１とコンデンサ３６−２との電圧を等しくすることができ、実施例１と同様の作用効果が得られる。

なお、本実施例４の電圧差検出手段４２及び絶縁手段４４は、実施例２の図６のスイッチング電源装置や、実施例３の図７のスイッチング電源装置に設ければ、上記と同様の作用効果を奏することができる。

図９は、本発明の実施例５のスイッチング電源装置を示す回路図であり、実施例１のスイッチング電源装置を示す図１中の要素と共通の要素には共通の符号が付されている。

本実施例５のスイッチング電源装置は、１コンバータ方式の絶縁型スイッチング電源装置であり、実施例１のスイッチング電源装置において、トランス３２−１，３２−２の１次側に配置された電圧差検出手段４２の構成例が開示されている。

実施例４を示す図８では、スイッチ素子２３，３１−１，３１−２，３４−１，３４−２を制御するスイッチ制御手段４１及び補正手段４３をトランス３２−１，３２−２の１次側に配置し、電圧差検出手段４２をトランス３２−１，３２−２の２次側に配置しているので、電圧差検出手段４２の検出結果を補正手段４３へ伝送するための絶縁手段４４を設けている。しかし、絶縁手段４４を、例えば、絶縁増幅器で構成すると、コスト増となり、シリアル通信信号をホトカプラで絶縁する構成にすると、通信の遅れが制御性を悪くする、といった不都合がある。

そこで、このような不都合を無くすために、本実施例５のスイッチング電源装置では、実施例１の電圧差検出手段４２を、電圧検出部４２ｄにより構成し、この電圧検出部４２ｄを、トランス３２−１，３２−２の１次側に配置して、第１スイッチ素子２３の電圧を計測する構成にしている。電圧検出部４２ｄは、第１スイッチ素子２３の両端電圧を計測して、２個のコンデンサ３６−１，３６−２間の電圧差を間接的に検出し、この検出結果を補正手段４３へ与える回路であり、例えば、第１スイッチ素子２３の両端電圧を降圧して検出する分圧抵抗、その検出電圧をデジタル値に変換するアナログ／デジタル変換器、及び、そのデジタル値をカウントするカウンタ等により構成されている。その他の構成は、実施例１と同様である。

本実施例５のスイッチング電源装置では、第１スイッチ素子２３の電圧を計測するための電圧検出部４２ｄを設けている。そのため、第１スイッチ素子２３がオフで、第２スイッチ素子３１−１と第３スイッチ素子３４−１がオンの期間は、第１スイッチ素子２３の電圧が、コンデンサ３６−１の電圧のｎ倍電圧となることと、第１スイッチ素子２３がオフで、第２スイッチ素子３１−２と第３スイッチ素子３４−２がオンの期間は、第１スイッチ素子２３の電圧が、コンデンサ３６−２の電圧のｎ倍電圧となることから、１つの電圧検出部４２ｄで、コンデンサ３６−１の電圧のｎ倍電圧と、コンデンサ３６−２の電圧のｎ倍電圧と、の両方を測定することが可能である。そのため、電圧検出部４２ｄにより、その両方の計測値の差分を取ることで、２個のコンデンサ３６−１，３６−２間の電圧差を間接的に検出することができる。

本実施例５のスイッチング電源装置によれば、トランス３２−１，３２−２の１次側に配置した電圧検出部４２ｄにより、第１スイッチ素子２３の電圧を計測し、２個のコンデンサ３６−１，３６−２間の電圧差を間接的に検出する構成にしたので、実施例４のような絶縁手段４４が不要になって、回路構成を簡単化できる。しかも、本実施例５の電圧検出部４２ｄは、コンデンサ３６−１，３６−２の直列数が増えても、そのまま使える利点もある。

なお、本実施例５の電圧検出部４２ｄは、実施例２の図６のスイッチング電源装置や、実施例３の図７のスイッチング電源装置に設ければ、上記と同様の作用効果を奏することができる。

図１０は、本発明の実施例６のスイッチング電源装置を示す回路図であり、実施例５のスイッチング電源装置を示す図９中の要素と共通の要素には共通の符号が付されている。

本実施例６のスイッチング電源装置は、実施例１〜５と同様に、１コンバータ方式の絶縁型スイッチング電源装置である。実施例１〜５のスイッチング電源装置を示す図１、図６〜図９では、２個のトランス３２−１，３２−２を使用しているが、トランス３２−１，３２−２の個数は、２個に限定されるものではなく、任意の個数のトランス３２−１〜３２−ｍを使用できるように拡張しても良い。

本実施例６では、電圧変換部３０−１と同一構成の複数の電圧変換部３０−ｍが、第１接続点Ｎ１及び第１入力端子２１−１と第２入力端２１−２との間に、並列に接続されている。各電圧変換部３０−ｍは、電圧変換部３０−１と同様に、第２スイッチ信号Ｓ３１−ｍによりオン／オフ動作する第２スイッチ素子３１−ｍと、第３スイッチ信号Ｓ３４−ｍによりオン／オフ動作する第３スイッチ素子３４−ｍと、第１整流素子３３−ｍと、１次巻線３２−ｍａ及び２次巻線３２−ｍｂを有するトランス３２−ｍと、第２整流素子３５−ｍと、コンデンサ３６−ｍと、により構成されている。

更に、実施例５とほぼ同様に、電圧検出部４２ｄ及び補正手段４３と、複数のスイッチ信号Ｓ２３，Ｓ３１−１〜Ｓ３１−ｍ，Ｓ３４−１〜Ｓ３４−ｍを出力するスイッチ制御手段４１と、が設けられている。その他の構成は、実施例５と同様である。

本実施例６のスイッチング電源装置によれば、実施例５のスイッチング電源装置と同様の作用効果を奏することができる。特に、本実施例６では、電圧変換部３０−１〜３０−ｍの個数を増やすことにより、トランス３２−１〜３２−ｍの個数も増加することができる。トランスを増やすと、出力リップルが減少する利点がある。その理由は、トランスの数が２個（３２−１，３２−２）の場合、１周期でインダクタ２２の電圧は２回プラスマイナスが反転するが、例えば、トランスの数を３個（３２−１，３２−２，３２−３）にすれば、３回反転するようになる。その分、インダクタ２２のリップル電流が減るので、そのリップル電流がコンデンサ３６−１〜３６−３に流れ込んだときに発生するリップル電圧が減少する。

なお、実施例２の図６のスイッチング電源装置や、実施例３の図７のスイッチング電源装置において、本実施例６のように、電圧変換部３０−１Ａ，３０−２Ａ，３０−１Ｂ，３０−２Ｂの個数を増やすことにより、本実施例６と同様の作用効果を奏することができる。

図１１は、本発明の実施例７のスイッチング電源装置を示す回路図であり、実施例１のスイッチング電源装置を示す図１中の要素と共通の要素には共通の符号が付されている。

本実施例７のスイッチング電源装置は、実施例１と同様に、１コンバータ方式の絶縁型スイッチング電源装置であるが、実施例１の全波整流回路２０が省略されている。第１入力端子２１−１及び第２入力端子２１−２には、ＤＣの入力電圧Ｖｉが入力される。この入力電圧Ｖｉは、ＡＣ電圧が整流された脈流の電圧、あるいは、その脈流の電圧が平滑された電圧、あるいは極性と瞬時値が一定である狭義のＤＣ電圧である。その他の構成は、実施例１と同様である。

本実施例７のスイッチング電源装置では、入力電圧Ｖｉが第１入力端子２１−１及び第２入力端子２１−２に入力されると、実施例１とほぼ同様の作用効果を奏することができる。

なお、実施例２の図６、実施例３の図７、実施例４の図８、実施例５の図９、及び実施例６の図１０にそれぞれ示すスイッチング電源装置において、本実施例７のように、全波整流回路２０を省略した場合、それらの実施例２〜６とほぼ同様の作用効果を奏することができる。

（実施例の他の変形例）
本発明は、上記実施例１〜７及びその変形例に限定されず、その他の種々の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次のようなものがある。

実施例１〜７において、各電圧変換部３０−１，３０−２，３０−１Ａ，３０−２Ａ，３０−１Ｂ，３０−２Ｂ，３０−ｍは、図示以外の構成に変更しても良い。例えば、実施例１〜７の各電圧変換部３０−１，３０−２，３０−１Ａ，３０−２Ａ，３０−１Ｂ，３０−２Ｂ，３０−ｍにおいて、各スイッチ素子３４−１，３４−２，３４−ｍに対して並列にスナバコンデンサを接続し、各スイッチ素子３４−１，３４−２，３４−ｍのオフ時等に生じる過渡的な高電圧を吸収する構成にしても良い。

２０全波整流回路
２１−１，２１−２第１、第２入力端子
２２インダクタ
２３第１スイッチ素子
３０−１，３０−１Ａ，３０−１Ｂ，３０−２，３０−２Ａ，３０−２Ｂ，３０−ｍ電圧変換部
３１−１，３１−２，３１−ｍ第２スイッチ素子
３２−１，３２−２，３２−ｍトランス
３３−１，３３−２，３３−ｍ第１整流素子
３４−１，３４−２，３４−ｍ第３スイッチ素子
３５−１，３５−２，３５−ｍ第２整流素子
３６−１，３６−２，３６−ｍコンデンサ
４０−１，４０−２第１、第２出力端子
４１スイッチ制御手段
４２電圧差検出手段
４２ａ電圧差検出部
４２ｂ，４２ｃ分圧抵抗
４２ｄ電圧検出部
４３補正手段
Ｎ１第１接続点
Ｎ２−１，Ｎ２−２，Ｎ２−ｍ第２接続点
Ｎ３−１，Ｎ３−２，Ｎ３−ｍ第３接続点
Ｎ４−１，Ｎ４−２，Ｎ４−ｍ第４接続点

Claims

第１スイッチ素子をオン／オフ動作させる第１スイッチ信号と、ｍ個（但し、ｍは２以上の任意の数）の第２スイッチ素子をそれぞれオン／オフ動作させるｍ個の第２スイッチ信号と、ｍ個の第３スイッチ素子をそれぞれオン／オフ動作させるｍ個の第３スイッチ信号と、を所定のタイミングで出力するスイッチ制御手段と、
直流の電圧を入力する一対の第１入力端子と第２入力端子との間に接続され、インダクタ、第１接続点、及び前記第１スイッチ素子を有する第１直列回路と、
前記第１接続点、前記第１入力端子及び前記第２入力端子と、直流の出力電圧を出力する一対の第１出力端子及び第２出力端子と、の間に接続されたｍ個の電圧変換部と、を備え、
前記各電圧変換部は、
前記第１接続点と第２接続点との間に接続され、トランスにおける１次巻線と前記第２スイッチ素子とを有する第２直列回路と、
前記第２接続点と前記第２入力端子との間に接続された第３スイッチ素子と、
前記第２接続点と前記第１入力端子との間に接続された第１整流素子と、
第３接続点と第４接続点との間に接続され、前記トランスにおける２次巻線と第２整流素子とを有する第３直列回路と、
をそれぞれ備えたスイッチング電源装置において、
前記各電圧変換部における前記第３接続点と前記第４接続点との間には、コンデンサがそれぞれ接続されると共に、前記ｍ個のコンデンサが前記第１出力端子と前記第２出力端子との間に直列に接続され、且つ、
前記ｍ個のコンデンサ間の電圧差を検出して検出結果を出力する電圧差検出手段と、
前記検出結果に基づき、前記電圧差が許容値以下になるように前記第２スイッチ信号及び／又は前記第３スイッチ信号のオン時間を補正する補正手段と、
が設けられたことを特徴とするスイッチング電源装置。
第１スイッチ素子をオン／オフ動作させる第１スイッチ信号と、ｍ個（但し、ｍは２以上の任意の数）の第２スイッチ素子をそれぞれオン／オフ動作させるｍ個の第２スイッチ信号と、ｍ個の第３スイッチ素子をそれぞれオン／オフ動作させるｍ個の第３スイッチ信号と、を所定のタイミングで出力するスイッチ制御手段と、
交流の電圧を整流して直流の電圧を出力する整流回路と、
前記直流の電圧を入力する一対の第１入力端子と第２入力端子との間に接続され、インダクタ、第１接続点、及び前記第１スイッチ素子を有する第１直列回路と、
前記第１接続点、前記第１入力端子及び前記第２入力端子と、直流の出力電圧を出力する一対の第１出力端子及び第２出力端子と、の間に接続されたｍ個の電圧変換部と、を備え、
前記各電圧変換部は、
前記第１接続点と第２接続点との間に接続され、トランスにおける１次巻線と前記第２スイッチ素子とを有する第２直列回路と、
前記第２接続点と前記第２入力端子との間に接続された第３スイッチ素子と、
前記第２接続点と前記第１入力端子との間に接続された第１整流素子と、
第３接続点と第４接続点との間に接続され、前記トランスにおける２次巻線と第２整流素子とを有する第３直列回路と、
をそれぞれ備えたスイッチング電源装置において、
前記各電圧変換部における前記第３接続点と前記第４接続点との間には、コンデンサがそれぞれ接続されると共に、前記ｍ個のコンデンサが前記第１出力端子と前記第２出力端子との間に直列に接続され、且つ、
前記ｍ個のコンデンサ間の電圧差を検出して検出結果を出力する電圧差検出手段と、
前記検出結果に基づき、前記電圧差が許容値以下になるように前記第２スイッチ信号及び／又は前記第３スイッチ信号のオン時間を補正する補正手段と、
が設けられたことを特徴とするスイッチング電源装置。
第１スイッチ素子をオン／オフ動作させる第１スイッチ信号と、ｍ個（但し、ｍは２以上の任意の数）の第２スイッチ素子をそれぞれオン／オフ動作させるｍ個の第２スイッチ信号と、ｍ個の第３スイッチ素子をそれぞれオン／オフ動作させるｍ個の第３スイッチ信号と、を所定のタイミングで出力するスイッチ制御手段と、
直流の電圧を入力する一対の第１入力端子と第２入力端子との間に接続され、インダクタ、第１接続点、及び前記第１スイッチ素子を有する第１直列回路と、
前記第１接続点、前記第１入力端子１及び前記第２入力端子と、直流の出力電圧を出力する一対の第１出力端子及び第２出力端子と、の間に接続されたｍ個の電圧変換部と、を備え、
前記各電圧変換部は、
前記第１接続点と第２接続点との間に接続された、トランスにおける１次巻線と、
前記第２接続点と前記第１入力端子との間に接続され、第１整流素子と前記第２スイッチ素子とを有する第２直列回路と、
前記第２接続点と前記第２入力端子との間に接続された第３スイッチ素子と、
第３接続点と第４接続点との間に接続され、前記トランスにおける２次巻線と第２整流素子とを有する第３直列回路と、
をそれぞれ備えたスイッチング電源装置において、
前記各電圧変換部における前記第３接続点と前記第４接続点との間には、コンデンサがそれぞれ接続されると共に、前記ｍ個のコンデンサが前記第１出力端子と前記第２出力端子との間に直列に接続され、且つ、
前記ｍ個のコンデンサ間の電圧差を検出して検出結果を出力する電圧差検出手段と、
前記検出結果に基づき、前記電圧差が許容値以下になるように前記第２スイッチ信号及び／又は前記第３スイッチ信号のオン時間を補正する補正手段と、
が設けられたことを特徴とするスイッチング電源装置。
第１スイッチ素子をオン／オフ動作させる第１スイッチ信号と、ｍ個（但し、ｍは２以上の任意の数）の第２スイッチ素子をそれぞれオン／オフ動作させるｍ個の第２スイッチ信号と、ｍ個の第３スイッチ素子をそれぞれオン／オフ動作させるｍ個の第３スイッチ信号と、を所定のタイミングで出力するスイッチ制御手段と、
交流の電圧を整流して直流の電圧を出力する整流回路と、
前記直流の電圧を入力する一対の第１入力端子と第２入力端子との間に接続され、インダクタ、第１接続点、及び前記第１スイッチ素子を有する第１直列回路と、
前記第１接続点、前記第１入力端子及び前記第２入力端子と、直流の出力電圧を出力する一対の第１出力端子及び第２出力端子と、の間に接続されたｍ個の電圧変換部と、を備え、
前記各電圧変換部は、
前記第１接続点と第２接続点との間に接続された、トランスにおける１次巻線と、
前記第２接続点と前記第１入力端子との間に接続され、第１整流素子と前記第２スイッチ素子とを有する第２直列回路と、
前記第２接続点と前記第２入力端子との間に接続された第３スイッチ素子と、
第３接続点と第４接続点との間に接続され、前記トランスにおける２次巻線と第２整流素子とを有する第３直列回路と、
をそれぞれ備えたスイッチング電源装置において、
前記各電圧変換部における前記第３接続点と前記第４接続点との間には、コンデンサがそれぞれ接続されると共に、前記ｍ個のコンデンサが前記第１出力端子と前記第２出力端子との間に直列に接続され、且つ、
前記ｍ個のコンデンサ間の電圧差を検出して検出結果を出力する電圧差検出手段と、
前記検出結果に基づき、前記電圧差が許容値以下になるように前記第２スイッチ信号及び／又は前記第３スイッチ信号のオン時間を補正する補正手段と、
が設けられたことを特徴とするスイッチング電源装置。
第１スイッチ素子をオン／オフ動作させる第１スイッチ信号と、ｍ個（但し、ｍは２以上の任意の数）の第２スイッチ素子をそれぞれオン／オフ動作させるｍ個の第２スイッチ信号と、ｍ個の第３スイッチ素子をそれぞれオン／オフ動作させるｍ個の第３スイッチ信号と、を所定のタイミングで出力するスイッチ制御手段と、
直流の電圧を入力する一対の第１入力端子と第２入力端子との間に接続され、インダクタ、第１接続点、及び前記第１スイッチ素子を有する第１直列回路と、
前記第１接続点、前記第１入力端子及び前記第２入力端子と、直流の出力電圧を出力する一対の第１出力端子及び第２出力端子と、の間に接続されたｍ個の電圧変換部と、を備え、
前記各電圧変換部は、
前記第１接続点と第２接続点との間に接続された、トランスにおける１次巻線と、
前記第２接続点と前記第１入力端子との間に接続された前記第２スイッチ素子と、
前記第２接続点と前記第２入力端子との間に接続された第３スイッチ素子と、
第３接続点と第４接続点との間に接続され、前記トランスにおける２次巻線と整流素子とを有する第２直列回路と、
をそれぞれ備えたスイッチング電源装置において、
前記各電圧変換部における前記第３接続点と前記第４接続点との間には、コンデンサがそれぞれ接続されると共に、前記ｍ個のコンデンサが前記第１出力端子と前記第２出力端子との間に直列に接続され、且つ、
前記ｍ個のコンデンサ間の電圧差を検出して検出結果を出力する電圧差検出手段と、
前記検出結果に基づき、前記電圧差が許容値以下になるように前記第２スイッチ信号及び／又は前記第３スイッチ信号のオン時間を補正する補正手段と、
が設けられたことを特徴とするスイッチング電源装置。
第１スイッチ素子をオン／オフ動作させる第１スイッチ信号と、ｍ個（但し、ｍは２以上の任意の数）の第２スイッチ素子をそれぞれオン／オフ動作させるｍ個の第２スイッチ信号と、ｍ個の第３スイッチ素子をそれぞれオン／オフ動作させるｍ個の第３スイッチ信号と、を所定のタイミングで出力するスイッチ制御手段と、
交流の電圧を整流して直流の電圧を出力する整流回路と、
前記直流の電圧を入力する一対の第１入力端子と第２入力端子との間に接続され、インダクタ、第１接続点、及び前記第１スイッチ素子を有する第１直列回路と、
前記第１接続点、前記第１入力端子及び前記第２入力端子と、直流の出力電圧を出力する一対の第１出力端子及び第２出力端子と、の間に接続されたｍ個の電圧変換部と、を備え、
前記各電圧変換部は、
前記第１接続点と第２接続点との間に接続された、トランスにおける１次巻線と、
前記第２接続点と前記第１入力端子との間に接続された前記第２スイッチ素子と、
前記第２接続点と前記第２入力端子との間に接続された第３スイッチ素子と、
第３接続点と第４接続点との間に接続され、前記トランスにおける２次巻線と整流素子とを有する第２直列回路と、
をそれぞれ備えたスイッチング電源装置において、
前記各電圧変換部における前記第３接続点と前記第４接続点との間には、コンデンサがそれぞれ接続されると共に、前記ｍ個のコンデンサが前記第１出力端子と前記第２出力端子との間に直列に接続され、且つ、
前記ｍ個のコンデンサ間の電圧差を検出して検出結果を出力する電圧差検出手段と、
前記検出結果に基づき、前記電圧差が許容値以下になるように前記第２スイッチ信号及び／又は前記第３スイッチ信号のオン時間を補正する補正手段と、
が設けられたことを特徴とするスイッチング電源装置。
前記電圧差検出手段は、
前記各コンデンサ間の中点電圧と、前記第１出力端子及び前記第２出力端子間の前記出力電圧を抵抗で１／ｍに分圧した分圧電圧と、の前記電圧差を検出する電圧差検出部を有し、前記電圧差検出部から前記検出結果を出力することを特徴とする請求項１〜６のいずれか１項に記載のスイッチング電源装置。
前記電圧差検出手段は、
前記各コンデンサの電圧と、前記第１出力端子及び前記第２出力端子間の前記出力電圧の１／ｍ電圧と、の前記電圧差を検出して前記検出結果を出力する構成になっていることを特徴とする請求項１〜６のいずれか１項に記載のスイッチング電源装置。
前記電圧差検出手段は、
前記第１スイッチ素子の電圧を検出する電圧検出部を有し、
前記電圧検出部により、前記第１スイッチ素子がオフ状態で、且つ、前記各電圧変換部の前記第２スイッチ素子及び前記第３スイッチ素子がオン状態になる時の、前記第１スイッチ素子の電圧値を検出して、前記ｍ個のコンデンサ間の前記電圧差を求めることを特徴とする請求項１〜６のいずれか１項に記載のスイッチング電源装置。