JP2014052848A - フィスカルプリンター - Google Patents

Abstract

【課題】メモリーに記憶されたレシートへの印刷情報やフィスカル情報を改竄する改竄行為の痕跡を残すことが可能なフィスカルプリンターを提案する。
【解決手段】このフィスカルプリンターは、レシートへの印刷情報およびフィスカル情報の少なくともいずれか一方が記憶されるメモリー３２、３３と、ホールＩＣ３４と、メモリー３２、３３およびホールＩＣ３４が実装される回路基板１０と、開口部４０ａを有し回路基板１０が収容されるケース体４０と、ケース体４０の開口部４０ａを塞ぐようにケース体４０に固定されるカバー部材４１と、カバー部材４１に取り付けられる磁性体４３とを備えている。
【選択図】図５

Description

本発明は、フィスカルプリンターに関する。

従来、販売取引に関する印刷情報をレシートに印刷して印刷後のレシートを発行する機
能と、販売取引に関するフィスカル情報を記憶する機能とを備えるフィスカルプリンター
が知られている（たとえば、特許文献１参照）。特許文献１に記載のフィスカルプリンタ
ーは、レシートへの印刷情報が記憶されるＥＪ（電子ジャーナル）メモリーと、フィスカ
ル情報が記憶されるフィスカルメモリーとを備えている。一般に、ＥＪメモリーおよびフ
ィスカルメモリーは、ＥＪメモリーやフィスカルメモリーに記憶されている情報の改竄を
防止するため、黒色のエポキシ樹脂によって覆われている。

特開２０１０−１３４５８０号公報

上述のように、ＥＪメモリーおよびフィスカルメモリーは、記憶されている情報の改竄
を防止するため、黒色のエポキシ樹脂によって覆われている。しかしながら、エポキシ樹
脂を削ってＥＪメモリーやフィスカルメモリーを露出させ、ＥＪメモリーやフィスカルメ
モリーにアクセスすれば、ＥＪメモリーやフィスカルメモリーに記憶されている情報を改
竄することが可能である。また、黒色のエポキシ樹脂やこれに類する材料は、比較的容易
に入手することが可能であるため、情報が改竄された後のＥＪメモリーやフィスカルメモ
リーを黒色のエポキシ樹脂等によって再び覆えば、改竄行為が行われたことの痕跡は残ら
ない。また、改竄行為が行われたことの痕跡が残らなければ、改竄行為が行われたことを
知ることができない。

そこで、本発明の課題は、メモリーに記憶されたレシートへの印刷情報やフィスカル情
報を改竄する改竄行為の痕跡を残すことが可能なフィスカルプリンターを提案することに
ある。

上記の課題を解決するため、本発明のフィスカルプリンターは、レシートへの印刷情報
およびフィスカル情報の少なくともいずれか一方が記憶されるメモリーと、ホールＩＣと
、前記メモリーおよび前記ホールＩＣが実装される回路基板と、開口部を有し前記回路基
板が収容されるケース体と、前記ケース体に固定され、前記ケース体の前記開口部を塞ぐ
カバー部材と、前記カバー部材に取り付けられる磁性体と、を備えることを特徴とする。

本発明のフィスカルプリンターでは、ケース体に収容される回路基板にホールＩＣが実
装され、ケース体の開口部を塞ぐようにケース体に固定されるカバー部材に磁性体が取り
付けられている。そのため、犯罪者がメモリーに記憶されたレシートへの印刷情報やフィ
スカル情報を改竄しようとして、ケース体からカバー部材を取り外すと、ホールＩＣの出
力信号のレベルが変化する。したがって、本発明では、ホールＩＣの出力信号のレベルの
変化を記録することで、メモリーに記憶された印刷情報やフィスカル情報を改竄するため
にケース体からカバー部材が取り外されたことを記録することが可能になる。すなわち、
本発明では、ホールＩＣの出力信号のレベルの変化を記録することで、メモリーに記憶さ
れた印刷情報やフィスカル情報に対する改竄行為の痕跡を残すことが可能になる。その結
果、本発明では、メモリーに記憶された印刷情報やフィスカル情報に対する改竄行為が行
われたことを知ることが可能になる。

本発明において、前記回路基板は、平板状に形成されるとともに、前記カバー部材に前
記回路基板の一方の面が対向するように前記ケース体に収容され、前記ホールＩＣは、前
記回路基板の前記一方の面に実装されていることが好ましい。このように構成すると、回
路基板の他方の面にホールＩＣが実装されている場合と比較して、ケース体からカバー部
材が取り外されたときのホールＩＣの出力信号のレベル変化を大きくすることが可能にな
る。したがって、ケース体からカバー部材が取り外されたことを検知しやすくなる。

本発明において、フィスカルプリンターは、前記回路基板に実装され、前記印刷情報お
よび前記フィスカル情報の少なくともいずれか一方を前記メモリーへ書き込む書込み制御
を行う書込み制御回路を備え、前記メモリーおよび前記書込み制御回路は、前記回路基板
の他方の面に実装されていることが好ましい。磁性体が磁石である場合、磁石が発生させ
る磁気の影響で書込み制御回路が誤動作するおそれがある。しかし、このように構成する
と、回路基板の一方の面に書込み制御回路が実装されている場合と比較して、磁石が発生
させる磁気に起因する書込み制御回路の誤動作の発生確率を低減することが可能になる。

本発明において、フィスカルプリンターは、前記ホールＩＣに電力を供給する電源を備
え、前記電源は、前記回路基板と別個に設けられた第２回路基板に実装されていることが
好ましい。また、本発明において、フィスカルプリンターは、前記ホールＩＣからの出力
信号が入力されるとともに、前記ホールＩＣからの出力信号のレベルが変化したときの日
時を記録するリアルタイムクロックを備え、前記リアルタイムクロックは、前記回路基板
と別個に設けられた第２回路基板に実装されていることが好ましい。このように構成する
と、電源やリアルタイムクロックが回路基板に実装される場合と比較して、回路基板を小
型化してケース体およびカバー部材を小型化することが可能になる。また、ケース体を小
型化することが可能になるため、ケース体の内部に、たとえば、黒色のエポキシ樹脂が充
填される場合には、充填されるエポキシ樹脂の量を低減することが可能になる。

本発明の実施の形態にかかるフィスカルプリンターの外観斜視図。 図１のフィスカルプリンターを異なる角度から示す外観斜視図。 図１のフィスカルプリンターのブロック図。 ＥＪフィスカルメモリー基板の構成を説明するためのブロック図。 ＥＪフィスカルメモリー基板、ケース体およびカバー部材の構成を説明するための図。

以下、図面を参照しながら、本発明を適用したフィスカルプリンターを説明する。

（フィスカルプリンターの構成）
図１は、本発明の実施の形態にかかるフィスカルプリンター１の外観斜視図である。図
２は、図１のフィスカルプリンター１を異なる角度から示す外観斜視図である。図３は、
図１のフィスカルプリンター１のブロック図である。

本形態のフィスカルプリンター１（以下、「プリンター１」とする。）は、ＰＯＳ端末
等に接続される会計用のプリンターである。プリンター１は、販売取引に関する印刷情報
をレシートに印刷して印刷後のレシートを発行する機能と、販売取引に関するフィスカル
情報を記憶して保持する機能とを備えている。このプリンター１は、プリンター本体２と
、プリンター本体２の底部に固定されるフィスカルモジュール３とを備えている。

プリンター本体２の内部には、図示を省略する記録紙の収容部、記録紙搬送機構および
印刷ヘッド等が搭載されている。また、プリンター本体２は、プリンター本体２の上面の
前側に配置される開閉蓋４と、プリンター本体２の上面の後側に配置される開閉蓋５とを
備えている。開閉蓋４と開閉蓋５との間には、記録紙の幅方向に延びるレシート排出口６
が形成されている。レシート排出口６の側方には、スライドボタン７が配置されている。
スライドボタン７を操作すると、開閉蓋５のロックが外れて、開閉蓋５を開けることが可
能になる。また、開閉蓋５を開けると、記録紙の収納部が露出し、記録紙の交換等を行う
ことが可能になる。また、開閉蓋４を開けると、インクリボンの交換等を行うことが可能
になる。

フィスカルモジュール３は、回路基板としてのＥＪフィスカルメモリー基板１０と、プ
リンター制御基板１２と、第２回路基板としてのフィスカル制御基板１３とを備えている
。ＥＪフィスカルメモリー基板１０、プリンター制御基板１２およびフィスカル制御基板
１３は、金属製の筺体１４の内部に配置されている。筺体１４は、ケース体１５と、ケー
ス体１５の開口部を覆うカバー部材１６とから構成されている。また、フィスカルモジュ
ール３には、図示を省略するホストコンピューター等にフィスカルモジュール３を電気的
に接続するための各種のコネクター１７が取り付けられている。

ＥＪフィスカルメモリー基板１０には、フィスカル情報およびレシートへの印刷情報が
記憶される後述のフラッシュメモリー３２、３３が実装されている。ＥＪフィスカルメモ
リー基板１０の詳細な構成については後述する。プリンター制御基板１２には、プリンタ
ー本体２の各機構を制御するためのプリンター制御用ＣＰＵ１８が実装されている。フィ
スカル制御基板１３には、フィスカル制御用ＣＰＵ２１と、プログラム改竄確認用ＣＰＵ
２３と、ＲＴＣ（リアルタイムクロック）２５と、バックアップ用の一次電池２７とが実
装されている。

フィスカル制御用ＣＰＵ２１は、ＥＪフィスカルメモリー基板１０に実装されるフラッ
シュメモリー３２、３３へのフィスカル情報の書込みおよび印刷情報の書込みを行うため
のフィスカル制御等を行う。プログラム改竄確認用ＣＰＵ２３は、フィスカル制御を行う
ためのフィスカル制御プログラムが改竄されていないことを確認するための改竄確認制御
を行う。具体的には、プログラム改竄確認用ＣＰＵ２３は、プリンター１が起動するたび
に、図示を省略するフラッシュメモリーに記憶されているフィスカル制御プログラムと、
基本フィスカル制御プログラムとを比較する。また、プログラム改竄確認用ＣＰＵ２３は
、２つの制御プログラムの内容が一致しなければ、プリンター１を停止させ、２つの制御
プログラムの内容が一致すれば、プリンター１を動作可能な状態にする。

ＲＴＣ２５は、記憶されているフィスカル情報およびレシートへの印刷情報に対する改
竄行為の発生日時を記録するための機能を備えている。ＲＴＣ２５の機能の詳細について
は後述する。一次電池２７には、ＲＴＣ２５やＳＲＡＭ（スタティックランダムアクセス
メモリー）等のバックアップ電力の供給が必要な各種の電子部品が接続されている。また
、一次電池２７には、ＥＪフィスカルメモリー基板１０に実装される後述のホールＩＣ３
４が接続されている。

（ＥＪフィスカルメモリー基板、ケース体およびカバー部材の構成）
図４は、ＥＪフィスカルメモリー基板１０の構成を説明するためのブロック図である。
図５は、ＥＪフィスカルメモリー基板１０、ケース体４０およびカバー部材４１の構成を
説明するための図である。

ＥＪフィスカルメモリー基板１０は、略長方形の平板状に形成されている。ＥＪフィス
カルメモリー基板１０には、書込み制御回路としてのＭＰＵ（マイクロプロセッサーユニ
ット）３１と、メモリーとしてのフラッシュメモリー３２、３３と、ホールＩＣ３４とが
実装されている。このＥＪフィスカルメモリー基板１０は、ＦＦＣ（フレキシブルフラッ
トケーブル）等の配線３５を介して、フィスカル制御基板１３に電気的に接続されている
。配線３５の一端は、フィスカル制御基板１３に実装されるコネクター３６に接続され、
配線３５の他端は、ＥＪフィスカルメモリー基板１０に実装されるコネクター３７に接続
されている。

ＭＰＵ３１は、フィスカル制御用ＣＰＵ２１からの制御指令に基づいて、フィスカル情
報およびレシートへの印刷情報をフラッシュメモリー３２、３３へ書き込むための書込み
制御を行う。フラッシュメモリー３２は、たとえば、ＮＡＮＤ型フラッシュメモリーであ
る。フラッシュメモリー３３は、たとえば、シリアルフラッシュメモリーである。ホール
ＩＣ３４は、ホール素子と、ホール素子からの出力信号をデジタル信号に変換するＩＣと
を備えている。ホールＩＣ３４は、一次電池２７に接続されており、ホールＩＣ３４には
、一次電池２７から電力が供給されている。また、ホールＩＣ３４は、ＲＴＣ２５に接続
されており、ホールＩＣ３４からの出力信号は、ＲＴＣ２５に入力される。なお、ＲＴＣ
２５は、ＥＪフィスカルメモリー基板１０に設けられたグランドパターン３８に接続され
ている。

図５に示すように、ホールＩＣ３４は、平板状に形成されるＥＪフィスカルメモリー基
板１０の一方の面１０ａに実装されている。一方の面１０ａには、コネクター３７も実装
されている。ＭＰＵ３１およびフラッシュメモリー３２、３３は、ＥＪフィスカルメモリ
ー基板１０の他方の面１０ｂに実装されている。

また、ＥＪフィスカルメモリー基板１０は、ケース体４０とカバー部材４１とから構成
される収容ケース４２の中に収容されている。ケース体４０およびカバー部材４１は、樹
脂で形成されている。ケース体４０は、たとえば、略直方体の箱状に形成されている。ケ
ース体４０の１つの側面には、開口部４０ａが形成されている。カバー部材４１は、開口
部４０ａを塞ぐ略長方形の平板状に形成されている。カバー部材４１は、開口部４０ａを
塞ぐようにケース体４０に固定されている。本形態では、カバー部材４１は、ケース体４
０から比較的容易に取り外せるようにケース体４０に固定されている。

カバー部材４１には、磁性体４３が取り付けられている。本形態では、カバー部材４１
と同色をした磁性体４３がカバー部材４１の表面に塗布されることで、磁性体４３がカバ
ー部材４１に取り付けられている。なお、平板状等に形成された磁性体４３がカバー部材
４１に埋め込まれても良い。また、磁性体４３は、永久磁石等の硬磁性体であっても良い
し、鋼板等の軟磁性体であっても良い。

ＥＪフィスカルメモリー基板１０は、一方の面１０ａがカバー部材４１に対向するよう
にケース体４０に収容されている。また、ＥＪフィスカルメモリー基板１０は、たとえば
、ＥＪフィスカルメモリー基板１０の厚さ方向から見たときに、ホールＩＣ３４の少なく
とも一部と磁性体４３の少なくとも一部が重なるように、ケース体４０に収容されている
。ＥＪフィスカルメモリー基板１０が収容された収容ケース４２の内部には、黒色のエポ
キシ樹脂が充填されている。

（ＲＴＣの機能）
フィスカルモジュール３では、ＥＪフィスカルメモリー基板１０またはフィスカル制御
基板１３から配線３５が外されて、配線３５を介してフィスカル制御基板１３に電気的に
接続されているＥＪフィスカルメモリー基板１０がフィスカル制御基板１３から分離され
ると、ＥＪフィスカルメモリー基板１０のグランドパターン３８に接続されていたＲＴＣ
２５がグランドパターン３８から分離される。ＲＴＣ２５は、ＲＴＣ２５がグランドパタ
ーン３８から分離されたときの日時を記録する。

また、ケース体４０に固定されているカバー部材４１が取り外されると、カバー部材４
１に取り付けられている磁性体４３とホールＩＣ３４との距離が変動するため、ホールＩ
Ｃ３４の出力信号のレベルが変化する。ホールＩＣ３４からの出力信号が入力されるＲＴ
Ｃ２５は、ホールＩＣ３４の出力信号のレベルが変化したときの日時を記録する。

（本実施の形態の主な効果）
以上説明したように、本形態では、ケース体４０に収容されるＥＪフィスカルメモリー
基板１０にホールＩＣ３４が実装され、カバー部材４１に磁性体４３が取り付けられてい
る。そのため、本形態では、犯罪者がフラッシュメモリー３２、３３に記憶されたレシー
トへの印刷情報やフィスカル情報を改竄しようとして、ケース体４０からカバー部材４１
を取り外すと、ホールＩＣ３４の出力信号のレベルが変化する。また、ホールＩＣ３４の
出力信号のレベルが変化すると、ＲＴＣ２５が、ホールＩＣ３４の出力信号のレベルが変
化したときの日時を記録する。すなわち、ＲＴＣ２５は、ホールＩＣ３４の出力信号のレ
ベルが変化したときの日時を、フラッシュメモリー３２、３３に記憶された印刷情報およ
びフィスカル情報に対する改竄行為の発生日時として記録する。したがって、本形態では
、フラッシュメモリー３２、３３に記憶された印刷情報やフィスカル情報に対する改竄行
為の痕跡を残すことが可能になる。その結果、本形態では、フラッシュメモリー３２、３
３に記憶された印刷情報やフィスカル情報に対する改竄行為が行われたことを知ることが
可能になる。

なお、ホールＩＣ３４の消費電力は比較的低いため、ＥＪフィスカルメモリー基板１０
に実装されるホールＩＣ３４に一次電池２７から電力が供給されても、一次電池２７の寿
命に大きな影響を及ぼすことはない。すなわち、ホールＩＣ３４に一次電池２７から電力
が供給されても、プリンター１の製品仕様にはそれほど影響はない。

また、本形態では、犯罪者がフラッシュメモリー３２、３３に記憶された印刷情報やフ
ィスカル情報を改竄しようとして、フィスカル制御基板１３に電気的に接続されているＥ
Ｊフィスカルメモリー基板１０をフィスカル制御基板１３から分離すると、グランドパタ
ーン３８に接続されていたＲＴＣ２５がグランドパターン３８から分離され、ＲＴＣ２５
は、ＲＴＣ２５がグランドパターン３８から分離されたときの日時を記録する。すなわち
、ＲＴＣ２５は、ＲＴＣ２５がグランドパターン３８から分離されたときの日時を、フラ
ッシュメモリー３２、３３に記憶された印刷情報およびフィスカル情報に対する改竄行為
の発生日時として記録する。したがって、本形態では、フラッシュメモリー３２、３３に
記憶された印刷情報やフィスカル情報に対する改竄行為の痕跡を残すことが可能になり、
その結果、フラッシュメモリー３２、３３に記憶された印刷情報やフィスカル情報に対す
る改竄行為が行われたことを知ることが可能になる。

本形態では、カバー部材４１に対向するＥＪフィスカルメモリー基板１０の一方の面１
０ａにホールＩＣ３４が実装されている。そのため、本形態では、ＥＪフィスカルメモリ
ー基板１０の他方の面１０ｂにホールＩＣ３４が実装されている場合と比較して、ケース
体４０からカバー部材４１が取り外されたときのホールＩＣ３４の出力信号のレベル変化
を大きくすることが可能になる。したがって、本形態では、ケース体４０からカバー部材
４１が取り外されたことを検知しやすくなる。すなわち、本形態では、フラッシュメモリ
ー３２、３３に記憶されたレシートへの印刷情報やフィスカル情報に対する改竄行為の痕
跡を残しやすくなる。

本形態では、ＭＰＵ３１は、ＥＪフィスカルメモリー基板１０の他方の面１０ｂに実装
されている。そのため、本形態では、磁性体４３が永久磁石であっても、ＭＰＵ３１が一
方の面１０ａに実装されている場合と比較して、磁性体４３が発生させる磁気に起因する
ＭＰＵ３１の誤動作の発生確率を低減することが可能になる。

本形態では、ホールＩＣ３４からの出力信号が入力されるＲＴＣ２５と、ホールＩＣ３
４に電力を供給する一次電池２７とがフィスカル制御基板１３に実装されている。そのた
め、本形態では、ＲＴＣ２５や一次電池２７がＥＪフィスカルメモリー基板１０に実装さ
れる場合と比較して、ＥＪフィスカルメモリー基板１０を小型化して収容ケース４２を小
型化することが可能になる。また、収容ケース４２を小型化することが可能になるため、
収容ケース４２に充填されるエポキシ樹脂の量を低減することが可能になる。

（他の実施の形態）
上述した形態では、ＥＪフィスカルメモリー基板１０に実装されるフラッシュメモリー
３２、３３にレシートへの印刷情報およびフィスカル情報が記憶されているが、レシート
への印刷情報が記憶されるフラッシュメモリー等のメモリーが実装されるＥＪメモリー基
板と、フィスカル情報が記憶されるフラッシュメモリー等のメモリーが実装されるフィス
カルメモリー基板とが別個に設けられても良い。この場合には、たとえば、ＥＪメモリー
基板が収容されるケース体４０およびカバー部材４１と、フィスカルメモリー基板が収容
されるケース体４０およびカバー部材４１とが別個に設けられるとともに、ＥＪメモリー
基板およびフィスカルメモリー基板のそれぞれにホールＩＣ３４が実装される。

上述した形態では、ホールＩＣ３４は、ＥＪフィスカルメモリー基板１０の一方の面１
０ａに実装されているが、ホールＩＣ３４は、ＥＪフィスカルメモリー基板１０の他方の
面１０ｂに実装されても良い。また、上述した形態では、ＭＰＵ３１およびフラッシュメ
モリー３２、３３は、ＥＪフィスカルメモリー基板１０の他方の面１０ｂに実装されてい
るが、ＭＰＵ３１およびフラッシュメモリー３２、３３は、ＥＪフィスカルメモリー基板
１０の一方の面１０ａに実装されても良い。

なお、上述した形態において、フィスカル制御基板１３にホールＩＣ３４を実装すると
ともに、収容ケース４２の中に磁性体４３を配置して、フィスカル制御基板１３に対して
収容ケース４２が相対移動したときの日時をＲＴＣ２５が記録しても良い。この場合であ
っても、フラッシュメモリー３２、３３に記憶されたレシートへの印刷情報やフィスカル
情報に対する改竄行為の痕跡を残すことが可能である。

１・・・フィスカルプリンター、１０・・・ＥＪフィスカルメモリー基板（回路基板）
、１０ａ・・・回路基板の一方の面、１０ｂ・・・回路基板の他方の面、１３・・・フィ
スカル制御基板（第２回路基板）、２５・・・ＲＴＣ（リアルタイムクロック）、２７・
・・一次電池（電源）、３１・・・ＭＰＵ（書込み制御回路）、３２、３３・・・フラッ
シュメモリー（メモリー）、３４・・・ホールＩＣ、４０・・・ケース体、４０ａ・・・
開口部、４１・・・カバー部材、４３・・・磁性体

Claims (5)

1. レシートへの印刷情報およびフィスカル情報の少なくともいずれか一方が記憶されるメ
   モリーと、
   ホールＩＣと、
   前記メモリーおよび前記ホールＩＣが実装される回路基板と、
   開口部を有し前記回路基板が収容されるケース体と、
   前記ケース体に固定され、前記ケース体の前記開口部を塞ぐカバー部材と、
   前記カバー部材に取り付けられる磁性体と、を備えることを特徴とするフィスカルプリ
   ンター。
2. 前記回路基板は、平板状に形成されるとともに、前記カバー部材に前記回路基板の一方
   の面が対向するように前記ケース体に収容され、
   前記ホールＩＣは、前記回路基板の前記一方の面に実装されていることを特徴とする請
   求項１に記載のフィスカルプリンター。
3. 前記回路基板に実装され、前記印刷情報および前記フィスカル情報の少なくともいずれ
   か一方を前記メモリーへ書き込む書込み制御を行う書込み制御回路を備え、
   前記メモリーおよび前記書込み制御回路は、前記回路基板の他方の面に実装されている
   ことを特徴とする請求項２に記載のフィスカルプリンター。
4. 前記ホールＩＣに電力を供給する電源を備え、
   前記電源は、前記回路基板と別個に設けられた第２回路基板に実装されていることを特
   徴とする請求項１から３のいずれかに記載のフィスカルプリンター。
5. 前記ホールＩＣからの出力信号が入力されるとともに、前記ホールＩＣからの出力信号
   のレベルが変化したときの日時を記録するリアルタイムクロックを備え、
   前記リアルタイムクロックは、前記回路基板と別個に設けられた第２回路基板に実装さ
   れていることを特徴とする請求項１から４のいずれかに記載のフィスカルプリンター。

Images