JP2014038994A - 熱硬化性を有する発光ダイオードのフレーム構造の製造方法 - Google Patents

熱硬化性を有する発光ダイオードのフレーム構造の製造方法 Download PDF

Info

Publication number
JP2014038994A
JP2014038994A JP2012210125A JP2012210125A JP2014038994A JP 2014038994 A JP2014038994 A JP 2014038994A JP 2012210125 A JP2012210125 A JP 2012210125A JP 2012210125 A JP2012210125 A JP 2012210125A JP 2014038994 A JP2014038994 A JP 2014038994A
Authority
JP
Japan
Prior art keywords
electrode piece
frame structure
metal panel
manufacturing
plastic base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012210125A
Other languages
English (en)
Other versions
JP5660506B2 (ja
Inventor
Qi Er Chen
陳啓二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FUSHENG INDUSTRIAL CO Ltd
Original Assignee
FUSHENG INDUSTRIAL CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FUSHENG INDUSTRIAL CO Ltd filed Critical FUSHENG INDUSTRIAL CO Ltd
Publication of JP2014038994A publication Critical patent/JP2014038994A/ja
Application granted granted Critical
Publication of JP5660506B2 publication Critical patent/JP5660506B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Led Devices (AREA)

Abstract

【課題】熱硬化性を有する発光ダイオードのフレーム構造の製造方法を提供する。
【解決手段】
本発明のフレーム構造の製造方法は、第1金属パネルおよび第2金属パネルを準備するステップと、第1金属パネルに複数の第1電極片を成型し、第2金属パネルに複数の第2電極片を成型するステップと、第2電極片を第1金属パネルに重ね、熱硬化技術により、第1電極片および第2電極片にプラスチックベースを成型するステップと、さらに第1金属パネルを剥離し、第1電極片をプラスチックベースに埋設させるステップと、プラスチックベースの中空部の第1電極片および第2電極片にダイボンディング、ワイヤーボンディングおよび分注を行うステップと、分注後、第1電極片および第2電極片に電圧を印加し、発光チップが産生する光およびコロイドの混合色を点灯させて、所定の色度および輝度の比率の要求に達しているかどうかを検査するステップと、を含む。
【選択図】図1

Description

本発明は発光ダイオードに関し、特に2本のストリップを利用して発光ダイオードのフレーム構造を製造する方法に関する。
発光ダイオードは、すでに各種の電子装置、電気製品または照明器具などの製品に幅広く利用されている。さらに発光ダイオードの製造では、高輝度、多色光および放熱効果の優れた技術に対する開発および改良がおこなわれており、発光ダイオードの製造コストが高くなっている。この要因によって、発光ダイオードの製造コストが高くなる以外に、発光ダイオードの製造歩留まり率も、製造コストに直接影響を及ぼすことがある。
従来の発光ダイオードを製造するとき、まず金属パネルを準備し、金属パネルのスタンピングまたはエッチングを行い、フレーム構造を製造する。このフレーム構造は金属枠を有し、この金属枠に接続部を介して複数の金属フレームが接続され、この金属フレームが正極片および負極片を含む。熱硬化性プラスチックを利用し、複数の金属フレームにプラスチックベースを成型する。プラスチックベースの製造終了後、プラスチックベースの中空部に露出した正、負極片に発光チップのダイボンディングおよび金線によるワイヤーボンディングを行う。ダイボンディングおよびワイヤーボンディング工程後、蛍光体を混ぜたシリカゲルを中空部に注入し、分注工程後、金属フレームの裁断および検査を行う。
従来の発光ダイオードは製造終了後、輝度および色度の比率の検査を行うため、発光ダイオードの輝度および色度の比率が要求に適合しないと、発光ダイオード製造における歩留まり率はわずか約50%となる。その主な原因は、金属フレームにプラスチックベースが成型された後、金属フレームの正極片および負極片の接続部を裁断しないため、金属フレームの正極片および負極片は接続されている。プラスチックベースの中空部に分注された後、発光ダイオードの輝度および色度の比率が正確であるかどうかの検査をすぐに行うことができず、全行程の終了後のみ、品質の確認をすることができる。したがって、不良の発光ダイオードをすぐに検出することができない。
したがって、本発明の主要な目的は、従来の欠陥を解決することにある。本発明は、2本のストリップを利用して発光ダイオードのフレーム構造を製造する。発光ダイオードの分注過程の後、すぐに予備検査作業を行うことができ、発光ダイオードの輝度および色度の比率が正確であるかどうかを検査する。したがって、発光ダイオード製造後の歩留まり率を90%以上に向上させ、さらには製造コストを大幅に低下させることができる。
上述の目的を達成するために、本発明は熱硬化性を有する発光ダイオードのフレーム構造の製造方法を提供する。これは以下のステップを含む。
まず、第1金属パネルおよび第2金属パネルを準備する。
第1金属パネルに複数の貫通孔、および複数のこの貫通光の一側に位置する第1電極片を成型し、第2金属パネルを複数の第2電極片を有するように成型する。複数の第2電極片は、接続部により棒状に接続される。
第2金属パネルの第2電極片を第1金属パネルの貫通孔に重ねて、第1電極片に対応させ、フレーム構造を形成する。
熱硬化技術を利用し、フレーム構造にプラスチックベースを成型する。
熱硬化後、第1金属パネルを剥離し、第1電極片を前記プラスチックベースに埋設させる。
第1金属パネルを剥離後、プラスチックベースの中空部に露出した第2電極片に発光チップを固定する。
発光チップを、ワイヤーを用いて、中空部に露出した第1電極片と電気的に接続する。
ワイヤーボンディング終了後、コロイドを中空部に注入する。
分注終了後、第1電極片および第2電極片に電圧を印加し、発光チップが産生する光およびコロイドの混合色を点灯させて、形成される色度および輝度が所定の色度および輝度の比率の要求に達しているかどうかを検査する。
このうち、第2金属パネルをスタンピングまたはエッチングすることにより、第2電極片が製造される。第2電極片はベースプレートを有し、このベースプレートは平面台を有する。この平面台の2つの側面に2相が対応する2つの溝を有し、別の一側にノッチを有する。
このうち、第2電極片の側面の2つの溝およびノッチにより、平面台は一着の服の形状を呈する。
このうち、第1電極片を押出成型後、第1電極片の一側にくぼみ部および突出部を有する。
このうち、プラスチックベースの成型により、第1電極片、第2電極片および接続部が覆われる。それと同時に第1電極片のくぼみ部および突出部が、プラスチックベースおよび第1電極片を結合または嵌合する。
このうち、熱硬化後のプラスチックベースの正面に中空部を有し、この中空部が第1電極片および第2電極片を露出させる。
このうち、前記プラスチックベースの成型後、第1電極片および第2電極片の間にT字形を呈するプラスチックベースが形成される。このT字形のプラスチックベースは、第1電極片および第2電極片の平面の高さから突出する。
このうち、前記発光チップは単色または多色のチップである。
このうち、前記ワイヤーは金線である。
このうち、前記コロイドはシリカゲルである。
このうち、前記コロイドに蛍光体が添加される。
図1は、本発明の製造プロセスの概要図である。 図2aは、本発明の第1金属パネルおよび第2金属パネルの分解概要図である。 図2bは、図2aの部分拡大概要図である。 図3は、本発明において、加工工具を利用して第1金属パネルの押出を行い、第1電極片を形成する概要図である。 図4aは、本発明の第1金属パネルおよび第2金属パネルを重ねた後の立体概要図である。 図4bは、図4aの重ねた後の断面概要図である。 図5は、本発明の第1金属パネル、第2金属パネルにプラスチックベースを熱硬化させた概要図である。 図6は、図5の上面概要図である。 図7は、図7の第1金属パネルを剥離した側面概要図である。 図8は、本発明における発光ダイオードのプラスチックベースの上面概要図である。 図9は、図8の側面概要図である。
本発明に関する技術内容および詳細な説明について、図を組み合わせて以下のように説明する。
図1から図7を参照されたい。図1から図7は、本発明の製造プロセスおよび各製造過程の概要図である。同時に合わせて図8および図9も参照されたい。図に示すように、本発明の熱硬化性を有する発光ダイオードのフレーム構造の製造方法について、まず、ステップ100は、第1金属パネル10および第2金属パネル20を準備する。
ステップ102では、第1金属パネル10に複数の貫通孔101を成型する。加工工具30を利用し、第1金属パネル10の貫通孔101の背面の一側から押出を行う。押出後、第1金属パネル10の表面から突出して第1電極片1が形成され、この第1電極片1は前記貫通孔101の一側に位置する。第1電極片1を押出成型後、第1電極片1の一側にくぼみ部11および突出部12を有する(図2a、図2bおよび図3に示す)。
ステップ104では、第2金属パネル20のスタンピングまたはエッチングを行い、複数の第2電極片2を有するように製造される。この複数の第2電極片2は、接続部201により棒状に接続される。スタンピングまたはエッチング後の第2電極片2はベースプレート21を有し、このベースプレート21は平面台22を有する。この平面台22の2つの側面に2相が対応する2つの溝221を有し、別の一側にノッチ222を有する。この側面の2つの溝221およびノッチ222により、前記平面台22は1着の服の形状を呈する(図2aに示す)。
ステップ106では、スタンピングまたはエッチング成形した第2金属パネル20の第2電極片2のベースプレート21を第1金属パネル10の貫通孔101に重ね、第1電極片1に対応させる(図4a、図4bに示す)。
ステップ108では、第1金属パネル10を押出後、熱硬化性プラスチックを利用し、熱硬化性技術により、金属フレーム構造にプラスチックベース3を成型する。このプラスチックベース3を成型すると、第1電極片1、第2電極片2および接続部201が覆われ、同時に第1電極片1のくぼみ部11および突出部12が、プラスチックベース3および第1電極片1をさらに堅固に結合または嵌合することができる。熱硬化後のプラスチックベース3の正面に中空部31を有し、この中空部31が第1電極片1および第2電極片2を露出させる(図5、図6に示す)。他に、プラスチックベース3を成型後、第1電極片1および第2電極片2の間にT字形を呈するプラスチックベース3’が形成される(図5に示す通りである)。このT字形のプラスチックベース3’は、第1電極片1および第2電極片2の平面の高さから突出するため、水気の浸入および注入したコロイド(図示せず)が浸み出すのを防止する。
ステップ110では、熱硬化後、加工工具を利用して、第1金属パネル10の押出成型を行わなかった材料を剥離する。前記プラスチックベース3に埋設された第1電極片1だけが残る(図7に示す)。
ステップ112では、第1金属パネル10の不要物を剥離後、前記プラスチックベース3の中空部31に露出した第2電極片2に、発光チップ4を固定する(図8に示す)。本図において、発光チップ4は単色または多色のチップである。
ステップ114では、発光チップ4を、ワイヤー5を用いて前記中空部31に露出した第1電極片1と電気的に接続する(図8に示す)。本図において、ワイヤー5は金線である。
ステップ116では、ワイヤーボンディングの終了後、前記プラスチックベース3の中空部31内への分注を行い、コロイド6を中空部31内に注入する。本図において、コロイド6はシリカゲルである(図9に示す)。
ステップ118では、分注終了後、発光ダイオードの予備検査作業を行うことができる。いわゆる予備検査作業では、分注終了後、コロイド6が乾燥する前に、検査者は第1電極片1および第2電極片2に電圧を印加することができる。発光チップ4が産生する光およびコロイド6に混入された蛍光体の混合色を点灯させて、形成される色度および輝度が、事前に設計した色度および輝度の比率の要求に達しているかどうかを検査する(図9に示す)。
例えば、白色光の発光ダイオードを製造する場合、発光チップは青色光であり、さらに中空部31に注入するコロイド6には、黄色の蛍光体を混合する。さらにコロイド6の注入後、まだ乾燥していない間に、検査者は、第1電極片1および第2電極片2に対して電源を加えることができ、発光チップ4および黄色の蛍光体を混合したコロイド6の輝度および色度の比率が正確であるかどうかを検査する。
上記の金属フレーム構造が2枚のストリップを利用して完成していることにより、プラスチックベース3の製造終了後に、第1電極片1および第2電極片2の電気的性質は分離される。したがって、発光ダイオードは分注後に第1電極片1および第2電極片2に対して電圧を印加し予備検査作業を行うことができる。輝度および色度の比率が正確であるかどうかを検査し、発光ダイオードの製造歩留まり率を90%以上に高めることができ、不良率が低下する。
上記は、本発明の好ましい実施例に過ぎず、本発明の実施範囲を限定するものではない。すなわち、本発明の特許請求の範囲に基づいて行われる均等な変化および修飾は、すべて本発明の特許範囲に包含される。
100 ステップ
102 ステップ
104 ステップ
106 ステップ
108 ステップ
110 ステップ
112 ステップ
114 ステップ
116 ステップ
118 ステップ
10 第1金属パネル
101 貫通孔
1 第1電極片
11 くぼみ部
12 突出部
20 第2金属パネル
201 接続部
2 第2電極片
21 ベースプレート
22 平面台
221 溝
222 ノッチ
30 加工工具
3 プラスチックベース
3’ プラスチックベース
31 中空部
4 発光チップ
5 ワイヤー
6 コロイド

Claims (11)

  1. 熱硬化性を有する発光ダイオードのフレーム構造の製造方法であって、
    a)まず、第1金属パネルおよび第2金属パネルを準備するステップと、
    b)第1金属パネルに複数の貫通孔、および複数の前記貫通孔の一側に位置する第1電極片を成型し、前記第2金属パネルを複数の第2電極片を有するように成型し、前記複数の第2電極片が前記接続部により棒状に接続されるステップと、
    c)第2金属パネルの第2電極片を前記第1金属パネルの貫通孔に重ね、前記第1電極片に対応させ、フレーム構造を形成するステップと、
    d)熱硬化技術を利用し、前記フレーム構造にプラスチックベースを成型するステップと、
    e)熱硬化後、第1金属パネルを剥離し、前記第1電極片を前記プラスチックベースに埋設させるステップと、
    f)前記第1金属パネルを剥離後、前記プラスチックベースの中空部に露出した第2電極片に発光チップを固定するステップと、
    g)前記発光チップを、ワイヤーを用いて、前記中空部に露出した第1電極片と電気的に接続するステップと、
    h)ワイヤーボンディング終了後、コロイドを前記中空部に注入するステップと、
    i)分注終了後、前記第1電極片および前記第2電極片に電圧を印加し、前記発光チップが産生する光および前記コロイドの混合色を点灯させて、形成される色度および輝度が所定の色度および輝度の比率の要求に達しているかどうかを検査するステップと、
    を含む、フレーム構造の製造方法。
  2. ステップbにおいて、前記第2金属パネルをスタンピングまたはエッチングすることにより、前記第2電極片が製造され、前記第2電極片がベースプレートを有し、前記ベースプレートが平面台を有し、前記平面台の2つの側面に2相が対応する2つの溝を有し、別の一側にノッチを有する、請求項1に記載のフレーム構造の製造方法。
  3. 前記第2電極片の側面の2つの溝および前記ノッチにより、前記平面台が一着の服の形状を呈する、請求項2に記載のフレーム構造の製造方法。
  4. ステップbの前記第1電極片を押出成型後、前記第1電極片の一側にくぼみ部および突出部を有する、請求項3に記載のフレーム構造の製造方法。
  5. ステップdにおける前記プラスチックベースの成型により、前記第1電極片、第2電極片および前記接続部が覆われ、それと同時に前記第1電極片のくぼみ部および突出部が、前記プラスチックベースおよび前記第1電極片を結合または嵌合する、請求項4に記載のフレーム構造の製造方法。
  6. 熱硬化後の前記プラスチックベースの正面に中空部を有し、前記中空部が前記第1電極片および前記第2電極片を露出させる、請求項5に記載のフレーム構造の製造方法。
  7. 前記プラスチックベースの成型後、前記第1電極片および前記第2電極片の間にT字形を呈するプラスチックベースが形成され、前記T字形のプラスチックベースが第1電極片および前記第2電極片の平面の高さから突出する、請求項6に記載のフレーム構造の製造方法。
  8. ステップfにおける前記発光チップが、単色または多色のチップである、請求項7に記載のフレーム構造の製造方法。
  9. ステップgにおける前記ワイヤーが金線である、請求項8に記載のフレーム構造の製造方法。
  10. ステップhにおける前記コロイドがシリカゲルである、請求項9に記載のフレーム構造の製造方法。
  11. ステップiにおける前記コロイドに蛍光体が添加される、請求項10に記載のフレーム構造の製造方法。
JP2012210125A 2012-08-17 2012-09-24 熱硬化性を有する発光ダイオードのフレーム構造の製造方法 Expired - Fee Related JP5660506B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101129824A TWI469405B (zh) 2012-08-17 2012-08-17 熱固型發光二極體的支架結構製作方法
TW101129824 2012-08-17

Publications (2)

Publication Number Publication Date
JP2014038994A true JP2014038994A (ja) 2014-02-27
JP5660506B2 JP5660506B2 (ja) 2015-01-28

Family

ID=50286881

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012210125A Expired - Fee Related JP5660506B2 (ja) 2012-08-17 2012-09-24 熱硬化性を有する発光ダイオードのフレーム構造の製造方法

Country Status (2)

Country Link
JP (1) JP5660506B2 (ja)
TW (1) TWI469405B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017005247A (ja) * 2015-06-09 2017-01-05 日亜化学工業株式会社 発光装置の製造方法及び発光装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187780A (ja) * 1997-09-04 1999-03-30 Sharp Corp 発光装置
JP2003298173A (ja) * 2002-02-01 2003-10-17 Sharp Corp 半導体レーザ装置及びその製造方法、並びにそれを用いた光ピックアップ
JP2011216588A (ja) * 2010-03-31 2011-10-27 Toshiba Corp 発光素子モジュール基板、発光素子モジュール及び照明装置
JP2011222868A (ja) * 2010-04-13 2011-11-04 Alpha- Design Kk Led素子検査テーピング装置。
JP2012146816A (ja) * 2011-01-12 2012-08-02 Dainippon Printing Co Ltd 半導体装置およびその製造方法ならびに照明装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM279026U (en) * 2005-07-01 2005-10-21 Wan-Shuen Jou Base for surface-mount-type LED
TWM426882U (en) * 2011-11-25 2012-04-11 Xial Technology Co Ltd Detachable LED modular structure with high thermal conductivity and optical performance

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187780A (ja) * 1997-09-04 1999-03-30 Sharp Corp 発光装置
JP2003298173A (ja) * 2002-02-01 2003-10-17 Sharp Corp 半導体レーザ装置及びその製造方法、並びにそれを用いた光ピックアップ
JP2011216588A (ja) * 2010-03-31 2011-10-27 Toshiba Corp 発光素子モジュール基板、発光素子モジュール及び照明装置
JP2011222868A (ja) * 2010-04-13 2011-11-04 Alpha- Design Kk Led素子検査テーピング装置。
JP2012146816A (ja) * 2011-01-12 2012-08-02 Dainippon Printing Co Ltd 半導体装置およびその製造方法ならびに照明装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017005247A (ja) * 2015-06-09 2017-01-05 日亜化学工業株式会社 発光装置の製造方法及び発光装置

Also Published As

Publication number Publication date
TWI469405B (zh) 2015-01-11
JP5660506B2 (ja) 2015-01-28
TW201409776A (zh) 2014-03-01

Similar Documents

Publication Publication Date Title
WO2017206405A1 (zh) 新型cob全彩led发光面板及其制造方法
TWI497779B (zh) 發光二極體的支架結構製作方法(三)
CN103972364A (zh) 一种led光源的制造方法
CN103840071A (zh) 一种led灯条制作方法及led灯条
JP5660506B2 (ja) 熱硬化性を有する発光ダイオードのフレーム構造の製造方法
JP5585638B2 (ja) 発光ダイオードのフレーム構造の製造方法
KR20110129238A (ko) 엘이디의 광학적 및 전기적 특성을 측정하는 방법
KR101537795B1 (ko) Led 패키지 제조 방법 및 그 led 패키지
CN103855146B (zh) Led灯丝及照明器具
TWI593144B (zh) Heterogeneous LED light-emitting components manufacturing process
JP5505735B2 (ja) 発光ダイオードの支持フレーム構造およびその製作方法(二)
US20150014733A1 (en) Led lighting apparatus and method for fabricating wavelength conversion member for use in the same
JP5720957B2 (ja) 発光ダイオードの支持構造の製造方法(二)
JP5686262B2 (ja) 発光ダイオードのリードフレームアセンブリーの製造方法
CN103579442A (zh) 发光二极管的支架结构制作方法
CN102064240B (zh) 白光led光源模块的封装工艺
TW201515290A (zh) 發光二極體之封裝元件的製造方法及封裝結構
JP2013069903A (ja) 発光ダイオードの支持フレーム構造およびその製作方法(一)
TWM540399U (zh) 異構型led發光源元件
TW201403894A (zh) 發光二極體的支架結構製作方法(二)
CN216818368U (zh) 一种环形发光的发光二极管
JP3218269U (ja) 載置体及び発光装置
TWI517448B (zh) 發光二極體封裝結構及用於製造發光二極體封裝結構的模具
TW201403890A (zh) 發光二極體的支架結構製作方法(一)
GB2545285A (en) Composite LED circuit board and manufacturing method

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140204

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140425

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141028

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141121

R150 Certificate of patent or registration of utility model

Ref document number: 5660506

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150520

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees