JP2014027333A - データ回復装置、信号処理装置、データ回復方法、信号処理方法、プログラムおよび記録媒体 - Google Patents

Abstract

【課題】 伝送信号からのデータ回復を小規模な回路構成で高速に実行するためのデータ回復装置、通信装置、データ回復方法、プログラムおよび記録媒体を提供すること。
【解決手段】 本データ回復装置２２は、リモート・クロック成分が重畳されたデータを伝送する信号が入力される入力手段２４と、入力された信号に遅延をかける遅延手段２８と、入力された信号と、ローカル・クロックとの間に検出される位相情報に応じて遅延手段２８の遅延量を制御する遅延制御手段３０、３２と、遅延がかけられた信号をローカル・クロックに同期して標本化し、初期化部３６による初期化後遅延量が遅延手段２８の可変範囲に収まっている間、信号により伝送されるデータを回復する標本化手段３４とを含む。
【選択図】 図３

Description

本発明は、データ回復装置、信号処理装置、データ回復方法、信号処理方法、プログラムおよび記録媒体に関する。本発明は、より詳細には、伝送信号からのデータ回復を小規模な回路構成で高速に実行するためのデータ回復装置、小規模な回路構成で伝送信号を基準出力に同調させるための信号処理装置、上記データ回復装置が実行するデータ回復方法、上記信号処理装置が実行する信号処理方法、上記データ回復装置を実現するためのプログラムおよび該プログラムを格納する記録媒体に関する。

近年、ネットワークインフラの整備および通信技術の進展により、データ通信の大容量化および高速化が進んでいる。伝送媒体として光ファイバを利用する光通信が普及しており、ＩＳＰ（Internet Services Provider）のバックボーン網だけでなく、アクセス網でも加入者宅や事業所内へ光ケーブルを直接引き込むＦＴＴＨ（Fiber To The Home）が一般化している。上記光通信は、異なる波長の光が互いに干渉しないため、メタルケーブルに比べて一本の伝送路で伝送可能な帯域が圧倒的に広いことを特徴とし、複数の波長の光信号を光ファイバに同時に乗せる光波長多重通信技術の開発が進んでいる。かかる技術により、光ファイバ上の情報の伝送量を大幅に増大させることが可能となる。

波長で多重化された伝送路でのパケット伝送方式は種々知られているが、パケットを多波長に分散して同時に伝送する、多波長パケットを用いた伝送方式が光パケットを光のまま光ファイバ遅延線でバッファするには有望である。例えば各波長１０Ｇｂｐｓの光信号を１００波長用いると１Ｔｂｐｓのパケット伝送が可能となり、この場合、イーサネット（登録商標）の最大ペイロード長である１５００バイトにヘッダを加えたパケットであれば、各波長あたり約１２０ビット程度、現在のインターネットで平均的なパケット長である５００バイト程度であれば各波長あたり約４０ビット程度のデータに分散してパケットを伝送することができる。上記伝送方式では、波長毎にデータ分離を必要するが、伝送すべきパケットの伝送時間を短縮することができ、最大パケット長が１５００バイトの場合は１２ｎｓとなる。１２ｎｓの遅延は、わずか２．５ｍの光ファイバ（屈折率１．４４）で実現することができ、数十パケット程度までのいろいろな長さの光ファイバ遅延線を組み合わせることによって、実用的な長さの光ファイバで実用的な容量の光バッファを構築できる。

ところで、上述した光通信では、通常、データにクロックを重畳してシリアル伝送する伝送方式がとられており、送信者側から送信されたデータを受信者側でデータ回復する必要がある。伝送信号からクロックを再生してデータを回復する技術は、ＣＤＲ（Clock Data Recovery）として知られている。

ＣＤＲの主要な方式としては、位相同期方式（Phase Locked Loop：ＰＬＬ）が知られている。ＰＬＬ方式では、まず伝送信号から送信者側のリモート・クロックが再生される。受信装置は、受信者側のローカル・クロックと同期して動作する部分と、送信者側のリモート・クロックと同期して動作する回路部分とを有する。そして、送信者側のクロックと同期する部分で伝送信号からデータをサンプルし、クロックのずれを吸収するエラスティック・バッファを用いて、リモート・クロックと同期する部分からローカル・クロックと同期して動作する部分へデータの引き渡しを行っている。

ＰＬＬは、ＣＤＲとして広く利用されているが、ロックインするまでに時間を要し、迅速な同期が課題である。また同期の精度を高めるためには、長い時間を必要とする。同期するまでに要する、いわゆる同期引き込み時間は、有効な通信をすることができない無駄な時間であり、短縮化が要求される。

アクセス網で採用されるＰＯＮ（Passive Optical Network）では、上り通信において、ユーザごとに個別に送信されたバースト状のパケット信号を時分割多重した信号が用いられる。ＰＯＮに適用でき、迅速な同期を確立する技術として、バーストモードＣＤＲという技術が知られている（特許文献１）。バーストモードＣＤＲは、位相をずらした受信者側のクロックを多数用意し、多相クロックの中から送信者側のクロックの位相に最も近いものを選択する方式である。上記特許文献１の従来技術では、迅速な同期が可能となるが、多数の異なる位相のクロックを用意する必要があり、精度を高めるためには大きな回路規模が必要となる。上記ＰＯＮでは、伝送距離が短いため、精度に対する要件が比較的厳しくはないことから、回路規模を比較的小さくすることもできるが、依然として、準備するクロック相数に応じて回路規模は増大する。

また、上記多波長パケットやＰＯＮでは、送信者が異なるパケットがランダムに混ざり合う状況にあり、ネットワークを伝送するパケット単位で、送信者クロックが毎回異なり、パケット単位で同期が必要となるという特性を有するため、迅速な同期の確立が特に重要である。

米国特許第６６０６３６０号明細書

本発明は、上記従来技術における問題点に鑑みてなされたものであり、本発明は、送信者側のリモート・クロックを再生することなく、信号により伝送されるデータをローカル・クロックに基づいて復元することによって、小規模な回路構成、かつ高速な同期の確立が可能なデータ回復装置を提供することを目的とする。

本発明の他の目的は、上記データ回復装置が実行するデータ回復方法、上記データ回復装置を実現するためのプログラム、および該プログラムを格納する記録媒体を提供することである。

さらに本発明の他の目的は、伝送信号をローカル基準出力に同調させることが可能な信号処理装置を提供することである。

本発明者は、従来技術のＣＤＲでは、伝送信号から送信者側のリモート・クロックをまずデータ分離前に再生しているが、伝送信号からデータが分離されれば充分である点に着目し、また、パケット通信では、短期的な同期さえ維持できれば充分であり、さらに多波長に分散して同時に伝送するパケット伝送方式では、単一波長あたりのデータ長を短くし、同期を維持する必要のある期間をさらに短縮することができる点に着目し、送信者側および受信者側のクロック周波数のずれが充分に小さければ、有限の遅延量の遅延線を用いても充分な期間の同期を維持することが可能であることを見出し、本発明に至ったのである。

すなわち、請求項１にかかる発明によれば、下記特徴を有するデータ回復装置が提供される。本データ回復装置は、リモート・クロック成分が重畳されたデータを伝送する信号が入力される入力手段と、入力された信号に遅延をかける遅延手段とを備える。本データ回復装置は、さらに、入力された信号と、ローカル・クロックとの間に検出される位相情報に応じて上記遅延手段の遅延量を制御する遅延制御手段と、上記遅延量が上記遅延手段の可変範囲に収まっている間、遅延がかけられた信号をローカル・クロックに同期して標本化し、信号により伝送されるデータを回復する標本化手段とを備える。

さらに、請求項８にかかる発明によれば、下記特徴を有する信号処理装置が提供される。本信号処理装置は、位相成分を含む信号が入力される入力手段と、入力された信号に遅延をかける遅延手段と、入力された信号と、当該信号処理装置側で準備されたローカル基準出力との間に検出される位相情報に応じて、上記遅延手段の遅延量を制御する遅延制御手段と、上記遅延量が上記遅延手段の可変範囲に収まっている間、遅延によりローカル基準出力に同調させられた信号を処理する処理手段とを備える。

またさらに、請求項１０にかかる発明によれば、上記データ回復装置が実行するデータ回復方法が提供される。本データ回復方法では、データ回復装置は、リモート・クロック成分が重畳されたデータを伝送する信号を遅延手段に入力するステップと、入力された信号と、ローカル・クロックとの間の位相情報を検出するステップと、位相情報に応じて遅延手段の遅延量を制御し、上記信号に遅延をかけるステップと、上記遅延量が上記遅延手段の可変範囲に収まっている間、遅延がかけられた信号をローカル・クロックに同期して標本化し、信号により伝送されるデータを回復するステップとを実行する。

さらに、請求項１１にかかる発明によれば、上記信号処理装置が実行する信号処理方法が提供される。本信号処理方法では、信号処理装置は、位相成分を含む信号を遅延手段に入力するステップと、入力された信号と、当該信号処理装置側で準備されたローカル基準出力との間の位相情報を検出するステップと、上記位相情報に応じて遅延手段の遅延量を制御し、信号に遅延をかけるステップと、上記遅延量が上記遅延手段の可変範囲に収まっている間、ローカル基準出力に同調させられた信号を処理するステップとを実行する。

請求項１２にかかる発明によれば、さらに、上記データ回復装置の回路構成をプログラマブル・デバイス上に実現し、該プログラマブル・デバイスを上記手段各々として機能させるためのプログラムが提供される。請求項１３にかかる発明によれば、さらに、上記プログラムを格納したデバイス可読な記録媒体が提供される。

上記構成によれば、送信者側のリモート・クロックを再生することなく、信号により伝送されるデータをローカル・クロックに基づいて復元することができるので、小規模な回路構成で、高速な同期の確立が可能なとなる、また、比較的小規模な回路構成で、伝送信号を基準出力に精度高く同調させることが可能なとなる。

第１の実施形態による光ルータの概略構成図。 第１の実施形態による（Ａ）パケットのデータ構造、（Ｂ）パケットの伝送形式のフォーマットおよび（Ｃ）単一波長のデータを伝送する信号を例示する図。 図１に示した制御回路におけるデータ回復部の詳細な機能ブロック図。 第１の実施形態における（Ａ、Ｂ）可変遅延線および（Ｃ）位相比較器の回路構成を示す図。 特定の実施形態によるデータ回復部の主要部分の機能ブロック図。 特定の実施形態によるデータ回復部の動作状態を表すタイミングチャート。 特定の実施形態によるデータ回復部の主要部分の機能ブロック図。 第２の実施形態による信号処理部の詳細な機能ブロック図。 特定の実施形態による信号処理部の詳細な機能ブロック図。

以下、本発明の実施形態について説明するが、本発明の実施形態は、以下に説明する実施形態に限定されるものではない。

（第１の実施形態）
以下に説明する第１の実施形態では、データ回復装置として、光ルータが制御回路に備えるデータ回復部を一例に説明する。図１は、本発明の第１の実施形態による光ルータ１０の概略構成を示す図である。図１に示す光ルータ１０は、コア・ルータとして実装されており、伝送される光パケットのヘッダ部分の信号を処理し、その処理結果に基づいて光パケットの行き先を切り替える機能を有する。図１に示す光ルータ１０は、より詳細には、複数の光インタフェース１２ａ〜１２ｚと、光スイッチ遅延線１４と、ＡＤＭ（Add Drop Multiplexer）１６と、複数の光電（Ｏ／Ｅ）変換部１８と、制御回路２０とを含み構成される。

光インタフェース１２は、光ファイバなどの光ネットワークとの間のインタフェースであり、複数波長に分散してデータを伝送する光信号が入力される。光スイッチ遅延線１４は、同じ出力インタフェースに出力される複数の光パケットが同時に入力された時に、１つを除く光信号を遅延させ、出力インタフェースでの衝突を防ぐ機能を有する。光スイッチ遅延線１４はまた、光パケットのヘッダ部分の信号が処理されるまで間、光パケットを遅延させる機能も有する。そして、ヘッダ部分の信号が電気的に処理された後、処理結果に基づいて光パケットのヘッダ部分が書き換えられる。

第１の実施形態において通信は、データが小さな単位に分割され送受信されるパケット通信として行われ、各パケットは、同一伝送路を伝送される複数波長の光信号に分散される。図２（Ａ）は、第１の実施形態において光インタフェース１２に入力されるパケットのデータ構造を示し、図２（Ｂ）は、図２（Ａ）に示したパケットが複数波長に分散された伝送形式のフォーマットを示す。特定の実施形態においては、特に限定されるものではないが、好適には、パケットのヘッダおよびペイロードが時間的に重ねられ、波長方向に多重化された構造を有した、図２（Ｂ）に示すようなフォーマットを採用することができる。図２（Ｂ）に示すようなフォーマットを採用することにより、ペイロードをヘッダと同時に伝送することが可能となり、さらに、ヘッダ情報を抽出するための電気回路は少数で済み、低消費電力化も図られる。

ここで、再び図１を参照する。ＡＤＭ１６は、光インタフェース１２に入力される波長多重化された光信号からヘッダ情報を含んだ波長の信号を抜き出して制御回路２０に送ったり、制御回路から送られてきた新たなヘッダ情報をもとの波長に合流させることを可能とする手段である。図１に示すＡＤＭ１６は、パケットにおける経路選択に必要な情報を保持するヘッダおよび適宜ペイロードの一部に対応する各波長の信号を分離し、各Ｏ／Ｅ変換部１８ａ〜１８ｎに入力している。

Ｏ／Ｅ変換部１８は、制御回路２０で処理されるべきヘッダ情報を含む波長数分準備され、ＡＤＭ１６によって分離された各波長の光信号を電気信号に変換して制御回路２０に入力するとともに、制御回路２０から出力される電気信号を光信号に変換してＡＤＭ１６に入力する。制御回路２０は、分離される波長数に対応して、複数のデータ回復部２２ａ〜２２ｎを備えており、データ回復部２２は、それぞれ、分離された単一波長に対応する電気信号の入力を受けて、電気信号から該電気信号により伝送されるデータを回復する機能を有する。制御回路２０は、複数のデータ回復部２２ａ〜２２ｎから出力される部分データから上記光パケットの少なくとも一部を抽出し、経路表検索など所定の電気的な処理を実行する。そして、上述したように、制御回路２０によるデータ処理の結果に基づいて、光パケットのヘッダ部分が書き換えられ、適切な行き先に切り替えられることになる。制御回路２０は、さらに、複数のパケットが同時に同一の光インタフェースに出力されることのないよう、光スイッチ遅延線１４の光スイッチを適切に制御し、各パケットに適切な遅延を与える。

図２（Ｂ）に示すように、パケットを多波長に分散して同時に伝送する方式を採用すると、例えば各波長１０Ｇｂｐｓの光信号を１００波長用いることによって１Ｔｂｐｓのパケット伝送が可能となる。ここで、イーサネット（登録商標）の最大ペイロード長である１５００バイトに短いヘッダを加えた光パケットを仮定した場合、各波長あたりのデータ長は１２０ビット程度となる。

図２（Ｃ）は、単一波長のデータを伝送する信号を例示する図である。図２（Ｃ）に示すように、単一波長のデータを伝送する信号は、プリアンブル部と、本体データ部とに対応した部分を含む。上述した条件では、単位波長あたりのデータ長が１２０ビット程度と短いため、データ全体に占めるプリアンブル部の比重は、比較的大きいものとなる。また図２（Ｃ）に示す信号は、送信者側のリモート・クロック成分がデータに重畳された、送信者側のリモート・クロックに同期したＮＲＺ（Non Return to Zero）信号である。伝送されるビット列は、同期引き込みに充分なエッジが現れることを保証するため、好適には、マンチェスター符号、８ｂ／１０ｂ符号、ＥＦＭ（Eight to Fourteen Modulation）、ＲＬＬ（Run Length Limited encoding）などで符号化されてもよい。

なお、パケットとパケットとの間は、好適には、光スイッチングの動作や波長毎のタイミングのズレを吸収するためにマージンを設けることが好ましく、消光状態とすることが好ましい。この場合、パケットの先頭は、消光状態からの遷移として判定することができる。

以下、図３〜図６を参照しながら、第１の実施形態によるデータ回復部２２について詳細を説明する。図３は、図１に示した制御回路における各データ回復部の詳細な機能ブロック図である。図３に示すデータ回復部２２は、入力部２４と、出力部２６と、可変遅延線２８と、位相比較器３０と、ループ・フィルタ３２と、サンプリング部３４と、初期化部３６とを含み構成される。

入力部２４は、送信者側のリモート・クロック成分を重畳し、データを伝送する信号が入力される入力手段である。入力部２４に入力された信号は、可変遅延線２８および初期化部３６へ出力される。可変遅延線２８は、入力された信号に対し所定可変範囲の遅延量で遅延をかける遅延手段である。遅延量は、位相比較器３０およびループ・フィルタ３２によりフィードバック制御される。

初期化部３６は、入力される信号からデータの開始点を検出し、ループ・フィルタ３２を初期化し、可変遅延線２８に設定する遅延量を初期値に設定する初期化手段である。パケット間が消光状態となる特定の実施形態では、初期化部３６は、消光状態に対応する信号レベルからの遷移エッジとしてパケットの先頭を判定することができる。最大パケット長が十分短ければ、パケット毎に遅延量を初期化する構成により、上記遅延量の可変範囲内で、パケット毎に充分な期間の同期を維持することが可能となる。なお、初期化部３６による初期化は、同期を確立する必要がある任意のタイミングで行うことができる。

位相比較器３０は、可変遅延線２８により遅延された信号と、制御回路２０のローカル・クロックとを比較し、位相比較結果に応じた信号をループ・フィルタ３２に出力する。ループ・フィルタ３２は、位相比較器３０からの位相比較結果の入力を受けて、入力された信号とローカル・クロックとの間に存在する位相情報を保持し、該位相情報に基づいて可変遅延線２８にフィードバック制御を行う。

特定の実施形態において、フィードバック制御は、遅延された信号とローカル・クロックとの間に検出された位相差を積分して得られる、入力信号とローカル・クロックとの間の位相差を用いて、比例（Ｐ：Proportional）制御により行うことができる。これによって、送信者側のリモート・クロックと受信者側のローカル・クロックとの間の位相の変化を追跡できるようになる。

また、送信者側のリモート・クロックと受信者側のローカル・クロックとの周波数差が比較的大きな場合に好適な実施形態では、入力された信号とローカル・クロックとの間の位相差に基づくＰ制御と、上記位相差の積分値に基づく積分制御（Ｉ：Integral）とを組み合わせたＰＩ制御を行うことができる。ＰＩ制御を行うことにより、リモート・クロックとローカル・クロックとの間の周波数のずれによる位相の変化に精度よく追跡できるようになる。また、ＰＩ制御を行う実施形態では、プリアンブル部に相当する期間、上記位相差の積分値を初期値に据え置くことができる。位相がほぼ揃うまでは入力信号とローカル・クロックとの間の位相差の積分値がノイズとなってしまうので、上記構成により、ノイズの影響を受けず、また遅延量の可変範囲を有効に利用することが可能となる。

第１の実施形態において位相比較器３０およびループ・フィルタ３２は、入力された信号と、ローカル・クロックとの間に検出される位相情報に応じて可変遅延線２８の遅延量を制御する遅延制御手段として機能する。上記位相情報は、入力された信号とクロックとの位相差として定義することができ、遅延がかけられた信号とクロックとの間の位相比較結果の積分値として計測される。上記遅延制御手段３２、３０および可変遅延線２８のはたらきにより、上記入力された信号が、ローカル・クロックに位相および周波数が合うように時間遅延量が連続的に制御され、これにより信号の時間伸縮量も調整され、送信者および受信者間のクロックの位相差および周波数差が補償される。

なお、第１の実施形態においては、補償できるクロック周波数差は、上記可変遅延線２８の遅延量（遅延時間）の可変範囲に応じたものとなる。例えば、１５００バイトのパケットを想定すると、１０Ｇイーサネット（登録商標）で要求される±０．０１％精度の周波数差に対しては、±２．４ビット程度の遅延差を吸収すればよいことになるので、初期位相差の吸収に必要な１ビットの遅延差を合わせて、±２．９周期程度以上のクロックサイクル分の可変範囲を準備すれば充分ということになる。さらに、受信側のクロック精度を±０．００１％程度に高めれば、吸収すべき遅延差は±１．３ビット程度になり、±１．８周期程度以上のクロックサイクル分の可変範囲を準備すれば充分ということになる。つまり、ローカル・クロックと、リモート・クロックとの周波数差は、上記可変遅延線２８の遅延量（遅延時間）の可変範囲に応じた補償可能なクロック周波数差以下とであることが好ましい。

サンプリング部３４には、プリアンブルに対応する同期引き込み時間が経過した後は、上記フィードバック制御により、当該光ルータ１０のローカル・クロックに同期するように時間遅延量と時間伸縮量が制御された信号が入力される。サンプリング部３４は、上記フィードバック制御に基づき遅延された信号をローカル・クロックに同期して標本化し、信号により伝送されたデータのうちの少なくとも本体データ部を回復する。回復されたデータは、出力部２６を介して、制御回路２０上のデータを必要とする部分に引き渡される。初期化部３６による初期化後の遅延量が可変遅延線２８の可変範囲に収まっている間、正しいデータが回復される。

従来技術のＰＬＬ方式のＣＤＲにおいては、受信データが送信者クロックに同期してビットレベルで復元された後に送信者および受信者間のクロックのずれをビットレベルで吸収するために、パケット間の空きビット数を調節するエラスティック・バッファが必要となる。これに対し、第１の実施形態によるデータ回復部２２では、送信者側のリモート・クロックを再生することなく、ローカル・クロックに同期して信号の標本化が行われるので、復元されたデータとローカル・クロックとにずれがなく、従来技術のＰＬＬ方式のＣＤＲにおいて必要であったエラスティック・バッファが不要となる。

以下、上記可変遅延線２８および位相比較器３０の個別要素の詳細について、図４を参照して説明する。上記可変遅延線２８は、説明する実施形態では、電子回路により実装し、電圧または電流により遅延量を電気的に制御する方式を採用することができる。しかしながら、上記可変遅延線２８は、これに特に限定されるものではなく、他の実施形態では、電気的に遅延をかける他、光信号を入力するものとして、屈折率可変光ファイバにより実装し、遅延量を制御光の強度で光学的に制御する方式を採用してもよい。

また、図３に示す回路構成は、デジタル回路としてもアナログ回路としても実装することができるが、可変遅延線２８をデジタル的に実装して遅延量を離散的に変更する場合は、オーバーサンプリングが必要になる。また、離散化の程度を小さくして精度を上げようとすると、より高い分解能でのオーバーサンプリングが必要になるとともに、ＰＯＮにおけるバーストモードＣＤＲと同じように、回路規模が増大する。

一方で、入力される信号レベルが２値で遅延量がアナログ的に変化する可変遅延線は、所定の遅延セルの単位回路を充分な遅延可変量が得られるまで直列に多数並べることによって、信号レベルに関してはデジタル回路として実装することができる。上記可変遅延線は、小さな回路規模を有し、デジタル回路同様の安定動作が期待できる。図４（Ａ）および（Ｂ）は、上述したような可変遅延線を構成する遅延セルを例示する。図４（Ａ）に示す遅延セルは、容量負荷を有するＣＭＯＳインバータに対して、当該ＣＭＯＳインバータの電源と接地線の電流量を制御することで所定の遅延量を与える遅延セルである。図４（Ｂ）に示す遅延セルは、容量負荷を有するインバータに対して、当該容量に流れる電流量を制御することで所定の遅延量を与える遅延セルである。

位相比較器３０についても同様であり、図４（Ｃ）に示すような信号レベルが２値で、位相差をパルス幅として出力する位相比較器を用いることにより、小さな回路規模で構成することができ、安定動作が期待できる。図４（Ｃ）に示す位相比較器は、遅延された信号と、ローカル・クロックとが入力され、各信号のエッジを検出して、遅延された信号とローカル・クロックとのエッジの位相差に応じた幅のパルスを出力する。

以下、図５および図６を参照しながら、特定の実施形態を参照して、データ回復部動作について説明する。図５は、特定の実施形態によるデータ回復部の主要部分の機能ブロックを示す図である。図６は、特定の実施形態によるデータ回復部の動作を示すタイミングチャートである。

図５（Ａ）は、Ｐ制御を実行するデータ回復部の構成を示し、図６（Ａ）および（Ｂ）は、図５（Ａ）に示すＰ制御時のデータ回復部の各部位における伝送信号および制御信号を示すタイミングチャートである。図５（Ａ）に示すデータ回復部２２において、ループ・フィルタ３２は、入力される信号を積分する積分器４０を備える。積分器４０は、初期化部３６によってパケット境界で初期化されて初期値に戻り、初期化された以後、位相比較器３０から出力される位相比較結果（遅延後の信号とローカル・クロックとの位相差に対応する）の積分値を保持する。可変遅延線２８には、積分器４０が保持する積分値に応じた遅延量が設定される。

図６（Ａ）に示すタイミングチャートは、送受信のクロック周波数が同一で、クロックの立ち下がりでサンプルする場合の同期の挙動をシミュレーションした結果に基づくものである。なお、可変遅延線２８の遅延量の初期値は、１クロック周期に位置し、可変範囲を±１周期（つまり可変範囲は０〜２周期となる。）とし、４ビット列の「１０１０」をプリアンブルとしている。

図６（Ａ）に示すタイミングチャートでは、入力される信号（Received Signal）は、ローカル・クロック（Receiver Clock）の立ち下りとほぼ同時に変化しているが、可変遅延線通過後の信号（Received Signal Synchronized to Receiver Clock）の波形は、数クロック後をみると、ローカル・クロックの立ち上がりとほぼ同時に変化している。したがって、可変遅延線通過後の信号をローカル・クロックの立ち下りで標本化すれば、伝送データを復元することができる。また、可変遅延線２８の遅延量を規定する制御信号（Variable Delay Control）もほぼ安定し、また位相差（Phase Difference）も、フィードバック制御によりゼロに漸近していることがわかる。

図６（Ｂ）に示すタイミングチャートは、同様にＰ制御であるが、受信者側のクロックが送信者側のものより２％遅い場合の同期の様子をシミュレーションした結果に基づくものである。図６（Ｂ）に示すタイミングチャートでは、可変遅延線通過後の信号（Received Signal Synchronized to Receiver Clock）の波形は、周波数差が大きいため、数クロック後を見てみても、ローカル・クロックの立ち上がりと多少のずれが観測される。

上記に対し、図５（Ｂ）は、位相差およびその積分値を用いてＰＩ制御を行うデータ回復部を示し、図６（Ｃ）は、図５（Ｂ）に示すＰＩ制御時のデータ回復部の各部位における伝送信号および制御信号を示すタイミングチャートである。図５（Ｂ）に示すデータ回復部２２においては、ループ・フィルタ３２は、第１の積分器４２と、位相比較器３０から出力される位相差を積分する第２の積分器４４と、位相比較器３０から出力される位相差と、第２の積分器４４が保持する積分値とを加算して第１の積分器４２に出力する加算器４６とを含む。第１の積分器４２は、初期化部３６によりパケット境界で初期化され、第２の積分器４４は、初期化部３６により、プリアンブルに対応する期間が経過するまで初期状態におかれる。なお、第２の積分器４４は、周波数差を補償するはたらきをする。可変遅延線２８には、第１の積分器４２が保持する値に応じた遅延量が設定される。

図６（Ｃ）に示すタイミングチャートは、図６（Ｂ）と同様に、受信者側のクロックが送信者側のものより２％遅い場合の同期の様子をシミュレーションした結果に基づくものであるが、ＰＩ制御されたものである。図６（Ｃ）に示すタイミングチャートでは、位相差の積分値（Integrated Phase Difference）は最終的にほぼ安定し、周波数差にもかかわらず、可変遅延線通過後の信号（Received Signal Synchronized to Receiver Clock）とローカル・クロックの立ち上がりとのずれがほぼ解消していることがわかる。したがって、可変遅延線通過後の信号をローカル・クロックの立ち下りで標本化すれば、伝送されるデータを復元できる。

図７は、特定の実施形態のデータ回復部の機能ブロック図である。図７に示す実施形態では、データ回復部２２は、ループ・フィルタ３２と位相比較器３０との間に、遅延量を制御する際のゲインを与える可変ゲイン４８が設けられ、可変遅延線２８へのループのゲインが可変とされている。

可変ゲイン４８は、初期化部３６により、例えばパケット境界で初期化され、第１のゲインを設定し、その後の所定のタイミングで、第１のゲインと異なる第２のゲインを設定する。第１のゲインを第２のゲインよりも大きくすることにより、前半で収束速度を向上させつつ、後半で同期の安定性を向上させることができる。なお、ゲインを切り替えるタイミングは、任意であり、例えばプリアンブルに対応する期間が経過した後のタイミングなどとすることができる。さらに、２段階の可変ゲインに限定されるものではなく、３以上の段階で、あるいは連続的にゲインを可変としてもよい。

上述した第１の実施形態によるデータ回復装置は、短期的な同期で充分な、パケット通信に有効であり、同期期間をさらに短縮できる波長多重化方式のパケット通信に対してより有効である。また、第１の実施形態によるデータ回復装置は、送信元のリモート・クロックの再生を必要としないことから、送信者が異なるパケットがランダムに混ざり合い、パケット単位で送信者クロックが異なるという特性を有する通信に対し特に有効である。さらに、第１の実施形態によるデータ回復装置は、高速な引き込みが行われるので、比較的短いプリアンブルでも充分であり、プリアンブルの比重が大きくなる小データの通信に対して特に有効である。さらに、無線通信等で採用されるデジタル信号処理による位相・周波数推定、位相・周波数補正が消費電力の観点から適用しづらい、より高速な時間スケールの通信に対して特に有効である。

第１の実施形態によるデータ回復装置の回路規模は、ＰＬＬ方式のＣＤＲでは、ＰＬＬを構成する必要があり、バーストＣＤＲでは、クロック相数に応じて回路規模が増大することからも明らかなように、従来技術のＣＤＲに比較して小さなものとなり消費電力の低減も期待できる。また、従来技術のＤＬＬと比較すると、ＤＬＬでは周波数の同一が前提条件となるが、本発明では、送信者側および受信者側のクロック周波数に多少のずれがあっても、短期間の間は好適にデータ回復を行うことができる。

さらに、適用されるネットワークとしても、ＰＯＮなどの光通信のアクセス網やバックボーン網を挙げることができ、さらに、イーサネット（登録商標）などのローカル・エリア・ネットワーク（ＬＡＮ）に適用してもよい。例えば、１０Ｇイーサネット（登録商標）では、送受信クロックに対し±０．０１％の精度が要求されているが、１５００バイトのパケットであれば（初期位相差の吸収も含めて）６ビット程度（受信側の周波数精度をさらに高めると４ビット程度）の遅延差が吸収できればよいので、イーサネット（登録商標）における既存装置のＣＤＲ回路を、本発明によるデータ回復装置で好適に置き換えることができる。これにより、従来技術の既存装置に比較して、回路の簡略化やそれに伴う低消費電力化が期待される。

さらに本発明の第１の実施形態では、短時間の同期しか必要とされない場合に、送受信装置が、省電力モードで送信者・受信者クロック以外の回路を停止している状態から通常動作状態に復帰する際の高速同期回復に好適に適用することができる。頻繁に省電力モードに移行しても迅速に復帰できるため、高頻度の移行を許容する省電力モードを実現することができる。

（第２の実施形態）
上述した第１の実施形態では、強度変調および直接検波方式で、信号レベルを光の明暗に対応付けてベースバンド伝送する場合について説明した。しかしながら、光ファイバを用いた光通信方式としては、近年、ＱＡＭ（Quadrature Amplitude Modulation）方式などの多値変調方式のキャリア（搬送波）伝送とし、伝送速度の更なる向上を目指す試みがなされている。

そこで、以下、受信信号を可変遅延線に通して、この可変遅延線の遅延量を、受信信号と所定の基準との位相情報に基づいて制御することにより、受信信号を基準に同調させるという技術的思想を、光信号のレベルで適用した第２の実施形態について説明する。

上述した多値変調方式では、その復号のため、光が有するすべての情報を取り出せるように、送信側と受信側の光搬送波の位相および周波数を合わせるコヒーレント受光と呼ばれる技術が必要となる。コヒーレント受光方式としては、光ＰＬＬを用いるアナログコヒーレント受光方式と、デジタル信号処理で位相のずれを計算によって推定および補正するデジタルコヒーレント受光方式とが知られている。高精度で高安定な光ＰＬＬの実現は困難であることから、デジタルコヒーレント受光方式の研究が進み、実用化に至っている。しかしならが、デジタルコヒーレント受光方式では、１ビット当たりに多数回の演算が必要となり、光通信のような高速度処理が必要な領域では、その消費電力も膨大なものとなる。

したがって、送信側と受信側の光搬送波の位相および周波数を高精度、かつ高安定に合わせることができ、さらに小規模な回路構成で低消費電力なアナログコヒーレント受光技術が求められている。

以下に説明する第２の実施形態では、信号処理装置として、光ルータが備える信号処理部を一例に説明する。図８は、第２の実施形態における、受信光信号を処理する信号処理部の詳細な機能ブロック図である。図８に示す信号処理部５０は、図３に示した可変遅延線２８の前段の構成に対応するものである。図８に示す信号処理部５０は、光伝送信号が入力される可変遅延線５２と、光９０度ハイブリッド５４と、ローカル光発振器５６と、制御回路５８とを含み構成される。入力される光伝送信号は、ＢＰＳＫやＱＰＳＫなどの位相シフト変調方式（phase-shift keying，ＰＳＫ）、１６ＱＡＭや６４ＱＡＭなどの直角位相振幅変調（Quadrature Amplitude Modulation，ＱＡＭ）など、位相、振幅および周波数の少なくとも１つの要素にデータを重畳する光伝送波信号である。

図８に示す可変遅延線５２は、既に一般的な光変調器に用いられている、例えばＬＮ（ニオブ酸リチウム）素子の屈折率を電圧で制御することによって、その遅延量を制御可能に実現することができる。ローカル光発振器５６は、光伝送信号に干渉させる基準となる基準光を出力するレーザダイオードなどである。基準光は、光周波数が信号光と略同一である、変調されていない光となる。

光９０度ハイブリッド５４は、図３に示した位相比較器３０に相当するものであり、可変遅延線５２を通過した光伝送信号と、ローカル光発振器５６が出力する基準光とを混合し、両者により発生する干渉信号を出力する。干渉信号には、可変遅延線５２を通過した光伝送信号と基準光との位相差および周波数差の情報が含まれる。

制御回路５８は、ループ・フィルタを内包し、電気信号に変換された干渉信号から光伝送信号と基準光との位相差および周波数差の情報を得て、これらの情報に基づいて、位相情報を保持し、該位相情報に基づいて可変遅延線５２に遅延量のフィードバック制御を行う。特定の実施形態において、フィードバック制御は、入力された光伝送信号と基準光との間の位相差を用いた比例制御、あるいは上記位相差の積分値に基づく積分制御とを組み合わせたＰＩ制御を行うことができる。ＰＩ制御を行うことにより、リモート光と、ローカル光との間の周波数および位相のずれに精度よく追跡できるようになる。

制御回路５８が設定する遅延量は、消光状態からパケットの先頭を判定し、入力される信号からデータの開始点を検出した手段により初期化される。これによって、周波数差および位相差が小さい場合に所定の期間、光伝送信号と、ローカル発振器の基準光との位相を同調させて、光９０度ハイブリッド５４の出力から、適切な復調信号を得ることができるようになる。

第２の実施形態において光９０度ハイブリッド５４および制御回路５８は、入力された光伝送信号と、基準光との間に検出される位相情報に応じて可変遅延線６０の遅延量を制御する遅延制御手段として機能する。上記遅延制御手段５４、５８および可変遅延線５２のはたらきにより、上記入力された光伝送信号が、基準光に位相および周波数が合うように時間遅延量が連続的に制御され、これにより信号の時間伸縮量も調整され、位相が正確に合わせられる。

光伝送信号（そのプリアンブル部分）と受信側のローカル基準光との位相が合っていれば、光９０度ハイブリッド５４が出力するＩ成分およびＱ成分は、そのままＱＡＭ信号の復調結果となる。初期化後の遅延量が可変遅延線５４の可変範囲に収まっている間、正しく復調される。Ｉ成分およびＱ成分は、そのまま、あるいは高速光検出器などを介して電気信号に変換された後、後段の処理に進められる。例えば、Ｉ成分およびＱ成分の信号がそれぞれ高速光検出器により電気信号に変換されて、図３に示した可変遅延線２８へ、アナログ値として出力され、そして第１の実施形態で説明したようにデータ回復処理が行われる。

図９は、上記第２の実施形態の変形例として、特定の実施形態における受信光信号を処理する信号処理部の詳細な機能ブロック図である。図９に示す信号処理部５０は、図８に示した可変遅延線５２、光９０度ハイブリッド５４、ローカル光発振器５６および制御回路５８に加えて、光変調器６０と、Ｉ成分およびＱ成分に対するＡ／Ｄ（Analog to Digital）変換部６２ａ、６２ｂとが付加されている。光変調器６０は、Ａ／Ｄ変換部６２をフルスケールで動作させられるように、Ｉ成分およびＱ成分のレベルを合わせるために挿入される。図８に示すように図３に示した可変遅延線２８の前段でＡ／Ｄ変換が行われた場合、以降の回路では、信号レベルに関してはデジタル回路として構成することができる。図８に示す実施形態においても、Ｉ成分およびＱ成分は、高速光検出器などを介して電気信号に変換され、Ａ／Ｄ変換がされた後、後段のデータ回復処理へ進められる。

上記第２の実施形態によれば、送信側のリモート光と受信側のローカル光との周波数の差が小さい場合に好適に適用することができる、光ＰＬＬと比較して実現の容易なアナログコヒーレント受光を実現することができる。リモート光とローカル光とのスペクトル線幅（すなわち短期的な光周波数の揺らぎ）も含めた周波数の差が、１ＭＨｚ以下である場合、１２ｎｓのパケットの伝送期間の間では、位相差が±４度程度しか変化しない。このため、パケット先頭で位相差を補正し、パケット末尾まで精度のよいコヒーレント受光が行える。さらに、パケット途中においても、位相の変化に適宜追随することもできる。

以上説明したように、本発明の第１の実施形態によれば、送信者側のリモート・クロックを再生することなく、信号により伝送されるデータをローカル・クロックに基づいて復元することによって、小規模な回路構成かつ、高速な同期の確立が可能なデータ回復装置を提供することができる。さら本発明の第２の実施形態によれば、伝送信号をローカル基準出力に同調させることが可能な信号処理装置を提供することができる。

なお、上述した実施形態では、通信装置の一例として、コア・ルータとして実装される光ルータ１０を用いて説明したが、通信装置は、これに限定されるものではない。他の実施形態では、通信装置は、電気ネットワークとのインタフェースをさらに備えるエッジルータとして構成されてもよい。さらに、本発明の実施形態による通信装置は、光ルータに限定されるものではなく、光通信におけるエンドシステムの送受信装置、光通信を中継する他の中継装置として構成してもよい。

また、本実施形態によるデータ回復装置、信号処理装置および通信装置の一部または全部の機能は、例えばフィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）や、フィールド・プログラマブル・アナログ・アレイ（ＦＰＡＡ）などのプログラマブル・デバイス（ＰＤ）上に実装することができ、あるいはＡＳＩＣ（特定用途向集積）として実装することができる。ＰＤとして実装する場合には、当該データ回復装置の回路構成をＰＤ上に実現するためにＰＤにダウンロードする回路構成データ（ビットストリームデータ）、回路構成データを生成するためのＨＤＬ（Hardware Description Language）、ＶＨＤＬ（VHSIC（Very High Speed Integrated Circuits） Hardware Description Language））、Ｖｅｒｉｌｏｇ−ＨＤＬなどにより記述されたデータなどのプログラムとして、該プログラムを記録する記録媒体により配布することができる。

また、これまで本発明の実施形態について説明してきたが、本発明の実施形態は上述した実施形態に限定されるものではなく、他の実施形態、追加、変更、削除など、当業者が想到することができる範囲内で変更することができ、いずれの態様においても本発明の作用・効果を奏する限り、本発明の範囲に含まれるものである。

１０…光ルータ、１２…光インタフェース、１４…光スイッチ遅延線、１６…ＡＤＭ、１８…Ｏ／Ｅ変換部、２０…制御回路、２２…データ回復部、２４…入力部、２６…出力部、２８…可変遅延線、３０…位相比較器、３２…ループ・フィルタ、３４…サンプリング部、３６…初期化部、４０…積分器、４２…第１の積分器、４４…第２の積分器、４６…加算器、４８…可変ゲイン、５０…信号処理部、５２…可変遅延線、５４…光９０度ハイブリッド、５６…ローカル光発振器、５８…制御回路、６０…光変調器、６２…Ａ／Ｄ変換部

Claims (13)

1. リモート・クロック成分が重畳されたデータを伝送する信号が入力される入力手段と、
   入力された前記信号に遅延をかける遅延手段と、
   入力された前記信号と、ローカル・クロックとの間に検出される位相情報に応じて前記遅延手段の遅延量を制御する遅延制御手段と、
   前記遅延量が前記遅延手段の可変範囲に収まっている間、遅延がかけられた前記信号を前記ローカル・クロックに同期して標本化し、前記信号により伝送される前記データを回復する標本化手段と
   を含む、データ回復装置。
2. 前記データは、所定長さを有するパケットが波長多重化により分散されて構成された、単一波長が担当するデータである、請求項１に記載のデータ回復装置。
3. 前記遅延制御手段は、入力された前記信号と前記ローカル・クロックとの間に検出される位相差を用いてフィードバック制御を行うことを特徴とする、請求項１または２に記載のデータ回復装置。
4. 前記遅延制御手段は、入力された前記信号と前記ローカル・クロックとの間に検出される位相差、および該位相差の積分値とを用いて、比例制御および積分制御を行うことを特徴とする、請求項１〜３のいずれか１項に記載のデータ回復装置。
5. 前記遅延制御手段は、前記データのプリアンブル部に相当する期間、前記位相差の積分値を初期値に据え置くことを特徴とする、請求項４に記載のデータ回復装置。
6. 前記信号からデータの開始を検出し、前記遅延手段に設定する遅延量を初期化する初期化手段をさらに含む、請求項１〜５のいずれか１項に記載のデータ回復装置。
7. 前記遅延制御手段は、前記遅延量を制御する際の所定のゲインを与える可変ゲイン手段を備える、請求項１〜６のいずれか１項に記載のデータ回復装置。
8. 位相成分を含む信号が入力される入力手段と、
   入力された前記信号に遅延をかける遅延手段と、
   入力された前記信号と、当該信号処理装置側で準備されたローカル基準出力との間に検出される位相情報に応じて、前記遅延手段の遅延量を制御する遅延制御手段と、
   前記遅延量が前記遅延手段の可変範囲に収まっている間、前記遅延により前記ローカル基準出力に同調させられた信号を処理する処理手段と
   を備える、信号処理装置。
9. 前記信号は、位相、振幅および周波数の少なくとも１つの要素にデータを重畳する光搬送波信号であり、前記ローカル基準出力は、ローカル光発振器が出力する基準光であり、前記遅延制御手段は、前記遅延手段を通過した光搬送波信号と、前記基準光とを干渉させて干渉信号を出力する光９０度ハイブリッド回路と、前記干渉信号から前記遅延手段を通過した光搬送波信号と前記基準光との間の少なくとも位相差を前記位相情報として取得し、前記遅延手段の遅延量を制御する制御回路とを含む、請求項８に記載の信号処理装置。
10. 遅延量の所定の可変範囲を有する遅延手段を備えるデータ回復装置が実行する、データ回復方法であって、データ回復装置が、
    リモート・クロック成分が重畳されたデータを伝送する信号を前記遅延手段に入力するステップと、
    入力された前記信号と、ローカル・クロックとの間の位相情報を検出するステップと、
    前記位相情報に応じて前記遅延手段の遅延量を制御し、前記信号に遅延をかけるステップと、
    前記遅延量が前記遅延手段の前記可変範囲に収まっている間、遅延がかけられた前記信号を前記ローカル・クロックに同期して標本化し、前記信号により伝送される前記データを回復するステップと
    を実行する、データ回復方法。
11. 遅延量の所定の可変範囲を有する遅延手段を備える信号処理装置が実行する、信号処理方法であって、
    位相成分を含む信号を前記遅延手段に入力するステップと、
    入力された前記信号と、当該信号処理装置側で準備されたローカル基準出力との間の位相情報を検出するステップと、
    前記位相情報に応じて前記遅延手段の遅延量を制御し、前記信号に遅延をかけるステップと、
    前記遅延量が前記遅延手段の前記可変範囲に収まっている間、前記ローカル基準出力に同調させられた信号を処理するステップと
    を実行する、信号処理方法。
12. リモート・クロック成分が重畳されたデータを伝送する信号が入力される入力手段、
    入力された前記信号に遅延をかける遅延手段、
    入力された前記信号と、ローカル・クロックとの間に検出される位相情報に応じて前記遅延手段の遅延量を制御する遅延制御手段、および
    前記遅延量が前記遅延手段の可変範囲に収まっている間、遅延がかけられた前記信号を前記ローカル・クロックに同期して標本化し、前記信号により伝送される前記データを回復する標本化手段
    を含む回路構成をプログラマブル・デバイス上に実現し、該プログラマブル・デバイスを前記手段各々として機能させるためのプログラム。
13. 請求項１２に記載のプログラムを格納したデバイス可読な記録媒体。