JP2014017278A - Method of manufacturing semiconductor device, and thin-film transistor using the same - Google Patents
Method of manufacturing semiconductor device, and thin-film transistor using the same Download PDFInfo
- Publication number
- JP2014017278A JP2014017278A JP2010245789A JP2010245789A JP2014017278A JP 2014017278 A JP2014017278 A JP 2014017278A JP 2010245789 A JP2010245789 A JP 2010245789A JP 2010245789 A JP2010245789 A JP 2010245789A JP 2014017278 A JP2014017278 A JP 2014017278A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thickness
- light
- sio
- case
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 54
- 239000010409 thin film Substances 0.000 title abstract description 59
- 239000004065 semiconductor Substances 0.000 title abstract description 48
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 299
- 238000000034 method Methods 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 229910052751 metal Inorganic materials 0.000 claims abstract description 26
- 239000002184 metal Substances 0.000 claims abstract description 26
- 230000001678 irradiating effect Effects 0.000 claims abstract description 5
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 152
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 119
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 34
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 27
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- 230000008859 change Effects 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 239000004973 liquid crystal related substance Substances 0.000 claims description 5
- 229910052681 coesite Inorganic materials 0.000 claims 4
- 229910052906 cristobalite Inorganic materials 0.000 claims 4
- 239000000377 silicon dioxide Substances 0.000 claims 4
- 235000012239 silicon dioxide Nutrition 0.000 claims 4
- 229910052682 stishovite Inorganic materials 0.000 claims 4
- 229910052905 tridymite Inorganic materials 0.000 claims 4
- 239000010408 film Substances 0.000 abstract description 614
- 238000002425 crystallisation Methods 0.000 abstract description 33
- 230000008025 crystallization Effects 0.000 abstract description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 20
- 229910052710 silicon Inorganic materials 0.000 abstract description 20
- 239000010703 silicon Substances 0.000 abstract description 20
- 230000008569 process Effects 0.000 abstract description 16
- 239000013078 crystal Substances 0.000 abstract description 7
- 238000009413 insulation Methods 0.000 abstract description 2
- 238000004364 calculation method Methods 0.000 description 39
- 238000005401 electroluminescence Methods 0.000 description 37
- 230000031700 light absorption Effects 0.000 description 30
- 238000002834 transmittance Methods 0.000 description 29
- 239000010410 layer Substances 0.000 description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 22
- 238000010586 diagram Methods 0.000 description 17
- 230000003287 optical effect Effects 0.000 description 17
- 238000010521 absorption reaction Methods 0.000 description 14
- 230000010355 oscillation Effects 0.000 description 14
- 238000004088 simulation Methods 0.000 description 14
- 230000000694 effects Effects 0.000 description 13
- 238000009826 distribution Methods 0.000 description 10
- 238000005224 laser annealing Methods 0.000 description 9
- 229910045601 alloy Inorganic materials 0.000 description 8
- 239000000956 alloy Substances 0.000 description 8
- 239000011521 glass Substances 0.000 description 8
- 239000010949 copper Substances 0.000 description 7
- 239000007769 metal material Substances 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 239000003870 refractory metal Substances 0.000 description 5
- 235000005811 Viola adunca Nutrition 0.000 description 4
- 235000013487 Viola odorata Nutrition 0.000 description 4
- 235000002254 Viola papilionacea Nutrition 0.000 description 4
- 244000172533 Viola sororia Species 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 239000002585 base Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000002310 reflectometry Methods 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 240000009038 Viola odorata Species 0.000 description 3
- 238000002835 absorbance Methods 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 230000035699 permeability Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005499 laser crystallization Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 244000154870 Viola adunca Species 0.000 description 1
- 229910052783 alkali metal Inorganic materials 0.000 description 1
- 150000001340 alkali metals Chemical class 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 230000008033 biological extinction Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
Abstract
Description
本発明は半導体装置の製造方法に関するものである。より詳しくは、薄膜トランジスタの製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device. More specifically, the present invention relates to a method for manufacturing a thin film transistor.
液晶ディスプレイパネル又は有機材料のエレクトロルミネッセンス（EL：electroluminescense）を利用した有機ELディスプレイパネルにおいて、その画素を駆動するために、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）が用いられる。例えば、非晶質シリコン（ａ−Ｓｉ：amorphous silicon）をチャネル材料に用いたａ−Ｓｉ ＴＦＴ、又は多結晶シリコン（Ｐｏｌｙ−Ｓｉ：poly-crystalline silicon）をチャネル材料に用いたＰｏｌｙ−Ｓｉ ＴＦＴが用いられる。 In a liquid crystal display panel or an organic EL display panel using electroluminescence (EL) of an organic material, a thin film transistor (TFT) is used to drive the pixel. For example, an a-Si TFT using amorphous silicon (a-Si) as a channel material or a Poly-Si TFT using poly-Si (poly-crystalline silicon) as a channel material is available. Used.
ａ−Ｓｉ ＴＦＴは、大きな面積の基板上に、均一な膜を生産できる。また、ａ−ＳｉＴＦＴは、低コストで生産することができる。しかし、ａ−Ｓｉ ＴＦＴの電界効果移動度（field effect mobility）μは、1（cm2/Vs）以下と小さい。電界効果移動度とは、素子の高速動作に関する指標の一つである。また、ａ−Ｓｉ膜は、構造が不安定であるため、電気的ストレス印加に対する電気特性の時間変動が大きい。
The a-Si TFT can produce a uniform film on a large-area substrate. Further, the a-Si TFT can be produced at a low cost. However, the field effect mobility μ of the a-Si TFT is as small as 1 (
一方、Ｐｏｌｙ−Ｓｉ ＴＦＴは、１（ｃｍ２／Ｖｓ）より大きく６００（ｃｍ２／Ｖｓ）以下の大きな電界効果移動度μを有する。また、Ｐｏｌｙ−Ｓｉ ＴＦＴは、高速動作が可能であり、電気特性の安定性にも優れている。しかし、低コストで、かつ、大きな面積の基板上に、均一な膜を生産することが困難である。
On the other hand, the Poly-Si TFT has a large field effect mobility μ that is greater than 1 (
ＴＦＴには、チャネル層に対してゲート電極が上側に形成されているトップゲート構造と、チャネル層に対してゲート電極が下側に形成されているボトムゲート構造とが存在する。 The TFT has a top gate structure in which the gate electrode is formed on the upper side with respect to the channel layer, and a bottom gate structure in which the gate electrode is formed on the lower side with respect to the channel layer.
ａ−Ｓｉ ＴＦＴは、ボトムゲート構造で主に用いられる。ｐｏｌｙ−ＳｉＴＦＴは、トップゲート構造で主に用いられる。 The a-Si TFT is mainly used in a bottom gate structure. The poly-Si TFT is mainly used in a top gate structure.
近年、ａ−Ｓｉ ＴＦＴ及びｐｏｌｙ−ＳｉＴＦＴの両方の長所を有するデバイスの研究が行われている。生産性に優れたボトムゲート型構造のａ−Ｓｉ ＴＦＴの製造工程において、レーザ光の照射によるａ−Ｓｉをｐｏｌｙ−Ｓｉに結晶化する工程を追加し、ボトムゲート型構造のｐｏｌｙ−ＳｉＴＦＴを形成する試みが行われている。レーザ光は、例えば、３５０ｎｍ以上で４８０ｎｍ以下の波長を有する（特許文献１参照）。 In recent years, research has been conducted on devices having the advantages of both a-Si TFTs and poly-Si TFTs. A bottom-gate type poly-Si TFT is formed by adding a step of crystallizing a-Si into poly-Si by laser light irradiation in the manufacturing process of bottom-gate type a-Si TFT with excellent productivity. Attempts have been made. For example, the laser light has a wavelength of 350 nm or more and 480 nm or less (see Patent Document 1).
図２７A、B、Cを用いて、特許文献１の従来技術では、ａ−Ｓｉをｐｏｌｙ−Ｓｉに結晶化する工程で用いるレーザ光の波長を決定している。
27A, B, and C, the prior art of
図２７Ａは、ｐｏｌｙ−Ｓｉ膜（１００ｎｍ厚）の透過率−波長特性を示す。図２７Ｂは、ガラス基板の透過率−波長特性を示す。図２７Ｃは、ａ−Ｓｉ膜（１００ｎｍ厚）の透過率−波長特性を示す。図２７Ａ、Ｂ、Ｃにおいて、縦軸は透過率Ｔ（％）であり、横軸は波長λ（ｎｍ）である。 FIG. 27A shows transmittance-wavelength characteristics of a poly-Si film (100 nm thickness). FIG. 27B shows the transmittance-wavelength characteristics of the glass substrate. FIG. 27C shows the transmittance-wavelength characteristic of the a-Si film (100 nm thickness). 27A, B, and C, the vertical axis represents the transmittance T (%), and the horizontal axis represents the wavelength λ (nm).
下記のように、特許文献１の段落（００９５）〜段落（０１０３）において、ａ−Ｓｉをｐｏｌｙ−Ｓｉに結晶化する工程（レーザアニール工程）で用いたレーザ光の波長が記載されている。
As described below, in paragraph (0095) to paragraph (0103) of
図２７Ａにおいて、４８０ｎｍ以下の波長の範囲で、ｐｏｌｙ−Ｓｉ膜が高い吸収率を有する。図２７Ｂにおいて、３５０ｎｍ以上の波長の範囲で、ガラス基板が比較的低い吸収率を有する。図２７Ｃにおいて、図２７Ａ及び図２７Ｂから得た３５０ｎｍ以上４８０ｎｍ以下の範囲で、ａ−Ｓｉ膜が高い吸収率を有する。 In FIG. 27A, the poly-Si film has a high absorption rate in the wavelength range of 480 nm or less. In FIG. 27B, the glass substrate has a relatively low absorption rate in the wavelength range of 350 nm or more. In FIG. 27C, the a-Si film has a high absorptance in the range of 350 nm to 480 nm obtained from FIGS. 27A and 27B.
よって、３５０ｎｍ以上４８０ｎｍ以下の波長を有する光を用いて、レーザアニール工程を行っている。 Therefore, the laser annealing process is performed using light having a wavelength of 350 nm or more and 480 nm or less.
特許文献１では、ａ−Ｓｉ膜の膜厚が１００ｎｍと比較的厚い領域での光透過率−波長特性から前記適正波長範囲を規定している。
In
しかし、ボトムゲート構造のｐｏｌｙ−Ｓｉ ＴＦＴに用いられるチャネル層の厚みは通常５０ｎｍ以下であるため、この観点からも適正な光源波長範囲が設定されていないため安定したａ−Ｓｉ膜結晶化が困難という課題を有していた。 However, since the thickness of the channel layer used in the bottom-gate poly-Si TFT is usually 50 nm or less, an appropriate light source wavelength range is not set from this point of view, so that stable a-Si film crystallization is difficult. It had the problem that.
ボトムゲート構造において、ａ−Ｓｉ膜に３５０ｎｍ以上４８０ｎｍ以下である紫色から青色の可視光領域の波長を有するレーザの照射を行った場合、その波長領域ではａ−Ｓｉ膜の光吸収係数が高いので、効率的なレーザ結晶化が可能と考えられる。 In the bottom gate structure, when the a-Si film is irradiated with a laser having a wavelength in the visible light region of violet to blue that is 350 nm or more and 480 nm or less, the light absorption coefficient of the a-Si film is high in the wavelength region. Therefore, it is considered that efficient laser crystallization is possible.
しかしながら、本願発明者らは、ａ−Ｓｉ膜厚が５０ｎｍ以下と薄い場合、ａ−Ｓｉ膜の光吸収係数が高い波長領域を有する光を照射しても、一部の光がａ−Ｓｉ膜を透過し、ａ−Ｓｉ結晶化プロセスに影響を及ぼすと可能性があることを見出した。 However, when the a-Si film thickness is as thin as 50 nm or less, the inventors of the present application are able to irradiate light having a wavelength region in which the light absorption coefficient of the a-Si film is high. Has been found to affect the a-Si crystallization process.
詳細には、レーザ照射時にａ−Ｓｉ膜を透過した光は、その一部の光がゲート電極に吸収され、一部の光がａ−Ｓｉ膜に反射して干渉し、残りの一部のみがａ−Ｓｉ膜に吸収されると考えられる。このａ−Ｓｉ膜に吸収された光により、ａ−Ｓｉの温度が上昇し、ｐｏｌｙ−Ｓｉに結晶化する。本願発明者らは、鋭意検討を行った結果、レーザ光の波長がわずかな違う場合でも（例えば、５０ｎｍ程度）、結晶化の安定性に大きな差異が生ずることを初めて見出した。 Specifically, a part of the light transmitted through the a-Si film during laser irradiation is absorbed by the gate electrode, a part of the light is reflected on the a-Si film and interferes, and only the remaining part Is considered to be absorbed by the a-Si film. The light absorbed by the a-Si film raises the temperature of a-Si and crystallizes into poly-Si. As a result of intensive studies, the inventors of the present application have found for the first time that even if the wavelength of the laser beam is slightly different (for example, about 50 nm), there is a large difference in the stability of crystallization.
即ち、ａ−Ｓｉ膜の光吸収係数が十分高い紫から青色領域の波長領域のレーザを用いた場合でも、ａ−Ｓｉ膜の膜厚が薄い場合には、ａ−Ｓｉ膜とその下層の絶縁膜で光の干渉が起こり、ａ−Ｓｉ膜のレーザ光吸収度が各膜層の膜厚や構成によって影響を受ける。 That is, even when a laser having a wavelength range from purple to blue having a sufficiently high light absorption coefficient of the a-Si film is used, if the a-Si film is thin, the insulation between the a-Si film and its lower layer is used. Light interference occurs in the film, and the laser light absorbance of the a-Si film is affected by the film thickness and configuration of each film layer.
そのため、基板内で各層の膜厚にばらつきが生じた場合、同じエネルギーでレーザ照射を行っても、ａ−Ｓｉ膜のレーザ光吸収度が異なり、その結果、結晶化されたＳｉ膜の結晶性にばらつきを生じさせてしまう。ＴＦＴチャネル領域のＳｉ膜の結晶性は、電解移動度（μ）を含むＴＦＴパラメータに大きな影響を与える。その結果、ディスプレイパネルにおいて、表示ムラなどの不具合が生じてしまう。 Therefore, when the film thickness of each layer varies within the substrate, even if laser irradiation is performed with the same energy, the laser light absorption of the a-Si film is different. As a result, the crystallinity of the crystallized Si film Cause variation. The crystallinity of the Si film in the TFT channel region has a great influence on the TFT parameters including the electrolytic mobility (μ). As a result, problems such as display unevenness occur in the display panel.
本発明は、前記従来の課題を解決するもので、紫から青色波長領域の半導体発光素子を用いた光照射によりａ−Ｓｉ膜の結晶化を行い、プロセス自由度の高い半導体製造方法、およびそれを用いた薄膜トランジスタを提供することを目的とする。 The present invention solves the above-mentioned conventional problems, and a semiconductor manufacturing method having high process flexibility by crystallizing an a-Si film by light irradiation using a semiconductor light emitting element in a purple to blue wavelength region, and the same An object of the present invention is to provide a thin film transistor using this.
前記従来の課題を解決するために、本発明の半導体装置の製造方法は、絶縁性基体上に、金属膜パターンを形成する第１の工程と、前記金属膜パターン上に絶縁膜を形成する第２の工程と、前記絶縁膜上に非晶質シリコン膜を形成する第３の工程と、前記非晶質シリコン膜に紫から青色領域波長の半導体発光素子の光を照射することにより、前記非晶質シリコン膜を結晶シリコン膜とする第４の工程とを含む。 In order to solve the above-described conventional problems, a method of manufacturing a semiconductor device according to the present invention includes a first step of forming a metal film pattern on an insulating substrate, and a first step of forming an insulating film on the metal film pattern. 2, a third step of forming an amorphous silicon film on the insulating film, and irradiating the amorphous silicon film with light of a semiconductor light emitting element having a wavelength from violet to blue region. And a fourth step of using the crystalline silicon film as a crystalline silicon film.
それにより、紫から青色波長領域の半導体発光素子を用いて、結晶性の安定した結晶シリコン膜をエネルギー効率良く、均一に形成する半導体装置の製造方法を実現することができる。 Accordingly, it is possible to realize a method for manufacturing a semiconductor device in which a crystalline silicon film having stable crystallinity is formed with high energy efficiency and uniformity using a semiconductor light emitting element in a violet to blue wavelength region.
また従属項に記載された発明は、本発明に係る前記のような波長領域の光を用いることが好適な半導体装置および製造方法の具体的なものを規定する。 Further, the invention described in the dependent claims defines specific examples of the semiconductor device and the manufacturing method suitable for using the light in the wavelength region as described above according to the present invention.
CVD法等によりａ−Ｓｉ膜や絶縁膜を堆積する際、通常、膜厚ばらつきは基板上で±１０％程度生じてしまう。加えて下地金属パターンの有無で、ａ−Ｓｉ膜直下の多層膜構成による光干渉効果に差が生じ、レーザ強度が一定であったとしても基板面内のａ−Ｓｉ膜の光吸収度は変動してしまう。しかし、従属項で規定した半導体発光素子の発振波長を用い、ａ−Ｓｉ膜等の膜厚を規定した範囲で製膜を行うと、膜厚変動の影響を抑えて、安定したａ−Ｓｉ膜結晶化を行うことができる。 When depositing an a-Si film or an insulating film by a CVD method or the like, the film thickness variation usually occurs about ± 10% on the substrate. In addition, there is a difference in the optical interference effect due to the multilayer film structure directly under the a-Si film depending on the presence or absence of the base metal pattern, and even if the laser intensity is constant, the light absorption of the a-Si film in the substrate surface varies. Resulting in. However, when film formation is performed in the range in which the film thickness of the a-Si film or the like is defined using the oscillation wavelength of the semiconductor light emitting element defined in the dependent claim, the stable a-Si film can be suppressed while suppressing the influence of film thickness variation. Crystallization can be performed.
本発明の半導体装置の製造方法によれば、紫から青色波長領域の半導体発光素子を用いた光照射によりａ−Ｓｉ膜の結晶化を行い、プロセス自由度の高い半導体製造方法、およびそれを用いた薄膜トランジスタを実現することができる。 According to the semiconductor device manufacturing method of the present invention, the a-Si film is crystallized by light irradiation using a semiconductor light emitting element in the violet to blue wavelength region, and a semiconductor manufacturing method with high process flexibility, and the use thereof are used. The conventional thin film transistor can be realized.
以下、本発明の実施の形態について、図面を参照しながら説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
（実施の形態１）
図１は、実施の形態１における薄膜トランジスタの構造を示す断面図である。図１では、例えば、駆動トランジスタ２を構成する薄膜トランジスタ１００の断面図を示している。
(Embodiment 1)
FIG. 1 is a cross-sectional view illustrating a structure of a thin film transistor in
（薄膜トランジスタ１００の構成）
図１に示すように、薄膜トランジスタ１００は、ボトムゲート構造である。薄膜トランジスタ１００は、絶縁性基板１０と、絶縁性基板１０上に形成されているゲート電極１１と、ゲート電極１１を覆うように形成されているゲート絶縁膜１２と、ゲート絶縁膜１２上に形成されている結晶質シリコン膜１４と、結晶質シリコン膜１４上に形成されている非晶質シリコン膜１５と、ゲート絶縁膜１２と結晶質シリコン膜１４と非晶質シリコン膜１５上に形成されているｎ＋シリコン膜１６と、ｎ＋シリコン膜上に形成されているソース・ドレイン電極１７とを備える。
(Configuration of Thin Film Transistor 100)
As shown in FIG. 1, the
絶縁性基板１０は、透明なガラスまたは石英である。
The insulating
ゲート電極１１は、絶縁性基板１０上に形成される。ゲート電極１１は、典型的には、Ｍｏ（モリブデン）、Ｔａ（タンタル）、チタン（Ｔｉ）等の高融点金属から構成される。
The
また、ゲート電極１１は、ＭｏＷ、ＴｉＷ、ＴａＣ、ＴｉＮなど、高融点金属と他の金属との合金で形成されていてもよい。
The
また、ゲート電極１１は、Ａｌ、ＣｕまたはＷのうちのいずれかで形成されていてもよい。また、ゲート電極１１は、Ａｌ合金またはＣｕ合金などで形成されていてもよい。
Further, the
ゲート絶縁膜１２は、ゲート電極１１を覆うように形成される。ゲート絶縁膜１２は、典型的には酸化珪素（ＳｉＯ２）から構成される。また、ゲート絶縁膜１２は、好ましくは６０ｎｍ以上２００ｎｍ以下の膜厚を有する。ゲート絶縁膜１２が６０ｎｍ未満の膜厚を有する場合、初期耐圧不良やリーク電流増大により素子信頼性が低くなる懸念がある。ゲート絶縁膜１２が２００ｎｍより大きい膜厚を有する場合、ゲート電界がＴＦＴチャネル部に十分かからず、電流駆動力不足や電流立ち上がり特性の劣化を引き起こす可能性がある。
The
なお、ゲート絶縁膜１２は、シリコン酸化膜（ＳｉＯｘ）とシリコン窒化膜（ＳｉＮｘ）とを積層した膜でも良い。
The
結晶質シリコン膜１４は、ゲート絶縁膜１２上に形成される。結晶質シリコン膜１４は、多結晶のシリコン（Ｐｏｌｙ−Ｓｉ）から構成される。
The
結晶質シリコン膜１４の形成方法を説明する。まず、ゲート絶縁膜１２上にａ−Ｓｉからなる非晶質シリコン膜１３（不図示）が形成する。形成した非晶質シリコン膜１３に対して、レーザを照射することにより、非晶質シリコン膜１３を多結晶質化し、結晶質シリコン膜１４に変化させる。
A method for forming the
本明細書において、「多結晶」とは、多数の微小な結晶から構成されていることを示す。なお、多結晶は、狭義の意味での多結晶である５０ｎｍ以上の結晶だけでなく、５０ｎｍ以下の結晶を含んだ広義の意味とする。 In this specification, “polycrystal” indicates that it is composed of a large number of fine crystals. Note that the term “polycrystal” has a broad meaning including not only a crystal of 50 nm or more, which is a polycrystal in a narrow sense, but also a crystal of 50 nm or less.
レーザ照射に用いられるレーザは、紫色から青色の光領域の波長を有する。ここで、「紫色から青色の光領域」とは、３８０ｎｍ以上４９５ｎｍ以下の範囲の波長を意味する。 A laser used for laser irradiation has a wavelength in a purple to blue light region. Here, “purple to blue light region” means a wavelength in the range of 380 nm to 495 nm.
好ましくは発振波長４０５ｎｍの青紫色半導体レーザ、もしくは４４５ｎｍ発振波長の青色半導体レーザを用いる。ここで、半導体レーザの製造工程のばらつくことにより、発振波長４０５ｎｍは、概ね±５ｎｍ程度の幅を有する。したがって、青紫色半導体レーザは、４００ｎｍ以上４１０ｎｍ以下の波長の光を意味する。また、青色半導体レーザは、４４０ｎｍ以上４５０ｎｍ以下の波長範囲の光を意味する。
A blue-violet semiconductor laser having an oscillation wavelength of 405 nm or a blue semiconductor laser having an oscillation wavelength of 445 nm is preferably used. Here, due to variations in the manufacturing process of the semiconductor laser, the
非晶質シリコン膜１３は、ゲート絶縁膜１２上に形成される。非晶質シリコン膜１３は、非晶質のシリコン（ａ−Ｓｉ）から構成される。非晶質シリコン膜１３は、好ましくは２０ｎｍ以上５５ｎｍ以下の膜厚を有する。
The
ａ−Ｓｉ膜は、成膜できる膜厚の最小値付近が２０ｎｍである。 In the a-Si film, the vicinity of the minimum value of the film thickness that can be formed is 20 nm.
上限の５５ｎｍは、一般的に、ボトムゲート構造の結晶化シリコン膜の膜厚が約５０ｎｍ以下であるためである。 The upper limit of 55 nm is because the thickness of the crystallized silicon film having the bottom gate structure is generally about 50 nm or less.
約５０ｎｍ以上の領域では、オフ電流増大、電流立ち上がり特性劣化など、良好なＴＦＴ性能が得られ難くなってしまう。また、非晶質シリコン膜厚が２０ｎｍ以下の場合、前述したように、プロセスバラツキにより安定的に大面積基板上に形成困難である点と、結晶化させ難くなってしまう可能性がある。 In the region of about 50 nm or more, it is difficult to obtain good TFT performance such as off current increase and current rise characteristic deterioration. Further, when the amorphous silicon film thickness is 20 nm or less, as described above, it may be difficult to stably form on a large area substrate due to process variations, and it may be difficult to crystallize.
非晶質シリコン膜１５は、パターニングで残された結晶質シリコン膜１４上に形成されている。
The
このように、駆動トランジスタ２を構成する薄膜トランジスタ１００は、結晶質シリコン膜１４に非晶質シリコン膜１５が積層された構造のチャネル層を有する。実施の形態１においては、電流が流れる半導体の役割を果たす「チャネル層」は、結晶質シリコン膜１４と非晶質シリコン膜１５との積層膜を意味する。
As described above, the
ｎ＋シリコン膜１６は、ゲート絶縁膜１２上に形成される。また、ｎ＋シリコン膜１６は、非晶質シリコン膜１５の側面と結晶質シリコン膜１４の側面とを覆うように形成されている。
The n +
ソース・ドレイン電極１７は、互いに離間して形成されるソース電極及びドレイン電極である。チャネルとなる半導体を介して、ソース電極からドレイン電極に電流が流れる。
The source /
実施の形態１においては、ソース・ドレイン電極１７は、ｎ＋シリコン膜１６上に形成される。ソース・ドレイン電極１７は、例えば、モリブデン（Ｍｏ）、ＭｏＷ等のＭｏを含む合金、チタニウム（Ｔｉ）、アルミニウム（Ａｌ）、Ａｌを含む合金、銅（Ｃｕ）、Ｃｕを含む合金、銀（Ａｇ）、クロム（Ｃｒ）、タンタル（Ｔａ）、タングステン（Ｗ）等の金属膜から構成される。
In the first embodiment, the source /
実施の形態１の薄膜トランジスタ１００は、液晶表示装置又は有機ＥＬ表示装置に用いられる。以下、有機ＥＬ表示装置に薄膜トランジスタ１００を適用した例を説明する。
The
図２は、実施の形態１の有機ＥＬ表示装置１０００の等価回路を示す。 FIG. 2 shows an equivalent circuit of the organic EL display device 1000 of the first embodiment.
（有機ＥＬ表示装置１０００の構成）
有機ＥＬ表示装置１０００は、スイッチングトランジスタ１と、図１に示す駆動トランジスタ２と、データ線３と、走査線４と、電流供給線５と、キャパシタンス６と、有機ＥＬ素子７とを備える。
(Configuration of organic EL display device 1000)
The organic EL display device 1000 includes a switching
スイッチングトランジスタ１は、データ線３と走査線４とキャパシタンス６とに接続されている。駆動トランジスタ２は、電流供給線５とキャパシタンス６と有機ＥＬ素子７とに接続されている。
The switching
データ線３は、有機ＥＬ素子７の画素の明暗を決めるデータ（電圧値の大小）が、有機ＥＬ素子７の画素に伝達される配線である。走査線４は、有機ＥＬ素子７の画素のスイッチ（ＯＮ／ＯＦＦ）を決めるデータが有機ＥＬ素子７の画素に伝達される配線である。電流供給線５は、駆動トランジスタ２に大きな電流を供給するための配線である。キャパシタンス６は、電圧値（電荷）を一定時間保持する。
The
以上のように、本実施の形態１における有機ＥＬ表示装置１０００は構成されている。 As described above, the organic EL display device 1000 according to the first embodiment is configured.
（製造方法）
次に、製造方法について説明する。
(Production method)
Next, a manufacturing method will be described.
図３に、実施の形態１に係る有機ＥＬ表示装置１０００の薄膜トランジスタ１００の製造工程のフローチャートを示す。図４Ａから図４Ｈは、薄膜トランジスタ１００、実施の形態１に係る有機EL表示装置１０００の薄膜トランジスタ１００の製造工程を示す。図５は、図３のＳ４におけるレーザーアニールを模式的に示す。
FIG. 3 shows a flowchart of the manufacturing process of the
（Ｓ１）
まず、ゲート電極１１の形成、パターニングを行う。
(S1)
First, the
絶縁基板１０を準備する。絶縁基板１０上に、スパッタ法によりゲート電極１１を構成する金属を形成する。形成した金属をフォトリソグラフィーおよびエッチングすることより、ゲート電極１１を形成する（図４Ａ）。
An insulating
例えば、絶縁基板１０を覆うように、スパッタ法によりゲート電極１１を構成する金属を形成する。フォトリソグラフィーおよびエッチングを用いて、形成した金属のうちゲート電極１１を形成する部分以外を除去することで、ゲート電極１１を形成する。
For example, a metal constituting the
ゲート電極１１は、Ｍｏ（モリブデン）、Ｔａ（タンタル）、チタン（Ｔｉ）、Ａｌ（アルミニウム）、Ｃｕ（銅）、Ｗ（タングステン）である。または、ゲート電極１１は、ＭｏＷ等のＭｏを含む合金、ＴａＣ等のＴａを含む合金、ＴｉＷ及びＴｉＮ等のＴｉを含む合金、Ａｌ合金、またはＣｕ合金などでもよい。
The
（Ｓ２）
絶縁基板１０及びゲート電極１１上にゲート絶縁膜１２を形成（成膜）する。ここで、ゲート絶縁膜１２は、例えば、シリコン酸化膜（ＳｉＯ２）から構成されている。好ましくは、６０ｎｍ以上２００ｎｍ以下の膜厚を有するゲート絶縁膜１２を成膜する。
(S2)
A
（Ｓ３）
ゲート絶縁膜１２上に非晶質シリコン膜１３を形成（成膜）する。例えば、プラズマＣＶＤ法により、絶縁基板１０とゲート電極１１とを覆うように、ゲート絶縁膜１２を成膜する（図４B）。成膜したゲート絶縁膜１２上に非晶質シリコン膜１３を連続的に成膜することにより、ゲート絶縁膜１２表面の空気暴露、不純物汚染を抑制することができ、良好なゲート絶縁膜／非晶質シリコン膜界面を形成することができる（図４Ｃ）。好ましくは、２０ｎｍ以上５５ｎｍ以下の範囲の膜厚を有する非晶質シリコン膜１３を、ゲート絶縁膜１２上に成膜する。
(S3)
An
（Ｓ４）
レーザアニール法により、非晶質シリコン膜１３を結晶質シリコン膜１４にする。具体的には、成膜された非晶質シリコン膜１３に対して脱水素処理をする。その後、非晶質シリコン膜１３をレーザーアニール法により、多結晶質（微結晶を含む）にすることにより結晶質シリコン膜１４を形成する（図４Ｄ）。
(S4)
The
ここで、このレーザーアニール法において、レーザ光源は、紫から青色の光領域の波長のレーザを照射する。紫から青色の光領域の波長とは、約３８０ｎｍ以上４９５ｎｍ以下を意味する。 Here, in this laser annealing method, the laser light source irradiates a laser having a wavelength in the light region from purple to blue. The wavelength in the purple to blue light region means about 380 nm to 495 nm.
好ましくは発振波長４０５ｎｍの青紫色半導体レーザ、もしくは４４５ｎｍ発振波長の青色半導体レーザである可視光領域の波長のレーザを用いる。 Preferably, a laser having a wavelength in the visible light region, which is a blue-violet semiconductor laser having an oscillation wavelength of 405 nm or a blue semiconductor laser having an oscillation wavelength of 445 nm, is used.
Ｓ４の工程（図４Ｃから図４Ｄ）では、図５に示すように、線状に集光された例えば４０５ｎｍ光波長の半導体レーザが、非晶質シリコン膜１３に照射されることで結晶質シリコン膜１４が形成される。
In the step of S4 (FIGS. 4C to 4D), as shown in FIG. 5, the
以下、具体的に説明する。非晶質シリコン膜１３が形成された絶縁性基板１０をステージ上に載せる。線状に集光された波長４０５ｎｍの光の照射位置は固定しておく。ステージを移動させることにより、波長４０５ｎｍの光が、非晶質シリコン膜１３に照射される。波長４０５ｎｍの光を照射された非晶質シリコン膜１３は、波長４０５ｎｍの光のエネルギーを吸収することで、温度上昇する。非晶質シリコン膜１３は、温度の上昇により加熱融解し、再結晶化することで、結晶質シリコン膜１４になる。
This will be specifically described below. The insulating
（Ｓ５）
結晶シリコン膜１４上に、２層目の非晶質シリコン膜１５を形成（成膜）する。
(S5)
A second
薄膜トランジスタ１００のチャネル領域のシリコン膜層をパターニングする。プラズマＣＶＤ法により、ゲート絶縁膜１２上に、２層目の非晶質シリコン膜１５を成膜する（図４Ｅ）。
The silicon film layer in the channel region of the
（Ｓ６）
そして、薄膜トランジスタ１００のチャネル領域が残るようにシリコン膜層（結晶質シリコン膜１４および非晶質シリコン膜１５の層）をパターニングし、除去すべき非晶質シリコン膜１５と結晶質シリコン膜１４とをエッチングにより除去する（図４F）。それにより、薄膜トランジスタ１００において所望のチャネル層を形成することができる。
(S6)
Then, the silicon film layer (the layer of the
（Ｓ７）
ｎ＋シリコン膜１６とソース・ドレイン電極１７とを形成（成膜）する。
(S7)
An n +
プラズマＣＶＤ法により、非晶質シリコン膜１５と結晶質シリコン膜１４の側面とゲート絶縁膜１２とを覆うようにｎ＋シリコン膜１６を成膜する（図４G）。そして、成膜したｎ＋シリコン膜１６上に、スパッタ法によりソース・ドレイン電極１７となる金属が堆積される（図４G）。
An n +
（Ｓ８）
ソース・ドレイン電極１７のパターニングを行う。そして、ｎ＋シリコン膜１７をエッチングし（Ｓ８）、また、２層目の非晶質シリコン膜１５を一部エッチングする。
(S8)
The source /
ソース・ドレイン電極１７をフォトリソグラフィーおよびエッチングにより形成する（図４H）。また、ｎ＋シリコン膜１７をエッチングし、薄膜トランジスタ１００のチャネル領域の非晶質シリコン膜１５を一部エッチングする。言い換えると、非晶質シリコン膜１５は、薄膜トランジスタ１００のチャネル領域の非晶質シリコン膜１５を一部残すようにチャネルエッチングされる。
Source /
このようにして、有機ＥＬ表示装置１０００の薄膜トランジスタ１００は製造される。
In this way, the
以上のように、本実施の形態１における有機ＥＬ表示装置１０００の薄膜トランジスタ１００は、ボトムゲート構造を有するＰｏｌｙ−Ｓｉ ＴＦＴとして形成される。この薄膜トランジスタ１００の製造時には、ゲート電極１１上に６０ｎｍ以上２００ｎｍ以下の膜厚となるようにＳｉＯ2からなるゲート絶縁膜１２が形成される。ゲート絶縁膜１２上に２０ｎｍ以上５５ｎｍ以下の膜厚となるように非晶質シリコン（ａ−Ｓｉ）膜１３が形成される。そして、ａ−Ｓｉ膜からなる非晶質シリコン膜１３を例えば４０５ｎｍ発振波長の半導体レーザを用いてレーザーアニール（結晶化）することで、非晶質シリコン膜１３をＰｏｌｙ−Ｓｉからなる結晶質シリコン膜１４にする。
As described above, the
本実施の形態１における有機発光表示装置の薄膜トランジスタ１００は、製造時には、上述の膜厚範囲で、ゲート絶縁膜１２と非晶質シリコン膜１３とが形成される。それにより、例えば４０５ｎｍ発振波長の半導体レーザを用いて非晶質シリコン膜１３がレーザーアニール（結晶化）される場合に、膜厚変動によるａ−Ｓｉ膜への吸収率の変化を小さくすることができる。すなわち、ＣＶＤ等で成膜された際に生じる非晶質シリコン膜１３の膜厚ばらつきの影響を受けず、安定した結晶化が可能となる。
In the
さらに、これを使用したＴＦＴの特性のばらつきを抑え、液晶表示装置（Liquid Crystal Display：ＬＣＤ）や有機ＥＬ表示装置（Organic light-Emitting Diode：ＯＬＥＤ）など表示装置の表示品位を向上させることができる。 Furthermore, variations in characteristics of TFTs using the TFT can be suppressed, and the display quality of a display device such as a liquid crystal display (LCD) or an organic EL display (Organic light-Emitting Diode: OLED) can be improved. .
これは、ａ−Ｓｉからなる非晶質シリコン膜１３およびゲート絶縁膜１２の膜厚が、デバイス特性すなわち結晶質シリコン膜１４の結晶性を決める重要なパラメータであり、応用製品である表示装置が正常な表示を実現できる結晶質シリコン膜１４を形成する上で、一定の許容範囲（膜厚範囲）を持っているからである。
This is because the film thickness of the
そのため、非晶質シリコン膜１３およびゲート絶縁膜１２の膜厚が成膜時に変動していたとしても、規定の膜厚範囲で成膜されていれば、可視光領域の波長のレーザを用いて結晶化を行う場合でもａ−Ｓｉ膜への吸収率の変化が小さくなるようにすることができる。
Therefore, even if the film thicknesses of the
すなわちゲート絶縁膜１２および非晶質シリコン膜１３が規定の膜厚範囲で成膜されることにより、ゲート絶縁膜１２および非晶質シリコン膜１３の膜厚変動による非晶質シリコン膜１３への吸収率の変化が小さくなるようにすることができる。
That is, when the
なお、以上の記載では、線状に集光されたレーザ光を用いて非晶質シリコン膜１３が結晶化される例を示したが、本願ではこのほかにもスポット状（円形や楕円形その他も含む）のレーザ光を使ってもよい。その場合は、レーザ光を結晶化に適したスキャン方法で実施することが好ましい。
In the above description, an example in which the
また、この薄膜トランジスタ１００では、例えばＭｏの高融点金属またはＭｏＷ（Ｍｏおよび他の金属の合金）高融点金属でゲート電極が形成されるのが好ましい。
In the
また、この薄膜トランジスタ１００において、ａ−Ｓｉからなる非晶質シリコン膜１３およびゲート絶縁膜１２の膜厚に一定の許容範囲があることは、青紫色４０５ｎｍ光、もしくは青色４４５ｎｍ光発振波長を照射した場合のａ−Ｓｉ膜への吸収率を計算することによりわかった。以下、これを実施例として詳細に説明する。
In addition, in this
まず、計算方法について説明する。 First, the calculation method will be described.
図６Ａ〜図６Ｄは、振幅反射率および振幅透過率の計算方法を説明するための図である。図６Ａは、５つの層からなる多層膜構造の膜構造モデルを示す。 6A to 6D are diagrams for explaining a method of calculating the amplitude reflectance and the amplitude transmittance. FIG. 6A shows a film structure model of a multilayer film structure including five layers.
この膜構造モデルは、屈折率ｎ１からなる膜８０１と、屈折率ｎ２からなる膜８０２と、屈折率ｎ３からなる膜８０３と、屈折率ｎ４からなる膜８０４と、屈折率ｎ５からなる膜８０５とを備える。この膜構造モデルは、膜８０５、膜８０４、膜８０３、膜８０２および膜８０１がこの順に積層されている。
This film structure model includes a
図６の膜８０１の上部に示す屈折率ｎｉｎの領域は、膜構造モデルの外部である。屈折率ｎｉｎの領域は、光が膜構造モデルに入射される側を示している。同様に屈折率ｎｏｕｔの領域は、膜構造モデルの外部であり、光が膜構造モデルから出射される側を示している。
The region of the refractive index nin shown in the upper part of the
図６Ｂに示すように、この膜構造モデルの最下層すなわち膜８０５の反射率は、式１により計算される。なお、図６Ｂにおいて、Ｅ0は、膜８０５に入射された光エネルギーの振幅を示している。
As shown in FIG. 6B, the reflectance of the lowermost layer of the film structure model, that is, the
ここで、ｒ５は、膜８０５の振幅反射率を示し、ｒ４５は、膜８０４から膜８０５への振幅反射率を示す。ｒ５ｏｕｔは、膜８０５から外部への振幅反射率を示す。また、Δ５は、膜８０５の光路長を示す。
Here, r 5 represents the amplitude reflectance of the
そして、図６Cに示すように、膜８０５および膜８０４の２層における振幅反射率は、式２により計算される。
Then, as shown in FIG. 6C, the amplitude reflectivity in the two layers of the
ここで、ｒ４＋５は、膜８０５および膜８０４を１層とみなしたときの振幅反射率を示し、ｒ３４は膜８０３から膜８０４への振幅反射率を示す。ｒ５は、膜８０５の振幅反射率を示す。また、Δ４は、膜８０４の行路長を示す。このような計算を繰り返すことにより、５つの層からなる多層膜構造の膜構造モデルの振幅反射率は、式３のように計算することができる。
Here, r 4 + 5 represents the amplitude reflectance when the
また、同様の計算により振幅透過率を計算することができる。具体的には、図６Dに示す膜８０２および膜８０３の２層での振幅透過率は、式４により計算される。
Further, the amplitude transmittance can be calculated by the same calculation. Specifically, the amplitude transmittance in the two layers of the
ここで、ｔ１→３は、膜８０２および膜８０３を１層とみなしたときの振幅透過率を示す。ｔ１２は、膜８０１から膜８０２への振幅透過率を示し、ｔ２３は、膜８０２から膜８０３への振幅透過率を示す。また、ｒ２３は、膜８０２から膜８０３への振幅反射率を示し、ｒ２１は、膜８０２から膜８０１への振幅反射率を示す。Δは、行路長を示している。
Here, t 1 → 3 indicates the amplitude transmittance when the
続いて、次の層すなわち膜８０３を考慮した場合、ｔ１→３を用いて、これら３層の振幅透過率は、式５により計算される。
Subsequently, when the next layer or
このような計算を繰り返すことにより、５つの層からなる多層膜構造の膜構造モデルの振幅透過率を計算することができる。なお、このような計算は、すべて複素数の屈折率を使って計算されているため、結果は複素数となる。 By repeating such calculation, it is possible to calculate the amplitude transmittance of the film structure model having a multilayer film structure including five layers. Since all such calculations are performed using a complex refractive index, the result is a complex number.
また、パワー反射率Ｒおよびパワー透過率Ｔは、式６および式７に示す複素共役との積をとる。
Further, the power reflectance R and the power transmittance T are products of the complex conjugates shown in
Ｒ＝ｒ×ｒ* （式６）
Ｔ＝ｔ×ｔ* （式７）
上記のパワー反射率Ｒおよびパワー透過率Ｔを用いると、膜８０１における光の吸収率は、以下の式8で計算される。
R = r × r * (Formula 6)
T = t × t * (Formula 7)
When the power reflectance R and the power transmittance T are used, the light absorptance in the
Ａ（膜８０１）＝１−Ｔ−Ｒ (式８)
図７Aおよび図７Bは、本実施例での計算に用いたパラメータおよびそのモデル構造を示す図である。ここで、ｋは消衰係数であり、吸収係数につながる係数である。
A (membrane 801) = 1-TR (Formula 8)
FIG. 7A and FIG. 7B are diagrams showing parameters used for calculation in the present embodiment and their model structures. Here, k is an extinction coefficient and is a coefficient that leads to an absorption coefficient.
図７Bに示すモデル構造では、基板としてガラス基板９０１（計算結果には全く影響を及ぼさない）を準備し、その上にＭｏからなる金属膜９０２（膜厚未設定）を配置した。その上にＳｉＯ２膜９０３（膜厚可変）、ａ−Ｓｉ膜９０４（膜厚可変）を配置し、その上部は空気層（屈折率１）とした。 In the model structure shown in FIG. 7B, a glass substrate 901 (having no influence on the calculation result) was prepared as a substrate, and a metal film 902 (film thickness not set) made of Mo was disposed thereon. An SiO2 film 903 (variable film thickness) and an a-Si film 904 (variable film thickness) were disposed thereon, and the upper part was an air layer (refractive index 1).
このモデル構造は、図１に示すボトムゲート構造のＴＦＴをモデル化したものである。 This model structure is a model of the bottom-gate TFT shown in FIG.
ガラス基板９０１は、図１に示す絶縁基板１０に対応し、金属膜９０２は、ゲート電極１１に対応する。ＳｉＯ2膜９０３は、ゲート絶縁膜１２に対応し、ａ−Ｓｉ膜９０４は、非晶質シリコン膜１３に対応する。
The
上述した計算方法を用いて、図７Bに示すモデル構造におけるａ−Ｓｉ膜９０４の表面と垂直な方向から、波長４０５ｎｍや４４５ｎｍの光を入射した場合の多重干渉によって計算されるａ−Ｓｉ膜への吸収率を算出した。ここで、図７Aは、波長４０５ｎｍおよび４４５ｎｍにおける屈折率を示している。図７A中に示した屈折率の値を用いて、ａ−Ｓｉ膜９０４への吸収率を算出した。
To the a-Si film calculated by multiple interference when light having a wavelength of 405 nm or 445 nm is incident from the direction perpendicular to the surface of the
（波長４０５ｎｍの光を用いた場合）
最初に、４０５ｎｍ光を用いた場合の計算結果について説明する。
(When using light with a wavelength of 405 nm)
First, calculation results when using 405 nm light will be described.
図８に、ａ−Ｓｉ膜の膜厚が５０ｎｍの場合におけるＳｉＯ２の膜厚を変化させたときの計算した結果を示す。波長４０５ｎｍの光に対して、Ｍｏで構成したゲート電極上のａ−Ｓｉ膜の反射率、透過率、吸収率を計算した結果を示す。 FIG. 8 shows the calculated results when the thickness of SiO 2 is changed when the thickness of the a-Si film is 50 nm. The result of having calculated the reflectance, the transmittance | permeability, and the absorption factor of the a-Si film on the gate electrode comprised with Mo with respect to the light of wavelength 405nm is shown.
図８では、ａ−Ｓｉ膜９０４の膜厚を５０ｎｍに固定して、ａ−Ｓｉ膜９０４への吸収率（１−Ｔ−Ｒ）、系全体の透過率Ｔおよび反射率Ｒを計算した。このとき、計算上、吸収項（屈折率の虚数項）を持っている。しかし、ａ−ＳｉとＭｏとを用いているため、それぞれの材料の特性から考えて、透過する部分はＭｏに吸収され、透過および反射を除いた部分がａ−Ｓｉ膜９０４に吸収されると計算している。
In FIG. 8, the film thickness of the
図８に示すように、ａ−Ｓｉ膜９０４への吸収率は、ＳｉＯ２膜９０３の膜厚を変化させた場合でもほぼ一定である。
As shown in FIG. 8, the absorptance to the
ＳｉＯ２の膜厚が約１１０ｎｍと約２５０ｎｍにおいて、反射率がやや増大している。反射率の増大するに対応して吸収率もそれらの波長で数％下がっていることがわかる。 The reflectance increases slightly when the SiO 2 film thickness is about 110 nm and about 250 nm. It can be seen that the absorptance also decreases by several percent at these wavelengths as the reflectivity increases.
また、Ｍｏからなる金属膜９０２に吸収される光エネルギーは、ＳｉＯ２膜９０３を透過する透過率（パワー透過率）として計算される。この透過率は、ＳｉＯ２膜９０３の膜厚が約１２０ｎｍと約２６０ｎｍ付近で吸収率約２％程度のわずかな極大値を持っている。しかし、ａ−Ｓｉ膜での吸収率に比べると５％以下であり、ａ−Ｓｉ膜を結晶させるための熱エネルギーとして、ゲート電極１１の発熱分が貢献する割合は極めて小さい。
The light energy absorbed by the
図９は、ａ−Ｓｉ膜の膜厚とＳｉＯ２膜の膜厚とを変化させた場合の、ａ−Ｓｉ膜の吸収率の計算結果を示す。図９は、光吸収率の大きさを等高線図として示す。 FIG. 9 shows the calculation result of the absorption rate of the a-Si film when the thickness of the a-Si film and the thickness of the SiO 2 film are changed. FIG. 9 shows the magnitude of the light absorption rate as a contour map.
ａ−Ｓｉ膜９０４の最小膜厚は、成膜できる下限付近である２０ｎｍ近辺とした。上限は５５ｎｍとした。これは、一般的に、ボトムゲート構造の結晶化シリコン膜の膜厚が約５０ｎｍ以下であるためである。ＳｉＯ２膜９０３の膜厚は、使用する現実的な範囲である６０ｎｍ以上２００ｎｍ以下の範囲とした。
The minimum film thickness of the
図９の等高線図において、例えば光吸収率０．５０とは、０．４９から０．５１の範囲にあることを示す。図９より、波長４０５ｎｍの光に対する光吸収度は、ａ−Ｓｉ膜厚が約３０ｎｍ以下の領域では等高線がやや密になっている。しかし、ａ−Ｓｉ膜厚及びＳｉＯ２膜厚のいずれの変動に対しても、光吸収度の変化度合いは少ない。よって、安定したａ−Ｓｉ結晶化が可能であることがわかる。紫外領域の波長を有する３０８ｎｍでは、上記ａ−Ｓｉ膜の下限膜厚２０ｎｍにおいても光がａ−Ｓｉ膜でほぼ完全に吸収され透過しないが、光吸収度は１とはならず約０．４５である。これはａ−Ｓｉ膜表面で５５％が光反射されてしまうことによる。 In the contour map of FIG. 9, for example, the light absorptance of 0.50 indicates that it is in the range of 0.49 to 0.51. From FIG. 9, the light absorbance for light having a wavelength of 405 nm shows that the contour lines are somewhat dense in the region where the a-Si film thickness is about 30 nm or less. However, the degree of change in light absorption is small with respect to any variation in the a-Si film thickness and the SiO 2 film thickness. Therefore, it can be seen that stable a-Si crystallization is possible. At 308 nm having a wavelength in the ultraviolet region, light is almost completely absorbed and does not pass through the a-Si film even at the lower limit film thickness of 20 nm of the a-Si film, but the light absorbance is not 1 and is about 0.45. It is. This is because 55% of light is reflected on the surface of the a-Si film.
３０８ｎｍの波長を有する光を用いた場合、光干渉効果の影響を受けないため、図８と同様な計算を行うと、透過率、反射率、吸収率はＳｉＯ２膜厚によらず一定となる。図８において、４０５ｎｍ光照射時の光吸収率は約０．４５であり、紫外光と同等な高い値を有することがわかる。従って、エネルギー効率の良好な結晶化プロセスを実現することができる。紫外領域３０８ｎｍでの吸収率０．４５の９０％以上の吸収率（０．４）があれば、効率的なａ−Ｓｉ結晶化が可能であるとした。
When light having a wavelength of 308 nm is used, it is not affected by the light interference effect. Therefore, when calculations similar to those in FIG. 8 are performed, the transmittance, reflectance, and absorptance are constant regardless of the
一方、図１０は、ａ−Ｓｉ膜の膜厚とＳｉＯ2膜の膜厚を変化させたときの、Moゲート電極直上とＳｉＯ2膜直上（ゲート電極外の領域）でのａ−Ｓｉ膜の４０５ｎｍ光吸収率の差を計算した結果が示されている。例えば、マイナス０．０５（−０．０５）とは、ゲート電極上ａ−Ｓｉ膜の光吸収率がゲート領域外の領域に比べて０．０５高いことを示し、ゲート電極上のａ−Ｓｉ結晶化温度がゲート電極外の温度と比べて低いことになる。ゲート電極上でａ−Ｓｉを均一に結晶化するためには、ゲート電極有り無しによる光吸収率に差がないことが望ましい。図１０より、計算した膜厚の全領域について、光吸収率差の絶対値が約０．０５以内に収まっていることがわかる。 On the other hand, FIG. 10 shows the 405 nm light of the a-Si film immediately above the Mo gate electrode and directly above the SiO2 film (region outside the gate electrode) when the thickness of the a-Si film and the thickness of the SiO2 film are changed. The result of calculating the difference in absorption is shown. For example, minus 0.05 (−0.05) indicates that the light absorption rate of the a-Si film on the gate electrode is 0.05 higher than the region outside the gate region. The crystallization temperature is lower than the temperature outside the gate electrode. In order to crystallize a-Si uniformly on the gate electrode, it is desirable that there is no difference in the light absorptivity due to the presence or absence of the gate electrode. From FIG. 10, it can be seen that the absolute value of the difference in optical absorptance is within about 0.05 for the whole region of the calculated film thickness.
以上のような計算方法で求めたａ−Ｓｉ膜の光吸収率が、どの程度均一なレーザ結晶化プロセスを実現できるか定量的に調べるため、２次元熱シミュレーションを行った。 A two-dimensional thermal simulation was performed in order to quantitatively investigate how uniform the laser absorptivity of the a-Si film obtained by the above calculation method can be realized.
図１１A、B、Cは、それぞれレーザ照射によるａ−Ｓｉ膜の最高到達温度分布を求める際に用いた熱シミュレーションのおける、素子断面図、ビーム形状、シミュレーション条件である。半値幅３０ｎｍのガウシアン形状を持った４０５ｎｍレーザビームを図１１Aの−７０μmから＋７０μmの領域まで、走査速度５００ｍｍ／ｓでスキャンして、ゲート電極１１近辺のａ−Ｓｉ膜１３の最高到達温度分布を調べた。熱シミュレーションは以下の式９に基づき有限要素法による数値計算を行った。
FIGS. 11A, 11B, and 11C are element cross-sectional views, beam shapes, and simulation conditions in the thermal simulation used when obtaining the maximum temperature distribution of the a-Si film by laser irradiation, respectively. A 405 nm laser beam having a Gaussian shape with a half width of 30 nm is scanned from −70 μm to +70 μm in FIG. 11A at a scanning speed of 500 mm / s, and the maximum temperature distribution of the
式９でｘはビームの挿引方向に沿った位置座標で、ｙは基板と垂直方向の座標軸を有し、ａ−Ｓｉ膜１３表面からの位置座標を示す。式９においてT、k、r、cはそれぞれ、温度、熱伝導率、密度、比熱である。Sはレーザ照射により生成された単位面積当たりの熱エネルギーである。これまでに説明してきた多重干渉効果を考慮した計算方法により求めた光吸収率がSに関係する。レーザエネルギー密度は最高到達温度が約１３００Ｋになるよう設定した。１３００Ｋではａ−Ｓｉが０．１ｍｓ程度で固相結晶化することが期待できる（非特許文献２の４３１７頁Ｆｉｇ．７）。
In Equation 9, x is a position coordinate along the beam insertion direction, and y has a coordinate axis perpendicular to the substrate, and indicates a position coordinate from the surface of the
シミュレーションに用いたデバイス構造は、ａ−Ｓｉ膜厚を３５ｎｍ、ＳｉＯ２膜厚を１２０ｎｍとし、その時の光吸収率と光吸収率差は図９と１０より、それぞれ０．４６、−０．０３であった。 The device structure used in the simulation is that the a-Si film thickness is 35 nm and the SiO2 film thickness is 120 nm, and the optical absorptance and the optical absorptance difference at that time are 0.46 and -0.03 from FIGS. 9 and 10, respectively. there were.
図１２に、４０５ｎｍ波長レーザ光を照射したときのａ−Ｓｉ膜の最高到達温度分布シミュレーション結果を示す。図１２より、ゲート領域の最高到達温度は約１２７５℃で、ゲート幅３０μｍにわたって均一な温度プロファイルが得られていることがわかる。ゲート電極外の領域ではゲート電極上に比べ、温度が約３５℃高くなっており、この温度差は前述の光吸収率差とほぼ比例の関係にあることが明らかとなった。 FIG. 12 shows the simulation result of the maximum temperature distribution of the a-Si film when irradiated with 405 nm wavelength laser light. From FIG. 12, it can be seen that the maximum temperature reached in the gate region is about 1275 ° C. and a uniform temperature profile is obtained over a gate width of 30 μm. In the region outside the gate electrode, the temperature was about 35 ° C. higher than that on the gate electrode, and it was found that this temperature difference is substantially proportional to the above-described difference in light absorption rate.
また、光吸収率差の符号によって、ゲート電極外の最高到達温度がゲート電極上のそれに比べて高くなったり（マイナスの場合）、低くなったりする（プラスの場合）。ゲート電極有無によるａ−Ｓｉ膜最高到達温度の差が大きいほど、即ち光吸収率差が大きくなるほど、ゲート電極上の最高到達温度分布が一様でなくなり、結晶化シリコン膜の結晶性にもムラが生じてしまう。 Further, depending on the sign of the difference in light absorption, the maximum temperature outside the gate electrode is higher (in the case of minus) or lower (in the case of plus) than that on the gate electrode. The greater the difference in the maximum temperature reached by the a-Si film depending on the presence or absence of the gate electrode, that is, the greater the difference in light absorption rate, the more uneven the maximum temperature distribution on the gate electrode and the unevenness of the crystallinity of the crystallized silicon film. Will occur.
例えば、最高到達温度１３００℃の際、ゲート電極有り無し領域での温度差が５％（１３００℃×５％＝６５℃）以内となる光吸収率差の絶対値は、図１２のシミュレーション結果を基に考えると、６５℃／３５℃×０．０３より約０．０５６となる。従って、光吸収率差の絶対値が０．０５以内であれば、ゲート電極上での温度差５％以下の均一な結晶化温度プロファイルが得られると考えられる。 For example, when the maximum temperature reached 1300 ° C., the absolute value of the optical absorptance difference in which the temperature difference in the region with or without the gate electrode is within 5% (1300 ° C. × 5% = 65 ° C.) is the simulation result of FIG. Based on this, it is about 0.056 from 65 ° C./35° C. × 0.03. Therefore, it is considered that when the absolute value of the difference in light absorption is within 0.05, a uniform crystallization temperature profile with a temperature difference of 5% or less on the gate electrode can be obtained.
以上の考察より、安定したａ−Ｓｉ結晶化プロセスを実現するのに好適なａ−Ｓｉ膜厚、ＳｉＯ2膜厚の範囲は以下の２条件により既定することとした。 From the above consideration, the range of the a-Si film thickness and the SiO2 film thickness suitable for realizing a stable a-Si crystallization process is determined by the following two conditions.
（条件１）光吸収率が０．４以上であること（エネルギー効率が良好であること）
（条件２）光吸収率差の絶対値が０．０５以下であること（最高到達温度ばらつき５％以下）
図１３Ａ、図１３Ｂに、それぞれ図９と図１０に相当し、条件１〜２に基づくａ−Ｓｉ膜とＳｉＯ２膜の好適な膜厚範囲を示す。図１３Ｃは図１３Ａと図１３Ｂのそれぞれ好適な膜厚範囲の重複部分を示した図である。
(Condition 1) Light absorption rate is 0.4 or more (good energy efficiency)
(Condition 2) Absolute value of difference in light absorption rate is 0.05 or less (
FIGS. 13A and 13B correspond to FIGS. 9 and 10, respectively, and show preferable film thickness ranges of the a-Si film and the
図１３Ｃより、４０５ｎｍ光照射時に、エネルギー効率良く、かつ、膜厚ばらつきによる影響が少なく安定的に結晶化プロセスが行える膜厚範囲は、ＳｉＯ２膜厚をｔ（ＳｉＯ２）、ａ−Ｓｉ膜厚をｔ（ａ−Ｓｉ）として以下の領域である。 From FIG. 13C, the film thickness range in which the crystallization process can be stably performed with energy efficiency and less influence by the film thickness variation at the time of 405 nm light irradiation is SiO2 film thickness t (SiO2), and a-Si film thickness. t (a-Si) is the following region.
６０ｎｍ≦ｔ（ＳｉＯ２）≦１１３ｎｍの時
−４Ｅ−７×ｔ（ＳｉＯ２）４＋０．０００１×ｔ（ＳｉＯ２）３−０．０１２８×ｔ（ＳｉＯ２）２＋０．５８９２×ｔ（ＳｉＯ２）＋１７．０９≦ｔ（ａ−Ｓｉ）≦５５ｎｍ （式８）
１１３ｎｍ＜ｔ（ＳｉＯ２）≦１４０ｎｍの時
２５ｎｍ≦ｔ（ａ−Ｓｉ）≦５５ｎｍ （式９）
１４０ｎｍ＜ｔ（ＳｉＯ２）≦２００ｎｍの時
−１Ｅ−６×ｔ（ＳｉＯ２）４＋０．０００９×ｔ（ＳｉＯ２）３−０．０２３０８×ｔ（ＳｉＯ２）２＋２７．７２５×ｔ（ＳｉＯ２）−１２１７．７≦ｔ（ａ−Ｓｉ）≦５５ｎｍ （式１０）
以上のように、ａ−Ｓｉ膜への光吸収率の膜厚変動の影響が少なく、結晶化時の温度が均一である、ａ−Ｓｉ膜とその下地膜であるシリコン酸化膜の膜厚範囲（許容範囲）を見つけることができる。
When 60 nm ≦ t (SiO 2) ≦ 113 nm−4E−7 × t (SiO 2) 4 + 0.0001 × t (SiO 2) 3 −0.0128 × t (SiO 2 ) 2 + 0.5892 × t (SiO 2) +17.09 ≦ t (a-Si) ≦ 55 nm (Formula 8)
When 113 nm <t (SiO 2) ≦ 140 nm, 25 nm ≦ t (a-Si) ≦ 55 nm (Formula 9)
When 140 nm <t (SiO 2) ≦ 200 nm−1E−6 × t (SiO 2) 4 + 0.0009 × t (SiO 2) 3 −0.02308 × t (SiO 2 ) 2 + 27.725 × t (SiO 2) -1217. 7 ≦ t (a-Si) ≦ 55 nm (Formula 10)
As described above, the film thickness range of the a-Si film and the silicon oxide film that is the base film thereof is less affected by the film thickness variation of the light absorption rate to the a-Si film and the temperature during crystallization is uniform. (Acceptable range) can be found.
なお、ａ−Ｓｉ膜厚が５５ｎｍ以上の領域では、レーザ光のａ−Ｓｉ層透過が更に少なくなり、光干渉効果が抑制されるため、安定的な結晶化プロセスが実施可能である。 Note that in the region where the a-Si film thickness is 55 nm or more, the laser light is further transmitted through the a-Si layer and the optical interference effect is suppressed, so that a stable crystallization process can be performed.
以下に、４４５ｎｍの波長の光を用いた場合を説明する。 The case where light having a wavelength of 445 nm is used will be described below.
図１４に、ａ−Ｓｉ膜の膜厚が５０ｎｍの場合におけるＳｉＯ2膜厚を変化させたときの、Ｍｏゲート上でのａ−Ｓｉ膜における４４５ｎｍ光の反射率、透過率、吸収率を計算した結果を示す。図８と同様の手順で計算を行っているため、ここでの説明は省略する。
In FIG. 14, the reflectance, transmittance, and absorptance of 445 nm light in the a-Si film on the Mo gate when the thickness of the
４０５ｎｍ光に比べると、より多くの光がａ−Ｓｉ膜を透過するため、Ｍｏゲート電極に吸収される透過光の量（Ｐｏｗｅｒ透過率）が約３倍（６％）になっていることがわかる。Ｐｏｗｅｒ反射率もａ−Ｓｉ膜厚に対する依存性が大きく（最大で約１３％変動）なっており、それに対応して光吸収率もａ−Ｓｉ膜厚の変化に対して同程度の変動が生じてしまう。 Compared to 405 nm light, more light passes through the a-Si film, so that the amount of transmitted light (Power transmittance) absorbed by the Mo gate electrode is about three times (6%). Recognize. The power reflectivity is also highly dependent on the a-Si film thickness (up to about 13% fluctuation), and the optical absorptance fluctuates to the same extent with respect to the change in the a-Si film thickness. End up.
図１５に、ａ−Ｓｉ膜の膜厚とＳｉＯ2膜の膜厚を変化させたときのａ−Ｓｉ膜の４４５ｎｍ光吸収率の計算結果を示す、図１６に、ａ−Ｓｉ膜の膜厚とＳｉＯ2膜の膜厚を変化させたときの、Moゲート電極直上とＳｉＯ2膜直上でのａ−Ｓｉ膜の４４５ｎｍ光吸収率の差を計算した結果を示す。
FIG. 15 shows the calculation result of the 445 nm light absorptance of the a-Si film when the thickness of the a-Si film and the thickness of the
図１５は、４０５ｎｍ光照射時の等高線図（図９）と同じスケールピッチで作成したが、両者を比較すると、４４５ｎｍ光照射では光干渉効果がより顕在化することにより、膜厚に対する吸収率変化が大きくなっていることがわかる。 FIG. 15 was created with the same scale pitch as the contour map (FIG. 9) at the time of 405 nm light irradiation, but comparing both, the light interference effect becomes more obvious with 445 nm light irradiation, and the change in absorption with respect to the film thickness It can be seen that is increasing.
同じく、図１６と図１０を比較すると、光吸収率差も2倍以上大きくなっており、均一な結晶化を実現できる膜厚領域が少なくなるのがわかる。４４５ｎｍ光照射時の熱シミュレーションを行い、最高到達温度分布を調べた結果が図１７である。膜厚等のシミュレーション条件は４０５ｎｍ光照射の際と同じで行った。 Similarly, comparing FIG. 16 and FIG. 10, it can be seen that the difference in optical absorptance is more than twice, and the film thickness region where uniform crystallization can be realized is reduced. FIG. 17 shows the result of conducting a thermal simulation at the time of 445 nm light irradiation and examining the maximum temperature distribution. The simulation conditions such as the film thickness were the same as in the case of 405 nm light irradiation.
ａ−Ｓｉ膜厚３５ｎｍ、ＳｉＯ２膜厚１２０ｎｍでの光吸収率と光吸収率差は図１５と１６より、それぞれ０．５４、＋０．０９である。４０５ｎｍ光照射時に比べ、光吸収係数差の符号が反対、かつ約３倍の大きさであるので、得られた最高温度プロファイルの形状も、下に凸から上に凸に変化しており、最大温度差も１００℃以上に拡大していることがわかる。 The light absorptivity and the difference in light absorptance at the a-Si film thickness of 35 nm and the SiO2 film thickness of 120 nm are 0.54 and +0.09, respectively, from FIGS. Compared to 405 nm light irradiation, the sign of the difference in light absorption coefficient is opposite and about three times larger, so the shape of the obtained maximum temperature profile also changes from convex downward to convex upward, It can be seen that the temperature difference has increased to 100 ° C. or more.
図１８Ａ及び図１８Ｂに、前記条件1及び条件２に基づくａ−Ｓｉ膜及びＳｉＯ2膜の好適な膜厚範囲を示す。図１８Ａ及び図１８Ｂは、それぞれ図１５と図１６に相当する。図１８Ｃに、図１８Ａ及び図１８Ｂのそれぞれ好適な膜厚範囲の重複部分を示す。図１８Ｃより、４４５ｎｍ光照射時に、エネルギー効率良く、かつ、膜厚ばらつきによる影響が少なく安定的に結晶化プロセスが行える膜厚範囲は、ＳｉＯ２膜厚をｔ（ＳｉＯ２）、ａ−Ｓｉ膜厚をｔ（ａ−Ｓｉ）として以下の領域である。
18A and 18B show preferable thickness ranges of the a-Si film and the
６０ｎｍ≦ｔ（ＳｉＯ２）≦１１０ｎｍの時
１Ｅ−６×ｔ（ＳｉＯ２）４−０．０００４×ｔ（ＳｉＯ２）３＋０．０５１３×ｔ（ＳｉＯ２）２−２．７５５６×ｔ（ＳｉＯ２）＋８６．８３８≦ｔ（ａ−Ｓｉ）≦１Ｅ−６×ｔ（ＳｉＯ２）４−０．０００４×ｔ（ＳｉＯ２）３＋０．０４６３×ｔ（ＳｉＯ２）２−２．７６２８×ｔ（ＳｉＯ２）＋９８．８
又は、
−３Ｅ−７×ｔ（ＳｉＯ２）４＋９Ｅ−０５×ｔ（ＳｉＯ２）３−０．０１１５×ｔ（ＳｉＯ２）２＋０．５８６６×ｔ（ＳｉＯ２）＋３９．１２４≦ｔ（ａ−Ｓｉ）≦５５ｎｍ （式１１）
１１０ｎｍ＜ｔ（ＳｉＯ２）≦１２４．１ｎｍの時
−３Ｅ−７×ｔ（ＳｉＯ２）４＋９Ｅ−０５×ｔ（ＳｉＯ２）３−０．０１１５×ｔ（ＳｉＯ２）２＋０．５８６６×ｔ（ＳｉＯ２）＋３９．１２４≦ｔ（ａ−Ｓｉ）≦５５ｎｍ （式１２）
１２４．１ｎｍ＜ｔ（ＳｉＯ２）≦１３０ｎｍの時
−３Ｅ−７×ｔ（ＳｉＯ２）４＋９Ｅ−０５×ｔ（ＳｉＯ２）３−０．０１１５×ｔ（ＳｉＯ２）２＋０．５８６６×ｔ（ＳｉＯ２）＋３９．１２４≦ｔ（ａ−Ｓｉ）≦０．００１８×ｔ（ＳｉＯ２）４−０．９４７×ｔ（ＳｉＯ２）３＋１８７．８５×ｔ（ＳｉＯ２）２−１６５５６×ｔ（ＳｉＯ２）＋５４７１１５
又は、
−０．０１２７×ｔ（ＳｉＯ２）４＋６．４９７３×ｔ（ＳｉＯ２）３−１２４７．９×ｔ（ＳｉＯ２）２＋１０６５２４×ｔ（ＳｉＯ２）−３Ｅ＋０６≦ｔ（ａ−Ｓｉ）≦５５ｎｍ （式１３）
１３０ｎｍ＜ｔ（ＳｉＯ２）≦１４０ｎｍの時
−３Ｅ−７×ｔ（ＳｉＯ２）４＋９Ｅ−０５×ｔ（ＳｉＯ２）３−０．０１１５×ｔ（ＳｉＯ２）２＋０．５８６６×ｔ（ＳｉＯ２）＋３９．１２４≦ｔ（ａ−Ｓｉ）≦０．００１８×ｔ（ＳｉＯ２）４−０．９４７×ｔ（ＳｉＯ２）３＋１８７．８５×ｔ（ＳｉＯ２）２−１６５５６×ｔ（ＳｉＯ２）＋５４７１１５
又は、
−７Ｅ−０６×ｔ（ＳｉＯ２）４＋０．００４２×ｔ（ＳｉＯ２）３−０．９４３７×ｔ（ＳｉＯ２）２＋９５．０４５×ｔ（ＳｉＯ２）−３５２９．６≦ｔ（ａ−Ｓｉ）≦５５ｎｍ （式１４）
１４０ｎｍ＜ｔ（ＳｉＯ２）＜１６０ｎｍの時
−７Ｅ−０６×ｔ（ＳｉＯ２）４＋０．００４２×ｔ（ＳｉＯ２）３−０．９４３７×ｔ（ＳｉＯ２）２＋９５．０４５×ｔ（ＳｉＯ２）−３５２９．６≦ｔ（ａ−Ｓｉ）≦５５ｎｍ （式１５）
１６０ｎｍ≦ｔ（ＳｉＯ２）≦１７０ｎｍの時
１Ｅ−６×ｔ（ＳｉＯ２）４−０．０００９×ｔ（ＳｉＯ２）３＋０．２４１４×ｔ（ＳｉＯ２）２−２８．７６４×ｔ（ＳｉＯ２）＋１３３２．２≦ｔ（ａ−Ｓｉ）≦５５ｎｍ （式１６）
１７０ｎｍ＜ｔ（ＳｉＯ２）≦２００ｎｍの時
１Ｅ−６×ｔ（ＳｉＯ２）４−０．０００９×ｔ（ＳｉＯ２）３＋０．２４１４×ｔ（ＳｉＯ２）２−２８．７６４×ｔ（ＳｉＯ２）＋１３３２．２≦ｔ（ａ−Ｓｉ）≦１Ｅ−５×ｔ（ＳｉＯ２）４−０．０１０３×ｔ（ＳｉＯ２）３＋２．９７０１×ｔ（ＳｉＯ２）２−３８０．７８×ｔ（ＳｉＯ２）＋１８３９４
又は、
−２Ｅ−０５×ｔ（ＳｉＯ２）４＋０．０１７８×ｔ（ＳｉＯ２）３−４．９９２５×ｔ（ＳｉＯ２）２＋６２３．３３×ｔ（ＳｉＯ２）−２９１１８≦ｔ（ａ−Ｓｉ）≦５５ｎｍ （式１７）
以上のように、ａ−Ｓｉ膜への光吸収率の膜厚変動の影響が少なく、結晶化時の温度が均一である、ａ−Ｓｉ膜とその下地膜であるシリコン酸化膜の膜厚範囲（許容範囲）を見つけることができる。４０５ｎｍと４４５ｎｍでは、４０ｎｍのわずかな波長差しかないが、図１３Ｃと図１８Ｃの比較から明らかなように、好適な膜厚範囲には大きな違いが生じる。この事は当該技術であっても容易に類推することは極めて困難である。
When 60 nm ≦ t (SiO 2) ≦ 110 nm 1E−6 × t (SiO 2) 4 −0.0004 × t (SiO 2) 3 + 0.0513 × t (SiO 2 ) 2 −2.7556 × t (SiO 2 ) +86.838 ≦ t (a-Si) ≦ 1E−6 × t (SiO 2) 4 −0.0004 × t (SiO 2) 3 + 0.0463 × t (SiO 2 ) 2 −2.7628 × t (SiO 2 ) +98.8
Or
−3E−7 × t (SiO 2) 4 + 9E−05 × t (SiO 2) 3 −0.0115 × t (SiO 2 ) 2 + 0.5866 × t (SiO 2) + 39.124 ≦ t (a-Si) ≦ 55 nm ( Formula 11)
When 110 nm <t (SiO2) ≦ 124.1 nm−3E−7 × t (SiO 2) 4 + 9E−05 × t (SiO 2) 3 −0.0115 × t (SiO 2 ) 2 + 0.5866 × t (SiO 2) +39 124 ≦ t (a-Si) ≦ 55 nm (Formula 12)
When 124.1 nm <t (SiO 2) ≦ 130 nm−3E−7 × t (SiO 2) 4 + 9E−05 × t (SiO 2) 3 −0.0115 × t (SiO 2 ) 2 + 0.5866 × t (SiO 2) +39 .124 ≦ t (a-Si) ≦ 0.0018 × t (SiO 2) 4 −0.947 × t (SiO 2) 3 + 187.85 × t (SiO 2 ) 2 −16556 × t (SiO 2 ) +547115
Or
−0.0127 × t (SiO 2) 4 + 6.4973 × t (SiO 2) 3 −1247.9 × t (SiO 2 ) 2 + 106524 × t (SiO 2) −3E + 06 ≦ t (a-Si) ≦ 55 nm (Formula 13)
When 130 nm <t (SiO 2) ≦ 140 nm −3E−7 × t (SiO 2) 4 + 9E−05 × t (SiO 2) 3 −0.0115 × t (SiO 2 ) 2 + 0.5866 × t (SiO 2) +39.124 ≦ t (a−Si) ≦ 0.0018 × t (SiO 2) 4 −0.947 × t (SiO 2) 3 + 187.85 × t (SiO 2 ) 2 -16556 × t (SiO 2 ) +547115
Or
−7E-06 × t (SiO 2) 4 + 0.0042 × t (SiO 2) 3 −0.9437 × t (SiO 2 ) 2 + 95.045 × t (SiO 2) −3529.6 ≦ t (a-Si) ≦ 55 nm (Formula 14)
When 140 nm <t (SiO 2) <160 nm −7E-06 × t (SiO 2) 4 + 0.0042 × t (SiO 2) 3 −0.9437 × t (SiO 2 ) 2 + 95.045 × t (SiO 2) -3529. 6 ≦ t (a-Si) ≦ 55 nm (Formula 15)
When 160 nm ≦ t (SiO 2) ≦ 170 nm 1E−6 × t (SiO 2) 4 −0.0009 × t (SiO 2) 3 + 0.2414 × t (SiO 2 ) 2 −28.764 × t (SiO 2 ) +1332.2 ≦ t (a-Si) ≦ 55 nm (Formula 16)
When 170 nm <t (SiO 2) ≦ 200 nm 1E−6 × t (SiO 2) 4 −0.0009 × t (SiO 2) 3 + 0.2414 × t (SiO 2 ) 2 −28.744 × t (SiO 2 ) +1332.2 ≦ t (a−Si) ≦ 1E−5 × t (SiO2) 4 −0.0103 × t (SiO2) 3 + 2.9701 × t (SiO2) 2 −380.78 × t (SiO2) +18394
Or
−2E−05 × t (SiO 2) 4 + 0.0178 × t (SiO 2) 3 −4.9925 × t (SiO 2 ) 2 + 623.33 × t (SiO 2) −29118 ≦ t (a-Si) ≦ 55 nm (formula 17)
As described above, the film thickness range of the a-Si film and the silicon oxide film that is the base film thereof is less affected by the film thickness variation of the light absorption rate to the a-Si film and the temperature during crystallization is uniform. (Acceptable range) can be found. At 405 nm and 445 nm, there is only a slight wavelength difference of 40 nm, but as is clear from the comparison between FIG. 13C and FIG. This is extremely difficult to estimate easily even with this technology.
なお、ａ−Ｓｉ膜厚が５５ｎｍ以上の領域では、レーザ光のａ−Ｓｉ層透過が更に少なくなり、光干渉効果が抑制されるため、安定的な結晶化プロセスが実施可能である。 Note that in the region where the a-Si film thickness is 55 nm or more, the laser light is further transmitted through the a-Si layer and the optical interference effect is suppressed, so that a stable crystallization process can be performed.
４０５ｎｍ光照射時に比べると４４５ｎｍの場合、光干渉効果が顕著になるため、好適な膜厚範囲は狭くなってしまう。本実施例では波長領域として、高出力の半導体レーザが得られる波長領域４０５ｎｍ、４４５ｎｍを中心に検討を行ったが、４０５ｎｍ以下の波長領域では光干渉効果が更に抑制できることが容易に類推され、例えば可視光領域の下限近辺である３７５ｎｍ紫外半導体レーザも本発明の製造方法に適用可能であることはいうまでもない。
In the case of 445 nm as compared with the case of 405 nm light irradiation, the light interference effect becomes remarkable, so that a preferable film thickness range is narrowed. In the present embodiment, the wavelength region was examined mainly in the
また、半導体レーザの製造ばらつきにより、通常、発振波長の設計値に対し、最大±５ｎｍ程度のばらつきがあるため、本実施例で詳細検討した発振波長の適用範囲も実質的には４０５ｎｍ±５ｎｍ、４４５ｎｍ±５ｎｍ程度の幅を有する。 Further, due to the manufacturing variation of the semiconductor laser, there is usually a variation of about ± 5 nm at maximum with respect to the design value of the oscillation wavelength. Therefore, the application range of the oscillation wavelength examined in detail in this embodiment is substantially 405 nm ± 5 nm, It has a width of about 445 nm ± 5 nm.
（薄膜トランジスタ特性）
４０５ｎｍ発振波長の半導体レーザと光学系（例えばコリメータレンズ、非球面レンズ、集光用レンズから構成できる）を組み合わせ、２００μm×３０μｍの長尺状ビームを成形し、図３、図４Ａ〜Ｈ、図５で説明した本発明に係る半導体装置の製造方法を用いてボトムゲート構造の薄膜トランジスタを作製した。
(Thin film transistor characteristics)
Combining a semiconductor laser having an oscillation wavelength of 405 nm and an optical system (for example, a collimator lens, an aspheric lens, and a condensing lens), a long beam of 200 μm × 30 μm is formed, and FIGS. A thin film transistor having a bottom gate structure was manufactured by using the method for manufacturing a semiconductor device according to the present invention described in FIG.
ゲート酸化膜やａ−Ｓｉ膜の膜厚は、図１１Ａに記載されている値を用いた。図１９Aに、本発明の実施の形態１における製造方法にて形成した薄膜トランジスタのゲート電圧−ドレイン電流特性を示す。図１９Ａより抽出した薄膜トランジスタの電気特性パラメータを図１９Bにまとめた。
The values described in FIG. 11A were used for the film thickness of the gate oxide film and the a-Si film. FIG. 19A shows gate voltage-drain current characteristics of the thin film transistor formed by the manufacturing method according to
図１９Ｂより、ドレイン電流の高いＯＮ／ＯＦＦ比（〜８桁）に加え、しきい値電圧Ｖｔ〜１．３Ｖ，サブスレッショルド係数Ｓ〜０．５２Ｖ／ｄｅｃａｄｅ、電界効果移動度２．８cm2/Vsと良好な値が得られている。また、チャネル部の高い結晶性を反映してオフ電流も０．７ｐＡと極めて低くおさえることができた。信頼性についても、ゲート電圧を長時間印加してしきい値電圧の変化分△Ｖｔを評価したところ、同じストレス条件で評価したａ−Ｓｉ ＴＦＴの△Vtに比べ、約１／２０以下の△Ｖｔ値が得られ、高い信頼性を有していることがわかった。
From FIG. 19B, in addition to a high drain current ON / OFF ratio (up to 8 digits), threshold voltage Vt to 1.3 V, subthreshold coefficient S to 0.52 V / decade, field effect mobility 2.8
以上のように、本発明に係る製造方法を用いれば、高品質の結晶シリコン膜が安定に得られ、高性能な薄膜トランジスタが実現可能である。 As described above, by using the manufacturing method according to the present invention, a high-quality crystalline silicon film can be stably obtained, and a high-performance thin film transistor can be realized.
（金属ゲート材料を変更した場合の影響）
なお、これまで、図７Aのモデル構造における金属膜に用いる金属材料として、Ｍｏに固定した場合に限定して説明したが、それに限らない。金属膜９０２に用いる金属材料として、Ｍｏ、Ｗ、ＣｕおよびＡｌという屈折率の異なる４種の金属材料について計算した。その結果、金属材料の屈折率の違いにより反射率の絶対値が変動するのがわかった。
(Impact of changing metal gate material)
Heretofore, the metal material used for the metal film in the model structure of FIG. 7A has been limited to the case of being fixed to Mo, but is not limited thereto. As metal materials used for the
また、ＳｉＯ2膜９０３の膜厚依存性の波形を比較した場合、金属材料によって、±１０ｎｍ程度の波形がシフトするものの、今回波長検討した４０５ｎｍ、４４５ｎｍにおいては、そもそもａ−Ｓｉ膜を透過する光量自体が多くなく、前述した金属材料の違いによるａ−Ｓｉ膜の光吸収率に大きな変化が無いことがわかった。つまり、金属膜９０２に用いる金属材料として、高融点金属であるＭｏだけでなく、その他の金属を用いてもよいことがわかった。
In addition, when comparing the waveform depending on the film thickness of the
（実施の形態２）
実施の形態１では、ゲート絶縁膜がＳｉＯ2で形成される場合を例に説明した。本実施の形態２では、ゲート絶縁膜がＳｉＮ膜の上にＳｉＯ2膜を積層したＳｉＯ2／ＳｉＮ積層で形成される場合を説明する。なお、ゲート絶縁膜にＳｉＮ膜を含めると、絶縁基板である、例えばガラスからのアルカリ金属などの不純物をブロックすることができるため、ＴＦＴ特性や信頼性に影響を与えない手段として有効である。
(Embodiment 2)
In the first embodiment, the case where the gate insulating film is formed of SiO2 has been described as an example. In the second embodiment, a case will be described in which the gate insulating film is formed of a
図２０は、本発明の実施の形態２に係る有機EL表示装置を構成する薄膜トランジスタの構造を示す断面図である。図１と同様の要素には同一の符号を付しており、詳細な説明は省略する。図２０に示す薄膜トランジスタ２００は、実施の形態１に係る薄膜トランジスタ１００に対して、ゲート絶縁膜２３の構成が異なる。
FIG. 20 is a cross-sectional view showing the structure of the thin film transistor that constitutes the organic EL display device according to the second embodiment of the present invention. Elements similar to those in FIG. 1 are denoted by the same reference numerals, and detailed description thereof is omitted. A
ゲート絶縁膜２３は、ゲート電極１１を覆うように形成され、シリコン酸化膜（ＳｉＯ2）とシリコン窒化膜（ＳｉＮ）とが積層されてなる。また、ゲート絶縁膜２３の膜厚は、好ましくは単位面積当たりの合成静電容量が約２．９×１０−８ Ｆ／ｃｍ２となるように形成されている。
The
例えば、ゲート絶縁膜２３の膜厚として、ＳｉＯ2膜が９０ｎｍ、ＳｉＮ膜が７０ｎｍ積層された場合、ＳｉＯ2とＳｉＮの比誘電率をそれぞれ３．９と７とすれば単位面積当たりの合成静電容量が約２．９×１０−８Ｆ／ｃｍ２である。また、例えばゲート絶縁膜２３の膜厚として、ＳｉＯ2膜が１２５ｎｍ、ＳｉＮ膜が５０ｎｍ積層された場合、ＳｉＯ2膜が１５０ｎｍ、ＳｉＮ膜が３０ｎｍ積層された場合、ＳｉＯ2膜が８０ｎｍ、ＳｉＮ膜が８０ｎｍ積層された場合も、単位面積当たりの合成静電容量が約２．９×１０−８Ｆ／ｃｍ２である。
For example, when the
以上のように、薄膜トランジスタ２００は構成されている。
As described above, the
なお、薄膜トランジスタ２００を備える有機EL表示装置は、実施の形態１における薄膜トランジスタ１００を備える場合と同様のため、説明を省略する。
Note that the organic EL display device including the
また、薄膜トランジスタ２００の製造方法についても、ゲート絶縁膜２３を含めて、同様のため説明を省略する。
Further, the manufacturing method of the
以上のように、本実施の形態２における薄膜トランジスタ２００は、ボトムゲート構造を有するＰｏｌｙ−Ｓｉ ＴＦＴとして形成される。この薄膜トランジスタ２００の製造時には、ゲート電極１１上に単位面積当たりの合成静電容量が約２．９×１０−８Ｆ／ｃｍ２となるようＳｉＯ2／ＳｉＮ積層からなるゲート絶縁膜２３が形成される。さらに、ゲート絶縁膜２３上に２０ｎｍ〜５５ｎｍの膜厚となるようにａ−Ｓｉからなる非晶質シリコン膜１３が形成される。そして、非晶質シリコン膜１３を、例えば４０５ｎｍ半導体レーザを用いてレーザーアニール（結晶化）することで、非晶質シリコン膜１４をＰｏｌｙ−Ｓｉからなる結晶質シリコン膜１４にする。
As described above, the
このように、本実施の形態２における有機ＥＬ表示装置の薄膜トランジスタ２００は、製造時には、上述の膜厚範囲で、ゲート絶縁膜２３と非晶質シリコン膜１３とが形成される。それにより、例えば４０５ｎｍ半導体レーザを用いてレーザーアニール（結晶化）する場合に、膜厚変動によるａ−Ｓｉ膜への吸収率の変化を小さくすることができる。すなわち、ＣＶＤ等で成膜された際に生じる非晶質シリコン膜１３等の膜厚ばらつきの影響を受けず、安定した結晶化が可能となる。さらに、これを使用したＴＦＴの特性のばらつきを抑え、ＬＣＤやＯＬＥＤなど表示装置の表示品位を向上させることができる。
Thus, in the
なお、ゲート絶縁膜は、ＳｉＯ2膜の上にＳｉＮ膜が積層されたＳｉＮ／ＳｉＯ2積層で形成されていてもよい。 Note that the gate insulating film may be formed of a SiN / SiO2 stack in which a SiN film is stacked on a SiO2 film.
また、この薄膜トランジスタ２００において、ａ−Ｓｉからなる非晶質シリコン膜１３およびゲート絶縁膜２３の膜厚に上述した一定の許容範囲があることは、４０５ｎｍ半導体レーザを照射した場合のａ−Ｓｉ膜への吸収率を計算することによりわかった。以下、これを実施例として説明する。なお、実施の形態１における実施例と同様の部分は説明を省略する。
In addition, in the
ここでは、図７Aに示すモデル構造でのＳｉＯ2膜９０３（膜厚可変）をＳｉＮ膜、ＳｉＯ2膜が配置されたＳｉＯ2／ＳｉＮ積層膜にして計算した。ここで、波長４０５ｎｍに対するＳｉＮの屈折率はそれぞれ２．１としている。 Here, the SiO2 film 903 (variable film thickness) in the model structure shown in FIG. 7A was calculated as a SiN film and a SiO2 / SiN laminated film in which the SiO2 film is arranged. Here, the refractive index of SiN with respect to a wavelength of 405 nm is 2.1.
図２１に、ａ−Ｓｉ膜の膜厚とＳｉＯ2／ＳｉＮ積層膜の膜厚を変化させたときのａ−Ｓｉ膜の４０５ｎｍ光吸収率の計算結果を示す。図２２に、ａ−Ｓｉ膜の膜厚とＳｉＯ2／ＳｉＮ積層膜の膜厚を変化させたときの、Moゲート電極直上とＳｉＯ2膜直上でのａ−Ｓｉ膜の４０５ｎｍ光吸収率の差を計算した結果を示す。
FIG. 21 shows the calculation result of the 405 nm light absorption rate of the a-Si film when the thickness of the a-Si film and the thickness of the
図２３Aに、図２１のａ−Ｓｉ膜の膜厚とＳｉＯ2／ＳｉＮ積層膜の膜厚を変化させたときのａ−Ｓｉ膜の４０５ｎｍ光吸収率の計算結果に、前述の条件１〜２に基づく好適な膜厚範囲を示す。図２３Bに、図２２のａ−Ｓｉ膜の膜厚とＳｉＯ2／ＳｉＮ積層膜の膜厚を変化させたときの、Ｍｏゲート電極直上とＳｉＯ2膜直上でのａ−Ｓｉ膜の４０５ｎｍ光吸収率の差を計算した結果に、前述の条件１〜２に基づく好適な膜厚範囲を示す。
FIG. 23A shows the calculation results of the 405 nm light absorptance of the a-Si film when the thickness of the a-Si film and the thickness of the SiO2 / SiN laminated film in FIG. A preferred film thickness range is shown. FIG. 23B shows the 405 nm light absorptance of the a-Si film immediately above the Mo gate electrode and directly above the
図２３Ｃに、図２３Ａと図２３Ｂのそれぞれ好適な膜厚範囲の重複部分を示す。４０５ｎｍ光照射した時に、エネルギー効率良く、かつ、膜厚ばらつきによる影響が少ない結晶化が行える膜厚範囲を以下に示す（図２３Ｃの太線の範囲）。ＳｉＯ２膜厚をｔ（ＳｉＯ２）とし、ａ−Ｓｉ膜厚をｔ（ａ−Ｓｉ）とする。ＳｉＯ２膜厚が決まれば、一意にＳｉＮ膜厚も決まる。具体的には、ｔ（ＳｉＮ）＝−１．８ｔ（ＳｉＯ２）＋２１６である。 FIG. 23C shows overlapping portions of the preferred film thickness ranges of FIGS. 23A and 23B. A film thickness range in which crystallization can be performed with high energy efficiency and less influence by film thickness variation when irradiated with 405 nm light (the range of the thick line in FIG. 23C). The SiO2 film thickness is t (SiO2), and the a-Si film thickness is t (a-Si). If the SiO2 film thickness is determined, the SiN film thickness is also uniquely determined. Specifically, t (SiN) = − 1.8t (SiO 2) +216.
よって、ここではｔ（ＳｉＯ２）を用いて、ａ−Ｓｉの好適な膜厚範囲を示す。 Therefore, here, t (SiO2) is used to indicate a preferable film thickness range of a-Si.
３０ｎｍ≦ｔ（ＳｉＯ２）≦３５．９ｎｍの時
２５ｎｍ≦ｔ（ａ−Ｓｉ）≦５５ｎｍ （式１８）
３５．９ｎｍ＜ｔ（ＳｉＯ２）≦７５ｎｍの時
２Ｅ−７×ｔ（ＳｉＯ２）５−７Ｅ−５×ｔ（ＳｉＯ２）４＋０．００８８×ｔ（ＳｉＯ２）３−０．５１９３×ｔ（ＳｉＯ２）２＋１５．２５５×ｔ（ＳｉＯ２）−１５２．１≦ｔ（ａ−Ｓｉ）≦５５ｎｍ （式１９）
７５ｎｍ＜ｔ（ＳｉＯ２）≦１０９．５ｎｍの時
−９Ｅ−６×ｔ（ＳｉＯ２）４＋０．００３１×ｔ（ＳｉＯ２）３−０．３９３８×ｔ（ＳｉＯ２）２＋２２．４１７×ｔ（ＳｉＯ２）−４５０．２６≦ｔ（ａ−Ｓｉ）≦５５ｎｍ （式２０）
１０９．５ｎｍ＜ｔ（ＳｉＯ２）≦１２０ｎｍの時
２５ｎｍ≦ｔ（ａ−Ｓｉ）≦５５ｎｍ （式２１）
以上のように、ａ−Ｓｉ膜への光吸収率の膜厚変動の影響が少なく、結晶化時の温度が均一である、ａ−Ｓｉ膜とその下地膜であるシリコン酸化膜の膜厚範囲（許容範囲）を見つけることができる。ゲート酸化膜としてＳｉＯ2／ＳｉＮ積層膜を用いた場合でも、４０５ｎｍ光照射によるａ−Ｓｉ膜結晶化においては、実施の形態１で述べたＳｉＯ2単層膜の場合と同様、広い好適な膜厚範囲を確保することが可能である。
When 30 nm ≦ t (SiO 2) ≦ 35.9 nm, 25 nm ≦ t (a-Si) ≦ 55 nm (Formula 18)
When 35.9 nm <t (SiO 2) ≦ 75 nm 2E−7 × t (SiO 2) 5 −7E−5 × t (SiO 2) 4 + 0.0088 × t (SiO 2) 3 −0.5193 × t (SiO 2 ) 2 + 15.255 * t (SiO2) -152.1 ≦ t (a-Si) ≦ 55 nm (Formula 19)
When 75 nm <t (SiO 2) ≦ 109.5 nm −9E−6 × t (SiO 2) 4 + 0.0031 × t (SiO 2) 3 −0.3938 × t (SiO 2 ) 2 + 22.417 × t (SiO 2) − 450.26 ≦ t (a-Si) ≦ 55 nm (Formula 20)
When 109.5 nm <t (SiO 2) ≦ 120 nm, 25 nm ≦ t (a-Si) ≦ 55 nm (Formula 21)
As described above, the film thickness range of the a-Si film and the silicon oxide film that is the base film thereof is less affected by the film thickness variation of the light absorption rate to the a-Si film and the temperature during crystallization is uniform. (Acceptable range) can be found. Even in the case of using a SiO2 / SiN laminated film as the gate oxide film, in the a-Si film crystallization by 405 nm light irradiation, the wide preferable film thickness range is the same as the case of the SiO2 single layer film described in the first embodiment. Can be secured.
なお、ａ−Ｓｉ膜厚が５５ｎｍ以上の領域では、レーザ光のａ−Ｓｉ層透過が更に少なくなり、光干渉効果が抑制されるため、安定的な結晶化プロセスが実施可能である。 Note that in the region where the a-Si film thickness is 55 nm or more, the laser light is further transmitted through the a-Si layer and the optical interference effect is suppressed, so that a stable crystallization process can be performed.
（レーザ波長を変更した場合）
以下に、光波長を４０５ｎｍから４４５ｎｍに変更した場合について述べる。ここでも同様に図７Aに示すモデル構造でのＳｉＯ2膜９０３（膜厚可変）をＳｉＮ膜、ＳｉＯ2膜が配置されたＳｉＯ2／ＳｉＮ積層膜にして計算した。ここで、４４５ｎｍに対するＳｉＮの屈折率は１、９８とした。
(When laser wavelength is changed)
The case where the light wavelength is changed from 405 nm to 445 nm will be described below. Here, similarly, the
図２４に、ａ−Ｓｉ膜の膜厚とＳｉＯ2／ＳｉＮ積層膜の膜厚を変化させたときのａ−Ｓｉ膜の４４５ｎｍ光吸収率の計算結果を示す。図２５に、ａ−Ｓｉ膜の膜厚とＳｉＯ2／ＳｉＮ積層膜の膜厚を変化させたときの、Moゲート電極直上とＳｉＯ2膜直上でのａ−Ｓｉ膜の４４５ｎｍ光吸収率の差を計算した結果を示す。
FIG. 24 shows the calculation result of the 445 nm light absorption rate of the a-Si film when the thickness of the a-Si film and the thickness of the
図２６Aに、図２４のａ−Ｓｉ膜の膜厚とＳｉＯ2／ＳｉＮ積層膜の膜厚を変化させたときのａ−Ｓｉ膜の４４５ｎｍ光吸収率の計算結果に、前述の条件１〜２に基づく好適な膜厚範囲を示す。図２６Bに、図２５のａ−Ｓｉ膜の膜厚とＳｉＯ2／ＳｉＮ積層膜の膜厚を変化させたときの、Moゲート電極直上とＳｉＯ2膜直上でのａ−Ｓｉ膜の４４５ｎｍ光吸収率の差を計算した結果に、前述の条件１〜２に基づく好適な膜厚範囲を示す。
FIG. 26A shows the calculation result of the 445 nm light absorption rate of the a-Si film when the thickness of the a-Si film and the thickness of the
図２６Ｃに、図２６Ａと図２６Ｂのそれぞれ好適な膜厚範囲の重複部分を示す。図２６Ｃより、４４５ｎｍ光照射時に、エネルギー効率良く、膜厚ばらつきによる影響が少なく安定的に結晶化プロセスが行える膜厚範囲は、ＳｉＯ２膜厚をｔ（ＳｉＯ２）、ａ−Ｓｉ膜厚をｔ（ａ−Ｓｉ）として以下の領域である。ＳｉＯ２膜厚が決まれば一意にＳｉＮ膜厚も決まる（ｔ（ＳｉＮ）＝−１．８ｔ（ＳｉＯ２）＋２１６）。ここではｔ（ＳｉＯ２）のみを用いて好適な膜厚範囲を表す。 FIG. 26C shows overlapping portions of the preferred film thickness ranges of FIGS. 26A and 26B. From FIG. 26C, the film thickness range in which the crystallization process can be stably performed with energy efficiency and less influence due to film thickness variation upon irradiation with 445 nm light is SiO2 film thickness t (SiO2) and a-Si film thickness t ( a-Si) is the following region. If the SiO2 film thickness is determined, the SiN film thickness is also uniquely determined (t (SiN) =-1.8t (SiO2) +216). Here, a preferable film thickness range is expressed using only t (SiO 2).
３０ｎｍ≦ｔ（ＳｉＯ２）≦６８．９ｎｍの時
−１Ｅ−７×ｔ（ＳｉＯ２）４＋５Ｅ−０５×ｔ（ＳｉＯ２）３−０．００６５×ｔ（ＳｉＯ２）２＋０．３６２７×ｔ（ＳｉＯ２）＋２３．２５４≦ｔ（ａ−Ｓｉ）≦−１Ｅ−５×ｔ（ＳｉＯ２）４＋０．００２９×ｔ（ＳｉＯ２）３−０．２２６６×ｔ（ＳｉＯ２）２＋７．４９２８×ｔ（ＳｉＯ２）−５８．２９７
又は、
−２Ｅ−０５×ｔ（ＳｉＯ２）４＋０．００３×ｔ（ＳｉＯ２）３−０．２２５９×ｔ（ＳｉＯ２）２＋７．８１１６×ｔ（ＳｉＯ２）−５９．４６４≦ｔ（ａ−Ｓｉ）≦５５ｎｍ （式２２）
６８．９ｎｍ＜ｔ（ＳｉＯ２）≦８５ｎｍの時
−１Ｅ−７×ｔ（ＳｉＯ２）４＋５Ｅ−０５×ｔ（ＳｉＯ２）３−０．００６５×ｔ（ＳｉＯ２）２＋０．３６２７×ｔ（ＳｉＯ２）＋２３．２５４≦ｔ（ａ−Ｓｉ）≦５５ｎｍ （式２３）
８５ｎｍ＜ｔ（ＳｉＯ２）≦８７．５ｎｍの時
−１Ｅ−７×ｔ（ＳｉＯ２）４＋５Ｅ−０５×ｔ（ＳｉＯ２）３−０．００６５×ｔ（ＳｉＯ２）２＋０．３６２７×ｔ（ＳｉＯ２）＋２３．２５４≦ｔ（ａ−Ｓｉ）≦−１．１８５６×ｔ（ＳｉＯ２）＋１３６．２３
又は、
−６Ｅ−０６×ｔ（ＳｉＯ２）４＋０．００２１×ｔ（ＳｉＯ２）３−０．３０１６×ｔ（ＳｉＯ２）２＋２１．２７４×ｔ（ＳｉＯ２）−５７２．７５≦ｔ（ａ−Ｓｉ）≦５５ｎｍ （式２４）
８７．５ｎｍ＜ｔ（ＳｉＯ２）≦１０１．６ｎｍの時
−６Ｅ−０６×ｔ（ＳｉＯ２）４＋０．００２１×ｔ（ＳｉＯ２）３−０．３０１６×ｔ（ＳｉＯ２）２＋２１．２７４×ｔ（ＳｉＯ２）−５７２．７５≦ｔ（ａ−Ｓｉ）≦５５ｎｍ （式２５）
１０１．６ｎｍ＜ｔ（ＳｉＯ２）≦１２０ｎｍの時
−０．０００５×ｔ（ＳｉＯ２）４＋０．２２７９×ｔ（ＳｉＯ２）３−３７．１６×ｔ（ＳｉＯ２）２＋２６８５．５×ｔ（ＳｉＯ２）−７２５３７≦ｔ（ａ−Ｓｉ）≦０．０００７×ｔ（ＳｉＯ２）４−０．３２１４×ｔ（ＳｉＯ２）３＋５３．０１８×ｔ（ＳｉＯ２）２−３８８３．９×ｔ（ＳｉＯ２）＋１０６６１３
又は、
−６Ｅ−０６×ｔ（ＳｉＯ２）４＋０．００２１×ｔ（ＳｉＯ２）３−０．３０１６×ｔ（ＳｉＯ２）２＋２１．２７４×ｔ（ＳｉＯ２）−５７２．７５≦ｔ（ａ−Ｓｉ）≦５５ｎｍ （式２６）
以上のように、ａ−Ｓｉ膜への光吸収率の膜厚変動の影響が少なく、結晶化時の温度が均一である、ａ−Ｓｉ膜とその下地膜であるシリコン酸化膜の膜厚範囲（許容範囲）を見つけることができる。
When 30 nm ≦ t (SiO 2) ≦ 68.9 nm −1E−7 × t (SiO 2) 4 + 5E−05 × t (SiO 2) 3 −0.0065 × t (SiO 2 ) 2 + 0.3627 × t (SiO 2) +23 254 ≦ t (a-Si) ≦ −1E−5 × t (SiO 2) 4 + 0.0029 × t (SiO 2) 3 −0.2266 × t (SiO 2 ) 2 + 7.4928 × t (SiO 2) −58. 297
Or
−2E−05 × t (SiO 2) 4 + 0.003 × t (SiO 2) 3 −0.2259 × t (SiO 2 ) 2 + 7.8116 × t (SiO 2) −59.464 ≦ t (a-Si) ≦ 55 nm (Formula 22)
When 68.9 nm <t (SiO 2) ≦ 85 nm −1E−7 × t (SiO 2) 4 + 5E−05 × t (SiO 2) 3 −0.0065 × t (SiO 2 ) 2 + 0.3627 × t (SiO 2) +23 254 ≦ t (a-Si) ≦ 55 nm (Formula 23)
When 85 nm <t (SiO 2) ≦ 87.5 nm −1E−7 × t (SiO 2) 4 + 5E−05 × t (SiO 2) 3 −0.0065 × t (SiO 2 ) 2 + 0.3627 × t (SiO 2) +23 .254 ≦ t (a-Si) ≦ −1.856 × t (SiO 2) +136.23
Or
−6E-06 × t (SiO2) 4 + 0.0021 × t (SiO2) 3 −0.3016 × t (SiO2) 2 + 21274 × t (SiO2) −572.75 ≦ t (a-Si) ≦ 55 nm (Formula 24)
When 87.5 nm <t (SiO 2) ≦ 101.6 nm −6E-06 × t (SiO 2) 4 + 0.0021 × t (SiO 2) 3 −0.3016 × t (SiO 2 ) 2 + 21274 × t (SiO 2 ) −572.75 ≦ t (a-Si) ≦ 55 nm (Formula 25)
When 101.6 nm <t (SiO2) ≦ 120 nm−0.0005 × t (SiO2) 4 + 0.2279 × t (SiO2) 3 −37.16 × t (SiO2) 2 + 2685.5 × t (SiO2) − 72537 ≦ t (a-Si) ≦ 0.0007 × t (SiO2) 4 −0.3214 × t (SiO2) 3 + 53.018 × t (SiO2) 2 −3883.9 × t (SiO2) +106613
Or
−6E-06 × t (SiO2) 4 + 0.0021 × t (SiO2) 3 −0.3016 × t (SiO2) 2 + 21274 × t (SiO2) −572.75 ≦ t (a-Si) ≦ 55 nm (Formula 26)
As described above, the film thickness range of the a-Si film and the silicon oxide film that is the base film thereof is less affected by the film thickness variation of the light absorption rate to the a-Si film and the temperature during crystallization is uniform. (Acceptable range) can be found.
なお、ａ−Ｓｉ膜厚が５５ｎｍ以上の領域では、レーザ光のａ−Ｓｉ層透過が更に少なくなり、光干渉効果が抑制されるため、安定的な結晶化プロセスが実施可能である。 Note that in the region where the a-Si film thickness is 55 nm or more, the laser light is further transmitted through the a-Si layer and the optical interference effect is suppressed, so that a stable crystallization process can be performed.
４０５ｎｍ光照射時に比べると４４５ｎｍの場合、光干渉効果が顕著になるため、好適な膜厚範囲は狭くなってしまう。本実施例では波長領域として、高出力の半導体レーザが得られる波長領域４０５ｎｍ、４４５ｎｍを中心に検討を行ったが、405nm以下の波長領域では光干渉効果が更に抑制できることが容易に類推され、例えば可視光領域の下限近辺である３７５ｎｍ紫外半導体レーザも本発明の製造方法に適用可能であることはいうまでもない。 In the case of 445 nm as compared with the case of 405 nm light irradiation, the light interference effect becomes remarkable, so that a preferable film thickness range is narrowed. In this example, the wavelength region was studied mainly in the wavelength region of 405 nm and 445 nm where a high-power semiconductor laser can be obtained. However, it is easily analogized that the optical interference effect can be further suppressed in the wavelength region of 405 nm or less. It goes without saying that a 375 nm ultraviolet semiconductor laser that is near the lower limit of the visible light region is also applicable to the manufacturing method of the present invention.
また、半導体レーザの製造ばらつきにより、通常、発振波長の設計値に対し、最大±５ｎｍ程度のばらつきがあるため、本実施例で詳細検討した発振波長の適用範囲も実質的には４０５ｎｍ±５ｎｍ、４４５ｎｍ±５ｎｍ程度の幅を有する。 Further, due to the manufacturing variation of the semiconductor laser, there is usually a variation of about ± 5 nm at maximum with respect to the design value of the oscillation wavelength. Therefore, the application range of the oscillation wavelength examined in detail in this embodiment is substantially 405 nm ± 5 nm, It has a width of about 445 nm ± 5 nm.
以上、本発明の半導体装置の製造方法、それを用いた薄膜トランジスタについて、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。 As described above, the manufacturing method of the semiconductor device of the present invention and the thin film transistor using the same have been described based on the embodiment, but the present invention is not limited to this embodiment. Unless it deviates from the meaning of this invention, the form which carried out the various deformation | transformation which those skilled in the art can think to this embodiment, and the structure constructed | assembled combining the component in different embodiment is also contained in the scope of the present invention. .
なお、本発明はａ−Ｓｉ膜を結晶化する光源として半導体発光素子、より具体的には半導体レーザを挙げているが、半導体レーザの代替として、例えば高出力のＬＥＤでもよく、上述の結晶化は可能である。つまり、これら光源を用いても上述した本発明と同様の効果を実現することはいうまでもない。したがって、これら光源を用いた場合も本発明の範囲内に含まれる。 In the present invention, a semiconductor light emitting device, more specifically a semiconductor laser, is cited as a light source for crystallizing the a-Si film. However, as an alternative to the semiconductor laser, for example, a high-power LED may be used. Is possible. That is, it goes without saying that the same effects as those of the present invention described above can be realized even if these light sources are used. Therefore, the case where these light sources are used is also included in the scope of the present invention.
１ スイッチングトランジスタ
２ 駆動トランジスタ
３ データ線
４ 走査線
５ 電流供給線
６ キャパシタンス
７ 有機ＥＬ素子
１０ 絶縁性基板
１１ ゲート電極
１２，２３ ゲート絶縁膜
１３，１５ 非晶質シリコン膜
１４ 結晶シリコン膜
１６ ｎ＋シリコン膜
１７ ソース・ドレイン電極
１８ 長尺状に成形された紫〜青色系レーザ光
１００，２００ 薄膜トランジスタ
８０１，８０２，８０３，８０４，８０５ 膜
９０１ ガラス基板
９０２ 金属膜
９０３ ＳｉＯ２膜
９０４ ａ−Ｓｉ膜
１０００ 有機ＥＬ表示装置
DESCRIPTION OF
Claims (11)
前記金属膜を覆うように、絶縁膜を形成する第２の工程と、
前記絶縁膜上に、２０ｎｍ以上５５ｎｍ以下の範囲の膜厚を有する第１の非晶質シリコン膜を形成する第３の工程と、
前記第１の非晶質シリコン膜に、３８０ｎｍ以上４９５ｎｍ以下の範囲の波長を有する光を照射し、前記第１の非晶質シリコン膜を結晶シリコン膜に変化させる第４の工程と、
前記結晶シリコン膜上に第２の非晶質シリコン膜を形成し、前記結晶シリコン膜と前記第２の非晶質シリコンとで構成されるチャネル層を形成する第５の工程と、
前記チャネル層の上方に、ソース電極及びドレイン電極に用いる金属膜を形成する第６の工程とを含む、
トランジスタの製造方法。 A first step of forming a metal film used for a gate electrode on an insulating substrate;
A second step of forming an insulating film so as to cover the metal film;
A third step of forming a first amorphous silicon film having a thickness in the range of 20 nm to 55 nm on the insulating film;
Irradiating the first amorphous silicon film with light having a wavelength in the range of 380 nm to 495 nm to change the first amorphous silicon film into a crystalline silicon film;
A fifth step of forming a second amorphous silicon film on the crystalline silicon film and forming a channel layer composed of the crystalline silicon film and the second amorphous silicon;
A sixth step of forming a metal film used for the source electrode and the drain electrode above the channel layer,
A method for manufacturing a transistor.
前記絶縁膜は、シリコン酸化膜であり、
前記絶縁膜の厚さをｔ１とし、前記第３の工程で形成する第１の非晶質シリコン膜の厚さをｔ２とすると、
６０ｎｍ≦ｔ１≦１１３ｎｍの場合
−４Ｅ−７×ｔ１４＋０．０００１×ｔ１３−０．０１２８×ｔ１２＋０．５８９２×ｔ１＋１７．０９≦ｔ２≦５５ｎｍ
１１３ｎｍ＜ｔ１≦１４０ｎｍの場合
２５ｎｍ≦ｔ２≦５５ｎｍ
１４０ｎｍ＜ｔ１≦２００ｎｍの場合
−１Ｅ−６×ｔ１４＋０．０００９×ｔ１３−０．０２３０８×ｔ１２＋２７．７２５×ｔ１−１２１７．７≦ｔ２≦５５ｎｍ
を満たす請求項１に記載のトランジスタの製造方法。 In the fourth step, light having a wavelength of 405 nm is irradiated,
The insulating film is a silicon oxide film,
When the thickness of the insulating film is t1, and the thickness of the first amorphous silicon film formed in the third step is t2,
In the case of 60 nm ≦ t1 ≦ 113 nm−4E−7 × t1 4 + 0.0001 × t1 3 −0.0128 × t1 2 + 0.5892 × t1 + 17.09 ≦ t2 ≦ 55 nm
In the case of 113 nm <t1 ≦ 140 nm, 25 nm ≦ t2 ≦ 55 nm
In the case of 140 nm <t1 ≦ 200 nm−1E−6 × t1 4 + 0.0009 × t1 3 −0.02308 × t1 2 + 27.725 × t1-1217.7 ≦ t2 ≦ 55 nm
The method for manufacturing a transistor according to claim 1, wherein:
前記絶縁膜は、シリコン酸化膜であり、
前記シリコン酸化膜の厚さをｔ１とし、前記第３の工程で形成する第１の非晶質シリコン膜の厚さをｔ２とすると、
６０ｎｍ≦ｔ１≦１１０ｎｍの場合
１Ｅ−６×ｔ１４−０．０００４×ｔ１３＋０．０５１３×ｔ１２−２．７５５６×ｔ１＋８６．８３８≦ｔ２≦１Ｅ−６×ｔ１４−０．０００４×ｔ１３＋０．０４６３×ｔ１２−２．７６２８×ｔ１＋９８．８
又は、
−３Ｅ−７×ｔ１４＋９Ｅ−０５×ｔ１３−０．０１１５×ｔ１２＋０．５８６６×ｔ１＋３９．１２４≦ｔ２≦５５ｎｍ
１１０ｎｍ＜ｔ１≦１２４．１ｎｍの場合
−３Ｅ−７×ｔ１４＋９Ｅ−０５×ｔ１３−０．０１１５×ｔ１２＋０．５８６６×ｔ１＋３９．１２４≦ｔ２≦５５ｎｍ
１２４．１ｎｍ＜ｔ１≦１３０ｎｍの場合
−３Ｅ−７×ｔ１４＋９Ｅ−０５×ｔ１３−０．０１１５×ｔ１２＋０．５８６６×ｔ１＋３９．１２４≦ｔ２≦０．００１８×ｔ１４−０．９４７×ｔ１３＋１８７．８５×ｔ１２−１６５５６×ｔ１＋５４７１１５
又は、
−０．０１２７×ｔ１４＋６．４９７３×ｔ１３−１２４７．９×ｔ１２＋１０６５２４×ｔ１−３Ｅ＋０６≦ｔ２≦５５ｎｍ
１３０ｎｍ＜ｔ１≦１４０ｎｍの場合
−３Ｅ−７×ｔ１４＋９Ｅ−０５×ｔ１３−０．０１１５×ｔ１２＋０．５８６６×ｔ１＋３９．１２４≦ｔ２≦０．００１８×ｔ１４−０．９４７×ｔ１３＋１８７．８５×ｔ１２−１６５５６×ｔ１＋５４７１１５
又は、
−７Ｅ−０６×ｔ１４＋０．００４２×ｔ１３−０．９４３７×ｔ１２＋９５．０４５×ｔ１−３５２９．６≦ｔ２≦５５ｎｍ
１４０ｎｍ＜ｔ（ＳｉＯ２）＜１６０ｎｍの場合
−７Ｅ−０６×ｔ１４＋０．００４２×ｔ１３−０．９４３７×ｔ１２＋９５．０４５×ｔ１−３５２９．６≦ｔ２≦５５ｎｍ
１６０ｎｍ≦ｔ（ＳｉＯ２）≦１７０ｎｍの場合
１Ｅ−６×ｔ１４−０．０００９×ｔ１３＋０．２４１４×ｔ１２−２８．７６４×ｔ１＋１３３２．２≦ｔ２≦５５ｎｍ
１７０ｎｍ＜ｔ（ＳｉＯ２）≦２００ｎｍの場合
１Ｅ−６×ｔ１４−０．０００９×ｔ１３＋０．２４１４×ｔ１２−２８．７６４×ｔ１＋１３３２．２≦ｔ２≦１Ｅ−５×ｔ１４−０．０１０３×ｔ１３＋２．９７０１×ｔ１２−３８０．７８×ｔ１＋１８３９４
又は、
−２Ｅ−０５×ｔ１４＋０．０１７８×ｔ１３−４．９９２５×ｔ１２＋６２３．３３×ｔ１−２９１１８≦ｔ２≦５５ｎｍ
を満たす請求項１に記載のトランジスタの製造方法。 In the fourth step, light having a wavelength of 445 nm is irradiated,
The insulating film is a silicon oxide film,
If the thickness of the silicon oxide film is t1, and the thickness of the first amorphous silicon film formed in the third step is t2,
In the case of 60 nm ≦ t1 ≦ 110 nm 1E-6 × t1 4 −0.0004 × t1 3 + 0.0513 × t1 2 −2.7556 × t1 + 86.838 ≦ t2 ≦ 1E-6 × t1 4 −0.0004 × t1 3 + 0.0463 × t1 2 −2.7628 × t1 + 98.8
Or
−3E−7 × t1 4 + 9E−05 × t1 3 −0.0115 × t1 2 + 0.5866 × t1 + 39.124 ≦ t2 ≦ 55 nm
110 nm <t1 ≦ 124.1 nm −3E−7 × t1 4 + 9E−05 × t1 3 −0.0115 × t1 2 + 0.5866 × t1 + 39.124 ≦ t2 ≦ 55 nm
In the case of 124.1 nm <t1 ≦ 130 nm −3E−7 × t1 4 + 9E−05 × t1 3 −0.0115 × t1 2 + 0.5866 × t1 + 39.124 ≦ t2 ≦ 0.0018 × t1 4 −0.947 × t1 3 + 187.85 × t1 2 -16556 × t1 + 547115
Or
−0.0127 × t1 4 + 6.4973 × t1 3 −1247.9 × t1 2 + 106524 × t1-3E + 06 ≦ t2 ≦ 55 nm
In the case of 130 nm <t1 ≦ 140 nm −3E−7 × t1 4 + 9E−05 × t1 3 −0.0115 × t1 2 + 0.5866 × t1 + 39.124 ≦ t2 ≦ 0.0018 × t1 4 −0.947 × t1 3 + 187.85 × t1 2 -16556 × t1 + 547115
Or
−7E-06 × t1 4 + 0.0042 × t1 3 −0.9437 × t1 2 + 95.045 × t1−3529.6 ≦ t2 ≦ 55 nm
140 nm <t (SiO2) <160 nm −7E-06 × t1 4 + 0.0042 × t1 3 −0.9437 × t1 2 + 95.045 × t1−3529.6 ≦ t2 ≦ 55 nm
When 160 nm ≦ t (SiO 2) ≦ 170 nm 1E−6 × t1 4 −0.0009 × t1 3 + 0.2414 × t1 2 −28.764 × t1 + 1332.2 ≦ t2 ≦ 55 nm
When 170 nm <t (SiO2) ≦ 200 nm 1E-6 × t1 4 −0.0009 × t1 3 + 0.2414 × t1 2 −28.764 × t1 + 1332.2 ≦ t2 ≦ 1E-5 × t1 4 −0.0103 × t1 3 + 2.9701 × t1 2 −380.78 × t1 + 18394
Or
-2E-05 * t1 < 4 > + 0.0178 * t1 < 3 > -4.9925 * t1 < 2 > + 623.33 * t1-29118 <= t2 <= 55 nm
The method for manufacturing a transistor according to claim 1, wherein:
前記絶縁膜は、シリコン酸化膜、又はシリコン酸化膜及びシリコン窒化膜の積層膜であり、
前記シリコン酸化膜の厚さをｔ１とし、前記第３の工程で形成する第１の非晶質シリコン膜の厚さをｔ２とし、前記シリコン窒化膜の厚さをｔ３とすると、
３０ｎｍ≦ｔ１≦１２０ｎｍの場合
ｔ３＝−１．８ｔ１＋２１６
かつ
３０ｎｍ≦ｔ１≦３５．９ｎｍの場合
２５ｎｍ≦ｔ１≦５５ｎｍ
３５．９ｎｍ＜ｔ１≦７５ｎｍの場合
２Ｅ−７×ｔ１５−７Ｅ−５×ｔ１４＋０．００８８×ｔ１３−０．５１９３×ｔ１２＋１５．２５５×ｔ１−１５２．１≦ｔ２≦５５ｎｍ
７５ｎｍ＜ｔ１≦１０９．５ｎｍの場合
−９Ｅ−６×ｔ１４＋０．００３１×ｔ１３−０．３９３８×ｔ１２＋２２．４１７×ｔ１−４５０．２６≦ｔ２≦５５ｎｍ
１０９．５ｎｍ＜ｔ１≦１２０ｎｍの場合
２５ｎｍ≦ｔ２≦５５ｎｍ
を満たす請求項１に記載のトランジスタの製造方法。 In the fourth step, light having a wavelength of 405 nm is irradiated,
The insulating film is a silicon oxide film or a laminated film of a silicon oxide film and a silicon nitride film,
When the thickness of the silicon oxide film is t1, the thickness of the first amorphous silicon film formed in the third step is t2, and the thickness of the silicon nitride film is t3,
In the case of 30 nm ≦ t1 ≦ 120 nm t3 = −1.8 t1 + 216
And in the case of 30 nm ≦ t1 ≦ 35.9 nm, 25 nm ≦ t1 ≦ 55 nm
In the case of 35.9 nm <t1 ≦ 75 nm 2E-7 × t1 5 −7E-5 × t1 4 + 0.0088 × t1 3 −0.5193 × t1 2 + 15.255 × t1-152.1 ≦ t2 ≦ 55 nm
75 nm <t1 ≦ 109.5 nm −9E-6 × t1 4 + 0.0031 × t1 3 −0.3938 × t1 2 + 22.417 × t1−450.26 ≦ t2 ≦ 55 nm
In the case of 109.5 nm <t1 ≦ 120 nm, 25 nm ≦ t2 ≦ 55 nm
The method for manufacturing a transistor according to claim 1, wherein:
前記絶縁膜は、シリコン酸化膜、又はシリコン酸化膜及びシリコン窒化膜の積層膜であり、
前記シリコン酸化膜の厚さをｔ１とし、前記第３の工程で形成する第１の非晶質シリコン膜の厚さをｔ２とし、前記シリコン窒化膜の厚さをｔ３とすると、
３０ｎｍ≦ｔ１≦１２０ｎｍの場合
ｔ３＝−１．８ｔ１＋２１６
かつ
３０ｎｍ≦ｔ１≦６８．９ｎｍの場合
−１Ｅ−７×ｔ１４＋５Ｅ−０５×ｔ１３−０．００６５×ｔ１２＋０．３６２７×ｔ１＋２３．２５４≦ｔ２≦−１Ｅ−５×ｔ１４＋０．００２９×ｔ１３−０．２２６６×ｔ１２＋７．４９２８×ｔ１−５８．２９７
又は、
−２Ｅ−０５×ｔ１４＋０．００３×ｔ１３−０．２２５９×ｔ１２＋７．８１１６×ｔ１−５９．４６４≦ｔ２≦５５ｎｍ
６８．９ｎｍ＜ｔ１≦８５ｎｍの場合
−１Ｅ−７×ｔ１４＋５Ｅ−０５×ｔ１３−０．００６５×ｔ１２＋０．３６２７×ｔ１＋２３．２５４≦ｔ２≦５５ｎｍ
８５ｎｍ＜ｔ１≦８７．５ｎｍの場合
−１Ｅ−７×ｔ１４＋５Ｅ−０５×ｔ１３−０．００６５×ｔ１２＋０．３６２７×ｔ１＋２３．２５４≦ｔ２≦−１．１８５６×ｔ１＋１３６．２３
又は、
−６Ｅ−０６×ｔ１４＋０．００２１×ｔ１３−０．３０１６×ｔ１２＋２１．２７４×ｔ１−５７２．７５≦ｔ２≦５５ｎｍ
８７．５ｎｍ＜ｔ１≦１０１．６ｎｍの場合
−６Ｅ−０６×ｔ１４＋０．００２１×ｔ１３−０．３０１６×ｔ１２＋２１．２７４×ｔ１−５７２．７５≦ｔ２≦５５ｎｍ
１０１．６ｎｍ＜ｔ１≦１２０ｎｍの場合
−０．０００５×ｔ１４＋０．２２７９×ｔ１３−３７．１６×ｔ１２＋２６８５．５×ｔ１−７２５３７≦ｔ２≦０．０００７×ｔ１４−０．３２１４×ｔ１３＋５３．０１８×ｔ１２−３８８３．９×ｔ１＋１０６６１３
又は、
−６Ｅ−０６×ｔ１４＋０．００２１×ｔ１３−０．３０１６×ｔ１２＋２１．２７４×ｔ１−５７２．７５≦ｔ２≦５５ｎｍ
を満たす請求項１に記載のトランジスタの製造方法。 In the fourth step, light having a wavelength of 445 nm is irradiated,
The insulating film is a silicon oxide film or a laminated film of a silicon oxide film and a silicon nitride film,
When the thickness of the silicon oxide film is t1, the thickness of the first amorphous silicon film formed in the third step is t2, and the thickness of the silicon nitride film is t3,
In the case of 30 nm ≦ t1 ≦ 120 nm t3 = −1.8 t1 + 216
And in the case of 30 nm ≦ t1 ≦ 68.9 nm −1E−7 × t1 4 + 5E−05 × t1 3 −0.0065 × t1 2 + 0.3627 × t1 + 23.254 ≦ t2 ≦ −1E−5 × t1 4 +0.0029 × t1 3 −0.2266 × t1 2 + 7.4928 × t1−58.297
Or
−2E−05 × t1 4 + 0.003 × t1 3 −0.2259 × t1 2 + 7.8116 × t1−59.464 ≦ t2 ≦ 55 nm
In the case of 68.9 nm <t1 ≦ 85 nm −1E−7 × t1 4 + 5E−05 × t1 3 −0.0065 × t1 2 + 0.3627 × t1 + 23.254 ≦ t2 ≦ 55 nm
When 85 nm <t1 ≦ 87.5 nm: −1E−7 × t1 4 + 5E−05 × t1 3 −0.0065 × t1 2 + 0.3627 × t1 + 23.254 ≦ t2 ≦ −1.856 × t1 + 136.23
Or
−6E-06 × t1 4 + 0.0021 × t1 3 −0.3016 × t1 2 + 21274 × t1−572.75 ≦ t2 ≦ 55 nm
In the case of 87.5 nm <t1 ≦ 101.6 nm −6E-06 × t1 4 + 0.0021 × t1 3 −0.3016 × t1 2 + 21274 × t1−572.75 ≦ t2 ≦ 55 nm
When 101.6 nm <t1 ≦ 120 nm −0.0005 × t1 4 + 0.2279 × t1 3 −37.16 × t1 2 + 2685.5 × t1−72537 ≦ t2 ≦ 0.0007 × t1 4 −0.3214 × t1 3 + 53.018 × t1 2 −3883.9 × t1 + 106613
Or
−6E-06 × t1 4 + 0.0021 × t1 3 −0.3016 × t1 2 + 21274 × t1−572.75 ≦ t2 ≦ 55 nm
The method for manufacturing a transistor according to claim 1, wherein:
前記トランジスタは、前記液晶パネルまたは有機ＥＬパネルを駆動させる、
表示装置。 A display device comprising a liquid crystal panel or an organic EL panel, comprising a transistor formed by the method according to claim 1,
The transistor drives the liquid crystal panel or the organic EL panel.
Display device.
前記金属膜上に、絶縁膜を形成する第２の工程と、
前記絶縁膜上に、２０ｎｍ以上５５ｎｍ以下の範囲の膜厚を有する非晶質シリコン膜を形成する第３の工程と、
前記非晶質シリコン膜に、紫から青色領域の波長を有する光を照射することにより、前記非晶質シリコン膜を結晶シリコン膜に変化させる第４の工程とを含む
結晶シリコン膜の製造方法。 A first step of preparing a metal film formed on an insulating substrate;
A second step of forming an insulating film on the metal film;
A third step of forming an amorphous silicon film having a thickness in the range of 20 nm to 55 nm on the insulating film;
A fourth step of changing the amorphous silicon film to a crystalline silicon film by irradiating the amorphous silicon film with light having a wavelength in a purple to blue region.
前記絶縁膜は、シリコン酸化膜であり、
前記絶縁膜の厚さをｔ１とし、前記第３の工程で形成する非晶質シリコン膜の厚さをｔ２とすると、
６０ｎｍ≦ｔ１≦１１３ｎｍの場合
−４Ｅ−７×ｔ１４＋０．０００１×ｔ１３−０．０１２８×ｔ１２＋０．５８９２×ｔ１＋１７．０９≦ｔ２≦５５ｎｍ
１１３ｎｍ＜ｔ１≦１４０ｎｍの場合
２５ｎｍ≦ｔ２≦５５ｎｍ
１４０ｎｍ＜ｔ１≦２００ｎｍの場合
−１Ｅ−６×ｔ１４＋０．０００９×ｔ１３−０．０２３０８×ｔ１２＋２７．７２５×ｔ１−１２１７．７≦ｔ２≦５５ｎｍ
を満たす請求項７に記載の結晶シリコン膜の製造方法。 In the fourth step, light having a wavelength of 405 nm is irradiated,
The insulating film is a silicon oxide film,
When the thickness of the insulating film is t1, and the thickness of the amorphous silicon film formed in the third step is t2,
In the case of 60 nm ≦ t1 ≦ 113 nm−4E−7 × t1 4 + 0.0001 × t1 3 −0.0128 × t1 2 + 0.5892 × t1 + 17.09 ≦ t2 ≦ 55 nm
In the case of 113 nm <t1 ≦ 140 nm, 25 nm ≦ t2 ≦ 55 nm
In the case of 140 nm <t1 ≦ 200 nm−1E−6 × t1 4 + 0.0009 × t1 3 −0.02308 × t1 2 + 27.725 × t1-1217.7 ≦ t2 ≦ 55 nm
The method for producing a crystalline silicon film according to claim 7, wherein:
前記絶縁膜は、シリコン酸化膜であり、
前記シリコン酸化膜の厚さをｔ１とし、前記第３の工程で形成する非晶質シリコン膜の厚さをｔ２とすると、
６０ｎｍ≦ｔ１≦１１０ｎｍの場合
１Ｅ−６×ｔ１４−０．０００４×ｔ１３＋０．０５１３×ｔ１２−２．７５５６×ｔ１＋８６．８３８≦ｔ２≦１Ｅ−６×ｔ１４−０．０００４×ｔ１３＋０．０４６３×ｔ１２−２．７６２８×ｔ１＋９８．８
又は、
−３Ｅ−７×ｔ１４＋９Ｅ−０５×ｔ１３−０．０１１５×ｔ１２＋０．５８６６×ｔ１＋３９．１２４≦ｔ２≦５５ｎｍ
１１０ｎｍ＜ｔ１≦１２４．１ｎｍの場合
−３Ｅ−７×ｔ１４＋９Ｅ−０５×ｔ１３−０．０１１５×ｔ１２＋０．５８６６×ｔ１＋３９．１２４≦ｔ２≦５５ｎｍ
１２４．１ｎｍ＜ｔ１≦１３０ｎｍの場合
−３Ｅ−７×ｔ１４＋９Ｅ−０５×ｔ１３−０．０１１５×ｔ１２＋０．５８６６×ｔ１＋３９．１２４≦ｔ２≦０．００１８×ｔ１４−０．９４７×ｔ１３＋１８７．８５×ｔ１２−１６５５６×ｔ１＋５４７１１５
又は、
−０．０１２７×ｔ１４＋６．４９７３×ｔ１３−１２４７．９×ｔ１２＋１０６５２４×ｔ１−３Ｅ＋０６≦ｔ２≦５５ｎｍ
１３０ｎｍ＜ｔ１≦１４０ｎｍの場合
−３Ｅ−７×ｔ１４＋９Ｅ−０５×ｔ１３−０．０１１５×ｔ１２＋０．５８６６×ｔ１＋３９．１２４≦ｔ２≦０．００１８×ｔ１４−０．９４７×ｔ１３＋１８７．８５×ｔ１２−１６５５６×ｔ１＋５４７１１５
又は、
−７Ｅ−０６×ｔ１４＋０．００４２×ｔ１３−０．９４３７×ｔ１２＋９５．０４５×ｔ１−３５２９．６≦ｔ２≦５５ｎｍ
１４０ｎｍ＜ｔ（ＳｉＯ２）＜１６０ｎｍの場合
−７Ｅ−０６×ｔ１４＋０．００４２×ｔ１３−０．９４３７×ｔ１２＋９５．０４５×ｔ１−３５２９．６≦ｔ２≦５５ｎｍ
１６０ｎｍ≦ｔ（ＳｉＯ２）≦１７０ｎｍの場合
１Ｅ−６×ｔ１４−０．０００９×ｔ１３＋０．２４１４×ｔ１２−２８．７６４×ｔ１＋１３３２．２≦ｔ２≦５５ｎｍ
１７０ｎｍ＜ｔ（ＳｉＯ２）≦２００ｎｍの場合
１Ｅ−６×ｔ１４−０．０００９×ｔ１３＋０．２４１４×ｔ１２−２８．７６４×ｔ１＋１３３２．２≦ｔ２≦１Ｅ−５×ｔ１４−０．０１０３×ｔ１３＋２．９７０１×ｔ１２−３８０．７８×ｔ１＋１８３９４
又は、
−２Ｅ−０５×ｔ１４＋０．０１７８×ｔ１３−４．９９２５×ｔ１２＋６２３．３３×ｔ１−２９１１８≦ｔ２≦５５ｎｍ
を満たす請求項７に記載の結晶シリコン膜の製造方法。 In the fourth step, light having a wavelength of 445 nm is irradiated,
The insulating film is a silicon oxide film,
If the thickness of the silicon oxide film is t1, and the thickness of the amorphous silicon film formed in the third step is t2,
In the case of 60 nm ≦ t1 ≦ 110 nm 1E-6 × t1 4 −0.0004 × t1 3 + 0.0513 × t1 2 −2.7556 × t1 + 86.838 ≦ t2 ≦ 1E-6 × t1 4 −0.0004 × t1 3 + 0.0463 × t1 2 −2.7628 × t1 + 98.8
Or
−3E−7 × t1 4 + 9E−05 × t1 3 −0.0115 × t1 2 + 0.5866 × t1 + 39.124 ≦ t2 ≦ 55 nm
110 nm <t1 ≦ 124.1 nm −3E−7 × t1 4 + 9E−05 × t1 3 −0.0115 × t1 2 + 0.5866 × t1 + 39.124 ≦ t2 ≦ 55 nm
In the case of 124.1 nm <t1 ≦ 130 nm −3E−7 × t1 4 + 9E−05 × t1 3 −0.0115 × t1 2 + 0.5866 × t1 + 39.124 ≦ t2 ≦ 0.0018 × t1 4 −0.947 × t1 3 + 187.85 × t1 2 -16556 × t1 + 547115
Or
−0.0127 × t1 4 + 6.4973 × t1 3 −1247.9 × t1 2 + 106524 × t1-3E + 06 ≦ t2 ≦ 55 nm
In the case of 130 nm <t1 ≦ 140 nm −3E−7 × t1 4 + 9E−05 × t1 3 −0.0115 × t1 2 + 0.5866 × t1 + 39.124 ≦ t2 ≦ 0.0018 × t1 4 −0.947 × t1 3 + 187.85 × t1 2 -16556 × t1 + 547115
Or
−7E-06 × t1 4 + 0.0042 × t1 3 −0.9437 × t1 2 + 95.045 × t1−3529.6 ≦ t2 ≦ 55 nm
140 nm <t (SiO2) <160 nm −7E-06 × t1 4 + 0.0042 × t1 3 −0.9437 × t1 2 + 95.045 × t1−3529.6 ≦ t2 ≦ 55 nm
When 160 nm ≦ t (SiO 2) ≦ 170 nm 1E−6 × t1 4 −0.0009 × t1 3 + 0.2414 × t1 2 −28.764 × t1 + 1332.2 ≦ t2 ≦ 55 nm
When 170 nm <t (SiO2) ≦ 200 nm 1E-6 × t1 4 −0.0009 × t1 3 + 0.2414 × t1 2 −28.764 × t1 + 1332.2 ≦ t2 ≦ 1E-5 × t1 4 −0.0103 × t1 3 + 2.9701 × t1 2 −380.78 × t1 + 18394
Or
-2E-05 * t1 < 4 > + 0.0178 * t1 < 3 > -4.9925 * t1 < 2 > + 623.33 * t1-29118 <= t2 <= 55 nm
The method for producing a crystalline silicon film according to claim 7, wherein:
前記絶縁膜は、シリコン酸化膜、又はシリコン酸化膜及びシリコン窒化膜の積層膜であり、
前記シリコン酸化膜の厚さをｔ１とし、前記第３の工程で形成する非晶質シリコン膜の厚さをｔ２とし、前記シリコン窒化膜の厚さをｔ３とすると、
３０ｎｍ≦ｔ１≦１２０ｎｍの場合
ｔ３＝−１．８ｔ１＋２１６
かつ
３０ｎｍ≦ｔ１≦３５．９ｎｍの場合
２５ｎｍ≦ｔ１≦５５ｎｍ
３５．９ｎｍ＜ｔ１≦７５ｎｍの場合
２Ｅ−７×ｔ１５−７Ｅ−５×ｔ１４＋０．００８８×ｔ１３−０．５１９３×ｔ１２＋１５．２５５×ｔ１−１５２．１≦ｔ２≦５５ｎｍ
７５ｎｍ＜ｔ１≦１０９．５ｎｍの場合
−９Ｅ−６×ｔ１４＋０．００３１×ｔ１３−０．３９３８×ｔ１２＋２２．４１７×ｔ１−４５０．２６≦ｔ２≦５５ｎｍ
１０９．５ｎｍ＜ｔ１≦１２０ｎｍの場合
２５ｎｍ≦ｔ２≦５５ｎｍ
を満たす請求項７に記載の結晶シリコン膜の製造方法。 In the fourth step, light having a wavelength of 405 nm is irradiated,
The insulating film is a silicon oxide film or a laminated film of a silicon oxide film and a silicon nitride film,
When the thickness of the silicon oxide film is t1, the thickness of the amorphous silicon film formed in the third step is t2, and the thickness of the silicon nitride film is t3,
In the case of 30 nm ≦ t1 ≦ 120 nm t3 = −1.8 t1 + 216
And in the case of 30 nm ≦ t1 ≦ 35.9 nm, 25 nm ≦ t1 ≦ 55 nm
In the case of 35.9 nm <t1 ≦ 75 nm 2E-7 × t1 5 −7E-5 × t1 4 + 0.0088 × t1 3 −0.5193 × t1 2 + 15.255 × t1-152.1 ≦ t2 ≦ 55 nm
75 nm <t1 ≦ 109.5 nm −9E-6 × t1 4 + 0.0031 × t1 3 −0.3938 × t1 2 + 22.417 × t1−450.26 ≦ t2 ≦ 55 nm
In the case of 109.5 nm <t1 ≦ 120 nm, 25 nm ≦ t2 ≦ 55 nm
The method for producing a crystalline silicon film according to claim 7, wherein:
前記絶縁膜は、シリコン酸化膜、又はシリコン酸化膜及びシリコン窒化膜の積層膜であり、
前記シリコン酸化膜の厚さをｔ１とし、前記第３の工程で形成する非晶質シリコン膜の厚さをｔ２とし、前記シリコン窒化膜の厚さをｔ３とすると、
３０ｎｍ≦ｔ１≦１２０ｎｍの場合
ｔ３＝−１．８ｔ１＋２１６
かつ
３０ｎｍ≦ｔ１≦６８．９ｎｍの場合
−１Ｅ−７×ｔ１４＋５Ｅ−０５×ｔ１３−０．００６５×ｔ１２＋０．３６２７×ｔ１＋２３．２５４≦ｔ２≦−１Ｅ−５×ｔ１４＋０．００２９×ｔ１３−０．２２６６×ｔ１２＋７．４９２８×ｔ１−５８．２９７
又は、
−２Ｅ−０５×ｔ１４＋０．００３×ｔ１３−０．２２５９×ｔ１２＋７．８１１６×ｔ１−５９．４６４≦ｔ２≦５５ｎｍ
６８．９ｎｍ＜ｔ１≦８５ｎｍの場合
−１Ｅ−７×ｔ１４＋５Ｅ−０５×ｔ１３−０．００６５×ｔ１２＋０．３６２７×ｔ１＋２３．２５４≦ｔ２≦５５ｎｍ
８５ｎｍ＜ｔ１≦８７．５ｎｍの場合
−１Ｅ−７×ｔ１４＋５Ｅ−０５×ｔ１３−０．００６５×ｔ１２＋０．３６２７×ｔ１＋２３．２５４≦ｔ２≦−１．１８５６×ｔ１＋１３６．２３
又は、
−６Ｅ−０６×ｔ１４＋０．００２１×ｔ１３−０．３０１６×ｔ１２＋２１．２７４×ｔ１−５７２．７５≦ｔ２≦５５ｎｍ
８７．５ｎｍ＜ｔ１≦１０１．６ｎｍの場合
−６Ｅ−０６×ｔ１４＋０．００２１×ｔ１３−０．３０１６×ｔ１２＋２１．２７４×ｔ１−５７２．７５≦ｔ２≦５５ｎｍ
１０１．６ｎｍ＜ｔ１≦１２０ｎｍの場合
−０．０００５×ｔ１４＋０．２２７９×ｔ１３−３７．１６×ｔ１２＋２６８５．５×ｔ１−７２５３７≦ｔ２≦０．０００７×ｔ１４−０．３２１４×ｔ１３＋５３．０１８×ｔ１２−３８８３．９×ｔ１＋１０６６１３
又は、
−６Ｅ−０６×ｔ１４＋０．００２１×ｔ１３−０．３０１６×ｔ１２＋２１．２７４×ｔ１−５７２．７５≦ｔ２≦５５ｎｍ
を満たす請求項７に記載の結晶シリコン膜の製造方法。 In the fourth step, light having a wavelength of 445 nm is irradiated,
The insulating film is a silicon oxide film or a laminated film of a silicon oxide film and a silicon nitride film,
When the thickness of the silicon oxide film is t1, the thickness of the amorphous silicon film formed in the third step is t2, and the thickness of the silicon nitride film is t3,
In the case of 30 nm ≦ t1 ≦ 120 nm t3 = −1.8 t1 + 216
And in the case of 30 nm ≦ t1 ≦ 68.9 nm −1E−7 × t1 4 + 5E−05 × t1 3 −0.0065 × t1 2 + 0.3627 × t1 + 23.254 ≦ t2 ≦ −1E−5 × t1 4 +0.0029 × t1 3 −0.2266 × t1 2 + 7.4928 × t1−58.297
Or
−2E−05 × t1 4 + 0.003 × t1 3 −0.2259 × t1 2 + 7.8116 × t1−59.464 ≦ t2 ≦ 55 nm
In the case of 68.9 nm <t1 ≦ 85 nm −1E−7 × t1 4 + 5E−05 × t1 3 −0.0065 × t1 2 + 0.3627 × t1 + 23.254 ≦ t2 ≦ 55 nm
When 85 nm <t1 ≦ 87.5 nm: −1E−7 × t1 4 + 5E−05 × t1 3 −0.0065 × t1 2 + 0.3627 × t1 + 23.254 ≦ t2 ≦ −1.856 × t1 + 136.23
Or
−6E-06 × t1 4 + 0.0021 × t1 3 −0.3016 × t1 2 + 21274 × t1−572.75 ≦ t2 ≦ 55 nm
In the case of 87.5 nm <t1 ≦ 101.6 nm −6E-06 × t1 4 + 0.0021 × t1 3 −0.3016 × t1 2 + 21274 × t1−572.75 ≦ t2 ≦ 55 nm
When 101.6 nm <t1 ≦ 120 nm −0.0005 × t1 4 + 0.2279 × t1 3 −37.16 × t1 2 + 2685.5 × t1−72537 ≦ t2 ≦ 0.0007 × t1 4 −0.3214 × t1 3 + 53.018 × t1 2 −3883.9 × t1 + 106613
Or
−6E-06 × t1 4 + 0.0021 × t1 3 −0.3016 × t1 2 + 21274 × t1−572.75 ≦ t2 ≦ 55 nm
The method for producing a crystalline silicon film according to claim 7, wherein:
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010245789A JP2014017278A (en) | 2010-11-02 | 2010-11-02 | Method of manufacturing semiconductor device, and thin-film transistor using the same |
| PCT/JP2011/006157 WO2012060104A1 (en) | 2010-11-02 | 2011-11-02 | Method for manufacturing transistor, transistor, and display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010245789A JP2014017278A (en) | 2010-11-02 | 2010-11-02 | Method of manufacturing semiconductor device, and thin-film transistor using the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2014017278A true JP2014017278A (en) | 2014-01-30 |
Family
ID=46024229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010245789A Pending JP2014017278A (en) | 2010-11-02 | 2010-11-02 | Method of manufacturing semiconductor device, and thin-film transistor using the same |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2014017278A (en) |
| WO (1) | WO2012060104A1 (en) |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0563196A (en) * | 1991-09-04 | 1993-03-12 | Hitachi Ltd | Thin film semiconductor device, manufacture thereof and liquid crystal display device |
| JPH05267662A (en) * | 1992-03-19 | 1993-10-15 | Hitachi Ltd | Complementary thin film semiconductor device and image processing equipment using the same |
| JP2003347207A (en) * | 2002-05-30 | 2003-12-05 | Mitsubishi Electric Corp | Semiconductor device |
| JP4660074B2 (en) * | 2003-05-26 | 2011-03-30 | 富士フイルム株式会社 | Laser annealing equipment |
| JP5236929B2 (en) * | 2007-10-31 | 2013-07-17 | 富士フイルム株式会社 | Laser annealing method |
| JP2009218524A (en) * | 2008-03-13 | 2009-09-24 | Hitachi Displays Ltd | Manufacturing method of flat display device, and flat display device |
| JP2010056433A (en) * | 2008-08-29 | 2010-03-11 | Hitachi Displays Ltd | Method of manufacturing flat panel display device |
| JP5515287B2 (en) * | 2008-12-22 | 2014-06-11 | セイコーエプソン株式会社 | DISPLAY DEVICE, ELECTRONIC DEVICE, AND DISPLAY DEVICE MANUFACTURING METHOD |
| JP5277020B2 (en) * | 2009-02-23 | 2013-08-28 | 三菱電機株式会社 | Display device |
-
2010
- 2010-11-02 JP JP2010245789A patent/JP2014017278A/en active Pending
-
2011
- 2011-11-02 WO PCT/JP2011/006157 patent/WO2012060104A1/en active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2012060104A1 (en) | 2012-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8865529B2 (en) | Thin-film transistor device manufacturing method, thin-film transistor device, and display device | |
| US9929274B2 (en) | Thin-film transistor, method for fabricating thin-film transistor, and display device | |
| US9111803B2 (en) | Thin-film device, thin-film device array, and method of manufacturing thin-film device | |
| US8912054B2 (en) | Thin-film semiconductor device and method of manufacturing the same | |
| JP2012114131A (en) | Thin film transistor, manufacturing method for the same, and display device | |
| US8785302B2 (en) | Crystal silicon film forming method, thin-film transistor and display device using the crystal silicon film | |
| JP2012178439A (en) | Semiconductor device and manufacturing method thereof | |
| US8679907B2 (en) | Thin-film transistor array manufacturing method, thin-film transistor array, and display device | |
| US8884296B2 (en) | Thin-film transistor device manufacturing method, thin-film transistor device, and display device | |
| TWI364613B (en) | Display | |
| US8778746B2 (en) | Thin-film transistor device manufacturing method, thin-film transistor, and display device | |
| JP2013161963A (en) | Thin film transistor, manufacturing method of thin film transistor and display device | |
| US8530900B2 (en) | Method for selectively forming crystalline silicon layer regions above gate electrodes | |
| JP2013232548A (en) | Thin film transistor device manufacturing method, thin film transistor device and display device | |
| JP2014017278A (en) | Method of manufacturing semiconductor device, and thin-film transistor using the same | |
| US8518763B2 (en) | Thin-film transistor device manufacturing method, thin-film transistor device, and display device | |
| WO2013018126A1 (en) | Thin film transistor and method for manufacturing same | |
| WO2013018123A1 (en) | Thin film transistor and method for manufacturing same | |
| Sugawara et al. | The uniform crystallization process towards the bottom-gated LTPS TFT back-plane technology for large-sized AM-OLED displays by CW green laser annealing | |
| JPWO2013030865A1 (en) | Thin film transistor array manufacturing method, thin film transistor array, and display device | |
| JPWO2013005250A1 (en) | THIN FILM TRANSISTOR, MANUFACTURING METHOD THEREOF, AND DISPLAY DEVICE | |
| JPWO2013069045A1 (en) | Thin film transistor device manufacturing method, thin film transistor device, and display device | |
| KR20130035116A (en) | Crystallization method and method of fabricating thin film transistor using thereof |