JP2014010563A

JP2014010563A - 定電圧電源装置

Info

Publication number: JP2014010563A
Application number: JP2012145925A
Authority: JP
Inventors: Yusuke Matsuo; 裕介松尾
Original assignee: New Japan Radio Co Ltd
Current assignee: New Japan Radio Co Ltd
Priority date: 2012-06-28
Filing date: 2012-06-28
Publication date: 2014-01-20
Anticipated expiration: 2032-06-28
Also published as: JP6042117B2

Abstract

【課題】従来に比して高精度の電圧補償を可能とし、安定した出力電圧を供給可能とする。
【解決手段】基準電圧と出力電圧に対応した帰還電圧との差を出力するよう構成されてなる第１の増幅器１と、その出力電圧を増幅、出力するドライバー段１０１と、ドライバー段１０１により駆動されるパワートランジスタ１１、及び、パワートランジスタ１１に直列接続された第１及び第２の帰還抵抗器２１，２２を有し、第１及び第２の帰還抵抗器２１，２２により分圧された出力電圧が帰還電圧として第１の増幅器１へ帰還されて、出力電圧の定電圧化を可能とすると共に、パワートランジスタ１１の出力電流を検出する電流検出回路１０２と、電流検出回路１０２の検出電流に応じて基準電圧を可変可能とする可変基準電圧回路１０３とを具備し、高精度の電圧補償を可能としたものである。
【選択図】図２

Description

本発明は、定電圧電源装置に係り、特に、出力電圧の安定性の向上等を図ったものに関する。

出力電圧と基準電圧との差を誤差増幅器により検出し、出力電圧が所望の電圧となるようにパワートランジスタをリニア制御し、所望の定電圧を出力可能に構成された定電圧電源装置は、負荷が要求する電源電圧を安定的に供給するために種々の電子機器等に使用されるものであることは良く知られている通りである。
ところが、かかる定電圧電源装置と言えども、負荷までの配線が比較的長くなると、配線が有する抵抗成分により電圧が低下してしまい所望の電圧を得られなくなる場合がある。

特に、負荷電流が大きくなった場合には、負荷端における電圧降下が大となり、場合によっては負荷が動作しないこともあり得る。例えば、定電圧電源装置の出力電圧を５Ｖ、配線の抵抗を５００ｍΩ、負荷電流を最大１０００ｍＡと仮定すると、負荷端の電圧は最大０．５Ｖ（１０％）も低下することになる。
このような問題に対する方策としては、例えば、電圧センシング用の配線を２本追加し、負荷端でフィードバック制御をかける構成とすることが考えられる。
しかし、この場合、負荷端までの配線が、本来の電源供給用と併せて４本となるため、コストや配置スペースの制約等から現実的ではない。

また、他の方策としては、定電圧電源装置の出力電圧を予め高い電圧に設定し、配線抵抗による電圧降下分を補償し、負荷端で所望の電圧となるような構成とすることが考えられるが、負荷電流が少ない場合には、負荷端の電圧が高くなりすぎ、最悪時には負荷に損傷を与えることもあり得る。
このような問題を解決する回路として、例えば、特許文献１等により提案された回路がある。
この特許文献１に開示された回路は、負荷電流が増加すると出力電圧が高くなるよう構成された昇圧回路を設けた定電圧電源装置である。

特開２０００−７５９４１号公報（第３−５頁、図１−図１０）

上述の従来回路は、負荷電流が増加したときに出力電圧を上昇させ、半導体内の微細なメタル配線による電圧降下を補償し、ＤＲＡＭセンスアンプの動作速度の低下を抑制する目的で構成されたものである。すなわち、速度低下の緩和が主目的であり、高精度の電圧補償を考慮したものではない。
すなわち、特許文献１の図１に示された回路構成においてＭＯＳトランジスタのβや差動対のテール電流値が変動すると、補償量が変わってしまう欠点がある。通常、電流出力の精度が高く、温度特性がフラットな電流源を半導体上で構成することは難しく、また、ＭＯＳトランジスタのβもウェハの製造工程で大きく変動するため、高い補償精度を実現するのは現実的には極めて困難なことである。

一方、近年、高精度の電圧補償が必要となるアプリケーションが増加している。
例えば、カーナビゲーションとスマートフォンを連携させるアプリケーションにおいては、両機器間で情報通信を行うだけでなく、カーナビゲーションからスマートフォンへ動作電力の供給をも行う構成となっている。
一般的に、スマートフォンの消費電流は１Ａ〜２Ａと大きく、許容電圧は５Ｖ±５％と厳しいため、１〜５ｍにも及ぶ車内ハーネスを介して電源供給を行うと、スマートフォン端では電源電圧が大きく低下してしまう。さらに、配線材や接点の抵抗値は製造公差があり、また、導体となる金属は、周囲温度により抵抗値が変化するため、それらの変化がある場合であっても、電圧変動をスマートフォンの許容電圧に収めるためには、定電圧電源装置において極めて精度の高い電圧補償が要求される。
しかしながら、これらの要求に対して、上述の従来回路では十分な精度の電源電圧の供給が補償できず、スマートフォンの動作を確実とすることができないという問題がある。

本発明は、上記実状に鑑みてなされたもので、長い配線を介した負荷への電力供給を行う場合にあっても高精度の電圧補償を可能として、安定した出力電圧を供給することのできる定電圧電源装置を提供するものである。

上記本発明の目的を達成するため、本発明に係る定電圧電源回路は、
基準電圧と、出力電圧に対応した帰還電圧との差を出力するよう構成されてなる第１の増幅器と、
前記第１の増幅器の出力電圧を増幅、出力する第１のドライバー段と、
当該第１のドライバー段により駆動されるパワートランジスタ及び当該パワートランジスタに直列接続された分圧抵抗器を有してなる出力段と、を具備し、
前記分圧抵抗器により分圧された出力電圧が前記帰還電圧として前記第１の増幅器へ帰還されて、出力電圧の定電圧化が可能に構成されてなる定電圧電源回路において、
前記パワートランジスタの出力電流を検出する電流検出回路と、
前記電流検出回路により検出された電流に応じて、前記基準電圧を可変可能に構成されてなる可変基準電圧回路とを具備してなるものである。

本発明によれば、検出された出力電流に応じて基準電圧を可変可能としたので、半導体内の電流源のばらつきなどに影響されることなく出力電流に応じて出力電圧が可変でき、負荷との間の配線抵抗等の影響を受けることなく安定した出力電圧の供給が可能となるという効果を奏するものである。

本発明の実施の形態における定電圧電源装置の基本回路構成例を示す構成図である。本発明の実施の形態における定電圧電源装置の第１の具体回路構成例を示す回路図である。図２に示された回路図における第２の増幅器の具体回路構成例を示す回路図である。本発明の実施の形態における定電圧電源装置の第２の具体回路構成例を示す回路図である。

以下、本発明の実施の形態について、図１乃至図４を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における定電圧電源装置の基本回路構成例について、図１を参照しつつ説明する。
本発明の実施の形態における定電圧電源装置は、第１の増幅器（図１においては「ＡＭＰ１」と表記）１と、ドライバ段１０１と、パワートランジスタ（図１においては「Ｑ１」と表記）１１と、第１及び第２の帰還抵抗器（図１においては、「Ｒ１」、「Ｒ２」と表記）２１，２２と、電流検出回路（図１においては「Ｉ−ＤＥＴ」と表記）１０２と、可変基準電圧回路１０３とを具備してなるものである。

第１の増幅器１の非反転入力端子には、可変基準電圧回路１０３の出力電圧が基準電圧Ｖrefとして印加されるようになっている一方、反転入力端子には、フィードバック電圧（帰還電圧）が後述するようにして印加されるようになっている。
第１の増幅器１の出力端子はドライバ段１０１を構成するＮＰＮ型の第５のトランジスタ（図１においては「Ｑ５」と表記）１５のベースに接続されている。
第５のトランジスタ１５は、そのエミッタがグランドに接続される一方、コレクタは、パワートランジスタ１１のベースに接続されており、第１の増幅器１の出力を増幅してパワートランジスタ１１へ入力するようになっている。

本発明の実施の形態において、パワートランジスタ１１は、ＰＮＰ型トランジスタが用いられており、エミッタには図示されない電源回路からの電源電圧ＶINが電源入力端子４１を介して印加されるようになっている。
一方、パワートランジスタ１１のコレクタとグランドとの間には、分圧抵抗器として機能する第１及び第２の帰還抵抗器２１，２２が直列接続されると共に、コレクタには、出力端子４２が出力されて、外部へ出力電圧ＶOUTが出力可能となっている。
第１及び第２の帰還抵抗器２１，２２の相互の接続点は、第１の増幅器１の非反転入力端子に接続されており、出力電圧ＶOUTに対応したフィードバック電圧が印加されて、フィードバック制御がなされるようになっている。

また、電流検出回路１０２は、パワートランジスタ１１の出力電流、すなわち、コレクタ電流を検出し、その検出電流を可変基準電圧回路１０３へ入力するよう構成されたものとなっている。
そして、可変基準電圧回路１０３は、電流検出回路１０２の出力電流の大きさに応じて、第１の増幅器１へ印加する基準電圧Ｖrefを可変可能に構成されたものとなっている。

図２には、図１に示された基本回路について、第１の具体回路構成例が示されており、以下、同図を参照しつつ、この具体回路構成例について説明する。
なお、図１に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この具体回路構成例においては、電流検出回路１０２、可変基準電圧回路１０３のより具体的な回路構成例が示されており、他の回路構成は、図１に示されたものと基本的に同一となっている。

まず、電流検出回路１０２は、電流検出用トランジスタ（図２においては「Ｑ２」と表記）１２と可変抵抗器（図２においては「Ｒ５」と表記）２５とを有して構成されたものとなっている。
ＰＮＰ型の電流検出用トランジスタ１２は、ベースがパワートランジスタ１１のベース及び第５のトランジスタ１５のコレクタと相互に接続される一方、エミッタが電源入力端子４１に接続されたものとなっている。

また、電流検出用トランジスタ１２のコレクタとグランドとの間には、可変抵抗器２５が直列接続されて設けられている。
そして、電流検出用トランジスタ１２のコレクタと可変抵抗器２５の相互の接続点は、後述する可変基準電圧回路１０３を構成する第２の増幅器（図２においては「ＡＭＰ２」と表記）２の非反転入力端子に接続されて、電流検出回路１０２により検出されたパワートランジスタ１の出力電流に対応する検出電流が入力されるようになっている。

可変基準電圧回路１０３は、第１及び第２の電圧シフタ１０４Ａ，１０４Ｂと、第２の増幅器２と、第１及び第２のカレントミラー（図２においては、それぞれ「ＣＵＲ−１」、「ＣＵＲ−２」と表記）１０５Ａ，１０５Ｂと、固定基準電圧源３１とを有して構成されたものとなっている。
第１の電圧シフタ１０４Ａは、ＰＮＰ型の第３のトランジスタ（図２においては「Ｑ３」と表記）１３と第３の抵抗器（図２においては「Ｒ３」と表記）２３とを有して構成されたものとなっており、第１の増幅器１の非反転入力端子へ印加する基準電圧をシフト可能に構成されたものとなっている（詳細は後述）。

まず、第３のトランジスタ（第１の電圧シフタ用トランジスタ）１３のベースは、固定基準電圧源３１の正極端子に接続され、この固定基準電圧源３１の負極側は、第３のトランジスタ１３のコレクタと共にグランドに接続されたものとなっている。
一方、第３のトランジスタ１３のエミッタは、第３の抵抗器（第１の電圧シフタ用抵抗器）２３を介して第１のカレントミラー１０５Ａの第１出力端子ｏｕｔ１に接続されると共に、第１の増幅器１の非反転入力端子に接続されている。
また、第３のトランジスタ１３のエミッタと第３の抵抗器２３の相互の接続点は、第２のカレントミラー１０５Ｂの第１出力端子ｏｕｔ１に接続されたものとなっている。

第１及び第２のカレントミラー１０５Ａ，１０５Ｂは、公知・周知の構成を有してなるもので、双方共に基本的に同一の構成を有してなるものである。
第１及び第２のカレントミラー１０５Ａ，１０５Ｂは、いずれも第１の入力端子Ｉｎ１を有する一方、第１及び第２の出力端子ｏｕｔ１，ｏｕｔ２を、それぞれ有しており、第１の入力端子Ｉｎ１に流れる電流に対応して、予め設定された出力電流比に応じた電流が第１及び第２の出力端子ｏｕｔ１，ｏｕｔ２に流れるよう構成されたものとなっている。

一方、第２の電圧シフタ１０４Ｂは、ＰＮＰ型の第４のトランジスタ（図２においては「Ｑ４」と表記）１４と第４の抵抗器（図２においては「Ｒ４」と表記）２４とを有して構成されたものとなっており、第１の増幅器１の反転入力端子への印加電圧をシフト可能に構成されたものとなっている（詳細は後述）。
具体的な構成としては、まず、第４のトランジスタ（第２の電圧シフタ用トランジスタ）１４のベースは、第１及び第２の帰還抵抗器２１，２２の相互の接続点に接続されたものとなっている。

また、第４のトランジスタ１４のコレクタはグランドに接続される一方、エミッタは、第４の抵抗器（第２の電圧シフタ用抵抗器）２４を介して第１の増幅器１の反転入力端子に接続されると共に、第２のカレントミラー１０５Ｂの第２出力端子ｏｕｔ２に接続されたものとなっている。
一方、第４のトランジスタ１４のエミッタと第４の抵抗器２４の相互の接続点は、第１のカレントミラー１０５Ａの第２の出力端子ｏｕｔ２に接続されている。

次に、第２の増幅器２は、その反転入力端子と出力端子とが相互に接続されてボルテージフォロアとして機能するように構成されており、出力端子とグランドとの間には、第６の抵抗器（図２においては「Ｒ６」と表記）２６が直列接続されて設けられている。
この第２の増幅器２は、第１及び第２のサブ出力端子ｏｕｔＡ，ｏｕｔＢを有しており、第１のサブ出力端子ｏｕｔＡ（第１のシフタ供給電流端子）は、第１のカレントミラー１０４Ａの第１の入力端子Ｉｎ１に、第２のサブ出力端子ｏｕｔＢ（第２のシフタ供給電流端子）は、第２のカレントミラー１０４Ｂの第１の入力端子Ｉｎ１に、それぞれ接続されたものとなっている。
第２の増幅器２は、その出力段を構成するトランジスタ（図示せず）が、いわゆるオープンコレクタの状態に設けられており、そのコレクタが第１及び第２のサブ出力端子ｏｕｔＡ，ｏｕｔＢに接続されたものとなっている（詳細は後述）。

図３には、かかる第２の増幅器２の具体回路構成例が示されており、以下、同図を参照しつつ、その構成について説明する。
この回路構成例において、第２の増幅器２は、ＮＰＮ型の第６乃至第１０のトランジスタ（図３においては、それぞれ「Ｑ６」、「Ｑ７」、「Ｑ８」、「Ｑ９」、「Ｑ１０」と表記）１６〜２０と、電流源３２と、駆動段３３とを主たる構成要素として構成されたものとなっている。
すなわち、まず、第６のトランジスタ１６と第９のトランジスタ１９により第１のＳＥＰＰ増幅段が構成される一方、第７及び第１０のトランジスタ１７，２０により第２のＳＥＰＰ増幅段が構成され、第１のＳＥＰＰ増幅段が最終出力段となるように縦属接続された構成となっている。

第６のトランジスタ１６のコレクタと第９のトランジスタ１９のエミッタは相互に接続されて第２の増幅器２の出力端子ＯＵＴとされている。
また、第６のトランジスタ１６のエミッタはグランドに接続される一方、第９のトランジスタ１９のコレクタは、オープンコレクタの状態とされて第１のサブ出力端子ｏｕｔＡとなっている。

第７のトランジスタ１７のコレクタと第１０のトランジスタ２０のエミッタは相互に接続されたものとなっている。
また、第７のトランジスタ１７のエミッタはグランドに接続される一方、第１０のトランジスタ２０のコレクタは、オープンコレクタの状態とされて第２のサブ出力端子ｏｕｔＢとなっている。

そして、第９及び第１０のトランジスタ１９，２０のベースは相互に接続されると共に、駆動段３３の出力段に接続されて、第９及び第１０のトランジスタ１９，２０は、駆動段３３により駆動されるようになっている。
一方、第６及び第７のトランジスタ１６，１７のベースは相互に接続されると共に、第８のトランジスタ１８のベースに接続されている。
第８のトランジスタ１８は、ベースとコレクタが相互に接続されてダイオード接続状態とされており、コレクタは定電流源３２に接続される一方、エミッタはグランドに接続されたものとなっている。

かかる構成においては、第１のサブ出力端子ｏｕｔＡには、パワートランジスタ１の出力電流に比例した電流と、第２の増幅器２の出力段のバイアス電流、すなわち、ＩC(Q6)との和の電流が流れることとなる。
一方、第２のサブ出力端子ｏｕｔＢには、第２の増幅器２の出力段のバイアス電流、すなわち、ＩC(Q6)に対応する電流が流れることとなる。

換言すれば、第６の抵抗器２６に流れる電流ＩR6が、第２の増幅器２の第１及び第２のサブ出力端子ｏｕｔＡ，ｏｕｔＢを介して第１及び第２の電圧シフタ１０４Ａ，１０４Ｂに流し込まれ、出力電流に比例した電圧シフトを可能としている。
上述のような構成において、第１及び第２の電圧シフタ１０４Ａ，１０４Ｂは、第２の増幅器２の出力段におけるバイアス電流であるＩC(Q6)の影響を排除するようにシフト量が制御され、特に、本発明の実施の形態においては、素子の相対精度を用いて電圧シフトが行われるよう構成されているため、高精度に出力電圧が補償されるようになっている。

以下、具体的な回路動作について説明する。
まず、この定電圧電源装置の出力電流が増加すると、電検出用トランジスタ１２のコレクタ電流ＩC(Q2)もリニアに増加する。このコレクタ電流ＩC(Q2)は、可変抵抗器２５により電圧変換されて、ボルテージフォロア接続された第２の増幅器２でインピーダンス変換されて、第６の抵抗器２６において、再び電流に変換される。この第６の抵抗器２６に流れる電流は、パワートランジスタ１１の出力電流に対応した電流（対応出力電流）である。
かかるインピーダンス変換を行うのは、可変抵抗器２５を外付け素子とし、ユーザーが電圧補償の大きさを任意に調節できるようにするためである。

図２に示された回路構成において、第１の増幅器１の非反転入力端子の電圧Ｖ_＋(AMP1)は、下記する式１により表すことができる。

Ｖ_＋(AMP1)＝Ｖref＋ｄＶ(R3)＋ＶBE(Q3)・・・式１

ここで、Ｖrefは固定基準電圧源３１の出力電圧、ｄＶ(R3)は第３の抵抗器２３における電圧降下、ＶBE(Q3)は第３のトランジスタ１３のベース・エミッタ間電圧である。
そして、ｄＶ(R3)は、下記する式２により、ＶBE(Q3)は、下記する式３により、それぞれ表される。

ｄＶ(R3)＝ＩoutA×Ｒ３＝（ＩR6＋ＩC(Q6)）×Ｒ３・・・式２

ＶBE(Q3)＝ＶＴ×ln｛（ＩoutA＋ＩoutB）／ＩS(Q3)｝＝ＶＴ×ln｛（ＩR6＋ＩC(Q6)＋ＩC(Q10)）／ＩS(Q3)｝・・・式３

ここで、ＩoutAは第３の抵抗器２３に流れる電流、ＩR6は第６の抵抗器２６に流れる電流、ＩC(Q6)は第６のトランジスタ１６のコレクタ電流、ＩC(Q10)は第１０のトランジスタ２０のコレクタ電流、Ｒ３は第３の抵抗器２３の抵抗値である。
また、ＶＴは熱電圧、ＩoutBは第４の抵抗器２４を流れる電流、ＩS(Q3)は第３のトランジスタ１３の逆方向飽和電流である。
なお、第１のカレントミラー１０５Ａ及び第２のカレントミラー１０５Ｂの各々の入力端子Ｉｎ１、第１の出力端子ｏｕｔ１、第２の出力端子ｏｕｔ２に流れる電流を、便宜的に、それぞれＩ(Ｉｎ１)、Ｉ(ｏｕｔ１)、Ｉ(ｏｕｔ２)とすると、いずれのカレントミラー１０５Ａ，１０５Ｂにおいても、Ｉ(Ｉｎ１)：Ｉ(ｏｕｔ１)：Ｉ(ｏｕｔ２)＝１：１：１と設定されているものとする。

これら式２、式３を先の式１に代入すると、下記する式４を得ることができる。

Ｖ_＋(AMP1)＝Ｖref＋（ＩR6＋ＩC(Q6)）×Ｒ３＋ＶＴ×ln｛（ＩR6＋ＩC(Q6)＋ＩC(Q10)）／ＩS(Q4)｝・・・式４

ここで、ＩS(Q4)は、第４のトランジスタ１４の逆方向飽和電流である。
一方、第１の増幅器１の反転入力端子における電圧Ｖ₋(AMP1)は、下記する式５により表すことができる。

Ｖ₋(AMP1)＝ＦＢ＋ｄＶ(R4)＋ＶBE(Q4)・・・式５

ここで、ＦＢはフィードバック電圧で、具体的には第４のトランジスタ１４のベース電圧ＶB(Q4)である。また、ｄＶ(R4)は第４の抵抗器２４の電圧降下、ＶBE(Q4)は第４のトランジスタ１４のベース・エミッタ間電圧である。
そして、ｄＶ(R4)は下記する式６により表される。

ｄＶ(R4)＝ＩoutB×Ｒ４＝ＩC(Q10)）×Ｒ４・・・式６

ここで、Ｒ４は第４の抵抗器２４の抵抗値とする。
また、ＶBE(Q4)は下記する式７により表される。

ＶBE(Q4)＝ＶＴ×ln｛（ＩoutA＋ＩoutB）／ＩS(Q4)｝＝ＶＴ×ln｛（ＩR6＋ＩC(Q6)＋ＩC(Q10)）／ＩS(Q4)｝・・・式７

これらの式を先の式５に代入すると下記する式８を得る。

Ｖ₋(AMP1)＝ＦＢ＋ＩC(Q10)）×Ｒ４＋ＶＴ×ln｛（ＩR6＋ＩC(Q6)＋ＩC(Q10)）／ＩS(Q3)｝・・・式８

ここで、第１の増幅器１の非反転入力端子と反転入力端子は、いわゆるバーチャルショートのため、Ｖ_＋(AMP1)＝Ｖ₋(AMP1)の関係にある。
かかる関係式に、先の式４及び式８を代入してまとめると下記する式９となる。

ＦＢ＝Ｖref＋（ＩR6＋ＩC(Q6)）×Ｒ３−ＩC(Q10)×Ｒ４＋ＶＴ×ln｛（ＩR6＋ＩC(Q6)＋ＩC(Q10)）／ＩS(Q4)｝−ＶＴ×ln｛（ＩR6＋ＩC(Q6)＋ＩC(Q10)）／ＩS(Q3)｝・・・式９

ここで、第１０のトランジスタ２０のコレクタ電流ＩC(Q10)は、このトランジスタのｈＦＥが十分高ければ、第７のトランジスタ１７のコレクタ電流ＩC(Q7)と同等である。
また、第９のトランジスタ１９のベースと第１０のトランジスタ２０のベースは、共通のノード、すなわち、駆動段３３の出力段に接続されているため、ＶCE(Q6)≒ＶCE(Q7)であり、トランジスタのアーリー電圧の影響はほとんど無く、ＩC(Q7)とＩC(Q6)は同等である。

そして、第４のトランジスタ１４及び第３のトランジスタ１３と同形状のＰＮＰ型トランジスタを用い、飽和電流ＩSを同等にし、さらに、第３及び第４の抵抗器２３，２４を同種、同抵抗で構成すると、下記する式１０の如くとなる。

ＦＢ＝Ｖref＋（ＩR6＋ＩC(Q6)）×Ｒ３−ＩC(Q6)×Ｒ３＋ＶＴ×ln｛（ＩR6＋ＩC(Q6)＋ＩC(Q10)）／ＩS(PNP)｝−ＶＴ×ln｛（ＩR6＋ＩC(Q6)＋ＩC(Q10)）／ＩS(PNP)｝＝Ｖref＋（ＩR6×Ｒ３）・・・式１０

なお、ＩS(PNP)は、第４のトランジスタ１４及び第３のトランジスタ１３に同形状のＰＮＰ型トランジスタの飽和電流である。
したがって、出力電圧ＶOUTは、下記する式１１により表される。

ＶOUT＝ＦＢ×（Ｒ１＋Ｒ２）／Ｒ２＝｛Ｖref＋（ＩR6×Ｒ３）｝×｛Ｒ２／（Ｒ１＋Ｒ２）｝＝［Ｖref＋｛ＩC(Q1)×ｎ×（Ｒ３／Ｒ６）×Ｒ５｝］×｛（Ｒ１＋Ｒ２）／Ｒ２｝・・・式１１

ここで、ｎは、第１及び第２のカレントミラー１０４Ａ，１０４Ｂの入力電流に対する出力電流の比である。
このように、第３の抵抗器２３と第４の抵抗器２４、及び、第３の抵抗器２３と第６の抵抗器２６、並びに、第３のトランジスタ１３と第４のトランジスタ１４の、それぞれの相対精度が高ければ、パワートランジスタ１１の電流ＩC(Q1)に比例してリニアに出力電圧ＶOUTが上昇せしめられるため、負荷までの配線抵抗による電圧降下が高精度に補償されるものとなっている。このため、本発明は、特に、素子の導体精度を高め易い半導体に適用するのが好適である。

次に、第２の具体回路構成例について、図４を参照しつつ説明する。
なお、図２及び図３に示された第１の具体回路構成例における構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この第２の具体回路構成例は、雰囲気温度の変化に応じて負荷までの配線抵抗による電圧降下の補償の強さを可変可能としたものである。
すなわち、第２の具体回路構成例においては、先の図２に示された具体回路構成例を基本とし、さらに、温度検出回路（図４においては「Ｔ−ＤＥＴ」と表記）１０６と乗算器１０７が設けられた構成となっている。

温度検出回路１０６は雰囲気温度を検出し、検出された温度に応じた所定の信号を出力するよう構成されてなるものである。
乗算器１０７は、温度検出回路１０６の出力信号と、第５の抵抗器２５からの電圧信号とが入力され、２つの信号の乗算結果に対応する電圧信号を、第２の増幅器２の非反転入力端子へ印加するよう設けられたものとなっている。
かかる構成により、負荷までの金属配線の抵抗値の温度変化をも補償することができ、幅広い温度範囲において配線抵抗による電圧降下が補償され、負荷端の電圧がより精度良く一定とされることとなる。

なお、本発明の実施の形態においては、バイポーラトランジスタを用いて回路構成したが、その一部、又は、全てをＭＯＳトランジスタに代えて構成しても良いことは勿論である。

負荷との接続における電圧降下の高精度な補償が所望される定電圧電源装置に適用できる

１０１…ドライバ段
１０２…電流検出回路
１０３…可変基準電圧回路
１０４Ａ…第１の電圧シフタ
１０４Ｂ…第２の電圧シフタ
１０５Ａ…第１のカレントミラー
１０５Ｂ…第２のカレントミラー
１０６…温度検出回路
１０７…乗算器

Claims

基準電圧と、出力電圧に対応した帰還電圧との差を出力するよう構成されてなる第１の増幅器と、
前記第１の増幅器の出力電圧を増幅、出力する第１のドライバー段と、
当該第１のドライバー段により駆動されるパワートランジスタ及び当該パワートランジスタに直列接続された分圧抵抗器を有してなる出力段と、を具備し、
前記分圧抵抗器により分圧された出力電圧が前記帰還電圧として前記第１の増幅器へ帰還されて、出力電圧の定電圧化が可能に構成されてなる定電圧電源回路において、
前記パワートランジスタの出力電流を検出する電流検出回路と、
前記電流検出回路により検出された電流に応じて、前記基準電圧を可変可能に構成されてなる可変基準電圧回路とを具備してなることを特徴とする定電圧電源回路。
前記可変基準電圧回路は、
固定基準電圧源と、第１及び第２の電圧シフタ回路と、第１及び第２のカレントミラーと、第２の増幅器とを具備してなり、
前記第１の電圧シフタ回路は、第１の電圧シフタ用抵抗器と第１の電圧シフタ用トランジスタが直列接続されて構成され、前記第１の電圧シフタ用抵抗器の一端が前記第１の増幅器の非反転入力端子に接続される一方、前記第１の電圧シフタ用トランジスタの一端がグランドに接続されてなり、
前記第２の電圧シフタ回路は、第２の電圧シフタ用抵抗器と第２の電圧シフタ用トランジスタが直列接続されて構成され、前記第２の電圧シフタ用抵抗器の一端が前記第１の増幅器の反転入力端子に接続される一方、前記第２の電圧シフタ用トランジスタの一端がグランドに接続されてなり、
前記第１の電圧シフタの入力段には前記固定基準電圧源の出力電圧が印加される一方、
前記第２の電圧シフタの入力段には前記帰還電圧が印加され、
前記第２の増幅器は、前記電流検出回路から出力された検出電流に応じた電圧を電流変換し、前記パワートランジスタの出力電流に応じた電流である対応出力電流を生成すると共に、前記対応出力電流と前記第２の増幅器の出力段のバイアス電流との和である第１のシフタ供給電流を外部へ供給可能とする第１のシフタ供給電流端子と、前記第２の増幅器の出力段のバイアス電流である第２のシフタ供給電流を外部へ供給可能とする第２のシフタ供給電流端子とを具備してなり、
前記第１のシフタ供給電流端子は、前記第１のカレントミラーの入力端子に接続される一方、前記第１のカレントミラーの２つの出力端子は、その一方が前記第１の電圧シフタと前記第１の増幅器との相互の接続点に、他方が前記第２の電圧シフタ用抵抗器と前記第２の電圧シフタ用トランジスタの相互の接続点に、それぞれ接続され、
前記第２のシフタ供給電流端子は、前記第２のカレントミラーの入力端子に接続される一方、前記第２のカレントミラーの２つの出力端子は、その一方が前記第２の電圧シフタと前記第１の増幅器との相互の接続点に、他方が前記第１の電圧シフタ用抵抗器と前記第１の電圧シフタ用トランジスタの相互の接続点に、それぞれ接続され、前記第２の増幅器のバイアス電流の影響を受けることなく前記第１及び第２の電圧シフタのそれぞれの電圧シフト量を制御可能に構成されてなることを特徴とする請求項１記載の定電圧電源回路。
温度検出回路と乗算器を備え、
前記温度検出回路の出力を前記乗算器の第１の入力端子に印加する一方、前記帰還電圧を前記乗算器の第２の入力端子に印加し、前記乗算器の出力が前記第２の増幅器へ入力されるよう億世されてなることを特徴とする請求項２記載の定電圧電源回路。
バイポーラトランジスタの一部、又は、全てに代えてＭＯＳトランジスタを用いてなることを特徴とする請求項２、又は、請求項３記載の定電圧電源回路。