JP2014003241A - 基板電位検出回路、半導体集積回路及び基板電位検出回路の較正方法 - Google Patents
基板電位検出回路、半導体集積回路及び基板電位検出回路の較正方法 Download PDFInfo
- Publication number
- JP2014003241A JP2014003241A JP2012139134A JP2012139134A JP2014003241A JP 2014003241 A JP2014003241 A JP 2014003241A JP 2012139134 A JP2012139134 A JP 2012139134A JP 2012139134 A JP2012139134 A JP 2012139134A JP 2014003241 A JP2014003241 A JP 2014003241A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- circuit
- output
- voltage
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】基板電位検出回路10は、基準電圧に対する参照電圧Vrefを変更可能な参照電圧出力回路16を備え、検出電圧出力回路12から出力する電圧Vpと参照電圧出力回路から出力する参照電圧Vrefとをコンパレータ14により比較する。制御部40は、参照電圧出力回路からする参照電圧と電位の変化を除いた測定点の電圧Vpとを比較し、参照電圧出力回路が出力する基準電圧に対する参照電圧の偏差を、参照電圧Vrefが電圧Vpに達したときの偏差に保持させることで、基板電位検出回路を較正する。
【選択図】図1
Description
〔第1の実施形態〕
次に第2の実施形態を説明する。なお、第2の実施形態の基本的構成は、第1の実施形態と同じであり、第2の実施形態において第1の実施形態と同じ機能部品については、同一の符号を付与してその説明を省略する。
基板(18)上の測定点(P)の電位を所定電圧シフトして出力する検出電圧出力回路(12)と、
検出対象の前記測定点の電位に対する基準電圧(Vbase)が供給され、供給される基準電圧の大きさを変更して参照電圧(Vref)として出力する参照電圧出力回路(16)と、
前記基板電圧出力回路の出力電圧(Vp)と前記参照電圧とを比較して比較結果(Fc)を出力する比較回路(14)と、
前記測定点の電位の変化を除いた状態で、前記比較回路から出力される比較結果が変化するまで前記参照電圧出力回路が出力する前記参照電圧を変化させ、前記基準電圧に対する参照電圧の偏差が、前記比較回路から出力される比較結果が変化したときの偏差に維持されるように前記参照電圧出力回路を制御する較正制御部(40)と、
を含む基板電位検出回路(10)。
前記検出電圧出力回路が、ソースフォロワ回路(28)を含む、付記1記載の基板電位検出回路。
前記参照電圧出力回路が、カレントソース側に複数のトランジスタ(Mk)が並列接続可能に配置され、並列接続された前記トランジスタの数に応じた前記参照電圧を出力するソースフォロワ回路(54)を含み、
前記較正制御部は、前記ソースフォロワ回路に並列接続する前記トランジスタの数を段階的に変更することで、前記参照電圧の大きさを前記基準電圧に対して段階的に変化させる、付記1又は付記2記載の基板電位検出回路。
前記較正制御部が、段階的に変化した前記参照電圧毎の前記比較回路の出力をカウントし、カウント値をバイナリデータで出力するカウント部(66)と、
予め設定された数に組分けされた前記参照電圧出力回路の前記複数のトランジスタを、前記バイナリデータに基づいて組(60)単位で前記ソースフォロワ回路に接続する接続部(46、66)と、
前記比較回路から出力される比較結果が変化したときに前記カウント部のカウントを停止させて前記カウント値を保持させる保持部(62、64)と、
を含む付記3記載の基板電位検出回路。
前記測定点の電位の変化を除いた状態が、前記測定点の電位に影響を及ぼす前記基板上の回路(20、22)の動作が停止された状態を含む、付記1から付記4の何れかに記載の基板電位検出回路。
前記参照電圧検出回路に供給される前記基準電圧は、前記測定点の電位に影響を及ぼす前記基板上の前記回路が動作されて、前記測定点の電位を検出する際に変化される(Vstep)、付記5記載の基板電位検出回路。
基板(18)上の測定点(P)の電位を所定電圧シフトして出力する検出電圧出力回路(12)と、
検出対象の前記測定点の電位に対する基準電圧(Vbase)が供給され、供給される基準電圧の大きさを変更して参照電圧(Vref)として出力する参照電圧出力回路(16)と、
前記基板電圧出力回路の出力電圧(Vp)と前記参照電圧とを比較して比較結果(Fc)を出力する比較回路(14)と、
前記測定点の電位の変化を除いた状態で、前記比較回路から出力される比較結果が変化するまで前記参照電圧出力回路が出力する前記参照電圧を変化させ、前記基準電圧に対する参照電圧の偏差が、前記比較回路から出力される比較結果が変化したときの偏差に維持されるように前記参照電圧出力回路を制御する較正制御部(40)と、
を含む基板電位検出回路(10)を備える半導体集積回路(18、18A)。
前記検出電圧出力回路が、ソースフォロワ回路(28)を含む、付記7記載の半導体集積回路。
前記参照電圧出力回路が、カレントソース側に複数のトランジスタ(Mk)が並列接続可能に配置され、並列接続された前記トランジスタの数に応じた前記参照電圧を出力するソースフォロワ回路(54)を含み、
前記較正制御部は、前記ソースフォロワ回路に並列接続する前記トランジスタの数を段階的に変更することで、前記参照電圧の大きさを前記基準電圧に対して段階的に変化させる、付記7又は付記8記載の半導体集積回路。
前記較正制御部が、段階的に変化した前記参照電圧毎の前記比較回路の出力をカウントし、カウント値をバイナリデータで出力するカウント部(66)と、
予め設定された数に組分けされた前記参照電圧出力回路の前記複数のトランジスタを、前記バイナリデータに基づいて組(60)単位で前記ソースフォロワ回路に接続する接続部(46、66)と、
前記比較回路から出力される比較結果が変化したときに前記カウント部のカウントを停止させて前記カウント値を保持させる保持部(62、64)と、
を含む付記9記載の半導体集積回路。
前記測定点の電位の変化を除いた状態が、前記測定点の電位に影響を及ぼす前記基板上の回路(20、22)の動作が停止された状態を含む、付記7から付記10の何れかに記載の半導体集積回路。
前記参照電圧検出回路に供給される前記基準電圧は、前記測定点の電位に影響を及ぼす前記基板上の前記回路が動作されて、前記測定点の電位を検出する際に変化される(Vstep)、付記11記載の半導体集積回路。
基板(18)上の測定点(P)の電位を所定電圧シフトして出力する検出電圧出力回路(12)から、前記測定点の電位の変化を除いた状態で出力電圧(Vp)を出力し、
検出対象の前記測定点の電位に対する基準電圧(Vbase)が供給され、供給される基準電圧の大きさを変更して出力する参照電圧出力回路(16)から参照電圧(Vref)を出力し、
前記出力電圧と前記参照電圧とを比較する比較回路(14)が出力する較結果(Fc)が変化するまで前記参照電圧出力回路が出力する前記参照電圧を変化させ、
前記参照電圧出力回路を、前記基準電圧に対する参照電圧の偏差を、前記比較回路から出力される比較結果が変化したときの偏差に維持させる、
基板電位検出回路(10)の較正方法。
前記検出電圧出力回路が、ソースフォロワ回路(28)を含む、付記13記載の基板電位検出回路の較正方法。
カレントソース側に複数のトランジスタ(Mk)が並列接続可能に配置され、並列接続された前記トランジスタの数に応じた前記参照電圧を出力するソースフォロワ回路(54)を含む前記参照電圧出力回路に対し、
前記ソースフォロワ回路に並列接続する前記トランジスタの数を段階的に変更することで、前記参照電圧の大きさを前記基準電圧に対して段階的に変化させる、付記13又は付記14記載の基板電位検出回路の較正方法。
段階的に変化した前記参照電圧毎の前記比較回路の出力をカウントし、カウント値をバイナリデータで出力し(66)、
予め設定された数に組分けされた前記参照電圧出力回路の前記複数のトランジスタを、前記バイナリデータに基づいて組(60)単位で前記ソースフォロワ回路に接続し(46、66)、
前記比較回路から出力される比較結果が変化したときに前記カウント部のカウントを停止させて前記カウント値を保持させる(62、64)、
付記15記載の基板電位検出回路の較正方法。
前記測定点の電位の変化を除いた状態が、前記測定点の電位に影響を及ぼす前記基板上の回路(20、22)の動作が停止された状態としている、付記13から付記16の何れかに記載の基板電位検出回路の較正方法。
前記参照電圧検出回路に供給される前記基準電圧は、前記測定点の電位に影響を及ぼす前記基板上の前記回路が動作されて、前記測定点の電位を検出する際に変化される(Vstep)、付記17記載の基板電位検出回路の較正方法。
12 基板電圧出力回路
14 コンパレータ
16 参照電圧出力回路
18、18A LSI
28 ソースフォロワ回路
40 制御部
44 トランジスタアレイ
46(46A、46) スイッチ
54 ソースフォロワ回路
62 D−FF
64 セレクタ
66 カウンタ
70、70A 計測装置
72、72A クロック信号生成部
74、74A バイアス電圧生成部
76、76A リセット信号生成部
82 計測制御回路
Claims (9)
- 基板上の測定点の電位を所定電圧シフトして出力する検出電圧出力回路と、
検出対象の前記測定点の電位に対する基準電圧が供給され、供給される基準電圧の大きさを変更して参照電圧として出力する参照電圧出力回路と、
前記基板電圧出力回路の出力電圧と前記参照電圧とを比較して比較結果を出力する比較回路と、
前記測定点の電位の変化を除いた状態で、前記比較回路から出力される比較結果が変化するまで前記参照電圧出力回路が出力する前記参照電圧を変化させ、前記基準電圧に対する参照電圧の偏差が、前記比較回路から出力される比較結果が変化したときの偏差に維持されるように前記参照電圧出力回路を制御する較正制御部と、
を含む基板電位検出回路。 - 前記参照電圧出力回路が、カレントソース側に複数のトランジスタが並列接続可能に配置され、並列接続された前記トランジスタの数に応じた前記参照電圧を出力するソースフォロワ回路を含み、
前記較正制御部は、前記ソースフォロワ回路に並列接続する前記トランジスタの数を段階的に変更することで、前記参照電圧の大きさを前記基準電圧に対して段階的に変化させる、請求項1記載の基板電位検出回路。 - 前記較正制御部が、段階的に変化した前記参照電圧毎の前記比較回路の出力をカウントし、カウント値をバイナリデータで出力するカウント部と、
予め設定された数に組分けされた前記参照電圧出力回路の前記複数のトランジスタを、前記バイナリデータに基づいて組単位で前記ソースフォロワ回路に接続する接続部と、
前記比較回路から出力される比較結果が変化したときに前記カウント部のカウントを停止させて前記カウント値を保持させる保持部と、
を含む請求項2記載の基板電位検出回路。 - 基板上の測定点の電位を所定電圧シフトして出力する検出電圧出力回路と、
検出対象の前記測定点の電位に対する基準電圧が供給され、供給される基準電圧の大きさを変更して参照電圧として出力する参照電圧出力回路と、
前記基板電圧出力回路の出力電圧と前記参照電圧とを比較して比較結果を出力する比較回路と、
前記測定点の電位の変化を除いた状態で、前記比較回路から出力される比較結果が変化するまで前記参照電圧出力回路が出力する前記参照電圧を変化させ、前記基準電圧に対する参照電圧の偏差が、前記比較回路から出力される比較結果が変化したときの偏差に維持されるように前記参照電圧出力回路を制御する較正制御部と、
を含む基板電位検出回路を備える半導体集積回路。 - 前記参照電圧出力回路が、カレントソース側に複数のトランジスタが並列接続可能に配置され、並列接続された前記トランジスタの数に応じた前記参照電圧を出力するソースフォロワ回路を含み、
前記較正制御部は、前記ソースフォロワ回路に並列接続する前記トランジスタの数を段階的に変更することで、前記参照電圧の大きさを前記基準電圧に対して段階的に変化させる、請求項4記載の半導体集積回路。 - 前記較正制御部が、段階的に変化した前記参照電圧毎の前記比較回路の出力をカウントし、カウント値をバイナリデータで出力するカウント部と、
予め設定された数に組分けされた前記参照電圧出力回路の前記複数のトランジスタを、前記バイナリデータに基づいて組単位で前記ソースフォロワ回路に接続する接続部と、
前記比較回路から出力される比較結果が変化したときに前記カウント部のカウントを停止させて前記カウント値を保持させる保持部と、
を含む請求項5記載の半導体集積回路。 - 基板上の測定点の電位を所定電圧シフトして出力する検出電圧出力回路から、前記測定点の電位の変化を除いた状態で出力電圧を出力し、
検出対象の前記測定点の電位に対する基準電圧が供給され、供給される基準電圧の大きさを変更して出力する参照電圧出力回路から参照電圧を出力し、
前記出力電圧と前記参照電圧とを比較する比較回路から出力する較結果が変化するまで前記参照電圧出力回路が出力する前記参照電圧を変化させ、
前記参照電圧出力回路を、前記基準電圧に対する参照電圧の偏差を、前記比較回路から出力される比較結果が変化したときの偏差に維持させる、
基板電位検出回路の較正方法。 - カレントソース側に複数のトランジスタが並列接続可能に配置され、並列接続された前記トランジスタの数に応じた前記参照電圧を出力するソースフォロワ回路を含む前記参照電圧出力回路に対し、
前記ソースフォロワ回路に並列接続する前記トランジスタの数を段階的に変更することで、前記参照電圧の大きさを前記基準電圧に対して段階的に変化させる、請求項7記載の基板電位検出回路の較正方法。 - 段階的に変化した前記参照電圧毎の前記比較回路の出力をカウントし、カウント値をバイナリデータで出力し、
予め設定された数に組分けされた前記参照電圧出力回路の前記複数のトランジスタを、前記バイナリデータに基づいて組単位で前記ソースフォロワ回路に接続し、
前記比較回路から出力される比較結果が変化したときに前記カウント部のカウントを停止させて前記カウント値を保持させる、
請求項8記載の基板電位検出回路の較正方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012139134A JP5978797B2 (ja) | 2012-06-20 | 2012-06-20 | 基板電位検出回路、半導体集積回路及び基板電位検出回路の較正方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012139134A JP5978797B2 (ja) | 2012-06-20 | 2012-06-20 | 基板電位検出回路、半導体集積回路及び基板電位検出回路の較正方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014003241A true JP2014003241A (ja) | 2014-01-09 |
JP5978797B2 JP5978797B2 (ja) | 2016-08-24 |
Family
ID=50036116
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012139134A Expired - Fee Related JP5978797B2 (ja) | 2012-06-20 | 2012-06-20 | 基板電位検出回路、半導体集積回路及び基板電位検出回路の較正方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5978797B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10247386A (ja) * | 1997-03-03 | 1998-09-14 | Mitsubishi Electric Corp | 昇圧電位供給回路及び半導体記憶装置 |
JP2004047564A (ja) * | 2002-07-09 | 2004-02-12 | Renesas Technology Corp | 半導体装置 |
JP2005180935A (ja) * | 2003-12-16 | 2005-07-07 | Renesas Technology Corp | 半導体集積回路装置 |
JP2009236627A (ja) * | 2008-03-26 | 2009-10-15 | Tokyo Institute Of Technology | 電圧測定装置、集積回路基板、及び、電圧測定方法 |
JP2010171369A (ja) * | 2008-12-22 | 2010-08-05 | Elpida Memory Inc | 半導体装置 |
-
2012
- 2012-06-20 JP JP2012139134A patent/JP5978797B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10247386A (ja) * | 1997-03-03 | 1998-09-14 | Mitsubishi Electric Corp | 昇圧電位供給回路及び半導体記憶装置 |
JP2004047564A (ja) * | 2002-07-09 | 2004-02-12 | Renesas Technology Corp | 半導体装置 |
JP2005180935A (ja) * | 2003-12-16 | 2005-07-07 | Renesas Technology Corp | 半導体集積回路装置 |
JP2009236627A (ja) * | 2008-03-26 | 2009-10-15 | Tokyo Institute Of Technology | 電圧測定装置、集積回路基板、及び、電圧測定方法 |
JP2010171369A (ja) * | 2008-12-22 | 2010-08-05 | Elpida Memory Inc | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5978797B2 (ja) | 2016-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100831191B1 (ko) | 테스트 회로, 지연 회로, 클록 발생 회로, 및 이미지 센서 | |
US7459983B2 (en) | Temperature detecting semiconductor device | |
US8219343B2 (en) | Method and apparatus for calibrating a delay chain | |
US8659962B2 (en) | Semiconductor device, semiconductor system having the same and operating method thereof | |
US8547138B2 (en) | Semiconductor device with buffer and replica circuits | |
JP2006140988A (ja) | 半導体装置のクロック発振器 | |
JP2012175416A (ja) | 半導体装置 | |
TWI419172B (zh) | Reference current generator for resistive memory and its | |
JP2010010921A (ja) | Ad変換装置及びad変換方法 | |
JP2011008514A (ja) | 半導体装置 | |
JP2007067709A (ja) | 比較回路および半導体装置 | |
JP2007336119A (ja) | 半導体装置、及びインピーダンス制御方法 | |
US7443203B2 (en) | Impedance adjustment circuit and integrated circuit device | |
JP4962715B2 (ja) | 終端抵抗調整方法および終端抵抗調整回路 | |
KR20080014540A (ko) | 반도체 메모리 장치의 파워 업 신호 트립 포인트 측정 회로 및 이를 이용한 파워 업 신호 트립 포인트 레벨 측정 방법 | |
JP5978797B2 (ja) | 基板電位検出回路、半導体集積回路及び基板電位検出回路の較正方法 | |
US8976608B2 (en) | Semiconductor integrated circuit device | |
WO2022012200A1 (zh) | 反熔丝存储单元状态检测电路及存储器 | |
JP2009236627A (ja) | 電圧測定装置、集積回路基板、及び、電圧測定方法 | |
JP4887640B2 (ja) | アナログ差動回路試験装置 | |
KR100898654B1 (ko) | 온도 감지 장치 | |
JP6218297B2 (ja) | 半導体集積回路及び遅延測定回路 | |
JP5012731B2 (ja) | 半導体集積回路装置、および半導体集積回路装置の調整方法 | |
US8674752B2 (en) | Semiconductor device and method for driving the same | |
JP2008294547A (ja) | 集積回路の制御電圧決定方法、teg回路のゲート電圧決定方法、teg回路試験方法及び試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150319 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160425 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160531 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160613 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160628 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160711 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5978797 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |