JP2013545283A - シリコン制御整流子(scr)デバイス、その製造方法およびその設計構造体 - Google Patents
シリコン制御整流子(scr)デバイス、その製造方法およびその設計構造体 Download PDFInfo
- Publication number
- JP2013545283A JP2013545283A JP2013532816A JP2013532816A JP2013545283A JP 2013545283 A JP2013545283 A JP 2013545283A JP 2013532816 A JP2013532816 A JP 2013532816A JP 2013532816 A JP2013532816 A JP 2013532816A JP 2013545283 A JP2013545283 A JP 2013545283A
- Authority
- JP
- Japan
- Prior art keywords
- well
- scr
- region
- parallel
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000013461 design Methods 0.000 title claims abstract description 75
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 12
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 12
- 239000010703 silicon Substances 0.000 title claims abstract description 12
- 230000002457 bidirectional effect Effects 0.000 claims abstract description 38
- 238000002955 isolation Methods 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 21
- 239000012212 insulator Substances 0.000 claims description 15
- 238000012545 processing Methods 0.000 claims description 14
- 238000012360 testing method Methods 0.000 claims description 13
- 229910052698 phosphorus Inorganic materials 0.000 claims description 10
- 229910052757 nitrogen Inorganic materials 0.000 claims description 7
- 238000003860 storage Methods 0.000 claims description 7
- 239000002019 doping agent Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 238000001459 lithography Methods 0.000 claims description 5
- 230000000903 blocking effect Effects 0.000 claims description 2
- 238000005137 deposition process Methods 0.000 claims description 2
- 230000008569 process Effects 0.000 description 21
- 238000012938 design process Methods 0.000 description 14
- 238000004088 simulation Methods 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000011960 computer-aided design Methods 0.000 description 3
- 238000013500 data storage Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 102100034088 40S ribosomal protein S4, X isoform Human genes 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 101000732165 Homo sapiens 40S ribosomal protein S4, X isoform Proteins 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 238000012804 iterative process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000002076 thermal analysis method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/747—Bidirectional devices, e.g. triacs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
Abstract
【解決手段】デバイスは、対称双方向性逆並列積層シリコン制御整流子(SCR)を含む。第一の逆並列積層SCR(10)のアノード(10a)は入力端(30)に接続される。第二の逆並列積層SCR(20)のアノード(20a)はグランド(GND)に接続される。第一および第二の逆並列積層SCRのカソード(10b、20b)は共に繋がれる。これら対称双方向性逆並列SCRの各々は、カソードに向け電流を流すダイオードのペア(D1、D2)を含み、該ダイオードは、電圧が印加されると逆バイアスされ、一つの対称双方向性逆並列SCRからエレメントを有効に失活し、一方、他方の対称双方向性逆並列SCRのダイオード(D3、D4)は逆バイアスされたダイオードと同じ方向に電流を流す。
【選択図】図1
Description
Claims (25)
- 入力端に接続された、第一の逆並列積層シリコン制御整流子(SCR)のアノードと、
グランドに接続された、第二の逆並列積層SCRのアノードと、
共に接続された、前記第一および第二の逆並列積層SCRのカソードと、
を包含する対称双方向性逆並列積層SCR、
を含むデバイスであって、
前記対称双方向性逆並列SCRの各々は、前記カソードに向け電流を流すダイオードのペアを含み、前記ダイオードは、電圧が印加されると逆バイアスされ、第一対称双方向性逆並列SCRからエレメントを効果的に失活させ、同時に第二対称双方向性逆並列SCRの前記ダイオードは前記逆バイアスされたダイオードと同じ方向に電流を流す、
前記デバイス。 - 前記対称双方向性逆並列SCRの各々は、保護対象の回路と同じチップ中に組み込まれる、請求項1に記載のデバイス。
- 前記対称双方向性逆並列SCRの各々は、PNPおよびNPNバイポーラ接合と、並列のダイオードとを含む、請求項1に記載のデバイス。
- 前記対称双方向性逆並列SCRの各々は、順方向バイアス・モードでどちらかの方向に動作する、請求項1に記載のデバイス。
- 前記対称双方向性逆並列SCRの各々は、任意の電圧レベルに対する多重積層構造体を含む、請求項1に記載のデバイス。
- 前記対称双方向性逆並列SCRの各々は、ダイオードD1およびD2と並列に、それぞれ抵抗素子R1およびR2を含み、各ダイオードは、電圧の印加の前は、前記カソードに向けた順方向を有する、請求項1に記載のデバイス。
- 前記ダイオードD1とD2とは、それぞれ、Pウエル・ダイオードとNウエル・ダイオードとである、請求項6に記載のデバイス。
- 前記第一対称双方向性逆並列SCR中の前記ダイオードD1およびD2は負電圧の印加によって逆バイアスされ、前記第二対称双方向性逆並列SCR中の前記ダイオードD1およびD2は正電圧の印加によって逆バイアスされることになる、請求項6に記載のデバイス。
- 前記対称双方向性逆並列SCRの前記第一中の前記ダイオードD3およびD4は、負電圧の印加によって、2つの抵抗素子R1とR2との間の有効ダイオードDeff1となり、前記対称双方向性逆並列SCRの前記第一の前記アノードに向け電流を流し、これは前記対称双方向性逆並列SCRの前記第二中の前記ダイオードD1およびD2と同じ方向であり、
前記対称双方向性逆並列SCRの前記第二中の前記ダイオードD3およびD4は、正電圧の印加によって、2つの抵抗素子R1とR2との間の有効ダイオードDeff1となり、前記対称双方向性逆並列SCRの前記第二の前記アノードに向け電流を流し、これは前記対称双方向性逆並列SCRの前記第一中の前記ダイオードD1およびD2と同じ方向である、
請求項6に記載のデバイス。 - Nウエル中に形成されたN+領域およびP+領域、並びに
前記Nウエルに隣接するPウエル中に形成されたN+領域およびP+領域、
を包含するシリコン制御整流子と、
前記Pウエル中に形成された前記P+領域の一部に隣接して配置された、前記Nウエル中に形成された前記N+領域の一部を包含するダイオードと、
を含む構造体。 - 前記PウエルおよびNウエル中に形成された前記N+領域およびP+領域は、基板中の埋め込み絶縁体層に延びている、請求項10に記載の構造体。
- 前記PウエルおよびNウエルは、前記基板中の前記埋め込み絶縁体層に延びている、請求項11に記載の構造体。
- 前記PウエルおよびNウエル中に形成された前記N+領域およびP+領域は、それぞれ、前記Pウエルおよび前記Nウエルの部分によって隔てられている、請求項12に記載の構造体。
- 前記PウエルおよびNウエル中に形成された前記N+領域およびP+領域は、埋め込み絶縁体層上の基板の上部層中に部分的に伸びている、請求項10に記載の構造体。
- 前記PウエルおよびNウエル中に形成された前記N+領域およびP+領域は、シャロー・トレンチ・アイソレーション構造体によって隔てられている、請求項14に記載の構造体。
- 前記PウエルとNウエルとはアイソレーション構造体によって境界されている、請求項15に記載の構造体。
- 前記NウエルとPウエルとは相隣接している、請求項10に記載の構造体。
- 前記NウエルとPウエルとは、類似の幅を有する、請求項10に記載の構造体。
- 請求項10に記載の2つの逆並列積層構造体は、双方向性のESD保護を提供する、請求項10に記載の構造体。
- 第一部分中に、
シリコン・オン・インシュレータ(SOI)基板の上部層中に、リソグラフィ、エッチング、および堆積プロセスを用いてトレンチ・アイソレーション構造体を形成するステップと、
前記上部層中に、前記トレンチ・アイソレーション構造体によって境界された、相隣接するNウエルおよびPウエルを形成するステップと、
前記NウエルおよびPウエルの各々の中に、ドーパントを用いてN+領域およびP+領域を形成し、同時にブロックによって前記NウエルおよびPウエルの部分を遮断するステップと、
を含み、
前記第一部分に隣接する第二部分中に、
前記第一部分の前記トレンチ・アイソレーション構造体と同じCMOS処理ステップを用いて、前記トレンチ・アイソレーション構造体を形成するステップと、
前記第一部分中の前記NウエルおよびPウエルと同じCMOS処理ステップを用いて、前記トレンチ・アイソレーション構造体によって境界された前記相隣接するNウエルおよびPウエルを前記上部層中に形成するステップと、
前記第一部分の前記N+領域およびP+領域と同じCMOS処理ステップを用いて、前記Nウエル中に単一のN+領域、および前記Pウエル中に単一のP+領域を形成するステップであって、前記NウエルおよびPウエルの部分が、前記単一のN+領域と前記単一のP+領域とを隔てている、前記形成するステップと、
をさらに含む、
方法。 - 前記NウエルおよびPウエルの各々の中の前記N+領域とP+領域とは、前記上部層中に形成されたシャロ―・アイソレーション構造体によって分離される、請求項20に記載の方法。
- マシン可読ストレージ媒体中に有形に具現された、集積回路を設計、製造、または試験するための設計構造体であって、前記設計構造体は、
Nウエル中に形成されたN+領域およびP+領域、並びに
前記Nウエルに隣接するPウエル中に形成されたN+領域およびP+領域、
を包含するシリコン制御整流子と、
前記Pウエル中に形成された前記P+領域の一部に隣接して配置された、前記Nウエル中に形成された前記N+領域の一部を包含するダイオードと、
を含む設計構造体。 - 前記設計構造体はネットリストを含む、請求項22に記載の設計構造体。
- 前記設計構造体は、集積回路のレイアウト・データの交換に使われるデータ・フォーマットとして、ストレージ媒体に在置される、請求項22に記載の設計構造体。
- 前記設計構造体は、プログラム可能ゲート・アレイ中に在置される、請求項22に記載の設計構造体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/898,013 US8503140B2 (en) | 2010-10-05 | 2010-10-05 | Bi-directional back-to-back stacked SCR for high-voltage pin ESD protection, methods of manufacture and design structures |
US12/898,013 | 2010-10-05 | ||
PCT/US2011/051500 WO2012047464A1 (en) | 2010-10-05 | 2011-09-14 | Bi-directional back-to-back stacked scr for high-voltage pin esd protection, methods of manufacture and design structures |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013545283A true JP2013545283A (ja) | 2013-12-19 |
JP5775593B2 JP5775593B2 (ja) | 2015-09-09 |
Family
ID=45889054
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013532816A Expired - Fee Related JP5775593B2 (ja) | 2010-10-05 | 2011-09-14 | シリコン制御整流子(scr)デバイス、その製造方法およびその設計構造体 |
Country Status (7)
Country | Link |
---|---|
US (2) | US8503140B2 (ja) |
JP (1) | JP5775593B2 (ja) |
CN (1) | CN103155148B (ja) |
DE (1) | DE112011102518B4 (ja) |
GB (1) | GB2497704A (ja) |
TW (1) | TW201241927A (ja) |
WO (1) | WO2012047464A1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8946766B2 (en) | 2013-02-27 | 2015-02-03 | International Business Machines Corporation | Bi-directional silicon controlled rectifier structure |
US9240471B2 (en) * | 2013-08-28 | 2016-01-19 | Globalfoundries Inc. | SCR with fin body regions for ESD protection |
US20150229102A1 (en) * | 2014-02-13 | 2015-08-13 | Texas Instruments Incorporated | Method and apparatus for disabling a laser |
KR102219516B1 (ko) | 2014-04-10 | 2021-02-25 | 삼성디스플레이 주식회사 | 표시 기판 |
US9601480B2 (en) | 2014-08-21 | 2017-03-21 | Apple Inc. | Single junction bi-directional electrostatic discharge (ESD) protection circuit |
US10026712B2 (en) * | 2014-12-02 | 2018-07-17 | Texas Instruments Incorporated | ESD protection circuit with stacked ESD cells having parallel active shunt |
KR102374203B1 (ko) | 2015-08-31 | 2022-03-15 | 삼성전자주식회사 | 정전기 방전 보호 장치 및 이를 포함하는 전자 장치 |
US10381340B2 (en) * | 2016-01-26 | 2019-08-13 | Nxp B.V. | Electrostatic discharge protection with integrated diode |
US10079227B2 (en) | 2016-02-26 | 2018-09-18 | Texas Instruments Incorporated | Apparatus for rectified RC trigger of back-to-back MOS-SCR ESD protection |
US10608431B2 (en) | 2017-10-26 | 2020-03-31 | Analog Devices, Inc. | Silicon controlled rectifier dynamic triggering and shutdown via control signal amplification |
US10468513B1 (en) | 2018-08-30 | 2019-11-05 | Amazing Microelectronic Corp. | Bidirectional silicon-controlled rectifier |
US11342323B2 (en) | 2019-05-30 | 2022-05-24 | Analog Devices, Inc. | High voltage tolerant circuit architecture for applications subject to electrical overstress fault conditions |
CN110379806B (zh) * | 2019-07-17 | 2024-04-16 | 中国振华集团永光电子有限公司(国营第八七三厂) | 一种双向esd二极管及其制作方法 |
US11362203B2 (en) | 2019-09-26 | 2022-06-14 | Analog Devices, Inc. | Electrical overstress protection for electronic systems subject to electromagnetic compatibility fault conditions |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10126962A (ja) * | 1996-06-28 | 1998-05-15 | Harris Corp | 高圧保護回路 |
US6594132B1 (en) * | 2000-05-17 | 2003-07-15 | Sarnoff Corporation | Stacked silicon controlled rectifiers for ESD protection |
JP2006523965A (ja) * | 2003-04-16 | 2006-10-19 | サーノフ・コーポレーション | シリコンオンインシュレータ技術を対象とする静電放電(esd)保護用低電圧シリコン制御整流器(scr) |
JP2010153798A (ja) * | 2008-12-23 | 2010-07-08 | Internatl Business Mach Corp <Ibm> | 静電気放電シリコン制御整流器構造のための設計構造体及び方法 |
Family Cites Families (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CH437538A (de) * | 1965-12-22 | 1967-06-15 | Bbc Brown Boveri & Cie | Steuerbares Halbleiterelement |
US5500546A (en) * | 1994-09-16 | 1996-03-19 | Texas Instruments Incorporated | ESD protection circuits using Zener diodes |
JP2850801B2 (ja) * | 1995-07-28 | 1999-01-27 | 日本電気株式会社 | 半導体素子 |
US5856214A (en) * | 1996-03-04 | 1999-01-05 | Winbond Electronics Corp. | Method of fabricating a low voltage zener-triggered SCR for ESD protection in integrated circuits |
US5903415A (en) | 1997-12-11 | 1999-05-11 | International Business Machines Corporation | AP pinned spin valve sensor with pinning layer reset and ESD protection |
US6011681A (en) | 1998-08-26 | 2000-01-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Whole-chip ESD protection for CMOS ICs using bi-directional SCRs |
US6501630B1 (en) | 1999-12-17 | 2002-12-31 | Koninklijke Philips Electronics N.V. | Bi-directional ESD diode structure |
GB0006350D0 (en) | 2000-03-17 | 2000-05-03 | Penny & Giles Controls Ltd | Joystick controller |
US6580591B2 (en) | 2000-12-21 | 2003-06-17 | Intersil Americas, Inc. | Switched electrostatic discharge ring for integrated circuits with multiple power inputs |
DE10126800B4 (de) | 2001-06-01 | 2010-07-01 | Infineon Technologies Ag | Verfahren und Vorrichtung zum Testen der ESD-Festigkeit eines Halbleiter-Bauelements |
US6936896B2 (en) * | 2001-12-21 | 2005-08-30 | Freescale Semiconductor, Inc. | Semiconductor apparatus |
NO316796B1 (no) | 2002-03-01 | 2004-05-10 | Idex Asa | Sensormodul for maling av strukturer i en overflate, saerlig en fingeroverflate |
US6784029B1 (en) | 2002-04-12 | 2004-08-31 | National Semiconductor Corporation | Bi-directional ESD protection structure for BiCMOS technology |
US6838707B2 (en) | 2002-05-06 | 2005-01-04 | Industrial Technology Research Institute | Bi-directional silicon controlled rectifier for electrostatic discharge protection |
US7179691B1 (en) | 2002-07-29 | 2007-02-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for four direction low capacitance ESD protection |
US7342282B2 (en) | 2004-09-10 | 2008-03-11 | Altera Corporation | Compact SCR device and method for integrated circuits |
US7541889B2 (en) | 2003-06-26 | 2009-06-02 | Intel Corporation | Pulse coupling apparatus, systems, and methods |
US7394638B2 (en) | 2003-12-26 | 2008-07-01 | Stmicroelectronics Pvt. Ltd. | System and method for a whole-chip electrostatic discharge protection that is independent of relative supply rail voltages and supply sequencing |
US7098509B2 (en) | 2004-01-02 | 2006-08-29 | Semiconductor Components Industries, L.L.C. | High energy ESD structure and method |
JP2005197462A (ja) * | 2004-01-07 | 2005-07-21 | Toshiba Corp | 半導体装置及びその製造方法 |
TWI258838B (en) | 2004-04-23 | 2006-07-21 | Nec Electronics Corp | Electrostatic protection device |
US8890248B2 (en) | 2004-08-26 | 2014-11-18 | Texas Instruments Incorporation | Bi-directional ESD protection circuit |
US7414287B2 (en) | 2005-02-21 | 2008-08-19 | Texas Instruments Incorporated | System and method for making a LDMOS device with electrostatic discharge protection |
US7643258B2 (en) | 2005-05-31 | 2010-01-05 | Macronix International Co., Ltd. | Methods and apparatus for electrostatic discharge protection in a semiconductor circuit |
US7427787B2 (en) * | 2005-07-08 | 2008-09-23 | Texas Instruments Incorporated | Guardringed SCR ESD protection |
US7394133B1 (en) | 2005-08-31 | 2008-07-01 | National Semiconductor Corporation | Dual direction ESD clamp based on snapback NMOS cell with embedded SCR |
KR100642651B1 (ko) * | 2005-09-26 | 2006-11-10 | 삼성전자주식회사 | 정전기 방전용 실리콘 제어 정류기 |
US7639464B1 (en) | 2006-03-15 | 2009-12-29 | National Semiconductor Corporation | High holding voltage dual direction ESD clamp |
US7538997B2 (en) * | 2006-05-31 | 2009-05-26 | Alpha & Omega Semiconductor, Ltd. | Circuit configurations to reduce snapback of a transient voltage suppressor |
US8169751B2 (en) | 2006-06-27 | 2012-05-01 | Hitachi Global Storage Technologies Netherlands B.V. | Magnetoresistive sensor having a structure for activating and deactivating electrostatic discharge prevention circuitry |
US7619262B2 (en) | 2006-11-16 | 2009-11-17 | Delphi Technologies, Inc. | Method and device for electrostatic discharge protection |
US8347019B2 (en) * | 2007-01-26 | 2013-01-01 | International Business Machines Corporation | Structure for hardware assisted bus state transition circuit using content addressable memories |
JP5076725B2 (ja) | 2007-08-13 | 2012-11-21 | 富士電機株式会社 | 絶縁トランスおよび電力変換装置 |
US7663190B2 (en) | 2007-10-08 | 2010-02-16 | Intersil Americas Inc. | Tunable voltage isolation ground to ground ESD clamp |
US7773356B2 (en) | 2008-03-19 | 2010-08-10 | Fairchild Korea Semiconductor Ltd | Stacked SCR with high holding voltage |
US7932582B2 (en) | 2008-06-18 | 2011-04-26 | National Semiconductor Corporation | Compact dual direction BJT clamps |
US8049250B2 (en) * | 2008-10-27 | 2011-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Circuit and method for power clamp triggered dual SCR ESD protection |
JP2010129893A (ja) * | 2008-11-28 | 2010-06-10 | Sony Corp | 半導体集積回路 |
-
2010
- 2010-10-05 US US12/898,013 patent/US8503140B2/en not_active Expired - Fee Related
-
2011
- 2011-09-14 JP JP2013532816A patent/JP5775593B2/ja not_active Expired - Fee Related
- 2011-09-14 DE DE112011102518.1T patent/DE112011102518B4/de active Active
- 2011-09-14 CN CN201180048091.0A patent/CN103155148B/zh active Active
- 2011-09-14 WO PCT/US2011/051500 patent/WO2012047464A1/en active Application Filing
- 2011-09-14 GB GB1306287.2A patent/GB2497704A/en not_active Withdrawn
- 2011-10-05 TW TW100136066A patent/TW201241927A/zh unknown
-
2013
- 2013-02-08 US US13/762,948 patent/US8760831B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10126962A (ja) * | 1996-06-28 | 1998-05-15 | Harris Corp | 高圧保護回路 |
US6594132B1 (en) * | 2000-05-17 | 2003-07-15 | Sarnoff Corporation | Stacked silicon controlled rectifiers for ESD protection |
JP2006523965A (ja) * | 2003-04-16 | 2006-10-19 | サーノフ・コーポレーション | シリコンオンインシュレータ技術を対象とする静電放電(esd)保護用低電圧シリコン制御整流器(scr) |
JP2010153798A (ja) * | 2008-12-23 | 2010-07-08 | Internatl Business Mach Corp <Ibm> | 静電気放電シリコン制御整流器構造のための設計構造体及び方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5775593B2 (ja) | 2015-09-09 |
US20130161687A1 (en) | 2013-06-27 |
US20120080717A1 (en) | 2012-04-05 |
GB2497704A (en) | 2013-06-19 |
CN103155148A (zh) | 2013-06-12 |
GB201306287D0 (en) | 2013-05-22 |
TW201241927A (en) | 2012-10-16 |
DE112011102518B4 (de) | 2018-09-06 |
DE112011102518T5 (de) | 2013-09-26 |
CN103155148B (zh) | 2015-11-11 |
WO2012047464A1 (en) | 2012-04-12 |
US8503140B2 (en) | 2013-08-06 |
US8760831B2 (en) | 2014-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5775593B2 (ja) | シリコン制御整流子(scr)デバイス、その製造方法およびその設計構造体 | |
US9536870B2 (en) | SCR with fin body regions for ESD protection | |
US8614489B2 (en) | Vertical NPNP structure in a triple well CMOS process | |
KR101352685B1 (ko) | Esd를 위한 수직 bjt 및 scr | |
US20070158748A1 (en) | Resistor structure for ESD protection circuits | |
JP2010153798A (ja) | 静電気放電シリコン制御整流器構造のための設計構造体及び方法 | |
US20120043583A1 (en) | Low leakage, low capacitance electrostatic discharge (esd) silicon controlled recitifer (scr), methods of manufacture and design structure | |
US9059198B2 (en) | Bi-directional silicon controlled rectifier structure | |
US8946799B2 (en) | Silicon controlled rectifier with stress-enhanced adjustable trigger voltage | |
US20100321842A1 (en) | Electrostatic Discharge Structures and Methods of Manufacture | |
CN107039433A (zh) | 集成电路结构、半导体结构器件及其保护方法 | |
KR20110132480A (ko) | 측면 다이오드 및 그의 제조 방법 | |
US10163892B2 (en) | Silicon controlled rectifiers (SCR), methods of manufacture and design structures | |
US8912625B2 (en) | Semiconductor-on-insulator device with asymmetric structure | |
KR100630649B1 (ko) | Esd 보호 회로 | |
KR102256043B1 (ko) | 정전기 방전 보호 소자 | |
CN115810583A (zh) | 集成电路与其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140411 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150130 |
|
RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20150210 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20150212 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150410 |
|
TRDD | Decision of grant or rejection written | ||
RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20150616 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150616 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150703 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5775593 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |