JP2013537362A - オプトエレクトロニクス半導体チップ上に変換材を被着する方法、および、オプトエレクトロニクス素子 - Google Patents

オプトエレクトロニクス半導体チップ上に変換材を被着する方法、および、オプトエレクトロニクス素子 Download PDF

Info

Publication number
JP2013537362A
JP2013537362A JP2013527578A JP2013527578A JP2013537362A JP 2013537362 A JP2013537362 A JP 2013537362A JP 2013527578 A JP2013527578 A JP 2013527578A JP 2013527578 A JP2013527578 A JP 2013527578A JP 2013537362 A JP2013537362 A JP 2013537362A
Authority
JP
Japan
Prior art keywords
conversion material
semiconductor chip
main surface
support
radiation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013527578A
Other languages
English (en)
Other versions
JP5864579B2 (ja
Inventor
ヴァーグナー ラルフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2013537362A publication Critical patent/JP2013537362A/ja
Application granted granted Critical
Publication of JP5864579B2 publication Critical patent/JP5864579B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/501Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502Wavelength conversion materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/505Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0041Processes relating to semiconductor body packages relating to wavelength conversion elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/501Wavelength conversion elements characterised by the materials, e.g. binder
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/508Wavelength conversion elements having a non-uniform spatial arrangement or non-uniform concentration, e.g. patterned wavelength conversion layer, wavelength conversion layer with a concentration gradient of the wavelength conversion material

Abstract

本発明の方法の少なくとも1つの実施形態では、この方法は、オプトエレクトロニクス半導体チップ(2)上に変換材(3)を設けるのに使用される。前記方法は、前記オプトエレクトロニクス半導体チップ(2)を準備するステップと、前記変換材(3)を準備し、当該変換材(2)を支持体(4)に設けるステップと、前記変換材(3)が前記半導体チップ(2)との間に0を上回る間隔(D)を空けるように、当該変換材(3)を配置するステップと、前記支持体(4)を透過するパルスレーザ光(6)を、前記変換材(3)の吸収体成分(36)に、および/または、当該変換材(3)と支持体(4)との間に設けられた剥離膜(56)に照射して、当該吸収体成分(36)および/または剥離膜(56)を加熱することにより、当該変換材(3)を当該支持体(4)から剥離するステップと、を有する。

Description

本発明では、オプトエレクトロニクス半導体チップ上に変換材を被着する方法を開示する。本発明ではさらに、これに対応するオプトエレクトロニクス素子も開示する。
本発明の解決すべき課題は、所定の色座標に相当する全厚さで変換材をオプトエレクトロニクス半導体チップ上に設けることができる方法と、当該方法により製造することができるオプトエレクトロニクス素子とを実現することである。
前記方法の少なくとも1つの実施形態では、この方法は、オプトエレクトロニクス半導体チップ上に変換材を設けるのに使用される。前記変換材は、前記オプトエレクトロニクス半導体チップによって放出された放射の一部または全部を別の波長の放射に変換するように構成された変換物質を含む。たとえば、前記変換材は母材を有し、この母材に前記変換物質が埋め込まれている。この母材は、有利にはポリマーであるか、または、ポリマーの少なくとも1つの初期材料である。前記変換物質はとりわけ、希土類がドープされたガーネットを含むか、または、希土類がドープされたガーネットから成る。これはたとえば、Ce:YAGまたはEu:YAGである。前記半導体チップは、有利には発光ダイオードである。
前記方法の少なくとも1つの実施形態では、この方法は、放射主面を有するオプトエレクトロニクス半導体チップを準備するステップを含む。前記放射主面は、前記半導体チップにおいて生成された放射の大部分が当該半導体チップから出てくるときに通る、前記半導体チップの表面である。「大部分」との用語はとりわけ、50%を上回る割合、または、75%を上回る割合を意味する。前記放射主面の向きは有利には、たとえばエピタクシーにより作製される半導体チップの成長方向に対して垂直である。前記半導体チップはチップ基板上に設けることができる。このチップ基板は、前記半導体チップの成長基板とするか、または、この成長基板と異なる支持基板とすることができる。前記放射主面は有利には、前記チップ基板と反対側にある。
前記方法の少なくとも1つの実施形態では、この方法は、前記変換材を準備するステップを有する。この変換材は少なくとも1つの膜で、支持体の支持体主面に少なくとも間接的に設けられる。前記支持体は、機械的にフレキシブルな支持体とするか、または、機械的に剛性である支持体とすることができる。前記支持体は、紫外線および/または可視光線の少なくとも1つのスペクトル部分領域を透過する。
前記方法の少なくとも1つの実施形態では、この方法は、前記変換材を配置するステップを有する。前記変換材は、前記半導体チップの放射主面の側に来るように、前記支持体上に配置される。換言すると、前記変換材の膜は前記放射主面と前記支持体との間に設置される。前記変換材と前記放射主面との間の領域を真空化するか、または、この領域にガスを充填することができる。有利には、前記半導体チップの放射主面の側にある、当該変換材の変換材主面の向きが、前記放射主面に対して平行になるように、前記変換材の膜の向きが決定されている。有利には、前記放射主面の法線ベクトルはたとえば最大15°の公差で垂直方向に下向きにされており、前記変換材主面の法線ベクトルは垂直方向に上向きにされている。ここで垂直方向に上向きとは、重力の方向と逆方向であることを意味し、垂直方向に下向きとは、重力の方向であることを意味する。
前記方法の少なくとも1つの実施形態では、この方法は、前記支持体から前記変換材を剥離するステップを有する。この変換材の剥離は、変換材の吸収体成分を加熱することにより、および/または、変換材と支持体との間にある剥離膜を加熱することにより行われる。このような加熱により、吸収体成分、または、変換材のうち吸収体成分を直接包囲する領域、または、剥離膜の剥離材料は、少なくとも部分的に気相に移行する。この気相に移行する材料は支持体の近傍に設けられるので、この材料は、変換材の、半導体チップの放射主面と反対側にあるということになる。気相に移行することによって体積が増大し、この体積の増大により、変換材は支持体から剥離する。この変換材の剥離はとりわけ、たとえば最大30°の公差または最大15°の公差で、支持体主面に対して垂直な方向に行われる。このような方向に定められた剥離により、変換材は放射主面上に被着される。
前記方法の少なくとも1つの実施形態では、前記変換材の吸収体成分は当該変換材と比較して変化している。とりわけ、前記変換材の吸収体成分は、波長変換に対して影響を与えないものである。有利には、前記吸収体成分は、動作中に半導体チップおよび/または変換材によって生成された光を吸収しないものであるか、または実質的に吸収しないものである。
前記方法の少なくとも1つの実施形態では、変換材の剥離および被着は、パルス状のレーザ光を用いて行われる。このパルスレーザ光は、当該パルスレーザ光に対して透明である支持体を透過する。透明とは、支持体によって吸収されるレーザ光の割合が10%未満または1%未満であることを意味する。このレーザ光が吸収体成分または剥離膜によって吸収されることにより、吸収体成分または剥離層が加熱される。前記パルスレーザ光は有利には、動作中に半導体チップから放出される放射の波長未満である波長を有する。
前記方法の少なくとも1つの実施形態では、前記変換材を剥離して被着する間、前記放射主面は変換材主面から離れている。換言すると、変換材と放射主面とは接触しない。
前記方法の少なくとも1つの実施形態では、この方法は、オプトエレクトロニクス半導体チップ上に変換材を設けるのに使用される。前記方法は少なくとも以下のステップを含む。これらのステップはとりわけ、記載順に実施される。
・放射主面を有するオプトエレクトロニクス半導体チップを準備するステップ
・変換材を準備し、当該変換材を支持体の支持体主面に設けるステップ
・前記変換材が前記放射主面の側に来るように、かつ、当該放射主面との間に0を上回る間隔を空けるように、当該変換材を配置するステップ
・前記支持体を透過するパルス状のレーザ光を、前記変換材の吸収材成分に、および/または、前記変換材と前記支持体との間にある剥離膜に照射して、当該吸収材成分または剥離膜を加熱することにより、前記変換材を前記支持体から剥離して前記放射主面に被着するステップ。
このような方法により、前記変換材は1膜ごとに半導体チップの放射主面上に被着されて複数の連続する層を成すことができる。前記変換材の層の数により、半導体チップ上に被着すべき変換材の厚さを調整することができ、このように厚さを調整できることにより、動作中に半導体チップと変換材とによって生成される放射の色座標を所期のように調整することができる。
前記方法の少なくとも1つの実施形態では、前記変換材は、前記母材としてシリコーンおよび/またはエポキシドおよび/またはシリコーンエポキシ混成材料を含むか、またはこの材料から成る。この母材中に、有利には粒状の変換物質が埋め込まれる。
前記方法の少なくとも1つの実施形態では、前記変換材の母材は前記支持体に不完全に架橋および/または不完全に硬化された状態で設けられている。換言すると、たとえば露光によって、または熱を加えることによって、支持体における母材の硬さを上昇させることができる。その後、前記母材の完全な硬化および/または架橋は、半導体チップを被着した後に初めて行う。不完全に架橋および/または硬化した状態で前記母材を半導体チップ上に被着することにより、変換材と半導体チップとを高信頼性で機械的に結合し、かつ、当該半導体チップ上において変換材の複数の層を相互に高信頼性で機械的に結合することができる。
前記方法の少なくとも1つの実施形態では、複数の連続する膜を成すように順次、前記変換材を半導体チップ上に被着する。前記半導体チップ上に被着される前記複数の各層の厚さは、たとえば最大30%の公差で、または最大15%の公差で、前記支持体に設けられた変換材の1膜の膜厚に相当する厚さとすることができる。剥離時に前記変換材の僅かな一部が前記支持体に残るようにすることができる。したがって、前記複数の各層はそれぞれ、支持体に設けられた当該変換材の膜から剥がれた各部分領域である。相互に隣接する層間の境界領域における、特に前記吸収体成分の濃度、または前記剥離膜からの吸収体材料の濃度は、前記複数の各層の中心領域と比較して異なっている。
前記方法の少なくとも1つの実施形態では、前記複数の層のうち少なくとも1層を半導体チップ上に被着した後、この半導体チップと、当該半導体チップ上に被着されたこの変換材とによって放出される放射の色座標を求める。このことはたとえば、半導体チップを一時的に電気的に動作させることにより、または、既に被着された変換材を外部光源によって励起することにより行われる。
前記方法の少なくとも1つの実施形態では、求められた前記色座標に依存して、前記半導体チップ上に被着される前記変換材の層を1つまたは複数とする。このことにより、支持体に設けられた変換材の各1つの膜に含まれる変換物質の濃度のばらつきを補償すること、または、変換材の各1つの膜の厚さのばらつきを補償することができ、完成後の半導体素子の色座標を高精度で調整することができる。
前記方法の少なくとも1つの実施形態では、前記支持体と、当該支持体に設けられた前記変換材の膜との間の剥離膜は、当該変換材の剥離時にレーザ光によって少なくとも部分的に気相に移行する剥離材料を含む。さらに、気相に移行した後の前記剥離材料の少なくとも一部は、半導体チップ上にある変換材上に堆積し、および/または、半導体チップ上にある変換材中に侵入する。換言すると、前記剥離膜からの剥離材料は、半導体チップ上に設けられる変換材を構成する一成分となる。とりわけ、前記剥離材料は、前記半導体チップ上にある前記変換材の2つの連続する層間の境界領域内に埋め込まれる。
前記方法の少なくとも1つの実施形態では、前記レーザ光は最大410nmの波長を有し、紫外線スペクトル領域の光である。この波長はとりわけ、最大370nmである。レーザ光の波長はとりわけ、少なくとも220nmである。前記剥離膜および/または当該剥離膜の剥離材料および/または前記変換材の吸収体成分は、レーザ光のこの波長の場合に吸収作用を有する。前記剥離膜または前記変換材の吸収体成分は、前記レーザ光によって加熱可能であるか、または、熱分解可能または光分解可能である。
前記方法の少なくとも1つの実施形態では、前記支持体と前記変換材との間の剥離膜は、プラスチックまたはポリマーを含むか、または、プラスチックまたはポリマーから成る。とりわけ、前記剥離膜はZnOを含むか、またはZnOから成る。ZnOは、約365nm〜387nmを下回る波長を吸収する。それゆえ、周波数が3倍である約355nmのNd:YAGレーザを用いてZnOの分解を行うことができる。ZnOの分解時には、とりわけ金属の亜鉛が生じ、この亜鉛は、分解時に細かく分散することができる。この亜鉛は、空気中の酸素にさらされると酸化してZnOとなり、再び透明または透光性に戻る。また、前記亜鉛は変換材の構成成分と、たとえばシリコーンと反応することも可能である。ZnOはさらに、物理蒸着法または化学蒸着法、略してPVD法またはCVD法によって、薄膜になるように支持体に堆積させることもできる。
前記方法の少なくとも1つの実施形態では、前記剥離膜の厚さは10nm〜75nmであり、とりわけ20nm〜50nmである。前記レーザ光に対する剥離膜の光学密度は、少なくとも0.5であるか、または少なくとも0.65である。とりわけ、前記剥離膜の光学密度は0.75〜1.0であるか、または1.50〜4.0である。その代わりに択一的に、またはそれと組み合わせて、前記剥離膜の光学密度は少なくとも2.0である。
換言すると、一実施例では、前記剥離膜は前記レーザ光の比較的大きな割合を透過させることができる。このことにより、前記剥離層が完全またはほぼ完全に剥離または蒸発するのが保証される。このことに代えて択一的に、前記剥離膜が前記レーザ光の全部または実質的に全部を吸収することにより、前記変換材に達するレーザ光がなくなるかまたは実質的になくなるようにすることもできる。このことにより、前記変換材、特に変換物質をレーザ光から保護することができる。その際には、前記半導体チップに被着された前記変換材に、剥離膜の部分領域を残すことができる。
前記方法の少なくとも1つの実施形態では、前記レーザ光が照射される前記変換材の領域は、支持体主面に線状に形成されている。支持体主面を上から見たときの、変換材におけるレーザ光の長さと幅との商は、たとえば少なくとも5であるか、または少なくとも10であるか、または少なくとも20である。
前記方法の少なくとも1つの実施形態では、前記変換材は列ごとに前記放射主面上に設けられる。したがって、前記放射主面に被着した後の変換材は有利には、順次被着された多数の個々のストリップによって形成される。
前記方法の少なくとも1つの実施形態では、前記レーザ光が照射される支持体主面の領域は、前記半導体チップの横方向の寸法の最大25%の公差、または最大10%の公差で、当該半導体チップの放射主面の形状を有する。したがって、この照射される領域と放射主面とはほぼ合同である。このことにより、前記変換材の有利には一続きである1つの層が設けられた放射主面全体を、前記レーザ光の1つのパルスによってカバーすることができる。
さらに、オプトエレクトロニクス半導体チップと、当該オプトエレクトロニクス半導体チップ上に設けられた変換材とを有するオプトエレクトロニクス素子を開示する。たとえば前記オプトエレクトロニクス素子は、上述の実施形態のうち1つまたは複数を参照して説明した方法を用いて製造されたものである。それゆえ、オプトエレクトロニクス素子の特徴は、本願にて開示した方法の特徴に対応し、また、方法の特徴は、本願で開示した素子の特徴に対応するものである。
前記オプトエレクトロニクス素子の少なくとも1つの実施形態では、前記変換材は、半導体チップの動作中に生成された放射に対して吸収作用を有さない添加成分を含む。この添加成分はとりわけ、吸収体成分および/または吸収材料である。前記添加成分は少なくとも、220nm〜410nmの少なくとも1つの波長領域を吸収し、とりわけ、有利には半導体チップが動作中に生成する420nm〜490nmの波長領域の放射を透過および/または反射する。
前記オプトエレクトロニクス素子の少なくとも1つの実施形態では、このオプトエレクトロニクス素子は前記放射主面に、少なくとも部分的に重なり合った連続する少なくとも2つの層を有する。有利には、これら少なくとも2つの各層は同様の層である。「重なり合う」という用語は、前記変換材の層のうち少なくとも2つが、前記放射主面に対して垂直な方向に重なり合うことを意味する。これらの層は有利には、相互に直接接触する。前記複数の各層が同様の層であるとの表現は、前記変換材の複数の各層の平均組成が同じであることを意味することができる。
前記オプトエレクトロニクス素子の少なくとも1つの実施形態では、各2つの相互に隣接する層間の境界領域における前記添加成分の濃度は、層の中心領域における濃度と比較して変化している。前記各中心領域における添加成分の各濃度は、ほぼ一定である。前記層間の境界領域の平均厚さは、中心領域の平均厚さよりも小さく、たとえば、少なくとも1/2、または少なくとも1/5、または少なくとも1/15である。換言すると、前記添加成分の濃度を変えることにより、相互に隣接する層は相互に分離されている。前記放射主面に対して垂直に切断したときの当該層の断面では、前記添加成分の濃度分布は周期的に繰り返すようになっている。この周期長は有利には、前記層の厚さによって決定される。
前記オプトエレクトロニクス素子の少なくとも1つの実施形態では、このオプトエレクトロニクス素子は、放射主面を有するオプトエレクトロニクス半導体チップを有し、オプトエレクトロニクス素子はさらに、少なくとも部分的に重なり合う少なくとも2つの連続した同様の層を成すように前記放射主面上に被着された変換材を含む。この変換材は、半導体チップの動作中に生成された光に対して吸収作用を有さない添加材料を含む。前記放射主面から離れていく方向で見ると、2つの相互に隣接する層間の境界領域における添加成分の濃度は、各層の中心領域における濃度と比較して変化している。
前記オプトエレクトロニクス素子の少なくとも1つの実施形態では、前記各層のそれぞれの厚さは少なくとも1μmであるか、または少なくとも2μmである。この実施形態に代えて択一的に、またはこの実施形態と組み合わせて、前記各層の平均厚さは最大15μmであるか、または最大10μmであるか、または最大8μmであるか、または最大6μmである。
前記オプトエレクトロニクス素子の少なくとも1つの実施形態では、複数の層を含みかつ前記放射主面に設けられた前記変換材全体の平均厚さは、少なくとも15μmまたは少なくとも40μmである。この実施形態に代えて択一的に、またはこの実施形態と組み合わせて、前記変換材の平均厚さは最大200μmまたは最大150μmまたは最大100μmである。
前記オプトエレクトロニクス素子の少なくとも1つの実施形態では、相互に隣接する前記層間の境界領域の平均厚さは10nm〜500nmであり、とりわけ15nm〜250nmまたは20nm〜100nmである。したがって、前記層の境界領域の厚さは、各層の中心領域の厚さと比較して薄い。
前記オプトエレクトロニクス素子の少なくとも1つの実施形態では、前記境界領域における前記添加成分の濃度は、前記中心領域における濃度より高くされている。この実施形態に代えて択一的に、前記中心領域において前記添加成分の濃度を低くすることもできる。
前記オプトエレクトロニクス素子の少なくとも1つの実施形態では、前記境界領域における添加成分の濃度は、放射主面から離れていく方向にS字の特性曲線を成す。すなわち、前記境界領域では、前記添加成分の濃度はまず最初に下降し、その後に上昇していくか、または、まず最初に上昇した後に下降していく。
前記オプトエレクトロニクス素子の少なくとも1つの実施形態では、前記変換材の複数の層のうち少なくとも2つが、横方向に相互に重なり合い、かつ、前記放射主面に対して垂直な方向にも相互に重なり合う。前記変換材の層のうち少なくとも1つの層の、前記放射主面と反対側の境界面を、凸状に湾曲させることができる。換言すると、前記層のうち少なくとも1つの、前記放射主面と反対側の境界面は、集光レンズ状に成形されている。
以下、実施例に基づき、図面を参照して、本発明にて開示するオプトエレクトロニクス素子と製造方法とを詳細に説明する。各図において符号が同じ場合には、この符号が表す構成要素は同一である。しかし、図面中に示した構成要素の比率は実寸通りでなく、むしろ、より分かりやすくするために各構成要素を過度に大きく示している場合がある。
本願にて開示するオプトエレクトロニクス素子の本発明の製造方法の実施例を示す概略図である。 本願にて開示するオプトエレクトロニクス素子の本発明の製造方法の実施例を示す概略図である。 本願にて開示するオプトエレクトロニクス素子の本発明の製造方法の実施例を示す概略図である。 本願にて開示するオプトエレクトロニクス素子の実施例の概略的な断面図である。 本願にて開示するオプトエレクトロニクス素子の実施例の概略的な断面図である。 本願にて開示するオプトエレクトロニクス素子の変換材中における添加成分の濃度分布曲線を示す概略図である。 本願にて開示するオプトエレクトロニクス素子の変換材中における添加成分の濃度分布曲線を示す概略図である。 本願にて開示するオプトエレクトロニクス素子の変換材中における添加成分の濃度分布曲線を示す概略図である。
図1に、オプトエレクトロニクス素子1の製造方法の一実施例を、概略的な断面図で示す。図1Aでは、上方に複数のオプトエレクトロニクス半導体チップ2が設けられたチップ基板8を準備する。このオプトエレクトロニクス半導体チップ2はとりわけ、動作中に青色スペクトル領域を放出する発光ダイオードである。さらに、支持体主面40を有する、機械的に剛性な支持体4を準備する。図面中、支持体4の電気的接続手段は示していない。前記支持体主面40に、変換材3の1つの膜が設けられている。変換材主面30は、前記オプトエレクトロニクス半導体チップ2の放射主面20の側にある。前記変換材3と前記半導体チップ2との間の間隔Dはとりわけ、1μm〜500μmであり、有利には2μm〜50μmまたは5μm〜50μmである。前記変換材3と前記半導体チップ2との間のスペースに、窒素または空気等であるガスを充填するか、または、このスペースを真空化することができる。
図1Bでは、前記変換材3の一部領域にレーザ光6を照射する。このレーザ光6はパルスレーザ光であり、このパルスレーザ光のパルス時間は、とりわけ最大50nsまたは最大10nsである。レーザ光6は、このレーザ光6に対して透過性である支持体4を透過する。このレーザ光6により、変換材3に含まれる吸収体成分が加熱される。この吸収体成分は図1には示されていない。したがって、変換材3の一部は前記吸収体成分によって、レーザ光6を吸収することにより気相に移行し、この気相への移行により、変換材3の照射された領域は支持体4から剥離する。
支持体4はたとえば、石英ガラスから成る機械的に剛性のプレートである。レーザ光6はとりわけエキシマレーザによって生成され、約248nmの波長を有することができる。レーザ光6のエネルギー密度は、たとえば0.2J/cm2〜5J/cm2である。変換材3の照射される領域は、前記半導体チップ2の放射主面20の輪郭を有する。図1Cに示しているように、支持体4に設けられた変換材3の膜から一部3が剥離し、この一部3は放射主面20に直接被着し、ここで、変換材の1層7を形成する。図1Dを参照されたい。
図1Eおよび図1Fでは、さらに前記変換材3の別の1層7が、前記半導体チップ2上に被着される。2つの層7は相互に直接接触し、放射主面20を上から見たとき、両層7は相互に重なり合う。図1Eおよび1Fにおいて被着される層7はとりわけ、図1A〜1Dにおいて被着されたのと同じ変換材3である。その代わりに択一的に別の変換材とすることもでき、この別の変換材はたとえば、別の波長の光を放射するように構成された変換材である。
オプションとして、動作時に放出される光の色座標を確認するため、前記2つの層7を被着する合間に前記半導体チップ2を短時間動作させることができる。この確認した色座標に基づいて、とりわけ、さらに被着すべき層の数を求めることができる。
前記支持体4に設けられる前記変換材3は、有利には、前記支持体4にあるときと前記半導体チップ2に被着する間においては硬化および/または架橋が未だ不完全な状態である母材を、たとえばシリコーン等を含む。図1Gでは、前記半導体チップ2に被着した変換材3を、すなわちすべての層7を共に、完全に架橋または硬化させる。したがって、前記変換材3のすべての層7が相互に結合されるように、かつ前記半導体チップ2に結合されるように、前記変換材3のすべての層7が前記半導体チップ2に被着されるまでは、前記完全な架橋および/または硬化は行わない。前記硬化および/または架橋は、熱を与えることにより、または照射により、または気体の硬化剤に接触させることにより行うことができる。
図中に示した実施形態と異なり、支持体8上には前記複数の半導体チップ2のうち1つだけを被着させるか、または、前記複数の半導体チップ2を横方向に相互に直接突き合わせることもできる。オプションとして、前記チップ基板8を、それぞれ1つの半導体チップ2を有する複数の部分に分離することができる。
図2に示した実施例では、前記変換材3と支持体4との間に剥離膜5が設けられる。この剥離膜5は、前記レーザ光6を吸収する。前記剥離膜5中の剥離材料56の一部または全部が、気相に移行する。このように気相に移行することによって体積が増大し、この体積増大により、変換材3の一部が前記剥離膜5と前記支持体4とから剥離し、前記半導体チップ2の放射主面20の方向に移動していく。
支持体4を上から見ると、前記レーザ光6は前記変換材3の1つのストリップに照射される。図2Cの上面図を参照されたい。前記複数の個々の層7はストリップとして成形されている。さらに、前記複数の各層7は順次、空間的に相互に隣接するように、前記放射主面20上に被着される。図2Bを参照されたい。複数の個々のストリップを成すように前記変換材3を前記支持体4から剥離することは、剥離膜を用いない図1の方法でも行うことができる。
図3に示した方法の実施例では、図1および2と異なり、支持体4はフレキシブル支持体である。このフレキシブル支持体はたとえば、前記レーザ光6に対して透明なプラスチック膜である。レーザ光6はたとえばYAGレーザによって生成され、約355nmの波長を有する。その際には、前記支持体4の、前記半導体チップ2の側の面を湾曲させることができる。つまり、前記支持体4全体にわたって、前記変換材3と前記半導体チップ2との間の間隔Dは変化することができる。
オプションとして、前記変換材3と前記半導体チップ2との間に遮蔽部9が設けられる。前記遮蔽部9は、前記レーザ光6によって剥離される前記変換材3の領域に対応する開口を有し、この遮蔽部9を用いることにより、前記剥離膜5の、気相に移行した剥離材料の一部を捉え、剥離材料のこの一部が半導体チップ2に達して当該半導体チップ2にある変換材3中に侵入しないように阻止することができる。
図4A〜4Cに、複数の実施例のオプトエレクトロニクス素子1の断面を示す。図4Aでは、放射主面20上に層7a,7b,7cが複数被着されており、これらの層7a,7b,7cは相互に近似的に合同に重なり合っており、半導体チップ2上にて前記変換材3を構成する。前記複数の各層7a,7b,7cの厚さT7は、たとえば2μm〜5μmである。変換材3全体の厚さT3は、たとえば15μm〜200μmである。図4中の各図における層7a,7b,7cの数は、概略的に示したに過ぎない。たとえば、放射主面20における前記変換材3に含まれる層の数は2〜50個であり、とりわけ3〜25個または10〜25個である。
図4Bに示したオプトエレクトロニクス素子1の実施例では、前記層7a,7b,7cは、半導体チップ2の放射主面20全体と、当該半導体チップ2の側面の表面全体とに延在する。したがって前記半導体チップ2は、チップ基板8と変換材3とによって完全に、または実質的に完全に包囲される。図4Aおよび図4Bでは、前記層7a,7b,7cの各層は、放射主面20全体にわたって延在する一続きの層である。それに対して図4Cには、前記層7a,7b,7cの各層が繋がらないように形成することができ、一層が他層に貫通し、および/または重なっている構成が示されている。前記層のこのような構成は、支持体4に設けられた変換材3の照射される領域が、当該支持体4から放射主面20まで行く途中で分割されて、変換材3のこの照射領域が放射主面20上に当たったときに一続きの膜にならない場合や、放射主面20に当たったときに複数の部分に分かれる場合に当てはまる。
図5Aおよび5Bに、各層7がストリップ状に被着されたオプトエレクトロニクス素子1の実施例を示す。図2Cを参照されたい。図5Aでは、各層7は横方向には、相互に僅かにのみ重なり合っており、放射主面20に対して垂直な方向には規則的に相互に積層されている。前記層7のうち少なくとも幾つかの層7の、半導体チップ2と反対側にある境界面78は、凸型の形状を有する。
図5Bでは、ストリップ状の層7a,7b,7cが相互に横方向にずらされて配置されている。たとえば、1つのレイヤに含まれる複数の各層7aは、横方向に相互に間隔を置いている。層7a間の各ギャップは層7bによって塞がれており、層7b間の各ギャップは層7cによって塞がれており、層7cおよびそれ以降の層も同様になされる。
図6Aに、オプトエレクトロニクス素子1の別の実施例を示しており、図6Bに、剥離膜5からの剥離材料56の濃度cの分布を示す。図6Aに示したオプトエレクトロニクス素子1は、剥離膜5を用いて図2に示した製造方法によって製造されたものである。厚さT6を有する各境界領域70では、剥離膜5に含まれていた剥離材料56の濃度c、または、レーザ光6によって剥離膜5から生成された分解生成物の濃度cが高くなっている。中央領域75では、剥離材料56は存在しないか、または実質的に存在しない。したがって、各層7における剥離材料56の濃度cの各分布は同様になっている。よって、放射主面20に対して垂直な方向zに沿った濃度分布cは周期的になっており、その周期長は、各層7の厚さT7に相当する。各層の全厚さT7は、境界領域70のみの各厚さT6より格段に大きい。
図7に、たとえば剥離膜を用いない図1の方法の場合の、支持体4に直接設けられた変換材3を示す。この変換材3は母材を有し、この母材中に、変換物質粒子33と吸収体成分36の粒子とが均質に分布している。半導体チップ2において動作中に生成された放射に対する、前記吸収体成分36の吸収率は、有利には最大20%または10%または5%である。剥離膜を用いた図2のような方法においても、前記レーザ光6から前記変換物質粒子33を保護するためにオプションとして、上述のような吸収体成分36を変換材3に添加することができる。
前記変換物質粒子33はたとえば、粒径が1μm〜5μmであるCe:YAG粒子であるか、または、たとえばセレン化亜鉛を含むかまたはセレン化亜鉛から成る、粒径が1nm〜100nmであるナノ粒子である。
有利には、前記吸収体成分36の粒子密度はより高くされている。有利には、前記レーザ光6が完全またはほぼ完全に、支持体主面40近傍の薄い領域に吸収されるように、前記吸収体成分36によって、前記レーザ光6に対する前記変換材3の光学密度は高くされている。この薄い領域の厚さは、たとえば20nm〜200nmである。このことにより、レーザ光6は前記変換物質材料33から有効に遠くにおかれる。
他のすべての実施例と同様、前記吸収体成分36はたとえば、約3.2eV〜3.4eVの領域のバンドギャップを有する酸化亜鉛または略してZnOを含むか、またはこの酸化亜鉛から成る。前記吸収体成分36が粒子状である場合、有利には、この粒子の平均粒径は最大100nmであり、特に5nm〜20nmである。前記変換材3中の吸収体成分36の質量割合は、有利には5質量%〜35質量%であり、とりわけ10質量%〜20質量%である。
図8では、放射主面20から離れていく方向にz方向に沿った添加成分の濃度cの別の分布を示す。すべての濃度分布曲線が、各層ごとに繰り返し周期的になっている。図6Bも参照されたい。図8に示した濃度分布はとりわけ、図1に示した、吸収層を使用しない方法の場合に生じる。図7も参照されたい。
図8Aでは、添加成分の濃度cは各境界領域70において低下している。前記吸収体成分36がレーザ光によって分解されるか、または、変換材3の母材よりも吸収体成分36が気相に移行することにより、図8Aのように濃度cを低下させることができる。
図8Bでは、前記吸収体成分36の濃度cは境界領域70において上昇している。このように濃度cが上昇するのは、とりわけ、吸収体成分36がレーザ光6を吸収して熱に変換され、この熱が母材に伝わる場合である。その後は基本的に母材が蒸発し、吸収体成分36は蒸発しないか、または母材と比較して蒸発しない。したがって、変換材3が半導体チップ2上に移されるときに、当該変換材3の母材の一部が失われる。
図8Cでは、境界領域70において、吸収体成分36の濃度cの分布曲線がS字状になっている。たとえば、前記支持体4から剥離するときに前記吸収体成分36が比較的より蒸発し、このことにより、この吸収体成分36の比較的大きな割合が変換材3の層から消えていって前記変換材3に戻って堆積する場合に、濃度cの分布曲線は上述のような形状になる。
本願にて開示した発明は、実施例を参照した上記記載によって限定されることはなく、むしろ本発明は、新規のすべての特徴と、これら各特徴のすべての組み合わせとを含んでおり、これにはとりわけ、各請求項に記載された各特徴のすべての組み合わせが含まれる。このことは、すべての各特徴またはすべての各組み合わせ自体が請求項や実施例に明示的に記載されていない場合にも当てはまる。
本願は、独国特許出願第102010044985.7号の優先権を主張するものであり、これを引用することにより、その開示内容は本願の開示内容に含まれるものとする。

Claims (14)

  1. オプトエレクトロニクス素子(2)上に変換材(3)を設ける方法であって、
    ・放射主面(20)を有する前記オプトエレクトロニクス半導体チップ(2)を準備するステップと、
    ・前記変換材(3)を準備し、当該変換材(3)を支持体(4)の支持体主面(40)に設けるステップと、
    ・前記変換材(3)が前記放射主面(20)の側に来るように、かつ、当該放射主面(20)との間に間隔(D)を空けるように、当該変換材(3)を配置するステップと、
    ・前記支持体(4)を透過するパルス状のレーザ光(6)を、前記変換材(3)の吸収材成分(36)に、および/または、前記変換材(3)と前記支持体(4)との間にある剥離膜(5)に照射して、当該吸収材成分(36)または剥離膜(5)を加熱することにより、前記変換材(3)を前記支持体(4)から剥離して前記放射主面(20)に被着するステップと
    を有することを特徴とする方法。
  2. 前記変換材(4)は、母材としてシリコーンを含み、
    前記シリコーンは不完全に架橋および/または硬化された状態で前記支持体(4)に設けられ、前記半導体チップ(2)上に被着した後に初めて完全に硬化および/または架橋される、
    請求項1記載の方法。
  3. 前記変換材(3)を順次、複数の連続する層(7)を成すように前記半導体チップ(2)上に被着し、
    前記複数の層(7)のうち少なくとも1つを被着した後、前記半導体チップ(2)と、前記半導体チップ(2)上にすでに被着した前記変換材(3)とによって放出される放射の色座標を求め、
    前記色座標に依存して、前記変換材(3)のさらに別の層(7)を前記半導体チップ(2)上に被着する、
    請求項1または2記載の方法。
  4. 前記変換材(3)の剥離時に、前記剥離膜(5)の剥離材料(56)の少なくとも一部を前記レーザ光(6)によって気相に移行させ、前記剥離材料(56)の少なくとも一部を前記半導体チップ(2)上の前記変換材(3)上に堆積させるか、または当該半導体チップ(2)上の前記変換材(3)中に侵入させる、
    請求項1から3までのいずれか1項記載の方法。
  5. 前記レーザ光(6)は最大410nmの波長を有し、
    前記剥離膜(5)、前記変換材(3)、または、当該変換材(3)の少なくとも前記吸収体成分(36)は、前記レーザ光(6)の波長を吸収する作用を有する、
    請求項1から4までのいずれか1項記載の方法。
  6. 前記剥離膜(5)はプラスチックを含むか、またはプラスチックから成り、
    前記剥離膜(5)の厚さは10nm〜75nmであり、
    前記レーザ光(6)に対する前記剥離膜(5)の光学密度は少なくとも0.5である、
    請求項1から5までのいずれか1項記載の方法。
  7. 前記支持体主面(40)を上から見た場合、前記レーザ光(6)が照射される領域は線状であり、
    前記変換材(3)を列ごとに、前記放射主面(20)上に被着する、
    請求項1から6までのいずれか1項記載の方法。
  8. ・放射主面(20)を有するオプトエレクトロニクス半導体チップ(2)と、
    ・前記放射主面(20)上に、相互に少なくとも部分的に重なり合う少なくとも2つの連続する同様の層(7)を成すように被着された変換材(3)と、
    ・前記半導体チップ(2)の動作時に生成された放射を吸収する作用を有さない、前記変換材(3)に含まれた添加成分(36,56)と
    を備えたオプトエレクトロニクス素子(1)であって、
    前記放射主面(20)から離れていく方向で見て、各2つの相互に隣接する前記層(7)の境界領域(70)では、前記添加成分(36,56)の各濃度は、前記層(7)の中心領域(75)と比較して変化している
    ことを特徴とする、オプトエレクトロニクス素子(1)。
  9. 各層(7)の厚さ(T7)は1μm〜10μmであり、
    前記変換材(3)全体の厚さ(T3)は、15μm〜200μmである、
    請求項8記載のオプトエレクトロニクス素子(1)。
  10. 前記境界領域(70)の厚さ(T6)は10nm〜250nmである、
    請求項8または9記載のオプトエレクトロニクス素子(1)。
  11. 前記境界領域(70)における前記添加成分(36,56)の平均濃度は、前記中心領域(75)より高くされている、
    請求項8から10までのいずれか1項記載のオプトエレクトロニクス素子(1)。
  12. 前記添加成分(36)は少なくとも、前記層(7)の中心領域(75)に含まれており、かつ、各中心領域(75)において均質に分布しており、
    前記添加成分(36)は、動作中の前記半導体チップ(2)によって生成される放射の波長の変化の点で、変換物質と異なる、
    請求項8から11までのいずれか1項記載のオプトエレクトロニクス素子(1)。
  13. 横方向と、前記放射主面(20)に対して垂直な方向とにおいて、前記層(7)のうち少なくとも2層が連続し、かつ相互に重なっており、
    前記層(7)のうち少なくとも1つの層の、前記放射主面(20)と反対側の境界面(78)は、凸形である、
    請求項8から12までのいずれか1項記載のオプトエレクトロニクス素子(1)。
  14. 請求項1から7までのいずれか1項記載の方法を用いて製造された、請求項8から13までのいずれか1項記載のオプトエレクトロニクス素子(1)。
JP2013527578A 2010-09-10 2011-09-06 オプトエレクトロニクス半導体チップ上に変換材を被着する方法 Expired - Fee Related JP5864579B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102010044985.7 2010-09-10
DE102010044985.7A DE102010044985B4 (de) 2010-09-10 2010-09-10 Verfahren zum Aufbringen eines Konversionsmittels auf einen optoelektronischen Halbleiterchip und optoelektronisches Bauteil
PCT/EP2011/065401 WO2012032052A1 (de) 2010-09-10 2011-09-06 Verfahren zum aufbringen eines konversionsmittels auf einen optoelektronischen halbleiterchip und optoelektronisches bauteil

Publications (2)

Publication Number Publication Date
JP2013537362A true JP2013537362A (ja) 2013-09-30
JP5864579B2 JP5864579B2 (ja) 2016-02-17

Family

ID=44645099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013527578A Expired - Fee Related JP5864579B2 (ja) 2010-09-10 2011-09-06 オプトエレクトロニクス半導体チップ上に変換材を被着する方法

Country Status (7)

Country Link
US (1) US8932888B2 (ja)
EP (1) EP2614537A1 (ja)
JP (1) JP5864579B2 (ja)
KR (1) KR20130052022A (ja)
CN (1) CN103098244B (ja)
DE (1) DE102010044985B4 (ja)
WO (1) WO2012032052A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012101393A1 (de) 2012-02-21 2013-08-22 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
US20160201440A1 (en) * 2015-01-13 2016-07-14 Schlumberger Technology Corporation Fracture initiation with auxiliary notches
DE102018118079A1 (de) 2017-10-09 2019-04-11 Osram Opto Semiconductors Gmbh Halbleiterlichtquelle, betriebsverfahren und spektrometer
WO2021076724A1 (en) * 2019-10-15 2021-04-22 Lumileds Llc Forming a multicolor phosphor-converted led array
US11063191B2 (en) 2019-10-15 2021-07-13 Lumileds Llc Forming a multicolor phosphor-converted LED array
US11749786B2 (en) 2019-10-15 2023-09-05 Lumileds Llc Multicolor phosphor-converted LED array
DE102021118749A1 (de) * 2021-07-20 2023-01-26 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung einer mehrzahl von optoelektronischen halbleiterbauelementen und optoelektronisches halbleiterbauelement
DE102021120136A1 (de) * 2021-08-03 2023-02-09 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung eines optoelektronischen bauelements

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005019874A (ja) * 2003-06-27 2005-01-20 Matsushita Electric Ind Co Ltd Led、ledチップ、ledモジュール、および照明装置
JP2009054891A (ja) * 2007-08-28 2009-03-12 Panasonic Electric Works Co Ltd 発光素子の製造方法
WO2009045924A1 (en) * 2007-10-01 2009-04-09 Intematix Corporation Light emitting devices with phosphor wavelength conversion and methods of fabrication thereof
WO2009131627A1 (en) * 2008-04-25 2009-10-29 Cree, Inc. Semiconductor light emitting devices with separated wavelength conversion materials and methods of forming the same
WO2010019887A1 (en) * 2008-08-14 2010-02-18 Brookhaven Science Associates Structured pillar electrodes

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6114088A (en) 1999-01-15 2000-09-05 3M Innovative Properties Company Thermal transfer element for forming multilayer devices
US6758932B2 (en) * 2001-02-02 2004-07-06 Fuji Photo Film Co., Ltd. Multicolor image forming material and method for forming multicolor image
DE602004011257T2 (de) 2003-11-18 2009-01-08 3M Innovative Properties Co., St. Paul Elektrolumineszenzbauelemente und verfahren zur herstellung von elektrolumineszenzbauelementen mit einem farbwandlungselement
US20050123850A1 (en) * 2003-12-09 2005-06-09 3M Innovative Properties Company Thermal transfer of light-emitting dendrimers
WO2005071039A1 (ja) * 2004-01-26 2005-08-04 Kyocera Corporation 波長変換器、発光装置、波長変換器の製造方法および発光装置の製造方法
KR20060017414A (ko) * 2004-08-20 2006-02-23 삼성에스디아이 주식회사 유기 전계 발광 소자의 제조 방법
US7462502B2 (en) 2004-11-12 2008-12-09 Philips Lumileds Lighting Company, Llc Color control by alteration of wavelength converting element
DE102005018452A1 (de) 2005-04-20 2006-10-26 Degussa Ag Herstellung von Zinkoxid-Nanopartikeln und diese als UV-Schutzmittel enthaltende transparente Kunststoffgläser
US7294861B2 (en) * 2005-06-30 2007-11-13 3M Innovative Properties Company Phosphor tape article
US7285791B2 (en) * 2006-03-24 2007-10-23 Goldeneye, Inc. Wavelength conversion chip for use in solid-state lighting and method for making same
KR20090034412A (ko) * 2007-10-04 2009-04-08 삼성전자주식회사 발광 칩 및 이의 제조 방법
US20090321758A1 (en) * 2008-06-25 2009-12-31 Wen-Huang Liu Led with improved external light extraction efficiency
DE102008035524A1 (de) 2008-07-30 2010-02-04 Ibu-Tec Advanced Materials Ag Zinkoxid-Partikel, Zinkoxid-Pulver und Verwendung dieser

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005019874A (ja) * 2003-06-27 2005-01-20 Matsushita Electric Ind Co Ltd Led、ledチップ、ledモジュール、および照明装置
JP2009054891A (ja) * 2007-08-28 2009-03-12 Panasonic Electric Works Co Ltd 発光素子の製造方法
WO2009045924A1 (en) * 2007-10-01 2009-04-09 Intematix Corporation Light emitting devices with phosphor wavelength conversion and methods of fabrication thereof
WO2009131627A1 (en) * 2008-04-25 2009-10-29 Cree, Inc. Semiconductor light emitting devices with separated wavelength conversion materials and methods of forming the same
WO2010019887A1 (en) * 2008-08-14 2010-02-18 Brookhaven Science Associates Structured pillar electrodes

Also Published As

Publication number Publication date
DE102010044985A1 (de) 2012-03-15
EP2614537A1 (de) 2013-07-17
US20130292724A1 (en) 2013-11-07
CN103098244B (zh) 2016-03-02
US8932888B2 (en) 2015-01-13
JP5864579B2 (ja) 2016-02-17
CN103098244A (zh) 2013-05-08
DE102010044985B4 (de) 2022-02-03
WO2012032052A1 (de) 2012-03-15
KR20130052022A (ko) 2013-05-21

Similar Documents

Publication Publication Date Title
JP5864579B2 (ja) オプトエレクトロニクス半導体チップ上に変換材を被着する方法
TWI396299B (zh) 薄膜發光二極體晶片及製造薄膜發光二極體晶片之方法
TWI358840B (en) Semiconductor and method of manufacturing semicond
JP2015527702A (ja) バリア箔を分割するための方法およびシステム
US20060049396A1 (en) Sealing of electronic device using absorbing layer for glue line
JP6371201B2 (ja) 発光モジュール及びそれを用いた発光装置
US9142728B2 (en) Semiconductor light emitting device and method for manufacturing the same
JP2014532271A (ja) 有機エレクトロニクスデバイスの封止部、有機エレクトロニクスデバイス、および有機エレクトロニクスデバイスを製造する方法
JP5676848B2 (ja) ホットメルト型部材及び有機el表示パネル
US20070216300A1 (en) Organic opto-electronic device with environmentally protective barrier
JP2007220647A (ja) 有機電界発光表示装置及びその製造方法
TW201127773A (en) Methods for forming fritted cover sheets with masks and glass packages comprising the same
JP2007305703A (ja) 発光装置
JP2010509752A (ja) 反射エッジを備える波長変換要素
CN109301042B (zh) 一种垂直结构led芯片及其制作方法
JP2018514950A (ja) 光電子部品を作成する方法、および表面実装可能な光電子部品
KR101997296B1 (ko) 자외광 생성용 타겟, 전자선 여기 자외광원 및 자외광 생성용 타겟의 제조 방법
JP2008084599A (ja) 有機el発光装置、及び有機el発光装置の製造方法
JP2004247654A (ja) 酸化物半導体発光素子およびその製造方法ならびに酸化物半導体発光素子を用いた半導体発光装置
EP2579295A4 (en) ULTRAVIOLET IRRADIATION DEVICE
TW201501346A (zh) SiC材料的製造方法及SiC材料積層體
CN111554781B (zh) 磷光体施加前后发光器件的单个化
WO2015129892A1 (ja) 有機エレクトロルミネッセンス素子の製造方法と製造装置
RU2525147C2 (ru) Способ производства структурированного органического светодиода
KR102204172B1 (ko) 발열체 냉각용 열복사체 및 그 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140203

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140417

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150113

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151224

R150 Certificate of patent or registration of utility model

Ref document number: 5864579

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees