JP2013531372A - ダメージのない接合形成方法 - Google Patents

ダメージのない接合形成方法 Download PDF

Info

Publication number
JP2013531372A
JP2013531372A JP2013513244A JP2013513244A JP2013531372A JP 2013531372 A JP2013531372 A JP 2013531372A JP 2013513244 A JP2013513244 A JP 2013513244A JP 2013513244 A JP2013513244 A JP 2013513244A JP 2013531372 A JP2013531372 A JP 2013531372A
Authority
JP
Japan
Prior art keywords
workpiece
doping method
dopant
depth
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2013513244A
Other languages
English (en)
Inventor
アール ヘイティム クリストファー
ゴデ ルドヴィック
Original Assignee
ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド filed Critical ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド
Publication of JP2013531372A publication Critical patent/JP2013531372A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Plasma & Fusion (AREA)
  • Physical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Plasma Technology (AREA)

Abstract

本ドーピング方法の実施態様は、接合の形成を改善するために、用いることができる。ヘリウム又は別の希ガスのような注入種をワークピース内の第１の深さ（２０４）にまで注入する。ドーパントをワークピースの表面上に堆積する。アニール中にドーパントは第１の深さにまで拡散する。希ガスイオンは、注入中に、ワークピースを少なくとも部分的にアモルファス化することができる。注入及び堆積処理は、真空を破壊しないで、ドーピングシステム内で行なうことができる。

Description

本発明は、接合形成に関し、特に、堆積の前にイオン注入を用いる接合形成に関する。
イオン注入は、導電率を変える不純物をワークピースに導入するための標準的な技術である。所望の不純物材料はイオン源内でイオン化され、イオンは加速されて所定のエネルギーのイオンビームを形成し、そのイオンビームはワークピースの表面に向けられる。イオンビーム内のエネルギーイオンはワークピース材料の大部分に入り込み、ワークピース材料の結晶格子に埋め込まれて、所望の導電率の領域を形成する。
シリコンのワークピースでは、通常、１つのシリコン原子が、４つの隣接するシリコン原子に、四面体的に結合されて、ワークピース全体に秩序だった格子を形成する。これはダイヤモンド立方晶結晶構造と呼ぶことができる。対照的に、このような秩序はアモルファスシリコンには存在しない。その代わりに、アモルファスシリコンのシリコン原子はランダムネットワークを形成し、そのシリコン原子は、４つの他のシリコン原子に四面体的に結合されない。実際上、いくつかのシリコン原子はダングリングボンドを有する。
プレアモルファス化注入（ＰＡＩ）のようなアモルファス化注入が、ワークピースの結晶格子をアモルファス化するために用いられている。アモルファス化注入の前に、ワークピースは、通常、四面体的に結合される結晶構造のような長距離秩序の結晶格子を有する。この秩序だった結晶格子は、注入イオンを、結晶格子又は実質上、結晶格子の原子間のチャネルを経て移動させることができる。ワークピースをアモルファス化することにより、ワークピースが長距離秩序を欠くため、その後の注入中のドーパントのチャネリングを阻止するか又は低減させることができる。従って、イオンがワークピース内により深く進まないため、ドーパントの注入プロファイルはより浅くすることができる。
ダメージがなく、高度に活性化された急峻な電気接合を形成することは、半導体デバイスがスケールダウンされるので、より困難になっている。これは、特に、極めて薄いシリコン・オン・インシュレータ(ETSOI)はFinFetデバイスに当てはまる。堆積システム及び拡散炉が用いられているも、ドーパントをデバイス内に正確な深さにまで拡散制御することは、困難である。従って、正確な注入の改善方法、特に、改善された接合形成に対する技術ニーズがある。
本発明の第１の態様によれば、ドーピング方法が提供される。このドーピング方法は、希ガスをワークピース内の第１の深さまで注入するステップを含む。次に、ドーパントをワークピースの表面上に堆積する。そして、ドーパントが第１の深さにまで拡散するように、ワークピースをアニールする。
本発明の第２の態様によれば、ドーピング方法が提供される。このドーピング方法は、希ガスをワークピースの複数の非平坦表面に第１の深さにまで注入するステップを含む。次に、ドーパントを複数の非平坦表面上に堆積する。そして、ドーパントが複数の非平坦表面の第１の深さにまで拡散するように、ワークピースをアニールする。
本発明の第３の態様によれば、ドーピング方法が提供される。このドーピング方法は、ワークピースをプロセスチャンバー内に置くステップを含む。真空をプロセスチャンバー内に形成する。希ガスのプラズマをプロセスチャンバー内に形成する。希ガスイオンをワークピース内の第１の深さにまで注入する。プロセスチャンバーをドーパント種で満たし、
ドーパント種をワークピースの上に堆積する。ワークピースをプロセスチャンバーから移動させ、真空を破壊する。ドーパントがワークピースの第１の深さにまで拡散するように、ワークピースをアニールする。
本発明をより良く理解するために、以下に、添付の図面を参照して説明する。
プラズマドーピングシステムのブロック図である。 ワークピースにドーピングする第１の実施形態を例示する側断面図である。 ワークピースにドーピングする第１の実施形態を例示する側断面図である。 ワークピースにドーピングする第１の実施形態を例示する側断面図である。 ワークピースにドーピングする第１の実施形態を例示する側断面図である。 ワークピースにドーピングする第２の実施形態を例示する側断面図である。 ワークピースにドーピングする第２の実施形態を例示する側断面図である。 ワークピースにドーピングする第２の実施形態を例示する側断面図である。 ワークピースにドーピングする第２の実施形態を例示する側断面図である。 ワークピースにドーピングする第３の実施形態を例示するブロック図である。 ワークピースにドーピングする第３の実施形態を例示するブロック図である。 ワークピースにドーピングする第３の実施形態を例示するブロック図である。 ワークピースにドーピングする第３の実施形態を例示するブロック図である。
このプロセスの実施形態を、本明細書では、プラズマドーピングのイオン注入装置に関連して説明する。しかしながら、これらの実施形態は、半導体製造に含まれる他のシステム及びプロセスと共に、又は、注入もしくは堆積を用いる他のシステムと共に、用いることができる。例えば、代替の実施形態では、ビームラインイオン注入装置を堆積システムと共に用いる。従って、本発明は、以下に説明する特定の実施形態に限定されない。
図１を参照するに、プラズマドーピングシステム１００は、密閉容積１０３を画定するプロセスチャンバ１０２を含む。ロードロック１０７がプロセスチャンバ１０２に接続される。ロードロック１０７は、ワークピース１０５がチャンバ内にあるときに、真空にポンプダウンするか又は大気に排気することができる。プロセスチャンバ１０２又はワークピース１０５は、ロードロック１０７内における温度調節システムにより、冷却し又は加熱することができる。プロセスチャンバ１０２内には、ワークピース１０５を支持するために、プラテン１０４を位置付けることができる。プラテン１０４も、温度調節システムにより、冷却し又は加熱することができる。従って、いくつかの実施形態では、プラズマドーピングシステム１００は、イオンのホット又はコールド注入を含むことができる。一例では、ワークピース１０５は、直径が３００ｍｍのシリコンウエーハのようなディスク状の半導体ウエーハとすることができる。しかしながら、ワークピース１０５はシリコンウエーハに限定されない。ワークピース１０５は、静電力又は機械力により、プラテン１０４の平坦面にクランプすることができる。一実施形態では、プラテン１０４は、ワークピース１０５への接続を行うための導電ピンを含むことができる。
プラズマドーピングシステム１００は、さらに、プロセスチャンバ１０２内の注入ガスからプラズマ１０６を生成するように構成されたプラズマ発生源１０１を含む。プラズマ発生源１０１は、ＲＦ源又は当業者に知られた他の源とすることができる。プラテン１０４にはバイアスをかけるのがよい。このバイアスは、ＤＣ又はＲＦ電源により供給することができる。プラズマドーピングシステム１００は、さらに、遮蔽リング、ファラデーセンサ又は他のコンポーネントを含むことができる。いくつかの実施形態では、プラズマドーピングシステム１００は、クラスターツールの一部とするか、又は、単一のプラズマドーピングシステム１００内に動作的にリンクされる複数のプロセスチャンバ１０２の一部とする。従って、多数のプロセスチャンバ１０２を真空中でリンクさせることができる。これらの実施形態では、いくつかのプロセスチャンバ１０２は、他のプロセスチャンバ１０２が堆積処理している間に、イオン注入することができる。
動作中、プラズマ発生源１０１は、プロセスチャンバ１０２内にプラズマ１０６を生成するように構成される。一実施形態では、プラズマ発生源１０１は、少なくとも１つのＲＦアンテナでＲＦ電流を共振させて、振動磁界を生成するＲＦ源とする。振動磁界は、プロセスチャンバ１０２内にＲＦ電流を誘起する。プロセスチャンバ１０２内のＲＦ電流は、注入ガスを励起しイオン化してプラズマ１０６を生成する。プラテン１０４、及び、ひいては、ワークピース１０５に与えられるバイアスは、バイアスパルスのオン期間中、プラズマ１０６からワークピース１０５の方へイオンを加速する。プラテンのパルス状信号の周波数及び／又はパルスのデューティサイクルは、所望の線量率を供給するように、選択することができる。プラテンのパルス状信号の振幅は、所望のエネルギーを供給するように、選択することができる。他の全てのパラメータが同じとすると、エネルギーが大きくなればなるほど、注入深さは大きくなる。
上述したように、シリコンは、典型的には結晶構造であり、各シリコン原子は、４つの隣接するシリコン原子に四面体的に結合されている。イオン注入は、シリコン中にアモルファス構造を形成するのに用いることができる。一例では、部分的に又は全体的にアモルファス化される結晶構造は、ＰＡＩを用いて形成することができる。ワークピースのこの結晶構造にヘリウムのような原子又はイオンを照射することにより、シリコンの結晶構造を変えることができる。アモルファス結晶構造は、長距離秩序に欠け、ダングリングボンドを有するいくつかの原子を含む。この結晶格子は長距離秩序に欠けるため、結晶格子内のチャネルは存在しない。従って、イオンは、ワークピースの結晶格子間を通ることができない。
ＰＡＩは、チャネリングの問題を除去するも、他の問題を引き起こす。イオン、特に、ゲルマニウム及びシリコンのようなより重い種、の注入は、エンドオブレンジ（ＥＯＲ）に残留ダメージを引き起こす。エンドオブレンジは、注入されたイオンが達するワークピース内の最も低い深さの所である。これらのＥＯＲ欠陥は、後に、ＣＭＯＳトランジスタに漏損をまねく。極浅接合はまた、目標温度の近くでミリ秒（ＭＳ）の熱割当量を可能にするアニーリング技術を必要とする。ＭＳアニールの２つの欠点は、より重いイオン種による注入ダメージ、特に、上記のＥＯＲ欠陥を完全に除くことができないことと、デバイス内にオーバラップキャパシタンス問題を引き起こす、ドーパントの横方向拡散がないこととである。
ヘリウムの注入は、イオンのチャネリングを防ぐだけでなく、ミリ秒（ＭＳ）アニールも可能にする。ヘリウムの注入は、イオンのチャネリングを防ぐように、ワークピースを部分的に又は全体的にアモルファス化することができる。さらに、ヘリウムの注入によって、アニール後に、残留ダメージがなくなるか、又は、低減することが分かった。ヘリウムＰＡＩはまた、固相エピタキシー（ＳＰＥ）アニール又はＭＳアニールで、完全に修復する。さらに、残留ダメージがないため、ヘリウムＰＡＩはまた、ゲルマニウムＰＡＩとは違って、実質的な漏損を引き起こさない。
さらに、ヘリウム注入後のアニール処理中に、ホウ素、ヒ素、リンなどのような、いくつかの注入ドーパントイオンは、ヘリウムの注入により生成された元のアモルファス結晶界面へ移行する。テストの結果、これらの注入イオンは、元のアモルファス結晶界面を通り越して拡散することはなく、その代わりに、この界面で停止することが分かった。この移行現象は、ヘリウムに、接合深さ（Ｘｊ）及び／又は横方向拡散（Ｙｊ）を調整する能力を与える。従って、ヘリウムＰＡＩは、横方向拡散に関連する問題を克服することにより、ＭＳアニールを可能にする。本明細書では、ヘリウムを特に挙げたが、希ガスのような他の種も同じ効果を有する。
図２〜５は、ワークピースをドーピングする第１の実施形態を例示する側断面図である。図２では、ワークピース１０５は、表面に酸化物被覆２００を有する。アルゴン又は他の何らかの希ガスのようなスパッタリング種２０１は、酸化物層２００をワークピース１０５から除去するために用いる。もちろん、酸化物層２００はまた、注入前に除去しないか、又は、存在しないこともある。代替の実施形態では、プラズマエッチ、又は、湿式ストリップステップが、酸化物層２００を除去するために用いられる。
図３では、注入種２０２を用いてＰＡＩを実施する。注入種２０２は、ヘリウム、別の希ガス、又は当業者に知られた別のＰＡＩ種とすることができる。注入種２０２は、ワークピース１０５内の第１の深さ２０４（図３に点線により表す）にまで注入する。これは、第１の深さ２０４とワークピース１０５の表面との間にアモルファス化領域２０３を形成する。ある特定の例では、ＰＡＩのドーズ又はエネルギーは、ＰＡＩがワークピース１０５を完全にはアモルファス化しないように、設定される。むしろ、ＰＡＩは、ワークピース１０５を部分的にアモルファス化するに過ぎない。部分的なアモルファス化は、結晶構造内にアモルファス化のポケット（pockets of amorphization）をもたらす。従って、ある領域はアモルファス化されるが、隣接領域は、結晶質のままであり、ワークピース１０５の結晶格子内の結合がすべて壊れるとは限らない。
図４では、ドーパント２０５をワークピース１０５上に堆積する。このドーパントは、例えば、ホウ素、リン、ヒ素、ゲルマニウム、炭素又は当業者に知られた他のドーパントを含む原子種又は分子種とすることができる。図５では、ワークピース１０５をアニールし、ドーパント２０５は第１の深さ２０４のまで拡散する。これは、アモルファス化領域２０３と同じ領域にドープ領域２０６（図５で陰影により例示する）を形成する。特定の実施形態では、ミリ秒（ＭＳ）アニールが行われる。
ＰＡＩは、ドーパント２０５の拡散を制御するために用いられる。ドーパント２０５は、第１の深さ２０４におけるアモルファス−結晶界面まで拡散するに過ぎない。ＰＡＩ用にヘリウム又は他の希ガスの使用はまた、注入ダメージを低減させ、ＭＳアニールの使用を可能にする。ヘリウム又は他の希ガスはまた、活性化を高め、アニール中のＸｊ及びＹｊの制御を可能にする。
図６〜９は、ワークピースにドーピングする第２の実施形態を例示する側断面図である。図２のワークピース１０５は、平坦であったが、図６のワークピース１０５は、非平坦である。ワークピース１０５は、例えば、FinFet、一連のトレンチ、又は何らかの三次元デバイスとすることができる。図６〜９に例示した以外の他の三次元又は非平坦構造も可能である。
図６では、ワークピース１０５は、表面に酸化物被覆２００を有する。アルゴン又は他の何らかの希ガスのようなスパッタリング種２０１が、酸化物層２００をワークピース１０５から除去するために用いられる。もちろん、酸化物層２００は、注入前に除去しないか、又は、存在しないこともある。代替の実施形態では、プラズマエッチ、又は、湿式ストリップステップが、酸化物層２００を除去するために、用いられる。
図７では、注入種２０２を用いてＰＡＩを実施する。注入種２０２は、ヘリウム、別の希ガス、又は当業者に知られた別のＰＡＩ種とすることができる。注入種２０２は、ワークピース１０５内の第１の深さ２０４（図７に点線により表す）にまで注入する。これは、第１の深さ２０４とワークピース１０５の表面との間にアモルファス化領域２０３を形成する。図７に例示するように、第１の深さ２０４は、ワークピース１０５の輪郭をたどる。第１の深さ２０４は、このワークピース１０５の輪郭にかかわらず、一様な深さとすることができる。一様な深さとするために、注入種２０２の角度分布を制御することができる。第２に、アモルファス化領域２０３は、平坦ではない領域がもっと平坦に又は一様になるように、時間をかけて飽和させることができる。第３に、アモルファス化領域２０３を形成する注入処理は、一様な深さが達成されるまで、続行することができる。一旦、ワークピース１０５の結晶構造のある部分までアモルファス化されると、アモルファス化を継続しても、その後の結果に何ら影響を及ぼすことはない。ある特定の例では、ＰＡＩのドーズ又はエネルギーは、ＰＡＩがワークピース１０５を完全にはアモルファス化しないように、設定される。むしろ、ＰＡＩは、ワークピース１０５を部分的にアモルファス化するに過ぎない。
図８では、ドーパント２０５をワークピース１０５上に堆積する。このドーパントは、例えば、ホウ素、リン、ヒ素、ゲルマニウム、炭素又は当業者に知られた他のドーパントを含む原子種又は分子種とすることができる。ドーパント２０５は、ワークピース１０５の輪郭にかかわらず、一様に堆積される。低密度のプラズマ又はプラズマシース工学は、ワークピース１０５の種々の表面上に、一様に堆積するのに用いることができる。プラズマシース工学は、イオン、原子又は分子を指向させるか、又は集束させるために、アパーチャーを有する絶縁プレート又はバイアスプレートを用いる。このプレートは、プラズマシース内の電界を変更し、プラズマとプラズマシースとの間の境界の形状を制御する。
図９では、ワークピース１０５をアニールし、ドーパント２０５は第１の深さ２０４へ拡散する。これは、アモルファス化領域２０３と同じ領域にドープ領域２０６（図９で陰影により例示する）を形成する。特定の実施形態では、ミリ秒（ＭＳ）アニールが行われる。
図６〜９の実施形態は、平坦ではない表面上に一様なドーピングを可能にする。注入種２０２を用いるＰＡＩは、接合深さを画定するために、用いることができる。それに続くアニールは活性化することであり、ドーパント２０５を打ち込む。
図１０〜１３は、ワークピースにドーピングする第３の実施形態を例示するブロック図である。図１０〜１３の実施形態では、平坦又は非平坦とすることができる、ワークピース１０５は、真空を破壊しないで処理することができる。一例では、ワークピース１０５は、真空を破壊しないで、プロセスチャンバー１０２又はロードロック１０７の中にとどめることができる。特定の実施形態では、ワークピース１０５は、プロセスチャンバー１０２内の種を変えるときに、ロードロック１０７へ移動させる。
図１０では、ワークピース１０５をプロセスチャンバー１０２の中に置く。ワークピース１０５は、ロボット操作システムを用いてプラテン１０４の上に載せることができる。ワークピース１０５をプロセスチャンバー１０２の中に置く前に又は後に、真空を形成することができる。
図１１では、ヘリウム又は別の希ガスのような注入種２０２のプラズマを形成する。一例では、ワークピース１０５及びプラテン１０４にバイアスをかけて、注入種２０２をワークピース１０５の中の特定の深さにまで注入する。図１２では、ドーパント２０５のようなドーパント種がプロセスチャンバー１０２を満たす。ドーパント２０５は、例えば、リン、ヒ素、ゲルマニウム、炭素又はホウ素とすることができる。ワークピース１０５は、注入種２０２をドーパント２０５に取り替えたときに、プロセスチャンバー１０２からロードロック１０７へ移すことができる。ドーパント２０５はワークピース１０５の上に堆積される。この堆積中には、ワークピース１０５及びプラテン１０４にバイアスをかけることができない。
図１３では、ドーパント２０５を取り出す。ワークピース１０５はプロセスチャンバー１０２からロードロック１０７へ移す。次いで、真空を破壊し、ワークピース１０５をプラズマドーピングシステム１００から取り出すことができる。別の例では、ワークピース１０５は、ドーパント２０５が存在する間に、真空下でロードロック１０７へ移すことができる。その後、ワークピース１０５は、堆積されるドーパント２０５がワークピース１０５の中の特定の深さにまで拡散するように、アニールすることができる。例えば、ＭＳアニールを用いることができる。代替の実施形態では、図１０〜１３に例示するステップに対し、多数のプロセスチャンバー１０２を、真空を破壊しないで、用いることができる。
代替の実施形態では、プラズマドーピングシステム１００は、酸化物被覆をワークピース１０５から除去するために、用いることができる。プラズマドーピングシステム１００は、例えばアルゴンのプラズマを形成することができ、そのプラズマはワークピース１０５をスパッタするために用いる。これはまた、ワークピース１０５の周囲の真空を破壊しないで行なうことができる。一例では、ワークピース１０５は、スパッタリング後であるが、注入種２０２がプロセスチャンバー１０２を満たす前に、ロードロック１０７へ移すことができる。別の例では、ワークピース１０５は、スパッタリング後であり、注入種２０２がプロセスチャンバー１０２を満たしている間に、プラテン１０４の上にとどめる。
処理中に真空を破壊しないことにより、ワークピース１０５上の酸化物層の成長は阻止されるか又は低減される。ワークピース１０５の表面上の酸化物層を除去するスパッタリングステップは、ワークピース１０５が真空環境の中にある場合には、酸化物の成長が最小限に抑えられるため、回避することができる。別の例では、最初の酸化物層をスパッタしてワークピース１０５から取り去り、プラズマドーピングシステム１００内の真空によって、その後の酸化成長を阻止する。従って、多数のスパッタリングステップの使用を避けることができる。
本発明は、本明細書に記載した特定の実施形態による範囲に限定すべきではない。実際に、本明細書に記載した実施形態に加えて、本発明の他の様々な実施形態及び変更は、前述の記載及び添付図面から当業者には明らかであろう。従って、そのような他の実施形態及び変更は、本発明の範囲内に入ることを意図している。さらに、本発明は、特定の目的のため、特定の環境で、特定の実施のコンテキストで、本明細書に記載したけれども、当業者は、その有用性がそれらに限定されず、本発明が、任意の数の目的のため、任意の数の環境で、有用に実施することができることを理解するであろう。従って、以下に記載の特許請求の範囲は、本明細書に記載されているように、本発明の全容及び精神に鑑みて解釈すべきである。

Claims (20)

  1. ドーピング方法であって、
    希ガスをワークピース内の第１の深さにまで注入するステップと、
    ドーパントを前記ワークピースの表面の上に堆積するステップと、
    前記ワークピースをアニールするステップであって、前記ドーパントは前記第１の深さにまで拡散するステップと、を有するドーピング方法。
  2. 前記注入ステップは、前記ワークピースの結晶格子をアモルファス化する、請求項１に記載のドーピング方法。
  3. 前記ワークピースは前記表面の上に酸化物被覆を有し、
    前記注入ステップの前に、前記酸化物被覆を前記表面から除去するステップを、さらに有する、請求項１に記載のドーピング方法。
  4. 前記除去ステップは、アルゴンでスパッタリングするステップを有する、請求項３に記載のドーピング方法。
  5. 前記ドーパントは、ホウ素、リン、ヒ素、ゲルマニウム及び炭素から成る群から選択される、請求項１に記載のドーピング方法。
  6. 前記アニールステップは、ミリ秒アニールを含む、請求項１に記載の方法。
  7. ドーピング方法であって、
    希ガスをワークピースの複数の非平坦表面に第１の深さにまで注入するステップと、
    ドーパントを前記複数の非平坦表面の上に堆積するステップと、
    前記ワークピースをアニールするステップであって、前記ドーパントは前記複数の非平坦表面の前記第１の深さにまで拡散するステップと、を有するドーピング方法。
  8. 前記注入ステップは、前記ワークピースの結晶格子をアモルファス化する、請求項７に記載のドーピング方法。
  9. 前記ワークピースは前記複数の非平坦表面の上に酸化物被覆を有し、
    前記注入ステップの前に、前記酸化物被覆を前記複数の非平坦表面から除去するステップを、さらに有する、請求項７に記載のドーピング方法。
  10. 前記除去ステップは、アルゴンでスパッタリングするステップを有する、請求項９に記載のドーピング方法。
  11. 前記ドーパントは、ホウ素、リン、ヒ素、ゲルマニウム及び炭素から成る群から選択される、請求項７に記載のドーピング方法。
  12. 前記アニールステップは、ミリ秒アニールを含む、請求項７に記載の方法。
  13. ドーピング方法であって、
    ワークピースをプロセスチャンバー内に置くステップと、
    真空を前記プロセスチャンバー内に形成するステップと、
    希ガスのプラズマを前記プロセスチャンバー内に形成するステップと、
    希ガスイオンを前記ワークピースに第１の深さにまで注入するステップと、
    前記プロセスチャンバーをドーパント種で満たすステップと、
    前記ドーパント種を前記ワークピースの上に堆積するステップと、
    前記ワークピースを前記プロセスチャンバーから移動させ、前記真空を破壊するステップと、
    前記ワークピースをアニールするステップであって、前記ドーパント種は前記ワークピースの前記第１の深さにまで拡散するステップと、を有するドーピング方法。
  14. 前記プロセスチャンバーを前記ドーパント種で満たすステップの前に、前記真空下で、前記ワークピースをロードロックへ移すステップを、さらに有する、請求項１３に記載のドーピング方法。
  15. 前記注入ステップは、前記ワークピースの結晶格子をアモルファス化する、請求項１３に記載のドーピング方法。
  16. 前記ワークピースは酸化物被覆を有し、
    前記注入ステップの前に、前記酸化物被覆を前記ワークピースから除去するステップを、さらに有する、請求項１３に記載のドーピング方法。
  17. 前記除去ステップは、アルゴンでスパッタリングするステップを有する、請求項１６に記載のドーピング方法。
  18. 前記ドーパントは、ホウ素、リン、ヒ素、ゲルマニウム及び炭素から成る群から選択される、請求項１３に記載のドーピング方法。
  19. 前記アニールステップは、ミリ秒アニールを含む、請求項１３に記載のドーピング方法。
  20. 前記真空を形成するステップは、前記ワークピースを前記プロセスチャンバー内に置くステップの前に生じる、請求項１３に記載のドーピング方法。
JP2013513244A 2010-06-02 2011-05-26 ダメージのない接合形成方法 Withdrawn JP2013531372A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/792,190 2010-06-02
US12/792,190 US20110300696A1 (en) 2010-06-02 2010-06-02 Method for damage-free junction formation
PCT/US2011/038219 WO2011153074A1 (en) 2010-06-02 2011-05-26 Method for damage-free junction formation

Publications (1)

Publication Number Publication Date
JP2013531372A true JP2013531372A (ja) 2013-08-01

Family

ID=44514193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013513244A Withdrawn JP2013531372A (ja) 2010-06-02 2011-05-26 ダメージのない接合形成方法

Country Status (6)

Country Link
US (1) US20110300696A1 (ja)
JP (1) JP2013531372A (ja)
KR (1) KR20130115097A (ja)
CN (1) CN102918631A (ja)
TW (1) TW201203375A (ja)
WO (1) WO2011153074A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019504493A (ja) * 2015-12-22 2019-02-14 ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド 基板の中へのドーパントの拡散の損傷のない増強

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016122769A (ja) * 2014-12-25 2016-07-07 東京エレクトロン株式会社 ドーピング方法および半導体素子の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200423185A (en) * 2003-02-19 2004-11-01 Matsushita Electric Ind Co Ltd Method of introducing impurity
US7010388B2 (en) * 2003-05-22 2006-03-07 Axcelis Technologies, Inc. Work-piece treatment system having load lock and buffer
US7501332B2 (en) * 2004-04-05 2009-03-10 Kabushiki Kaisha Toshiba Doping method and manufacturing method for a semiconductor device
US20090140174A1 (en) * 2005-03-30 2009-06-04 Panasonic Corporation Impurity Introducing Apparatus and Impurity Introducing Method
DE102006015086B4 (de) * 2006-03-31 2010-07-01 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung äußerst flacher Übergänge mit hoher Qualität durch eine Kombination einer Festphasenepitaxie und einer Laserausheizung
US20090227096A1 (en) * 2008-03-07 2009-09-10 Varian Semiconductor Equipment Associates, Inc. Method Of Forming A Retrograde Material Profile Using Ion Implantation
US8138567B2 (en) * 2008-04-18 2012-03-20 Invisage Technologies, Inc. Materials, fabrication equipment, and methods for stable, sensitive photodetectors and image sensors made therefrom
US8372735B2 (en) * 2008-08-14 2013-02-12 Varian Semiconductor Equipment Associates, Inc. USJ techniques with helium-treated substrates

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019504493A (ja) * 2015-12-22 2019-02-14 ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド 基板の中へのドーパントの拡散の損傷のない増強

Also Published As

Publication number Publication date
KR20130115097A (ko) 2013-10-21
TW201203375A (en) 2012-01-16
WO2011153074A1 (en) 2011-12-08
CN102918631A (zh) 2013-02-06
US20110300696A1 (en) 2011-12-08

Similar Documents

Publication Publication Date Title
KR101492533B1 (ko) 얕은 접합을 형성하기 위한 기술
US8598025B2 (en) Doping of planar or three-dimensional structures at elevated temperatures
KR101626079B1 (ko) 비-평면 기판 표면을 갖는 기판을 처리하기 위한 방법
US20090227096A1 (en) Method Of Forming A Retrograde Material Profile Using Ion Implantation
TWI469368B (zh) 在太陽能電池製造中供固態磊晶成長之直流電離子注入
KR20160110507A (ko) 좁은 반도체 구조체들의 이온 주입을 위한 기술들
WO2008042647A2 (en) Technique for improved damage control in a plasma doping (plad) ion implantation
TWI524391B (zh) 改善ｐ３ｉ腔室中共形摻雜之方法
JP4275753B2 (ja) イオン注入法
JP2012505550A (ja) 分子イオンのイオン注入技術
US7105427B1 (en) Method for shallow dopant distribution
JP2013531372A (ja) ダメージのない接合形成方法
US20100112788A1 (en) Method to reduce surface damage and defects
WO2012040472A1 (en) Controlling laser annealed junction depth by implant modification
US7622372B1 (en) Method for shallow dopant distribution
JP6303321B2 (ja) 貼り合わせウェーハの製造方法および貼り合わせウェーハ
CN112885716B (zh) 半导体结构的形成方法
KR101503000B1 (ko) 스트레인이 완화된 실리콘-게르마늄 버퍼층의 제조방법 및 이에 의하여 제조된 실리콘-게르마늄 버퍼층
JP2017045886A (ja) Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
US9437432B1 (en) Self-compensating oxide layer
JPH06151348A (ja) 半導体装置の製造方法
JPH03270222A (ja) 半導体へのイオン注入方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140805