JP2013247155A - 積層トランス - Google Patents

Abstract

【課題】コストアップを伴うことなく漏れインダクタンスが極めて低い積層トランスを提供する。
【解決手段】ＤＣ−ＤＣコンバーター１を構成する積層トランス１０ｂであって、平面形状が環状に形成された層状導電体からなる一次コイル層１１と二次コイル層１２とが絶縁体（１３，１４）を介して上下方向に積層されてなり、複数の一次コイル層、および複数の二次コイル層が上下方向で接続されて、一次コイル２１と二次コイル２２とが形成され、一次コイルは、積層構造の最上層と最下層のそれぞれに配置された一次コイル層（Ｌ１，Ｌ１０）を含み、二次コイルは、センタータップ２５を備えて二組のコイル（２２Ａ，２２Ｂ）に分割されているとともに、一組の二次コイルは上下で連続する所定層数分の二次コイル層からなり、二組の二次コイル層は、少なくとも１層以上の一次コイル層（Ｌ４，Ｌ５，Ｌ７）を挟んで対面するように配置されている。
【選択図】図５

Description

この発明は、積層トランスに関し、特に、小型大出力のＤＣ−ＤＣコンバーターに用いるのに適した積層トランスに関する。

近年の電子機器に対するさらなる小型化への要求は、その電子機器に組み込まれる各種電子回路部品を可能な限り小型化することへの要求でもある。特に、電子機器の電源となるＤＣ−ＤＣコンバーターは、比較的大型の電子部品であるトランスが必須であることから、このＤＣ−ＤＣコンバーターを小型化することが電子機器の小型化に大きく寄与する。換言すれば、ＤＣ−ＤＣコンバーターを構成するトランスを可能な限り小型にすることが必要である。具体的には、一般的なトランスは、コアに導線を巻回した構造を有し、電子回路部品の基板に実装した際、その実装面に対する高さ方向のサイズが大きくなるため、トランスには、薄型化による小型化が特に要求される。

そして、薄型化を達成するために一般的なトランスとは異なる構造を備えたトランスが積層トランスである。周知のごとく、積層トランスは、平面形状が環状となる層状の導電体（銅箔、銅板など）を絶縁体を介して複数層重ねた積層構造を備えている。そして、１層分の層状導体（以下、コイル層）がコイルにおける１巻き分の導線に対応し、積層構造中の適宜なコイル層同士がスルーホールなどのビアを介して接続されることで、トランスを構成する一次コイルと二次コイルとが形成されている（例えば、特許文献１参照）。

特開昭６１−７５５１０号公報

ＤＣ−ＤＣコンバーターは、近年の高密度実装技術の進歩により、さらなる小型化とともに大出力化も進んでいる。例えば、多層基板を用いた高密度実装技術により、１／８Ｂｒｉｃｋのサイズで数１００Ｗの出力が可能なＤＣ−ＤＣコンバーターも実現している。このような、極めて小型でありながら、大電力を扱うＤＣ−ＤＣコンバーターでは、二次側同期整流回路を構成するＦＥＴのドレイン、ソース間の電圧Ｖｄｓが高めに設定される。場合によっては、ほぼ定格に近い電圧で駆動させる必要性も生じる。

そして、トランスにおける一次側と二次側のコイルとには、漏れインダクタンスが必ず存在するため、この漏れインダクタンスに起因するスパイクノイズがＦＥＴに印加され、設計上はともかく、現実的にはＶｄｓが定格を超えてしまう場合がある。すなわち、アバランシェ領域でＦＥＴを駆動させてしまう。もちろん、定常的にアバランシェ領域で駆動させない限り、ＦＥＴが故障する可能性は低い。しかし、その可能性は、ゼロではない。また、より現実的な問題としては、ＤＣ−ＤＣコンバーターが組み込まれる電子機器のメーカーが、ＤＣ−ＤＣコンバーターにおけるＦＥＴを厳密に定格以下で駆動させるように要求してくる、という問題がある。このような場合、ＤＣ−ＤＣコンバーターの製造を請け負う部品メーカーは、顧客である電子機器メーカーの要求に従わざるを得ない。

したがって、高出力型のＤＣ−ＤＣコンバーター用途の積層トランスには、従前の小型薄型のサイズを維持しつつ、高出力型のＤＣ−ＤＣコンバーターに要求される出力を確保し、その上で、ＦＥＴのＶｄｓが厳密に定格以下となるように漏れインダクタンスを極めて低くする必要がある。もちろん、積層トランスの性能を向上させるために、積層トランス単体の製造コストや、その積層トランスを用いたＤＣ−ＤＣコンバーターの製造コストが増加してしまっては実用上問題となる。

そこで、本発明は、漏れインダクタンスをより低減させて、小型大出力のＤＣ−ＤＣコンバーター用途に適した積層トランスを、コストアップを伴わずに提供することを目的としている。

上記目的を達成するための本発明は、一つの多層基板に一体的に形成されたＤＣ−ＤＣコンバーターを構成する電子部品として前記多層基板に実装される積層トランスであって、
一部が開放する環状の平面形状に形成された層状の導電体からなるコイル層が、絶縁体からなる層を介して上下方向に複数積層された積層構造を有し、
前記コイル層は、一次コイルに属する一次コイル層と、二次コイルに属する二次コイル層とに区別されて、複数の一次コイル層同士、および複数の二次コイル層同士が上下方向でビアを介して接続されて、前記一次コイルと前記二次コイルとが形成され、
前記一次コイルは、前記積層構造の最上層と最下層のそれぞれに配置された前記一次コイル層を含み、
前記二次コイルは、センタータップを備えて二組のコイルに分割されているとともに、一組の二次コイルは、上下で連続する所定の層数分の前記二次コイル層で構成され、
前記二組の二次コイルは、少なくとも１層以上の前記一次コイル層を挟んで対面するように配置されている、
ことを特徴とする積層トランスとしている。

また、前記最上層、および最下層のそれぞれに配置されている１層分の一次コイル層の下方、および上方に、それぞれ一組の前記二次コイル層が配置されている積層トランスとすることもできる。

前記コイル層の層数が前記多層基板の層数と一致しているととともに、当該コイル層が前記多層基板の配線として形成されている積層トランスとしてもよい。

前記最上層、および最下層の一次コイル層が、それぞれ、下方、および上方に配置されている他の一次コイル層と並列接続されている積層トランスとしてもよい。さらに、前記最上層と最下層の一次コイル層を除くその他のコイル層は厚さを同じとし、当該その他のコイル層が、前記最上層と最下層の一次コイル層よりも厚い積層トランスとすることもできる。そして、前記その他のコイル層の層数が前記多層基板の層数と一致しているととともに、当該その他のコイル層は、前記多層基板の配線として形成されている積層トランスとしてもよい。

本発明の積層トランスによれば、コストアップを伴わずに漏れインダクタンスを低減させることが可能であり、小型大出力のＤＣ−ＤＣコンバーター用途に好適とすることができる。なお、その他の効果については以下の記載で明らかにする。

積層トランスの概略を説明するための図である。 従来例に係る積層トランスの構造図である。 ＤＣ−ＤＣコンバーターにおける同期整流回路の一部を示す回路図である。 参考例に係る積層トランスの構造図である。 本発明の第１の実施例に係る積層トランスの構造図である。 本発明の第２の実施例に係る積層トランスの構造図である。 上記従来例に係る積層トランスと、上記第２の実施例に係る積層トランスの特性を比較するための図である。 本発明の第３の実施例に係る積層トランスの構造図である。 本発明の第４の実施例に係る積層トランスの構造図である。

＝＝＝本発明の対象＝＝＝
図１は、本発明の対象となる積層トランス１０の概略を説明するための図であり、図１（Ａ）は、その積層トランス１０を含んで構成されているＤＣ−ＤＣコンバーター１の概略構造を示す図である。ここに示したＤＣ−ＤＣコンバーター１は、１／８Ｂｒｉｃｋの多層基板を用いた出力１３０Ｗ（１２Ｖ／１１Ａ）のものである。この図１に示したように、ＤＣ−ＤＣコンバーター１は、多層基板２の表面に多数の電子部品３が実装されてなり、積層トランス１０は、その電子部品３の一つである。

積層トランス１０は、環状の平面形状を有する層状の導電体からなるコイル層１１１を絶縁体の層を介して複数積層させた構造であり、当該積層トランス１０が、多層基板２の表面に実装されている。あるいは、コイル層が多層基板２の表層や内層に形成されている配線として形成されて、多層基板２の構造の一部として内蔵されることで実装されていてもよい。なお、積層トランス１０を多層基板２に内蔵させる場合は、ＤＣ−ＤＣコンバーター１の厚さがより薄くなる、という利点がある。

図１（Ｂ）に、積層トランス１０における積層構造の概略を示した。ここでは、コイル層１１１の積層方向を縦（上下）方向としたときの積層トランス１０の縦断面図が示されており、（Ａ）におけるａ−ａ矢視断面に対応している。この（Ｂ）に示したように、積層トランス１０は、環状のコイル層１１１が、同様に環状の絶縁体の層１１２を介して積層された積層構造を備えるとともに、その積層構造の中空部分１５を縦貫しつつ、積層構造の外方を覆うフェライトコア１１３を備えている。また、互いに絶縁体１１２を介して積層されているコイル層１１１同士が適宜に層間接続されて、一次コイルと二次コイルが形成されている。なお、図１（Ａ）では、積層トランス１０におけるコイル層１１１の形状が理解し易いように、上下方向に２分割されるコア１１３の一方を取り外した状態を示した。

そして、従来の積層トランスも本発明の実施例に係る積層トランスも、図１（Ｂ）に示した積層トランス１０と同様の積層構造を基本としている。しかし、本発明の実施例に係る積層トランスでは、一次コイルとなるコイル層１１１と二次コイルとなるコイル層１１１との相対的な配置関係や、一次コイルを構成するコイル層１１１同士の接続構造などに特徴を有し、その特徴によって、漏れインダクタンスを、従来の積層トランスよりも低減させることに成功している。

＝＝＝従来例＝＝＝
まず、従来の積層トランスについて説明する。図２は、従来の積層トランス１０ｆの一例（従来例）の構造を示す図である。図２（Ａ）は、その積層トランス１０ｆの縦断面図であり、ここでは、説明を容易にするために、コアを省略して積層構造のみを示した。また、上下方向のサイズを誇張して示している。この図２（Ａ）に示したように、積層トランス１０ｆは、一次コイル２１を構成するコイル層（以下、一次コイル層）１１と、二次コイル２２を構成するコイル層（以下、二次コイル層）１２とが二種類の異なる絶縁体からなる層（基体１３、絶縁層１４）のいずれかを介して積層された構造を有している。ここでは、各層の種別を判別し易くするために、一次コイル層１１、二次コイル層１２、基体１３、および絶縁層１４を異なるハッチングによって示した。以下では、実装状態にある積層トランス１０ｆにおいて、外方に面する層を最上層として上下関係を規定することとし、一次、二次を問わず最上層にあるコイル層（１１、または１２）をＬ１とし、下方に向かってＬ２、Ｌ３、…と呼ぶこととする。

なお、図示した従来例に係る積層トランス１０ｆは、１０層の多層基板２に内蔵させる積層トランス１０ｆを想定しており、Ｌ１〜Ｌ１０のコイル層（１１，１２）は、多層基板１２の表層や内層の配線と同じ厚さとなっている。そして、多層基板２の積層構造をそのまま流用し、１層の基体１３の両面にその配線部材である銅箔、あるいは銅板によるコイル層（１１，１２）が形成された層構造を一組として、各組が絶縁層１４を介してさらに積層された積層構造となっている。基体１３としては、例えば、ガラスエポキシ樹脂であるＦＲ４などを使用することができる。絶縁層１４としては、所定の厚さのプリプレグを複数層積層することで形成することができる。

（Ｂ）は、積層トランス１０ｆの等価回路図である。積層トランス１０ｆは、共通のコア２４に一次コイル２１と二次コイル２２が巻回されている一般的なトランスとして扱うことができる。そして、この例では、二次コイル２２にセンタータップ２５が設けられて２系統の出力に対応するコイル（以下、Ａ出力コイル２２Ａ，Ｂ出力コイル２２Ｂ）を有するトランス１０ｆとなっている。さらに、一次側に補助出力用のコイル（以下、補助コイル）２３も設けられており、ここでは、Ｌ６の一次コイル層１１が補助コイル２３に対応している。

（Ｃ）は、一次コイル２１と二次コイル２２を構成する各コイル層（１１，１２）の接続状態を積層構造における配置関係とともに示したものであり、この図では、補助コイル２３については本発明の本質とは無関係なので省略している。この（Ｃ）に示したように、従来の積層トランス１０ｆでは、放熱を考慮して、上面および下面の外層側に二次コイル層１２が配置されて、内層側に一次コイル２１となる一次コイル層１１が配置されている。具体的には、一次コイル２１、および二次コイル２２に電流が流れると、それらのコイル（２１，２２）を構成するコイル層（１１，１２）が発熱する。そして、入力側の一次コイル２１よりも、出力側となる二次コイル２２の方がより高い温度で発熱する。積層トランス１０ｆでは、表層のＬ１のコイル層１２以外のコイル層（１１，１２）が露出していないため、二次コイル２２を構成する二次コイル層１２を上面と下面にそれぞれ分割配置し、その分割された二次コイル層１２の内層側に一次コイル層１１が積層されている。この例では、二次コイル２２が２巻き分の二次コイル層１２で１系統の出力に対応するコイル（２２Ａ，２２Ｂ）を形成し、１系統ずつ、すなわち２巻き分の二次コイル層１２が上面と下面にそれぞれ配置されている。

（Ｄ）は、（Ｃ）に示した各コイル層（１１，１２）の上下方向の配置関係を、各層ごとの平面図として示した図である。ここには、各コイル層（１１，１２）を上方から見たときの平面図が示されている。なお、当該（Ｄ）でも、補助コイル２３に対応するコイル層Ｌ６が省略されている。この（Ｄ）に示したように、一次コイル層１１と二次コイル層１２の平面形状は、略矩形の外形で、その矩形の中央を長円形に開口させつつ、その開口と矩形の外側とをスリット１６によって連絡させた、略Ｃ字状となっている。そして、上下方向に積層されている一次コイル層１１同士、あるいは二次コイル層１２同士がスルーホールなどのビアを用いて接続されて、一次コイル２１と二次コイル２２が形成されている。コイル層（１１，１２）同士の接続経路としては、例えば、図２（Ｄ）において、Ｌ１とＬ２の二次コイル層（１１，１２）の層間をビアで連絡しつつ、「●」と「○」の箇所（３１，３２）をそのビアに接続すれば、二次コイル２２のＡ出力コイル２２Ａが形成される。

＝＝＝本発明の技術思想＝＝＝
上述した従来例に係る積層トランス１０ｆでは、漏れインダクタンスをさらに低減させることが難しい、ということが本発明に想到する過程で判明している。すなわち、さらに高出力のＤＣ−ＤＣコンバーター用途を想定したとき、従来例に係る積層トランス１０ｆの構造では、ＦＥＴのＶｄｓを定格内に納めることが難しくなる。図３に、ＤＣ−ＤＣコンバーターにおける同期整流回路の一部を示した。当該同期整流回路において、積層トランス１０ｆの二次側には、実質的にＡ出力コイル２２ＡとＢ出力コイル２２Ｂの二系統のコイルが形成され、これら二系統のコイル（２２Ａ，２２Ｂ）が二つのＦＥＴ（ＴｒＡ，ＴｒＢ）を相補的にオン、オフさせる。

ここで、より高出力のＤＣ−ＤＣコンバーターを構成した場合を想定すると、ＦＥＴ（ＴｒＡ，ＴｒＢ）にはより大きな電力を供給することが必要となる。従来例に係る積層トランス１０ｆでは、結合効率の向上に限界があることから、ＦＥＴ（ＴｒＡ，ＴｒＢ）のドレインＤとソースＳ間の電圧Ｖｄｓを大きく設定して必要な電力を確保していた。しかし、Ｖｄｓの設定値を高くすると、スパイクノイズの発生などにより、ＦＥＴ（ＴｒＡ，ＴｒＢ）に印加されるＶｄｓが定格を超えてしまう場合があった。そこで、積層トランス１０ｅを構成する各コイル（２１，２２Ａ，２２Ｂ）間における結合効率をさらに向上させて、Ｖｄｓを低減させることが必要となった。すなわち、各コイル（２１，２２Ａ，２２Ｂ）同士の漏れインダクタンスを極めて低くすることが必要となった。

ここで、本発明者が、大出力のＤＣ−ＤＣコンバーター用途の積層トランスについて考察し、漏れインダクタンスを減少させるために鋭意研究を行ったところ。その研究過程において、多層基板２に用いられる配線は熱伝導率に優れた銅であり、大出力のＤＣ−ＤＣコンバーター１では、銅箔ではなく所謂「厚銅」と呼ばれる銅板によって配線が形成されている、ということに着目した。そして、その厚銅を積層した多層基板２は、それ自体が高い放熱効果を有する、ということを知見した。

また、二次コイル２２を構成する１巻き分の二次コイル層１２のそれぞれに流れる電流に着目したところ、コイル層（１１，１２）の表面に流れる電流は極めて小さく、上下両端のＬ１とＬ１０の二次コイル層１２は、放熱にはそれほど寄与しない、ということも知見した。そこで、一次側コイル２１を積層構造の上下両端側の表層側に配置し、二次側コイル２２を内層に配置した積層トランスについて検討したところ、漏れインダクタンスが減少する、ということをさらに知見した。本発明は、このような考察と知見に基づいて達成されたものである。以下では、同じ等価回路、すなわち、一次コイル２１と二次コイル２２のそれぞれの自己インダクタンスや相互インダクタンスなどの回路定数をほぼ同一としつつ、積層構造や各コイル層（１１，１２）同士の接続構造が異なる積層トランスについて幾つかの具体例を挙げ、その具体例についての説明を通して本発明の実施例に係る積層トランスや、その実施例に想到するまでの過程などを説明する。

＝＝＝参考例＝＝＝
本発明の実施例に係る積層トランスに想到する過程で、上記考察や知見に基づいて最初に検討した積層トランスを参考例として挙げる。図４に参考例に係る積層トランス１０ａの構造を示した。当該図４の（Ａ）〜（Ｄ）の内容は、図２と同様に、それぞれ、参考例に係る積層トランス１０ａの、縦断面図、等価回路図、コイル層（１１，１２）の積層構造を反映させた回路図、各コイル層（１１，１２）を上方から見たときの平面図を示している。

参考例に係る積層トランス１０ａも１０層の多層基板２に内蔵された形態を想定しており、図４（Ａ）に示したように、コイル層（１１，１２）について一次と二次の種別を問わなければ、コイル層（１１，１２）、基体１３、絶縁層１４からなる積層構造は図２（Ａ）に示した従来例に係る積層トランス１０ｆと同じとなっている。そして、（Ｂ）に示したように、等価回路も従来例に係る積層トランス１０ｆと同様である。しかし、各コイル層（１１，１２）の接続状態が異なっており、当該参考例に係る積層トランス１０ａでは、図４（Ｃ）（Ｄ）に示したように、一次コイル２１が積層構造の上面と下面側に分割され、その分割された一次コイル２１の内側に二次コイル２２が配置されている。

ここで、従来の積層トランス１０ｆと参考例に係る積層トランス１０ａの特性をシミュレーションによって比較してみた。シミュレーションでは、図２（Ｃ）あるいは図４（Ｃ）に示した等価回路において、一次コイル２１、および二次側のＡ出力コイル２２ＡとＢ出力コイル２２Ｂのそれぞれの自己インダクタンスや、各コイル間の相互インダクタンスを従来の積層トランス１０ｆと参考例に係る積層トランス１０ａとでほぼ一致するように設定した上で、各コイル（２１，２２，２２Ａ，２２Ｂ）間の漏れインダクタンスを求めた。

上述したように、この参考例に係る積層トランス１０ａは、１０層の多層基板２に内蔵させる形態を想定しており、Ｌ１〜Ｌ１０のコイル層（１１，１２）が、多層基板１２の厚銅からなる配線として形成されていることとしている。すなわち、コイル層（１１，１２）が配線と同じ厚さであるものとしている。ここでは、Ｌ１〜Ｌ１０のコイル層（１１，１２）、基体１３、絶縁層１４の厚さが、それぞれ、１０５μｍ、１００μｍ、３００μｍであるものとしている。なお、絶縁層１４については、１００μｍ厚のプリプレグを３層に重ねたものとした。

表１に、従来例、および参考例に係る積層トランス（１０ｆ，１０ａ）についてのシミュレーション結果を示した。

上記表１には、積層トランス（１０ａ，１０ｆ）における各種インダクタンスと漏れインダクタンスとが示されている。インダクタンスは、μＨを単位として、一次コイル２１の自己インダクタンスＬ_１、Ａ出力コイル２２ＡとＢ出力コイル２２ｂとからなる二次コイル２２全体の自己インダクタンスＬ_２、Ａ出力コイル２２Ａの自己インダクタンスＬ_Ａ、Ｂ出力コイル２２Ｂの自己インダクタンスＬ_Ｂ、一次コイル２１に対するＡ出力コイル２２Ａの相互インダクタンスＭ_{（１−Ａ）}、すなわち、一次コイル２１を入力側、Ａ出力コイル２２Ａを出力側としたときの相互インダクタンスＭ_{（１−Ａ）}、同様に、一次コイル２１に対するＢ出力コイル２２Ｂの相互インダクタンスＭ_{（１−Ｂ）}、Ａ出力コイル２２Ａに対するＢ出力コイル２２Ｂの相互インダクタンスＭ_{（Ａ−Ｂ）}、Ｂ出力コイル２２Ｂに対するＡ出力コイル２２Ａの相互インダクタンスＭ_{（Ｂ−Ａ）}、一次コイル２１に対する二次コイル２２の相互インダクタンスＭ_{（１−２）}、二次コイル２２に対する一次コイル２１の相互インダクタンスＭ_{（２−１）}の各値が示されている。

また、表１には、シミュレーションにより求められた漏れインダクタンスが絶対値（μＨ）と比率（％）とによって示されている。すなわち、上記の各相互インダクタンス（Ｍ_{（１−Ａ），}Ｍ_{（１−Ｂ），}Ｍ_{（Ａ−Ｂ），}Ｍ_{（Ｂ−Ａ），}Ｍ_{（１−２），}Ｍ_{（２−１）}）における漏れインダクタンスの値（μＨ）と、各相互インダクタンス（Ｍ_{（１−Ａ），}Ｍ_{（１−Ｂ），}Ｍ_{（Ａ−Ｂ），}Ｍ_{（Ｂ−Ａ），}Ｍ_{（１−２），}Ｍ_{（２−１）}）に対する漏れインダクタンスの割合（％）とが示されている。具体的には、一次コイル２２に対するＡ出力コイル２２Ａの漏れインダクタンスＬ’_{（１−Ａ）}、すなわち一次コイル２１に対するＡ出力コイル２２Ａの相互インダクタンスＭ_{（１−Ａ）}における漏れインダクタンスＬ’_{（１−Ａ）}、一次コイル２１に対するＢ出力コイル２２Ｂの漏れインダクタンスＬ’_{（１−Ｂ）}、Ａ出力コイル２２Ａに対する一次コイル２１の漏れインダクタンスＬ’_{（Ａ−１）}、Ｂ出力コイル２２Ｂに対する一次コイル２１の漏れインダクタンスＬ’_{（Ｂ−１）}、Ａ出力コイル２１に対するＢ出力コイル２２Ｂの漏れインダクタンスＬ’_{（Ａ−Ｂ）}、Ｂ出力コイル２２Ｂに対するＡ出力コイル２１の漏れインダクタンスＬ’_{（Ｂ−Ａ）}、一次コイル２１に対してＡ出力コイル２２ＡとＢ出力コイル２２Ｂからなる二次コイル２２全体の漏れインダクタンスＬ’_１、二次コイル２２全体に対する一次コイル２１の漏れインダクタンスＬ’_２が示されている。

そして、表１に示したシミュレーション結果より、回路定数がほとんど同じであるのにも拘わらず、従来例に係る積層トランス１０ｆと比較して、参考例に係る積層トランス１０ａにおける各種漏れインダクタンスが減少していることが確認できる。具体的には、Ｌ’_２が双方の積層トランス（１０ａ，１０ｆ）で同じ値であった以外、全ての漏れインダクタンスが減少している。すなわち、参考例に係る積層トランス１０ａは、従来例に係る積層トランス１０ｆよりも効率よく電力変換することができる、ということを示唆している。しかし、積層トランスとしての総合的な漏れインダクタンスであるＬ’_１とＬ’_２を見ると、Ｌ’_２については、従来例１０ｆと参考例１０ａとの差異がなく、Ｌ’_１については、参考例１０ａの方が若干少ない、という程度であり、「極めて漏れインダクタンスが少ない」とは言い難い。そこで、一次コイル２１と二次コイル２２を構成する各コイル層（１１，１２）の相対的な配置関係についてさらに鋭意研究を重ね、その結果、本発明の実施例に係る積層トランスに想到した。

＝＝＝本発明の実施例＝＝＝
上記参考例に係る積層トランス１０ａでは、一次コイル２１を単純に分割して積層構造の外側に配置し、１次コイル２１と、二次コイル２２を構成するＡ出力とＢ出力の個々のコイル（２２Ａ，２２Ｂ）同士の漏れインダクタンスについては、従来例１０ｆよりも減少させることができた。しかし、総合的な漏れインダクタンス（Ｌ’_１，Ｌ’_２）を劇的に減少させるには至らなかった。

そこで、積層トランスにおける放熱効率と結合効率との関係について再度検討してみたところ、確かに、高出力側のＤＣ−ＤＣコンバーター１では、多層基板２自体の放熱性が向上しており、二次コイル２２を構成する各コイル層１２を積層構造の内層側に集中配置しても熱暴走や故障などの大きな問題には至らない。しかし、二次コイル２２が一次コイル２１よりも高温になることには変わりがない。そこで、参考例１０ａによって示唆された一次コイル層と二次コイル層との積層構造に由来する結合効率の向上に加え、放熱効率を高めて熱として失われる電力を減少させて、効率的に電力変換させることを考えた。その結果、総合的な漏れインダクタンスを劇的に減少させることができる積層トランスに想到した。以下では、その漏れインダクタンスを劇的に減少させることができる積層トランスを本発明の実施例として挙げる。

＝＝＝第１、第２の実施例＝＝＝
図５は、第１の実施例に係る積層トランス１０ｂの構造を示す図である。そして、図５（Ａ）〜（Ｄ）の内容は、先に示した図２や図４と同様である。図５（Ａ）（Ｂ）に示したように、コイル層（１１，１２）の積層構造や等価回路は、上述した従来の積層トランス１０ｆや参考例に係る積層トランス１０ａと同様である。しかし、第１の実施例に係る積層トランス１０ｂでは、一次コイル２１を２分割して上面と下面に単純に配置するのではなく、各コイル層（１１，１２）の接続構造を変え、図５（Ｃ）（Ｄ）に示したように、上面と下面に配置された一次コイル２１の一次コイル層１１をさらに分割配置し、その分割した一次コイル層１１の層間に二次コイル２２を構成する二次コイル層１２を配置している。それによって、二次コイル２２の上下両端を構成する二次コイル層（１２ｕ，１２ｄ）が表層近くに配置され、放熱効率が向上している。図５に示した例では、５巻き分の一次コイル２１を３分割し、上面と下面の表層に１巻き分の一次コイル層１１を配置しつつ、２巻き分の二次コイル層１２を介して内層側に３巻き分の一次コイル層１２を配置している。すなわち、積層構造における上下、および中央の３箇所に配置された一次コイル層１１の層間に２分割した二次コイル２２のＡ出力コイル２２ＡとＢ出力コイル２２Ｂのそれぞれに対応する二次コイル層１２を配置している。

ところで、第１の実施例に係る積層トランス１０ｂは、積層トランスに特有の構造を活用している。具体的には、ボビンに導線を巻回してなる一般的なトランスでは、例えば、導線を５回巻回してなる一次コイルの１巻き分のみを分割してボビンに巻回することができない。一方、積層トランスでは、１巻き分の一次コイル層１１と他の一次コイル層１２とをスルーホールで接続することができる。すなわち、第１の実施例に係る積層トランス１０ｂは、積層トランスに特有の構造によって初めて実現可能となったトランスでもある。

なお、第１の実施例に係る積層ランス１０ｂには、図５に示した例に限らず、図６に示した変形形態も考えられる。この変形形態に係る積層トランス（以下、第２の実施例に係る積層トランス）１０ｃでは、上面と下面に２巻き分の一次コイル層１１を配置して、中央に１巻き分の一次コイル層１１を配置している。この図６でも（Ａ）〜（Ｄ）の内容は、図２、３、５と同様である。第１および第２の実施例に係る積層トランス（１０ｂ，１０ｃ）は、いずれも、一次コイル２１を構成する複数の一次コイル層１１が、積層構造における上面と下面と内側の３箇所に分散配置され、その分散配置されている一次コイル層１１の層間に二次コイル２２が２分割して配置されている。

ここで、上記第１の実施例に係る積層トランス１０ｂと、第２の実施例に係る積層トランス１０ｃについて、従来例１０ｆや参考例１０ａと同様にシミュレーションを行い、その特性を評価した。なお、各コイル層（１１，１２）、基体１３、および絶縁層１４の厚さについては、従来例に係る積層トランス１０ｆや参考例に係る積層トランス１０ａと同じである。

表２に、第１の実施例と第２の実施例に係る積層トランス（１０ｂ，１０ｃ）についてのシミュレーション結果を示した。

表２では、従来の積層トランス１０ｆについてのインダクタンスと漏れインダクタンスも示されている。そして、表１と同様に、積層トランス（１０ｂ，１０ｃ，１０ｆ）を構成する各コイル（２１，２２，２２Ａ，２２Ｂ）の自己インダクタンス（Ｌ_１、Ｌ_２、Ｌ_Ａ、Ｌ_Ｂ）と、相互インダクタンス（Ｍ_{（１−Ａ），}Ｍ_{（１−Ｂ），}Ｍ_{（Ａ−Ｂ），}Ｍ_{（Ｂ−Ａ），}Ｍ_{（１−２），}Ｍ_{（２−１）}）、および（各コイル２１，２２，２２Ａ，２２Ｂ）間における漏れインダクタンスの値（μＨ）とその比率（％）が示されている。

表２に示されているように、第１の実施例に係る積層トランス１０ｂと、第２の実施例係る積層トランス１０ｃは、従来例に係る積層トランス１０ｆに対し、各コイル（２１，２２，２２Ａ，２２Ｂ）間に関する全ての漏れインダクタンスが減少している。とくに、第１の実施例に係る積層トランス１０ｂでは、変形例に係る積層トランス１０ｃと比較しても、総体的に特性が優れており、積層トランス全体に関わる漏れインダクタンスである、一次コイル２１と二次コイル２２間のインダクタンス（Ｌ_１、Ｌ_２）に対する漏れインダクタンス（Ｌ’_１、Ｌ’_２）が劇的に減少している。

つぎに、第２の実施例に係る積層トランス１０ｃと、従来の積層トランス１０ｆとの特性を実際にＤＣ−ＤＣコンバーターに実装した状態で調べた。具体的には、図３に示した同期整流回路を構成するＦＥＴ（ＴｒＡ，ＴｒＢ）のドレインＤ、ソースＳ間の電圧Ｖｄｓを測定した。図７に、当該測定結果を示した。この図７では、積層トランス（１０ｃ，１０ｆ）の一次コイル２１側に電力を供給した時点を起点として、当該起点からの経過時間とＶｄｓとの関係が示されている。

従来例に係る積層トランス１０ｆでは、図中の曲線１００に示すように、Ｖｄｓの最大値が１０６Ｖとなり、一般的な定格である１００Ｖを超えてしまった。一方、第２の実施例に係る積層トランス１０ｃでは、曲線１０１に示したように、Ｖｄｓの最大値が定格以下の９５Ｖに抑制されて、従来例に係る積層トランス１０ｆに対して１０Ｖ以上もＶｄｓを低減させることができた。なお、第１の実施例に係る積層トランス１０ｂは、上記第２の実施例に係る積層トランス１０ｃよりも特性が優れているため、Ｖｄｓをさらに低減させることが可能である。

＝＝＝第３、第４の実施例＝＝＝
例えば、上述した第１、第２の実施例に係る積層トランス（１０ｂ，１０ｃ）では、多層基板２の積層構造に組み込むように実装させることを想定していた。このような場合、コイル層（１１，１２）の層数に対し、多層基板２の層数が少ない場合、積層構造の外側のコイル層は、多層基板２の配線によるコイル層（１１，１２）とは別に、表層側のコイル層（１１，１２）を追加形成することになる。このような場合、追加するコイル層（１１，１２）を、ＤＣ−ＤＣコンバーター１用の多層基板２に使用される厚銅で追加形成しようとすると、その厚銅の素材に掛かるコストや、厚銅を形成するための製造コストが嵩む。したがって、現実的には、追加形成するコイル層１１を薄い銅箔で形成することになる。しかし、厚さの異なるコイル層（１１，１２）が混在することになり、第１、および第２の実施例に係る積層トランス（１０ｂ，１０ｃ）のように、一次コイル層１１を単純に直列接続すると、コイルの自己、および相互インダクタンスを任意の値に調整することが難しくなる。もちろん、多層基板２上に表面実装される形態の積層トランスであっても、積層構造全体の厚さや各コイル層（１１，１２）の厚さが規定されている場合もある。そこで、第３の実施例では、内層側のコイル層（１１，１２）が一定の厚さの厚銅となるように規定されているような場合にも対応し、表層の１巻き分の一次コイル層１１を薄い銅箔で形成しつつ、インダクタンスを柔軟に設定できる積層トランスを挙げる。

図８は、第３の実施例に係る積層トランス１０ｄの構造を示す図である。そして、図８（Ａ）〜（Ｄ）の内容は、先に示した図２、図４〜６と同様である。しかし、図８（Ａ）に示したように、１２層のコイル層（１１，１２）を備えている。なお、ここでは、内層側のＬ２〜Ｌ１１の１０層のコイル層（１１，１２）が多層基板２に内蔵されている部分であり、厚銅で形成されている。そして、当該積層トランス１０ｄは、最上層のＬ１の一次コイル層１１ｕ、および最下層のＬ１２の一次コイル層１１ｄと、これら一次コイル層（１１ｕ，１１ｄ）の下方、および上方に配置された基体（１３ｕ，１３ｄ）とが多層基板２の構造に対して追加形成されて、７層分の一次コイル層１１からなる一次コイル２１と５層分の二次コイル層１２の合計１２層のコイル層（１１，１２）を含んで構成されている。

このように、第３の実施例に係る積層トランス１０ｄでは、積層構造が先に例示した各種積層トランス（１０ｆ、１０ａ〜１０ｃ）と異なっている。しかし、図８（Ｂ）に示したように、等価回路については、これらの積層トランス（１０ｆ，１０ａ〜１０ｃ）と同様となっている。そして、同図（Ｃ）に示したように、一次コイル２１を構成する最上層および最下層のＬ１、およびＬ１２の一次コイル層（１１ｕ，１１ｄ）が、それぞれ異なる他の一次コイル層１１に並列接続されている。具体的には、最上層Ｌ１の一次コイル層１１ｕとＬ４の一次コイル層１１ｐｕが並列接続されて、このＬ１とＬ４の一次コイル層（１１ｕ，１１ｐｕ）の層間に二次コイル２２のＡ出力コイル２２Ａを構成する２層分の二次コイル層１２が介在し、最下層Ｌ１２の一次コイル１１ｄとＬ９の一次コイル層１１ｐｄが並列接続されて、このＬ１２とＬ９の一次コイル層（１１ｕ，１１ｐｄ）の層間に二次コイル２２のＢ出力コイル２２Ｂを構成する２層分の二次コイル層１２が介在している。それによって、１０層分のコイル層（１１，１２）で構成されていた上記従来例、参考例、第１、および第２の実施例に係る積層トランス（１０ｆ，１０ａ〜１０ｃ）と同じ等価回路を有する積層トランス１０ｄを１２層分のコイル層（１１，１２）で実現させている。なお、補助出力コイル２３については、Ｌ７の一次コイル層１１を対応させている。

このように、一次コイル２１に並列接続部分を設けることで、内層側のＬ２〜Ｌ１１のコイル層（１１，１２）を一様に厚銅で構成しなくてはならないような場合であっても、各コイル（２１，２２，２２Ａ，２２Ｂ）の自己インダクタンスを自在に設定することが可能となり、仕様変更などに伴って積層トランス１０ｄの層数を増やす場合などでも、内層側の構造を変更する必要が無く、柔軟に対応できる。もちろん、コイル層（１１，１２）や絶縁体（１３，１４）の厚さなどの積層トランスの基本構造を新規の仕様に合わせて変更する必要がなく、設計コストや製造コストも抑制できる。

なお、第３の実施例としては、図８に示した構造に限らず、図９に示した変形形態（以下、第４の実施例）も考えられる。ここでも図９（Ａ）〜（Ｄ）の内容は、図２、図４〜６、図８における（Ａ）〜（Ｄ）と同じである。そして、図９（Ａ）に示したように、当該第４の実施例に係る積層トランス１０ｅでは、一次コイル層１１と二次コイル層１２の配置関係は、図８に示した第３の実施例に係る積層トランス１０ｄと同様であるが、互いに並列接続されている一次コイル層１１が異なっている。この例では、最上層の一次コイル層１１ｕと、最下層のＬ１２の一次コイル層１１ｄと、内層側のＬ６の一次コイル層１１ｐが並列接続されている。すなわち、３層分の一次コイル層１１が並列接続されている。このように、第３、第４の実施例に係る積層トランス（１０ｄ，１０ｅ）では、等価回路が同じであっても、一次コイル層１１同士の並列接続の状態を柔軟に変更することができ、内層側のコイル層（１１，１２）の厚さと層数が規定されているような場合にも対応することができる。

表３に、第３の実施例と第４の実施例とに係る積層トランス（１０ｄ，１０ｅ）についてのシミュレーション結果を示した。

表３では、表１、表２と同様に、積層トランス（１０ｄ，１０ｅ）を構成する各コイル（２１，２２，２２Ａ，２２Ｂ）の自己インダクタンス、各コイル間の相互インダクタンス、各コイル間における漏れインダクタンスの値、各コイル間の相互インダクタンスに対する漏れインダクタンスの比率が示されている。また、この表３でも、従来の積層トランス１０ｆについてのインダクタンスと漏れインダクタンスが示されている。

そして、表３に示したように、第３の実施例と、第４の実施例とにかかる積層トランス（１０ｄ，１０ｅ）では、従来例に係る積層トランス１０ｆに対し、各コイル（２１，２２，２２Ａ，２２Ｂ）間に関する全ての漏れインダクタンスが減少している。また、第３の実施例と第４の実施例に係る積層トランス（１０ｄ，１０ｅ）とでは、第３の実施例に係る積層トランス１０ｄの方が若干特性に優れている。第４の実施例１０ｅについては、先に示した表２から、第２の実施例に係る積層トランス１０ｃと同等の性能であると言える。いずれにしても、従来例に係る積層トランス１０ｆと比較すると、総合的な漏れインダクタンスＬ’_１，Ｌ’_２が劇的に減少している。

以上のように、本発明の実施例に係る積層トランス（１０ｂ〜１０ｅ）は、積層構造の最上層と最下層に必ず一次コイル層１１が配置されているとともに、その表層から内層に向かって一次コイル２１の一部、二次コイル（２２Ａまたは２２Ｂ）、１次コイル２１の一部、二次コイル（２２Ｂまたは２２Ａ）、１次コイル２１の一部の順番で配置されている。そして、この配置により、漏れインダクタンスを極めて小さく、小型高出力のＤＣ−ＤＣコンバーターに好適な積層トランス（１０ｂ〜１０ｅ）となっている。

この発明は、小型大出力のＤＣ−ＤＣコンバーターなどに好適である。

１ ＤＣ−ＤＣコンバーター、２ 多層基板、３ 電子部品、
１０ 積層トランス，１０ａ 参考例に係る積層トランス、
１０ｂ〜１０ｅ 本発明の実施例に係る積層トランス、
１０ｆ 従来例に係る積層トランス、
１１，１１ｄ，１１ｐ，１１ｐｄ，１１ｐｕ，１１ｕ 一次コイル層、
１２ 二次コイル層、１３ 基体、１４ 絶縁層、２１ 一次コイル、
２２ 二次コイル、２２Ａ Ａ出力コイル、２２Ｂ Ｂ出力コイル、２４ コア、
１１１ コイル層、１１２ 絶縁体の層、１１３ フェライトコア

Claims (6)

1. 一つの多層基板に一体的に形成されたＤＣ−ＤＣコンバーターを構成する電子部品として前記多層基板に実装される積層トランスであって、
   一部が開放する環状の平面形状に形成された層状の導電体からなるコイル層が、絶縁体からなる層を介して上下方向に複数積層された積層構造を有し、
   前記コイル層は、一次コイルに属する一次コイル層と、二次コイルに属する二次コイル層とに区別されて、複数の一次コイル層同士、および複数の二次コイル層同士が上下方向でビアを介して接続されて、前記一次コイルと前記二次コイルとが形成され、
   前記一次コイルは、前記積層構造の最上層と最下層のそれぞれに配置された前記一次コイル層を含み、
   前記二次コイルは、センタータップを備えて二組のコイルに分割されているとともに、一組の二次コイルは、上下で連続する所定の層数分の前記二次コイル層で構成され、
   前記二組の二次コイルは、少なくとも１層以上の前記一次コイル層を挟んで対面するように配置されている、
   ことを特徴とする積層トランス。
2. 請求項１において、前記最上層、および最下層のそれぞれに配置されている１層分の一次コイル層の下方、および上方に、それぞれ一組の前記二次コイル層が配置されていることを特徴とする積層トランス。
3. 請求項１または２において、前記コイル層の層数が前記多層基板の層数と一致しているととともに、当該コイル層が前記多層基板の配線として形成されていることを特徴とする積層トランス。
4. 請求項１または２において、前記最上層、および最下層の一次コイル層は、それぞれ、下方、および上方に配置されている他の一次コイル層と並列接続されていることを特徴とする積層トランス。
5. 請求項４において、前記最上層と最下層の一次コイル層を除くその他のコイル層は厚さが同じであり、当該その他のコイル層は、前記最上層と最下層の一次コイル層よりも厚いことを特徴とする積層トランス。
6. 請求項５において、前記その他のコイル層の層数が前記多層基板の層数と一致しているととともに、当該その他のコイル層は、前記多層基板の配線として形成されていることを特徴とする積層トランス。

Images