JP2013235127A - Electro-optic device, method for manufacturing electro-optic device and electronic apparatus - Google Patents

Electro-optic device, method for manufacturing electro-optic device and electronic apparatus Download PDF

Info

Publication number
JP2013235127A
JP2013235127A JP2012107353A JP2012107353A JP2013235127A JP 2013235127 A JP2013235127 A JP 2013235127A JP 2012107353 A JP2012107353 A JP 2012107353A JP 2012107353 A JP2012107353 A JP 2012107353A JP 2013235127 A JP2013235127 A JP 2013235127A
Authority
JP
Japan
Prior art keywords
connection pad
plug
electro
liquid crystal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2012107353A
Other languages
Japanese (ja)
Inventor
Yoshikazu Eguchi
芳和 江口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2012107353A priority Critical patent/JP2013235127A/en
Publication of JP2013235127A publication Critical patent/JP2013235127A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an electro-optic device and a method for manufacturing an electro-optic device capable of improving display qualities, and an electronic apparatus.SOLUTION: The electro-optic device includes, on a first substrate 10a: a connection pad 61 to be electrically connected to an FPC terminal 66 via an anisotropic conductive adhesive film 65; and a plurality of plugs 64 disposed below the connection pad 61 and in contact with the connection pad 61. The plurality of plugs 64 is formed like grooves, in which the width between adjoining plugs 64 of the plurality of plugs 64 is smaller than a diameter of metal particles included in the anisotropic conductive adhesive film 65.

Description

本発明は、電気光学装置、電気光学装置の製造方法、及び電子機器に関する。   The present invention relates to an electro-optical device, a method for manufacturing the electro-optical device, and an electronic apparatus.

上記電気光学装置として、例えば、画素電極をスイッチング制御する素子としてトランジスターを画素ごとに備えたアクティブ駆動方式の液晶装置が知られている。液晶装置は、例えば、直視型ディスプレイやライトバルブなどにおいて用いられている。   As the electro-optical device, for example, an active drive type liquid crystal device including a transistor for each pixel as an element for controlling switching of a pixel electrode is known. Liquid crystal devices are used in, for example, direct view displays and light valves.

液晶装置における外部と接続するための外部接続端子部は、例えば、特許文献1に記載のように反射性を有する画素電極と同層に設けられた接続用パッドと、金属粒子を有するACF(異方性導電接着フィルム)と、外部接続用端子とを圧着して、これらを電気的に接続している。   The external connection terminal portion for connecting to the outside in the liquid crystal device includes, for example, a connection pad provided in the same layer as the reflective pixel electrode as described in Patent Document 1, and an ACF (differential electrode) having metal particles. Isotropic contact adhesive film) and an external connection terminal, and these are electrically connected.

特開2000−187238号公報JP 2000-187238 A

しかしながら、接続用パッドや画素電極の厚みに起因して上層に積層された膜の表面に段差が生じ、コントラストが低下する恐れがある。よって、画素電極と共に接続用パッドの膜厚を薄くすると、接続用パッドに外部接続用端子を圧着接続した際、金属粒子によって接続用パッドが潰されてダメージを受ける(破壊される)恐れがあり、外部接続用端子と接続用パッドとの接続信頼性が低下するという課題がある。   However, due to the thickness of the connection pad and the pixel electrode, a step is generated on the surface of the film laminated on the upper layer, and the contrast may be lowered. Therefore, if the film thickness of the connection pad is reduced together with the pixel electrode, the connection pad may be crushed and damaged (destructed) by the metal particles when the external connection terminal is crimped and connected to the connection pad. There is a problem that the connection reliability between the external connection terminal and the connection pad is lowered.

本発明の態様は、上記課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。   An aspect of the present invention has been made to solve at least a part of the above problems, and can be realized as the following forms or application examples.

[適用例1]本適用例に係る電気光学装置は、基板と、異方性導電接着フィルムを介して第1電極と電気的に接続するための接続用パッドと、前記接続用パッドと前記基板との間に、前記接続用パッドと接して配置された複数のプラグと、を備え、前記複数のプラグは、平面視で溝状に設けられており、前記複数のプラグのうち隣り合うプラグ間の幅は、前記異方性導電接着フィルムに含まれる金属粒子の直径と同等又は小さいことを特徴とする。   Application Example 1 An electro-optical device according to this application example includes a substrate, a connection pad for electrical connection with the first electrode via an anisotropic conductive adhesive film, the connection pad, and the substrate. A plurality of plugs disposed in contact with the connection pads, the plurality of plugs being provided in a groove shape in plan view, and between adjacent plugs of the plurality of plugs The width of is equal to or smaller than the diameter of the metal particles contained in the anisotropic conductive adhesive film.

本適用例によれば、接続用パッドと基板との間に接続用パッドと接してプラグが設けられているので、異方性導電接着フィルムを介して第1電極と接続用パッドとを圧着接続して電気的に接続する際、接続用パッドとプラグとの両方で応力を受け止めることが可能となる。また、異方性導電接着フィルムに含まれる金属粒子の直径と同等又は小さい溝幅を有する複数のプラグによって金属粒子を受け止めることができる。よって、接続用パッドが破壊されたとしても、その下側に配置されたプラグと第1電極とを確実に電気的に接続させることができる。   According to this application example, since the plug is provided between the connection pad and the substrate so as to contact the connection pad, the first electrode and the connection pad are pressure-bonded and connected via the anisotropic conductive adhesive film. Thus, when electrically connected, it is possible to receive stress at both the connection pad and the plug. Further, the metal particles can be received by a plurality of plugs having a groove width equal to or smaller than the diameter of the metal particles contained in the anisotropic conductive adhesive film. Therefore, even if the connection pad is destroyed, the plug disposed under the connection pad and the first electrode can be reliably electrically connected.

[適用例2]上記適用例に係る電気光学装置において、基板と、複数の画素に対応して前記基板の一方面側に設けられた複数の反射性画素電極と、前記複数の反射性画素電極と同一の層に設けられた接続用パッドと、前記接続用パッドと前記基板との間に設けられた配線層と、前記配線層と前記接続用パッドとを接続する複数のプラグと、を含み、前記複数のプラグは、前記接続用パッドの一辺に沿って溝状に形成されていることを特徴とする。   Application Example 2 In the electro-optical device according to the application example, the substrate, the plurality of reflective pixel electrodes provided on one surface side of the substrate corresponding to the plurality of pixels, and the plurality of reflective pixel electrodes. A connection pad provided in the same layer, a wiring layer provided between the connection pad and the substrate, and a plurality of plugs connecting the wiring layer and the connection pad. The plurality of plugs are formed in a groove shape along one side of the connection pad.

本適用例によれば、接続用パッドと接続され、接続用パッドの一辺に沿って溝状に形成された複数のプラグが設けられているので、例えば、異方性導電接着フィルムを介して第1電極と接続用パッドとを圧着接続して電気的に接続する際、接続用パッドとプラグとの両方で応力を受け止めることが可能となる。また、異方性導電接着フィルムに含まれる金属粒子を溝状に設けた複数のプラグによって受け止めることができる。よって、接続用パッドが破壊されたとしても、その下側に配置されたプラグと第1電極とを確実に電気的に接続させることができる。   According to this application example, since the plurality of plugs connected to the connection pad and formed in a groove shape along one side of the connection pad are provided, for example, through the anisotropic conductive adhesive film When one electrode and the connection pad are connected by crimping and electrically connected, it is possible to receive stress by both the connection pad and the plug. Moreover, the metal particles contained in the anisotropic conductive adhesive film can be received by a plurality of plugs provided in a groove shape. Therefore, even if the connection pad is destroyed, the plug disposed under the connection pad and the first electrode can be reliably electrically connected.

[適用例3]上記適用例に係る電気光学装置において、前記プラグは、定電位供給用の接続パッドと平面的に重なる領域において、配置されていない領域があることが好ましい。   Application Example 3 In the electro-optical device according to the application example described above, it is preferable that the plug has a region that is not arranged in a region that overlaps with the connection pad for supplying a constant potential.

本適用例によれば、定電位供給用の接続パッドと平面的に重なる領域において、プラグが配置されていない領域があるので、例えば、圧着接続した際に、隣り合うプラグ同士が接触することによって発生するショート(マイグレーション)を抑えることができる。例えば、電源電圧を印加する接続用パッドの両側に配置される接続用パッドの下側には、プラグを配置しないようにする。よって、電気的な信頼性を向上させることができる。   According to this application example, there is a region in which the plug is not arranged in the region overlapping the connection pad for supplying a constant potential in a planar manner. Short circuit (migration) that occurs can be suppressed. For example, the plug is not disposed below the connection pad disposed on both sides of the connection pad to which the power supply voltage is applied. Therefore, electrical reliability can be improved.

[適用例4]本適用例に係る電気光学装置の製造方法は、基板上に、異方性導電接着フィルムに含まれる金属粒子の直径と同等又は小さい隙間の溝状のプラグを形成するプラグ形成工程と、前記プラグの上層に前記プラグと接するように、前記異方性導電接着フィルムを介して第1電極と電気的に接続するための接続用パッドを形成する接続用パッド形成工程と、前記異方性導電接着フィルムを介して前記第1電極と前記接続用パッドとを圧着させて、前記第1電極と前記接続用パッドとを電気的に接続する圧着工程と、を有することを特徴とする。   Application Example 4 A method of manufacturing an electro-optical device according to this application example is a plug formation in which a groove-like plug having a gap equal to or smaller than the diameter of metal particles included in an anisotropic conductive adhesive film is formed on a substrate. A connection pad forming step for forming a connection pad for electrical connection with the first electrode through the anisotropic conductive adhesive film so as to contact the plug on the upper layer of the plug; and A crimping step of crimping the first electrode and the connection pad through an anisotropic conductive adhesive film to electrically connect the first electrode and the connection pad; To do.

本適用例によれば、プラグを形成した上に接続用パッドを形成するので、異方性導電接着フィルムを介して第1電極と接続用パッドとを圧着接続して電気的に接続する際、接続用パッドとプラグとの両方で応力を受け止めることが可能となる。また、異方性導電接着フィルムに含まれる金属粒子の直径と同等又は小さい溝幅を有する複数のプラグによって金属粒子を受け止めることができる。よって、接続用パッドが破壊されたとしても、その下側に配置されたプラグと第1電極とを確実に電気的に接続させることができる。   According to this application example, since the connection pad is formed on the plug formed, when the first electrode and the connection pad are pressure-bonded and electrically connected via the anisotropic conductive adhesive film, The stress can be received by both the connection pad and the plug. Further, the metal particles can be received by a plurality of plugs having a groove width equal to or smaller than the diameter of the metal particles contained in the anisotropic conductive adhesive film. Therefore, even if the connection pad is destroyed, the plug disposed under the connection pad and the first electrode can be reliably electrically connected.

[適用例5]上記適用例に係る電気光学装置の製造方法において、前記基板上に、コンタクトホールを介して画素電極が接続されており、前記プラグ形成工程は、前記コンタクトホールと同時に前記プラグを形成することが好ましい。   Application Example 5 In the method of manufacturing an electro-optical device according to the application example described above, a pixel electrode is connected to the substrate through a contact hole, and the plug formation step includes the plug at the same time as the contact hole. It is preferable to form.

本適用例によれば、コンタクトホールと同時にプラグを形成するので、製造工程を新たに追加する必要がなく、かかるコストを抑えることができる。また、コンタクトホールと同等の幅のプラグであれば、同時に同じエッチングレートで形成することができる。   According to this application example, since the plug is formed at the same time as the contact hole, it is not necessary to add a new manufacturing process, and the cost can be suppressed. Further, if the plug has the same width as the contact hole, it can be formed at the same etching rate at the same time.

[適用例6]本適用例に係る電子機器は、上記に記載の電気光学装置を備えることを特徴とする。   Application Example 6 An electronic apparatus according to this application example includes the electro-optical device described above.

本適用例によれば、上記に記載の電気光学装置を備えているので、電気的に安定した電子機器を提供することができる。   According to this application example, since the electro-optical device described above is provided, an electrically stable electronic apparatus can be provided.

液晶装置の構成を示す模式平面図。FIG. 2 is a schematic plan view illustrating a configuration of a liquid crystal device. 図1に示す液晶装置のH−H’線に沿う模式断面図。FIG. 2 is a schematic cross-sectional view taken along line H-H ′ of the liquid crystal device illustrated in FIG. 1. 液晶装置の電気的な構成を示す等価回路図。FIG. 3 is an equivalent circuit diagram illustrating an electrical configuration of the liquid crystal device. 液晶装置の構造を示す模式断面図。FIG. 3 is a schematic cross-sectional view illustrating a structure of a liquid crystal device. 外部接続用端子周辺の構造を示す模式図であり、(a)は模式平面図、(b)はA−A’線に沿う模式断面図。It is a schematic diagram which shows the structure around the terminal for external connection, (a) is a schematic top view, (b) is a schematic cross section along an A-A 'line. 液晶装置の製造方法を工程順に示すフローチャート。5 is a flowchart showing a method for manufacturing a liquid crystal device in the order of steps. 液晶装置の一部の製造方法を示す模式断面図。FIG. 6 is a schematic cross-sectional view illustrating a method for manufacturing a part of the liquid crystal device. 液晶装置の一部の製造方法を示す模式断面図。FIG. 6 is a schematic cross-sectional view illustrating a method for manufacturing a part of the liquid crystal device. 液晶装置の一部の製造方法を示す模式断面図。FIG. 6 is a schematic cross-sectional view illustrating a method for manufacturing a part of the liquid crystal device. 液晶装置の一部の製造方法を示す模式断面図。FIG. 6 is a schematic cross-sectional view illustrating a method for manufacturing a part of the liquid crystal device. 液晶装置の一部の製造方法を示す模式断面図。FIG. 6 is a schematic cross-sectional view illustrating a method for manufacturing a part of the liquid crystal device. 液晶装置を備えた電子機器としての投射型表示装置の構成を示す概略図。Schematic which shows the structure of the projection type display apparatus as an electronic device provided with the liquid crystal device. 変形例のプラグの配置を示す模式平面図。The schematic plan view which shows arrangement | positioning of the plug of a modification.

以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。   DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, embodiments of the invention will be described with reference to the drawings. Note that the drawings to be used are appropriately enlarged or reduced so that the part to be described can be recognized.

なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、または基板の上に他の構成物を介して配置される場合、または基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。   In the following embodiments, for example, when “on the substrate” is described, the substrate is disposed so as to be in contact with the substrate, or is disposed on the substrate via another component, or the substrate. It is assumed that a part is arranged so as to be in contact with each other and a part is arranged via another component.

本実施形態では、電気光学装置として、薄膜トランジスター(TFT:Thin Film Transistor)を画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば、投射型表示装置(液晶プロジェクター)の光変調素子(液晶ライトバルブ)として好適に用いることができるものである。   In the present embodiment, an active matrix liquid crystal device including a thin film transistor (TFT) as a pixel switching element will be described as an example of an electro-optical device. This liquid crystal device can be suitably used, for example, as a light modulation element (liquid crystal light valve) of a projection display device (liquid crystal projector).

<電気光学装置としての液晶装置>
まず、本実施形態の液晶装置について図1〜図3を参照して説明する。図1は、液晶装置の構成を示す模式平面図である。図2は、図1に示す液晶装置のH−H’線に沿う模式断面図である。図3は、液晶装置の電気的な構成を示す等価回路図である。
<Liquid crystal device as electro-optical device>
First, the liquid crystal device of this embodiment will be described with reference to FIGS. FIG. 1 is a schematic plan view showing the configuration of the liquid crystal device. 2 is a schematic cross-sectional view taken along the line HH ′ of the liquid crystal device shown in FIG. FIG. 3 is an equivalent circuit diagram showing an electrical configuration of the liquid crystal device.

図1及び図2に示すように、本実施形態の液晶装置100は、対向配置された素子基板10および対向基板20と、これら一対の基板によって挟持された液晶層15とを有する。素子基板10を構成する基板としての第1基材10a、および対向基板20を構成する第2基材20aは、例えば、ガラス基板、石英基板などの透明基板が用いられる。なお、本実施形態のように反射型の液晶装置100の場合、第1基材10aはシリコン基板を用いるようにしてもよい。   As shown in FIGS. 1 and 2, the liquid crystal device 100 according to the present embodiment includes an element substrate 10 and a counter substrate 20 that are disposed to face each other, and a liquid crystal layer 15 that is sandwiched between the pair of substrates. As the first base material 10a as a substrate constituting the element substrate 10 and the second base material 20a constituting the counter substrate 20, for example, a transparent substrate such as a glass substrate or a quartz substrate is used. In the case of the reflective liquid crystal device 100 as in the present embodiment, the first substrate 10a may be a silicon substrate.

素子基板10は対向基板20よりも大きく、両基板は、対向基板20の外周に沿って配置されたシール材14を介して接合されている。その隙間に正または負の誘電異方性を有する液晶が封入されて液晶層15を構成している。シール材14は、例えば熱硬化性又は紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材14には、一対の基板の間隔を一定に保持するためのスペーサー(図示省略)が混入されている。   The element substrate 10 is larger than the counter substrate 20, and both the substrates are bonded via a sealing material 14 disposed along the outer periphery of the counter substrate 20. Liquid crystal layer 15 is configured by sealing liquid crystal having positive or negative dielectric anisotropy in the gap. For the sealing material 14, for example, an adhesive such as a thermosetting or ultraviolet curable epoxy resin is employed. Spacers (not shown) are mixed in the sealing material 14 to keep the distance between the pair of substrates constant.

シール材14の内側には、複数の画素Pが配列した画素領域Eが設けられている。画素領域Eは、表示に寄与する複数の画素Pに加えて、複数の画素Pを囲むように配置されたダミー画素を含むとしてもよい。   A pixel region E in which a plurality of pixels P are arranged is provided inside the sealing material 14. The pixel region E may include dummy pixels arranged so as to surround the plurality of pixels P in addition to the plurality of pixels P contributing to display.

素子基板10の1辺部に沿ったシール材14と該1辺部との間に、データ線駆動回路22が設けられている。また、該1辺部に対向する他の1辺部に沿ったシール材14と画素領域Eとの間に、検査回路25が設けられている。さらに、該1辺部と直交し互いに対向する他の2辺部に沿ったシール材14と画素領域Eとの間に走査線駆動回路24が設けられている。該1辺部と対向する他の1辺部に沿ったシール材14と検査回路25との間には、2つの走査線駆動回路24を繋ぐ複数の配線29が設けられている。   A data line driving circuit 22 is provided between the sealing material 14 along one side of the element substrate 10 and the one side. In addition, an inspection circuit 25 is provided between the sealing material 14 and the pixel region E along the other one side facing the one side. Further, a scanning line driving circuit 24 is provided between the sealing material 14 and the pixel region E along the other two sides orthogonal to the one side and facing each other. A plurality of wirings 29 connecting the two scanning line driving circuits 24 are provided between the sealing material 14 and the inspection circuit 25 along the other one side facing the one side.

対向基板20側における額縁状に配置されたシール材14の内側には、同じく額縁状に遮光部18(見切り部)が設けられている。遮光部18は、例えば、遮光性の金属あるいは金属酸化物などからなり、遮光部18の内側が複数の画素Pを有する画素領域Eとなっている。   Inside the sealing material 14 arranged in a frame shape on the counter substrate 20 side, a light shielding portion 18 (parting portion) is also provided in the same frame shape. The light shielding portion 18 is made of, for example, a light shielding metal or metal oxide, and the inside of the light shielding portion 18 is a pixel region E having a plurality of pixels P.

データ線駆動回路22、走査線駆動回路24に繋がる配線は、該1辺部に沿って配列した複数の外部接続用端子61(接続用パッド)に接続されている。以降、該1辺部に沿った方向をX方向とし、該1辺部と直交し互いに対向する他の2辺部に沿った方向をY方向として説明する。なお、検査回路25の配置はこれに限定されず、データ線駆動回路22に沿ったシール材14と画素領域Eとの間に設けてもよい。   Wirings connected to the data line driving circuit 22 and the scanning line driving circuit 24 are connected to a plurality of external connection terminals 61 (connection pads) arranged along the one side. Hereinafter, the direction along the one side will be referred to as the X direction, and the direction along the other two sides orthogonal to the one side and facing each other will be described as the Y direction. The arrangement of the inspection circuit 25 is not limited to this, and the inspection circuit 25 may be provided between the sealing material 14 along the data line driving circuit 22 and the pixel region E.

図2に示すように、第1基材10aの液晶層15側の表面には、画素Pごとに設けられた光反射性を有する画素電極27およびスイッチング素子である薄膜トランジスター(TFT:Thin Film Transistor、以降、「TFT30」と呼称する)と、信号配線と、これらを覆う第1配向膜28とが形成されている。   As shown in FIG. 2, on the surface of the first base material 10a on the liquid crystal layer 15 side, a light-reflective pixel electrode 27 provided for each pixel P and a thin film transistor (TFT) as a switching element are provided. Hereinafter, this will be referred to as “TFT 30”), signal wirings, and a first alignment film 28 covering them.

画素電極27は、光反射性の例えばアルミニウム(Al)や銀(Ag)またはこれらの金属の合金や酸化物などの化合物を用いて形成することができる。また、TFT30における半導体層に光が入射してスイッチング動作が不安定になることを防ぐ遮光構造が採用されている。このように素子基板10は、少なくとも画素電極27、TFT30、信号配線、第1配向膜28を有している。   The pixel electrode 27 can be formed using a light reflective compound such as aluminum (Al), silver (Ag), or an alloy or oxide of these metals. In addition, a light shielding structure is employed that prevents light from entering the semiconductor layer in the TFT 30 to make the switching operation unstable. As described above, the element substrate 10 includes at least the pixel electrode 27, the TFT 30, the signal wiring, and the first alignment film 28.

対向基板20の液晶層15側の表面には、遮光部18と、これを覆うように成膜された平坦化層33と、平坦化層33を覆うように設けられた共通電極31と、共通電極31を覆う第2配向膜32とが設けられている。   On the surface of the counter substrate 20 on the liquid crystal layer 15 side, the light shielding portion 18, the planarizing layer 33 formed so as to cover the light shielding portion 18, and the common electrode 31 provided so as to cover the planarizing layer 33 are shared. A second alignment film 32 covering the electrode 31 is provided.

遮光部18は、図1に示すように画素領域Eを取り囲むと共に、平面的に走査線駆動回路24、検査回路25と重なる位置に設けられている。これにより対向基板20側からこれらの駆動回路を含む周辺回路に入射する光を遮蔽して、周辺回路が光によって誤動作することを防止する役目を果たしている。また、不必要な迷光が画素領域Eに入射しないように遮蔽して、画素領域Eの表示における高いコントラストを確保している。   As shown in FIG. 1, the light shielding unit 18 surrounds the pixel region E and is provided at a position overlapping the scanning line driving circuit 24 and the inspection circuit 25 in plan view. Thus, the light incident on the peripheral circuit including these drive circuits from the counter substrate 20 side is shielded, and the peripheral circuit is prevented from malfunctioning due to the light. Further, unnecessary stray light is shielded from entering the pixel region E to ensure high contrast in the display of the pixel region E.

平坦化層33は、例えば酸化シリコンなどの無機材料からなり、光透過性を有して遮光部18を覆うように設けられている。このような平坦化層33の形成方法としては、例えばプラズマCVD(Chemical Vapor Deposition)法などを用いて成膜する方法が挙げられる。   The planarization layer 33 is made of, for example, an inorganic material such as silicon oxide, and is provided so as to cover the light shielding portion 18 with light transmittance. As a method for forming such a planarization layer 33, for example, a method of forming a film by using a plasma CVD (Chemical Vapor Deposition) method or the like can be cited.

共通電極31は、例えばITO(Indium Tin Oxide)などの透明導電膜からなり、平坦化層33を覆うと共に、図1に示すように対向基板20の四隅に設けられた上下導通部26(図1参照)により素子基板10側の配線に電気的に接続している。   The common electrode 31 is made of a transparent conductive film such as ITO (Indium Tin Oxide), for example, covers the planarization layer 33, and as shown in FIG. 1, the vertical conduction parts 26 (FIG. 1) provided at the four corners of the counter substrate 20. To the wiring on the element substrate 10 side.

画素電極27を覆う第1配向膜28および共通電極31を覆う第2配向膜32は、無機配向膜であって、液晶装置100の光学設計に基づいて選定される。例えば、SiOx(酸化シリコン)などの無機材料を気相成長法を用いて成膜して、液晶分子に対して略垂直配向させたものが挙げられる。このように対向基板20は、少なくとも遮光部18、共通電極31、第2配向膜32を含むものである。   The first alignment film 28 covering the pixel electrode 27 and the second alignment film 32 covering the common electrode 31 are inorganic alignment films and are selected based on the optical design of the liquid crystal device 100. For example, a material in which an inorganic material such as SiOx (silicon oxide) is formed using a vapor phase growth method and aligned substantially perpendicularly to liquid crystal molecules can be used. As described above, the counter substrate 20 includes at least the light shielding portion 18, the common electrode 31, and the second alignment film 32.

このような液晶装置100は反射型であって、画素Pが非駆動時に暗表示となるノーマリーブラックモードや、非駆動時に明表示となるノーマリーホワイトモードの光学設計が採用される。光学設計に応じて、光の入射側(射出側)に偏光板が配置されて用いられる。   Such a liquid crystal device 100 is of a reflective type, and adopts an optical design of a normally black mode in which the pixel P is darkly displayed when not driven or a normally white mode in which the pixel P is brightly displayed when not driven. Depending on the optical design, a polarizing plate is disposed on the light incident side (exit side).

図3に示すように、液晶装置100は、少なくとも画素領域Eにおいて互いに絶縁されて直交する複数の走査線3aおよび複数のデータ線6aと、容量線3bとを有する。走査線3aが延在する方向がX方向であり、データ線6aが延在する方向がY方向である。   As shown in FIG. 3, the liquid crystal device 100 includes a plurality of scanning lines 3 a and a plurality of data lines 6 a that are insulated and orthogonal to each other at least in the pixel region E, and a capacitor line 3 b. The direction in which the scanning line 3a extends is the X direction, and the direction in which the data line 6a extends is the Y direction.

走査線3aとデータ線6aならびに容量線3bと、これらの信号線類により区分された領域に、画素電極27と、TFT30と、容量素子16とが設けられ、これらが画素Pの画素回路を構成している。   A pixel electrode 27, a TFT 30, and a capacitive element 16 are provided in a region divided by the scanning line 3a, the data line 6a, the capacitive line 3b, and these signal lines, and these constitute a pixel circuit of the pixel P. doing.

走査線3aはTFT30のゲートに電気的に接続され、データ線6aはTFT30のデータ線側ソースドレイン領域(ソース領域)に電気的に接続されている。画素電極27は、TFT30の画素電極側ソースドレイン領域(ドレイン領域)に電気的に接続されている。   The scanning line 3 a is electrically connected to the gate of the TFT 30, and the data line 6 a is electrically connected to the data line side source / drain region (source region) of the TFT 30. The pixel electrode 27 is electrically connected to the pixel electrode side source / drain region (drain region) of the TFT 30.

データ線6aは、データ線駆動回路22(図1参照)に接続されており、データ線駆動回路22から供給される画像信号D1,D2,…,Dnを画素Pに供給する。走査線3aは、走査線駆動回路24(図1参照)に接続されており、走査線駆動回路24から供給される走査信号SC1,SC2,…,SCmを各画素Pに供給する。   The data line 6a is connected to the data line driving circuit 22 (see FIG. 1), and supplies image signals D1, D2,..., Dn supplied from the data line driving circuit 22 to the pixels P. The scanning line 3a is connected to the scanning line driving circuit 24 (see FIG. 1), and supplies the scanning signals SC1, SC2,..., SCm supplied from the scanning line driving circuit 24 to each pixel P.

データ線駆動回路22からデータ線6aに供給される画像信号D1〜Dnは、この順に線順次で供給してもよく、互いに隣り合う複数のデータ線6a同士に対してグループごとに供給してもよい。走査線駆動回路24は、走査線3aに対して、走査信号SC1〜SCmを所定のタイミングでパルス的に線順次で供給する。   The image signals D1 to Dn supplied from the data line driving circuit 22 to the data lines 6a may be supplied line-sequentially in this order, or may be supplied for each of a plurality of adjacent data lines 6a for each group. Good. The scanning line driving circuit 24 supplies the scanning signals SC1 to SCm to the scanning line 3a in a pulse-sequential manner at a predetermined timing.

液晶装置100は、スイッチング素子であるTFT30が走査信号SC1〜SCmの入力により一定期間だけオン状態とされることで、データ線6aから供給される画像信号D1〜Dnが所定のタイミングで画素電極27に書き込まれる構成となっている。そして、画素電極27を介して液晶層15に書き込まれた所定レベルの画像信号D1〜Dnは、画素電極27と液晶層15を介して対向配置された共通電極31との間で一定期間保持される。   In the liquid crystal device 100, the TFT 30 as a switching element is turned on for a certain period by the input of the scanning signals SC1 to SCm, so that the image signals D1 to Dn supplied from the data line 6a are supplied to the pixel electrode 27 at a predetermined timing. It is the structure written in. The predetermined level of image signals D1 to Dn written to the liquid crystal layer 15 through the pixel electrode 27 is held for a certain period between the pixel electrode 27 and the common electrode 31 disposed to face each other through the liquid crystal layer 15. The

保持された画像信号D1〜Dnがリークするのを防止するため、画素電極27と共通電極31との間に形成される液晶容量と並列に容量素子16が接続されている。容量素子16は、TFT30の画素電極側ソースドレイン領域と容量線3bとの間に設けられている。容量素子16は、2つの容量電極の間に誘電体層を有するものである。   In order to prevent the retained image signals D1 to Dn from leaking, the capacitive element 16 is connected in parallel with the liquid crystal capacitance formed between the pixel electrode 27 and the common electrode 31. The capacitive element 16 is provided between the pixel electrode side source / drain region of the TFT 30 and the capacitive line 3b. The capacitive element 16 has a dielectric layer between two capacitive electrodes.

図4は、液晶装置の構造を示す模式断面図である。以下、液晶装置の構造を、図4を参照しながら説明する。なお、図4は、各構成要素の断面的な位置関係を示すものであり、明示可能な尺度で表されている。   FIG. 4 is a schematic cross-sectional view showing the structure of the liquid crystal device. Hereinafter, the structure of the liquid crystal device will be described with reference to FIG. FIG. 4 shows the cross-sectional positional relationship of each component and is expressed on a scale that can be clearly shown.

図4に示すように、液晶装置100は、一対の基板の一方である素子基板10と、これに対向配置される一対の基板の他方である対向基板20とを備えている。素子基板10を構成する第1基材10a、及び対向基板20を構成する第2基材20aは、上記したように、例えば、石英基板やシリコン基板等によって構成されている。   As shown in FIG. 4, the liquid crystal device 100 includes an element substrate 10 that is one of a pair of substrates, and a counter substrate 20 that is the other of the pair of substrates disposed to face the element substrate 10. As described above, the first base material 10a constituting the element substrate 10 and the second base material 20a constituting the counter substrate 20 are constituted by, for example, a quartz substrate or a silicon substrate.

第1基材10a上には、チタン(Ti)やクロム(Cr)等からなる下側遮光膜3cが形成されている。下側遮光膜3cは、平面的に格子状にパターニングされており、各画素の開口領域を規定している。なお、下側遮光膜3cは、走査線3aの一部として機能するようにしてもよい。第1基材10a及び下側遮光膜3c上には、シリコン酸化膜等からなる下地絶縁層11aが形成されている。   A lower light-shielding film 3c made of titanium (Ti), chromium (Cr), or the like is formed on the first base material 10a. The lower light-shielding film 3c is planarly patterned in a lattice shape and defines an opening area of each pixel. The lower light shielding film 3c may function as a part of the scanning line 3a. A base insulating layer 11a made of a silicon oxide film or the like is formed on the first base material 10a and the lower light shielding film 3c.

下地絶縁層11a上には、TFT30及び走査線3a等が形成されている。TFT30は、例えば、LDD(Lightly Doped Drain)構造を有しており、ポリシリコン等からなる半導体層30aと、半導体層30aを覆うように形成されたゲート絶縁膜11gと、ゲート絶縁膜11g上に形成されたポリシリコン膜等からなるゲート電極30gとを有する。上記したように、走査線3aは、ゲート電極30gとしても機能する。   On the base insulating layer 11a, the TFT 30, the scanning line 3a, and the like are formed. The TFT 30 has, for example, an LDD (Lightly Doped Drain) structure, and includes a semiconductor layer 30a made of polysilicon or the like, a gate insulating film 11g formed so as to cover the semiconductor layer 30a, and the gate insulating film 11g. And a gate electrode 30g made of a formed polysilicon film or the like. As described above, the scanning line 3a also functions as the gate electrode 30g.

半導体層30aは、例えば、リン(P)イオン等のN型の不純物イオンが注入されることにより、N型のTFT30として形成されている。具体的には、半導体層30aは、チャネル領域30cと、データ線側LDD領域30s1と、データ線側ソースドレイン領域30sと、画素電極側LDD領域30d1と、画素電極側ソースドレイン領域30dとを備えている。   The semiconductor layer 30a is formed as an N-type TFT 30 by implanting N-type impurity ions such as phosphorus (P) ions. Specifically, the semiconductor layer 30a includes a channel region 30c, a data line side LDD region 30s1, a data line side source / drain region 30s, a pixel electrode side LDD region 30d1, and a pixel electrode side source / drain region 30d. ing.

チャネル領域30cには、ボロン(B)イオン等のP型の不純物イオンがドープされている。その他の領域(30s1,30s,30d1,30d)には、リン(P)イオン等のN型の不純物イオンがドープされている。このように、TFT30は、N型のTFTとして形成されている。   The channel region 30c is doped with P-type impurity ions such as boron (B) ions. The other regions (30s1, 30s, 30d1, 30d) are doped with N-type impurity ions such as phosphorus (P) ions. Thus, the TFT 30 is formed as an N-type TFT.

ゲート電極30g及び下地絶縁層11a上には、シリコン酸化膜等からなる第1層間絶縁層11bが形成されている。第1層間絶縁層11b上には、容量素子16が設けられている。具体的には、TFT30の画素電極側ソースドレイン領域30d及び画素電極27に電気的に接続された画素電位側容量電極としての第1容量電極16aと、固定電位側容量電極としての容量線3b(第2容量電極16b)の一部とが、誘電体層16cを介して対向配置されることにより、容量素子16が形成されている。   A first interlayer insulating layer 11b made of a silicon oxide film or the like is formed on the gate electrode 30g and the base insulating layer 11a. A capacitive element 16 is provided on the first interlayer insulating layer 11b. Specifically, the first capacitor electrode 16a as the pixel potential side capacitor electrode electrically connected to the pixel electrode side source / drain region 30d and the pixel electrode 27 of the TFT 30, and the capacitor line 3b (as the fixed potential side capacitor electrode). A part of the second capacitor electrode 16b) is disposed to face the dielectric layer 16c, so that the capacitor element 16 is formed.

容量線3b(第2容量電極16b)は、例えば、Ti(チタン)、Cr(クロム)、W(タングステン)、Ta(タンタル)、Mo(モリブデン)等の高融点金属のうち少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなる。或いは、Al(アルミニウム)膜から形成することも可能である。   The capacitor line 3b (second capacitor electrode 16b) includes at least one of refractory metals such as Ti (titanium), Cr (chromium), W (tungsten), Ta (tantalum), and Mo (molybdenum). , Metal simple substance, alloy, metal silicide, polysilicide, and a laminate of these. Alternatively, it can be formed from an Al (aluminum) film.

第1容量電極16aは、例えば、導電性のポリシリコン膜からなり容量素子16の画素電位側容量電極として機能する。ただし、第1容量電極16aは、容量線3bと同様に、金属又は合金を含む単一層膜又は多層膜から構成してもよい。第1容量電極16aは、画素電位側容量電極としての機能のほか、コンタクトホールCNT51、及びコンタクトホールCNT52、中継層55、及びコンタクトホールCNT53を介して、画素電極27とTFT30の画素電極側ソースドレイン領域30d(ドレイン領域)とを中継接続する機能を有する。   The first capacitor electrode 16 a is made of, for example, a conductive polysilicon film and functions as a pixel potential side capacitor electrode of the capacitor element 16. However, the first capacitor electrode 16a may be composed of a single layer film or a multilayer film containing a metal or an alloy, like the capacitor line 3b. The first capacitor electrode 16a functions as a pixel potential side capacitor electrode, and in addition to the pixel electrode 27 and the TFT 30 on the pixel electrode side via the contact hole CNT51, the contact hole CNT52, the relay layer 55, and the contact hole CNT53. It has a function of relay-connecting the region 30d (drain region).

容量素子16上には、第2層間絶縁層11cを介してデータ線6a及び中継層55が形成されている。データ線6aは、第1層間絶縁層11b及び第2層間絶縁層11cに開孔されたコンタクトホールCNT54を介して、半導体層30aのデータ線側ソースドレイン領域30s(ソース領域)に電気的に接続されている。   On the capacitive element 16, the data line 6a and the relay layer 55 are formed via the second interlayer insulating layer 11c. The data line 6a is electrically connected to the data line side source / drain region 30s (source region) of the semiconductor layer 30a through the contact hole CNT54 formed in the first interlayer insulating layer 11b and the second interlayer insulating layer 11c. Has been.

データ線6aなどを含む第2層間絶縁層11c上には、第3層間絶縁層11dが設けられている。第3層間絶縁層11d上には、画素電極27が設けられている。画素電極27は、コンタクトホールCNT53、中継層55、コンタクトホールCNT52、第1容量電極16aを介してコンタクトホールCNT51に接続されることにより、半導体層30aの画素電極側ソースドレイン領域30d(ドレイン領域)に電気的に接続されている。なお、画素電極27は、例えば、ITO(Indium Tin Oxide)膜等の透明導電性膜から形成されている。   A third interlayer insulating layer 11d is provided on the second interlayer insulating layer 11c including the data line 6a and the like. A pixel electrode 27 is provided on the third interlayer insulating layer 11d. The pixel electrode 27 is connected to the contact hole CNT51 via the contact hole CNT53, the relay layer 55, the contact hole CNT52, and the first capacitor electrode 16a, whereby the pixel electrode side source / drain region 30d (drain region) of the semiconductor layer 30a. Is electrically connected. The pixel electrode 27 is formed of a transparent conductive film such as an ITO (Indium Tin Oxide) film.

画素電極27上には、画素電極27及び第3層間絶縁層11d上を覆うように、パッシベーション層11eが設けられている。パッシベーション層11eは、例えば、シリコン酸化膜である。パッシベーション層11eの上層表面は、CMP(Chemical Mechanical Polishing)等の平坦化処理が施されている。   A passivation layer 11e is provided on the pixel electrode 27 so as to cover the pixel electrode 27 and the third interlayer insulating layer 11d. The passivation layer 11e is, for example, a silicon oxide film. The upper surface of the passivation layer 11e is subjected to a planarization process such as CMP (Chemical Mechanical Polishing).

パッシベーション層11e上には、例えば、酸化シリコン(SiO2)などの無機材料を斜方蒸着した第1配向膜28が設けられている。第1配向膜28上には、シール材14(図2参照)により囲まれた空間に液晶等の電気光学物質が封入された液晶層15が設けられている。 On the passivation layer 11e, a first alignment film 28 obtained by obliquely depositing an inorganic material such as silicon oxide (SiO 2 ) is provided. On the first alignment film 28, a liquid crystal layer 15 in which an electro-optical material such as liquid crystal is sealed is provided in a space surrounded by the sealing material 14 (see FIG. 2).

一方、第2基材20a上には、その全面に渡って共通電極31が設けられている。共通電極31上(図4では下側)には、酸化シリコン(SiO2)などの無機材料を斜方蒸着した第2配向膜32が設けられている。共通電極31は、上述の画素電極27と同様に、例えばITO膜等の透明導電性膜からなる。 On the other hand, the common electrode 31 is provided on the entire surface of the second base material 20a. On the common electrode 31 (on the lower side in FIG. 4), a second alignment film 32 obtained by oblique deposition of an inorganic material such as silicon oxide (SiO 2 ) is provided. Similar to the pixel electrode 27 described above, the common electrode 31 is made of a transparent conductive film such as an ITO film.

液晶層15は、画素電極27からの電界が印加されていない状態で第1配向膜28及び第2配向膜32によって所定の配向状態をとる。シール材14は、素子基板10及び対向基板20をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のスペーサーが混入されている。以下、図5を参照しながら、外部接続用端子周辺の構造について詳しく説明する。   The liquid crystal layer 15 takes a predetermined alignment state by the first alignment film 28 and the second alignment film 32 in a state where an electric field from the pixel electrode 27 is not applied. The sealing material 14 is an adhesive made of, for example, a photocurable resin or a thermosetting resin, for bonding the element substrate 10 and the counter substrate 20 around them, and a distance between the two substrates is set to a predetermined value. Spacers such as glass fiber or glass beads are mixed. Hereinafter, the structure around the external connection terminal will be described in detail with reference to FIG.

図5は、液晶装置のうち外部接続用端子周辺の構造を示す模式図である。図5(a)は、外部接続用端子の構造を主に示す模式平面図である。図5(b)は、図5(a)のA−A’線に沿う模式断面図である。以下、外部接続用端子周辺の構造を、図5を参照しながら説明する。   FIG. 5 is a schematic diagram showing the structure around the external connection terminal in the liquid crystal device. FIG. 5A is a schematic plan view mainly showing the structure of the external connection terminal. FIG. 5B is a schematic cross-sectional view taken along the line A-A ′ of FIG. Hereinafter, the structure around the external connection terminal will be described with reference to FIG.

図5(a)に示すように、液晶装置100の1辺部10bには、1辺部10bに沿って配列した複数の外部接続用端子61(以下、「接続用パッド61」と称する。)が設けられている。また、図5(b)に示すように、液晶装置100の第1基材10a上には、上述したように、シリコン酸化膜などの第2層間絶縁層11cを介して、データ線6aや中継層55(図4参照)、中継層62,63などが設けられている。   As shown in FIG. 5A, the one side portion 10b of the liquid crystal device 100 has a plurality of external connection terminals 61 (hereinafter referred to as “connection pads 61”) arranged along the one side portion 10b. Is provided. Further, as shown in FIG. 5B, on the first base material 10a of the liquid crystal device 100, as described above, the data line 6a and the relay are provided via the second interlayer insulating layer 11c such as a silicon oxide film. A layer 55 (see FIG. 4), relay layers 62 and 63, and the like are provided.

中継層62は、画素電極27aの下側、かつ、中継層55と同層に設けられた金属膜である。なお、この領域の画素電極27aは、例えば、表示領域の外側に配置されたダミー画素電極である。一方、中継層63は、接続用パッド61の下側、かつ、中継層55と同層に設けられた金属膜である。   The relay layer 62 is a metal film provided below the pixel electrode 27 a and in the same layer as the relay layer 55. Note that the pixel electrode 27a in this area is, for example, a dummy pixel electrode disposed outside the display area. On the other hand, the relay layer 63 is a metal film provided below the connection pad 61 and in the same layer as the relay layer 55.

中継層62,63は、窒化チタン膜(TiN)とアルミニウム膜(Al)との積層構造になっている。具体的には、下側にアルミニウム膜からなる第1中継層62a,63aが配置され、その上層に窒化チタン膜からなる第2中継層62b,63bが配置されている。第1中継層62a,63aの厚みは、例えば、500nmである。第2中継層62b,63bの厚みは、例えば、50nmである。   The relay layers 62 and 63 have a laminated structure of a titanium nitride film (TiN) and an aluminum film (Al). Specifically, first relay layers 62a and 63a made of an aluminum film are arranged on the lower side, and second relay layers 62b and 63b made of a titanium nitride film are arranged on the upper layer. The thickness of the first relay layers 62a and 63a is, for example, 500 nm. The thickness of the second relay layers 62b and 63b is, for example, 50 nm.

中継層62,63及び第2層間絶縁層11c上には、第3層間絶縁層11dが設けられている。中継層62は、第3層間絶縁層11dに設けられたコンタクトホールCNT53を介して、第3層間絶縁層11d上に設けられた画素電極27aと接続されている。   A third interlayer insulating layer 11d is provided on the relay layers 62 and 63 and the second interlayer insulating layer 11c. The relay layer 62 is connected to a pixel electrode 27a provided on the third interlayer insulating layer 11d through a contact hole CNT53 provided in the third interlayer insulating layer 11d.

また、中継層63は、第3層間絶縁層11dに設けられたプラグ64を介して、第3層間絶縁層11d上に設けられた接続用パッド61と接続されている。接続用パッド61は、画素電極27aと同様に、表示領域に設けられた画素電極27と同層に配置されている。   The relay layer 63 is connected to a connection pad 61 provided on the third interlayer insulating layer 11d through a plug 64 provided on the third interlayer insulating layer 11d. The connection pad 61 is arranged in the same layer as the pixel electrode 27 provided in the display area, like the pixel electrode 27a.

図5(a)に示すように、接続用パッド61が形成された領域Cの複数のプラグ64は、例えば、1辺部10bと略平行に形成されている。また、言い換えれば、平面視で溝状に形成されている。   As shown in FIG. 5A, the plurality of plugs 64 in the region C where the connection pads 61 are formed are formed, for example, substantially parallel to the one side portion 10b. In other words, it is formed in a groove shape in plan view.

プラグ64の幅D1は、画素電極27(27a)と接続されるコンタクトホールCNT53の幅D2と同等の幅であり、例えば、0.5μmである。隣り合うプラグ64とプラグ64との隙間Wは、例えば、0.5μmである。また、プラグ64の高さは、例えば、500μmである。また、コンタクトホールCNT53及びプラグ64は、例えば、タングステン(W)で構成されている。   The width D1 of the plug 64 is equivalent to the width D2 of the contact hole CNT53 connected to the pixel electrode 27 (27a), and is 0.5 μm, for example. A gap W between adjacent plugs 64 is, for example, 0.5 μm. The height of the plug 64 is, for example, 500 μm. The contact hole CNT53 and the plug 64 are made of, for example, tungsten (W).

接続用パッド61は、反射性の導電膜で構成されており、例えば、画素電極27と同様に、チタン膜(Ti)とアルミニウム膜(Al)との積層構造になっている。下側に配置されたチタン膜の膜厚は、例えば、30nmである。上側に配置されたアルミニウム膜の膜厚は、例えば、100nmである。   The connection pad 61 is made of a reflective conductive film, and has a laminated structure of a titanium film (Ti) and an aluminum film (Al), for example, like the pixel electrode 27. The thickness of the titanium film disposed on the lower side is, for example, 30 nm. The film thickness of the aluminum film disposed on the upper side is, for example, 100 nm.

接続用パッド61及び画素電極27a上には、第3層間絶縁層11d上の全体を覆うように、例えば、シリコン酸化膜(SiO2)からなるパッシベーション層11eが設けられている。パッシベーション層11eの表面は、コントラストを向上させるために平坦化処理が施されている。また、パッシベーション層11eにおける接続用パッド61の上方には、開口部11e1が設けられている。また、パッシベーション層11eは、絶縁体なので、電圧ロスを少なくするためにも薄いことが好ましい。 A passivation layer 11e made of, for example, a silicon oxide film (SiO 2 ) is provided on the connection pad 61 and the pixel electrode 27a so as to cover the entire surface of the third interlayer insulating layer 11d. The surface of the passivation layer 11e is subjected to a planarization process in order to improve contrast. Also, an opening 11e1 is provided above the connection pad 61 in the passivation layer 11e. Further, since the passivation layer 11e is an insulator, it is preferable that the passivation layer 11e is thin in order to reduce voltage loss.

接続用パッド61は、異方性導電接着フィルム(ACF)65を介してFPC(Flexible Printed Circuits)端子66と液晶パネル100aとを電気的に接続するために用いられる。接続用パッド61の下側に設けられたプラグ64は、接続用パッド61と第1電極としてのFPC端子66とを圧着接続した際の押圧力を吸収させ、接続用パッド61の破壊を防ぐために設けられている。   The connection pad 61 is used to electrically connect an FPC (Flexible Printed Circuits) terminal 66 and the liquid crystal panel 100a via an anisotropic conductive adhesive film (ACF) 65. The plug 64 provided on the lower side of the connection pad 61 absorbs the pressing force when the connection pad 61 and the FPC terminal 66 as the first electrode are crimped and connected to prevent the connection pad 61 from being destroyed. Is provided.

上記した複数のプラグ64において、隣り合うプラグ64とプラグ64との隙間Wは、異方性導電接着フィルム65に含まれる金属粒子の直径と同等、又はそれより幅が狭いことが好ましい。   In the plurality of plugs 64 described above, the gap W between the adjacent plugs 64 is preferably equal to or smaller than the diameter of the metal particles contained in the anisotropic conductive adhesive film 65.

金属粒子の直径としては、例えば、2〜3μmである。金属粒子は、例えば、ニッケルである。また、ニッケルの硬さは、ビッカース硬度(HV)で638程度である。プラグ64の材料であるタングステンの硬さは、ニッケルの硬さより硬く、ビッカース硬度(HV)で3430程度である。   The diameter of the metal particles is, for example, 2 to 3 μm. The metal particles are, for example, nickel. The hardness of nickel is about 638 in terms of Vickers hardness (HV). The hardness of tungsten, which is the material of the plug 64, is harder than that of nickel and is about 3430 in terms of Vickers hardness (HV).

このように、異方性導電接着フィルム(ACF)65を介して接続用パッド61とFPC端子66とを圧着接続する際、接続用パッド61の下側にプラグ64を配置することにより、異方性導電接着フィルム65に含まれる金属粒子に起因して接続用パッド61を突き破るようなことを防ぐことが可能となり、接続用パッド61とFPC端子66とを電気的に接続させることができる。   In this way, when the connection pad 61 and the FPC terminal 66 are crimped and connected via the anisotropic conductive adhesive film (ACF) 65, the plug 64 is disposed on the lower side of the connection pad 61, thereby providing an anisotropic effect. It is possible to prevent the connection pad 61 from being broken through due to the metal particles contained in the conductive conductive adhesive film 65, and the connection pad 61 and the FPC terminal 66 can be electrically connected.

<液晶装置の製造方法>
図6は、液晶装置の製造方法を工程順に示すフローチャートである。図7〜図11は、液晶装置の一部の製造方法を示す模式断面図である。以下、液晶装置の製造方法を、図6〜図11を参照しながら説明する。
<Method for manufacturing liquid crystal device>
FIG. 6 is a flowchart showing a manufacturing method of the liquid crystal device in the order of steps. 7 to 11 are schematic cross-sectional views illustrating a method for manufacturing a part of the liquid crystal device. Hereinafter, a method for manufacturing the liquid crystal device will be described with reference to FIGS.

最初に、素子基板10側の製造方法を説明する。ステップS11では、ガラス基板やシリコン基板などからなる第1基材10a上にTFT30や配線等を形成する。具体的には、周知の成膜技術、フォトリソグラフィ技術及びエッチング技術を用いて、第1基材10a上にTFT30などを形成する。   First, a manufacturing method on the element substrate 10 side will be described. In step S11, the TFT 30 and the wiring are formed on the first base material 10a made of a glass substrate, a silicon substrate, or the like. Specifically, the TFT 30 and the like are formed on the first base material 10a by using a well-known film formation technique, photolithography technique, and etching technique.

ステップS12では、画素電極27を形成する。具体的には、ITO膜などからなる画素電極27を、公知のフォトリソグラフィ技術及びエッチング技術を用いて形成する。その後、画素電極27を含む基板上の全体にパッシベーション層11eを形成する。成膜方法としては、例えば、CVD法などを用いて形成することができる。また、パッシベーション層11eの上面に生じた凹凸を平坦化するために、CMP研磨処理を施す。   In step S12, the pixel electrode 27 is formed. Specifically, the pixel electrode 27 made of an ITO film or the like is formed using a known photolithography technique and etching technique. Thereafter, a passivation layer 11 e is formed on the entire substrate including the pixel electrode 27. As a film forming method, for example, a CVD method can be used. Further, a CMP polishing process is performed in order to flatten the unevenness generated on the upper surface of the passivation layer 11e.

ステップS13では、第1配向膜28を形成する。具体的には、パッシベーション層11eを覆うように第1配向膜28を形成する。第1配向膜28の製造方法としては、例えば、酸化シリコン(SiO2)などの無機材料を斜方蒸着する斜方蒸着法が用いられる。以上により、素子基板10側が完成する。 In step S13, the first alignment film 28 is formed. Specifically, the first alignment film 28 is formed so as to cover the passivation layer 11e. As a manufacturing method of the first alignment film 28, for example, an oblique deposition method in which an inorganic material such as silicon oxide (SiO 2 ) is obliquely deposited is used. Thus, the element substrate 10 side is completed.

次に、対向基板20側の製造方法を説明する。まず、ステップS21では、ガラス基板等の透光性材料からなる第2基材20a上に、周知の成膜技術、フォトリソグラフィ技術及びエッチング技術を用いて、共通電極31を形成する。   Next, a manufacturing method on the counter substrate 20 side will be described. First, in step S21, the common electrode 31 is formed on the second base material 20a made of a translucent material such as a glass substrate by using a well-known film forming technique, photolithography technique, and etching technique.

ステップS22では、共通電極31上に第2配向膜32を形成する。第2配向膜32の製造方法は、第1配向膜28と場合と同様であり、例えば、斜方蒸着法を用いて形成する。以上により、対向基板20側が完成する。次に、素子基板10と対向基板20とを貼り合わせる方法を説明する。   In step S <b> 22, the second alignment film 32 is formed on the common electrode 31. The manufacturing method of the second alignment film 32 is the same as that of the first alignment film 28, and is formed using, for example, an oblique deposition method. Thus, the counter substrate 20 side is completed. Next, a method for bonding the element substrate 10 and the counter substrate 20 will be described.

ステップS31では、素子基板10上にシール材14を塗布する。詳しくは、素子基板10とディスペンサー(吐出装置でも可能)との相対的な位置関係を変化させて、素子基板10における画素領域Eの周縁部に(画素領域Eを囲むように)シール材14を塗布する。   In step S <b> 31, the sealing material 14 is applied on the element substrate 10. In detail, the relative positional relationship between the element substrate 10 and the dispenser (which may be a discharge device) is changed, and the sealing material 14 is placed on the periphery of the pixel region E in the element substrate 10 (so as to surround the pixel region E). Apply.

ステップS32では、素子基板10と対向基板20とを貼り合わせる。具体的には、素子基板10に塗布されたシール材14を介して素子基板10と対向基板20とを貼り合わせる。より具体的には、互いの基板10,20の平面的な縦方向や横方向の位置精度を確保しながら行う。   In step S32, the element substrate 10 and the counter substrate 20 are bonded together. Specifically, the element substrate 10 and the counter substrate 20 are bonded together via the sealing material 14 applied to the element substrate 10. More specifically, it is performed while ensuring the positional accuracy in the vertical and horizontal directions of the substrates 10 and 20.

ステップS33では、液晶注入口(図示せず)から構造体の内部に液晶を注入し、その後、液晶注入口を封止する。封止には、例えば、樹脂等の封止材が用いられる。次に、外部接続用端子61周辺の製造方法を、図7〜図11を参照しながら説明する。なお、上述した製造方法の工程と一部重複する工程も含め、具体的に説明する。   In step S33, liquid crystal is injected into the structure from a liquid crystal injection port (not shown), and then the liquid crystal injection port is sealed. For the sealing, for example, a sealing material such as a resin is used. Next, a manufacturing method around the external connection terminal 61 will be described with reference to FIGS. In addition, it demonstrates concretely also including the process partially overlapped with the process of the manufacturing method mentioned above.

図7に示す工程では、素子基板10側における第2層間絶縁層11c上に、中継層62,63を形成する。具体的には、まず、周知の方法を用いて、第1基材10a上に平坦化された第2層間絶縁層11cまで形成する。次に、第2層間絶縁層11c上に、中継層62,63を構成する第1中継層62a,63a及び第2中継層62b,63bの材料を成膜する。第1中継層62a,63aの材料は、アルミニウム膜である。第2中継層62b,63bの材料は、窒化チタン膜である。   In the step shown in FIG. 7, the relay layers 62 and 63 are formed on the second interlayer insulating layer 11c on the element substrate 10 side. Specifically, first, the planarized second interlayer insulating layer 11c is formed on the first base material 10a using a known method. Next, the materials of the first relay layers 62a and 63a and the second relay layers 62b and 63b constituting the relay layers 62 and 63 are formed on the second interlayer insulating layer 11c. The material of the first relay layers 62a and 63a is an aluminum film. The material of the second relay layers 62b and 63b is a titanium nitride film.

成膜方法としては、例えば、CVD法などを用いて製造することができる。その後、フォトリソグラフィ技術及びエッチング技術を用いて、アルミニウム膜及び窒化チタン膜をパターニングする。これにより、第2層間絶縁層11c上に複数の中継層62,63が形成される。   As a film forming method, for example, it can be manufactured using a CVD method or the like. Thereafter, the aluminum film and the titanium nitride film are patterned using a photolithography technique and an etching technique. As a result, a plurality of relay layers 62, 63 are formed on the second interlayer insulating layer 11c.

図8に示す工程(プラグ形成工程)では、プラグ64及びコンタクトホールCNT53を形成する。具体的には、まず、中継層62,63を含む第2層間絶縁層11c上の全体に、シリコン酸化膜などからなる第3層間絶縁層11dを成膜する。成膜方法としては、例えば、CVD法を用いることができる。その後、第3層間絶縁層11dに平坦化処理を施す。   In the process (plug formation process) shown in FIG. 8, the plug 64 and the contact hole CNT53 are formed. Specifically, first, a third interlayer insulating layer 11d made of a silicon oxide film or the like is formed on the entire second interlayer insulating layer 11c including the relay layers 62 and 63. As a film forming method, for example, a CVD method can be used. Thereafter, a planarization process is performed on the third interlayer insulating layer 11d.

次に、第3層間絶縁層11dに、フォトリソグラフィ技術及びエッチング技術を用いてコンタクトホールCNT53及びプラグ64を形成する。なお、プラグ64のエッチング処理、及びコンタクトホールCNT53のエッチング処理のエッチングレートを同じにすることにより、同時に形成する。言い換えれば、プラグ64を形成するために新たな製造工程を追加することなくプラグ64を形成することができ、かかる工数を抑えることができる。   Next, contact holes CNT53 and plugs 64 are formed in the third interlayer insulating layer 11d using a photolithography technique and an etching technique. The plug 64 and the contact hole CNT 53 are formed at the same time by using the same etching rate. In other words, the plug 64 can be formed without adding a new manufacturing process to form the plug 64, and the number of steps can be reduced.

次に、基板上の全体に、例えば、CVD法を用いてタングステン膜を成膜する。これにより、プラグ64及びコンタクトホールCNT53にタングステン膜が埋め込まれる。その後、CMP法を用いて第2層間絶縁層11c上に平坦化処理を施す。   Next, a tungsten film is formed on the entire surface of the substrate by using, for example, a CVD method. As a result, the tungsten film is embedded in the plug 64 and the contact hole CNT53. Thereafter, a planarization process is performed on the second interlayer insulating layer 11c by using a CMP method.

図9に示す工程(接続用パッド形成工程)では、画素電極27a及び接続用パッド61を形成する。具体的には、まず、第3層間絶縁層11d上に、例えば、CVD法を用いてチタン(Ti)膜を成膜する。チタン膜の厚みとしては、例えば、30nmである。次に、チタン膜上に、例えば、CVD法を用いてアルミニウム(Al)膜を成膜する。アルミニウム膜の厚みとしては、例えば、100nmである。   In the step shown in FIG. 9 (connection pad forming step), the pixel electrode 27a and the connection pad 61 are formed. Specifically, first, a titanium (Ti) film is formed on the third interlayer insulating layer 11d by using, for example, a CVD method. The thickness of the titanium film is, for example, 30 nm. Next, an aluminum (Al) film is formed on the titanium film by using, for example, a CVD method. The thickness of the aluminum film is, for example, 100 nm.

次に、フォトリソグラフィ技術及びエッチング技術を用いて、チタン膜とアルミニウム膜の積層膜をパターニングする。これにより、画素電極27a及び接続用パッド61が形成される。   Next, the laminated film of the titanium film and the aluminum film is patterned by using a photolithography technique and an etching technique. Thereby, the pixel electrode 27a and the connection pad 61 are formed.

図10に示す工程では、画素電極27a及び接続用パッド61を含む第3層間絶縁層11d上にパッシベーション層11eを形成する。まず、第3層間絶縁層11d上に、CVD法などを用いてシリコン酸化膜などのパッシベーション層11eを成膜する。次に、パッシベーション層11eの表面に生じた凸凹を、例えば、CMP研磨処理を施して平坦化する。   In the step shown in FIG. 10, the passivation layer 11 e is formed on the third interlayer insulating layer 11 d including the pixel electrode 27 a and the connection pad 61. First, a passivation layer 11e such as a silicon oxide film is formed on the third interlayer insulating layer 11d using a CVD method or the like. Next, the unevenness generated on the surface of the passivation layer 11e is flattened by performing, for example, a CMP polishing process.

次に、接続用パッド61上に開口部11e1を形成する。開口部11e1を形成する方法としては、例えば、フォトリソグラフィ技術及びエッチング技術を用いて形成することができる。   Next, the opening 11 e 1 is formed on the connection pad 61. As a method for forming the opening 11e1, for example, it can be formed by using a photolithography technique and an etching technique.

図11に示す工程(圧着工程)では、接続用パッド61とFPC端子66とを接続する。具体的には、液晶パネル100a上に、金属粒子67を有する異方性導電接着フィルム65とFPC端子66とを配置する。その後、例えば、圧着ヘッド(図示せず)を用いてFPC端子66及び異方性導電接着フィルム65を押圧する。これにより、異方性導電接着フィルム65の中に含有する金属粒子67が挟み込まれ、接続用パッド61とFPC端子66とが電気的に導通する。以上により、液晶装置100が完成する。   In the step shown in FIG. 11 (crimping step), the connection pad 61 and the FPC terminal 66 are connected. Specifically, an anisotropic conductive adhesive film 65 having metal particles 67 and an FPC terminal 66 are disposed on the liquid crystal panel 100a. Thereafter, for example, the FPC terminal 66 and the anisotropic conductive adhesive film 65 are pressed using a crimping head (not shown). Thereby, the metal particle 67 contained in the anisotropic conductive adhesive film 65 is sandwiched, and the connection pad 61 and the FPC terminal 66 are electrically connected. Thus, the liquid crystal device 100 is completed.

<電子機器>
次に、本実施形態の電子機器としての投射型表示装置について、図12を参照して説明する。図12は、上記した液晶装置を備えた反射型の投射型表示装置の構成を示す概略図である。
<Electronic equipment>
Next, a projection display device as an electronic apparatus according to the present embodiment will be described with reference to FIG. FIG. 12 is a schematic diagram showing a configuration of a reflection type projection display device including the above-described liquid crystal device.

図12に示すように、本実施形態の電子機器としての投射型表示装置(液晶プロジェクター)1500は、システム光軸Lに沿って配置された偏光照明装置1100と、3つのダイクロイックミラー1111,1112,1115と、2つの反射ミラー1113,1114と、3つの光変調素子としての反射型の液晶ライトバルブ1250,1260,1270と、クロスダイクロイックプリズム1206と、投射レンズ1207とを備えている。   As shown in FIG. 12, a projection display apparatus (liquid crystal projector) 1500 as an electronic apparatus according to the present embodiment includes a polarization illumination apparatus 1100 arranged along the system optical axis L, three dichroic mirrors 1111 and 1112. 1115, two reflection mirrors 1113, 1114, reflection type liquid crystal light valves 1250, 1260, 1270 as three light modulation elements, a cross dichroic prism 1206, and a projection lens 1207.

偏光照明装置1100は、ハロゲンランプなどの白色光源からなる光源としてのランプユニット1101と、インテグレーターレンズ1102と、偏光変換素子1103とから概略構成されている。   The polarized light illumination device 1100 is generally configured by a lamp unit 1101 as a light source composed of a white light source such as a halogen lamp, an integrator lens 1102, and a polarization conversion element 1103.

偏光照明装置1100から射出された偏光光束は、互いに直交して配置されたダイクロイックミラー1111とダイクロイックミラー1112とに入射する。光分離素子としてのダイクロイックミラー1111は、入射した偏光光束のうち赤色光(R)を反射する。もう一方の光分離素子としてのダイクロイックミラー1112は、入射した偏光光束のうち緑色光(G)と青色光(B)とを反射する。   The polarized light beam emitted from the polarization illumination device 1100 is incident on the dichroic mirror 1111 and the dichroic mirror 1112 which are arranged orthogonal to each other. A dichroic mirror 1111 serving as a light separation element reflects red light (R) in the incident polarized light flux. The dichroic mirror 1112 as the other light separation element reflects green light (G) and blue light (B) in the incident polarized light flux.

反射した赤色光(R)は反射ミラー1113により再び反射され、液晶ライトバルブ1250に入射する。一方、反射した緑色光(G)と青色光(B)とは反射ミラー1114により再び反射して光分離素子としてのダイクロイックミラー1115に入射する。ダイクロイックミラー1115は緑色光(G)を反射し、青色光(B)を透過する。反射した緑色光(G)は液晶ライトバルブ1260に入射する。透過した青色光(B)は液晶ライトバルブ1270に入射する。   The reflected red light (R) is reflected again by the reflection mirror 1113 and enters the liquid crystal light valve 1250. On the other hand, the reflected green light (G) and blue light (B) are reflected again by the reflection mirror 1114 and enter the dichroic mirror 1115 as a light separation element. The dichroic mirror 1115 reflects green light (G) and transmits blue light (B). The reflected green light (G) enters the liquid crystal light valve 1260. The transmitted blue light (B) enters the liquid crystal light valve 1270.

液晶ライトバルブ1250は、反射型の液晶パネル1251と、ワイヤーグリッド偏光板1253とを備えている。   The liquid crystal light valve 1250 includes a reflective liquid crystal panel 1251 and a wire grid polarizer 1253.

液晶ライトバルブ1250は、ワイヤーグリッド偏光板1253によって反射した赤色光(R)がクロスダイクロイックプリズム1206の入射面に垂直に入射するように配置されている。また、ワイヤーグリッド偏光板1253の偏光度を補う補助偏光板1254が液晶ライトバルブ1250における赤色光(R)の入射側に配置され、もう1つの補助偏光板1255が赤色光(R)の射出側においてクロスダイクロイックプリズム1206の入射面に沿って配置されている。なお、反射型偏光素子として偏光ビームスプリッターを用いた場合には、一対の補助偏光板1254,1255を省略することも可能である。   The liquid crystal light valve 1250 is arranged so that the red light (R) reflected by the wire grid polarizer 1253 is perpendicularly incident on the incident surface of the cross dichroic prism 1206. Further, an auxiliary polarizing plate 1254 that compensates for the degree of polarization of the wire grid polarizing plate 1253 is disposed on the red light (R) incident side of the liquid crystal light valve 1250, and another auxiliary polarizing plate 1255 is disposed on the red light (R) emission side. Are arranged along the incident surface of the cross dichroic prism 1206. In the case where a polarizing beam splitter is used as the reflective polarizing element, the pair of auxiliary polarizing plates 1254 and 1255 can be omitted.

このような反射型の液晶ライトバルブ1250の構成と各構成の配置は、他の反射型の液晶ライトバルブ1260,1270においても同じである。   The configuration of the reflective liquid crystal light valve 1250 and the arrangement of the components are the same in the other reflective liquid crystal light valves 1260 and 1270.

液晶ライトバルブ1250,1260,1270に入射した各色光は、画像情報に基づいて変調され、再びワイヤーグリッド偏光板1253,1263,1273を経由してクロスダイクロイックプリズム1206に入射する。クロスダイクロイックプリズム1206では、各色光が合成され、合成された光は投射レンズ1207によってスクリーン1300上に投射され、画像が拡大されて表示される。   Each color light incident on the liquid crystal light valves 1250, 1260, 1270 is modulated based on the image information, and again enters the cross dichroic prism 1206 via the wire grid polarizers 1253, 1263, 1273. In the cross dichroic prism 1206, the color lights are combined, and the combined light is projected onto the screen 1300 by the projection lens 1207, and the image is enlarged and displayed.

本実施形態では、液晶ライトバルブ1250,1260,1270における反射型の液晶パネル1251,1261,1271として上記実施形態における液晶パネル100aが適用されている。   In the present embodiment, the liquid crystal panel 100a in the above embodiment is applied as the reflective liquid crystal panels 1251, 1261, 1271 in the liquid crystal light valves 1250, 1260, 1270.

このような液晶プロジェクター1500によれば、反射型の液晶装置100を液晶ライトバルブ1250,1260,1270に用いているので、電気的な接続を安定させることが可能となり、高い表示品質を有する反射型の液晶プロジェクター1500を提供できる。   According to such a liquid crystal projector 1500, since the reflective liquid crystal device 100 is used for the liquid crystal light valves 1250, 1260, and 1270, the electrical connection can be stabilized, and the reflective type having high display quality. Liquid crystal projector 1500 can be provided.

以上詳述したように、本実施形態の液晶装置100、液晶装置100の製造方法、及び電子機器によれば、以下に示す効果が得られる。   As described above in detail, according to the liquid crystal device 100, the method for manufacturing the liquid crystal device 100, and the electronic apparatus of the present embodiment, the following effects can be obtained.

(1)本実施形態の液晶装置100によれば、接続用パッド61の下側にプラグ64が設けられているので、異方性導電接着フィルム(ACF)65を介して接続用パッド61とFPC端子66とを圧着接続して電気的に接続する際、接続用パッド61とプラグ64との両方で応力を受け止めることが可能となる。また、異方性導電接着フィルム65に含まれる金属粒子67の直径と同等又は小さい溝幅を有する複数のプラグ64によって金属粒子67を受け止めることができる。よって、接続用パッド61が破壊されたとしても、その下側に配置されたプラグ64とFPC端子66とを確実に電気的に接続させることができる。   (1) According to the liquid crystal device 100 of this embodiment, since the plug 64 is provided below the connection pad 61, the connection pad 61 and the FPC are connected via the anisotropic conductive adhesive film (ACF) 65. When the terminal 66 is crimped and electrically connected, both the connection pad 61 and the plug 64 can receive the stress. Further, the metal particles 67 can be received by the plurality of plugs 64 having a groove width equal to or smaller than the diameter of the metal particles 67 included in the anisotropic conductive adhesive film 65. Therefore, even if the connection pad 61 is destroyed, the plug 64 and the FPC terminal 66 disposed below the connection pad 61 can be reliably electrically connected.

(2)本実施形態の液晶装置100によれば、比較的膜厚が薄い画素電極27と同層の膜で接続用パッド61を設けたとしても、接続用パッド61の下側にプラグ64を設けるため、画素電極27の強度を上げるために画素電極27の膜厚を厚くする必要がない。よって、画素電極27を厚くした場合のように、基板上の表面の凹凸が大きくなることを抑えることが可能となり、コントラストなどの表示品質に悪影響を及ぼすことを抑えることができる。   (2) According to the liquid crystal device 100 of the present embodiment, even if the connection pad 61 is provided in the same layer as the pixel electrode 27 having a relatively thin film thickness, the plug 64 is provided below the connection pad 61. Therefore, it is not necessary to increase the thickness of the pixel electrode 27 in order to increase the strength of the pixel electrode 27. Therefore, it is possible to prevent the surface unevenness on the substrate from becoming large as in the case where the pixel electrode 27 is thickened, and it is possible to suppress adverse effects on display quality such as contrast.

(3)本実施形態の液晶装置100の製造方法によれば、プラグ64を形成した上に接続用パッド61を形成するので、異方性導電接着フィルム65を介して接続用パッド61とFPC端子66とを圧着接続して電気的に接続する際、接続用パッド61とプラグ64との両方で押圧を受け止めることが可能となる。また、異方性導電接着フィルム65に含まれる金属粒子67の直径と同等又は小さい溝幅を有する複数のプラグ64を形成することによって金属粒子67を受け止めることができる。よって、接続用パッド61が破壊されたとしても、その下側に配置されたプラグ64とFPC端子66とを確実に電気的に接続させることができる。   (3) According to the method for manufacturing the liquid crystal device 100 of the present embodiment, since the connection pad 61 is formed on the plug 64, the connection pad 61 and the FPC terminal are interposed via the anisotropic conductive adhesive film 65. It is possible to receive the pressure by both the connection pad 61 and the plug 64 when the 66 is crimped and electrically connected. Further, the metal particles 67 can be received by forming a plurality of plugs 64 having a groove width equal to or smaller than the diameter of the metal particles 67 included in the anisotropic conductive adhesive film 65. Therefore, even if the connection pad 61 is destroyed, the plug 64 and the FPC terminal 66 disposed below the connection pad 61 can be reliably electrically connected.

(4)本実施形態の液晶装置100の製造方法によれば、コンタクトホールCNT53と同時にプラグ64を形成するので、製造工程を新たに追加する必要がなく、かかるコストを抑えることができる。また、プラグ64の幅D1とコンタクトホールCNT53の幅D2とを同じにすることで、工程数を増やすことなく同時に形成することができる。   (4) According to the manufacturing method of the liquid crystal device 100 of the present embodiment, the plug 64 is formed simultaneously with the contact hole CNT53, so that it is not necessary to add a new manufacturing process, and the cost can be suppressed. Further, by making the width D1 of the plug 64 and the width D2 of the contact hole CNT53 the same, they can be formed simultaneously without increasing the number of steps.

(5)本実施形態の電子機器によれば、上記に記載の液晶装置100を備えているので、電気的に安定した電子機器を提供することができる。   (5) According to the electronic apparatus of the present embodiment, since the liquid crystal device 100 described above is provided, an electrically stable electronic apparatus can be provided.

なお、本発明の態様は、上記した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、本発明の態様の技術範囲に含まれるものである。また、以下のような形態で実施することもできる。   The aspect of the present invention is not limited to the above-described embodiment, and can be appropriately changed without departing from the spirit or idea of the invention that can be read from the claims and the entire specification. It is included in the range. Moreover, it can also implement with the following forms.

(変形例1)
上記したように、複数のプラグ64を1辺部10bと略平行に形成することに限定されず、プラグ64間の隙間Wが金属粒子67の直径と同等又はそれより狭ければよく、例えば、図13に示す形態でもよい。図13は、変形例のプラグ164の配置構造を示す模式平面図である。
(Modification 1)
As described above, the plurality of plugs 64 is not limited to being formed substantially parallel to the one side portion 10b, and the gap W between the plugs 64 may be equal to or smaller than the diameter of the metal particles 67. The form shown in FIG. 13 may be used. FIG. 13 is a schematic plan view showing an arrangement structure of a plug 164 of a modification.

図13に示す液晶装置200は、複数のプラグ164の配置が、1辺部10bと略垂直に形成されている。なお、隣り合うプラグ164とプラグ164との隙間は、例えば、上記した実施形態のプラグ64とプラグ64との隙間Wと同等である。これによれば、異方性導電接着フィルム65を介して接続用パッド61とFPC端子66とを圧着接続して電気的に接続する際、接続用パッド61とプラグ164との両方で押圧を受け止めることが可能となる。よって、接続用パッド61のみの場合と比較して、接続用パッド61が破壊されることを抑えることができる。これにより、接続用パッド61とFPC端子66とを確実に電気的に接続させることができる。加えて、製造工程を増やすことなく形成することができる。   In the liquid crystal device 200 shown in FIG. 13, the arrangement of the plurality of plugs 164 is formed substantially perpendicular to the one side portion 10b. Note that the gap between the adjacent plugs 164 and the plug 164 is, for example, the same as the gap W between the plug 64 and the plug 64 in the above-described embodiment. According to this, when the connection pad 61 and the FPC terminal 66 are crimped and electrically connected via the anisotropic conductive adhesive film 65, both the connection pad 61 and the plug 164 receive pressure. It becomes possible. Therefore, it is possible to suppress the destruction of the connection pad 61 as compared with the case of using only the connection pad 61. Thereby, the connection pad 61 and the FPC terminal 66 can be reliably electrically connected. In addition, it can be formed without increasing the number of manufacturing steps.

(変形例2)
上記したように、外部接続用端子61の部分に本実施形態のプラグ64を配置することに限定されず、例えば、上下導通部26に用いられる銀点パッドの部分や、検査用パッドの部分に用いるようにしてもよい。
(Modification 2)
As described above, the plug 64 of the present embodiment is not limited to the portion of the external connection terminal 61, and may be, for example, a silver dot pad portion used for the vertical conduction portion 26 or an inspection pad portion. You may make it use.

(変形例3)
上記したように、プラグ64の材料としてタングステンを用いることに限定されず、異方性導電接着フィルムに含まれる金属粒子67の材料であるニッケルより硬い材料であればよい。
(Modification 3)
As described above, the material of the plug 64 is not limited to using tungsten, but may be any material that is harder than nickel, which is a material of the metal particles 67 included in the anisotropic conductive adhesive film.

(変形例4)
上記したように、複数の接続用パッド61の全ての下側にプラグ64を配置することに限定されず、例えば、接続用パッド61の下側にプラグ64が配置されていない部分があってもよい。具体的には、例えば、電源電圧を印加する接続用パッド61の両側に配置される接続用パッド61(定電位供給用の接続パッド)の下側には、プラグ64を配置しないようにする。このように、プラグ64を配置しない領域を設けるので、圧着接続した際に、隣り合うプラグ64同士が接触することによって発生するショート(マイグレーション)を抑えることができる。これにより、電気的な信頼性を向上させることができる。
(Modification 4)
As described above, the plug 64 is not limited to be disposed below all of the plurality of connection pads 61. For example, even if there is a portion where the plug 64 is not disposed below the connection pad 61. Good. Specifically, for example, the plug 64 is not disposed below the connection pads 61 (constant potential supply connection pads) disposed on both sides of the connection pads 61 to which the power supply voltage is applied. As described above, since the region where the plug 64 is not disposed is provided, it is possible to suppress a short circuit (migration) that occurs when the adjacent plugs 64 come into contact with each other when the crimping connection is performed. Thereby, electrical reliability can be improved.

(変形例5)
上記した電気光学装置は、液晶装置100であることに限定されず、例えば、有機EL(Electro Luminescence)装置、電気泳動装置などにも適用することができる。
(Modification 5)
The electro-optical device described above is not limited to the liquid crystal device 100, and can be applied to, for example, an organic EL (Electro Luminescence) device, an electrophoresis device, and the like.

(変形例6)
上記したように、液晶装置100を投射型表示装置に用いることに限定されず、例えば、スマートフォン、携帯電話機、ヘッドマウントディスプレイ、EVF(Electrical View Finder)、小型プロジェクター、モバイルコンピューター、デジタルカメラ、デジタルビデオカメラ、ディスプレイ、車載機器、オーディオ機器、露光装置や照明機器など各種電子機器に用いることができる。
(Modification 6)
As described above, the liquid crystal device 100 is not limited to being used as a projection display device. For example, a smartphone, a mobile phone, a head mounted display, an EVF (Electrical View Finder), a small projector, a mobile computer, a digital camera, a digital video It can be used for various electronic devices such as cameras, displays, in-vehicle devices, audio devices, exposure devices, and lighting devices.

3a…走査線、3b…容量線、3c…下側遮光膜、6a…データ線、10…素子基板、10a…第1基材、10b…1辺部、11a…下地絶縁層、11b…第1層間絶縁層、11c…第2層間絶縁層、11d…第3層間絶縁層、11e…パッシベーション層、11e1…開口部、11g…ゲート絶縁膜、14…シール材、15…液晶層、16…容量素子、16a…第1容量電極、16b…第2容量電極、16c…誘電体層、18…遮光部、20…対向基板、20a…第2基材、22…データ線駆動回路、24…走査線駆動回路、25…検査回路、26…上下導通部、27,27a…画素電極、28…第1配向膜、29…配線、30…TFT、30a…半導体層、30c…チャネル領域、30d…画素電極側ソースドレイン領域、30d1…画素電極側LDD領域、30g…ゲート電極、30s…データ線側ソースドレイン領域、30s1…データ線側LDD領域、31…共通電極、32…第2配向膜、33…平坦化層、CNT51,52,53,54…コンタクトホール、55…中継層、61…接続用パッド(外部接続用端子)、62,63…中継層、62a,63a…第1中継層、62b,63b…第2中継層、64,164…プラグ、65…異方性導電接着フィルム、66…第1電極としてのFPC端子、67…金属粒子、100,200…液晶装置、100a…液晶パネル、1100…偏光照明装置、1101…ランプユニット、1102…インテグレーターレンズ、1103…偏光変換素子、1111,1112,1115…ダイクロイックミラー、1113,1114…反射ミラー、1206…クロスダイクロイックプリズム、1207…投射レンズ、1250,1260,1270…液晶ライトバルブ、1251,1261,1271…液晶パネル、1253,1263,1273…ワイヤーグリッド偏光板、1254,1255…補助偏光板、1300…スクリーン、1500…投射型表示装置(液晶プロジェクター)。   3a ... scanning line, 3b ... capacitance line, 3c ... lower light shielding film, 6a ... data line, 10 ... element substrate, 10a ... first substrate, 10b ... one side, 11a ... underlying insulating layer, 11b ... first Interlayer insulating layer, 11c ... second interlayer insulating layer, 11d ... third interlayer insulating layer, 11e ... passivation layer, 11e1 ... opening, 11g ... gate insulating film, 14 ... sealing material, 15 ... liquid crystal layer, 16 ... capacitor element , 16a ... 1st capacitance electrode, 16b ... 2nd capacitance electrode, 16c ... Dielectric layer, 18 ... Shading part, 20 ... Opposite substrate, 20a ... 2nd base material, 22 ... Data line drive circuit, 24 ... Scanning line drive Circuit, 25 ... Inspection circuit, 26 ... Vertical conduction part, 27, 27a ... Pixel electrode, 28 ... First alignment film, 29 ... Wiring, 30 ... TFT, 30a ... Semiconductor layer, 30c ... Channel region, 30d ... Pixel electrode side Source / drain region, 30d1 ... Electrode side LDD region, 30g ... gate electrode, 30s ... data line side source / drain region, 30s1 ... data line side LDD region, 31 ... common electrode, 32 ... second alignment film, 33 ... flattening layer, CNT51, 52, 53 , 54 ... contact hole, 55 ... relay layer, 61 ... connection pad (external connection terminal), 62, 63 ... relay layer, 62a, 63a ... first relay layer, 62b, 63b ... second relay layer, 64, 164: Plug, 65: Anisotropic conductive adhesive film, 66: FPC terminal as first electrode, 67: Metal particles, 100, 200 ... Liquid crystal device, 100a ... Liquid crystal panel, 1100 ... Polarized illumination device, 1101 ... Lamp unit 1102 ... integrator lens, 1103 ... polarization conversion element, 1111, 1112, 1115 ... dichroic mirror, 1113, 1114 ... Projection mirror, 1206: Cross dichroic prism, 1207 ... Projection lens, 1250, 1260, 1270 ... Liquid crystal light valve, 1251, 1261, 1271 ... Liquid crystal panel, 1253, 1263, 1273 ... Wire grid polarizer, 1254, 1255 ... Auxiliary polarization Plate, 1300 ... screen, 1500 ... projection type display device (liquid crystal projector).

Claims (6)

基板と、
異方性導電接着フィルムを介して第1電極と電気的に接続するための接続用パッドと、
前記接続用パッドと前記基板との間に、前記接続用パッドと接して配置された複数のプラグと、
を備え、
前記複数のプラグは、平面視で溝状に設けられており、
前記複数のプラグのうち隣り合うプラグ間の幅は、前記異方性導電接着フィルムに含まれる金属粒子の直径と同等又は小さいことを特徴とする電気光学装置。
A substrate,
A connection pad for electrically connecting to the first electrode via the anisotropic conductive adhesive film;
A plurality of plugs disposed between the connection pads and the substrate in contact with the connection pads;
With
The plurality of plugs are provided in a groove shape in plan view,
An electro-optical device, wherein a width between adjacent plugs of the plurality of plugs is equal to or smaller than a diameter of a metal particle included in the anisotropic conductive adhesive film.
基板と、
複数の画素に対応して前記基板の一方面側に設けられた複数の反射性画素電極と、
前記複数の反射性画素電極と同一の層に設けられた接続用パッドと、
前記接続用パッドと前記基板との間に設けられた配線層と、
前記配線層と前記接続用パッドとを接続する複数のプラグと、を含み、
前記複数のプラグは、前記接続用パッドの一辺に沿って溝状に形成されていることを特徴とする電気光学装置。
A substrate,
A plurality of reflective pixel electrodes provided on one side of the substrate corresponding to a plurality of pixels;
A connection pad provided in the same layer as the plurality of reflective pixel electrodes;
A wiring layer provided between the connection pad and the substrate;
A plurality of plugs for connecting the wiring layer and the connection pads;
The electro-optical device, wherein the plurality of plugs are formed in a groove shape along one side of the connection pad.
請求項1又は請求項2に記載の電気光学装置であって、
前記プラグは、定電位供給用の接続パッドと平面的に重なる領域において、配置されていない領域があることを特徴とする電気光学装置。
The electro-optical device according to claim 1 or 2,
2. The electro-optical device according to claim 1, wherein the plug has a region that is not disposed in a region overlapping the connection pad for supplying a constant potential in a plan view.
基板上に、異方性導電接着フィルムに含まれる金属粒子の直径と同等又は小さい隙間の溝状のプラグを形成するプラグ形成工程と、
前記プラグの上層に前記プラグと接するように、前記異方性導電接着フィルムを介して第1電極と電気的に接続するための接続用パッドを形成する接続用パッド形成工程と、
前記異方性導電接着フィルムを介して前記第1電極と前記接続用パッドとを圧着させて、前記第1電極と前記接続用パッドとを電気的に接続する圧着工程と、
を有することを特徴とする電気光学装置の製造方法。
On the substrate, a plug forming step of forming a groove-like plug having a gap equal to or smaller than the diameter of the metal particles contained in the anisotropic conductive adhesive film,
A connection pad forming step for forming a connection pad for electrical connection with the first electrode through the anisotropic conductive adhesive film so as to be in contact with the plug on an upper layer of the plug;
Crimping the first electrode and the connection pad via the anisotropic conductive adhesive film to electrically connect the first electrode and the connection pad;
A method for manufacturing an electro-optical device.
請求項4に記載の電気光学装置の製造方法であって、
前記基板上に、コンタクトホールを介して画素電極が接続されており、
前記プラグ形成工程は、前記コンタクトホールと同時に前記プラグを形成することを特徴とする電気光学装置の製造方法。
A method for manufacturing the electro-optical device according to claim 4,
A pixel electrode is connected to the substrate through a contact hole,
In the plug forming step, the plug is formed at the same time as the contact hole.
請求項1乃至請求項3のいずれか一項に記載の電気光学装置を備えることを特徴とする電子機器。   An electronic apparatus comprising the electro-optical device according to any one of claims 1 to 3.
JP2012107353A 2012-05-09 2012-05-09 Electro-optic device, method for manufacturing electro-optic device and electronic apparatus Withdrawn JP2013235127A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012107353A JP2013235127A (en) 2012-05-09 2012-05-09 Electro-optic device, method for manufacturing electro-optic device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012107353A JP2013235127A (en) 2012-05-09 2012-05-09 Electro-optic device, method for manufacturing electro-optic device and electronic apparatus

Publications (1)

Publication Number Publication Date
JP2013235127A true JP2013235127A (en) 2013-11-21

Family

ID=49761298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012107353A Withdrawn JP2013235127A (en) 2012-05-09 2012-05-09 Electro-optic device, method for manufacturing electro-optic device and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2013235127A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015143740A (en) * 2014-01-31 2015-08-06 セイコーエプソン株式会社 Pixel electrode, display device, and manufacturing method of pixel electrode
CN112965308A (en) * 2021-02-04 2021-06-15 豪威半导体(上海)有限责任公司 LCOS structure and forming method thereof
US11249361B2 (en) 2019-03-20 2022-02-15 Seiko Epson Corporation Electro-optical device and electronic apparatus

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08293523A (en) * 1995-02-21 1996-11-05 Seiko Epson Corp Semiconductor device and its manufacture
JP2001298029A (en) * 1999-12-16 2001-10-26 Lucent Technol Inc Dual etching bonded pad structure for putting circuit below pad by reducing stress and its formation method
JP2002236459A (en) * 2000-12-06 2002-08-23 Seiko Epson Corp Electro-optic device, its manufacturing method, semiconductor device and electronic equipment
JP2003131254A (en) * 2001-10-22 2003-05-08 Samsung Electronics Co Ltd Liquid crystal display device and manufacturing method therefor
JP2003131253A (en) * 2001-10-19 2003-05-08 Samsung Electronics Co Ltd Display substrate and liquid crystal display device having the same
JP2005010775A (en) * 2003-06-20 2005-01-13 Lg Phillips Lcd Co Ltd Liquid crystal display device and method of fabricating same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08293523A (en) * 1995-02-21 1996-11-05 Seiko Epson Corp Semiconductor device and its manufacture
JP2001298029A (en) * 1999-12-16 2001-10-26 Lucent Technol Inc Dual etching bonded pad structure for putting circuit below pad by reducing stress and its formation method
JP2002236459A (en) * 2000-12-06 2002-08-23 Seiko Epson Corp Electro-optic device, its manufacturing method, semiconductor device and electronic equipment
JP2003131253A (en) * 2001-10-19 2003-05-08 Samsung Electronics Co Ltd Display substrate and liquid crystal display device having the same
JP2003131254A (en) * 2001-10-22 2003-05-08 Samsung Electronics Co Ltd Liquid crystal display device and manufacturing method therefor
JP2005010775A (en) * 2003-06-20 2005-01-13 Lg Phillips Lcd Co Ltd Liquid crystal display device and method of fabricating same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015143740A (en) * 2014-01-31 2015-08-06 セイコーエプソン株式会社 Pixel electrode, display device, and manufacturing method of pixel electrode
US11249361B2 (en) 2019-03-20 2022-02-15 Seiko Epson Corporation Electro-optical device and electronic apparatus
US11662638B2 (en) 2019-03-20 2023-05-30 Seiko Epson Corporation Electro-optical device and electronic apparatus
CN112965308A (en) * 2021-02-04 2021-06-15 豪威半导体(上海)有限责任公司 LCOS structure and forming method thereof
US11579501B2 (en) 2021-02-04 2023-02-14 Omnivision Semiconductor (Shanghai) Co., Ltd. LCOS structure and method of forming same

Similar Documents

Publication Publication Date Title
JP2014212191A (en) Semiconductor device, electrooptical device, method of manufacturing semiconductor device, method of manufacturing electrooptical device, and electronic equipment
US8698967B2 (en) Electro-optic device, electronic device, and method of manufacturing electro-optic device
JP2013235128A (en) Manufacturing method of electro-optic device and substrate for electro-optic device
JP6251955B2 (en) Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP5948777B2 (en) Liquid crystal device, method for manufacturing liquid crystal device, and electronic apparatus
JP5919890B2 (en) Electro-optical device and electronic apparatus
JP2013235127A (en) Electro-optic device, method for manufacturing electro-optic device and electronic apparatus
JP2013182144A (en) Electro-optic device and electronic apparatus
JP2014142390A (en) Electro-optic device, method for manufacturing electro-optic device, and electronic equipment
JP2014228673A (en) Liquid crystal device, method for manufacturing liquid crystal device and electronic equipment
JP6136707B2 (en) Electro-optical device substrate, electro-optical device, electronic apparatus, and method of manufacturing electro-optical device substrate
JP6048075B2 (en) Liquid crystal device and electronic device
JP2017083679A (en) Display device and electronic apparatus
JP6303283B2 (en) Semiconductor device, electro-optical device, semiconductor device manufacturing method, and electronic apparatus
JP2015055816A (en) Substrate for electro-optic device, method for manufacturing substrate for electro-optic device, electro-optic device, and electronic equipment
JP2014182251A (en) Electro-optic device, method for manufacturing electro-optic device, and electronic equipment
JP2017181709A (en) Large-sized substrate and manufacturing method for the same
JP2014092695A (en) Electro-optic device and electronic equipment
JP2017040847A (en) Liquid crystal device, method for manufacturing liquid crystal device, and electronic apparatus
JP6236827B2 (en) Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP6277640B2 (en) Electro-optical device substrate manufacturing method, electro-optical device substrate, electro-optical device, and electronic apparatus
JP2013221964A (en) Electro-optic device, method of manufacturing electro-optic device, and electronic apparatus
JP2014142385A (en) Electro-optic device, method for manufacturing electro-optic device, and electronic equipment
JP2018050069A (en) Semiconductor device, electrooptical device, and electronic apparatus
JP5929097B2 (en) Liquid crystal device and electronic device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150107

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160202

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20160302