JP2013222800A - Nitride semiconductor device and manufacturing method of the same - Google Patents

Nitride semiconductor device and manufacturing method of the same Download PDF

Info

Publication number
JP2013222800A
JP2013222800A JP2012093044A JP2012093044A JP2013222800A JP 2013222800 A JP2013222800 A JP 2013222800A JP 2012093044 A JP2012093044 A JP 2012093044A JP 2012093044 A JP2012093044 A JP 2012093044A JP 2013222800 A JP2013222800 A JP 2013222800A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
film
layer
semiconductor device
heterointerface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012093044A
Other languages
Japanese (ja)
Inventor
Yosuke Fujishige
陽介 藤重
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2012093044A priority Critical patent/JP2013222800A/en
Publication of JP2013222800A publication Critical patent/JP2013222800A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a nitride semiconductor device and a manufacturing method of the same, which can reduce contact resistance between a nitride semiconductor layer and an ohmic electrode.SOLUTION: In a GaN HFET, a 2DEG layer 3 is formed near heterointerface between an undoped GaN layer 1 and an undoped AlGaN layer 2, and ohmic electrodes (source electrode 11, drain electrode 12) composed of a TiAl material are formed in recesses 106, 109 which pierce the 2DEG layer 3 by sequentially sputtering a Ti film 107, Al and TiN and performing annealing at 400°C-550°C. A full width at half maximum (FWHM) of a (002) plane rocking curve obtained by X-ray diffraction of the Ti film 107 which is formed when the source electrode 11 and the drain electrode 12 are manufactured is set at 7° and over.

Description

この発明は、窒化物半導体装置およびその製造方法に関する。   The present invention relates to a nitride semiconductor device and a method for manufacturing the same.

従来、窒化物半導体装置としては、GaN層上にAlGaN層が形成され、このAlGaN層から上記GaN層に至るリセスに、TiおよびAlをこの順序で蒸着し、700℃で熱処理して、オーミック電極としたものが、特許文献1(特許第4333652号公報)に開示されている。   Conventionally, as a nitride semiconductor device, an AlGaN layer is formed on a GaN layer, and Ti and Al are vapor-deposited in this order in a recess extending from the AlGaN layer to the GaN layer, and heat-treated at 700 ° C. to form an ohmic electrode. Is disclosed in Patent Document 1 (Japanese Patent No. 4333352).

ところが、上記窒化物半導体装置について、本発明者が実際に実験を行ってオーミック電極を形成した場合、オーミック電極のコンタクト抵抗が高く、十分に低いコンタクト抵抗を得ることはどうしてもできなかった。   However, when the inventor actually conducted an experiment on the nitride semiconductor device to form an ohmic electrode, the contact resistance of the ohmic electrode was high, and a sufficiently low contact resistance could not be obtained.

特許第4333652号公報Japanese Patent No. 4333352

そこで、この発明の課題は、窒化物半導体層とオーミック電極とのコンタクト抵抗を低減できる窒化物半導体装置およびその製造方法を提供することにある。   SUMMARY OF THE INVENTION An object of the present invention is to provide a nitride semiconductor device that can reduce the contact resistance between the nitride semiconductor layer and the ohmic electrode, and a method for manufacturing the same.

本発明は、本発明者による種々の実験の過程で、窒化物半導体装置のTiAl系材料からなるオーミック電極において、Tiの結晶性を崩して形成した場合にコンタクト抵抗が低減しているという予想外の知見を得たことに基づいて、創出された。   In the present invention, in the course of various experiments by the inventor, an ohmic electrode made of a TiAl-based material of a nitride semiconductor device is unexpectedly expected to have a reduced contact resistance when formed by breaking the crystallinity of Ti. It was created based on the knowledge of

すなわち、第1の発明の窒化物半導体装置は、
基板と、
上記基板上に形成されていると共にヘテロ界面を有する窒化物半導体積層体と、
上記窒化物半導体積層体上または上記窒化物半導体積層体内に少なくとも一部が形成されたTiAl系材料からなるオーミック電極と
を備え、
上記窒化物半導体積層体は、
上記基板上に形成された第1の窒化物半導体層と、
上記第1の窒化物半導体層上に形成されていると共に上記第1の窒化物半導体層とヘテロ界面を形成する第2の窒化物半導体層と
を有し、
上記TiAl系材料からなるオーミック電極は、
上記窒化物半導体積層体上にX線回折による(002)面のロッキングカーブの半値幅が7°以上であるTi膜を形成し、このTi膜上にAl膜を積層し、上記Al膜に上記Ti膜のTiが拡散するように熱処理して作製されていることを特徴としている。
That is, the nitride semiconductor device of the first invention is
A substrate,
A nitride semiconductor multilayer body formed on the substrate and having a heterointerface;
An ohmic electrode made of a TiAl-based material formed at least partially on the nitride semiconductor multilayer body or in the nitride semiconductor multilayer body,
The nitride semiconductor laminate is
A first nitride semiconductor layer formed on the substrate;
A second nitride semiconductor layer formed on the first nitride semiconductor layer and forming a heterointerface with the first nitride semiconductor layer;
The ohmic electrode made of the TiAl-based material is
A Ti film having a half-width of a rocking curve of (002) plane by X-ray diffraction of 7 ° or more is formed on the nitride semiconductor multilayer body, an Al film is laminated on the Ti film, and the Al film is laminated on the Al film. It is characterized by being manufactured by heat treatment so that Ti of the Ti film diffuses.

この第1の発明の窒化物半導体装置によれば、上記TiAl系材料からなるオーミック電極を作製する際に形成するTi膜は、X線回折による(002)面のロッキングカーブの半値幅が7°以上であることにより、低いコンタクト抵抗(例えば2Ωmm以下)を得ることができる。   According to the nitride semiconductor device of the first aspect of the invention, the Ti film formed when the ohmic electrode made of the TiAl-based material has a half width of the rocking curve of the (002) plane by X-ray diffraction is 7 °. By the above, a low contact resistance (for example, 2 Ωmm or less) can be obtained.

また、一実施形態の窒化物半導体装置では、上記窒化物半導体積層体は、
上記第2の窒化物半導体層を貫通して上記ヘテロ界面近傍の2次元電子ガス層に達する凹部を有し、
上記凹部に上記オーミック電極の少なくとも一部が埋め込まれている。
In one embodiment of the nitride semiconductor device, the nitride semiconductor stack is
Having a recess that penetrates the second nitride semiconductor layer and reaches the two-dimensional electron gas layer near the heterointerface;
At least a part of the ohmic electrode is embedded in the recess.

この実施形態によれば、リセス構造の窒化物半導体装置において、第1の窒化物半導体層と第2の窒化物半導体層とのヘテロ界面近傍の2次元電子ガス層とオーミック電極とのコンタクト抵抗を低減できる。   According to this embodiment, in the nitride semiconductor device having a recess structure, the contact resistance between the two-dimensional electron gas layer and the ohmic electrode in the vicinity of the heterointerface between the first nitride semiconductor layer and the second nitride semiconductor layer is reduced. Can be reduced.

また、第2の発明の窒化物半導体装置の製造方法は、
基板上に第1,第2の窒化物半導体層を順に形成して上記第1,第2の窒化物半導体層によるヘテロ界面を有すると共に、上記ヘテロ界面の近傍に2次元電子ガス層が形成されるように、窒化物半導体積層体を形成し、
上記窒化物半導体積層体上に、50℃以下の温度でTiをスパッタリングして、X線回折による(002)面のロッキングカーブの半値幅が7°以上であるTi膜を形成し、上記Ti膜上にAl膜を積層してTi/Al層を形成し、
上記Al膜に上記Ti膜のTiが拡散するように上記Ti/Al層を熱処理して、TiAl系材料からなるオーミック電極を形成することを特徴としている。
A method for manufacturing a nitride semiconductor device according to the second aspect of the invention includes
First and second nitride semiconductor layers are sequentially formed on a substrate to have a heterointerface by the first and second nitride semiconductor layers, and a two-dimensional electron gas layer is formed in the vicinity of the heterointerface. So as to form a nitride semiconductor stack,
On the nitride semiconductor laminate, Ti is sputtered at a temperature of 50 ° C. or less to form a Ti film having a half-width of a rocking curve of (002) plane by X-ray diffraction of 7 ° or more, and the Ti film Laminating an Al film on top to form a Ti / Al layer,
The Ti / Al layer is heat-treated so that Ti of the Ti film diffuses into the Al film to form an ohmic electrode made of a TiAl-based material.

この第2の発明によれば、50℃以下の温度でTiをスパッタリングして、X線回折による(002)面のロッキングカーブの半値幅が7°以上であるTi膜を形成し、上記Ti膜上にAl膜を積層して、上記熱処理によりオーミック電極にする上記Ti/Al層を形成する。これにより、低いコンタクト抵抗(例えば2Ωmm以下)のオーミック電極を得ることができる。   According to the second aspect of the present invention, Ti is sputtered at a temperature of 50 ° C. or lower to form a Ti film having a half-width of a rocking curve of (002) plane by X-ray diffraction of 7 ° or more. The Ti / Al layer is formed by laminating an Al film thereon to form an ohmic electrode by the heat treatment. Thereby, an ohmic electrode having a low contact resistance (for example, 2 Ωmm or less) can be obtained.

また、第3の発明の窒化物半導体装置の製造方法は、
基板上に第1,第2の窒化物半導体層を順に形成して上記第1,第2の窒化物半導体層によるヘテロ界面を有すると共に、上記ヘテロ界面の近傍に2次元電子ガス層が形成されるように、窒化物半導体積層体を形成し、
スパッタチャンバー内に酸素を流してから上記窒化物半導体積層体上にTiをスパッタして、X線回折による(002)面のロッキングカーブの半値幅が7°以上であるTi膜を形成し、上記Ti膜上にAl膜をスパッタして、Ti/Al層を形成し、
上記Al膜に上記Ti膜のTiが拡散するように上記Ti/Al層を熱処理して、TiAl系材料からなるオーミック電極を形成することを特徴としている。
A method for manufacturing a nitride semiconductor device according to a third aspect of the invention includes
First and second nitride semiconductor layers are sequentially formed on a substrate to have a heterointerface by the first and second nitride semiconductor layers, and a two-dimensional electron gas layer is formed in the vicinity of the heterointerface. So as to form a nitride semiconductor stack,
After flowing oxygen into the sputter chamber, Ti is sputtered on the nitride semiconductor laminate to form a Ti film having a half-width of the rocking curve of the (002) plane by X-ray diffraction of 7 ° or more. Sputter an Al film on the Ti film to form a Ti / Al layer,
The Ti / Al layer is heat-treated so that Ti of the Ti film diffuses into the Al film to form an ohmic electrode made of a TiAl-based material.

この第3の発明によれば、チャンバー内に酸素を流してから上記窒化物半導体積層体上にTiをスパッタして、X線回折による(002)面のロッキングカーブの半値幅が7°以上であるTi膜を形成し、上記Ti膜上にAlを積層して上記熱処理によりオーミック電極にする上記Ti/Al層を形成する。これにより、低いコンタクト抵抗(例えば2Ωmm以下)のオーミック電極を得ることができる。   According to the third aspect of the present invention, after flowing oxygen into the chamber, Ti is sputtered on the nitride semiconductor laminate, and the half width of the rocking curve of the (002) plane by X-ray diffraction is 7 ° or more. A Ti film is formed, Al is laminated on the Ti film, and the Ti / Al layer is formed as an ohmic electrode by the heat treatment. Thereby, an ohmic electrode having a low contact resistance (for example, 2 Ωmm or less) can be obtained.

また、一実施形態の窒化物半導体装置の製造方法は、上記Ti/Al層を400℃以上かつ550℃以下で熱処理して上記TiAl系材料からなるオーミック電極を形成する。   In one embodiment of the method for manufacturing a nitride semiconductor device, the Ti / Al layer is heat-treated at 400 ° C. or more and 550 ° C. or less to form an ohmic electrode made of the TiAl-based material.

この実施形態によれば、400℃〜550℃の低い温度の熱処理で低いコンタクト抵抗(例えば2Ωmm以下)のオーミック電極を得ることができるので、半導体界面や素子自体に悪影響が出ることを回避でき、素子の信頼性や性能を向上できる。   According to this embodiment, an ohmic electrode having a low contact resistance (for example, 2 Ωmm or less) can be obtained by heat treatment at a low temperature of 400 ° C. to 550 ° C., so that adverse effects on the semiconductor interface and the element itself can be avoided, The reliability and performance of the element can be improved.

一例として、窒化物半導体層からの窒素抜けによる電流コラプスの悪化を防止できる。ここで、「電流コラプス」とは、低電圧動作でのトランジスタのオン抵抗と比べて高電圧動作でのトランジスタのオン抵抗が高くなってしまう現象である。   As an example, current collapse can be prevented from deteriorating due to nitrogen depletion from the nitride semiconductor layer. Here, “current collapse” is a phenomenon in which the on-resistance of a transistor in a high voltage operation becomes higher than the on-resistance of the transistor in a low voltage operation.

また、一実施形態の窒化物半導体装置の製造方法は、上記窒化物半導体積層体を形成した後、エッチングにより上記第2の窒化物半導体層を貫通して上記ヘテロ界面近傍の2次元電子ガス層に達する凹部を形成し、
上記オーミック電極は、上記窒化物半導体積層体の凹部に少なくとも一部が埋め込まれるように形成する。
According to another embodiment of the method of manufacturing a nitride semiconductor device, the two-dimensional electron gas layer in the vicinity of the heterointerface passes through the second nitride semiconductor layer by etching after forming the nitride semiconductor stacked body. Forming a recess that reaches
The ohmic electrode is formed so as to be at least partially embedded in the recess of the nitride semiconductor multilayer body.

この実施形態によれば、リセス構造の窒化物半導体装置において、上記ヘテロ界面近傍の2次元電子ガス層とオーミック電極とのコンタクト抵抗を低減できる。   According to this embodiment, in the nitride semiconductor device having a recess structure, the contact resistance between the two-dimensional electron gas layer near the heterointerface and the ohmic electrode can be reduced.

この発明の窒化物半導体装置によれば、TiAl系材料からなるオーミック電極を作製する際に形成するTi膜は、X線回折による(002)面のロッキングカーブの半値幅が7°以上であることにより、低いコンタクト抵抗(例えば2Ωmm以下)を得ることができる。   According to the nitride semiconductor device of the present invention, the Ti film formed when producing an ohmic electrode made of a TiAl-based material has a half width of a rocking curve of the (002) plane by X-ray diffraction of 7 ° or more. Thus, a low contact resistance (for example, 2 Ωmm or less) can be obtained.

この発明の実施形態の窒化物半導体装置の断面図である。It is sectional drawing of the nitride semiconductor device of embodiment of this invention. 上記窒化物半導体装置の製造方法を説明するための工程断面図である。It is process sectional drawing for demonstrating the manufacturing method of the said nitride semiconductor device. 図2に続く工程断面図である。FIG. 3 is a process cross-sectional view subsequent to FIG. 2. 図3に続く工程断面図である。FIG. 4 is a process cross-sectional view subsequent to FIG. 3. 図4に続く工程断面図である。FIG. 5 is a process cross-sectional view subsequent to FIG. 4. 図5に続く工程断面図である。FIG. 6 is a process cross-sectional view subsequent to FIG. 5. 窒化物半導体積層体上に積層したTi膜の(002)面のロッキングカーブの半値幅とオーミック電極のコンタクト抵抗との関係を示すグラフである。4 is a graph showing a relationship between a half-value width of a rocking curve of a (002) plane of a Ti film laminated on a nitride semiconductor laminated body and contact resistance of an ohmic electrode. Ti膜の成膜温度と上記Ti膜の(002)面のロッキングカーブの半値幅との関係を示すグラフである。It is a graph which shows the relationship between the film-forming temperature of Ti film | membrane, and the half value width of the rocking curve of the (002) plane of the said Ti film | membrane. Ti膜のスパッタ前にチャンバー内に流す(酸素+窒素)の流量と上記Ti膜の(002)面のロッキングカーブの半値幅との関係を示すグラフである。6 is a graph showing the relationship between the flow rate of (oxygen + nitrogen) flowing in a chamber before sputtering of a Ti film and the half width of the rocking curve of the (002) plane of the Ti film.

以下、この発明を図示の実施の形態により詳細に説明する。   Hereinafter, the present invention will be described in detail with reference to the illustrated embodiments.

(第1の実施の形態)
図1は、この発明の第1実施形態の窒化物半導体装置の断面図を示しており、この窒化物半導体装置はGaN系HFET(Hetero-junction Field Effect Transistor;ヘテロ接合電界効果トランジスタ)である。
(First embodiment)
FIG. 1 shows a cross-sectional view of a nitride semiconductor device according to a first embodiment of the present invention, which is a GaN-based HFET (Hetero-junction Field Effect Transistor).

この半導体装置は、図1に示すように、Si基板10上に、アンドープAlGaNバッファ層15、第1の窒化物半導体層の一例としてのアンドープGaN層1と、第2の窒化物半導体層の一例としてのアンドープAlGaN層2からなる窒化物半導体積層体20を形成している。このアンドープGaN層1とアンドープAlGaN層2とのヘテロ界面近傍に2DEG(2次元電子ガス)層3が発生する。   As shown in FIG. 1, the semiconductor device includes an undoped AlGaN buffer layer 15, an undoped GaN layer 1 as an example of a first nitride semiconductor layer, and an example of a second nitride semiconductor layer on a Si substrate 10. As a result, a nitride semiconductor stacked body 20 composed of the undoped AlGaN layer 2 is formed. A 2DEG (two-dimensional electron gas) layer 3 is generated in the vicinity of the heterointerface between the undoped GaN layer 1 and the undoped AlGaN layer 2.

なお、上記GaN層1に替えて、上記AlGaN層2よりもバンドギャップの小さい組成を有するAlGaN層としてもよい。また、上記AlGaN層2上にキャップ層として例えばGaNからなる約1nmの厚さの層を設けてもよい。   In place of the GaN layer 1, an AlGaN layer having a smaller band gap than the AlGaN layer 2 may be used. Further, a layer having a thickness of about 1 nm made of GaN, for example, may be provided on the AlGaN layer 2 as a cap layer.

また、ソース電極11とドレイン電極12とを、上記AlGaN層2と2DEG層3を貫通してGaN層1まで達する凹部106と凹部109とに互いに間隔をあけて形成している。また、AlGaN層2上に、ソース電極11とドレイン電極12との間かつソース電極11側にゲート電極13を形成している。ソース電極11とドレイン電極12はオーミック電極であり、ゲート電極13はショットキー電極である。上記ソース電極11と、ドレイン電極12と、ゲート電極13と、そのソース電極11,ドレイン電極12,ゲート電極13が形成されたGaN層1,AlGaN層2の活性領域でHFETを構成している。   Further, the source electrode 11 and the drain electrode 12 are formed in a recess 106 and a recess 109 that penetrate the AlGaN layer 2 and the 2DEG layer 3 to reach the GaN layer 1 and are spaced from each other. Further, a gate electrode 13 is formed on the AlGaN layer 2 between the source electrode 11 and the drain electrode 12 and on the source electrode 11 side. The source electrode 11 and the drain electrode 12 are ohmic electrodes, and the gate electrode 13 is a Schottky electrode. The source electrode 11, the drain electrode 12, the gate electrode 13, and the active regions of the GaN layer 1 and the AlGaN layer 2 on which the source electrode 11, the drain electrode 12, and the gate electrode 13 are formed constitute an HFET.

ここで、上記活性領域とは、AlGaN層2上のソース電極11とドレイン電極12との間に配置されたゲート電極13に印加される電圧によって、ソース電極11とドレイン電極12との間でキャリアが流れる窒化物半導体積層体20(GaN層1,AlGaN層2)の領域である。   Here, the active region is a carrier between the source electrode 11 and the drain electrode 12 due to a voltage applied to the gate electrode 13 disposed between the source electrode 11 and the drain electrode 12 on the AlGaN layer 2. Is a region of the nitride semiconductor stacked body 20 (GaN layer 1, AlGaN layer 2) through which flows.

そして、ソース電極11とドレイン電極12とゲート電極13が形成された領域を除くAlGaN層2上に、このAlGaN層2を保護するため、SiOからなる絶縁膜30を形成している。また、ソース電極11とドレイン電極12とゲート電極13とが形成されたSi基板10上に、ポリイミドからなる層間絶縁膜40を形成している。また、図1において、41はコンタクト部としてのビア、42はドレイン電極パッドである。なお、上記絶縁膜30の材質は、SiOに限らず、SiNやAlなどを用いてもよい。特に、上記絶縁膜としては、コラプス抑制のために半導体層表面にストイキオメトリックを崩したSiN膜と表面保護のためのSiOやSiNの多層膜構造とするのが好ましい。また、上記層間絶縁膜40は、ポリイミドに限らず、p−CVD(プラズマCVD)で製造したSiO膜やSOG(Spin On Glass)やBPSG(ホウ素・リン・シリケート・ガラス)などの絶縁材料を用いてもよい。 An insulating film 30 made of SiO 2 is formed on the AlGaN layer 2 excluding the region where the source electrode 11, the drain electrode 12, and the gate electrode 13 are formed in order to protect the AlGaN layer 2. An interlayer insulating film 40 made of polyimide is formed on the Si substrate 10 on which the source electrode 11, the drain electrode 12, and the gate electrode 13 are formed. In FIG. 1, reference numeral 41 denotes a via as a contact portion, and 42 denotes a drain electrode pad. The material of the insulating film 30 is not limited to SiO 2 , and SiN, Al 2 O 3 or the like may be used. In particular, the insulating film preferably has a multilayer structure of a SiN film having a stoichiometric collapse on the surface of the semiconductor layer to suppress collapse and a SiO 2 or SiN film structure for surface protection. The interlayer insulating film 40 is not limited to polyimide, but is made of an insulating material such as SiO 2 film manufactured by p-CVD (plasma CVD), SOG (Spin On Glass), or BPSG (boron / phosphorus / silicate / glass). It may be used.

上記構成の窒化物半導体装置において、GaN層1とAlGaN層2とのヘテロ界面近傍に発生した2次元電子ガス層(2DEG層)3でチャネルが形成され、このチャネルをゲート電極13に電圧を印加することにより制御して、ソース電極11とドレイン電極12とゲート電極13を有するHFETをオンオフさせる。このHFETは、ゲート電極13に負電圧が印加されているときにゲート電極13下のGaN層1に空乏層が形成されてオフ状態となる一方、ゲート電極13の電圧がゼロのときにゲート電極13下のGaN層1に空乏層がなくなってオン状態となるノーマリーオンタイプのトランジスタである。   In the nitride semiconductor device having the above configuration, a channel is formed by the two-dimensional electron gas layer (2DEG layer) 3 generated in the vicinity of the heterointerface between the GaN layer 1 and the AlGaN layer 2, and a voltage is applied to the gate electrode 13 through this channel. Thus, the HFET having the source electrode 11, the drain electrode 12, and the gate electrode 13 is turned on / off. In the HFET, when a negative voltage is applied to the gate electrode 13, a depletion layer is formed in the GaN layer 1 below the gate electrode 13, and the HFET is turned off. On the other hand, when the voltage of the gate electrode 13 is zero, the HFET 13 is a normally-on type transistor in which the depletion layer disappears in the lower GaN layer 1 and is turned on.

次に、上記窒化物半導体装置の製造方法を図2〜図6に従って説明する。なお、図2〜図6では、図を見やすくするためにSi基板やアンドープAlGaNバッファ層を図示せず、また、ソース電極とドレイン電極の大きさや間隔を変えている。   Next, a method for manufacturing the nitride semiconductor device will be described with reference to FIGS. 2 to 6, the Si substrate and the undoped AlGaN buffer layer are not shown in order to make the drawings easy to see, and the sizes and intervals of the source electrode and the drain electrode are changed.

まず、図2に示すように、Si基板(図示せず)上に、MOCVD(Metal Organic Chemical Vapor Deposition:有機金属気相成長)法を用いて、アンドープAlGaNバッファ層(図示せず)、アンドープGaN層101とアンドープAlGaN層102を順に形成する。アンドープGaN層101の厚さは、例えば1μm、アンドープAlGaN層102の厚さは例えば30nmとする。このGaN層101とAlGaN層102が窒化物半導体層120を構成している。   First, as shown in FIG. 2, an undoped AlGaN buffer layer (not shown), undoped GaN are formed on a Si substrate (not shown) using MOCVD (Metal Organic Chemical Vapor Deposition). A layer 101 and an undoped AlGaN layer 102 are formed in this order. The thickness of the undoped GaN layer 101 is, for example, 1 μm, and the thickness of the undoped AlGaN layer 102 is, for example, 30 nm. The GaN layer 101 and the AlGaN layer 102 constitute a nitride semiconductor layer 120.

次に、AlGaN層102上に、絶縁膜130(例えばSiO)を例えばプラズマCVD(Chemical Vapor Deposition:化学的気相成長))法により200nmの厚さで成膜する。図2において、103は、GaN層101とAlGaN層102とのヘテロ界面近傍に形成される2次元電子ガス(2DEG)層である。 Next, an insulating film 130 (for example, SiO 2 ) is formed with a thickness of 200 nm on the AlGaN layer 102 by, for example, a plasma CVD (Chemical Vapor Deposition) method. In FIG. 2, reference numeral 103 denotes a two-dimensional electron gas (2DEG) layer formed in the vicinity of the heterointerface between the GaN layer 101 and the AlGaN layer 102.

次に、絶縁膜130上にフォトレジストを塗布してパターニングした後、ドライエッチングにより、図3に示すように、オーミック電極を形成すべき部分を除去して、AlGaN層102を貫通してGaN層101の上側の一部に達する凹部106,109を形成する。この凹部106,109の深さはAlGaN層102の表面から2DEG層103までの深さ以上であればよく、例えば50nmとする。そして、上記ドライエッチング後に、例えば500〜850℃でアニールを行う。   Next, after applying and patterning a photoresist on the insulating film 130, a portion where an ohmic electrode is to be formed is removed by dry etching, as shown in FIG. 3, and the GaN layer penetrates the AlGaN layer 102. Recesses 106 and 109 reaching part of the upper side of 101 are formed. The depth of the recesses 106 and 109 may be equal to or greater than the depth from the surface of the AlGaN layer 102 to the 2DEG layer 103, for example, 50 nm. Then, after the dry etching, annealing is performed at 500 to 850 ° C., for example.

次に、図4に示すように、絶縁膜130上および凹部106,109にスパッタリングによりTi膜107を形成する。このスパッタリングによるTi膜107の成膜を50℃以下の低温で行なう。これにより、X線回折による(002)面のロッキングカーブの半値幅が7°以上であるTi膜107を形成する。なお、上記Ti膜のスパッタリング温度の下限値は、一例として室温(例えば20℃)とすることができる。   Next, as shown in FIG. 4, a Ti film 107 is formed on the insulating film 130 and in the recesses 106 and 109 by sputtering. The Ti film 107 is formed by sputtering at a low temperature of 50 ° C. or lower. Thereby, the Ti film 107 having a half-value width of the rocking curve of the (002) plane by X-ray diffraction of 7 ° or more is formed. In addition, the lower limit of the sputtering temperature of the Ti film can be set to room temperature (for example, 20 ° C.) as an example.

次に、絶縁膜130上および凹部106,109に形成したTi膜107上に、Al,TiNをAl,TiNの順にスパッタリングして、Al膜上にTiN膜が積層したAl/TiN層をTi膜107上に積層する。このスパッタリング温度は、例えば、50℃〜200℃で行なう。これにより、図5に示すように、オーミック電極となる積層金属膜108を形成する。ここで、上記TiN層は、後工程からTi/Al層を保護するためのキャップ層である。   Next, Al / TiN is sputtered in the order of Al and TiN on the insulating film 130 and the Ti film 107 formed on the recesses 106 and 109, and an Al / TiN layer in which a TiN film is laminated on the Al film is formed as a Ti film. Laminate on 107. This sputtering temperature is performed at 50 ° C. to 200 ° C., for example. Thereby, as shown in FIG. 5, a laminated metal film 108 to be an ohmic electrode is formed. Here, the TiN layer is a cap layer for protecting the Ti / Al layer from a later step.

次に、図6に示すように、通常のフォトリソグラフィおよびドライエッチングを用いて、オーミック電極111,112のパターンを形成する。   Next, as shown in FIG. 6, patterns of ohmic electrodes 111 and 112 are formed by using normal photolithography and dry etching.

そして、上記オーミック電極111,112が形成された基板を例えば400℃以上かつ550℃以下で10分以上アニールすることによって、2DEG層103とオーミック電極111,112との間にオーミックコンタクトが得られる。この場合、550℃を超える高温でアニールした場合に比べてオーミック電極111,112のコンタクト抵抗を大幅に低減できる。また、400℃以上かつ550℃以下の低温でアニールすることにより絶縁膜130への電極金属の拡散を抑制でき、絶縁膜130の特性に悪影響を与えることがない。また、上記低温のアニールにより、GaN層101からの窒素抜けによる電流コラプスの悪化や特性変動を防ぐことができる。なお、「電流コラプス」とは、低電圧動作でのトランジスタのオン抵抗と比べて高電圧動作でのトランジスタのオン抵抗が高くなってしまう現象である。   An ohmic contact is obtained between the 2DEG layer 103 and the ohmic electrodes 111 and 112 by annealing the substrate on which the ohmic electrodes 111 and 112 are formed at, for example, 400 ° C. or more and 550 ° C. or less for 10 minutes or more. In this case, the contact resistance of the ohmic electrodes 111 and 112 can be greatly reduced as compared with the case where annealing is performed at a high temperature exceeding 550 ° C. In addition, by annealing at a low temperature of 400 ° C. or higher and 550 ° C. or lower, diffusion of the electrode metal into the insulating film 130 can be suppressed, and the characteristics of the insulating film 130 are not adversely affected. In addition, the low temperature annealing can prevent deterioration of current collapse and characteristic fluctuation due to nitrogen desorption from the GaN layer 101. Note that “current collapse” is a phenomenon in which the on-resistance of a transistor in a high-voltage operation becomes higher than the on-resistance of the transistor in a low-voltage operation.

ここでは、上記アニール時間を10分間以上としたが、上記アニール時間は、AlにTiが十分に拡散する時間に設定すればよい。   Here, the annealing time is set to 10 minutes or longer. However, the annealing time may be set to a time during which Ti sufficiently diffuses into Al.

上記オーミック電極111,112がソース電極11とドレイン電極12となり、後の工程でオーミック電極111,112の間にTiNまたはWNなどからなるゲート電極が形成される。   The ohmic electrodes 111 and 112 become the source electrode 11 and the drain electrode 12, and a gate electrode made of TiN or WN is formed between the ohmic electrodes 111 and 112 in a later step.

本発明者らは、窒化物半導体装置の1つであるGaN系HFETについて行った様々な実験の過程で、TiAl系材料からなるオーミック電極において、Tiの結晶性を崩した方がコンタクト抵抗が低減しているという予想外の知見を得た。   In the course of various experiments conducted on a GaN-based HFET, which is one of the nitride semiconductor devices, the present inventors have reduced contact resistance when the Ti crystallinity is broken in an ohmic electrode made of a TiAl-based material. I got an unexpected finding that

すなわち、この実施形態によれば、上記TiAl系材料からなるオーミック電極111,112を作製する際に形成するTi膜107のX線回折による(002)面のロッキングカーブの半値幅が7°以上であることにより、低いコンタクト抵抗(一例として2Ωmm以下)を得ることができる。   That is, according to this embodiment, the half width of the rocking curve of the (002) plane by X-ray diffraction of the Ti film 107 formed when the ohmic electrodes 111 and 112 made of the TiAl-based material are 7 ° or more. As a result, a low contact resistance (as an example, 2 Ωmm or less) can be obtained.

特に、GaNデバイスのようなオン抵抗を小さくできる材料を用いた半導体装置では、オン抵抗にコンタクト抵抗が占める割合が相対的に高くなるので、コンタクト抵抗を2Ωmm以下の低い値にまで低減できることは非常に有用であり、大電流駆動が可能でかつ高温動作に適した製品として性能面およびコスト面で商業的価値を有する。   In particular, in a semiconductor device using a material that can reduce the on-resistance such as a GaN device, the ratio of the contact resistance to the on-resistance is relatively high, so that it is very possible to reduce the contact resistance to a low value of 2 Ωmm or less. As a product that can be driven at a large current and is suitable for high-temperature operation, it has commercial value in terms of performance and cost.

図7は、上記窒化物半導体積層体20の凹部106,109に積層するTi膜の(002)面のロッキングカーブの半値幅と、オーミック電極のコンタクト抵抗との関係を示すグラフである。このオーミック電極は、上述の如く、上記Ti膜上にAl,TiNをAl,TiNの順にスパッタリングしアニール(400〜550℃)して作製したものである。図7に示すように、上記Ti膜の(002)面のロッキングカーブの半値幅が、7°以上であること(つまりTiの結晶性が低いこと)により、コンタクト抵抗を2Ωmm以下の低い値にまで低減できる。一方、上記Ti膜の(002)面のロッキングカーブの半値幅が、7°未満になる(つまりTiの結晶性が高い)とコンタクト抵抗が急増している。   FIG. 7 is a graph showing the relationship between the half-value width of the rocking curve of the (002) plane of the Ti film stacked in the recesses 106 and 109 of the nitride semiconductor multilayer body 20 and the contact resistance of the ohmic electrode. As described above, the ohmic electrode is formed by sputtering Al and TiN in the order of Al and TiN and annealing (400 to 550 ° C.) on the Ti film. As shown in FIG. 7, when the half width of the rocking curve on the (002) plane of the Ti film is 7 ° or more (that is, the crystallinity of Ti is low), the contact resistance is reduced to a low value of 2 Ωmm or less. Can be reduced. On the other hand, when the half width of the rocking curve of the (002) plane of the Ti film is less than 7 ° (that is, the crystallinity of Ti is high), the contact resistance increases rapidly.

図8は、上記スパッタリングによるTi膜の成膜の温度と、X線回折による上記Ti膜の(002)面のロッキングカーブの半値幅FWHM(°)との関係を示すグラフである。図8に示すように、上記Ti膜の成膜の温度を50°以下にすることで、スパッタによる成膜後のTi膜の(002)面のロッキングカーブの半値幅FWHM(°)が7°以上になる。一方、上記Tiの成膜温度が50℃を超えると、上記Ti膜の(002)面のロッキングカーブの半値幅FWHM(°)が7°から急低下している。   FIG. 8 is a graph showing the relationship between the film formation temperature of the Ti film by sputtering and the half width FWHM (°) of the rocking curve of the (002) plane of the Ti film by X-ray diffraction. As shown in FIG. 8, by setting the Ti film formation temperature to 50 ° or less, the half width FWHM (°) of the rocking curve of the (002) plane of the Ti film after the film formation by sputtering is 7 °. That's it. On the other hand, when the Ti deposition temperature exceeds 50 ° C., the full width at half maximum FWHM (°) of the rocking curve of the (002) plane of the Ti film suddenly decreases from 7 °.

このように、上記スパッタリングによるTi膜の成膜の温度を、50℃以下にすることで、Tiの結晶性が低くなり、成膜後のTi膜の(002)面のロッキングカーブの半値幅FWHM(°)を7°以上にでき、オーミック電極111,112のコンタクト抵抗を2Ωmm以下の低い値に低減できる。   Thus, by setting the temperature of Ti film formation by sputtering to 50 ° C. or less, the crystallinity of Ti is lowered, and the FWHM of the rocking curve of the (002) plane of the Ti film after film formation is FWHM. (°) can be set to 7 ° or more, and the contact resistance of the ohmic electrodes 111 and 112 can be reduced to a low value of 2 Ωmm or less.

(第2の実施の形態)
次に、この発明の第2実施形態としての窒化物半導体装置の製造方法を説明する。この第2実施形態は、前述の第1実施形態で説明した窒化物半導体装置の製造方法と比べて、上記Ti膜107の形成に関する点だけが異なる。よって、この第2実施形態では、前述の第1実施形態で説明した窒化物半導体装置の製造方法と異なる点を主に説明する。
(Second embodiment)
Next explained is a method for manufacturing a nitride semiconductor device as a second embodiment of the invention. The second embodiment is different from the nitride semiconductor device manufacturing method described in the first embodiment only in the point relating to the formation of the Ti film 107. Therefore, in the second embodiment, differences from the method for manufacturing the nitride semiconductor device described in the first embodiment will be mainly described.

この第2実施形態の製造方法では、前述の第1実施形態で図2、図3を参照して説明したのと同様に、アンドープGaN層101とアンドープAlGaN層102を順に形成し、AlGaN層102上に絶縁膜130を成膜し、ドライエッチングにより、凹部106,109を形成する。   In the manufacturing method of the second embodiment, as described with reference to FIGS. 2 and 3 in the first embodiment, the undoped GaN layer 101 and the undoped AlGaN layer 102 are sequentially formed, and the AlGaN layer 102 is formed. An insulating film 130 is formed thereon, and the recesses 106 and 109 are formed by dry etching.

次に、スパッタチャンバー内に、酸素ガスOと窒素ガスNとを、酸素ガスOを20sccm,窒素ガスNを80sccmで5分間流してから、上記窒化物半導体積層体120上にTiをスパッタして、図4に示すように、絶縁膜130上および凹部106,109にTi膜107を形成する。これにより、X線回折による(002)面のロッキングカーブの半値幅が7°以上であるTi膜107を形成する。 Next, oxygen gas O 2 and nitrogen gas N 2 are flowed into the sputtering chamber at a flow rate of 20 sccm for oxygen gas O 2 and 80 sccm for nitrogen gas N 2 for 5 minutes. As shown in FIG. 4, a Ti film 107 is formed on the insulating film 130 and in the concave portions 106 and 109. Thereby, the Ti film 107 having a half-value width of the rocking curve of the (002) plane by X-ray diffraction of 7 ° or more is formed.

次に、前述の第1実施形態で図5、図6を参照して説明したのと同様に、上記Ti膜107上にスパッタによりAl/TiNを積層して、オーミック電極となる積層金属膜108を形成し、ドライエッチングにより、オーミック電極111,112のパターンを形成する。さらに、400℃以上かつ550℃以下で10分以上のアニールを行なうことによって、2DEG層103とオーミック電極111,112との間にオーミックコンタクトが得られる。なお、上記Ti膜107およびAl/TiNのスパッタ温度は、一例として、50℃〜200℃とした。   Next, in the same manner as described with reference to FIGS. 5 and 6 in the first embodiment, Al / TiN is laminated on the Ti film 107 by sputtering to form the laminated metal film 108 to be an ohmic electrode. The pattern of the ohmic electrodes 111 and 112 is formed by dry etching. Furthermore, an ohmic contact is obtained between the 2DEG layer 103 and the ohmic electrodes 111 and 112 by annealing at 400 ° C. or more and 550 ° C. or less for 10 minutes or more. The sputtering temperature of the Ti film 107 and Al / TiN is set to 50 ° C. to 200 ° C. as an example.

この第2実施形態の製造方法によれば、上記TiAl系材料からなるオーミック電極111,112を作製する際に形成するTi膜107のX線回折による(002)面のロッキングカーブの半値幅が7°以上であることにより、低いコンタクト抵抗(一例として2Ωmm以下)を得ることができる。   According to the manufacturing method of the second embodiment, the half width of the rocking curve of the (002) plane by X-ray diffraction of the Ti film 107 formed when the ohmic electrodes 111 and 112 made of the TiAl-based material are manufactured is 7 When it is at least, it is possible to obtain a low contact resistance (for example, 2 Ωmm or less).

図9は、上記スパッタチャンバー内に流す酸素ガスの体積 (cc)と窒素ガスの体積(cc)との和である(N+O)パージ体積(cc)を横軸にとり、X線回折による上記Ti膜の(002)面のロッキングカーブの半値幅FWHM(°)を縦軸にとったグラフである。図9を参照すれば、上記(N+O)パージ体積(cc)を約40cc以上にすることで上記半値幅FWHM(°)が7°以上になることが分かる。なお、ここで、上記窒素ガスの流量に対する上記酸素ガスの流量の割合は、4分の1とした。図9から、上記(N+O)パージ体積(cc)が約40(cc)を下回ると上記半値幅FWHM(°)が7°よりも小さくなることが分かる。なお、上記窒素ガスの流量に対する上記酸素ガスの流量の割合は4分の1に限らず、例えば、10〜100%でもよい。 FIG. 9 shows the (N 2 + O 2 ) purge volume (cc), which is the sum of the volume (cc) of oxygen gas flowing into the sputtering chamber and the volume (cc) of nitrogen gas, on the horizontal axis. It is the graph which took the full width at half maximum FWHM (°) of the rocking curve of the (002) plane of the Ti film on the vertical axis. Referring to FIG. 9, it can be seen that when the (N 2 + O 2 ) purge volume (cc) is about 40 cc or more, the full width at half maximum FWHM (°) is 7 ° or more. Here, the ratio of the flow rate of the oxygen gas to the flow rate of the nitrogen gas was set to a quarter. From FIG. 9, it can be seen that the full width at half maximum FWHM (°) is smaller than 7 ° when the (N 2 + O 2 ) purge volume (cc) is less than about 40 (cc). Note that the ratio of the flow rate of the oxygen gas to the flow rate of the nitrogen gas is not limited to a quarter, and may be, for example, 10 to 100%.

すなわち、この第2実施形態の製造方法のように、上記Ti膜107のスパッタ前にスパッタチャンバー内に酸素ガスを流すことで、X線回折による(002)面のロッキングカーブの半値幅が7°以上であるTi膜107を形成できる。そして、このTi膜107にAl/TiNを積層してアニール(400〜550℃,10分)することで、オーミック電極111,112と2DEG層103との間の低いコンタクト抵抗(例えば2Ωmm以下)を達成できる。   That is, as in the manufacturing method of the second embodiment, by flowing oxygen gas into the sputtering chamber before sputtering of the Ti film 107, the half width of the rocking curve of the (002) plane by X-ray diffraction is 7 °. The Ti film 107 as described above can be formed. Then, by laminating Al / TiN on this Ti film 107 and annealing (400 to 550 ° C., 10 minutes), a low contact resistance (for example, 2 Ωmm or less) between the ohmic electrodes 111 and 112 and the 2DEG layer 103 is reduced. Can be achieved.

なお、上記実施形態の窒化物半導体装置の製造方法によれば、絶縁膜130、AlGaN層102、GaN層101をドライエッチングにより除去し、凹部106,109を形成したが、絶縁膜130をウェットエッチングにより除去し、その後AlGaN層102、GaN層101をドライエッチングにより除去することにより、凹部106,109を形成してもよい。また、上記実施形態の図7〜図9に示される一例では、Ti膜の(002)面のロッキングカーブの半値幅の上限は約7.2°であるが、スパッタリングによる成膜温度(50℃以下)やスパッタチャンバー内に流す酸素ガス量の設定によっては、(002)面のロッキングカーブの半値幅が9.0°であるTi膜を成膜することができた。この場合にも上記Ti膜上にAl,TiNをAl,TiNの順にスパッタリングしアニール(400〜550℃)して作製したオーミック電極のコンタクト抵抗を低い値2.0Ωmmにまで低減できた。例えば、上記Ti膜の成膜条件を、成膜温度200℃で、スパッタチャンバーに酸素ガスを20sccmで2.5分間流した後、窒素ガスを80sccmで2.5分間流すというサイクルを2サイクル実施することで、Ti膜の(002)面のX線回折によるロッキングカーブの半値幅FWHMが9.0°で、上記オーミック電極のコンタクト抵抗を2.0Ωmmとすることができた。   According to the nitride semiconductor device manufacturing method of the above embodiment, the insulating film 130, the AlGaN layer 102, and the GaN layer 101 are removed by dry etching to form the recesses 106 and 109. However, the insulating film 130 is wet etched. The recesses 106 and 109 may be formed by removing the AlGaN layer 102 and the GaN layer 101 by dry etching. In the example shown in FIGS. 7 to 9 of the above embodiment, the upper limit of the full width at half maximum of the rocking curve of the (002) plane of the Ti film is about 7.2 °, but the film formation temperature by sputtering (50 ° C. The Ti film having a half-value width of the rocking curve of the (002) plane of 9.0 ° could be formed depending on the setting of the amount of oxygen gas flowing into the sputtering chamber or the following. Also in this case, the contact resistance of the ohmic electrode produced by sputtering Al and TiN on the Ti film in the order of Al and TiN and annealing (400 to 550 ° C.) could be reduced to a low value of 2.0 Ωmm. For example, the Ti film is formed under the following conditions: a film forming temperature of 200 ° C., oxygen gas is supplied to the sputtering chamber at 20 sccm for 2.5 minutes, and then nitrogen gas is supplied at 80 sccm for 2.5 minutes. As a result, the full width at half maximum FWHM of the rocking curve by X-ray diffraction of the (002) plane of the Ti film was 9.0 °, and the contact resistance of the ohmic electrode was 2.0 Ωmm.

また、上記実施形態の窒化物半導体装置の製造方法によれば、Ti/Al/TiNを積層してオーミック電極としたが、これに限らず、TiNはなくともよく、また、Ti/Alを積層した後、その上にAu,Ag,Ptなどを積層してもよい。   Further, according to the nitride semiconductor device manufacturing method of the above embodiment, Ti / Al / TiN is laminated to form an ohmic electrode. However, the present invention is not limited to this, and TiN may be omitted, and Ti / Al is laminated. Then, Au, Ag, Pt or the like may be laminated thereon.

また、上記実施形態では、Si基板を用いた窒化物半導体装置について説明したが、Si基板に限らず、サファイヤ基板やSiC基板を用いてもよく、サファイヤ基板やSiC基板上に窒化物半導体層を成長させてもよいし、GaN基板にAlGaN層を成長させる等のように、窒化物半導体からなる基板上に窒化物半導体層を成長させてもよい。また、基板と窒化物半導体層との間にバッファ層を形成してもよいし、窒化物半導体積層体の第1の窒化物半導体層と第2の窒化物半導体層との間にヘテロ改善層を形成してもよい。   In the above embodiment, the nitride semiconductor device using the Si substrate has been described. However, the present invention is not limited to the Si substrate, and a sapphire substrate or an SiC substrate may be used, and a nitride semiconductor layer is formed on the sapphire substrate or the SiC substrate. The nitride semiconductor layer may be grown on a substrate made of a nitride semiconductor, such as by growing an AlGaN layer on a GaN substrate. Further, a buffer layer may be formed between the substrate and the nitride semiconductor layer, or a hetero-improvement layer between the first nitride semiconductor layer and the second nitride semiconductor layer of the nitride semiconductor stacked body. May be formed.

また、上記実施形態では、オーミック電極がGaN層に達するリセス構造のHFETについて説明したが、リセスを形成せずにアンドープAlGaN層上にソース電極およびドレイン電極となるオーミック電極を形成したHFETにこの発明を適用してもよい。また、この発明の窒化物半導体装置は、2DEGを利用するHFETに限らず、他の構成の電界効果トランジスタであっても同様の効果が得られる。   In the above-described embodiment, the recess structure HFET in which the ohmic electrode reaches the GaN layer has been described. However, the present invention is applied to an HFET in which an ohmic electrode serving as a source electrode and a drain electrode is formed on an undoped AlGaN layer without forming a recess. May be applied. In addition, the nitride semiconductor device of the present invention is not limited to an HFET that uses 2DEG, and the same effect can be obtained even with field effect transistors having other configurations.

また、上記実施形態では、ノーマリーオンタイプのHFETについて説明したが、ノーマリーオフタイプの窒化物半導体装置にこの発明を適用してもよい。また、ショットキー電極に限らず、絶縁ゲート構造の電界効果トランジスタにこの発明を適用してもよい。また、この発明は、電界効果トランジスタに限らず、ショットキーダイオードのオーミック電極に適用してもよい。   In the above embodiment, a normally-on type HFET has been described. However, the present invention may be applied to a normally-off type nitride semiconductor device. Further, the present invention may be applied not only to a Schottky electrode but also to a field effect transistor having an insulated gate structure. The present invention is not limited to a field effect transistor, and may be applied to an ohmic electrode of a Schottky diode.

この発明の窒化物半導体装置の窒化物半導体は、AlxInyGa1−x−yN(x≦0、y≦0、0≦x+y≦1)で表されるものであればよい。 The nitride semiconductor of the nitride semiconductor device of the present invention may be any material expressed by Al x In y Ga 1-xy N (x ≦ 0, y ≦ 0, 0 ≦ x + y ≦ 1).

この発明の具体的な実施の形態について説明したが、この発明は上記実施形態に限定されるものではなく、この発明の範囲内で種々変更して実施することができる。   Although specific embodiments of the present invention have been described, the present invention is not limited to the above-described embodiments, and various modifications can be made within the scope of the present invention.

1,101 GaN層
2,102 AlGaN層
3,103 2DEG層
10 Si基板
11 ソース電極
12 ドレイン電極
13 ゲート電極
15 AlGaNバッファ層
20,120 窒化物半導体積層体
30,130 絶縁膜
40 層間絶縁膜
41 ビア
42 ドレイン電極パッド
106,109 凹部
111,112 オーミック電極
DESCRIPTION OF SYMBOLS 1,101 GaN layer 2,102 AlGaN layer 3,103 2DEG layer 10 Si substrate 11 Source electrode 12 Drain electrode 13 Gate electrode 15 AlGaN buffer layer 20,120 Nitride semiconductor laminated body 30,130 Insulating film 40 Interlayer insulating film 41 Via 42 Drain electrode pad 106, 109 Recess 111, 112 Ohmic electrode

Claims (5)

基板と、
上記基板上に形成されていると共にヘテロ界面を有する窒化物半導体積層体と、
上記窒化物半導体積層体上または上記窒化物半導体積層体内に少なくとも一部が形成されたTiAl系材料からなるオーミック電極と
を備え、
上記窒化物半導体積層体は、
上記基板上に形成された第1の窒化物半導体層と、
上記第1の窒化物半導体層上に形成されていると共に上記第1の窒化物半導体層とヘテロ界面を形成する第2の窒化物半導体層と
を有し、
上記TiAl系材料からなるオーミック電極は、
上記窒化物半導体積層体上にX線回折による(002)面のロッキングカーブの半値幅が7°以上であるTi膜を形成し、このTi膜上にAl膜を積層し、上記Al膜に上記Ti膜のTiが拡散するように熱処理して作製されていることを特徴とする窒化物半導体装置。
A substrate,
A nitride semiconductor multilayer body formed on the substrate and having a heterointerface;
An ohmic electrode made of a TiAl-based material formed at least partially on the nitride semiconductor multilayer body or in the nitride semiconductor multilayer body,
The nitride semiconductor laminate is
A first nitride semiconductor layer formed on the substrate;
A second nitride semiconductor layer formed on the first nitride semiconductor layer and forming a heterointerface with the first nitride semiconductor layer;
The ohmic electrode made of the TiAl-based material is
A Ti film having a half-width of a rocking curve of (002) plane by X-ray diffraction of 7 ° or more is formed on the nitride semiconductor multilayer body, an Al film is laminated on the Ti film, and the Al film is laminated on the Al film. A nitride semiconductor device manufactured by heat treatment so that Ti in a Ti film diffuses.
請求項1に記載の窒化物半導体装置において、
上記窒化物半導体積層体は、
上記第2の窒化物半導体層を貫通して上記ヘテロ界面近傍の2次元電子ガス層に達する凹部を有し、
上記凹部に上記オーミック電極の少なくとも一部が埋め込まれていることを特徴とする窒化物半導体装置。
The nitride semiconductor device according to claim 1,
The nitride semiconductor laminate is
Having a recess that penetrates the second nitride semiconductor layer and reaches the two-dimensional electron gas layer near the heterointerface;
A nitride semiconductor device, wherein at least part of the ohmic electrode is embedded in the recess.
基板上に第1,第2の窒化物半導体層を順に形成して上記第1,第2の窒化物半導体層によるヘテロ界面を有すると共に、上記ヘテロ界面の近傍に2次元電子ガス層が形成されるように、窒化物半導体積層体を形成し、
上記窒化物半導体積層体上に、50℃以下の温度でTiをスパッタリングして、X線回折による(002)面のロッキングカーブの半値幅が7°以上であるTi膜を形成し、上記Ti膜上にAl膜を積層してTi/Al層を形成し、
上記Al膜に上記Ti膜のTiが拡散するように上記Ti/Al層を熱処理して、TiAl系材料からなるオーミック電極を形成することを特徴とする窒化物半導体装置の製造方法。
First and second nitride semiconductor layers are sequentially formed on a substrate to have a heterointerface by the first and second nitride semiconductor layers, and a two-dimensional electron gas layer is formed in the vicinity of the heterointerface. So as to form a nitride semiconductor stack,
On the nitride semiconductor laminate, Ti is sputtered at a temperature of 50 ° C. or less to form a Ti film having a half-width of a rocking curve of (002) plane by X-ray diffraction of 7 ° or more, and the Ti film Laminating an Al film on top to form a Ti / Al layer,
A method of manufacturing a nitride semiconductor device, comprising: heat-treating the Ti / Al layer so that Ti of the Ti film diffuses into the Al film to form an ohmic electrode made of a TiAl-based material.
基板上に第1,第2の窒化物半導体層を順に形成して上記第1,第2の窒化物半導体層によるヘテロ界面を有すると共に、上記ヘテロ界面の近傍に2次元電子ガス層が形成されるように、窒化物半導体積層体を形成し、
スパッタチャンバー内に酸素を流してから上記窒化物半導体積層体上にTiをスパッタして、X線回折による(002)面のロッキングカーブの半値幅が7°以上であるTi膜を形成し、上記Ti膜上にAl膜を積層して、Ti/Al層を形成し、
上記Al膜に上記Ti膜のTiが拡散するように上記Ti/Al層を熱処理して、TiAl系材料からなるオーミック電極を形成することを特徴とする窒化物半導体装置の製造方法。
First and second nitride semiconductor layers are sequentially formed on a substrate to have a heterointerface by the first and second nitride semiconductor layers, and a two-dimensional electron gas layer is formed in the vicinity of the heterointerface. So as to form a nitride semiconductor stack,
After flowing oxygen into the sputter chamber, Ti is sputtered on the nitride semiconductor laminate to form a Ti film having a half-width of the rocking curve of the (002) plane by X-ray diffraction of 7 ° or more. Laminating an Al film on the Ti film to form a Ti / Al layer,
A method of manufacturing a nitride semiconductor device, comprising: heat-treating the Ti / Al layer so that Ti of the Ti film diffuses into the Al film to form an ohmic electrode made of a TiAl-based material.
請求項3または4に記載の窒化物半導体装置の製造方法において、
上記窒化物半導体積層体を形成した後、エッチングにより上記第2の窒化物半導体層を貫通して上記ヘテロ界面近傍の2次元電子ガス層に達する凹部を形成し、
上記オーミック電極は、上記窒化物半導体積層体の凹部に少なくとも一部が埋め込まれるように形成することを特徴とする窒化物半導体装置の製造方法。
In the manufacturing method of the nitride semiconductor device according to claim 3 or 4,
After forming the nitride semiconductor stacked body, etching forms a recess that penetrates the second nitride semiconductor layer and reaches the two-dimensional electron gas layer near the heterointerface,
The method of manufacturing a nitride semiconductor device, wherein the ohmic electrode is formed so as to be at least partially embedded in a concave portion of the nitride semiconductor multilayer body.
JP2012093044A 2012-04-16 2012-04-16 Nitride semiconductor device and manufacturing method of the same Pending JP2013222800A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012093044A JP2013222800A (en) 2012-04-16 2012-04-16 Nitride semiconductor device and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012093044A JP2013222800A (en) 2012-04-16 2012-04-16 Nitride semiconductor device and manufacturing method of the same

Publications (1)

Publication Number Publication Date
JP2013222800A true JP2013222800A (en) 2013-10-28

Family

ID=49593577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012093044A Pending JP2013222800A (en) 2012-04-16 2012-04-16 Nitride semiconductor device and manufacturing method of the same

Country Status (1)

Country Link
JP (1) JP2013222800A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10312344B2 (en) 2016-09-28 2019-06-04 Fujitsu Limited Semiconductor device, manufacturing method of semiconductor device, power unit, and amplifier
CN117133806A (en) * 2023-10-23 2023-11-28 成都功成半导体有限公司 Natural super-junction GaN HEMT device and preparation method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10312344B2 (en) 2016-09-28 2019-06-04 Fujitsu Limited Semiconductor device, manufacturing method of semiconductor device, power unit, and amplifier
CN117133806A (en) * 2023-10-23 2023-11-28 成都功成半导体有限公司 Natural super-junction GaN HEMT device and preparation method thereof
CN117133806B (en) * 2023-10-23 2024-01-26 成都功成半导体有限公司 Natural super-junction GaN HEMT device and preparation method thereof

Similar Documents

Publication Publication Date Title
JP5166576B2 (en) GaN-based semiconductor device manufacturing method
JP5306438B2 (en) Field effect transistor and manufacturing method thereof
JP6197957B2 (en) Semiconductor device and manufacturing method of semiconductor device
WO2014148255A1 (en) Nitride semiconductor device and method for manufacturing nitride semiconductor device
JP2014045174A (en) Nitride semiconductor device
JP6240460B2 (en) Field effect type compound semiconductor device and manufacturing method thereof
JP2013149851A (en) Nitride semiconductor device
JP5236787B2 (en) Nitride semiconductor device and manufacturing method thereof
WO2014003047A1 (en) Electrode structure for nitride semiconductor device, production method therefor, and nitride semiconductor field-effect transistor
WO2013153927A1 (en) Nitride semiconductor device
US9171947B2 (en) Nitride semiconductor device
WO2014003058A1 (en) Electrode structure for nitride semiconductor device, and nitride semiconductor field effect transistor
JP5917990B2 (en) Nitride semiconductor device
JP5220904B2 (en) GaN compound semiconductor device
JP2013222800A (en) Nitride semiconductor device and manufacturing method of the same
WO2014129245A1 (en) Nitride semiconductor device
WO2014167876A1 (en) Nitride semiconductor device
JP2016136547A (en) Field effect transistor
JP5329606B2 (en) Manufacturing method of nitride semiconductor device
JP6018809B2 (en) Nitride semiconductor device
WO2013125589A1 (en) Nitride semiconductor device and method for producing same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160816