JP6018809B2 - Nitride semiconductor device - Google Patents

Nitride semiconductor device Download PDF

Info

Publication number
JP6018809B2
JP6018809B2 JP2012133008A JP2012133008A JP6018809B2 JP 6018809 B2 JP6018809 B2 JP 6018809B2 JP 2012133008 A JP2012133008 A JP 2012133008A JP 2012133008 A JP2012133008 A JP 2012133008A JP 6018809 B2 JP6018809 B2 JP 6018809B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
layer
oxygen concentration
interface
ohmic electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012133008A
Other languages
Japanese (ja)
Other versions
JP2013258259A (en
Inventor
大佑 栗田
大佑 栗田
敏 森下
敏 森下
藤田 耕一郎
耕一郎 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2012133008A priority Critical patent/JP6018809B2/en
Priority to US14/391,523 priority patent/US9082834B2/en
Priority to PCT/JP2013/058024 priority patent/WO2013153927A1/en
Priority to CN201380016278.1A priority patent/CN104185899B/en
Publication of JP2013258259A publication Critical patent/JP2013258259A/en
Application granted granted Critical
Publication of JP6018809B2 publication Critical patent/JP6018809B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

この発明は、窒化物半導体装置に関する。   The present invention relates to a nitride semiconductor device.

従来、窒化物半導体装置としては、n型GaNコンタクト層の表面に酸素プラズマ処理を行って酸素ドープ層を形成した後に、そのn型GaNコンタクト層上にオーミック電極を形成することによって、n型GaNコンタクト層とオーミック電極とのコンタクト抵抗を低減するというものがある(特許第2967743号公報(特許文献1)参照)。   Conventionally, as a nitride semiconductor device, an oxygen plasma treatment is performed on the surface of an n-type GaN contact layer to form an oxygen-doped layer, and then an ohmic electrode is formed on the n-type GaN contact layer, thereby forming an n-type GaN There is one that reduces the contact resistance between the contact layer and the ohmic electrode (see Japanese Patent No. 2996743 (Patent Document 1)).

特許第2967743号公報Japanese Patent No. 2967743

ところが、上記窒化物半導体装置について、本発明者が実際に実験を行ってGaN層に酸素プラズマ処理を行った後にオーミック電極を形成した場合、オーミック電極のコンタクト抵抗が高く、十分に低いコンタクト抵抗を得ることはどうしてもできなかった。   However, for the nitride semiconductor device, when the inventor actually conducted an experiment and formed an ohmic electrode after performing oxygen plasma treatment on the GaN layer, the ohmic electrode has a high contact resistance and a sufficiently low contact resistance. I just couldn't get it.

そこで、この発明の課題は、窒化物半導体層とオーミック電極とのコンタクト抵抗を低減できる窒化物半導体装置を提供することにある。   Accordingly, an object of the present invention is to provide a nitride semiconductor device capable of reducing the contact resistance between the nitride semiconductor layer and the ohmic electrode.

本発明者は、窒化物半導体層上に形成されたオーミック電極のコンタクト抵抗について鋭意検討した結果、TiAl系材料からなるオーミック電極と窒化物半導体層との界面の基板側の領域において上記界面近傍に発生する酸素濃度ピークの酸素濃度と塩素濃度ピークの塩素濃度に応じて窒化物半導体層とオーミック電極とのコンタクト抵抗の特性が変化することを発見した。   As a result of intensive studies on the contact resistance of the ohmic electrode formed on the nitride semiconductor layer, the inventor has found that the substrate side region near the interface between the ohmic electrode made of TiAl-based material and the nitride semiconductor layer is in the vicinity of the interface. It was discovered that the contact resistance characteristics of the nitride semiconductor layer and the ohmic electrode change depending on the oxygen concentration of the generated oxygen concentration peak and the chlorine concentration of the chlorine concentration peak.

さらに、本発明者は、上記界面より基板側の上記界面近傍の酸素濃度ピークの酸素濃度と塩素濃度ピークの塩素濃度が特定の範囲内であるときにコンタクト抵抗が大幅に減少することを実験により初めて見出した。   Furthermore, the inventor has experimentally demonstrated that contact resistance is greatly reduced when the oxygen concentration at the oxygen concentration peak near the interface on the substrate side from the interface and the chlorine concentration at the chlorine concentration peak are within a specific range. I found it for the first time.

上記発見に基づき、この発明の窒化物半導体装置は、
基板と、
上記基板上に形成されていると共にヘテロ界面を有する窒化物半導体積層体と、
上記窒化物半導体積層体内に少なくとも一部が形成されたTiAl系材料からなるオーミック電極と
を備え、
上記窒化物半導体積層体は、
上記基板上に形成された第1の窒化物半導体層と、
上記第1の窒化物半導体層上に形成されていると共に上記第1の窒化物半導体層とヘテロ界面を形成する第2の窒化物半導体層と
を有し、
上記TiAl系材料からなるオーミック電極から上記窒化物半導体積層体に亘る深さ方向の酸素濃度分布において、
上記オーミック電極と上記窒化物半導体積層体との界面よりも上記基板側の領域の上記界面近傍の位置に酸素濃度ピークを有し、
上記酸素濃度ピークの酸素濃度は、
1.1×1018cm−3以上かつ6.8×1018cm−3以下であり、
上記TiAl系材料からなるオーミック電極から上記窒化物半導体積層体に亘る深さ方向の塩素濃度分布において、
上記オーミック電極と上記窒化物半導体積層体との界面よりも上記基板側の領域の上記界面近傍の位置に塩素濃度ピークを有し、
上記塩素濃度ピークの塩素濃度は、
5.0×1016cm−3以上かつ9.6×1017cm−3以下であることを特徴としている。
Based on the above discovery, the nitride semiconductor device of the present invention is
A substrate,
A nitride semiconductor multilayer body formed on the substrate and having a heterointerface;
An ohmic electrode made of a TiAl-based material at least partially formed in the nitride semiconductor laminate,
The nitride semiconductor laminate is
A first nitride semiconductor layer formed on the substrate;
A second nitride semiconductor layer formed on the first nitride semiconductor layer and forming a heterointerface with the first nitride semiconductor layer;
In the oxygen concentration distribution in the depth direction from the ohmic electrode made of the TiAl-based material to the nitride semiconductor laminate,
It has an oxygen concentration peak at a position near the interface in a region closer to the substrate than the interface between the ohmic electrode and the nitride semiconductor laminate,
The oxygen concentration at the oxygen concentration peak is
1.1 × 10 18 cm −3 or more and 6.8 × 10 18 cm −3 or less,
In the chlorine concentration distribution in the depth direction from the ohmic electrode made of the TiAl-based material to the nitride semiconductor laminate,
It has a chlorine concentration peak at a position near the interface in the region on the substrate side of the interface between the ohmic electrode and the nitride semiconductor laminate,
The chlorine concentration at the above chlorine concentration peak is
It is characterized by being 5.0 × 10 16 cm −3 or more and 9.6 × 10 17 cm −3 or less.

この発明の窒化物半導体装置によれば、上記TiAl系材料からなるオーミック電極と上記窒化物半導体積層体との界面の上記基板側の領域において、上記界面近傍の上記酸素濃度ピークの酸素濃度が、1.1×1018cm−3以上かつ6.8×1018cm−3以下であると共に、上記界面近傍の上記塩素濃度ピークの塩素濃度が、5.0×1016cm−3以上かつ9.6×1017cm−3以下であることによって、上記窒化物半導体積層体と上記オーミック電極とのコンタクト抵抗を低減できる。 According to the nitride semiconductor device of the present invention, in the region on the substrate side of the interface between the ohmic electrode made of the TiAl-based material and the nitride semiconductor stacked body, the oxygen concentration at the oxygen concentration peak in the vicinity of the interface is 1.1 × 10 18 cm −3 or more and 6.8 × 10 18 cm −3 or less, and the chlorine concentration at the chlorine concentration peak in the vicinity of the interface is 5.0 × 10 16 cm −3 or more and 9 The contact resistance between the nitride semiconductor multilayer body and the ohmic electrode can be reduced by being not more than 0.6 × 10 17 cm −3 .

また、一実施形態の窒化物半導体装置では、上記窒化物半導体積層体は、
上記第2の窒化物半導体層を貫通して上記ヘテロ界面近傍の2次元電子ガス層に達する凹部を有し、
上記凹部に上記オーミック電極の少なくとも一部が埋め込まれている。
In one embodiment of the nitride semiconductor device, the nitride semiconductor stack is
Having a recess that penetrates the second nitride semiconductor layer and reaches the two-dimensional electron gas layer near the heterointerface;
At least a part of the ohmic electrode is embedded in the recess.

この実施形態によれば、リセス構造の窒化物半導体装置において、上記ヘテロ界面近傍の2次元電子ガス層とオーミック電極とのコンタクト抵抗を低減できる。   According to this embodiment, in the nitride semiconductor device having a recess structure, the contact resistance between the two-dimensional electron gas layer near the heterointerface and the ohmic electrode can be reduced.

この発明の窒化物半導体装置によれば、TiAl系材料からなるオーミック電極と窒化物半導体積層体との界面の基板側の領域において、上記界面近傍の酸素濃度ピークの酸素濃度が、1.1×1018cm−3以上かつ6.8×1018cm−3以下であると共に、上記界面近傍の塩素濃度ピークの塩素濃度が、5.0×1016cm−3以上かつ9.6×1017cm−3以下であるので、上記窒化物半導体積層体と上記オーミック電極とのコンタクト抵抗を低減できる。 According to the nitride semiconductor device of the present invention, in the region on the substrate side of the interface between the ohmic electrode made of a TiAl-based material and the nitride semiconductor multilayer body, the oxygen concentration at the oxygen concentration peak near the interface is 1.1 ×. 10 18 cm −3 or more and 6.8 × 10 18 cm −3 or less, and the chlorine concentration at the chlorine concentration peak near the interface is 5.0 × 10 16 cm −3 or more and 9.6 × 10 17. Since it is cm −3 or less, the contact resistance between the nitride semiconductor multilayer body and the ohmic electrode can be reduced.

この発明の実施形態の窒化物半導体装置の断面図である。It is sectional drawing of the nitride semiconductor device of embodiment of this invention. 上記窒化物半導体装置の製造方法を説明するための工程断面図である。It is process sectional drawing for demonstrating the manufacturing method of the said nitride semiconductor device. 図2に続く工程断面図である。FIG. 3 is a process cross-sectional view subsequent to FIG. 2. 図3に続く工程断面図である。FIG. 4 is a process cross-sectional view subsequent to FIG. 3. 図4に続く工程断面図である。FIG. 5 is a process cross-sectional view subsequent to FIG. 4. オーミック電極とGaN層との界面のオーミック電極側からGaN層側へ亘る深さ方向における酸素の濃度分布を示すグラフである。It is a graph which shows oxygen concentration distribution in the depth direction from the ohmic electrode side to the GaN layer side of the interface of an ohmic electrode and a GaN layer. オーミック電極とGaN層との界面のオーミック電極側からGaN層側へ亘る深さ方向における酸素,Al,Ti,Gaの濃度分布を示すグラフである。It is a graph which shows concentration distribution of oxygen, Al, Ti, Ga in the depth direction from the ohmic electrode side to the GaN layer side at the interface between the ohmic electrode and the GaN layer. 上記実施形態のオーミック電極とGaN層との界面のオーミック電極側からGaN層側へ亘る深さ方向における塩素の濃度分布を示すグラフである。It is a graph which shows the density | concentration distribution of the chlorine in the depth direction from the ohmic electrode side to the GaN layer side of the interface of the ohmic electrode of the said embodiment, and a GaN layer. オーミック電極とGaN層との界面近傍の酸素濃度ピークの酸素濃度とオーミック電極のコンタクト抵抗との関係を示すグラフである。It is a graph which shows the relationship between the oxygen concentration of the oxygen concentration peak of the interface vicinity of an ohmic electrode and a GaN layer, and the contact resistance of an ohmic electrode. オーミック電極とGaN層との界面近傍の塩素濃度ピークの塩素濃度とオーミック電極のコンタクト抵抗との関係を示すグラフである。It is a graph which shows the relationship between the chlorine concentration of the chlorine concentration peak of the interface vicinity of an ohmic electrode and a GaN layer, and the contact resistance of an ohmic electrode. 上記酸素濃度ピークの酸素濃度および上記塩素濃度ピークの塩素濃度とオーミック電極のコンタクト抵抗との関係を示すグラフである。It is a graph which shows the relationship between the oxygen concentration of the said oxygen concentration peak, the chlorine concentration of the said chlorine concentration peak, and the contact resistance of an ohmic electrode.

以下、この発明を図示の実施の形態により詳細に説明する。   Hereinafter, the present invention will be described in detail with reference to the illustrated embodiments.

図1は、この発明の実施形態の窒化物半導体装置の断面図を示しており、この窒化物半導体装置はGaN系HFET(Hetero-junction Field Effect Transistor;ヘテロ接合電界効果トランジスタ)である。   FIG. 1 shows a cross-sectional view of a nitride semiconductor device according to an embodiment of the present invention, and this nitride semiconductor device is a GaN-based HFET (Hetero-junction Field Effect Transistor).

この半導体装置は、図1に示すように、Si基板10上に、アンドープAlGaNバッファ層15、第1の窒化物半導体層の一例としてのアンドープGaN層1と、第2の窒化物半導体層の一例としてのアンドープAlGaN層2からなる窒化物半導体積層体20を形成している。このアンドープGaN層1とアンドープAlGaN層2との界面近傍に2DEG層(2次元電子ガス層)3が発生する。   As shown in FIG. 1, the semiconductor device includes an undoped AlGaN buffer layer 15, an undoped GaN layer 1 as an example of a first nitride semiconductor layer, and an example of a second nitride semiconductor layer on a Si substrate 10. As a result, a nitride semiconductor stacked body 20 composed of the undoped AlGaN layer 2 is formed. A 2DEG layer (two-dimensional electron gas layer) 3 is generated in the vicinity of the interface between the undoped GaN layer 1 and the undoped AlGaN layer 2.

なお、上記GaN層1に替えて、上記AlGaN層2よりもバンドギャップの小さい組成を有するAlGaN層としてもよい。また、上記AlGaN層2上にキャップ層として例えばGaNからなる約1nmの厚さの層を設けてもよい。   In place of the GaN layer 1, an AlGaN layer having a smaller band gap than the AlGaN layer 2 may be used. Further, a layer having a thickness of about 1 nm made of GaN, for example, may be provided on the AlGaN layer 2 as a cap layer.

また、ソース電極11とドレイン電極12とを、上記AlGaN層2と2DEG層3を貫通してGaN層1まで達する凹部106と凹部109に互いに間隔をあけて形成している。また、AlGaN層2上に、ソース電極11とドレイン電極12との間かつソース電極11側にゲート電極13を形成している。ソース電極11とドレイン電極12はオーミック電極であり、ゲート電極13はショットキー電極である。上記ソース電極11と、ドレイン電極12と、ゲート電極13と、そのソース電極11,ドレイン電極12,ゲート電極13が形成されたGaN層1,AlGaN層2の活性領域でHFETを構成している。   Further, the source electrode 11 and the drain electrode 12 are formed in the recess 106 and the recess 109 that pass through the AlGaN layer 2 and the 2DEG layer 3 and reach the GaN layer 1 with a space therebetween. Further, a gate electrode 13 is formed on the AlGaN layer 2 between the source electrode 11 and the drain electrode 12 and on the source electrode 11 side. The source electrode 11 and the drain electrode 12 are ohmic electrodes, and the gate electrode 13 is a Schottky electrode. The source electrode 11, the drain electrode 12, the gate electrode 13, and the active regions of the GaN layer 1 and the AlGaN layer 2 on which the source electrode 11, the drain electrode 12, and the gate electrode 13 are formed constitute an HFET.

ここで、活性領域とは、AlGaN層2上のソース電極11とドレイン電極12との間に配置されたゲート電極13に印加される電圧によって、ソース電極11とドレイン電極12との間でキャリアが流れる窒化物半導体積層体20(GaN層1,AlGaN層2)の領域である。   Here, the active region means that carriers are generated between the source electrode 11 and the drain electrode 12 by the voltage applied to the gate electrode 13 disposed between the source electrode 11 and the drain electrode 12 on the AlGaN layer 2. This is a region of the flowing nitride semiconductor stacked body 20 (GaN layer 1, AlGaN layer 2).

そして、ソース電極11とドレイン電極12とゲート電極13が形成された領域を除くAlGaN層2上に、AlGaN層2を保護するため、SiOからなる絶縁膜30を形成している。また、ソース電極11とドレイン電極12とゲート電極13とが形成されたSi基板10上に、ポリイミドからなる層間絶縁膜40を形成している。また、図1において、41はコンタクト部としてのビア、42はドレイン電極パッドである。なお、絶縁膜は、SiOに限らず、SiNやAlなどを用いてもよい。特に、絶縁膜として、コラプス抑制のために半導体層表面にストイキオメトリックを崩したSiN膜と表面保護のためのSiOやSiNの多層膜構造とするのが好ましい。また、層間絶縁膜は、ポリイミドに限らず、p−CVD(プラズマCVD)で製造したSiO膜やSOG(Spin On Glass)やBPSG(ホウ素・リン・シリケート・ガラス)などの絶縁材料を用いてもよい。 Then, an insulating film 30 made of SiO 2 is formed on the AlGaN layer 2 excluding the region where the source electrode 11, the drain electrode 12, and the gate electrode 13 are formed in order to protect the AlGaN layer 2. An interlayer insulating film 40 made of polyimide is formed on the Si substrate 10 on which the source electrode 11, the drain electrode 12, and the gate electrode 13 are formed. In FIG. 1, reference numeral 41 denotes a via as a contact portion, and 42 denotes a drain electrode pad. Note that the insulating film is not limited to SiO 2 , and SiN, Al 2 O 3, or the like may be used. In particular, the insulating film preferably has a multilayer structure of a SiN film having a stoichiometric collapse on the surface of the semiconductor layer to suppress collapse and a SiO 2 or SiN film structure for surface protection. In addition, the interlayer insulating film is not limited to polyimide, but an insulating material such as SiO 2 film manufactured by p-CVD (plasma CVD), SOG (Spin On Glass), or BPSG (boron, phosphorus, silicate, glass) is used. Also good.

上記構成の窒化物半導体装置において、GaN層1とAlGaN層2との界面近傍に発生した2次元電子ガス層(2DEG層)3でチャネルが形成され、このチャネルをゲート電極13に電圧を印加することにより制御して、ソース電極11とドレイン電極12とゲート電極13を有するHFETをオンオフさせる。このHFETは、ゲート電極13に負電圧が印加されているときにゲート電極13下のGaN層1に空乏層が形成されてオフ状態となる一方、ゲート電極13の電圧がゼロのときにゲート電極13下のGaN層1に空乏層がなくなってオン状態となるノーマリーオンタイプのトランジスタである。   In the nitride semiconductor device having the above configuration, a channel is formed by the two-dimensional electron gas layer (2DEG layer) 3 generated near the interface between the GaN layer 1 and the AlGaN layer 2, and a voltage is applied to the gate electrode 13 through this channel. Thus, the HFET having the source electrode 11, the drain electrode 12, and the gate electrode 13 is turned on / off. In the HFET, when a negative voltage is applied to the gate electrode 13, a depletion layer is formed in the GaN layer 1 below the gate electrode 13, and the HFET is turned off. On the other hand, when the voltage of the gate electrode 13 is zero, 13 is a normally-on type transistor in which the depletion layer disappears in the lower GaN layer 1 and is turned on.

次に、上記窒化物半導体装置の製造方法を図2〜図5に従って説明する。なお、図2〜図5では、図を見やすくするためにSi基板やアンドープAlGaNバッファ層を図示せず、また、ソース電極とドレイン電極の大きさや間隔を変えている。   Next, a method for manufacturing the nitride semiconductor device will be described with reference to FIGS. 2 to 5, the Si substrate and the undoped AlGaN buffer layer are not shown in order to make the drawings easy to see, and the sizes and intervals of the source electrode and the drain electrode are changed.

まず、図2に示すように、Si基板(図示せず)上に、MOCVD(Metal Organic Chemical Vapor Deposition:有機金属気相成長)法を用いて、アンドープAlGaNバッファ層(図示せず)、アンドープGaN層101とアンドープAlGaN層102を順に形成する。アンドープGaN層101の厚さは例えば1μm、アンドープAlGaN層102の厚さは例えば30nmとする。このGaN層101とAlGaN層102が窒化物半導体積層体120を構成している。   First, as shown in FIG. 2, an undoped AlGaN buffer layer (not shown), undoped GaN are formed on a Si substrate (not shown) using MOCVD (Metal Organic Chemical Vapor Deposition). A layer 101 and an undoped AlGaN layer 102 are formed in this order. The thickness of the undoped GaN layer 101 is 1 μm, for example, and the thickness of the undoped AlGaN layer 102 is 30 nm, for example. The GaN layer 101 and the AlGaN layer 102 constitute a nitride semiconductor stacked body 120.

次に、AlGaN層102上に絶縁膜130(例えばSiO)を例えばプラズマCVD(Chemical Vapor Deposition:化学的気相成長))法により200nmの厚さに成膜する。図2において、103は、GaN層101とAlGaN層102とのヘテロ界面近傍に形成される2次元電子ガス層(2DEG層)である。 Next, an insulating film 130 (for example, SiO 2 ) is formed on the AlGaN layer 102 to a thickness of 200 nm by, for example, a plasma CVD (Chemical Vapor Deposition) method. In FIG. 2, reference numeral 103 denotes a two-dimensional electron gas layer (2DEG layer) formed in the vicinity of the heterointerface between the GaN layer 101 and the AlGaN layer 102.

次に、絶縁膜130上にフォトレジスト(図示せず)を塗布してパターニングした後、ドライエッチングにより、図3に示すように、オーミック電極を形成すべき部分を除去して、AlGaN層102を貫通してGaN層101の上側の一部に2DEG層103よりも深い凹部106,109を形成する。上記ドライエッチングでは、塩素系のガスを用いる。この凹部106,109の深さはAlGaN層102の表面から2DEG層103までの深さ以上であればよく、例えば50nmとする。   Next, after applying and patterning a photoresist (not shown) on the insulating film 130, a portion where an ohmic electrode is to be formed is removed by dry etching, as shown in FIG. Recesses 106 and 109 deeper than the 2DEG layer 103 are formed in a part of the upper side of the GaN layer 101 so as to penetrate therethrough. In the dry etching, a chlorine-based gas is used. The depth of the recesses 106 and 109 may be equal to or greater than the depth from the surface of the AlGaN layer 102 to the 2DEG layer 103, for example, 50 nm.

また、この実施形態では、上記ドライエッチングにおいて、RIE(reactive ion etching:リアクティブイオンエッチング)装置の自己バイアス電位Vdcを180V以上かつ240V以下に設定した。   In this embodiment, in the dry etching, the self-bias potential Vdc of the RIE (reactive ion etching) apparatus is set to 180 V or more and 240 V or less.

次に、レジストを剥離後、上記ドライエッチングによるエッチングダメージを低減するためのアニールを行う(例えば500〜850℃)。そして順次、Oプラズマ処理、HCl/Hによる洗浄、BHF(バッファードフッ酸)もしくは1%のHF(フッ酸)による洗浄を行なう。 Next, after removing the resist, annealing for reducing etching damage due to the dry etching is performed (for example, 500 to 850 ° C.). Then, O 2 plasma treatment, cleaning with HCl / H 2 O 2 , cleaning with BHF (buffered hydrofluoric acid) or 1% HF (hydrofluoric acid) are sequentially performed.

次に、図4に示すように、絶縁膜130上および凹部106,109にスパッタリングにより、Ti,Al,TiNを順に積層することで、Ti/Al/TiNを積層して、オーミック電極となる積層金属膜107を形成する。ここで、TiN層は、後工程からTi/Al層を保護するためのキャップ層である。   Next, as shown in FIG. 4, Ti / Al / TiN are stacked by sequentially stacking Ti, Al, and TiN on the insulating film 130 and the recesses 106 and 109 to form an ohmic electrode. A metal film 107 is formed. Here, the TiN layer is a cap layer for protecting the Ti / Al layer from a subsequent process.

上記スパッタリングで上記積層金属膜107を形成する時に、Ti成膜中に少量(例えば5sccm)の酸素をチャンバー内に流す。ここで、上記酸素の流量は、Tiの酸化物が生成されない量とする。なお、上記Ti成膜中に少量の酸素をチャンバー内に流すことに替えて、上記Ti成膜前にチャンバー内に酸素を例えば50sccmで5分間流してもよい。   When the laminated metal film 107 is formed by the sputtering, a small amount (for example, 5 sccm) of oxygen is allowed to flow into the chamber during the Ti film formation. Here, the flow rate of the oxygen is set so that Ti oxide is not generated. Instead of flowing a small amount of oxygen into the chamber during the Ti film formation, oxygen may be flowed into the chamber at 50 sccm for 5 minutes before the Ti film formation.

尚、上記スパッタリングにおいて、TiとAlの両方を同時にスパッタリングしてもよい。また、スパッタリングに替えて上記Ti,Alを蒸着してもよい。   In the sputtering, both Ti and Al may be sputtered simultaneously. Further, Ti and Al may be deposited instead of sputtering.

次に、図5に示すように、通常のフォトリソグラフィおよびドライエッチングを用いて、オーミック電極111,112のパターンを形成する。   Next, as shown in FIG. 5, patterns of ohmic electrodes 111 and 112 are formed by using normal photolithography and dry etching.

そして、オーミック電極111,112が形成された基板を例えば400℃以上かつ500℃以下で10分以上アニールすることによって、2次元電子ガス層(2DEG層)103とオーミック電極111,112との間にオーミックコンタクトが得られる。この場合、500℃を超える高温でアニールした場合に比べてコンタクト抵抗を大幅に低減できる。また、400℃以上かつ500℃以下の低温でアニールすることにより絶縁膜130への電極金属の拡散を抑制でき、絶縁膜130の特性に悪影響を与えることがない。また、上記低温のアニールにより、GaN層101からの窒素抜けによる電流コラプスの悪化や特性変動を防ぐことができる。なお、「電流コラプス」とは、低電圧動作でのトランジスタのオン抵抗と比べて高電圧動作でのトランジスタのオン抵抗が高くなってしまう現象である。   Then, by annealing the substrate on which the ohmic electrodes 111 and 112 are formed, for example, at 400 ° C. or more and 500 ° C. or less for 10 minutes or more, between the two-dimensional electron gas layer (2DEG layer) 103 and the ohmic electrodes 111 and 112 Ohmic contact is obtained. In this case, the contact resistance can be greatly reduced as compared with the case where annealing is performed at a high temperature exceeding 500 ° C. Further, by annealing at a low temperature of 400 ° C. or more and 500 ° C. or less, the diffusion of the electrode metal into the insulating film 130 can be suppressed, and the characteristics of the insulating film 130 are not adversely affected. In addition, the low temperature annealing can prevent deterioration of current collapse and characteristic fluctuation due to nitrogen desorption from the GaN layer 101. Note that “current collapse” is a phenomenon in which the on-resistance of a transistor in a high-voltage operation becomes higher than the on-resistance of the transistor in a low-voltage operation.

このオーミック電極111,112がソース電極11とドレイン電極12となり、後の工程でオーミック電極111,112の間にTiNまたはWNなどからなるゲート電極が形成される。   The ohmic electrodes 111 and 112 become the source electrode 11 and the drain electrode 12, and a gate electrode made of TiN or WN or the like is formed between the ohmic electrodes 111 and 112 in a later step.

上記実施形態の窒化物半導体装置の製造方法によれば、上記オーミック電極としてのソース電極11,ドレイン電極12から上記GaN層1に亘る深さ方向の酸素濃度分布において、上記ソース電極11,ドレイン電極12と上記GaN層1との界面S1,S2の上記アンドープGaN層1側の上記界面S1,S2近傍の位置に第1の酸素濃度ピークP1が形成される。また、上記第1の酸素濃度ピークP1よりも深い位置に第2の酸素濃度ピークP2が形成される。なお、上記界面S1,S2近傍とは、図7を参照して後述するように、例えば、界面S1,S2よりも深い側へ約33nmの範囲であり、図6から分かるように、第2の酸素濃度ピークP2は、界面近傍よりも深い位置にある。   According to the method for manufacturing the nitride semiconductor device of the embodiment, in the oxygen concentration distribution in the depth direction from the source electrode 11 and the drain electrode 12 as the ohmic electrodes to the GaN layer 1, the source electrode 11 and the drain electrode A first oxygen concentration peak P1 is formed at a position near the interfaces S1 and S2 on the undoped GaN layer 1 side of the interfaces S1 and S2 between the GaN layer 1 and the GaN layer 1. A second oxygen concentration peak P2 is formed at a position deeper than the first oxygen concentration peak P1. The vicinity of the interfaces S1 and S2 is, for example, a range of about 33 nm deeper than the interfaces S1 and S2, as will be described later with reference to FIG. The oxygen concentration peak P2 is deeper than the vicinity of the interface.

また、上記製造方法により、上記第1の酸素濃度ピークの酸素濃度は、例えば、1.1×1018cm−3以上かつ6.8×1018cm−3以下にできる。この第1の酸素濃度ピークの酸素濃度は、上記第2の酸素濃度ピークの酸素濃度よりも高い。 Moreover, the oxygen concentration of the first oxygen concentration peak can be set to 1.1 × 10 18 cm −3 or more and 6.8 × 10 18 cm −3 or less by the above manufacturing method, for example. The oxygen concentration at the first oxygen concentration peak is higher than the oxygen concentration at the second oxygen concentration peak.

図6は、上記ソース電極11とアンドープGaN層1との界面S1のソース電極11側から上記GaN層1側へ亘る深さ方向における酸素の濃度分布の一例を示すグラフである。図6において、縦軸目盛の1.E+00、1.E+01、…、1.E+06は、それぞれ、1.0、1.0×10、…、1.0×10を表す。このグラフは、TEG(テスト・エレメント・グループ)を用い、SIMS(2次イオン質量分析法)により測定した結果を表し、横軸に深さ(nm)を取り、縦軸に相対2次イオン強度(counts)を取ったものである。図6に示すように、上記界面S1の位置に凸状の酸素濃度分布を有し、一例として、上記界面S1から上記GaN層1側へ約8nmの界面近傍の深さに、第1の酸素濃度ピークP1が位置し、上記界面S1から上記GaN層1側へ約108nmの深さに、第2の酸素濃度ピークP2が位置している。図6の一例では、上記第1の酸素濃度ピークP1の酸素濃度は、2.6×1018cm−3であり、上記第2の酸素濃度ピークP2の酸素濃度は、6.4×1017cm−3であった。 FIG. 6 is a graph showing an example of the oxygen concentration distribution in the depth direction from the source electrode 11 side to the GaN layer 1 side of the interface S1 between the source electrode 11 and the undoped GaN layer 1. 6, the vertical axis scale 1.E + 00,1.E + 01, ..., 1.E + 06 , respectively, 1.0,1.0 × 10, ..., representative of 1.0 × 10 6. This graph shows the results measured by SIMS (secondary ion mass spectrometry) using TEG (test element group), with the horizontal axis representing depth (nm) and the vertical axis representing relative secondary ion intensity. (counts). As shown in FIG. 6, it has a convex oxygen concentration distribution at the position of the interface S1, and as an example, the first oxygen has a depth of about 8 nm from the interface S1 to the GaN layer 1 side. A concentration peak P1 is located, and a second oxygen concentration peak P2 is located at a depth of about 108 nm from the interface S1 to the GaN layer 1 side. In the example of FIG. 6, the oxygen concentration of the first oxygen concentration peak P1 is 2.6 × 10 18 cm −3 , and the oxygen concentration of the second oxygen concentration peak P2 is 6.4 × 10 17. cm −3 .

尚、上記界面S1は、カーボンCの相対2次イオン強度(counts)のピークの位置に対応している。また、上記ドレイン電極12とアンドープGaN層1との界面S2のドレイン電極12側から上記GaN層1側へ亘る深さ方向における酸素の濃度分布も、図6のグラフと同様であった。   The interface S1 corresponds to the peak position of the relative secondary ion intensity (counts) of the carbon C. The oxygen concentration distribution in the depth direction from the drain electrode 12 side to the GaN layer 1 side at the interface S2 between the drain electrode 12 and the undoped GaN layer 1 was also the same as the graph of FIG.

図7は、上記ソース電極11とアンドープGaN層1との界面S1のソース電極側から上記GaN層1側へ亘る深さ方向における酸素の濃度分布、およびAl,Ti,Gaの濃度分布を示すグラフである。図7において、縦軸目盛の1.E+00、1.E+01、…、1.E+07は、それぞれ、1.0、1.0×10、…、1.0×10を表す。このグラフは、図6と同様、TEG(テスト・エレメント・グループ)を用い、SIMS(2次イオン質量分析法)により測定した結果を表し、横軸に深さ(nm)を取り、縦軸に相対2次イオン強度(counts)を取ったものである。上記界面S1は、カーボンCの相対2次イオン強度(counts)のピークの位置に対応している。図7のグラフでは、一例として、深さ約378nmから深さ約438nmの領域が界面近傍の領域R1であり、界面S1よりも浅い側へ約27nmと界面S1よりも深い側へ約33nmの範囲が界面近傍の領域R1である。 FIG. 7 is a graph showing oxygen concentration distribution and Al, Ti, Ga concentration distribution in the depth direction from the source electrode side to the GaN layer 1 side of the interface S1 between the source electrode 11 and the undoped GaN layer 1. It is. In Figure 7, the vertical axis scale 1.E + 00,1.E + 01, ..., 1.E + 07 , respectively, 1.0,1.0 × 10, ..., representative of 1.0 × 10 7. As in FIG. 6, this graph shows the results of measurement by SIMS (secondary ion mass spectrometry) using TEG (test element group), with the horizontal axis representing depth (nm) and the vertical axis representing Relative secondary ionic strength (counts) is taken. The interface S1 corresponds to the peak position of the relative secondary ion intensity (counts) of the carbon C. In the graph of FIG. 7, as an example, a region having a depth of about 378 nm to a depth of about 438 nm is a region R1 in the vicinity of the interface, and a range of about 27 nm toward the shallower side than the interface S1 and about 33 nm toward the deeper side than the interface S1. Is the region R1 near the interface.

尚、上記ドレイン電極12とアンドープGaN層1との界面S2のドレイン電極12側から上記GaN層1側へ亘る深さ方向におけるAl,Ti,Gaの濃度分布も、図7のグラフと同様であった。   The concentration distribution of Al, Ti, and Ga in the depth direction from the drain electrode 12 side to the GaN layer 1 side of the interface S2 between the drain electrode 12 and the undoped GaN layer 1 is the same as the graph of FIG. It was.

また、上記実施形態の窒化物半導体装置の製造方法によれば、上記オーミック電極としてのソース電極11,ドレイン電極12から上記GaN層1に亘る深さ方向の塩素濃度分布において、上記ソース電極11,ドレイン電極12と上記アンドープGaN層1との界面S1,S2の上記アンドープGaN層1側の領域において、上記界面S1,S2近傍の位置に第1の塩素濃度ピークP10が形成される。また、上記第1の塩素濃度ピークP10よりも深い位置に、第2の塩素濃度ピークP20が形成される。なお、上記界面S1,S2近傍とは、図7を参照して上述したように、例えば、界面S1,S2よりも深い側へ約33nmの範囲であり、図8から分かるように、第2の塩素濃度ピークP20は、界面近傍よりも深い位置にある。   Further, according to the method for manufacturing the nitride semiconductor device of the embodiment, in the chlorine concentration distribution in the depth direction from the source electrode 11 and the drain electrode 12 as the ohmic electrode to the GaN layer 1, the source electrode 11, In a region on the undoped GaN layer 1 side of the interfaces S1 and S2 between the drain electrode 12 and the undoped GaN layer 1, a first chlorine concentration peak P10 is formed at a position near the interfaces S1 and S2. A second chlorine concentration peak P20 is formed at a position deeper than the first chlorine concentration peak P10. As described above with reference to FIG. 7, the vicinity of the interfaces S1 and S2 is, for example, a range of about 33 nm deeper than the interfaces S1 and S2. As can be seen from FIG. The chlorine concentration peak P20 is deeper than the vicinity of the interface.

また、上記第1の塩素濃度ピークP10の塩素濃度は、例えば、5.0×1016cm−3以上かつ9.6×1017cm−3以下になる。この第1の塩素濃度ピークP10の塩素濃度は、上記第2の塩素濃度ピークP20の塩素濃度よりも高い。 In addition, the chlorine concentration of the first chlorine concentration peak P10 is, for example, 5.0 × 10 16 cm −3 or more and 9.6 × 10 17 cm −3 or less. The chlorine concentration of the first chlorine concentration peak P10 is higher than the chlorine concentration of the second chlorine concentration peak P20.

図8は、上記ソース電極11から上記アンドープGaN層1に亘る深さ方向の塩素濃度分布の一例を示すグラフである。図8において、縦軸目盛の1.E+01、1.E+02、…、1.E+04は、それぞれ、1.0×10、1.0×10、…、1.0×10を表す。このグラフは、TEG(テスト・エレメント・グループ)を用い、SIMS(2次イオン質量分析法)により測定した結果を表し、横軸に深さ(nm)を取り、縦軸に相対2次イオン強度(counts)を取ったものである。図8に示すように、上記界面S1の位置に凸状の塩素濃度分布を有し、一例として、上記界面S1から上記GaN層1側へ約10nmの深さの界面近傍に、第1の塩素濃度ピークP10が位置し、上記界面S1から上記GaN層1側へ約95nmの深さに、第2の塩素濃度ピークP20が位置している。図8に示す一例では、上記第1の塩素濃度ピークP10の塩素濃度が、1.6×1017cm−3であった。また、上記第2の塩素濃度ピークP20の塩素濃度は、8.4×1016cm−3であった。 FIG. 8 is a graph showing an example of a chlorine concentration distribution in the depth direction from the source electrode 11 to the undoped GaN layer 1. 8, 1.E + 01, 1.E + 02,..., 1.E + 04 on the vertical scale represent 1.0 × 10, 1.0 × 10 2 ,..., 1.0 × 10 4 , respectively. This graph shows the results measured by SIMS (secondary ion mass spectrometry) using TEG (test element group), with the horizontal axis representing depth (nm) and the vertical axis representing relative secondary ion intensity. (counts). As shown in FIG. 8, there is a convex chlorine concentration distribution at the position of the interface S1, and as an example, there is a first chlorine in the vicinity of the interface having a depth of about 10 nm from the interface S1 to the GaN layer 1 side. A concentration peak P10 is located, and a second chlorine concentration peak P20 is located at a depth of about 95 nm from the interface S1 to the GaN layer 1 side. In the example shown in FIG. 8, the chlorine concentration of the first chlorine concentration peak P10 was 1.6 × 10 17 cm −3 . The chlorine concentration at the second chlorine concentration peak P20 was 8.4 × 10 16 cm −3 .

尚、上記ドレイン電極12とアンドープGaN層1との界面S2のドレイン電極12側から上記GaN層1側へ亘る深さ方向における塩素の濃度分布も、図8のグラフと同様であった。   Note that the chlorine concentration distribution in the depth direction from the drain electrode 12 side to the GaN layer 1 side of the interface S2 between the drain electrode 12 and the undoped GaN layer 1 was also the same as the graph of FIG.

次に、図9に、上記窒化物半導体積層体20の2DEG層3と上記ソース電極11,ドレイン電極12とのコンタクト抵抗(Ωmm)と、上記第1の酸素濃度ピークP1の酸素濃度(cm−3)との関係を示す。図9において、横軸目盛のE+17、E+18、E+19、E+20は、それぞれ、×1017、×1018、×1019、×1020を表す。図9において、菱形印◇の各プロットの傍らに記載されている数値が上記各プロットにおけるコンタクト抵抗(Ωmm)である。 Next, in FIG. 9, 2DEG layer 3 and the source electrode 11 of the nitride semiconductor stack 20, and the contact resistance between the drain electrode 12 (Ωmm), the oxygen concentration of the first oxygen concentration peak P1 (cm - 3 ) shows the relationship. 9, the horizontal axis scale E + 17, E + 18, E + 19, E + 20 each represent × 10 17, × 10 18, × 10 19, × 10 20. In FIG. 9, the numerical value written beside each plot of rhombus marks ◇ is the contact resistance (Ωmm) in each plot.

図9から分かるように、上記第1の酸素濃度ピークP1の酸素濃度(cm−3)を、1.1×1018cm−3以上かつ6.8×1018cm−3以下の範囲内にすることで、上記第1の酸素濃度ピークP1の酸素濃度が上記範囲外である場合に比べて、上記コンタクト抵抗を格段に低減できる。 As can be seen from FIG. 9, the oxygen concentration (cm −3 ) of the first oxygen concentration peak P1 is within the range of 1.1 × 10 18 cm −3 to 6.8 × 10 18 cm −3. By doing so, the contact resistance can be remarkably reduced as compared with the case where the oxygen concentration of the first oxygen concentration peak P1 is outside the above range.

なお、図9において、各プロットのサンプルは、上記第1の塩素濃度ピークの塩素濃度が、5.0×1016(cm−3)以上かつ9.6×1017(cm−3)以下である。 In FIG. 9, the samples in each plot have a chlorine concentration of 5.0 × 10 16 (cm −3 ) or more and 9.6 × 10 17 (cm −3 ) or less of the first chlorine concentration peak. is there.

次に、図10に、上記窒化物半導体積層体20の2DEG層3と上記ソース電極11,ドレイン電極12とのコンタクト抵抗(Ωmm)と、上記第1の塩素濃度ピークP10の塩素濃度(cm−3)との関係を示す。図10において、横軸目盛のE+16、E+17、E+18、E+19は、それぞれ、×1016、×1017、×1018、×1019を表す。図10において、菱形印◇の各プロットの傍らに記載されている数値が上記各プロットにおけるコンタクト抵抗(Ωmm)を表す。 Next, in FIG. 10, 2DEG layer 3 and the source electrode 11 of the nitride semiconductor stack 20, and the contact resistance between the drain electrode 12 (Ωmm), the chlorine concentration of the first chlorine concentration peak P10 (cm - 3 ) shows the relationship. In FIG. 10, the horizontal axis scales E + 16, E + 17, E + 18, and E + 19 represent x10 16 , x10 17 , x10 18 , and x10 19 , respectively. In FIG. 10, the numerical value indicated beside each plot of diamond marks 印 represents the contact resistance (Ωmm) in each plot.

図10から分かるように、上記第1の塩素濃度ピークP10の塩素濃度(cm−3)を、5.0×1016cm−3以上かつ9.6×1017cm−3以下の範囲内にすることで、上記第1の塩素濃度ピークP10の塩素濃度が上記範囲外である場合に比べて、上記コンタクト抵抗を格段に低減できる。 As can be seen from FIG. 10, the chlorine concentration (cm −3 ) of the first chlorine concentration peak P10 is within the range of 5.0 × 10 16 cm −3 or more and 9.6 × 10 17 cm −3 or less. As a result, the contact resistance can be significantly reduced as compared with the case where the chlorine concentration of the first chlorine concentration peak P10 is outside the above range.

なお、図10において、各プロットのサンプルは、上記第1の酸素濃度ピークの酸素濃度が、1.1×1018(cm−3)以上かつ6.8×1018(cm−3)以下である。 In addition, in FIG. 10, the sample of each plot has an oxygen concentration of the first oxygen concentration peak of 1.1 × 10 18 (cm −3 ) or more and 6.8 × 10 18 (cm −3 ) or less. is there.

次に、図11に、上記第1の酸素濃度ピークP1の酸素濃度(cm−3)および上記第1の塩素濃度ピークP10とコンタクト抵抗(Ωmm)との関係を表す。図11では、縦軸に上記第1の酸素濃度ピークP1の酸素濃度(cm−3)を取り、横軸に上記第1の塩素濃度ピークP10の塩素濃度(cm−3)を取り、菱形印◇の各プロットの傍らに記載されている数値が上記各プロットにおけるコンタクト抵抗(Ωmm)を表す。図11において、横軸目盛のE+16、E+17、E+18、E+19は、それぞれ、×1016、×1017、×1018、×1019を表し、縦軸目盛のE+17、E+18、E+19、E+20は、それぞれ、×1017、×1018、×1019、×1020を表す。 Next, FIG. 11 shows the oxygen concentration (cm −3 ) of the first oxygen concentration peak P1 and the relationship between the first chlorine concentration peak P10 and the contact resistance (Ωmm). In FIG. 11, the vertical axis represents the oxygen concentration (cm −3 ) of the first oxygen concentration peak P1, the horizontal axis represents the chlorine concentration (cm −3 ) of the first chlorine concentration peak P10, and rhombus marks The numerical value indicated beside each plot of ◇ represents the contact resistance (Ωmm) in each plot. 11, the horizontal axis scale E + 16, E + 17, E + 18, E + 19 , respectively, × 10 16, × 10 17 , × 10 18, represent × 10 19, the vertical axis scale E + 17, E + 18, E + 19, E + 20 is These represent x10 17 , x10 18 , x10 19 , and x10 20 , respectively.

図11から分かるように、第1の酸素濃度ピークP1の酸素濃度が、1.1×1018cm−3以上かつ6.8×1018cm−3以下の範囲内であると共に、上記第1の塩素濃度ピークP10の塩素濃度が、5.0×1016cm−3以上かつ9.6×1017cm−3以下の範囲内であることによって、上記第1の酸素濃度ピークP1の酸素濃度が上記範囲外である場合や上記第1の塩素濃度ピークP10の塩素濃度が上記範囲外である場合に比べて、上記コンタクト抵抗を格段に低減できる。 As can be seen from FIG. 11, the oxygen concentration of the first oxygen concentration peak P1 is in the range of 1.1 × 10 18 cm −3 to 6.8 × 10 18 cm −3 , and the first The chlorine concentration peak P10 has a chlorine concentration in the range of 5.0 × 10 16 cm −3 or more and 9.6 × 10 17 cm −3 or less, so that the oxygen concentration of the first oxygen concentration peak P1 is The contact resistance can be remarkably reduced as compared with the case where is outside the above range and the case where the chlorine concentration of the first chlorine concentration peak P10 is outside the above range.

上記実施形態では、一例として、上記第1の酸素濃度ピークの酸素濃度が2.6×1018cm−3であると共に、上記第1の塩素濃度ピークの塩素濃度が1.6×1017cm−3であることで、オーミック電極(ソース電極11,ドレイン電極12)とGaN層1とのコンタクト抵抗を1.1Ωmmにできた。 In the embodiment, as an example, the oxygen concentration of the first oxygen concentration peak is 2.6 × 10 18 cm −3 and the chlorine concentration of the first chlorine concentration peak is 1.6 × 10 17 cm. As a result, the contact resistance between the ohmic electrodes (source electrode 11 and drain electrode 12) and the GaN layer 1 was 1.1 Ωmm.

これに対して、上記第1の酸素濃度ピークの酸素濃度が1.1×1018cm−3を下回るとコンタクト抵抗が70Ωmmに急増している。これは、オーミックコンタクトの形成に必要なGaN層側の反応である酸素の活性化が不足するからであると考えられる。一方、上記第1の酸素濃度ピークの酸素濃度が6.8×1018cm−3を上回るとコンタクト抵抗が100Ωmmに急増している。これは、上記第1の酸素濃度ピークP1の酸素濃度が高過ぎると、塩素濃度が低くても、過剰な酸素がTiと反応し、オーミックコンタクト形成に必要なGaN層1側の反応であるTiによるGaNからのNの引き抜き反応が十分に行なわれないからであると考えられる。 On the other hand, when the oxygen concentration at the first oxygen concentration peak is less than 1.1 × 10 18 cm −3 , the contact resistance rapidly increases to 70 Ωmm. This is presumably because the activation of oxygen, which is a reaction on the GaN layer side necessary for the formation of the ohmic contact, is insufficient. On the other hand, when the oxygen concentration at the first oxygen concentration peak exceeds 6.8 × 10 18 cm −3 , the contact resistance rapidly increases to 100 Ωmm. This is because Ti is a reaction on the GaN layer 1 side necessary for ohmic contact formation when excessive oxygen reacts with Ti if the oxygen concentration of the first oxygen concentration peak P1 is too high, even if the chlorine concentration is low. This is considered to be because the N abstraction reaction from GaN by the above is not performed sufficiently.

また、上記第1の塩素濃度ピークP10の塩素濃度が9.6×1017cm−3を上回るとコンタクト抵抗が50Ωmmまで急増したプロットが存在している。これは、上記第2の塩素濃度ピークP20の塩素濃度が高過ぎると、酸素濃度が所定の範囲内(1.1×1018cm−3〜6.8×1018cm−3)でも、過剰な塩素がGaやTiと反応し、オーミックコンタクト形成に必要なGaN層1側の反応であるTiによるGaNからのNの引き抜き反応や酸素の活性化が阻害されたためと考えられる。 Further, there is a plot in which the contact resistance increases rapidly to 50 Ωmm when the chlorine concentration of the first chlorine concentration peak P10 exceeds 9.6 × 10 17 cm −3 . This is because if the chlorine concentration of the second chlorine concentration peak P20 is too high, even if the oxygen concentration is within a predetermined range (1.1 × 10 18 cm −3 to 6.8 × 10 18 cm −3 ), This is thought to be due to the fact that the chlorine reacted with Ga and Ti, and the N extraction reaction from GaN and the activation of oxygen by Ti, which are reactions on the GaN layer 1 side necessary for the ohmic contact formation, were inhibited.

この実施形態によれば、第1の酸素濃度ピークP1の酸素濃度が1.1×1018cm−3〜6.8×1018cm−3の範囲内であり、かつ、第1の塩素濃度ピークP10の塩素濃度が5.0×1016cm−3〜9.6×1017cm−3の範囲内である。これにより、オーミックコンタクト形成に必要なGaN層側の酸素の活性化,GaNからのNの引き抜き反応を促進でき、第1の酸素濃度ピークP1の酸素濃度が上記範囲外である場合や上記第1の塩素濃度ピークP10の塩素濃度が上記範囲外である場合に比べて、格段に低抵抗のオーミックコンタクトを形成できると考えられる。 According to this embodiment, the oxygen concentration of the first oxygen concentration peak P1 is in the range of 1.1 × 10 18 cm −3 to 6.8 × 10 18 cm −3 , and the first chlorine concentration The chlorine concentration of peak P10 is in the range of 5.0 × 10 16 cm −3 to 9.6 × 10 17 cm −3 . Thereby, activation of oxygen on the GaN layer side necessary for forming the ohmic contact and N extraction reaction from GaN can be promoted. When the oxygen concentration of the first oxygen concentration peak P1 is outside the above range, Compared to the case where the chlorine concentration at the chlorine concentration peak P10 is outside the above range, it is considered that an ohmic contact with a much lower resistance can be formed.

なお、上記実施形態の窒化物半導体装置の製造方法によれば、絶縁膜130、AlGaN層102、GaN層101をドライエッチングにより除去し、凹部106,109を形成したが、絶縁膜130をウェットエッチングにより除去し、その後AlGaN層102、GaN層101をドライエッチングにより除去することにより、凹部106,109を形成してもよい。   According to the nitride semiconductor device manufacturing method of the above embodiment, the insulating film 130, the AlGaN layer 102, and the GaN layer 101 are removed by dry etching to form the recesses 106 and 109. However, the insulating film 130 is wet etched. The recesses 106 and 109 may be formed by removing the AlGaN layer 102 and the GaN layer 101 by dry etching.

また、上記実施形態の窒化物半導体装置の製造方法によれば、Ti/Al/TiNを積層してオーミック電極としたが、これに限らず、TiNはなくともよく、また、Ti/Alを積層した後、その上にAu,Ag,Ptなどを積層してもよい。   Further, according to the nitride semiconductor device manufacturing method of the above embodiment, Ti / Al / TiN is laminated to form an ohmic electrode. However, the present invention is not limited to this, and TiN may be omitted, and Ti / Al is laminated. Then, Au, Ag, Pt or the like may be laminated thereon.

また、上記実施形態では、Si基板を用いた窒化物半導体装置について説明したが、Si基板に限らず、サファイヤ基板やSiC基板を用いてもよく、サファイヤ基板やSiC基板上に窒化物半導体層を成長させてもよいし、GaN基板にAlGaN層を成長させる等のように、窒化物半導体からなる基板上に窒化物半導体層を成長させてもよい。また、基板と窒化物半導体層との間にバッファ層を形成してもよいし、窒化物半導体積層体の第1の窒化物半導体層と第2の窒化物半導体層との間にヘテロ改善層を形成してもよい。   In the above embodiment, the nitride semiconductor device using the Si substrate has been described. However, the present invention is not limited to the Si substrate, and a sapphire substrate or an SiC substrate may be used, and a nitride semiconductor layer is formed on the sapphire substrate or the SiC substrate. The nitride semiconductor layer may be grown on a substrate made of a nitride semiconductor, such as by growing an AlGaN layer on a GaN substrate. In addition, a buffer layer may be formed between the substrate and the nitride semiconductor layer, or a hetero-improvement layer between the first nitride semiconductor layer and the second nitride semiconductor layer of the nitride semiconductor stacked body. May be formed.

また、上記実施形態では、オーミック電極がGaN層に達するリセス構造のHFETについて説明したが、リセスを形成せずにアンドープAlGaN層上にソース電極およびドレイン電極となるオーミック電極を形成したHFETにこの発明を適用してもよい。また、この発明の窒化物半導体装置は、2DEGを利用するHFETに限らず、他の構成の電界効果トランジスタであっても同様の効果が得られる。   In the above-described embodiment, the recess structure HFET in which the ohmic electrode reaches the GaN layer has been described. However, the present invention is applied to an HFET in which an ohmic electrode serving as a source electrode and a drain electrode is formed on an undoped AlGaN layer without forming a recess. May be applied. In addition, the nitride semiconductor device of the present invention is not limited to an HFET that uses 2DEG, and the same effect can be obtained even with field effect transistors having other configurations.

また、上記実施形態では、ノーマリーオンタイプのHFETについて説明したが、ノーマリーオフタイプの窒化物半導体装置にこの発明を適用してもよい。また、ショットキー電極に限らず、絶縁ゲート構造の電界効果トランジスタにこの発明を適用してもよい。また、この発明は、電界効果トランジスタに限らず、ショットキーダイオードのオーミック電極に適用してもよい。   In the above embodiment, a normally-on type HFET has been described. However, the present invention may be applied to a normally-off type nitride semiconductor device. Further, the present invention may be applied not only to a Schottky electrode but also to a field effect transistor having an insulated gate structure. The present invention is not limited to a field effect transistor, and may be applied to an ohmic electrode of a Schottky diode.

この発明の窒化物半導体装置の窒化物半導体は、AlxInyGa1−x−yN(x≦0、y≦0、0≦x+y≦1)で表されるものであればよい。 The nitride semiconductor of the nitride semiconductor device according to the present invention may be any material as long as it is represented by Al x In y Ga 1-xy N (x ≦ 0, y ≦ 0, 0 ≦ x + y ≦ 1).

この発明の具体的な実施の形態について説明したが、この発明は上記実施形態に限定されるものではなく、この発明の範囲内で種々変更して実施することができる。   Although specific embodiments of the present invention have been described, the present invention is not limited to the above-described embodiments, and various modifications can be made within the scope of the present invention.

1,101 GaN層
2,102 AlGaN層
3,103 2DEG層
10 Si基板
11 ソース電極
12 ドレイン電極
13 ゲート電極
15 AlGaNバッファ層
20,120 窒化物半導体積層体
30,130 絶縁膜
40 層間絶縁膜
41 ビア
42 ドレイン電極パッド
106,109 凹部
111,112 オーミック電極
P1 第1の酸素濃度ピーク
P2 第2の酸素濃度ピーク
P10 第1の塩素濃度ピーク
P20 第2の塩素濃度ピーク
S1 界面
DESCRIPTION OF SYMBOLS 1,101 GaN layer 2,102 AlGaN layer 3,103 2DEG layer 10 Si substrate 11 Source electrode 12 Drain electrode 13 Gate electrode 15 AlGaN buffer layer 20,120 Nitride semiconductor laminated body 30,130 Insulating film 40 Interlayer insulating film 41 Via 42 Drain electrode pad 106, 109 Recessed part 111, 112 Ohmic electrode P1 First oxygen concentration peak P2 Second oxygen concentration peak P10 First chlorine concentration peak P20 Second chlorine concentration peak S1 interface

Claims (4)

基板と、
上記基板上に形成されていると共にヘテロ界面を有する窒化物半導体積層体と、
上記窒化物半導体積層体内に少なくとも一部が形成されたTiAl系材料からなるオーミック電極と
を備え、
上記窒化物半導体積層体は、
上記基板上に形成された第1の窒化物半導体層と、
上記第1の窒化物半導体層上に形成されていると共に上記第1の窒化物半導体層とヘテロ界面を形成する第2の窒化物半導体層と
を有し、
上記TiAl系材料からなるオーミック電極から上記窒化物半導体積層体に亘る深さ方向の酸素濃度分布において、
上記オーミック電極と上記窒化物半導体積層体との界面よりも上記基板側の領域の上記界面近傍の位置に酸素濃度ピークを有し、
上記酸素濃度ピークの酸素濃度は、
1.1×1018cm−3以上かつ6.8×1018cm−3以下であり、
上記TiAl系材料からなるオーミック電極から上記窒化物半導体積層体に亘る深さ方向の塩素濃度分布において、
上記オーミック電極と上記窒化物半導体積層体との界面よりも上記基板側の領域の上記界面近傍の位置に塩素濃度ピークを有し、
上記塩素濃度ピークの塩素濃度は、
5.0×1016cm−3以上かつ9.6×1017cm−3以下であることを特徴とする窒化物半導体装置。
A substrate,
A nitride semiconductor multilayer body formed on the substrate and having a heterointerface;
An ohmic electrode made of a TiAl-based material at least partially formed in the nitride semiconductor laminate,
The nitride semiconductor laminate is
A first nitride semiconductor layer formed on the substrate;
A second nitride semiconductor layer formed on the first nitride semiconductor layer and forming a heterointerface with the first nitride semiconductor layer;
In the oxygen concentration distribution in the depth direction from the ohmic electrode made of the TiAl-based material to the nitride semiconductor laminate,
It has an oxygen concentration peak at a position near the interface in a region closer to the substrate than the interface between the ohmic electrode and the nitride semiconductor laminate,
The oxygen concentration at the oxygen concentration peak is
1.1 × 10 18 cm −3 or more and 6.8 × 10 18 cm −3 or less,
In the chlorine concentration distribution in the depth direction from the ohmic electrode made of the TiAl-based material to the nitride semiconductor laminate,
It has a chlorine concentration peak at a position near the interface in the region on the substrate side of the interface between the ohmic electrode and the nitride semiconductor laminate,
The chlorine concentration at the above chlorine concentration peak is
A nitride semiconductor device having a size of 5.0 × 10 16 cm −3 or more and 9.6 × 10 17 cm −3 or less.
請求項1に記載の窒化物半導体装置において、
上記窒化物半導体積層体は、
上記第2の窒化物半導体層を貫通して上記ヘテロ界面近傍の2次元電子ガス層に達する凹部を有し、
上記凹部に上記オーミック電極の少なくとも一部が埋め込まれていることを特徴とする窒化物半導体装置。
The nitride semiconductor device according to claim 1,
The nitride semiconductor laminate is
Having a recess that penetrates the second nitride semiconductor layer and reaches the two-dimensional electron gas layer near the heterointerface;
A nitride semiconductor device, wherein at least part of the ohmic electrode is embedded in the recess.
請求項1又は2に記載の窒化物半導体装置において、  The nitride semiconductor device according to claim 1 or 2,
上記オーミック電極は400℃以上かつ500℃以下の温度でアニールされたものであることを特徴とする窒化物半導体装置。  The nitride semiconductor device, wherein the ohmic electrode is annealed at a temperature of 400 ° C. or higher and 500 ° C. or lower.
基板上に、ヘテロ界面を有する窒化物半導体積層体を形成し、  Forming a nitride semiconductor multilayer body having a heterointerface on a substrate;
上記窒化物半導体積層体を塩素系のガスを用いてドライエッチングすることにより、上記ヘテロ界面近傍の2次元電子ガス層に達する凹部を形成し、  The nitride semiconductor laminate is dry-etched using a chlorine-based gas to form a recess that reaches the two-dimensional electron gas layer near the heterointerface,
Ti成膜中またはTi成膜前に、Tiの酸化物が生成されない量の酸素を流し、上記凹部に少なくとも一部が埋め込まれたTiAl系材料からなるオーミック電極を形成し、  During or before the Ti film formation, an amount of oxygen that does not generate an oxide of Ti is flowed to form an ohmic electrode made of a TiAl-based material with at least a portion embedded in the recess,
上記オーミック電極を400℃以上かつ500℃以下でアニールすることにより、上記オーミック電極と上記窒化物半導体積層体との界面よりも上記基板側の領域の上記界面近傍の位置に酸素濃度ピークを得ると共に、上記オーミック電極と上記窒化物半導体積層体との界面よりも上記基板側の領域の上記界面近傍の位置に塩素濃度ピークを得、上記酸素濃度ピークの酸素濃度は、1.1×10  By annealing the ohmic electrode at 400 ° C. or more and 500 ° C. or less, an oxygen concentration peak is obtained at a position near the interface in the region closer to the substrate than the interface between the ohmic electrode and the nitride semiconductor laminate. A chlorine concentration peak is obtained at a position near the interface in a region closer to the substrate than the interface between the ohmic electrode and the nitride semiconductor multilayer body, and the oxygen concentration of the oxygen concentration peak is 1.1 × 10 6. 1818 cmcm −3-3 以上かつ6.8×10And 6.8 × 10 1818 cmcm −3-3 以下であり、上記塩素濃度ピークの塩素濃度は、5.0×10The chlorine concentration at the chlorine concentration peak is 5.0 × 10 1616 cmcm −3-3 以上かつ9.6×10And 9.6 × 10 1717 cmcm −3-3 以下であることを特徴とする窒化物半導体装置の製造方法。A method for manufacturing a nitride semiconductor device, comprising:
JP2012133008A 2012-04-11 2012-06-12 Nitride semiconductor device Active JP6018809B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012133008A JP6018809B2 (en) 2012-06-12 2012-06-12 Nitride semiconductor device
US14/391,523 US9082834B2 (en) 2012-04-11 2013-03-21 Nitride semiconductor device
PCT/JP2013/058024 WO2013153927A1 (en) 2012-04-11 2013-03-21 Nitride semiconductor device
CN201380016278.1A CN104185899B (en) 2012-04-11 2013-03-21 Nitride compound semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012133008A JP6018809B2 (en) 2012-06-12 2012-06-12 Nitride semiconductor device

Publications (2)

Publication Number Publication Date
JP2013258259A JP2013258259A (en) 2013-12-26
JP6018809B2 true JP6018809B2 (en) 2016-11-02

Family

ID=49954451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012133008A Active JP6018809B2 (en) 2012-04-11 2012-06-12 Nitride semiconductor device

Country Status (1)

Country Link
JP (1) JP6018809B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11257918B2 (en) 2017-07-07 2022-02-22 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method of manufacturing the device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7470049B2 (en) 2018-11-29 2024-04-17 ヌヴォトンテクノロジージャパン株式会社 Nitride-based semiconductor light-emitting device and method for manufacturing the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4333652B2 (en) * 2005-08-17 2009-09-16 沖電気工業株式会社 Ohmic electrode, ohmic electrode manufacturing method, field effect transistor, field effect transistor manufacturing method, and semiconductor device
JP5353735B2 (en) * 2010-01-28 2013-11-27 住友電気工業株式会社 Semiconductor device and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11257918B2 (en) 2017-07-07 2022-02-22 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method of manufacturing the device

Also Published As

Publication number Publication date
JP2013258259A (en) 2013-12-26

Similar Documents

Publication Publication Date Title
JP5166576B2 (en) GaN-based semiconductor device manufacturing method
WO2013153927A1 (en) Nitride semiconductor device
CN103930978B (en) Field-effect transistor and its manufacture method
WO2012111363A1 (en) Lateral-type semiconductor device
JP2014045174A (en) Nitride semiconductor device
JP2017037982A (en) Semiconductor device and manufacturing method of the same
WO2014148255A1 (en) Nitride semiconductor device and method for manufacturing nitride semiconductor device
CN110854185A (en) Semiconductor device with a plurality of semiconductor chips
WO2014003047A1 (en) Electrode structure for nitride semiconductor device, production method therefor, and nitride semiconductor field-effect transistor
JP5750382B2 (en) Nitride semiconductor device
JP5236787B2 (en) Nitride semiconductor device and manufacturing method thereof
WO2014003058A1 (en) Electrode structure for nitride semiconductor device, and nitride semiconductor field effect transistor
JP5917990B2 (en) Nitride semiconductor device
JP6018809B2 (en) Nitride semiconductor device
WO2014129245A1 (en) Nitride semiconductor device
JP2013222800A (en) Nitride semiconductor device and manufacturing method of the same
JPWO2014167876A1 (en) Nitride semiconductor device
JP2015073002A (en) Compound semiconductor device and manufacturing method of the same
JP5329606B2 (en) Manufacturing method of nitride semiconductor device
JP6150322B2 (en) Nitride semiconductor device
WO2013125589A1 (en) Nitride semiconductor device and method for producing same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160627

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161003

R150 Certificate of patent or registration of utility model

Ref document number: 6018809

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250