JP5329606B2 - Manufacturing method of nitride semiconductor device - Google Patents
Manufacturing method of nitride semiconductor device Download PDFInfo
- Publication number
- JP5329606B2 JP5329606B2 JP2011135688A JP2011135688A JP5329606B2 JP 5329606 B2 JP5329606 B2 JP 5329606B2 JP 2011135688 A JP2011135688 A JP 2011135688A JP 2011135688 A JP2011135688 A JP 2011135688A JP 5329606 B2 JP5329606 B2 JP 5329606B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- nitride semiconductor
- layer
- forming
- ohmic electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 168
- 150000004767 nitrides Chemical class 0.000 title claims description 109
- 238000004519 manufacturing process Methods 0.000 title claims description 39
- 239000001301 oxygen Substances 0.000 claims description 55
- 229910052760 oxygen Inorganic materials 0.000 claims description 55
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 54
- 239000000463 material Substances 0.000 claims description 40
- 229910010038 TiAl Inorganic materials 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 39
- 238000000137 annealing Methods 0.000 claims description 38
- 239000002184 metal Substances 0.000 claims description 38
- 229910052751 metal Inorganic materials 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 33
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 25
- 238000004544 sputter deposition Methods 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 15
- 238000009832 plasma treatment Methods 0.000 claims description 8
- 239000012535 impurity Substances 0.000 claims description 7
- 125000004430 oxygen atom Chemical group O* 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 158
- 229910002704 AlGaN Inorganic materials 0.000 description 33
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 238000001636 atomic emission spectroscopy Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
Description
この発明は、窒化物半導体装置の製造方法に関する。 This invention relates to a method of manufacturing a nitride semiconductor equipment.
従来、窒化物半導体装置としては、n型GaNコンタクト層の表面に酸素プラズマ処理を行って酸素ドープ層を形成した後に、そのn型GaNコンタクト層上にオーミック電極を形成することによって、n型GaNコンタクト層とオーミック電極とのコンタクト抵抗を低減するものがある(例えば、特許第2967743号(特許文献1)参照)。 Conventionally, as a nitride semiconductor device, an oxygen plasma treatment is performed on the surface of an n-type GaN contact layer to form an oxygen doped layer, and then an ohmic electrode is formed on the n-type GaN contact layer, thereby forming an n-type GaN. Some reduce the contact resistance between the contact layer and the ohmic electrode (see, for example, Japanese Patent No. 2967743).
ところが、上記窒化物半導体装置について、本発明者が実際に実験を行ってGaN層に酸素プラズマ処理を行った後にオーミック電極を形成した場合、オーミック電極のコンタクト抵抗が高く、十分に低いコンタクト抵抗を得ることはどうしてもできなかった。 However, with respect to the nitride semiconductor device, when the inventor has actually conducted an experiment and formed an ohmic electrode after performing oxygen plasma treatment on the GaN layer, the ohmic electrode has a high contact resistance and a sufficiently low contact resistance. I just couldn't get it.
そこで、この発明の課題は、窒化物半導体層とオーミック電極とのコンタクト抵抗を低減できる窒化物半導体装置の製造方法を提供することにある。 Accordingly, an object of the present invention is to provide a method for manufacturing a nitride semiconductor equipment capable of reducing the contact resistance between the nitride semiconductor layer and the ohmic electrode.
本発明者は、上記従来の窒化物半導体装置のようにGaN層側に酸素をドープさせることなく、窒化物半導体層上に形成されたオーミック電極のコンタクト抵抗について鋭意検討した結果、TiAl系材料からなるオーミック電極中に酸化物ができない程度の酸素原子を不純物として含有させたとき、オーミック電極中の酸素濃度に応じて窒化物半導体層とオーミック電極とのコンタクト抵抗の特性が変化することを発見した。 As a result of earnestly examining the contact resistance of the ohmic electrode formed on the nitride semiconductor layer without doping oxygen on the GaN layer side as in the conventional nitride semiconductor device, the present inventor has found that the TiAl-based material is used. It has been discovered that the contact resistance characteristics of the nitride semiconductor layer and the ohmic electrode change depending on the oxygen concentration in the ohmic electrode when the oxygen atom is contained in the ohmic electrode as an impurity to the extent that an oxide cannot be formed. .
本発明は、このような本発明者の発見に基づいて、オーミック電極中の酸素濃度が特定の範囲内であるときにコンタクト抵抗が大幅に減少することを実験により初めて見出したものである。 The present invention has been found for the first time by experiments that the contact resistance is greatly reduced when the oxygen concentration in the ohmic electrode is within a specific range based on the discovery of the present inventors.
ここで、本発明の窒化物半導体装置の窒化物半導体は、AlxInyGa1−x−yN(x≧0、y≧0、0≦x+y≦1)で表されるものであればよい。また、TiAl系材料としては、少なくともTi/Alからなり、その上にTiNのキャップ層を積層してもよいし、Alの上にAu,Ag,Ptなどを積層してもよい。 Here, if the nitride semiconductor of the nitride semiconductor device of the present invention is represented by Al x In y Ga 1-xy N (x ≧ 0, y ≧ 0, 0 ≦ x + y ≦ 1). Good. The TiAl-based material is made of at least Ti / Al, and a TiN cap layer may be laminated thereon, or Au, Ag, Pt, etc. may be laminated on Al.
また、第1の発明の窒化物半導体装置の製造方法では、
基板上に順に積層された第1半導体層およびその第1半導体層とヘテロ界面を形成する第2半導体層を含み、上記第1半導体層と上記第2半導体層とのヘテロ界面に2次元電子ガスが形成される窒化物半導体層を備えた窒化物半導体装置の製造方法であって、
上記基板上に上記窒化物半導体層を形成するステップと、
上記窒化物半導体層を形成した後、エッチングにより上記第2半導体層を貫通して上記第1半導体層の上側の一部に凹部を形成するステップと、
上記凹部が形成された上記窒化物半導体層上にTiAl系材料からなる金属膜をスパッタリングにより形成するステップと、
上記TiAl系材料からなる金属膜をエッチングして上記凹部に少なくとも一部が埋め込まれたオーミック電極を形成するステップと、
上記オーミック電極が形成された上記基板に対してアニールを行うステップと
を含み、
上記TiAl系材料からなる金属膜を形成するステップにおいて、上記TiAl系材料からなる金属膜のうちのTi層のスパッタリング中にチャンバー内に酸素を流すことによって、上記アニールを行う前の上記オーミック電極中の酸素濃度を1×1016cm−3以上かつ1×1020cm−3以下とすることにより、上記TiAl系材料からなるオーミック電極中に酸化物ができない程度の酸素原子を不純物として含有させることを特徴とする。
In the method for manufacturing a nitride semiconductor device of the first invention,
A first semiconductor layer sequentially stacked on the substrate, and a second semiconductor layer forming a heterointerface with the first semiconductor layer, and a two-dimensional electron gas at the heterointerface between the first semiconductor layer and the second semiconductor layer A method for manufacturing a nitride semiconductor device including a nitride semiconductor layer on which is formed,
Forming the nitride semiconductor layer on the substrate;
After forming the nitride semiconductor layer, through the second semiconductor layer by etching, forming a recess in a part of the upper side of the first semiconductor layer;
Forming a metal film made of a TiAl-based material on the nitride semiconductor layer in which the recess is formed by sputtering;
Etching a metal film made of the TiAl-based material to form an ohmic electrode at least partially embedded in the recess;
Annealing the substrate on which the ohmic electrode is formed,
In the step of forming the metal film made of the TiAl-based material, oxygen is allowed to flow into the chamber during sputtering of the Ti layer of the metal film made of the TiAl-based material, whereby the ohmic electrode before the annealing is performed. By making the oxygen concentration of the electrode 1 × 10 16 cm −3 or more and 1 × 10 20 cm −3 or less, the ohmic electrode made of the TiAl-based material contains oxygen atoms that cannot form oxides as impurities. It is characterized by.
上記構成によれば、TiAl系材料からなる金属膜を形成するステップにおいて、TiAl系材料からなる金属膜のうちのTi層のスパッタリング中にチャンバー内に酸素を流して、アニールする前のオーミック電極中の酸素濃度を1×1016cm−3以上かつ1×1020cm−3以下とすることによって、窒化物半導体層とオーミック電極とのコンタクト抵抗を低減できる。
また、エッチングにより第2半導体層を貫通して第1半導体層の上側の一部に形成された凹部に、オーミック電極の少なくとも一部が埋め込まれたリセス構造の窒化物半導体装置において、第1半導体層と第2半導体層とのヘテロ界面の2次元電子ガスとオーミック電極とのコンタクト抵抗を低減できる。
According to the above configuration, in the step of forming the metal film made of the TiAl-based material, in the ohmic electrode before annealing by flowing oxygen into the chamber during the sputtering of the Ti layer of the metal film made of the TiAl-based material. By making the oxygen concentration of 1 × 10 16 cm −3 or more and 1 × 10 20 cm −3 or less, the contact resistance between the nitride semiconductor layer and the ohmic electrode can be reduced.
In the nitride semiconductor device having a recess structure in which at least a part of the ohmic electrode is embedded in a recess formed in a part of the upper side of the first semiconductor layer through the second semiconductor layer by etching. The contact resistance between the two-dimensional electron gas and the ohmic electrode at the heterointerface between the layer and the second semiconductor layer can be reduced.
また、第2の発明の窒化物半導体装置の製造方法では
基板上に順に積層された第1半導体層およびその第1半導体層とヘテロ界面を形成する第2半導体層を含み、上記第1半導体層と上記第2半導体層とのヘテロ界面に2次元電子ガスが形成される窒化物半導体層を備えた窒化物半導体装置の製造方法であって、
上記基板上に上記窒化物半導体層を形成するステップと、
上記窒化物半導体層を形成した後、エッチングにより上記第2半導体層を貫通して上記第1半導体層の上側の一部に凹部を形成するステップと、
上記凹部が形成された上記窒化物半導体層上にTiAl系材料からなる金属膜をスパッタリングにより形成するステップと、
上記TiAl系材料からなる金属膜をエッチングして上記凹部に少なくとも一部が埋め込まれたオーミック電極を形成するステップと、
上記オーミック電極が形成された上記基板に対してアニールを行うステップと
を含み、
上記TiAl系材料からなる金属膜を形成するステップにおいて、上記TiAl系材料からなる金属膜のうちのTi層のスパッタリングの前にチャンバー内に酸素を流すことによって、次の上記Ti層のスパッタリングが上記チャンバー内に酸素が存在する状態で行われて、上記アニールを行う前の上記オーミック電極中の酸素濃度を1×1016cm−3以上かつ1×1020cm−3以下とすることにより、上記TiAl系材料からなるオーミック電極中に酸化物ができない程度の酸素原子を不純物として含有させることを特徴とする。
According to a second aspect of the present invention, there is provided a method for manufacturing a nitride semiconductor device, comprising: a first semiconductor layer that is sequentially stacked on a substrate; and a second semiconductor layer that forms a heterointerface with the first semiconductor layer. And a method of manufacturing a nitride semiconductor device including a nitride semiconductor layer in which a two-dimensional electron gas is formed at a heterointerface between the second semiconductor layer and the second semiconductor layer,
Forming the nitride semiconductor layer on the substrate;
After forming the nitride semiconductor layer, through the second semiconductor layer by etching, forming a recess in a part of the upper side of the first semiconductor layer;
Forming a metal film made of a TiAl-based material on the nitride semiconductor layer in which the recess is formed by sputtering;
Etching a metal film made of the TiAl-based material to form an ohmic electrode at least partially embedded in the recess;
Annealing the substrate on which the ohmic electrode is formed,
In the step of forming the metal film made of the TiAl-based material, the next sputtering of the Ti layer is performed by flowing oxygen into the chamber before the sputtering of the Ti layer of the metal film made of the TiAl-based material. The oxygen concentration in the ohmic electrode is 1 × 10 16 cm −3 and 1 × 10 20 cm −3 in the presence of oxygen in the chamber and before the annealing, The ohmic electrode made of a TiAl-based material contains oxygen atoms as impurities so as not to form oxides.
上記構成によれば、TiAl系材料からなる金属膜を形成するステップにおいて、TiAl系材料からなる金属膜のうちのTi層のスパッタリングの前にチャンバー内に酸素を流して、アニールする前のオーミック電極中の酸素濃度を1×1016cm−3以上かつ1×1020cm−3以下とすることによって、窒化物半導体層とオーミック電極とのコンタクト抵抗を低減できる。
また、エッチングにより第2半導体層を貫通して第1半導体層の上側の一部に形成された凹部に、オーミック電極の少なくとも一部が埋め込まれたリセス構造の窒化物半導体装置において、第1半導体層と第2半導体層とのヘテロ界面の2次元電子ガスとオーミック電極とのコンタクト抵抗を低減できる。
According to the above configuration, in the step of forming the metal film made of the TiAl-based material, the ohmic electrode before annealing by flowing oxygen into the chamber before sputtering of the Ti layer of the metal film made of the TiAl-based material. The contact resistance between the nitride semiconductor layer and the ohmic electrode can be reduced by setting the oxygen concentration therein to 1 × 10 16 cm −3 or more and 1 × 10 20 cm −3 or less.
In the nitride semiconductor device having a recess structure in which at least a part of the ohmic electrode is embedded in a recess formed in a part of the upper side of the first semiconductor layer through the second semiconductor layer by etching. The contact resistance between the two-dimensional electron gas and the ohmic electrode at the heterointerface between the layer and the second semiconductor layer can be reduced.
また、第3の発明の窒化物半導体装置の製造方法では
基板上に順に積層された第1半導体層およびその第1半導体層とヘテロ界面を形成する第2半導体層を含み、上記第1半導体層と上記第2半導体層とのヘテロ界面に2次元電子ガスが形成される窒化物半導体層を備えた窒化物半導体装置の製造方法であって、
上記基板上に上記窒化物半導体層を形成するステップと、
上記窒化物半導体層を形成した後、エッチングにより上記第2半導体層を貫通して上記第1半導体層の上側の一部に凹部を形成するステップと、
上記凹部が形成された上記窒化物半導体層上にTiAl系材料からなる金属膜をスパッタリングにより形成するステップと、
上記TiAl系材料からなる金属膜をエッチングして上記凹部に少なくとも一部が埋め込まれたオーミック電極を形成するステップと、
上記オーミック電極が形成された上記基板に対してアニールを行うステップと
を含み、
上記TiAl系材料からなる金属膜をスパッタリングにより形成するステップの後、かつ、上記オーミック電極を形成するステップの前に、上記TiAl系材料からなる金属膜のうちのTi層のスパッタリング後にそのTi層の表面に対して酸素プラズマ処理を行うことによって、上記アニールを行う前の上記オーミック電極中の酸素濃度を1×1016cm−3以上かつ1×1020cm−3以下とすることにより、上記TiAl系材料からなるオーミック電極中に酸化物ができない程度の酸素原子を不純物として含有させることを特徴とする。
According to a third aspect of the present invention, there is provided a method for manufacturing a nitride semiconductor device, comprising: a first semiconductor layer sequentially stacked on a substrate; and a second semiconductor layer that forms a heterointerface with the first semiconductor layer. And a method of manufacturing a nitride semiconductor device including a nitride semiconductor layer in which a two-dimensional electron gas is formed at a heterointerface between the second semiconductor layer and the second semiconductor layer,
Forming the nitride semiconductor layer on the substrate;
After forming the nitride semiconductor layer, through the second semiconductor layer by etching, forming a recess in a part of the upper side of the first semiconductor layer;
Forming a metal film made of a TiAl-based material on the nitride semiconductor layer in which the recess is formed by sputtering;
Etching a metal film made of the TiAl-based material to form an ohmic electrode at least partially embedded in the recess;
Annealing the substrate on which the ohmic electrode is formed,
After the step of forming the metal film made of the TiAl-based material by sputtering and before the step of forming the ohmic electrode, after the Ti layer of the metal film made of the TiAl-based material is sputtered, the Ti layer By performing oxygen plasma treatment on the surface, the oxygen concentration in the ohmic electrode before the annealing is set to 1 × 10 16 cm −3 or more and 1 × 10 20 cm −3 or less, whereby the TiAl The ohmic electrode made of a system material contains oxygen atoms as impurities so as not to form oxides.
上記構成によれば、TiAl系材料からなる金属膜をスパッタリングにより形成するステップの後、かつ、オーミック電極を形成するステップの前に、TiAl系材料からなる金属膜のうちのTi層のスパッタリング後にそのTi層の表面に対して酸素プラズマ処理を行って、アニールする前のオーミック電極中の酸素濃度を1×1016cm−3以上かつ1×1020cm−3以下とすることによって、窒化物半導体層とオーミック電極とのコンタクト抵抗を低減できる。 According to the above configuration, after the step of forming the metal film made of TiAl-based material by sputtering and before the step of forming the ohmic electrode, after the sputtering of the Ti layer of the metal film made of TiAl-based material, By performing oxygen plasma treatment on the surface of the Ti layer and setting the oxygen concentration in the ohmic electrode before annealing to 1 × 10 16 cm −3 or more and 1 × 10 20 cm −3 or less, the nitride semiconductor Contact resistance between the layer and the ohmic electrode can be reduced.
また、エッチングにより第2半導体層を貫通して第1半導体層の上側の一部に形成された凹部に、オーミック電極の少なくとも一部が埋め込まれたリセス構造の窒化物半導体装置において、第1半導体層と第2半導体層とのヘテロ界面の2次元電子ガスとオーミック電極とのコンタクト抵抗を低減できる。 In the nitride semiconductor device having a recess structure in which at least a part of the ohmic electrode is embedded in a recess formed in a part of the upper side of the first semiconductor layer through the second semiconductor layer by etching. The contact resistance between the two-dimensional electron gas and the ohmic electrode at the heterointerface between the layer and the second semiconductor layer can be reduced.
また、一実施形態の窒化物半導体装置の製造方法では
上記アニールを行うステップにおいて、上記オーミック電極が形成された上記基板を400℃以上かつ500℃以下で加熱する。
In one embodiment of the method of manufacturing a nitride semiconductor device, in the annealing step, the substrate on which the ohmic electrode is formed is heated at 400 ° C. or more and 500 ° C. or less.
上記実施形態によれば、アニールを行うステップにおいて、オーミック電極が形成された基板を400℃以上かつ500℃以下で加熱することによって、500℃以上の高温でアニールした場合に比べて、窒化物半導体層とオーミック電極とのコンタクト抵抗を大幅に低減できる。 According to the embodiment, in the step of performing the annealing, the substrate on which the ohmic electrode is formed is heated at 400 ° C. or more and 500 ° C. or less, so that the nitride semiconductor is compared with the case where annealing is performed at a high temperature of 500 ° C. or more. The contact resistance between the layer and the ohmic electrode can be greatly reduced.
以上より明らかなように、この発明の窒化物半導体装置およびその製造方法によれば、GaN系半導体層とオーミック電極とのコンタクト抵抗を低減できる窒化物半導体装置を実現することができる。 As is apparent from the above, according to the nitride semiconductor device and the manufacturing method thereof of the present invention, a nitride semiconductor device capable of reducing the contact resistance between the GaN-based semiconductor layer and the ohmic electrode can be realized.
以下、この発明の窒化物半導体装置の製造方法を図示の実施の形態により詳細に説明する。 It will be described in detail below by nitride semiconductor equipment manufacturing method illustrated embodiment of the present invention.
〔第1実施形態〕
図1はこの発明の第1実施形態の窒化物半導体装置の断面図を示しており、この窒化物半導体装置はGaN系HFET(Hetero-junction Field Effect Transistor;ヘテロ接合電界効果トランジスタ)である。
[First Embodiment]
FIG. 1 shows a cross-sectional view of a nitride semiconductor device according to the first embodiment of the present invention, which is a GaN-based HFET (Hetero-junction Field Effect Transistor).
この半導体装置は、図1に示すように、Si基板10上に、アンドープAlGaNバッファ層15、第1半導体層の一例としてのアンドープGaN層1と、第2半導体層の一例としてのアンドープAlGaN層2からなる窒化物半導体層20を形成している。このアンドープGaN層1とアンドープAlGaN層2との界面に2DEG(2次元電子ガス)が発生する。
As shown in FIG. 1, the semiconductor device includes an undoped
また、AlGaN層2上に、互いに間隔をあけてソース電極11とドレイン電極12とを形成している。また、AlGaN層2上に、ソース電極11とドレイン電極12との間かつソース電極11側にゲート電極13を形成している。ソース電極11とドレイン電極12はオーミック電極であり、ゲート電極13はショットキー電極である。上記ソース電極11と、ドレイン電極12と、ゲート電極13と、そのソース電極11,ドレイン電極12,ゲート電極13が形成されたGaN層1,AlGaN層2の活性領域でHFETを構成している。
Further, a
ここで、活性領域とは、AlGaN層2上のソース電極11とドレイン電極12との間に配置されたゲート電極13に印加される電圧によって、ソース電極11とドレイン電極12との間でキャリアが流れる窒化物半導体層20(GaN層1,AlGaN層2)の領域である。
Here, the active region means that carriers are generated between the
そして、ソース電極11とドレイン電極12とゲート電極13が形成された領域を除くAlGaN層2上に、AlGaN層2を保護するため、SiO2からなる絶縁膜30を形成している。また、ソース電極11とドレイン電極12とゲート電極13とが形成されたSi基板10上に、ポリイミドからなる層間絶縁膜40を形成している。また、図1において、41はコンタクト部としてのビア、42はドレイン電極パッドである。なお、絶縁膜は、SiO2に限らず、SiNやAl2O3などを用いてもよい。特に、絶縁膜として、コラプス抑制のために半導体層表面にストイキオメトリックを崩したSiN膜と表面保護のためのSiO2やSiNの多層膜構造とするのが好ましい。また、層間絶縁膜は、ポリイミドに限らず、p−CVDで製造したSiO2膜やSOG(Spin On Glass)やBPSG(ホウ素・リン・シリケート・ガラス)などの絶縁材料を用いてもよい。
An insulating
上記構成の窒化物半導体装置において、GaN層1とAlGaN層2との界面に形成された2次元電子ガス(2DEG)が発生してチャネル層が形成される。このチャネル層をゲート電極13に電圧を印加することにより制御して、ソース電極11とドレイン電極12とゲート電極13を有するHFETをオンオフさせる。このHFETは、ゲート電極13に負電圧が印加されているときにゲート電極13下のGaN層1に空乏層が形成されてオフ状態となる一方、ゲート電極13の電圧がゼロのときにゲート電極13下のGaN層1に空乏層がなくなってオン状態となるノーマリーオンタイプのトランジスタである。
In the nitride semiconductor device having the above configuration, a two-dimensional electron gas (2DEG) formed at the interface between the GaN layer 1 and the
次に、上記窒化物半導体装置の製造方法を図2〜図6に従って説明する。なお、図2〜図6では、図を見やすくするためにSi基板やアンドープAlGaNバッファ層を図示せず、また、ソース電極とドレイン電極の大きさや間隔を変えている。 Next, a method for manufacturing the nitride semiconductor device will be described with reference to FIGS. 2 to 6, the Si substrate and the undoped AlGaN buffer layer are not shown in order to make the drawings easier to see, and the sizes and intervals of the source electrode and the drain electrode are changed.
まず、図2に示すように、Si基板(図示せず)上に、MOCVD(Metal Organic Chemical Vapor Deposition:有機金属気相成長)法を用いて、アンドープAlGaNバッファ層(図示せず)、アンドープGaN層101とアンドープAlGaN層102を順に形成する。アンドープGaN層101の厚さは例えば1μm、アンドープAlGaN層102の厚さは例えば30nmとする。このGaN層101とAlGaN層102が窒化物半導体層120を構成している。次に、AlGaN層102上に絶縁膜130(例えばSiO2)を例えばプラズマCVD(Chemical Vapor Deposition:化学的気相成長))法により200nm成膜する。図2において、103は、GaN層101とAlGaN層102とのヘテロ界面に形成される2次元電子ガス(2DEG)である。
First, as shown in FIG. 2, an undoped AlGaN buffer layer (not shown), undoped GaN is formed on a Si substrate (not shown) by using a MOCVD (Metal Organic Chemical Vapor Deposition) method. A
次に、図3に示すように、絶縁膜130上にフォトレジストを塗布してパターニングした後、ドライエッチングによりオーミック電極を形成すべき部分を除去して、AlGaN層102を貫通してGaN層101の上側の一部に凹部106を形成する。凹部106の深さはAlGaN層102の表面から2DEGまでの深さ以上であればよく、例えば50nmとする。そして、ドライエッチング後にアニールを行う(例えば500〜850℃)。
Next, as shown in FIG. 3, after applying a photoresist on the insulating
次に、図4に示すように、絶縁膜130上および凹部106にスパッタリングによりTi/Al/TiNを積層して、オーミック電極となる積層金属膜107を形成する。ここで、TiN層は、後工程からTi/Al層を保護するためのキャップ層である。
Next, as shown in FIG. 4, Ti / Al / TiN is laminated on the insulating
このとき、Ti成膜中に少量(例えば5sccm)の酸素をチャンバー内に流す。ここで、酸素の流量は、Tiの酸化物が生成されない量とする。 At this time, a small amount (for example, 5 sccm) of oxygen is allowed to flow into the chamber during the Ti film formation. Here, the flow rate of oxygen is set so that Ti oxide is not generated.
次に、図5に示すように、通常のフォトリソグラフィおよびドライエッチングを用いて、オーミック電極111,112のパターンを形成する。
Next, as shown in FIG. 5, patterns of
そして、オーミック電極111,112が形成された基板を例えば400℃以上かつ500℃以下で10分以上アニールすることによって、2次元電子ガス(2DEG)とオーミック電極111,112との間にオーミックコンタクトが得られる。この場合、500℃以上の高温でアニールした場合に比べてコンタクト抵抗を大幅に低減できる。また、400℃以上かつ500℃以下の低温でアニールすることにより絶縁膜の特性に悪影響を与えることがない。
Then, by annealing the substrate on which the
このオーミック電極111,112がソース電極とドレイン電極となり、後の工程でオーミック電極111,112の間にTiNまたはWNなどからなるゲート電極が形成される。
The
上記第1実施形態の窒化物半導体装置の製造方法によれば、オーミック電極となる積層金属膜107を形成するときに、Ti成膜中に酸素をチャンバー内に流すことによって、オーミックコンタクトのためのアニール前のオーミック電極111,112中の酸素濃度を1×1016cm−3以上かつ1×1020cm−3以下にすることが可能となる。これによって、アニール後の窒化物半導体層の2DEGとオーミック電極111,112とのコンタクト抵抗を低減できる。
According to the method of manufacturing the nitride semiconductor device of the first embodiment, when the
なお、オーミック電極111,112中の酸素濃度は、SIMS(Secondary Ion Mass Spectroscopy:二次イオン質量分析法)によりアニールによる合金化の前に測定している。
The oxygen concentration in the
本発明は、窒化物半導体装置の1つであるGaN系HFETについて本発明者が行った様々な実験の過程で、TiAl系材料からなるオーミック電極中の酸素濃度がコンタクト抵抗に影響することを偶然見出し、その影響について研究した結果によるものであるが、その具体的な原理については未だ不明である。 According to the present invention, it is a coincidence that the oxygen concentration in the ohmic electrode made of a TiAl-based material affects the contact resistance in the course of various experiments conducted by the present inventor for a GaN-based HFET which is one of the nitride semiconductor devices. Although it is based on the result of research on the headline and its influence, the specific principle is still unclear.
また、AlGaN層102を貫通してGaN層101の上側の一部に凹部106にオーミック電極111,112の一部が埋め込まれたリセス構造の窒化物半導体装置において、GaN層101とAlGaN層102とのヘテロ界面の2次元電子ガス(2DEG)とオーミック電極111,112とのコンタクト抵抗を低減できる。
Further, in a nitride semiconductor device having a recess structure in which the
また、Ti層とAl層とが基板側から順に積層された積層金属膜であるオーミック電極111,112を用いて、AlGaN層102上に最初に形成されるTi層に酸素を含ませることによって、オーミック電極中の酸素濃度を1×1016cm−3以上かつ1×1020cm−3以下にすることが容易にできる。
In addition, by using the
上記第1実施形態の窒化物半導体装置の製造方法によれば、絶縁膜130、AlGaN層102、GaN層101をドライエッチングにより除去し、凹部106を形成したが、絶縁膜130をウェットエッチングにより除去し、その後AlGaN層102、GaN層101をドライエッチングにより除去することにより、凹部106を形成してもよい。
According to the method of manufacturing the nitride semiconductor device of the first embodiment, the insulating
上記第1実施形態の窒化物半導体装置の製造方法によれば、Ti/Al/TiNを積層してオーミック電極としたが、これに限らず、TiNはなくともよく、また、Ti/Alを積層した後、その上にAu,Ag,Ptなどを積層してもよい。 According to the method of manufacturing the nitride semiconductor device of the first embodiment, Ti / Al / TiN is laminated to form an ohmic electrode. However, the present invention is not limited to this, and TiN may be omitted, and Ti / Al is laminated. After that, Au, Ag, Pt or the like may be laminated thereon.
〔第2実施形態〕
次に、この発明の第2実施形態の窒化物半導体装置の製造方法を説明する。この第2実施形態の窒化物半導体装置は、図1に示す第1実施形態の窒化物半導体装置と同一の構成をしている。また、この第2実施形態の窒化物半導体装置の製造方法は、Ti成膜中にチャンバー内に酸素を流す代わりにTi成膜前にチャンバー内に酸素を流すことを除いて第1実施形態の窒化物半導体装置の製造方法と同一の工程を有し、図2〜図5を援用する。
[Second Embodiment]
Next explained is a method for manufacturing a nitride semiconductor device according to the second embodiment of the invention. The nitride semiconductor device of the second embodiment has the same configuration as the nitride semiconductor device of the first embodiment shown in FIG. The nitride semiconductor device manufacturing method of the second embodiment is the same as that of the first embodiment except that oxygen is allowed to flow into the chamber before Ti deposition instead of oxygen to flow into the chamber during Ti deposition. It has the same process as the manufacturing method of the nitride semiconductor device, and FIGS.
以下、第1実施形態の窒化物半導体装置の製造方法と異なる点について説明する。 Hereinafter, differences from the method for manufacturing the nitride semiconductor device according to the first embodiment will be described.
第1実施形態において、絶縁膜130上および凹部106にスパッタリングによりTi/Al/TiNを積層して、オーミック電極となる積層金属膜107を形成するときに、Ti成膜中に少量の酸素をチャンバー内に流したのに対して、この第2実施形態の窒化物半導体装置の製造方法では、Ti成膜前にチャンバー内に酸素を例えば50sccm、5分間流すことによって、オーミック電極111,112中の酸素濃度を1×1016cm−3以上かつ1×1020cm−3以下にすることが可能となる。
In the first embodiment, when Ti / Al / TiN is laminated on the insulating
上記第2実施形態の窒化物半導体装置の製造方法は、第1実施形態の窒化物半導体装置の製造方法と同様の効果を有する。 The method for manufacturing a nitride semiconductor device according to the second embodiment has the same effects as the method for manufacturing a nitride semiconductor device according to the first embodiment.
上記第2実施形態の窒化物半導体装置の製造方法によれば、オーミック電極となる積層金属膜107をスパッタリングにより形成するときに、Ti成膜前にチャンバー内に酸素を流すことによって、オーミック電極111,112中の酸素濃度を1×1016cm−3以上かつ1×1020cm−3以下にすることが可能となる。これによって、窒化物半導体層の2DEGとオーミック電極111,112とのコンタクト抵抗を低減できる。
According to the method for manufacturing the nitride semiconductor device of the second embodiment, when the
〔第3実施形態〕
図6はこの発明の第3実施形態の窒化物半導体装置の製造方法を説明するための工程断面図を示している。この第3実施形態の窒化物半導体装置は、図1に示す第1実施形態の窒化物半導体装置と同一の構成をしている。
[Third Embodiment]
FIG. 6 is a process sectional view for explaining the method for manufacturing a nitride semiconductor device according to the third embodiment of the invention. The nitride semiconductor device of the third embodiment has the same configuration as the nitride semiconductor device of the first embodiment shown in FIG.
まず、図6に示すように、Si基板(図示せず)上に、MOCVD法を用いて、アンドープGaN層201とアンドープAlGaN層202を順に形成する。このGaN層201とAlGaN層202が窒化物半導体層220を構成している。次に、AlGaN層202上に絶縁膜230(例えばSiO2)を成膜する。図2において、203は、GaN層201とAlGaN層202とのヘテロ界面に形成される2次元電子ガス(2DEG)である。
First, as shown in FIG. 6, an
次に、図7に示すように、絶縁膜230上にフォトレジストを塗布してパターニングした後、ドライエッチングによりオーミック電極を形成すべき部分を除去することによって、AlGaN層202を貫通してGaN層201の上側の一部に凹部206を形成する。そして、ドライエッチング後にアニールを行う(例えば500〜850℃)を行う。
Next, as shown in FIG. 7, after applying a photoresist on the insulating
次に、図8に示すように、絶縁膜230上および凹部206にスパッタリングによりTi層207を形成する。
Next, as shown in FIG. 8, a
次に、Ti層207表面に酸素プラズマ処理を行う。この酸素プラズマ処理は、例えば60℃において、酸素を900sccmの流量に設定し、RFパワー1000Wにて5分間行うことが望ましい。
Next, oxygen plasma treatment is performed on the surface of the
次に、図9に示すように、絶縁膜230上および凹部206にスパッタリングによりAl/TiNを積層して、オーミック電極となる積層金属膜208を形成する。
Next, as shown in FIG. 9, Al / TiN is laminated on the insulating
次に、図10に示すように、通常のフォトリソグラフィおよびドライエッチングを用いて、オーミック電極211,212のパターンを形成する。
Next, as shown in FIG. 10, patterns of
そして、オーミック電極111,112が形成された基板を例えば400℃以上かつ500℃以下で10分以上アニールすることによって、2DEGとオーミック電極111,112との間にオーミックコンタクトが得られる。
Then, by annealing the substrate on which the
上記第3実施形態の窒化物半導体装置の製造方法は、第1実施形態の窒化物半導体装置の製造方法と同様の効果を有する。 The nitride semiconductor device manufacturing method of the third embodiment has the same effects as the nitride semiconductor device manufacturing method of the first embodiment.
上記第3実施形態の窒化物半導体装置の製造方法によれば、オーミック電極となる積層金属膜107を形成するときに、Ti層のスパッタリング後にそのTi層の表面に対して酸素プラズマ処理を行うことによって、オーミック電極111,112中の酸素濃度を1×1016cm−3以上かつ1×1020cm−3以下にすることが可能となる。これによって、窒化物半導体層の2DEGとオーミック電極111,112とのコンタクト抵抗を低減できる。
According to the method of manufacturing the nitride semiconductor device of the third embodiment, when the
図11は上記窒化物半導体装置のオーミック電極中の酸素濃度とコンタクト抵抗との関係を示す図である。 FIG. 11 is a graph showing the relationship between the oxygen concentration in the ohmic electrode of the nitride semiconductor device and the contact resistance.
ただし、図11の酸素濃度(横軸)は、アニールする前のオーミック電極中の酸素濃度をSIMSにより測定している。なお、酸素濃度の測定は、AES(Atomic Emission Spectroscopy:オージェ電子分光法)などの他の測定方法を用いて行ってもよい。 However, for the oxygen concentration (horizontal axis) in FIG. 11, the oxygen concentration in the ohmic electrode before annealing is measured by SIMS. The oxygen concentration may be measured using other measurement methods such as AES (Atomic Emission Spectroscopy).
一方、図11のコンタクト抵抗(縦軸)は、アニールした後のオーミック電極のコンタクト抵抗を測定したものである。 On the other hand, the contact resistance (vertical axis) in FIG. 11 is obtained by measuring the contact resistance of the ohmic electrode after annealing.
図11から明らかなように、オーミック電極中の酸素濃度を1×1016cm−3以上かつ1×1020cm−3以下とすることで、コンタクト抵抗が6Ωmm以下の窒化物半導体装置を実現することができる。特に、オーミック電極中の酸素濃度が1×1020cm−3を越えたところにコンタクト抵抗が急激に増大する変曲点が存在し、このオーミック電極中の酸素濃度に依存したコンタクト抵抗特性の変曲点はこれまで全く知られていなかった。 As is apparent from FIG. 11, the nitride semiconductor device having a contact resistance of 6 Ωmm or less is realized by setting the oxygen concentration in the ohmic electrode to 1 × 10 16 cm −3 or more and 1 × 10 20 cm −3 or less. be able to. In particular, there exists an inflection point at which the contact resistance rapidly increases when the oxygen concentration in the ohmic electrode exceeds 1 × 10 20 cm −3, and the change in contact resistance characteristics depending on the oxygen concentration in the ohmic electrode is present. The music point has never been known.
このようなコンタクト抵抗が6Ωmm以下の窒化物半導体装置は、シリコン素子よりも大電流駆動が可能でかつ高温動作に適した製品として性能面およびコスト面で商業的価値を有する。 Such a nitride semiconductor device having a contact resistance of 6 Ωmm or less has a commercial value in terms of performance and cost as a product that can be driven with a larger current than a silicon element and is suitable for high-temperature operation.
また、図12は第1実施形態に示す窒化物半導体装置の製造方法を用いて作製したオーミック電極のアニール温度とコンタクト抵抗との関係を表す図である。 FIG. 12 is a diagram showing the relationship between the annealing temperature and contact resistance of an ohmic electrode manufactured using the method for manufacturing a nitride semiconductor device shown in the first embodiment.
このとき、Ti成膜中に5sccmの酸素をチャンバー内に流しながらスパッタリングを行い、アニールする前のオーミック電極中の酸素濃度をSIMSにより測定したところ、2×1019cm−3であった。 At this time, sputtering was performed while flowing 5 sccm of oxygen into the chamber during the Ti film formation, and the oxygen concentration in the ohmic electrode before annealing was measured by SIMS and found to be 2 × 10 19 cm −3 .
このように、400℃以上かつ500℃以下の温度でアニールすることによって、窒化物半導体層とオーミック電極とのコンタクト抵抗を大幅に低減できることがわかる。 Thus, it can be seen that the contact resistance between the nitride semiconductor layer and the ohmic electrode can be significantly reduced by annealing at a temperature of 400 ° C. or more and 500 ° C. or less.
通常、n型GaNのアニール温度が600℃、ノンドープGaNのアニール温度が800℃で行われるのに対して、この窒化物半導体装置の製造方法では、アニールを行うステップにおいて、オーミック電極が形成された基板を400℃以上かつ500℃以下の低い温度で加熱することによって、アニール温度が400℃より低温かまたは500℃より高温の場合に比べて、窒化物半導体層とオーミック電極とのコンタクト抵抗を大幅に低減することができる。 Normally, the annealing temperature of n-type GaN is 600 ° C. and the annealing temperature of non-doped GaN is 800 ° C., whereas in this method of manufacturing a nitride semiconductor device, an ohmic electrode is formed in the annealing step. By heating the substrate at a low temperature of 400 ° C. or more and 500 ° C. or less, the contact resistance between the nitride semiconductor layer and the ohmic electrode is greatly increased as compared with the case where the annealing temperature is lower than 400 ° C. or higher than 500 ° C. Can be reduced.
上記第1〜第3実施の形態では、Si基板を用いた窒化物半導体装置について説明したが、Si基板に限らず、サファイヤ基板やSiC基板を用いてもよく、サファイヤ基板やSiC基板上に窒化物半導体層を成長させてもよいし、GaN基板にAlGaN層を成長させる等のように、窒化物半導体からなる基板上に窒化物半導体層を成長させてもよい。また、基板と窒化物半導体層との間にバッファ層を形成してもよいし、窒化物半導体層の第1半導体層と第1半導体層と第2半導体層との間にヘテロ改善層を形成してもよい。 In the first to third embodiments, the nitride semiconductor device using the Si substrate has been described. However, the present invention is not limited to the Si substrate, and a sapphire substrate or SiC substrate may be used, and nitriding is performed on the sapphire substrate or SiC substrate. A nitride semiconductor layer may be grown on a substrate made of a nitride semiconductor, such as growing an AlGaN layer on a GaN substrate. Further, a buffer layer may be formed between the substrate and the nitride semiconductor layer, or a hetero improvement layer is formed between the first semiconductor layer, the first semiconductor layer, and the second semiconductor layer of the nitride semiconductor layer. May be.
また、上記第1〜第3実施の形態では、ノーマリーオンタイプのHFETについて説明したが、ノーマリーオフタイプの窒化物半導体装置にこの発明を適用してもよい。また、ショットキー電極に限らず、絶縁ゲート構造の電界効果トランジスタにこの発明を適用してもよい。 In the first to third embodiments, the normally-on type HFET has been described. However, the present invention may be applied to a normally-off type nitride semiconductor device. Further, the present invention may be applied not only to a Schottky electrode but also to a field effect transistor having an insulated gate structure.
この発明の窒化物半導体装置の窒化物半導体は、AlxInyGa1−x−yN(x≧0、y≧0、0≦x+y≦1)で表されるものであればよい。 The nitride semiconductor of the nitride semiconductor device of the present invention may be any material represented by Al x In y Ga 1-xy N (x ≧ 0, y ≧ 0, 0 ≦ x + y ≦ 1).
この発明の具体的な実施の形態について説明したが、この発明は上記第1〜第3実施形態に限定されるものではなく、この発明の範囲内で種々変更して実施することができる。 Although specific embodiments of the present invention have been described, the present invention is not limited to the first to third embodiments, and various modifications can be made within the scope of the present invention.
1,101,201……GaN層
2,102,202…AlGaN層
3,103,203…2DEG
11…ソース電極
12…ドレイン電極
13…ゲート電極
15…AlGaNバッファ層
20…窒化物半導体層
30,130,230…絶縁膜
40…層間絶縁膜
41…ビア
42…ドレイン電極パッド
111,211,112,212…オーミック電極
1, 101, 201 ...
DESCRIPTION OF
Claims (4)
上記基板上に上記窒化物半導体層を形成するステップと、
上記窒化物半導体層を形成した後、エッチングにより上記第2半導体層を貫通して上記第1半導体層の上側の一部に凹部を形成するステップと、
上記凹部が形成された上記窒化物半導体層上にTiAl系材料からなる金属膜をスパッタリングにより形成するステップと、
上記TiAl系材料からなる金属膜をエッチングして上記凹部に少なくとも一部が埋め込まれたオーミック電極を形成するステップと、
上記オーミック電極が形成された上記基板に対してアニールを行うステップと
を含み、
上記TiAl系材料からなる金属膜を形成するステップにおいて、上記TiAl系材料からなる金属膜のうちのTi層のスパッタリング中にチャンバー内に酸素を流すことによって、上記アニールを行う前の上記オーミック電極中の酸素濃度を1×1016cm−3以上かつ1×1020cm−3以下とすることにより、上記TiAl系材料からなるオーミック電極中に酸化物ができない程度の酸素原子を不純物として含有させることを特徴とする窒化物半導体装置の製造方法。 A first semiconductor layer sequentially stacked on the substrate, and a second semiconductor layer forming a heterointerface with the first semiconductor layer, and a two-dimensional electron gas at the heterointerface between the first semiconductor layer and the second semiconductor layer A method for manufacturing a nitride semiconductor device including a nitride semiconductor layer on which is formed,
Forming the nitride semiconductor layer on the substrate;
After forming the nitride semiconductor layer, through the second semiconductor layer by etching, forming a recess in a part of the upper side of the first semiconductor layer;
Forming a metal film made of a TiAl-based material on the nitride semiconductor layer in which the recess is formed by sputtering;
Etching a metal film made of the TiAl-based material to form an ohmic electrode at least partially embedded in the recess;
Annealing the substrate on which the ohmic electrode is formed,
In the step of forming the metal film made of the TiAl-based material, oxygen is allowed to flow into the chamber during sputtering of the Ti layer of the metal film made of the TiAl-based material, whereby the ohmic electrode before the annealing is performed. By making the oxygen concentration of the electrode 1 × 10 16 cm −3 or more and 1 × 10 20 cm −3 or less, the ohmic electrode made of the TiAl-based material contains oxygen atoms that cannot form oxides as impurities. A method for manufacturing a nitride semiconductor device, comprising:
上記基板上に上記窒化物半導体層を形成するステップと、
上記窒化物半導体層を形成した後、エッチングにより上記第2半導体層を貫通して上記第1半導体層の上側の一部に凹部を形成するステップと、
上記凹部が形成された上記窒化物半導体層上にTiAl系材料からなる金属膜をスパッタリングにより形成するステップと、
上記TiAl系材料からなる金属膜をエッチングして上記凹部に少なくとも一部が埋め込まれたオーミック電極を形成するステップと、
上記オーミック電極が形成された上記基板に対してアニールを行うステップと
を含み、
上記TiAl系材料からなる金属膜を形成するステップにおいて、上記TiAl系材料からなる金属膜のうちのTi層のスパッタリングの前にチャンバー内に酸素を流すことによって、次の上記Ti層のスパッタリングが上記チャンバー内に酸素が存在する状態で行われて、上記アニールを行う前の上記オーミック電極中の酸素濃度を1×1016cm−3以上かつ1×1020cm−3以下とすることにより、上記TiAl系材料からなるオーミック電極中に酸化物ができない程度の酸素原子を不純物として含有させることを特徴とする窒化物半導体装置の製造方法。 A first semiconductor layer sequentially stacked on the substrate, and a second semiconductor layer forming a heterointerface with the first semiconductor layer, and a two-dimensional electron gas at the heterointerface between the first semiconductor layer and the second semiconductor layer A method for manufacturing a nitride semiconductor device including a nitride semiconductor layer on which is formed,
Forming the nitride semiconductor layer on the substrate;
After forming the nitride semiconductor layer, through the second semiconductor layer by etching, forming a recess in a part of the upper side of the first semiconductor layer;
Forming a metal film made of a TiAl-based material on the nitride semiconductor layer in which the recess is formed by sputtering;
Etching a metal film made of the TiAl-based material to form an ohmic electrode at least partially embedded in the recess;
Annealing the substrate on which the ohmic electrode is formed,
In the step of forming the metal film made of the TiAl-based material, the next sputtering of the Ti layer is performed by flowing oxygen into the chamber before the sputtering of the Ti layer of the metal film made of the TiAl-based material. The oxygen concentration in the ohmic electrode is 1 × 10 16 cm −3 and 1 × 10 20 cm −3 in the presence of oxygen in the chamber and before the annealing, A method for manufacturing a nitride semiconductor device, wherein an oxygen atom that does not form an oxide is contained as an impurity in an ohmic electrode made of a TiAl-based material.
上記基板上に上記窒化物半導体層を形成するステップと、
上記窒化物半導体層を形成した後、エッチングにより上記第2半導体層を貫通して上記第1半導体層の上側の一部に凹部を形成するステップと、
上記凹部が形成された上記窒化物半導体層上にTiAl系材料からなる金属膜をスパッタリングにより形成するステップと、
上記TiAl系材料からなる金属膜をエッチングして上記凹部に少なくとも一部が埋め込まれたオーミック電極を形成するステップと、
上記オーミック電極が形成された上記基板に対してアニールを行うステップと
を含み、
上記TiAl系材料からなる金属膜をスパッタリングにより形成するステップの後、かつ、上記オーミック電極を形成するステップの前に、上記TiAl系材料からなる金属膜のうちのTi層のスパッタリング後にそのTi層の表面に対して酸素プラズマ処理を行うことによって、上記アニールを行う前の上記オーミック電極中の酸素濃度を1×1016cm−3以上かつ1×1020cm−3以下とすることにより、上記TiAl系材料からなるオーミック電極中に酸化物ができない程度の酸素原子を不純物として含有させることを特徴とする窒化物半導体装置の製造方法。 A first semiconductor layer sequentially stacked on the substrate, and a second semiconductor layer forming a heterointerface with the first semiconductor layer, and a two-dimensional electron gas at the heterointerface between the first semiconductor layer and the second semiconductor layer A method for manufacturing a nitride semiconductor device including a nitride semiconductor layer on which is formed,
Forming the nitride semiconductor layer on the substrate;
After forming the nitride semiconductor layer, through the second semiconductor layer by etching, forming a recess in a part of the upper side of the first semiconductor layer;
Forming a metal film made of a TiAl-based material on the nitride semiconductor layer in which the recess is formed by sputtering;
Etching a metal film made of the TiAl-based material to form an ohmic electrode at least partially embedded in the recess;
Annealing the substrate on which the ohmic electrode is formed,
After the step of forming the metal film made of the TiAl-based material by sputtering and before the step of forming the ohmic electrode, after the Ti layer of the metal film made of the TiAl-based material is sputtered, the Ti layer By performing oxygen plasma treatment on the surface, the oxygen concentration in the ohmic electrode before the annealing is set to 1 × 10 16 cm −3 or more and 1 × 10 20 cm −3 or less, whereby the TiAl A method for manufacturing a nitride semiconductor device, wherein an ohmic electrode made of a base material contains oxygen atoms as impurities so as not to form an oxide.
上記アニールを行うステップにおいて、上記オーミック電極が形成された上記基板を400℃以上かつ500℃以下で加熱することを特徴とする窒化物半導体装置の製造方法。 In the manufacturing method of the nitride semiconductor device according to any one of claims 1 to 3 ,
In the step of performing the annealing, the substrate on which the ohmic electrode is formed is heated at 400 ° C. or higher and 500 ° C. or lower.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011135688A JP5329606B2 (en) | 2011-06-17 | 2011-06-17 | Manufacturing method of nitride semiconductor device |
PCT/JP2012/062952 WO2012172933A1 (en) | 2011-06-17 | 2012-05-21 | Nitride semiconductor device and method for manufacturing same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011135688A JP5329606B2 (en) | 2011-06-17 | 2011-06-17 | Manufacturing method of nitride semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013004816A JP2013004816A (en) | 2013-01-07 |
JP5329606B2 true JP5329606B2 (en) | 2013-10-30 |
Family
ID=47356927
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011135688A Active JP5329606B2 (en) | 2011-06-17 | 2011-06-17 | Manufacturing method of nitride semiconductor device |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5329606B2 (en) |
WO (1) | WO2012172933A1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6458880B2 (en) * | 2018-01-03 | 2019-01-30 | 日亜化学工業株式会社 | Method for forming n-electrode on nitride semiconductor layer and method for manufacturing semiconductor laser device |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5858184A (en) * | 1995-06-07 | 1999-01-12 | Applied Materials, Inc. | Process for forming improved titanium-containing barrier layers |
JPH1012573A (en) * | 1996-06-25 | 1998-01-16 | Sumitomo Sitix Corp | Manufacture of semiconductor device |
JP2967743B2 (en) * | 1997-01-14 | 1999-10-25 | 日本電気株式会社 | Contact electrode of n-type gallium nitride based semiconductor and method of forming the same |
JP2008172085A (en) * | 2007-01-12 | 2008-07-24 | Sanken Electric Co Ltd | Nitride semiconductor device and method of fabricating the same |
JP2010147097A (en) * | 2008-12-16 | 2010-07-01 | Showa Denko Kk | Semiconductor element and production process of semiconductor element |
JP2010206110A (en) * | 2009-03-05 | 2010-09-16 | Panasonic Corp | Nitride semiconductor device |
-
2011
- 2011-06-17 JP JP2011135688A patent/JP5329606B2/en active Active
-
2012
- 2012-05-21 WO PCT/JP2012/062952 patent/WO2012172933A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2012172933A1 (en) | 2012-12-20 |
JP2013004816A (en) | 2013-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5955246B2 (en) | Manufacturing method of semiconductor device | |
JP5166576B2 (en) | GaN-based semiconductor device manufacturing method | |
US10079298B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP5306438B2 (en) | Field effect transistor and manufacturing method thereof | |
US20160013305A1 (en) | Nitride semiconductor device and method for manufacturing nitride semiconductor device | |
JP5236787B2 (en) | Nitride semiconductor device and manufacturing method thereof | |
JP2012160485A (en) | Semiconductor device and manufacturing method of the same | |
WO2015045628A1 (en) | Method for manufacturing silicon-carbide semiconductor device | |
US9082834B2 (en) | Nitride semiconductor device | |
WO2014003047A1 (en) | Electrode structure for nitride semiconductor device, production method therefor, and nitride semiconductor field-effect transistor | |
JP5750382B2 (en) | Nitride semiconductor device | |
JP2009152353A (en) | Hetero-junction field effect transistor and method of producing the same | |
US20100193847A1 (en) | Metal gate transistor with barrier layer | |
JP5917990B2 (en) | Nitride semiconductor device | |
JP5329606B2 (en) | Manufacturing method of nitride semiconductor device | |
TWI740058B (en) | Semiconductor devices and methods for forming same | |
JP2013222800A (en) | Nitride semiconductor device and manufacturing method of the same | |
JP6018809B2 (en) | Nitride semiconductor device | |
JP2015070192A (en) | Semiconductor device manufacturing method and semiconductor device | |
WO2013125589A1 (en) | Nitride semiconductor device and method for producing same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121022 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130305 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130604 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130611 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130702 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130724 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5329606 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |