WO2013125589A1 - Nitride semiconductor device and method for producing same - Google Patents
Nitride semiconductor device and method for producing same Download PDFInfo
- Publication number
- WO2013125589A1 WO2013125589A1 PCT/JP2013/054198 JP2013054198W WO2013125589A1 WO 2013125589 A1 WO2013125589 A1 WO 2013125589A1 JP 2013054198 W JP2013054198 W JP 2013054198W WO 2013125589 A1 WO2013125589 A1 WO 2013125589A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- nitride semiconductor
- layer
- semiconductor device
- ohmic
- less
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 135
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 131
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 229910010038 TiAl Inorganic materials 0.000 claims abstract description 19
- 238000010438 heat treatment Methods 0.000 claims abstract description 17
- 239000000463 material Substances 0.000 claims abstract description 16
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims description 3
- 229910002704 AlGaN Inorganic materials 0.000 abstract description 37
- 238000000137 annealing Methods 0.000 abstract description 27
- 229910045601 alloy Inorganic materials 0.000 abstract description 5
- 239000000956 alloy Substances 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 134
- 125000004429 atom Chemical group 0.000 description 26
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 238000003795 desorption Methods 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000001636 atomic emission spectroscopy Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/452—Ohmic electrodes on AIII-BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
A GaN-type HFET is equipped with an undoped GaN layer (1) and an undoped AlGaN layer (2) both formed on a Si substrate (10) and ohmic electrodes (a source electrode (11) and a drain electrode (12)) formed on the undoped GaN layer (1) and the undoped AlGaN layer (2). In the ohmic electrodes each comprising a TiAl-type material, the ratio of the number of atoms of Ti to that of Al in a TiAl alloy is 4.0 to 40 atom%. The ohmic annealing temperature for the ohmic electrodes is 450 to 500ºC inclusive. Provided are: a nitride semiconductor device which can be formed at a low heat treatment temperature using ohmic electrodes each having low ohmic contact resistance; and a method for producing the nitride semiconductor device.
Description
この発明は、窒化物半導体装置およびその製造方法に関する。
The present invention relates to a nitride semiconductor device and a manufacturing method thereof.
従来、窒化物半導体装置としては、ＧａＮ層上にＡｌＧａＮ層が形成され、このＡｌＧａＮ層から上記ＧａＮ層に至るリセスに、ＴｉおよびＡｌをこの順序で蒸着し、７００℃で熱処理して、オーミック電極としたものが、特許文献１(特許第４３３３６５２号公報)に開示されている。
Conventionally, as a nitride semiconductor device, an AlGaN layer is formed on a GaN layer, and Ti and Al are vapor-deposited in this order in a recess extending from the AlGaN layer to the GaN layer, and heat-treated at 700 ° C. to form an ohmic electrode. Is disclosed in Patent Document 1 (Japanese Patent No. 4333352).
ところが、上記窒化物半導体装置では、オーミック電極形成時の熱処理温度が低温(６００℃以下)では、低いオーミックコンタクト抵抗が得られないという問題がある。オーミック電極形成時の熱処理温度を高温にすると、ＧａＮ層からの窒素抜けによる電流コラプスの悪化や特性の変動を招く可能性がある他、電極金属が絶縁膜へ拡散することにより不良が発生する可能性がある。
However, the nitride semiconductor device has a problem that a low ohmic contact resistance cannot be obtained if the heat treatment temperature during the formation of the ohmic electrode is low (600 ° C. or lower). If the heat treatment temperature during the ohmic electrode formation is high, current collapse may be deteriorated due to nitrogen desorption from the GaN layer and characteristics may be changed, and defects may occur due to diffusion of electrode metal into the insulating film. There is sex.
ここで、「電流コラプス」とは、低電圧動作でのトランジスタのオン抵抗と比べて高電圧動作でのトランジスタのオン抵抗が高くなってしまう現象である。
Here, “current collapse” is a phenomenon in which the on-resistance of a transistor in a high-voltage operation becomes higher than the on-resistance of the transistor in a low-voltage operation.
そこで、この発明の課題は、オーミックコンタクト抵抗が低いオーミック電極を低い熱処理温度で形成でき、高性能で信頼性の高い窒化物半導体装置およびその製造方法を提供することにある。
Therefore, an object of the present invention is to provide a nitride semiconductor device having high performance and high reliability, and a method for manufacturing the same, in which an ohmic electrode having a low ohmic contact resistance can be formed at a low heat treatment temperature.
本発明は、本発明者による種々の実験の過程で、窒化物半導体装置のＴｉＡｌ系材料からなるオーミック電極において、オーミックコンタクトに寄与すると考えられていたＴｉの原子数がＡｌの原子数に比べて少ない方が、コンタクト抵抗が低減しているという知見を得たことに基づいて、創出された。
In the present invention, in the course of various experiments by the inventor, in the ohmic electrode made of a TiAl-based material of a nitride semiconductor device, the number of Ti atoms considered to contribute to ohmic contact is larger than the number of Al atoms. The fewer were created based on the knowledge that contact resistance was reduced.
すなわち、第１の発明の窒化物半導体装置は、基板と、
上記基板上に形成されていると共にヘテロ界面を有する窒化物半導体積層体と、
上記窒化物半導体積層体上または上記窒化物半導体積層体内に少なくとも一部が形成されたＴｉＡｌ系材料からなるオーミック電極と
を備え、
上記窒化物半導体積層体は、
上記基板上に形成された第１の窒化物半導体層と、
上記第１の窒化物半導体層上に形成されていると共に上記第１の窒化物半導体層とヘテロ界面を形成する第２の窒化物半導体層と
を有し、
上記オーミック電極は、
Ａｌに対するＴｉの原子数比が、４.０atom％以上かつ４０atom％以下であり、かつ、上記ヘテロ界面の近傍に形成される２次元電子ガス層とのコンタクト抵抗が、２Ωｍｍ以下であることを特徴としている。 That is, the nitride semiconductor device of the first invention includes a substrate,
A nitride semiconductor multilayer body formed on the substrate and having a heterointerface;
An ohmic electrode made of a TiAl-based material formed at least partially on the nitride semiconductor multilayer body or in the nitride semiconductor multilayer body,
The nitride semiconductor laminate is
A first nitride semiconductor layer formed on the substrate;
A second nitride semiconductor layer formed on the first nitride semiconductor layer and forming a heterointerface with the first nitride semiconductor layer;
The ohmic electrode is
The atomic ratio of Ti to Al is 4.0 atom% or more and 40 atom% or less, and the contact resistance with the two-dimensional electron gas layer formed in the vicinity of the heterointerface is 2 Ωmm or less. It is said.
上記基板上に形成されていると共にヘテロ界面を有する窒化物半導体積層体と、
上記窒化物半導体積層体上または上記窒化物半導体積層体内に少なくとも一部が形成されたＴｉＡｌ系材料からなるオーミック電極と
を備え、
上記窒化物半導体積層体は、
上記基板上に形成された第１の窒化物半導体層と、
上記第１の窒化物半導体層上に形成されていると共に上記第１の窒化物半導体層とヘテロ界面を形成する第２の窒化物半導体層と
を有し、
上記オーミック電極は、
Ａｌに対するＴｉの原子数比が、４.０atom％以上かつ４０atom％以下であり、かつ、上記ヘテロ界面の近傍に形成される２次元電子ガス層とのコンタクト抵抗が、２Ωｍｍ以下であることを特徴としている。 That is, the nitride semiconductor device of the first invention includes a substrate,
A nitride semiconductor multilayer body formed on the substrate and having a heterointerface;
An ohmic electrode made of a TiAl-based material formed at least partially on the nitride semiconductor multilayer body or in the nitride semiconductor multilayer body,
The nitride semiconductor laminate is
A first nitride semiconductor layer formed on the substrate;
A second nitride semiconductor layer formed on the first nitride semiconductor layer and forming a heterointerface with the first nitride semiconductor layer;
The ohmic electrode is
The atomic ratio of Ti to Al is 4.0 atom% or more and 40 atom% or less, and the contact resistance with the two-dimensional electron gas layer formed in the vicinity of the heterointerface is 2 Ωmm or less. It is said.
この発明の窒化物半導体装置によれば、上記ＴｉＡｌ系材料からなるオーミック電極のＡｌに対するＴｉの原子数比を、４.０atom％～４０atom％としたことにより、４５０℃～５００℃程度の低い温度の熱処理で２Ωｍｍ以下の低いコンタクト抵抗を得ることができる。
According to the nitride semiconductor device of the present invention, the atomic ratio of Ti to Al in the ohmic electrode made of the TiAl-based material is set to 4.0 atom% to 40 atom%, so that a low temperature of about 450 ° C. to 500 ° C. is achieved. With this heat treatment, a low contact resistance of 2 Ωmm or less can be obtained.
また、このように、オーミック電極の低いコンタクト抵抗を低い熱処理温度で得ることができるので、窒化物半導体層からの窒素抜けによる電流コラプスの悪化を防止できる。
Also, as described above, since the low contact resistance of the ohmic electrode can be obtained at a low heat treatment temperature, it is possible to prevent the current collapse from being deteriorated due to nitrogen desorption from the nitride semiconductor layer.
ここで、「電流コラプス」とは、低電圧動作でのトランジスタのオン抵抗と比べて高電圧動作でのトランジスタのオン抵抗が高くなってしまう現象である。
Here, “current collapse” is a phenomenon in which the on-resistance of a transistor in a high-voltage operation becomes higher than the on-resistance of the transistor in a low-voltage operation.
また、一実施形態の窒化物半導体装置では、上記オーミック電極は、
上記窒化物半導体積層体上に、ＴｉとＡｌをＴｉ,Ａｌの順に積層し、４５０℃以上かつ５００℃以下で熱処理を行なって作製されている。 In the nitride semiconductor device of one embodiment, the ohmic electrode is
On the nitride semiconductor laminate, Ti and Al are laminated in the order of Ti and Al, and heat treatment is performed at 450 ° C. or more and 500 ° C. or less.
上記窒化物半導体積層体上に、ＴｉとＡｌをＴｉ,Ａｌの順に積層し、４５０℃以上かつ５００℃以下で熱処理を行なって作製されている。 In the nitride semiconductor device of one embodiment, the ohmic electrode is
On the nitride semiconductor laminate, Ti and Al are laminated in the order of Ti and Al, and heat treatment is performed at 450 ° C. or more and 500 ° C. or less.
この実施形態によれば、上記オーミック電極は、上記窒化物半導体積層体上に、ＴｉとＡｌをＴｉ,Ａｌの順に積層し、４５０℃以上かつ５００℃以下で熱処理を行なうことによって作製され、コンタクト抵抗を２Ωｍｍ以下にできる。
According to this embodiment, the ohmic electrode is produced by laminating Ti and Al in the order of Ti and Al on the nitride semiconductor multilayer body, and performing a heat treatment at 450 ° C. or more and 500 ° C. or less. The resistance can be 2 Ωmm or less.
また、一実施形態の窒化物半導体装置では、上記第２の窒化物半導体層を貫通して上記第１の窒化物半導体層の上側の一部に凹部が形成され、上記凹部に上記オーミック電極の少なくとも一部が埋め込まれている。
In the nitride semiconductor device of one embodiment, a recess is formed in a part of the upper side of the first nitride semiconductor layer through the second nitride semiconductor layer, and the ohmic electrode is formed in the recess. At least a portion is embedded.
この実施形態によれば、第２の窒化物半導体層を貫通して第１の窒化物半導体層の上側の一部に形成された凹部に、オーミック電極の少なくとも一部が埋め込まれたリセス構造の窒化物半導体装置において、上記第１の窒化物半導体層と第２の窒化物半導体層とのヘテロ界面近傍に形成される２次元電子ガス層とオーミック電極とのコンタクト抵抗を２Ωｍｍ以下に低減できる。
According to this embodiment, the recess structure has at least a part of the ohmic electrode embedded in a recess formed in a part of the upper side of the first nitride semiconductor layer through the second nitride semiconductor layer. In the nitride semiconductor device, the contact resistance between the two-dimensional electron gas layer formed in the vicinity of the heterointerface between the first nitride semiconductor layer and the second nitride semiconductor layer and the ohmic electrode can be reduced to 2 Ωmm or less.
また、第２の発明の窒化物半導体装置は、基板と、
上記基板上に形成されていると共にヘテロ界面を有する窒化物半導体積層体と、
上記窒化物半導体積層体上または上記窒化物半導体積層体内に少なくとも一部が形成されたＴｉＡｌ系材料からなるオーミック電極と
を備え、
上記窒化物半導体積層体は、
上記基板上に形成された第１の窒化物半導体層と、
上記第１の窒化物半導体層上に形成されていると共に上記第１の窒化物半導体層とヘテロ界面を形成する第２の窒化物半導体層と
を有し、
上記オーミック電極は、
ＴｉとＡｌをＴｉ,Ａｌの順に積層し、４５０℃以上かつ５００℃以下で熱処理を行なって作製され、Ａｌに対するＴｉの原子数比が４.０atom％以上かつ４０atom％以下である。 The nitride semiconductor device of the second invention includes a substrate,
A nitride semiconductor multilayer body formed on the substrate and having a heterointerface;
An ohmic electrode made of a TiAl-based material formed at least partially on the nitride semiconductor multilayer body or in the nitride semiconductor multilayer body,
The nitride semiconductor laminate is
A first nitride semiconductor layer formed on the substrate;
A second nitride semiconductor layer formed on the first nitride semiconductor layer and forming a heterointerface with the first nitride semiconductor layer;
The ohmic electrode is
Ti and Al are laminated in the order of Ti and Al, and heat treatment is performed at 450 ° C. or more and 500 ° C. or less, and the atomic ratio of Ti to Al is 4.0 atom% or more and 40 atom% or less.
上記基板上に形成されていると共にヘテロ界面を有する窒化物半導体積層体と、
上記窒化物半導体積層体上または上記窒化物半導体積層体内に少なくとも一部が形成されたＴｉＡｌ系材料からなるオーミック電極と
を備え、
上記窒化物半導体積層体は、
上記基板上に形成された第１の窒化物半導体層と、
上記第１の窒化物半導体層上に形成されていると共に上記第１の窒化物半導体層とヘテロ界面を形成する第２の窒化物半導体層と
を有し、
上記オーミック電極は、
ＴｉとＡｌをＴｉ,Ａｌの順に積層し、４５０℃以上かつ５００℃以下で熱処理を行なって作製され、Ａｌに対するＴｉの原子数比が４.０atom％以上かつ４０atom％以下である。 The nitride semiconductor device of the second invention includes a substrate,
A nitride semiconductor multilayer body formed on the substrate and having a heterointerface;
An ohmic electrode made of a TiAl-based material formed at least partially on the nitride semiconductor multilayer body or in the nitride semiconductor multilayer body,
The nitride semiconductor laminate is
A first nitride semiconductor layer formed on the substrate;
A second nitride semiconductor layer formed on the first nitride semiconductor layer and forming a heterointerface with the first nitride semiconductor layer;
The ohmic electrode is
Ti and Al are laminated in the order of Ti and Al, and heat treatment is performed at 450 ° C. or more and 500 ° C. or less, and the atomic ratio of Ti to Al is 4.0 atom% or more and 40 atom% or less.
この実施形態の窒化物半導体装置によれば、ＴｉとＡｌをＴｉ,Ａｌの順に積層し、４５０℃以上かつ５００℃以下で熱処理を行なって、上記ＴｉＡｌ系材料からなるオーミック電極のＡｌに対するＴｉの原子数比を、４.０～４０atom％とした。これにより、２Ωｍｍ以下の低いコンタクト抵抗を得ることができる。
According to the nitride semiconductor device of this embodiment, Ti and Al are laminated in the order of Ti and Al, and heat treatment is performed at 450 ° C. or more and 500 ° C. or less, so that Ti of the ohmic electrode made of TiAl-based material with respect to Al The atomic ratio was set to 4.0 to 40 atom%. Thereby, a low contact resistance of 2 Ωmm or less can be obtained.
また、第３の発明の窒化物半導体装置の製造方法は、基板上に第１,第２の窒化物半導体層を順に形成して上記第１,第２の窒化物半導体層によるヘテロ界面を有すると共に、上記ヘテロ界面の近傍に２次元電子ガス層が形成されるように、窒化物半導体積層体を形成し、
上記窒化物半導体積層体上に、ＴｉとＡｌを、Ａｌに対するＴｉの原子数比が、４.０atom％以上かつ４０atom％以下であるＴｉＡｌ系材料が形成できるように設け、
上記ＴｉおよびＡｌに４５０℃以上かつ５００℃以下で熱処理を行なって、Ａｌに対するＴｉの原子数比が、４.０atom％以上かつ４０atom％以下であるＴｉＡｌ系材料からなるオーミック電極を形成することを特徴としている。 According to a third aspect of the present invention, there is provided a method for manufacturing a nitride semiconductor device, wherein the first and second nitride semiconductor layers are sequentially formed on a substrate to have a heterointerface by the first and second nitride semiconductor layers. And forming a nitride semiconductor stack so that a two-dimensional electron gas layer is formed in the vicinity of the heterointerface,
On the nitride semiconductor laminate, Ti and Al are provided so that a TiAl-based material having an atomic ratio of Ti to Al of 4.0 atom% or more and 40 atom% or less can be formed.
The Ti and Al are heat-treated at 450 ° C. or more and 500 ° C. or less to form an ohmic electrode made of a TiAl-based material having an atomic ratio of Ti to Al of 4.0 atom% or more and 40 atom% or less. It is a feature.
上記窒化物半導体積層体上に、ＴｉとＡｌを、Ａｌに対するＴｉの原子数比が、４.０atom％以上かつ４０atom％以下であるＴｉＡｌ系材料が形成できるように設け、
上記ＴｉおよびＡｌに４５０℃以上かつ５００℃以下で熱処理を行なって、Ａｌに対するＴｉの原子数比が、４.０atom％以上かつ４０atom％以下であるＴｉＡｌ系材料からなるオーミック電極を形成することを特徴としている。 According to a third aspect of the present invention, there is provided a method for manufacturing a nitride semiconductor device, wherein the first and second nitride semiconductor layers are sequentially formed on a substrate to have a heterointerface by the first and second nitride semiconductor layers. And forming a nitride semiconductor stack so that a two-dimensional electron gas layer is formed in the vicinity of the heterointerface,
On the nitride semiconductor laminate, Ti and Al are provided so that a TiAl-based material having an atomic ratio of Ti to Al of 4.0 atom% or more and 40 atom% or less can be formed.
The Ti and Al are heat-treated at 450 ° C. or more and 500 ° C. or less to form an ohmic electrode made of a TiAl-based material having an atomic ratio of Ti to Al of 4.0 atom% or more and 40 atom% or less. It is a feature.
この発明の窒化物半導体装置の製造方法によれば、ＴｉとＡｌをＴｉ,Ａｌの順に積層し、４５０℃～５００℃で熱処理を行なって、Ａｌに対するＴｉの原子数比が、４.０～４０atom％であるＴｉＡｌ系材料からなるオーミック電極を形成する。これにより、２Ωｍｍ以下の低いコンタクト抵抗のオーミック電極を得ることができる。
According to the method for manufacturing a nitride semiconductor device of the present invention, Ti and Al are laminated in the order of Ti and Al, and heat treatment is performed at 450 ° C. to 500 ° C., so that the atomic ratio of Ti to Al is 4.0 to An ohmic electrode made of a TiAl-based material of 40 atom% is formed. Thereby, an ohmic electrode having a low contact resistance of 2 Ωmm or less can be obtained.
また、一実施形態の窒化物半導体装置の製造方法では、上記オーミック電極は、
所定の厚さのＴｉ層上に所定の厚さのＡｌ層を積層し、そのＴｉ層とＡｌ層を熱処理して作製する。 In the method for manufacturing a nitride semiconductor device according to one embodiment, the ohmic electrode is
An Al layer having a predetermined thickness is stacked on a Ti layer having a predetermined thickness, and the Ti layer and the Al layer are heat-treated.
所定の厚さのＴｉ層上に所定の厚さのＡｌ層を積層し、そのＴｉ層とＡｌ層を熱処理して作製する。 In the method for manufacturing a nitride semiconductor device according to one embodiment, the ohmic electrode is
An Al layer having a predetermined thickness is stacked on a Ti layer having a predetermined thickness, and the Ti layer and the Al layer are heat-treated.
この実施形態によれば、上記所定の厚さのＴｉ層とＡｌ層を順に積層して上記熱処理を行なうことによって、２Ωｍｍ以下の低いコンタクト抵抗のオーミック電極を得ることができる。
According to this embodiment, an ohmic electrode having a low contact resistance of 2 Ωmm or less can be obtained by sequentially laminating the Ti layer and Al layer having the predetermined thickness and performing the heat treatment.
また、一実施形態の窒化物半導体装置の製造方法は、上記窒化物半導体積層体を形成した後、エッチングにより上記第２の窒化物半導体層を貫通して上記第１の窒化物半導体層の上側の一部に凹部を形成し、
上記オーミック電極は、上記凹部に少なくとも一部が埋め込まれるように、上記窒化物半導体積層体上にＴｉとＡｌをスパッタリングして形成する。 In one embodiment of the method for manufacturing a nitride semiconductor device, the nitride semiconductor multilayer body is formed, and then the second nitride semiconductor layer is penetrated by etching to be above the first nitride semiconductor layer. Forming a recess in a part of
The ohmic electrode is formed by sputtering Ti and Al on the nitride semiconductor multilayer body so that at least a part is embedded in the recess.
上記オーミック電極は、上記凹部に少なくとも一部が埋め込まれるように、上記窒化物半導体積層体上にＴｉとＡｌをスパッタリングして形成する。 In one embodiment of the method for manufacturing a nitride semiconductor device, the nitride semiconductor multilayer body is formed, and then the second nitride semiconductor layer is penetrated by etching to be above the first nitride semiconductor layer. Forming a recess in a part of
The ohmic electrode is formed by sputtering Ti and Al on the nitride semiconductor multilayer body so that at least a part is embedded in the recess.
この実施形態の窒化物半導体装置の製造方法によれば、エッチングにより第２の窒化物半導体層を貫通して第１の窒化物半導体層の上側の一部に形成された凹部に、オーミック電極の少なくとも一部が埋め込まれたリセス構造の窒化物半導体装置において、第１の窒化物半導体層と第２の窒化物半導体層とのヘテロ界面近傍の２次元電子ガス層とオーミック電極とのコンタクト抵抗を２Ωｍｍ以下に低減できる。
According to the method for manufacturing a nitride semiconductor device of this embodiment, the ohmic electrode is formed in the recess formed in the upper part of the first nitride semiconductor layer by etching through the second nitride semiconductor layer. In a nitride semiconductor device having a recess structure in which at least a portion is embedded, contact resistance between a two-dimensional electron gas layer and an ohmic electrode in the vicinity of a heterointerface between the first nitride semiconductor layer and the second nitride semiconductor layer is reduced. It can be reduced to 2 Ωmm or less.
この発明の窒化物半導体装置によれば、ＴｉＡｌ系材料からなるオーミック電極のＡｌに対するＴｉの原子数比を、４.０atom％～４０atom％としたことで、４５０℃～５００℃程度の低い温度の熱処理で２Ωｍｍ以下の低いコンタクト抵抗のオーミック電極を得ることができる。
According to the nitride semiconductor device of the present invention, the atomic ratio of Ti to Al in the ohmic electrode made of a TiAl-based material is set to 4.0 atom% to 40 atom%, so that the temperature is as low as about 450 ° C. to 500 ° C. An ohmic electrode having a low contact resistance of 2 Ωmm or less can be obtained by heat treatment.
以下、この発明を図示の実施の形態により詳細に説明する。
Hereinafter, the present invention will be described in detail with reference to embodiments shown in the drawings.
(第１の実施の形態)
図１はこの発明の第１実施形態の窒化物半導体装置の断面図を示しており、この窒化物半導体装置はＧａＮ系ＨＦＥＴ(Hetero-junction Field Effect Transistor；ヘテロ接合電界効果トランジスタ)である。 (First embodiment)
FIG. 1 shows a cross-sectional view of a nitride semiconductor device according to a first embodiment of the present invention, which is a GaN-based HFET (Hetero-junction Field Effect Transistor).
図１はこの発明の第１実施形態の窒化物半導体装置の断面図を示しており、この窒化物半導体装置はＧａＮ系ＨＦＥＴ(Hetero-junction Field Effect Transistor；ヘテロ接合電界効果トランジスタ)である。 (First embodiment)
FIG. 1 shows a cross-sectional view of a nitride semiconductor device according to a first embodiment of the present invention, which is a GaN-based HFET (Hetero-junction Field Effect Transistor).
この窒化物半導体装置は、図１に示すように、Ｓｉ基板１０上に、アンドープＡｌＧａＮバッファ層１５、第１の窒化物半導体層の一例としてのアンドープＧａＮ層１(チャネル層)と、第２の窒化物半導体層の一例としてのアンドープＡｌＧａＮ層２(バリア層)を形成している。このアンドープＧａＮチャネル層１とアンドープＡｌＧａＮ層２(バリア層)とのヘテロ界面近傍に２ＤＥＧ(２次元電子ガス)層３が発生する。上記アンドープＧａＮ層１(チャネル層)とアンドープＡｌＧａＮ層２(バリア層)とが窒化物半導体積層体２０を構成している。
As shown in FIG. 1, the nitride semiconductor device includes an undoped AlGaN buffer layer 15, an undoped GaN layer 1 (channel layer) as an example of a first nitride semiconductor layer, and a second layer on a Si substrate 10. An undoped AlGaN layer 2 (barrier layer) is formed as an example of a nitride semiconductor layer. A 2DEG (two-dimensional electron gas) layer 3 is generated in the vicinity of the heterointerface between the undoped GaN channel layer 1 and the undoped AlGaN layer 2 (barrier layer). The undoped GaN layer 1 (channel layer) and the undoped AlGaN layer 2 (barrier layer) constitute a nitride semiconductor multilayer body 20.
なお、上記ＧａＮ層１(チャネル層)に替えて、上記ＡｌＧａＮ層２(バリア層)よりもバンドギャップの小さい組成を有するＡｌＧａＮ層としてもよい。また、上記ＡｌＧａＮバリア層２上にキャップ層として例えばＧａＮからなる約１ｎｍの厚さの層を設けてもよい。
Note that, instead of the GaN layer 1 (channel layer), an AlGaN layer having a composition having a smaller band gap than the AlGaN layer 2 (barrier layer) may be used. Further, a layer having a thickness of about 1 nm made of GaN, for example, may be provided on the AlGaN barrier layer 2 as a cap layer.
また、ソース電極１１とドレイン電極１２とを、上記ＡｌＧａＮ層２,２ＤＥＧ３を貫通してＧａＮ層１まで達する凹部１０６と凹部１０９に互いに間隔をあけて形成している。また、ＡｌＧａＮ層２上に、ソース電極１１とドレイン電極１２との間かつソース電極１１側にゲート電極１３を形成している。ソース電極１１とドレイン電極１２はオーミック電極であり、ゲート電極１３はショットキー電極である。上記ソース電極１１と、ドレイン電極１２と、ゲート電極１３と、そのソース電極１１,ドレイン電極１２,ゲート電極１３が形成されたＧａＮ層１,ＡｌＧａＮ層２の活性領域でＨＦＥＴを構成している。
Also, the source electrode 11 and the drain electrode 12 are formed in the recess 106 and the recess 109 that pass through the AlGaN layers 2 and 2DEG 3 and reach the GaN layer 1 with a space therebetween. Further, a gate electrode 13 is formed on the AlGaN layer 2 between the source electrode 11 and the drain electrode 12 and on the source electrode 11 side. The source electrode 11 and the drain electrode 12 are ohmic electrodes, and the gate electrode 13 is a Schottky electrode. The source electrode 11, the drain electrode 12, the gate electrode 13, and the active regions of the GaN layer 1 and the AlGaN layer 2 on which the source electrode 11, the drain electrode 12, and the gate electrode 13 are formed constitute an HFET.
ここで、活性領域とは、ＡｌＧａＮ層２上のソース電極１１とドレイン電極１２との間に配置されたゲート電極１３に印加される電圧によって、ソース電極１１とドレイン電極１２との間でキャリアが流れる窒化物半導体層(ＧａＮ層１,ＡｌＧａＮ層２)の領域である。
Here, the active region means that carriers are generated between the source electrode 11 and the drain electrode 12 by the voltage applied to the gate electrode 13 disposed between the source electrode 11 and the drain electrode 12 on the AlGaN layer 2. This is a region of the flowing nitride semiconductor layer (GaN layer 1, AlGaN layer 2).
そして、ソース電極１１とドレイン電極１２とゲート電極１３が形成された領域を除くＡｌＧａＮ層２上に、ＡｌＧａＮ層２を保護するため、ＳｉＯ２からなる絶縁膜３０を形成している。また、ソース電極１１とドレイン電極１２とゲート電極１３とが形成されたＳｉ基板１０上に、ポリイミドからなる層間絶縁膜４０を形成している。また、図１において、４１はコンタクト部としてのビア、４２はドレイン電極パッドである。なお、絶縁膜は、ＳｉＯ２に限らず、ＳｉＮやＡｌ２Ｏ３などを用いてもよい。特に、絶縁膜として、コラプス抑制のために半導体層表面にストイキオメトリックを崩したＳｉＮ膜と表面保護のためのＳｉＯ２やＳｉＮの多層膜構造とするのが好ましい。また、層間絶縁膜は、ポリイミドに限らず、ｐ－ＣＶＤ(プラズマＣＶＤ)で製造したＳｉＯ２膜やＳＯＧ(Spin On Glass)やＢＰＳＧ(ホウ素・リン・シリケート・ガラス)などの絶縁材料を用いてもよい。
Then, an insulating film 30 made of SiO 2 is formed on the AlGaN layer 2 excluding the region where the source electrode 11, the drain electrode 12, and the gate electrode 13 are formed in order to protect the AlGaN layer 2. An interlayer insulating film 40 made of polyimide is formed on the Si substrate 10 on which the source electrode 11, the drain electrode 12, and the gate electrode 13 are formed. In FIG. 1, reference numeral 41 denotes a via as a contact portion, and 42 denotes a drain electrode pad. Note that the insulating film is not limited to SiO 2 , and SiN, Al 2 O 3, or the like may be used. In particular, the insulating film preferably has a multilayer structure of a SiN film having a stoichiometric collapse on the surface of the semiconductor layer to suppress collapse and a SiO 2 or SiN film structure for surface protection. In addition, the interlayer insulating film is not limited to polyimide, and an insulating material such as SiO 2 film manufactured by p-CVD (plasma CVD), SOG (Spin On Glass), or BPSG (boron, phosphorus, silicate, glass) is used. Also good.
上記構成の窒化物半導体装置において、ＧａＮ層１とＡｌＧａＮ層２との界面近傍に発生した２ＤＥＧ(２次元電子ガス)層３でチャネルが形成され、このチャネルをゲート電極１３に電圧を印加することにより制御して、ソース電極１１とドレイン電極１２とゲート電極１３を有するＨＦＥＴをオンオフさせる。このＨＦＥＴは、ゲート電極１３に負電圧が印加されているときにゲート電極１３下のＧａＮ層１に空乏層が形成されてオフ状態となる一方、ゲート電極１３の電圧がゼロのときにゲート電極１３下のＧａＮ層１に空乏層がなくなってオン状態となるノーマリーオンタイプのトランジスタである。
In the nitride semiconductor device having the above configuration, a channel is formed by the 2DEG (two-dimensional electron gas) layer 3 generated in the vicinity of the interface between the GaN layer 1 and the AlGaN layer 2, and voltage is applied to the gate electrode 13 through this channel. The HFET having the source electrode 11, the drain electrode 12, and the gate electrode 13 is turned on / off. In the HFET, when a negative voltage is applied to the gate electrode 13, a depletion layer is formed in the GaN layer 1 below the gate electrode 13, and the HFET is turned off. On the other hand, when the voltage of the gate electrode 13 is zero, the HFET 13 is a normally-on type transistor in which the depletion layer disappears in the lower GaN layer 1 and is turned on.
次に、上記窒化物半導体装置の製造方法を図２～図５に従って説明する。なお、図２～図５では、図を見やすくするためにＳｉ基板やアンドープＡｌＧａＮバッファ層を図示せず、また、ソース電極とドレイン電極の大きさや間隔を変えている。
Next, a method for manufacturing the nitride semiconductor device will be described with reference to FIGS. 2 to 5, the Si substrate and the undoped AlGaN buffer layer are not shown in order to make the drawings easy to see, and the sizes and intervals of the source electrode and the drain electrode are changed.
まず、図２に示すように、Ｓｉ基板(図示せず)上に、ＭＯＣＶＤ(Metal Organic Chemical Vapor Deposition：有機金属気相成長)法を用いて、アンドープＡｌＧａＮバッファ層(図示せず)、アンドープＧａＮ層１０１とアンドープＡｌＧａＮ層１０２を順に形成する。アンドープＧａＮ層１０１の厚さは例えば１μｍ、アンドープＡｌＧａＮ層１０２の厚さは例えば３０ｎｍとする。このＧａＮ層１０１とＡｌＧａＮ層１０２が窒化物半導体積層体１２０を構成している。
First, as shown in FIG. 2, an undoped AlGaN buffer layer (not shown), undoped GaN is formed on a Si substrate (not shown) using MOCVD (Metal Organic Chemical Vapor Deposition) method. A layer 101 and an undoped AlGaN layer 102 are formed in this order. The thickness of the undoped GaN layer 101 is 1 μm, for example, and the thickness of the undoped AlGaN layer 102 is 30 nm, for example. The GaN layer 101 and the AlGaN layer 102 constitute a nitride semiconductor stacked body 120.
次に、ＡｌＧａＮ層１０２上に絶縁膜１３０(例えばＳｉＯ２)を例えばプラズマＣＶＤ(Chemical Vapor Deposition：化学的気相成長))法により２００ｎｍ成膜する。図２において、１０３は、ＧａＮ層１０１とＡｌＧａＮ層１０２とのヘテロ界面近傍に形成される２ＤＥＧ(２次元電子ガス)層である。
Next, an insulating film 130 (for example, SiO 2 ) is formed to a thickness of 200 nm on the AlGaN layer 102 by, for example, a plasma CVD (Chemical Vapor Deposition) method. In FIG. 2, reference numeral 103 denotes a 2DEG (two-dimensional electron gas) layer formed in the vicinity of the heterointerface between the GaN layer 101 and the AlGaN layer 102.
次に、絶縁膜１３０上にフォトレジスト(図示せず)を塗布してパターニングした後、塩素系ドライエッチングにより、図３に示すように、オーミック電極を形成すべき部分を除去して、ＡｌＧａＮ層１０２を貫通してＧａＮ層１０１の上側の一部に２ＤＥＧ層１０３よりも深い凹部１０６,１０９を形成する。この凹部１０６,１０９の深さはＡｌＧａＮ層１０２の表面から２ＤＥＧ層までの深さ以上であればよく、例えば５０ｎｍとする。そして、上記塩素系ドライエッチング後に、エッチングダメージを低減するためのアニールを行う(例えば５００～８５０℃)。
Next, after applying and patterning a photoresist (not shown) on the insulating film 130, a portion where an ohmic electrode is to be formed is removed by chlorine-based dry etching, as shown in FIG. Concave portions 106 and 109 deeper than the 2DEG layer 103 are formed in part of the upper side of the GaN layer 101 through the 102. The depth of the recesses 106 and 109 may be equal to or greater than the depth from the surface of the AlGaN layer 102 to the 2DEG layer, for example, 50 nm. After the chlorine-based dry etching, annealing for reducing etching damage is performed (for example, 500 to 850 ° C.).
次に、図４に示すように、絶縁膜１３０上および凹部１０６,１０９にスパッタリングにより、Ｔｉ,Ａｌ,ＴｉＮを順に積層することで、Ｔｉ/Ａｌ/ＴｉＮを積層して、オーミック電極となる積層金属膜１０７を形成する。ここで、ＴｉＮ層は、後工程からＴｉ/Ａｌ層を保護するためのキャップ層である。
Next, as shown in FIG. 4, Ti / Al / TiN are stacked by sequentially stacking Ti, Al, and TiN on the insulating film 130 and the recesses 106 and 109 to form an ohmic electrode. A metal film 107 is formed. Here, the TiN layer is a cap layer for protecting the Ti / Al layer from a subsequent process.
上記スパッタリングにおいて、上記Ｔｉ層の層厚α(ｎｍ)と上記Ａｌ層の層厚β(ｎｍ)との比α/βを、４/１００～４０/１００として、後述するオーミックアニール工程の後に形成されるオーミック電極のＴｉＡｌ合金のＡｌに対するＴｉの原子数比が、４.０～４０atom％の範囲内(例えば８atom％)となるようにした。
In the sputtering, the ratio α / β of the layer thickness α (nm) of the Ti layer and the layer thickness β (nm) of the Al layer is set to 4/100 to 40/100 after the ohmic annealing step described later. The atomic ratio of Ti to Al in the TiAl alloy of the ohmic electrode is set to be within a range of 4.0 to 40 atom% (for example, 8 atom%).
尚、上記スパッタリングに替えて上記Ｔｉ,Ａｌを蒸着してもよい。
The Ti and Al may be deposited instead of the sputtering.
次に、図５に示すように、通常のフォトリソグラフィおよびドライエッチングを用いて、オーミック電極１１１,１１２のパターンを形成する。
Next, as shown in FIG. 5, patterns of ohmic electrodes 111 and 112 are formed by using normal photolithography and dry etching.
そして、オーミック電極１１１,１１２が形成された基板を例えば４５０℃以上かつ５００℃以下で１０分間以上アニールすることによって、２ＤＥＧ(２次元電子ガス)層１０３とオーミック電極１１１,１１２との間にオーミックコンタクトが得られる。この場合、５００℃を超える高温(例えば６００℃以上)でアニールした場合に比べて、コンタクト抵抗を大幅に低減できる。また、４５０℃以上かつ５００℃以下の低温でアニールすることにより絶縁膜１３０への電極金属の拡散を抑制でき、絶縁膜１３０の特性に悪影響を与えることがない。また、上記低温のアニールにより、ＧａＮ層１０１からの窒素抜けによる電流コラプスの悪化や特性変動を防ぐことができる。なお、「電流コラプス」とは、低電圧動作でのトランジスタのオン抵抗と比べて高電圧動作でのトランジスタのオン抵抗が高くなってしまう現象である。
Then, by annealing the substrate on which the ohmic electrodes 111 and 112 are formed, for example, at 450 ° C. or more and 500 ° C. or less for 10 minutes or more, the ohmic contact between the 2DEG (two-dimensional electron gas) layer 103 and the ohmic electrodes 111 and 112 is achieved. Contact is obtained. In this case, the contact resistance can be greatly reduced as compared with the case where annealing is performed at a high temperature exceeding 500 ° C. (for example, 600 ° C. or more). Further, by annealing at a low temperature of 450 ° C. or higher and 500 ° C. or lower, diffusion of the electrode metal into the insulating film 130 can be suppressed, and the characteristics of the insulating film 130 are not adversely affected. In addition, the low temperature annealing can prevent deterioration of current collapse and characteristic fluctuation due to nitrogen desorption from the GaN layer 101. Note that “current collapse” is a phenomenon in which the on-resistance of a transistor in a high-voltage operation becomes higher than the on-resistance of the transistor in a low-voltage operation.
ここでは、上記アニール時間を１０分間以上としたが、上記アニール時間は、ＡｌにＴｉが十分に拡散する時間に設定すればよい。
Here, the annealing time is set to 10 minutes or more, but the annealing time may be set to a time for sufficiently diffusing Ti in Al.
このオーミック電極１１１,１１２がソース電極とドレイン電極となり、後の工程でオーミック電極１１１,１１２の間にＴｉＮまたはＷＮなどからなるゲート電極が形成される。
The ohmic electrodes 111 and 112 become a source electrode and a drain electrode, and a gate electrode made of TiN or WN is formed between the ohmic electrodes 111 and 112 in a later process.
本発明者らは、窒化物半導体装置の１つであるＧａＮ系ＨＦＥＴについて行った様々な実験の過程で、ＴｉＡｌ系材料からなるオーミック電極中のＴｉＡｌ合金において、Ａｌの原子数に対してＴｉの原子数を４.０％～４０％とした方が、良好なオーミックコンタクトが得られることを見出した。
In the course of various experiments conducted on a GaN-based HFET, which is one of the nitride semiconductor devices, the present inventors, in a TiAl alloy in an ohmic electrode made of a TiAl-based material, It has been found that good ohmic contact can be obtained when the number of atoms is 4.0% to 40%.
すなわち、この実施形態によれば、ＡｌＧａＮ層１０２を貫通してＧａＮ層１０１の上側の一部まで形成された凹部１０６,１０９にオーミック電極１１１,１１２の一部が埋め込まれたリセス構造の窒化物半導体装置において、ＧａＮ層１０１とＡｌＧａＮ層１０２とのヘテロ界面近傍の２ＤＥＧ(２次元電子ガス)層１０３とオーミック電極１１１,１１２とのコンタクト抵抗を低減できる。
That is, according to this embodiment, a nitride having a recess structure in which the ohmic electrodes 111 and 112 are partially embedded in the recesses 106 and 109 formed through the AlGaN layer 102 to a part above the GaN layer 101. In the semiconductor device, the contact resistance between the 2DEG (two-dimensional electron gas) layer 103 and the ohmic electrodes 111 and 112 in the vicinity of the heterointerface between the GaN layer 101 and the AlGaN layer 102 can be reduced.
図６は、上記窒化物半導体装置のオーミック電極のＴｉ/Ａｌ濃度(％)とオーミックコンタクト抵抗との関係を示す図である。図６では、ＴｉＡｌ合金のＡｌの原子数に対するＴｉの原子数の比率(atom％)をＴｉ/Ａｌ濃度(％)として横軸に取り、縦軸に上記オーミック電極のコンタクト抵抗(Ωｍｍ)を取っている。図６の横軸のＴｉ/Ａｌ濃度(％)は、ＡＥＳ(Atomic Emission Spectroscopy:オージェ電子分光法)を用い、アニール後のオーミック電極についてＡｌ濃度,Ｔｉ濃度がほぼ一定(ほぼ均一)になっているところで測定した。なお、上記Ｔｉ/Ａｌ濃度(％)の測定は、ＳＩＭＳ(Secondary Ion Mass Spectroscopy:二次イオン質量分析法)などの他の測定方法を用いて行ってもよい。
FIG. 6 is a graph showing the relationship between the Ti / Al concentration (%) of the ohmic electrode of the nitride semiconductor device and the ohmic contact resistance. In FIG. 6, the ratio of the number of Ti atoms to the number of Al atoms in the TiAl alloy (atom%) is taken as the Ti / Al concentration (%) on the horizontal axis, and the contact resistance (Ωmm) of the ohmic electrode is taken on the vertical axis. ing. The Ti / Al concentration (%) on the horizontal axis in FIG. 6 is obtained by using AES (Atomic-Emission-Spectroscopy), and the Al concentration and Ti concentration of the annealed ohmic electrode are almost constant (almost uniform). Measured wherever. The Ti / Al concentration (%) may be measured using other measurement methods such as SIMS (Secondary-Ion-Mass-Spectroscopy).
図６において、Ｋ１は、オーミックアニール温度を４２０℃とした場合の特性であり、Ｋ２,Ｋ３,Ｋ４,Ｋ５,Ｋ６は、それぞれ、オーミックアニール温度を４５０℃,４７５℃,５００℃,５２５℃,５５０℃とした場合の特性である。図６から明らかなように、オーミック電極の上記Ｔｉ/Ａｌ濃度(％)を４.０％以上かつ４０％以下とすることで、オーミックアニール温度が４５０℃以上かつ５００℃以下の範囲において、オーミック電極のコンタクト抵抗が２Ωｍｍ以下の窒化物半導体装置を実現することができる。
In FIG. 6, K1 is a characteristic when the ohmic annealing temperature is 420 ° C., and K2, K3, K4, K5, and K6 are the ohmic annealing temperatures of 450 ° C., 475 ° C., 500 ° C., 525 ° C., respectively. It is a characteristic at 550 ° C. As apparent from FIG. 6, the ohmic annealing temperature is in the range of 450 ° C. to 500 ° C. by setting the Ti / Al concentration (%) of the ohmic electrode to 4.0% to 40%. A nitride semiconductor device having an electrode contact resistance of 2 Ωmm or less can be realized.
このようなコンタクト抵抗が２Ωｍｍ以下の窒化物半導体装置は、シリコン素子よりも大電流駆動が可能でかつ高温動作に適した製品として性能面およびコスト面で商業的価値を有する。
Such a nitride semiconductor device having a contact resistance of 2 Ωmm or less has a commercial value in terms of performance and cost as a product that can be driven with a larger current than a silicon element and is suitable for high-temperature operation.
また、２Ωｍｍ以下の低いオーミックコンタクト抵抗のオーミック電極を４５０℃～５００℃の低い熱処理温度で形成できるので、ＧａＮ層からの窒素抜けによる電流コラプスの悪化や特性変動を防止できる。また、電極金属が絶縁膜３０に拡散することを抑制でき、絶縁膜の特性を損なうおそれがない。
Moreover, since an ohmic electrode having a low ohmic contact resistance of 2 Ωmm or less can be formed at a low heat treatment temperature of 450 ° C. to 500 ° C., current collapse deterioration and characteristic fluctuation due to nitrogen desorption from the GaN layer can be prevented. Moreover, it can suppress that an electrode metal diffuses into the insulating film 30, and there is no possibility of impairing the characteristic of an insulating film.
一方、オーミックアニール温度が４５０℃以上かつ５００℃以下の範囲でも、上記Ｔｉ/Ａｌ濃度(％)が４.０％を下回る場合や上記Ｔｉ/Ａｌ濃度(％)が４０％を上回る場合にはコンタクト抵抗が急上昇している。
On the other hand, when the Ti / Al concentration (%) is less than 4.0% or the Ti / Al concentration (%) is more than 40% even when the ohmic annealing temperature is 450 ° C. or more and 500 ° C. or less. Contact resistance is soaring.
また、オーミック電極の上記Ｔｉ/Ａｌ濃度(％)を４.０％以上かつ４０％以下とした場合でも、オーミックアニール温度を４５０℃を下回る４２０℃にした場合(特性Ｋ１)には、コンタクト抵抗を２Ωｍｍ以下にできていない。また、オーミックアニール温度を５００℃を上回る５２５℃,５５０℃(特性Ｋ５,Ｋ６)にした場合には、上記Ｔｉ/Ａｌ濃度(％)が４.０％のときに、コンタクト抵抗を２Ωｍｍ以下にできるが、上記Ｔｉ/Ａｌ濃度(％)が１５％になるとコンタクト抵抗が２Ωｍｍを上回っている。
Further, even when the Ti / Al concentration (%) of the ohmic electrode is 4.0% or more and 40% or less, when the ohmic annealing temperature is 420 ° C. lower than 450 ° C. (characteristic K1), the contact resistance Is not reduced to 2 Ωmm or less. In addition, when the ohmic annealing temperature is set to 525 ° C. and 550 ° C. (characteristics K5 and K6) exceeding 500 ° C., the contact resistance is reduced to 2 Ωmm or less when the Ti / Al concentration (%) is 4.0%. However, when the Ti / Al concentration (%) is 15%, the contact resistance exceeds 2 Ωmm.
次に、図７は、上記窒化物半導体装置のオーミック電極のオーミックアニール温度とオーミックコンタクト抵抗との関係を示す図である。図７では、上記オーミックアニール温度を熱処理温度(℃)として横軸に取り、縦軸に上記オーミック電極のコンタクト抵抗(Ωｍｍ)を取っている。図７において、Ｚ１は、ＴｉＡｌ合金のＡｌの原子数に対するＴｉの原子数の比率(％)であるＴｉ/Ａｌ濃度(％)を２％とした場合の特性であり、Ｚ２,Ｚ３,Ｚ４,Ｚ５は、それぞれ、上記Ｔｉ/Ａｌ濃度(％)を４.０％,１５％,４０％,１００％とした場合の特性である。
Next, FIG. 7 is a diagram showing the relationship between the ohmic annealing temperature of the ohmic electrode of the nitride semiconductor device and the ohmic contact resistance. In FIG. 7, the abscissa represents the ohmic annealing temperature as the heat treatment temperature (° C.), and the ordinate represents the ohmic electrode contact resistance (Ωmm). In FIG. 7, Z1 is a characteristic when the Ti / Al concentration (%), which is the ratio (%) of the number of Ti atoms to the number of Al atoms in the TiAl alloy, is 2%, and Z2, Z3, Z4, Z5 is a characteristic when the Ti / Al concentration (%) is 4.0%, 15%, 40%, and 100%, respectively.
図７から分かるように、オーミックアニール温度を４５０℃～５００℃の範囲内にすることで、Ｔｉ/Ａｌ濃度(％)が４.０％以上かつ４０％以下の範囲でオーミック電極のコンタクト抵抗が２Ωｍｍ以下の窒化物半導体装置を実現することができる。
As can be seen from FIG. 7, by setting the ohmic annealing temperature within the range of 450 ° C. to 500 ° C., the contact resistance of the ohmic electrode can be reduced when the Ti / Al concentration (%) is in the range of 4.0% to 40%. A nitride semiconductor device of 2 Ωmm or less can be realized.
また、Ｔｉ/Ａｌ濃度(％)が４.０％(特性Ｚ２)の場合には、オーミックアニール温度が５００℃を超えても、コンタクト抵抗は２Ωｍｍ以下のままである。一方、Ｔｉ/Ａｌ濃度(％)が４.０％の場合でも、オーミックアニール温度が４５０℃を下回り、４２０℃になるとコンタクト抵抗が２Ωｍｍを超えている。
Further, when the Ti / Al concentration (%) is 4.0% (characteristic Z2), the contact resistance remains 2Ω mm or less even when the ohmic annealing temperature exceeds 500 ° C. On the other hand, even when the Ti / Al concentration (%) is 4.0%, the ohmic annealing temperature is lower than 450 ° C., and when it reaches 420 ° C., the contact resistance exceeds 2 Ωmm.
また、Ｔｉ/Ａｌ濃度(％)が１５％,４０％(特性Ｚ３,Ｚ４)の場合には、オーミックアニール温度が４５０℃を下回るとコンタクト抵抗が急上昇し２Ωｍｍを超えている。Ｔｉ/Ａｌ濃度(％)が１５％(特性Ｚ３)の場合には、オーミックアニール温度が５００℃を上回るとコンタクト抵抗が上昇し、５５０℃では約３Ωｍｍに達している。また、Ｔｉ/Ａｌ濃度(％)が４０％(特性Ｚ４)の場合には、オーミックアニール温度が５００℃を上回るとコンタクト抵抗が急上昇し、５５０℃では９Ωｍｍを超えている。
In addition, when the Ti / Al concentration (%) is 15% or 40% (characteristics Z3 and Z4), the contact resistance rapidly increases and exceeds 2 Ωmm when the ohmic annealing temperature falls below 450 ° C. When the Ti / Al concentration (%) is 15% (characteristic Z3), the contact resistance increases when the ohmic annealing temperature exceeds 500 ° C., and reaches about 3 Ωmm at 550 ° C. When the Ti / Al concentration (%) is 40% (characteristic Z4), the contact resistance increases rapidly when the ohmic annealing temperature exceeds 500 ° C., and exceeds 9 Ωmm at 550 ° C.
また、上記Ｔｉ/Ａｌ濃度(％)が４.０％を下回る２％(特性Ｚ１)では、オーミックアニール温度が４２０℃～５５０℃に亘って、コンタクト抵抗が４Ωｍｍ以上であった。また、上記Ｔｉ/Ａｌ濃度(％)が４０％を上回る１００％(特性Ｚ５)では、オーミックコンタクトが取れず非オーミック電極であった。
In addition, when the Ti / Al concentration (%) was 2% (characteristic Z1) below 4.0%, the ohmic annealing temperature was 420 ° C. to 550 ° C., and the contact resistance was 4 Ωmm or more. Further, when the Ti / Al concentration (%) was 100% (characteristic Z5) exceeding 40%, ohmic contact could not be obtained and the electrode was a non-ohmic electrode.
上述の図６,図７の特性から、オーミック電極の上記Ｔｉ/Ａｌ濃度(％)を４.０％以上かつ４０％以下とすると共に、オーミックアニール温度を４５０℃以上かつ５００℃以下とすることによって、オーミック電極のコンタクト抵抗が２Ωｍｍ以下の窒化物半導体装置を実現することができる。このオーミック電極のコンタクト抵抗が２Ωｍｍ以下の窒化物半導体装置は、シリコン素子よりも大電流駆動が可能でかつ高温動作に適した製品として性能面およびコスト面で商業的価値を有する。また、上述の図６の特性から、オーミック電極のＡｌに対するＴｉの原子数比が、４.０atom％以上かつ１０atom％以下の範囲であれば、より広いアニール温度範囲(４２０℃～５５０℃)でオーミック電極のコンタクト抵抗を低減でき、コンタクト抵抗のばらつきを抑制できるので、好ましい。
From the characteristics shown in FIGS. 6 and 7, the Ti / Al concentration (%) of the ohmic electrode is 4.0% to 40% and the ohmic annealing temperature is 450 ° C. to 500 ° C. Thus, a nitride semiconductor device having an ohmic contact resistance of 2 Ωmm or less can be realized. A nitride semiconductor device having an ohmic electrode contact resistance of 2 Ωmm or less has a commercial value in terms of performance and cost as a product that can be driven with a larger current than a silicon element and is suitable for high-temperature operation. Further, from the characteristics of FIG. 6 described above, when the atomic ratio of Ti to Al of the ohmic electrode is in the range of 4.0 atom% or more and 10 atom% or less, the annealing temperature is wider (420 ° C. to 550 ° C.). This is preferable because the contact resistance of the ohmic electrode can be reduced and variation in contact resistance can be suppressed.
尚、上記実施形態では、絶縁膜１３０、ＡｌＧａＮ層１０２、ＧａＮ層１０１をドライエッチングにより除去し、凹部１０６,１０９を形成したが、絶縁膜１３０をウェットエッチングにより除去し、その後ＡｌＧａＮ層１０２、ＧａＮ層１０１をドライエッチングにより除去することにより、凹部１０６,１０９を形成してもよい。
In the above embodiment, the insulating film 130, the AlGaN layer 102, and the GaN layer 101 are removed by dry etching to form the recesses 106 and 109. However, the insulating film 130 is removed by wet etching, and then the AlGaN layer 102 and GaN are formed. The recesses 106 and 109 may be formed by removing the layer 101 by dry etching.
また、上記実施形態では、上記ＡｌＧａＮバリア層２上にＳｉＯ２からなる絶縁膜３０を形成したが、この絶縁膜３０は形成しなくてもよい。また、上記実施形態では、上記ＳｉＯ２からなる絶縁膜３０に形成した開口に露出したＡｌＧａＮ層２にショットキー電極としてのゲート電極１３を形成したが。上記絶縁膜３０上にゲート電極を形成してＭＯＳ構造としてもよい。
Further, in the above embodiment has formed the insulating film 30 made of SiO 2 on the AlGaN barrier layer 2, the insulating film 30 may not be formed. In the above embodiment, the gate electrode 13 as the Schottky electrode is formed on the AlGaN layer 2 exposed in the opening formed in the insulating film 30 made of SiO 2 . A gate electrode may be formed on the insulating film 30 to form a MOS structure.
また、上記実施形態では、Ｔｉ/Ａｌ/ＴｉＮを積層してオーミック電極としたが、これに限らず、ＴｉＮはなくともよく、また、Ｔｉ/Ａｌを積層した後、その上にＡｕ,Ａｇ,Ｐｔなどを積層してもよい。
In the above embodiment, Ti / Al / TiN is laminated to form an ohmic electrode. However, the present invention is not limited to this, and TiN may be omitted. After Ti / Al is laminated, Au, Ag, Pt or the like may be laminated.
また、上記実施の形態では、Ｓｉ基板を用いた窒化物半導体装置について説明したが、Ｓｉ基板に限らず、サファイヤ基板やＳｉＣ基板を用いてもよく、サファイヤ基板やＳｉＣ基板上に窒化物半導体層を成長させてもよいし、ＧａＮ基板にＡｌＧａＮ層を成長させる等のように、窒化物半導体からなる基板上に窒化物半導体層を成長させてもよい。また、基板と窒化物半導体層との間にバッファ層を形成してもよいし、窒化物半導体層の第１半導体層と第１半導体層と第２半導体層との間にヘテロ改善層を形成してもよい。
In the above embodiment, a nitride semiconductor device using a Si substrate has been described. However, the present invention is not limited to a Si substrate, and a sapphire substrate or a SiC substrate may be used. A nitride semiconductor layer may be formed on a sapphire substrate or a SiC substrate. Alternatively, a nitride semiconductor layer may be grown on a substrate made of a nitride semiconductor, such as by growing an AlGaN layer on a GaN substrate. Further, a buffer layer may be formed between the substrate and the nitride semiconductor layer, or a hetero improvement layer is formed between the first semiconductor layer, the first semiconductor layer, and the second semiconductor layer of the nitride semiconductor layer. May be.
また、上記実施形態では、オーミック電極がＧａＮ層に達するリセス構造のＨＦＥＴについて説明したが、リセスを形成せずにアンドープＡｌＧａＮ層上にソース電極およびドレイン電極となるオーミック電極を形成したＨＦＥＴにこの発明を適用してもよい。
In the above-described embodiment, the recess structure HFET in which the ohmic electrode reaches the GaN layer has been described. However, the present invention is applied to an HFET in which an ohmic electrode serving as a source electrode and a drain electrode is formed on an undoped AlGaN layer without forming a recess. May be applied.
また、この発明の窒化物半導体装置は、２ＤＥＧを利用するＨＦＥＴに限らず、他の構成の電界効果トランジスタであっても同様の効果が得られる。
Further, the nitride semiconductor device of the present invention is not limited to the HFET using 2DEG, and the same effect can be obtained even if the field effect transistor has other configurations.
また、上記実施の形態では、ノーマリーオンタイプのＨＦＥＴについて説明したが、ノーマリーオフタイプの窒化物半導体装置にこの発明を適用してもよい。また、ショットキー電極に限らず、絶縁ゲート構造の電界効果トランジスタにこの発明を適用してもよい。
In the above embodiment, the normally-on type HFET has been described. However, the present invention may be applied to a normally-off type nitride semiconductor device. Further, the present invention may be applied not only to a Schottky electrode but also to a field effect transistor having an insulated gate structure.
この発明の窒化物半導体装置の窒化物半導体は、ＡｌxＩnyＧａ１－x－yＮ(ｘ≦０、ｙ≦０、０≦ｘ＋ｙ≦１)で表されるものであればよい。
The nitride semiconductor of the nitride semiconductor device of the present invention may be any material represented by Al x In y Ga 1-xy N (x ≦ 0, y ≦ 0, 0 ≦ x + y ≦ 1).
この発明の具体的な実施の形態について説明したが、この発明は上記実施形態に限定されるものではなく、この発明の範囲内で種々変更して実施することができる。
Although specific embodiments of the present invention have been described, the present invention is not limited to the above embodiments, and various modifications can be made within the scope of the present invention.
１,１０１ ＧａＮ層
２,１０２ ＡｌＧａＮ層
３,１０３ ２ＤＥＧ層
１０ Ｓｉ基板
１１ ソース電極
１２ ドレイン電極
１３ ゲート電極
１５ ＡｌＧａＮバッファ層
２０,１２０ 窒化物半導体積層体
３０,１３０ 絶縁膜
４０ 層間絶縁膜
４１ ビア
４２ ドレイン電極パッド
１０６,１０９ 凹部
１１１,１１２ オーミック電極 DESCRIPTION OF SYMBOLS 1,101 GaN layer 2,102 AlGaN layer 3,1032DEG layer 10 Si substrate 11 Source electrode 12 Drain electrode 13 Gate electrode 15 AlGaN buffer layer 20,120 Nitride semiconductor laminated body 30,130 Insulating film 40 Interlayer insulating film 41 Via 42 Drain electrode pad 106, 109 Recess 111, 112 Ohmic electrode
２,１０２ ＡｌＧａＮ層
３,１０３ ２ＤＥＧ層
１０ Ｓｉ基板
１１ ソース電極
１２ ドレイン電極
１３ ゲート電極
１５ ＡｌＧａＮバッファ層
２０,１２０ 窒化物半導体積層体
３０,１３０ 絶縁膜
４０ 層間絶縁膜
４１ ビア
４２ ドレイン電極パッド
１０６,１０９ 凹部
１１１,１１２ オーミック電極 DESCRIPTION OF SYMBOLS 1,101 GaN layer 2,102 AlGaN layer 3,103
Claims (7)
- 基板(１０)と、
上記基板(１０)上に形成されていると共にヘテロ界面を有する窒化物半導体積層体(２０)と、
上記窒化物半導体積層体(２０)上または上記窒化物半導体積層体(２０)内に少なくとも一部が形成されたＴｉＡｌ系材料からなるオーミック電極(１１,１２)と
を備え、
上記窒化物半導体積層体(２０)は、
上記基板(１０)上に形成された第１の窒化物半導体層(１)と、
上記第１の窒化物半導体層(１)上に形成されていると共に上記第１の窒化物半導体層(１)とヘテロ界面を形成する第２の窒化物半導体層(２)と
を有し、
上記オーミック電極(１１,１２)は、
Ａｌに対するＴｉの原子数比が、４.０atom％以上かつ４０atom％以下であり、かつ、上記ヘテロ界面の近傍に形成される２次元電子ガス層とのコンタクト抵抗が、２Ωｍｍ以下であることを特徴とする窒化物半導体装置。 A substrate (10);
A nitride semiconductor laminate (20) formed on the substrate (10) and having a heterointerface;
An ohmic electrode (11, 12) made of a TiAl-based material formed at least partially on the nitride semiconductor multilayer body (20) or in the nitride semiconductor multilayer body (20),
The nitride semiconductor laminate (20) is:
A first nitride semiconductor layer (1) formed on the substrate (10);
A second nitride semiconductor layer (2) formed on the first nitride semiconductor layer (1) and forming a heterointerface with the first nitride semiconductor layer (1);
The ohmic electrodes (11, 12) are
The atomic ratio of Ti to Al is 4.0 atom% or more and 40 atom% or less, and the contact resistance with the two-dimensional electron gas layer formed in the vicinity of the heterointerface is 2 Ωmm or less. A nitride semiconductor device. - 請求項１に記載の窒化物半導体装置において、
上記オーミック電極(１１,１２)は、
上記窒化物半導体積層体(２０)上に、ＴｉとＡｌをＴｉ,Ａｌの順に積層し、４５０℃以上かつ５００℃以下で熱処理を行なって作製されていることを特徴とする窒化物半導体装置。 The nitride semiconductor device according to claim 1,
The ohmic electrodes (11, 12) are
A nitride semiconductor device produced by laminating Ti and Al in the order of Ti and Al on the nitride semiconductor laminate (20) and performing a heat treatment at 450 ° C. or more and 500 ° C. or less. - 請求項１または２に記載の窒化物半導体装置において、
上記第２の窒化物半導体層(２)を貫通して上記第１の窒化物半導体層(１)の上側の一部に凹部(１０６,１０９)が形成され、上記凹部(１０６,１０９)に上記オーミック電極(１１,１２)の少なくとも一部が埋め込まれていることを特徴とする窒化物半導体装置。 The nitride semiconductor device according to claim 1 or 2,
A recess (106, 109) is formed in a part of the upper side of the first nitride semiconductor layer (1) through the second nitride semiconductor layer (2), and the recess (106, 109) is formed in the recess (106, 109). A nitride semiconductor device, wherein at least a part of the ohmic electrode (11, 12) is embedded. - 基板(１０)と、
上記基板(１０)上に形成されていると共にヘテロ界面を有する窒化物半導体積層体(２０)と、
上記窒化物半導体積層体(２０)上または上記窒化物半導体積層体(２０)内に少なくとも一部が形成されたＴｉＡｌ系材料からなるオーミック電極(１１,１２)と
を備え、
上記窒化物半導体積層体(２０)は、
上記基板(１０)上に形成された第１の窒化物半導体層(１)と、
上記第１の窒化物半導体層(１)上に形成されていると共に上記第１の窒化物半導体層(１)とヘテロ界面を形成する第２の窒化物半導体層(２)と
を有し、
上記オーミック電極(１１,１２)は、
上記窒化物半導体積層体(２０)上に、ＴｉとＡｌをＴｉ,Ａｌの順に積層し、４５０℃以上かつ５００℃以下で熱処理を行なって作製され、Ａｌに対するＴｉの原子数比が４.０atom％以上かつ４０atom％以下であることを特徴とする窒化物半導体装置。 A substrate (10);
A nitride semiconductor laminate (20) formed on the substrate (10) and having a heterointerface;
An ohmic electrode (11, 12) made of a TiAl-based material formed at least partially on the nitride semiconductor multilayer body (20) or in the nitride semiconductor multilayer body (20),
The nitride semiconductor laminate (20) is:
A first nitride semiconductor layer (1) formed on the substrate (10);
A second nitride semiconductor layer (2) formed on the first nitride semiconductor layer (1) and forming a heterointerface with the first nitride semiconductor layer (1);
The ohmic electrodes (11, 12) are
On the nitride semiconductor laminate (20), Ti and Al are laminated in the order of Ti and Al, and heat treatment is performed at 450 ° C. or more and 500 ° C. or less. The atomic ratio of Ti to Al is 4.0 atom. % And 40 atom% or less of a nitride semiconductor device. - 基板上に第１,第２の窒化物半導体層(１０１,１０２)を順に形成して上記第１,第２の窒化物半導体層(１０１,１０２)によるヘテロ界面を有すると共に、上記ヘテロ界面の近傍に２次元電子ガス層が形成されるように、窒化物半導体積層体(１２０)を形成し、
上記窒化物半導体積層体(１２０)上に、ＴｉとＡｌを、Ａｌに対するＴｉの原子数比が、４.０atom％以上かつ４０atom％以下であるＴｉＡｌ系材料が形成できるように設け、
上記ＴｉおよびＡｌに４５０℃以上かつ５００℃以下で熱処理を行なって、Ａｌに対するＴｉの原子数比が、４.０atom％以上かつ４０atom％以下であるＴｉＡｌ系材料からなるオーミック電極(１１１,１１２)を形成することを特徴とする窒化物半導体装置の製造方法。 First and second nitride semiconductor layers (101, 102) are sequentially formed on a substrate to have a heterointerface by the first and second nitride semiconductor layers (101, 102), and the heterointerface Forming a nitride semiconductor stack (120) so that a two-dimensional electron gas layer is formed in the vicinity;
On the nitride semiconductor laminate (120), Ti and Al are provided so that a TiAl-based material having an atomic ratio of Ti to Al of 4.0 atom% or more and 40 atom% or less can be formed.
An ohmic electrode (111, 112) made of a TiAl-based material in which the Ti and Al are heat-treated at 450 ° C. or more and 500 ° C. or less and the atomic ratio of Ti to Al is 4.0 atom% or more and 40 atom% or less. Forming a nitride semiconductor device. - 請求項５に記載の窒化物半導体装置の製造方法において、
上記オーミック電極(１１１,１１２)は、
所定の厚さのＴｉ層上に所定の厚さのＡｌ層を積層し、そのＴｉ層とＡｌ層を熱処理して作製することを特徴とする窒化物半導体装置の製造方法。 In the manufacturing method of the nitride semiconductor device according to claim 5,
The ohmic electrodes (111, 112) are
A method for manufacturing a nitride semiconductor device, comprising: forming an Al layer having a predetermined thickness on a Ti layer having a predetermined thickness; and heat-treating the Ti layer and the Al layer. - 請求項５または６に記載の窒化物半導体装置の製造方法において、
上記窒化物半導体積層体(１２０)を形成した後、エッチングにより上記第２の窒化物半導体層(１０２)を貫通して上記第１の窒化物半導体層(１０１)の上側の一部に凹部(１０６,１０９)を形成し、
上記オーミック電極(１１１,１１２)は、上記凹部(１０６,１０９)に少なくとも一部が埋め込まれるように、上記窒化物半導体積層体(１２０)上にＴｉとＡｌをスパッタリングして形成することを特徴とする窒化物半導体装置の製造方法。 In the manufacturing method of the nitride semiconductor device according to claim 5 or 6,
After forming the nitride semiconductor stacked body (120), the etching penetrates the second nitride semiconductor layer (102) to form a recess (a part of the upper side of the first nitride semiconductor layer (101)). 106,109),
The ohmic electrodes (111, 112) are formed by sputtering Ti and Al on the nitride semiconductor multilayer body (120) so that at least a part of the ohmic electrodes (111, 112) is embedded in the recesses (106, 109). A method for manufacturing a nitride semiconductor device.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012036266A JP2013172076A (en) | 2012-02-22 | 2012-02-22 | Nitride semiconductor device and manufacturing method of the same |
| JP2012-036266 | 2012-02-22 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2013125589A1 true WO2013125589A1 (en) | 2013-08-29 |
Family
ID=49005771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/JP2013/054198 WO2013125589A1 (en) | 2012-02-22 | 2013-02-20 | Nitride semiconductor device and method for producing same |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2013172076A (en) |
| WO (1) | WO2013125589A1 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0429375A (en) * | 1990-05-24 | 1992-01-31 | Sumitomo Electric Ind Ltd | Ohmic electrode of n-type semiconductor cubic boron nitride |
| JPH10200161A (en) * | 1997-01-14 | 1998-07-31 | Nec Corp | Contact electrode on n-type gallium arsenide semiconductor and fabrication thereof |
| JP2008172085A (en) * | 2007-01-12 | 2008-07-24 | Sanken Electric Co Ltd | Nitride semiconductor device and method of fabricating the same |
| JP2009152318A (en) * | 2007-12-19 | 2009-07-09 | Fujitsu Ltd | Semiconductor device, and manufacturing method |
| JP2010206110A (en) * | 2009-03-05 | 2010-09-16 | Panasonic Corp | Nitride semiconductor device |
-
2012
- 2012-02-22 JP JP2012036266A patent/JP2013172076A/en active Pending
-
2013
- 2013-02-20 WO PCT/JP2013/054198 patent/WO2013125589A1/en active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0429375A (en) * | 1990-05-24 | 1992-01-31 | Sumitomo Electric Ind Ltd | Ohmic electrode of n-type semiconductor cubic boron nitride |
| JPH10200161A (en) * | 1997-01-14 | 1998-07-31 | Nec Corp | Contact electrode on n-type gallium arsenide semiconductor and fabrication thereof |
| JP2008172085A (en) * | 2007-01-12 | 2008-07-24 | Sanken Electric Co Ltd | Nitride semiconductor device and method of fabricating the same |
| JP2009152318A (en) * | 2007-12-19 | 2009-07-09 | Fujitsu Ltd | Semiconductor device, and manufacturing method |
| JP2010206110A (en) * | 2009-03-05 | 2010-09-16 | Panasonic Corp | Nitride semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013172076A (en) | 2013-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5166576B2 (en) | GaN-based semiconductor device manufacturing method | |
| JP5306438B2 (en) | Field effect transistor and manufacturing method thereof | |
| JP6197957B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JP2014045174A (en) | Nitride semiconductor device | |
| WO2014148255A1 (en) | Nitride semiconductor device and method for manufacturing nitride semiconductor device | |
| JP2013168433A (en) | Nitride semiconductor device and method of manufacturing nitride semiconductor device | |
| WO2014003047A1 (en) | Electrode structure for nitride semiconductor device, production method therefor, and nitride semiconductor field-effect transistor | |
| JP2013149851A (en) | Nitride semiconductor device | |
| WO2013046943A1 (en) | Nitride semiconductor device and method for manufacturing same | |
| US20150325698A1 (en) | Semiconductor device and manufacturing method | |
| WO2013153927A1 (en) | Nitride semiconductor device | |
| JP5750382B2 (en) | Nitride semiconductor device | |
| WO2014003058A1 (en) | Electrode structure for nitride semiconductor device, and nitride semiconductor field effect transistor | |
| JP5917990B2 (en) | Nitride semiconductor device | |
| JP5220904B2 (en) | GaN compound semiconductor device | |
| WO2014129245A1 (en) | Nitride semiconductor device | |
| JP2013222800A (en) | Nitride semiconductor device and manufacturing method of the same | |
| WO2013125589A1 (en) | Nitride semiconductor device and method for producing same | |
| WO2016059889A1 (en) | Nitride semiconductor device | |
| JP5329606B2 (en) | Manufacturing method of nitride semiconductor device | |
| JP6018809B2 (en) | Nitride semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 13752530 Country of ref document: EP Kind code of ref document: A1 |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 13752530 Country of ref document: EP Kind code of ref document: A1 |