JP2013218499A - メモリシステム - Google Patents
メモリシステム Download PDFInfo
- Publication number
- JP2013218499A JP2013218499A JP2012087946A JP2012087946A JP2013218499A JP 2013218499 A JP2013218499 A JP 2013218499A JP 2012087946 A JP2012087946 A JP 2012087946A JP 2012087946 A JP2012087946 A JP 2012087946A JP 2013218499 A JP2013218499 A JP 2013218499A
- Authority
- JP
- Japan
- Prior art keywords
- host device
- interface
- storage area
- data
- memory card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 claims abstract description 26
- 230000006870 function Effects 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 239000000470 constituent Substances 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0796—Safety measures, i.e. ensuring safe condition in the event of error, e.g. for controlling element
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
- G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
- G06F12/1441—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a range
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7206—Reconfiguration of flash memory system
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Quality & Reliability (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Storage Device Security (AREA)
- Information Transfer Between Computers (AREA)
- Memory System (AREA)
- Telephone Function (AREA)
Abstract
【解決手段】不揮発性の記憶領域140と、第1のホストデバイス200に接続される第1のインタフェース120と、無線通信を介して第2のホストデバイス300に接続される第2のインタフェース151と、第2のホストデバイス300が第2のインタフェース151を介して、記憶領域140にデータを書き込む際、第1のホストデバイス200が記憶領域140にデータを書き込めないように前記第1のインタフェース120を制御する制御部153と、を備える。
【選択図】 図2
Description
まず図1及び図2を用いて、本実施形態に係る無線LAN機能を備えたSDカード等のメモリカード100の基本的な構成について説明する。図1は、本実施形態に係るメモリカード100と、ホストデバイス200と、クライアントデバイス300との接続関係を模式的に示した図である。図2は、本実施形態に係るメモリカード100の基本的な構成を模式的に示した機能的なブロック図である。
<無線LAN対応SDカードの基本的な使用方法>
図1に示すように、メモリカード100は、ホストデバイス200に装着される。そして、メモリカード100は、無線通信ネットワークを介してクライアントデバイス300に接続される。ここで、メモリカード100は、例えば無線LANを備えたSDカードであり、ホストデバイス200は、例えばデジタルカメラであり、クライアントデバイス300は例えばパーソナルコンピュータや、携帯電話である。
次に、図2に示すように、無線LAN機能を備えたメモリカード(以下、単にメモリカードと称す)100は、図示していないホストデバイス200とSDインタフェースを介して接続される。メモリカード100は、ホストデバイス200に接続されたときに電源供給を受けて動作し、ホストデバイスからのアクセスに応じた処理を行う。
次に図3を用いて、実施形態に係るメモリカード100のクライアントデバイス300からのアップロードに対する基本的な動作について説明する。図3は、本実施形態に係るメモリカード100のクライアントデバイス300からのアップロードに対する基本的な動作を示したフローチャートである。
メモリカード100は、ホストデバイス200に装着され、ホストデバイス200から電源が供給されることで、クライアントデバイス300と無線LAN経由で接続することが可能となる。クライアントデバイス300は、クライアントデバイス300のウェブブラウザ等において、メモリカード100にアクセスを行うことができる。
クライアントデバイス300は、メモリカード100にファイル等をアップロードする場合に、ファイル等をメモリカード100に送信する前に、ホストデバイス200からメモリカード100への書き込み動作を禁止する、つまり、SDインタフェース120を“Write protect状態”に移行させるCGI(Common Gateway Interface)コマンドを、メモリカード100に発行する。
制御部153は、無線通信部151及びHTTP制御部152を介して、Write protect状態に移行するためのCGIコマンドを受信すると、SDインタフェース120に、CGIコマンドを供給する。そして、SDインタフェース120は、フラッシュメモリ140の状態をソフトウェア的なライトプロテクト状態であるWrite Protect機能をオンにする。
クライアントデバイス300は、メモリカード100に、メモリカード100をWrite protect状態に変更するCGIコマンドを発行した後、メモリカード100にアップロードするファイルを送信する。この際、クライアントデバイス300は、例えばメモリカード100の制御部153から、SDインタフェース120がWrite Protect状態になった事が通知された場合に、ファイルをメモリカード100に送信しても良い。
ホストデバイス200は、メモリカード100が、Write Protect状態である場合において、読み出し動作を行うことがある。
メモリカード100がWrite Protect状態において、ホストデバイス200から読み出しコマンドが発行されると、ホストデバイス200が読み出しを行おうとしている領域が、クライアントデバイス300によって、ファイルのアップロードが行われていない領域であれば、SDインタフェース120は、フラッシュメモリ140のデータをホストデバイス200に供給する。しかし、ホストデバイス200が読み出しを行おうとしている領域が、クライアントデバイス300によって、ファイルのアップロードが行われている領域であれば、SDインタフェース120は、ホストデバイス200にエラーを通知する。
ホストデバイス200は、メモリカード100が、Write Protect状態である場合において、書き込み動作を行うことがある。
メモリカード100がWrite Protect状態において、ホストデバイス200から書き込みコマンドが発行されると、SDインタフェース120は、エラーをホストデバイス200に通知する。このため、ホストデバイス200は、メモリカード100への書き込みが失敗したことを検知することが可能であり、ホストデバイス200のユーザーが、書き込みが失敗したことを知ることが可能である。
上述した実施形態によれば、メモリシステム(メモリカード)100は、不揮発性の記憶領域(フラッシュメモリ)140と、第1のホストデバイス(ホストデバイス)200に接続される第1のインタフェース(SDインタフェース)120と、無線通信を介して第2のホストデバイス(クライアントデバイス)300に接続される第2のインタフェース(無線通信部)151と、第2のホストデバイス300が第2のインタフェース151を介して、記憶領域140にデータを書き込む前に、第2のホストデバイス300から供給されるコマンドに基づいて、第1のホストデバイス200が記憶領域140にデータを書き込めないように第1のインタフェース120を制御する制御部153と、を備えている。そして、第1のホストデバイス200が記憶領域140にデータを書き込めないように第1のインタフェース120が制御されている場合に、第1のホストデバイス200が、記憶領域140にデータの書き込み動作を行うと、第1のインタフェース120は、第1のホストデバイス200にエラーを通知する。更に、第1のホストデバイス200が記憶領域140にデータを書き込めないように第1のインタフェース120が制御されている場合に、第1のホストデバイス200が、記憶領域140からデータの読み出し動作を行うと、記憶領域140は、第1のホストデバイス200に、第2のホストデバイス300が書き込みを行っていない領域のデータを送信する。
尚、上述した実施形態では、プロトコルとしてHTTP制御部152を記載したが、必ずしもこれに限るわけではないネットワークのプロトコル処理を行うものであれば、他のものでも良い。同様に、上述した実施形態では、制御部153に供給するコマンドとして、CGIコマンドを用いているが、必ずしもこれに限るわけではない。
“Write protect”状態になる。しかしながら、例えば、制御部153が、クライアントデバイス300から、アップロード用のデータを受信した場合に、自動的に前記SDインタフェースを“Write protect”状態にしても良い。
120…SDインタフェース
130…SDコントローラ
140…NAND型フラッシュメモリ
151…無線通信部
152…HTTP制御部
153…制御部
154…FAT制御部
200…ホストデバイス
300…クライアントデバイス
Claims (5)
- 不揮発性の記憶領域と、
第1のホストデバイスに接続される第1のインタフェースと、
無線通信を介して第2のホストデバイスに接続される第2のインタフェースと、
前記第2のホストデバイスが前記第2のインタフェースを介して、前記記憶領域にデータを書き込む前に、前記第2のホストデバイスから供給されるコマンドに基づいて、前記第1のホストデバイスが前記記憶領域にデータを書き込めないように前記第1のインタフェースを制御する制御部と、
を備え、
前記第1のホストデバイスが前記記憶領域にデータを書き込めないように前記第1のインタフェースが制御されている場合に、前記第1のホストデバイスが、前記記憶領域にデータの書き込み動作を行うと、前記第1のインタフェースは、前記第1のホストデバイスにエラーを通知し、
前記第1のホストデバイスが前記記憶領域にデータを書き込めないように前記第1のインタフェースが制御されている場合に、前記第1のホストデバイスが、前記記憶領域からデータの読み出し動作を行うと、前記記憶領域は、前記第1のホストデバイスに、前記第2のホストデバイスが書き込みを行っていない領域のデータを送信することを特徴とするメモリシステム。 - 不揮発性の記憶領域と、
第1のホストデバイスに接続される第1のインタフェースと、
無線通信を介して第2のホストデバイスに接続される第2のインタフェースと、
前記第2のホストデバイスが前記第2のインタフェースを介して、前記記憶領域にデータを書き込む際、前記第1のホストデバイスが前記記憶領域にデータを書き込めないように前記第1のインタフェースを制御する制御部と、
を備えることを特徴とするメモリシステム。 - 前記制御部は、前記記憶領域にデータを書き込む前に、前記第2のホストデバイスから供給されるコマンドに基づいて、前記第1のインタフェースを制御することを特徴とする請求項2に記載のメモリシステム。
- 前記第1のホストデバイスが前記記憶領域にデータを書き込めないように前記第1のインタフェースが制御されている場合に、前記第1のホストデバイスが、前記記憶領域にデータの書き込み動作を行うと、前記第1のインタフェースは、前記第1のホストデバイスにエラーを通知することを特徴とする請求項2または3に記載のメモリシステム。
- 前記第1のホストデバイスが前記記憶領域にデータを書き込めないように前記第1のインタフェースが制御されている場合に、前記第1のホストデバイスが、前記記憶領域からデータの読み出し動作を行うと、前記記憶領域は、前記第1のホストデバイスに、前記第2のホストデバイスが書き込みを行っていない領域のデータを送信することを特徴とする請求項2乃至4のいずれか1項に記載のメモリシステム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012087946A JP5801244B2 (ja) | 2012-04-06 | 2012-04-06 | メモリシステム |
US13/603,735 US8990454B2 (en) | 2012-04-06 | 2012-09-05 | Memory system and wireless communication method by memory system |
CN201310070468.3A CN103369018B (zh) | 2012-04-06 | 2013-03-06 | 存储系统及存储系统的无线通信方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012087946A JP5801244B2 (ja) | 2012-04-06 | 2012-04-06 | メモリシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013218499A true JP2013218499A (ja) | 2013-10-24 |
JP5801244B2 JP5801244B2 (ja) | 2015-10-28 |
Family
ID=49293276
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012087946A Expired - Fee Related JP5801244B2 (ja) | 2012-04-06 | 2012-04-06 | メモリシステム |
Country Status (3)
Country | Link |
---|---|
US (1) | US8990454B2 (ja) |
JP (1) | JP5801244B2 (ja) |
CN (1) | CN103369018B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013218498A (ja) * | 2012-04-06 | 2013-10-24 | Toshiba Corp | メモリシステム |
US11435934B2 (en) | 2018-02-05 | 2022-09-06 | Panasonic Intellectual Property Management Co., Ltd. | Recording system |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2903830C (en) | 2013-03-05 | 2021-08-24 | Fasetto, Llc | System and method for cubic graphical user interfaces |
DK3022638T3 (en) | 2013-07-18 | 2018-07-23 | Fasetto L L C | SYSTEM AND PROCEDURE FOR MULTIPLINE VIDEOS |
US10095873B2 (en) | 2013-09-30 | 2018-10-09 | Fasetto, Inc. | Paperless application |
US9584402B2 (en) | 2014-01-27 | 2017-02-28 | Fasetto, Llc | Systems and methods for peer to peer communication |
US20150253996A1 (en) * | 2014-03-05 | 2015-09-10 | Kabushiki Kaisha Toshiba | Access control method and data storage device |
AU2015287705B2 (en) | 2014-07-10 | 2019-09-12 | Fasetto, Inc. | Systems and methods for message editing |
US10437288B2 (en) | 2014-10-06 | 2019-10-08 | Fasetto, Inc. | Portable storage device with modular power and housing system |
JP6695868B2 (ja) | 2014-10-06 | 2020-05-20 | ファセット・インコーポレーテッド | ポータブル・ストレージ・デバイスのためのシステムおよび方法 |
JP6328045B2 (ja) * | 2014-12-11 | 2018-05-23 | 東芝メモリ株式会社 | メモリデバイス |
CN104601289B (zh) * | 2015-02-02 | 2018-12-14 | 联想(北京)有限公司 | 电子设备及信息处理方法 |
KR102452169B1 (ko) | 2015-03-11 | 2022-10-11 | 파세토, 인크. | 웹 api 통신을 위한 시스템 및 방법 |
JP6433870B2 (ja) * | 2015-09-08 | 2018-12-05 | 株式会社東芝 | 通信装置、通信方法およびプログラム |
US10929071B2 (en) * | 2015-12-03 | 2021-02-23 | Fasetto, Inc. | Systems and methods for memory card emulation |
JP2018014050A (ja) * | 2016-07-22 | 2018-01-25 | 東芝メモリ株式会社 | メモリシステム |
CN106411512A (zh) * | 2016-11-22 | 2017-02-15 | 北京奇虎科技有限公司 | 一种基于身份认证进行数据传输的设备及方法 |
US10956589B2 (en) | 2016-11-23 | 2021-03-23 | Fasetto, Inc. | Systems and methods for streaming media |
CA3054681A1 (en) | 2017-02-03 | 2018-08-09 | Fasetto, Inc. | Systems and methods for data storage in keyed devices |
WO2019079628A1 (en) | 2017-10-19 | 2019-04-25 | Fasetto, Inc. | PORTABLE ELECTRONIC DEVICE CONNECTING SYSTEMS |
WO2019109033A1 (en) | 2017-12-01 | 2019-06-06 | Fasetto, Inc. | Systems and methods for improved data encryption |
KR20210018217A (ko) | 2018-04-17 | 2021-02-17 | 파세토, 인크. | 실시간 피드백이 있는 디바이스 프레젠테이션 |
CN110351718B (zh) * | 2019-06-24 | 2023-11-14 | 惠州Tcl移动通信有限公司 | Wifi数据保护处理方法、移动终端及存储介质 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009181332A (ja) * | 2008-01-30 | 2009-08-13 | Sony Corp | 記憶媒体並びに競合制御方法 |
JP2009543252A (ja) * | 2006-07-13 | 2009-12-03 | トレック・2000・インターナショナル・リミテッド | Usb及び無線接続性を備えた不揮発性メモリデバイス、及びその接続性の制御方法 |
JP2010165113A (ja) * | 2009-01-14 | 2010-07-29 | Toshiba Corp | インタフェース制御装置 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04184788A (ja) * | 1990-11-20 | 1992-07-01 | Fujitsu Ltd | 半導体記憶装置 |
US6009542A (en) * | 1998-03-31 | 1999-12-28 | Quantum Corporation | Method for preventing transfer of data to corrupt addresses |
JP4238460B2 (ja) | 2000-06-01 | 2009-03-18 | 富士フイルム株式会社 | 記録情報送信装置及びその方法 |
JP2002091709A (ja) | 2000-09-18 | 2002-03-29 | Toshiba Corp | 電子機器システム、カード型電子部品及び通信方法 |
JP4543535B2 (ja) | 2000-10-26 | 2010-09-15 | 株式会社ニコン | 無線通信ユニットおよびカメラシステム |
JP4945053B2 (ja) * | 2003-03-18 | 2012-06-06 | ルネサスエレクトロニクス株式会社 | 半導体装置、バスインターフェース装置、およびコンピュータシステム |
CN100407178C (zh) * | 2004-05-19 | 2008-07-30 | 松下电器产业株式会社 | 存储器控制电路、非易失性存储装置及存储器控制方法 |
JP4452158B2 (ja) * | 2004-11-10 | 2010-04-21 | シャープ株式会社 | 不揮発性メモリシステム |
US7418636B2 (en) * | 2004-12-22 | 2008-08-26 | Alcatel Lucent | Addressing error and address detection systems and methods |
JP2007281261A (ja) | 2006-04-07 | 2007-10-25 | Dainippon Printing Co Ltd | 基板ハンドリング装置 |
US20080163005A1 (en) * | 2006-12-28 | 2008-07-03 | Sonksen Bradley S | Error injection in pci-express devices |
JP4342596B1 (ja) | 2008-05-20 | 2009-10-14 | 株式会社東芝 | 電子装置およびコンテンツデータ提供方法 |
JP2010067060A (ja) | 2008-09-11 | 2010-03-25 | Toshiba Corp | メモリカードおよびメモリカードの制御方法 |
JP5395824B2 (ja) | 2011-02-16 | 2014-01-22 | 株式会社東芝 | メモリシステム |
JP2012168865A (ja) | 2011-02-16 | 2012-09-06 | Toshiba Corp | メモリシステム |
JP5398761B2 (ja) | 2011-02-28 | 2014-01-29 | 株式会社東芝 | メモリシステム |
-
2012
- 2012-04-06 JP JP2012087946A patent/JP5801244B2/ja not_active Expired - Fee Related
- 2012-09-05 US US13/603,735 patent/US8990454B2/en active Active
-
2013
- 2013-03-06 CN CN201310070468.3A patent/CN103369018B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009543252A (ja) * | 2006-07-13 | 2009-12-03 | トレック・2000・インターナショナル・リミテッド | Usb及び無線接続性を備えた不揮発性メモリデバイス、及びその接続性の制御方法 |
JP2009181332A (ja) * | 2008-01-30 | 2009-08-13 | Sony Corp | 記憶媒体並びに競合制御方法 |
JP2010165113A (ja) * | 2009-01-14 | 2010-07-29 | Toshiba Corp | インタフェース制御装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013218498A (ja) * | 2012-04-06 | 2013-10-24 | Toshiba Corp | メモリシステム |
US11435934B2 (en) | 2018-02-05 | 2022-09-06 | Panasonic Intellectual Property Management Co., Ltd. | Recording system |
Also Published As
Publication number | Publication date |
---|---|
US8990454B2 (en) | 2015-03-24 |
CN103369018A (zh) | 2013-10-23 |
CN103369018B (zh) | 2016-08-03 |
JP5801244B2 (ja) | 2015-10-28 |
US20130268802A1 (en) | 2013-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5801244B2 (ja) | メモリシステム | |
US8990482B2 (en) | Memory system and wireless communication method by memory system | |
US11778066B2 (en) | Memory system allowing host to easily transmit and receive data | |
KR102403034B1 (ko) | 이중화 저장 블록들 및 분산 소프트웨어 스택들을 위한 동적 가비지 컬렉션 p/e 정책들 | |
US8560778B2 (en) | Accessing data blocks with pre-fetch information | |
JP2018173949A5 (ja) | ||
JPWO2008117520A1 (ja) | メモリコントローラ、不揮発性メモリシステムおよびホスト装置 | |
JP2019128946A (ja) | ファームウェアの更新方法及びこの方法を用いる電子装置 | |
KR102371264B1 (ko) | 메모리 시스템 | |
JP5398761B2 (ja) | メモリシステム | |
JP5330549B2 (ja) | ストレージ機能を持つ通信装置 | |
EP2778910B1 (en) | Systems and methods to extend rom functionality | |
KR20190051530A (ko) | 데이터 처리 시스템 및 데이터 처리 시스템의 동작 방법 | |
KR20100132753A (ko) | 범용 직렬 버스를 이용한 데이터 전송 방법 및 그 장치 | |
JP5269213B2 (ja) | ストレージ機能を持つ通信装置 | |
JP5798459B2 (ja) | ファイル要求アクセスを制御する方法 | |
US11868827B1 (en) | Network storage products with options for external processing | |
JP7400053B2 (ja) | メモリシステムおよび制御方法 | |
CN113051206A (zh) | 桥接电路与计算机系统 | |
JP2006113743A (ja) | 情報処理システム、情報処理方法および情報処理プログラム | |
US20120254538A1 (en) | Storage apparatus and computer program product | |
JP2014146216A (ja) | F/wアップデート方法 | |
CN117234603A (zh) | retimer芯片的PCIe带宽配置系统及方法 | |
JP2015014885A (ja) | 通信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131205 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131212 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131219 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131226 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140109 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140828 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150409 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150421 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150622 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150728 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150826 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5801244 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |