JP2013218499A - メモリシステム - Google Patents

メモリシステム Download PDF

Info

Publication number
JP2013218499A
JP2013218499A JP2012087946A JP2012087946A JP2013218499A JP 2013218499 A JP2013218499 A JP 2013218499A JP 2012087946 A JP2012087946 A JP 2012087946A JP 2012087946 A JP2012087946 A JP 2012087946A JP 2013218499 A JP2013218499 A JP 2013218499A
Authority
JP
Japan
Prior art keywords
host device
interface
storage area
data
memory card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012087946A
Other languages
English (en)
Other versions
JP5801244B2 (ja
Inventor
Kuniaki Ito
晋朗 伊藤
Takashi Wakutsu
隆司 和久津
Yasushi Tsumagari
康史 津曲
Shuichi Sakurai
秀一 櫻井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012087946A priority Critical patent/JP5801244B2/ja
Priority to US13/603,735 priority patent/US8990454B2/en
Priority to CN201310070468.3A priority patent/CN103369018B/zh
Publication of JP2013218499A publication Critical patent/JP2013218499A/ja
Application granted granted Critical
Publication of JP5801244B2 publication Critical patent/JP5801244B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0796Safety measures, i.e. ensuring safe condition in the event of error, e.g. for controlling element
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/0223User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023Free address space management
    • G06F12/0238Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14Protection against unauthorised use of memory or access to memory
    • G06F12/1416Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1441Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a range
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72Details relating to flash memory management
    • G06F2212/7206Reconfiguration of flash memory system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Storage Device Security (AREA)
  • Information Transfer Between Computers (AREA)
  • Memory System (AREA)
  • Telephone Function (AREA)

Abstract

【課題】高品質なメモリシステムを提供する。
【解決手段】不揮発性の記憶領域140と、第1のホストデバイス200に接続される第1のインタフェース120と、無線通信を介して第2のホストデバイス300に接続される第2のインタフェース151と、第2のホストデバイス300が第2のインタフェース151を介して、記憶領域140にデータを書き込む際、第1のホストデバイス200が記憶領域140にデータを書き込めないように前記第1のインタフェース120を制御する制御部153と、を備える。
【選択図】 図2

Description

本発明の実施形態は、メモリシステムに関する。
近年、無線通信機能や、無線LAN機能を備えたSDカードが開発されている。このようなSDカードは、無線LAN機能を活用することで、無線通信ネットワークとの接続が可能となり、無線通信ネットワークを介してSDカード内に格納されたファイルをクライアントに転送する事等が可能となる。
Part 1 Physical Layer Simplified Specification Ver3.01 May 18, 2010 Part E1 SDIO Simplified Specification Ver2.00 Feb. 8, 2007
高品質なメモリシステムを提供する。
実施形態のメモリシステムは、不揮発性の記憶領域と、第1のホストデバイスに接続される第1のインタフェースと、無線通信を介して第2のホストデバイスに接続される第2のインタフェースと、前記第2のホストデバイスが前記第2のインタフェースを介して、前記記憶領域にデータを書き込む際、前記第1のホストデバイスが前記記憶領域にデータを書き込めないように前記第1のインタフェースを制御する制御部と、を備える。
図1は、実施形態に係るメモリカードと、ホストデバイスと、クライアントデバイスとの接続関係を模式的に示したブロック図である。 図2は、実施形態に係るメモリカードの基本的な構成を模式的に示した機能的なブロック図である。 図3は、実施形態に係るメモリカードのクライアントデバイスからのアップロードに対する基本的な動作を示したフローチャートである。
以下に、実施形態について図面を参照して説明する。なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。また、以下に示す各実施形態は、この実施形態の技術的思想を具体化するための装置や方法を例示するものであって、実施形態の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。実施形態の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
(実施形態)
まず図1及び図2を用いて、本実施形態に係る無線LAN機能を備えたSDカード等のメモリカード100の基本的な構成について説明する。図1は、本実施形態に係るメモリカード100と、ホストデバイス200と、クライアントデバイス300との接続関係を模式的に示した図である。図2は、本実施形態に係るメモリカード100の基本的な構成を模式的に示した機能的なブロック図である。
<構成>
<無線LAN対応SDカードの基本的な使用方法>
図1に示すように、メモリカード100は、ホストデバイス200に装着される。そして、メモリカード100は、無線通信ネットワークを介してクライアントデバイス300に接続される。ここで、メモリカード100は、例えば無線LANを備えたSDカードであり、ホストデバイス200は、例えばデジタルカメラであり、クライアントデバイス300は例えばパーソナルコンピュータや、携帯電話である。
メモリカード100は、ホストデバイス200と共に使用することにより、無線通信ネットワークを介してクライアントデバイスに接続し、写真データをホストデバイス200からこれらクライアントデバイス300に転送することができる。
<無線LAN対応SDカードの基本的な構成>
次に、図2に示すように、無線LAN機能を備えたメモリカード(以下、単にメモリカードと称す)100は、図示していないホストデバイス200とSDインタフェースを介して接続される。メモリカード100は、ホストデバイス200に接続されたときに電源供給を受けて動作し、ホストデバイスからのアクセスに応じた処理を行う。
メモリカード100は、例えばSDインタフェース(I/F)120、SDコントローラ130、NAND型フラッシュメモリ(単にNANDフラッシュメモリ、またはフラッシュメモリ等とも称す)140、無線通信部151、HTTP制御部152、制御部153、及びFAT制御部154を備えている。
SDインタフェース120は、SDコントローラ130とホストデバイス200との間のインタフェース処理を行う。また、制御部153から“Write protect”をオンにするコマンドを受信すると、ホストデバイス200からフラッシュメモリ140へのデータの書き込みを禁止する。
SDコントローラ130は、ホストデバイス200からライト(書き込み)コマンド、リード(読み出し)コマンド、イレース(消去)コマンドを受けてNANDフラッシュメモリ140上の領域をアクセスしたり、データ転送処理を制御したりする。
NANDフラッシュメモリ140は、メモリセルアレイを備えている。メモリセルアレイは、複数のビット線と複数のワード線と共通ソース線を含み、例えばEEPROMセル等からなる電気的にデータを書き換え可能なメモリセルがマトリクス状に配置されている。
無線通信部151は、図示しない無線通信インタフェース、無線LAN信号処理部、及び高周波信号を送受信するアンテナを備えている。また、無線通信部151は、例えばWi−Fi(登録商標)による無線通信機能を制御する。
HTTP(hyper text transport protocol)制御部152は、無線通信部151とクライアントデバイス300がデータを送受信するのに使われるプロトコルである。HTTP制御部152は、HTML(HyperText Markup Language)やXML(Extensible Markup Language)によって記述されたハイパーテキストや、文書に関連付けられている画像、音声、動画などのファイルを表現形式などの情報を含めて、メモリカード100とクライアントデバイス300との間でやり取りをすることができる。
制御部153は、HTTP制御部152から供給されたパケット等を判定し、コマンドをSDインタフェース120に供給したり、データをFAT制御部154に供給したりする。
FAT(File Allocation Table)制御部154は、ファイルシステムである。FAT制御部154は、フラッシュメモリ140に記憶されるデータの管理等を行う。
ホストデバイス200は、ホストコントローラを有しており、各種のSDコマンドを発行する。ホストコントローラは、メモリカード100が接続された状態において、メモリカード100とのインタフェース処理を行う。
尚、ここでは明記していないが、メモリカード100は、CPU、ROM、RAM、バッファ等のハードウェア資源を用いている。CPUは、メモリカード100全体の動作を司るものである。ROMは、CPUにより使用される制御プログラムなどのファームウェアを格納する。RAMは、CPUの作業エリアとして使用され、制御プログラムや各種のテーブルや拡張レジスタを記憶する。更にバッファは、ホストデバイス200から送られてくるデータを、例えばNANDフラッシュメモリ140へ書き込む際、一定量のデータ(例えば1ページ分)を一時的に記憶したり、NANDフラッシュメモリ140から読み出されたデータをホスト装置へ送り出す際、一定量のデータを一時的に記憶したりする。
<動作>
次に図3を用いて、実施形態に係るメモリカード100のクライアントデバイス300からのアップロードに対する基本的な動作について説明する。図3は、本実施形態に係るメモリカード100のクライアントデバイス300からのアップロードに対する基本的な動作を示したフローチャートである。
ところで、クライアントデバイス300が無線通信ネットワークを介して、無線通信機能を持ったメモリカード100にファイルをアップロードする場合、該ファイルの持つFAT情報と、メモリカード100が接続されているホストデバイス200が持つFAT情報と不一致を起こす可能性がある。より具体的には、メモリカード100は、ホストデバイス200がキャッシュしたFAT情報を持つため、クライアントデバイス300がメモリカード100のFAT情報を変更すると、ホストデバイス200がキャッシュしたFAT情報と、クライアントデバイス300が変更したFAT情報との間で不整合を引き起こす可能性がある。このような場合、メモリカード100が無線通信機能を使用して、クライアントデバイス300からデータを受信し、フラッシュメモリ140に書き込み、その後、メモリカードに接続されるホストデバイス200が、ファイル書き込みを行うと、FATシステムが壊れた状態になり、フォーマットが必要になる事がある。
そのため、本実施形態のメモリカード100では、クライアントデバイス300が、無線通信ネットワークによって、ファイルをフラッシュメモリ140に書き込む場合には、接続されているホストデバイス200からの書き込み動作を禁止し、FATシステムが破壊されないようにしている。
[ステップS10]無線接続
メモリカード100は、ホストデバイス200に装着され、ホストデバイス200から電源が供給されることで、クライアントデバイス300と無線LAN経由で接続することが可能となる。クライアントデバイス300は、クライアントデバイス300のウェブブラウザ等において、メモリカード100にアクセスを行うことができる。
[ステップS11]Write protect状態移行
クライアントデバイス300は、メモリカード100にファイル等をアップロードする場合に、ファイル等をメモリカード100に送信する前に、ホストデバイス200からメモリカード100への書き込み動作を禁止する、つまり、SDインタフェース120を“Write protect状態”に移行させるCGI(Common Gateway Interface)コマンドを、メモリカード100に発行する。
[ステップS12]Write protect 状態
制御部153は、無線通信部151及びHTTP制御部152を介して、Write protect状態に移行するためのCGIコマンドを受信すると、SDインタフェース120に、CGIコマンドを供給する。そして、SDインタフェース120は、フラッシュメモリ140の状態をソフトウェア的なライトプロテクト状態であるWrite Protect機能をオンにする。
[ステップS13]ファイル送信
クライアントデバイス300は、メモリカード100に、メモリカード100をWrite protect状態に変更するCGIコマンドを発行した後、メモリカード100にアップロードするファイルを送信する。この際、クライアントデバイス300は、例えばメモリカード100の制御部153から、SDインタフェース120がWrite Protect状態になった事が通知された場合に、ファイルをメモリカード100に送信しても良い。
[ステップS14]読み出し動作
ホストデバイス200は、メモリカード100が、Write Protect状態である場合において、読み出し動作を行うことがある。
[ステップS15]データ送信
メモリカード100がWrite Protect状態において、ホストデバイス200から読み出しコマンドが発行されると、ホストデバイス200が読み出しを行おうとしている領域が、クライアントデバイス300によって、ファイルのアップロードが行われていない領域であれば、SDインタフェース120は、フラッシュメモリ140のデータをホストデバイス200に供給する。しかし、ホストデバイス200が読み出しを行おうとしている領域が、クライアントデバイス300によって、ファイルのアップロードが行われている領域であれば、SDインタフェース120は、ホストデバイス200にエラーを通知する。
[ステップS16]書き込み動作
ホストデバイス200は、メモリカード100が、Write Protect状態である場合において、書き込み動作を行うことがある。
[ステップS17]エラー通知
メモリカード100がWrite Protect状態において、ホストデバイス200から書き込みコマンドが発行されると、SDインタフェース120は、エラーをホストデバイス200に通知する。このため、ホストデバイス200は、メモリカード100への書き込みが失敗したことを検知することが可能であり、ホストデバイス200のユーザーが、書き込みが失敗したことを知ることが可能である。
<実施形態に係る作用効果>
上述した実施形態によれば、メモリシステム(メモリカード)100は、不揮発性の記憶領域(フラッシュメモリ)140と、第1のホストデバイス(ホストデバイス)200に接続される第1のインタフェース(SDインタフェース)120と、無線通信を介して第2のホストデバイス(クライアントデバイス)300に接続される第2のインタフェース(無線通信部)151と、第2のホストデバイス300が第2のインタフェース151を介して、記憶領域140にデータを書き込む前に、第2のホストデバイス300から供給されるコマンドに基づいて、第1のホストデバイス200が記憶領域140にデータを書き込めないように第1のインタフェース120を制御する制御部153と、を備えている。そして、第1のホストデバイス200が記憶領域140にデータを書き込めないように第1のインタフェース120が制御されている場合に、第1のホストデバイス200が、記憶領域140にデータの書き込み動作を行うと、第1のインタフェース120は、第1のホストデバイス200にエラーを通知する。更に、第1のホストデバイス200が記憶領域140にデータを書き込めないように第1のインタフェース120が制御されている場合に、第1のホストデバイス200が、記憶領域140からデータの読み出し動作を行うと、記憶領域140は、第1のホストデバイス200に、第2のホストデバイス300が書き込みを行っていない領域のデータを送信する。
このように、上述した実施形態に係るメモリカード100は、クライアントデバイス300から任意にメモリカード100のステータスを変更して、Write Protectモードにすることによって、ホストデバイス200からのアクセスを制限し、ファイルシステムを保護している。
ところで、無線LAN機能を備えたSDカード等のメモリカード100に関して、クライアントデバイス300が無線通信を介してファイル等をメモリカード100にアップロードする場合、メモリカード100の記憶領域にファイルが作成される。しかしながら、このアップロードは、メモリカード100に接続されているホストデバイス200を介さずに行われるため、ホストデバイス200のファイルシステムのキャッシュ情報に、クライアントデバイス300が行ったアップデートに関する情報が反映されない。そのため、その後にホストデバイス200がメモリカード100の記憶領域140にファイルを作成すると、ファイルシステムそのもの破壊になる可能性がある。また、クライアントデバイス300が無線通信を通じて、ファイルをメモリカード100の記憶領域140にアップロードする場合において、メモリカード100は時間情報を持たない事が考えられるので、ファイルの時間情報が記憶領域内に設定されない事が考えられる。
このような場合において、上述したように、クライアントデバイス300が、メモリカード100にファイルをアップデートする際に、ホストデバイス200とメモリカード100とを接続するSDインタフェース120をWrite Protect状態に移行させておく。これにより、少なくともクライアントデバイス300が、メモリカード100にファイルをアップデートしている間は、ホストデバイス200は、メモリカード100にデータを書き込むことはできない。このため、上述したような問題を回避することができ、結果的にメモリカード100の記憶領域140のデータの破損等を防止することができ、クライアントデバイス300からメモリカード100へのファイルのアップデートを確実に行うことが可能となる。
(変形例)
尚、上述した実施形態では、プロトコルとしてHTTP制御部152を記載したが、必ずしもこれに限るわけではないネットワークのプロトコル処理を行うものであれば、他のものでも良い。同様に、上述した実施形態では、制御部153に供給するコマンドとして、CGIコマンドを用いているが、必ずしもこれに限るわけではない。
また、上述したメモリカード100において、クライアントデバイス300からフラッシュメモリ140にファイルを保存する場合に、メモリカード100の時間情報をクライアントデバイス300から設定することも可能である。また、上述したメモリカード100において、クライアントデバイス300からファイルを受信して、フラッシュメモリ140にファイルを保存する場合に、メモリカード100として時間情報を有していない場合は、保存するファイルの時間情報を設定せずに、フラッシュメモリ140にファイルを保存することも可能である。
また、上述した実施形態では、クライアントデバイス300は、フラッシュメモリ140にデータを書き込む場合に、SDインタフェース120を、“Write protect”状態にするコマンドを発行している。SDインタフェース120は、このコマンドを受信すると
“Write protect”状態になる。しかしながら、例えば、制御部153が、クライアントデバイス300から、アップロード用のデータを受信した場合に、自動的に前記SDインタフェースを“Write protect”状態にしても良い。
また、SDインタフェース120は、“Write protect”状態になると、メモリカード100への電源供給がなくなるまで、またはクライアントデバイス300から、“Write protect”状態を解除するコマンド等が供給されるまで、“Write protect”状態が維持される。
また、上述した実施形態では、クライアントデバイス300がメモリカード100へファイルをアップロードする場合に、SDインタフェース120を制御することでホストデバイス200からのデータの書き込みを防止している。しかし、ホストデバイス200がメモリカード100へファイルをアップロードする場合に、無線通信部151を制御することでクライアントデバイス300からのデータの書き込みを防止しても良い。
また、上述した実施形態では、メモリカード100がWrite Protect状態において、ホストデバイス200から書き込みコマンドが発行されると、SDインタフェース120は、エラーをホストデバイス200に通知している。同様に、メモリカード100がWrite Protect状態において、ホストデバイス200から消去コマンドが発行されると、SDインタフェース120は、エラーをホストデバイス200に通知しても良い。これにより、ホストデバイス200は、メモリカード100への消去動作が失敗したことを検知することが可能であり、ホストデバイス200のユーザーが、消去動作が失敗したことを知ることが可能である。
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出される。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば、発明として抽出され得る。
100…メモリカード
120…SDインタフェース
130…SDコントローラ
140…NAND型フラッシュメモリ
151…無線通信部
152…HTTP制御部
153…制御部
154…FAT制御部
200…ホストデバイス
300…クライアントデバイス

Claims (5)

  1. 不揮発性の記憶領域と、
    第1のホストデバイスに接続される第1のインタフェースと、
    無線通信を介して第2のホストデバイスに接続される第2のインタフェースと、
    前記第2のホストデバイスが前記第2のインタフェースを介して、前記記憶領域にデータを書き込む前に、前記第2のホストデバイスから供給されるコマンドに基づいて、前記第1のホストデバイスが前記記憶領域にデータを書き込めないように前記第1のインタフェースを制御する制御部と、
    を備え、
    前記第1のホストデバイスが前記記憶領域にデータを書き込めないように前記第1のインタフェースが制御されている場合に、前記第1のホストデバイスが、前記記憶領域にデータの書き込み動作を行うと、前記第1のインタフェースは、前記第1のホストデバイスにエラーを通知し、
    前記第1のホストデバイスが前記記憶領域にデータを書き込めないように前記第1のインタフェースが制御されている場合に、前記第1のホストデバイスが、前記記憶領域からデータの読み出し動作を行うと、前記記憶領域は、前記第1のホストデバイスに、前記第2のホストデバイスが書き込みを行っていない領域のデータを送信することを特徴とするメモリシステム。
  2. 不揮発性の記憶領域と、
    第1のホストデバイスに接続される第1のインタフェースと、
    無線通信を介して第2のホストデバイスに接続される第2のインタフェースと、
    前記第2のホストデバイスが前記第2のインタフェースを介して、前記記憶領域にデータを書き込む際、前記第1のホストデバイスが前記記憶領域にデータを書き込めないように前記第1のインタフェースを制御する制御部と、
    を備えることを特徴とするメモリシステム。
  3. 前記制御部は、前記記憶領域にデータを書き込む前に、前記第2のホストデバイスから供給されるコマンドに基づいて、前記第1のインタフェースを制御することを特徴とする請求項2に記載のメモリシステム。
  4. 前記第1のホストデバイスが前記記憶領域にデータを書き込めないように前記第1のインタフェースが制御されている場合に、前記第1のホストデバイスが、前記記憶領域にデータの書き込み動作を行うと、前記第1のインタフェースは、前記第1のホストデバイスにエラーを通知することを特徴とする請求項2または3に記載のメモリシステム。
  5. 前記第1のホストデバイスが前記記憶領域にデータを書き込めないように前記第1のインタフェースが制御されている場合に、前記第1のホストデバイスが、前記記憶領域からデータの読み出し動作を行うと、前記記憶領域は、前記第1のホストデバイスに、前記第2のホストデバイスが書き込みを行っていない領域のデータを送信することを特徴とする請求項2乃至4のいずれか1項に記載のメモリシステム。
JP2012087946A 2012-04-06 2012-04-06 メモリシステム Expired - Fee Related JP5801244B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012087946A JP5801244B2 (ja) 2012-04-06 2012-04-06 メモリシステム
US13/603,735 US8990454B2 (en) 2012-04-06 2012-09-05 Memory system and wireless communication method by memory system
CN201310070468.3A CN103369018B (zh) 2012-04-06 2013-03-06 存储系统及存储系统的无线通信方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012087946A JP5801244B2 (ja) 2012-04-06 2012-04-06 メモリシステム

Publications (2)

Publication Number Publication Date
JP2013218499A true JP2013218499A (ja) 2013-10-24
JP5801244B2 JP5801244B2 (ja) 2015-10-28

Family

ID=49293276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012087946A Expired - Fee Related JP5801244B2 (ja) 2012-04-06 2012-04-06 メモリシステム

Country Status (3)

Country Link
US (1) US8990454B2 (ja)
JP (1) JP5801244B2 (ja)
CN (1) CN103369018B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013218498A (ja) * 2012-04-06 2013-10-24 Toshiba Corp メモリシステム
US11435934B2 (en) 2018-02-05 2022-09-06 Panasonic Intellectual Property Management Co., Ltd. Recording system

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2903830C (en) 2013-03-05 2021-08-24 Fasetto, Llc System and method for cubic graphical user interfaces
DK3022638T3 (en) 2013-07-18 2018-07-23 Fasetto L L C SYSTEM AND PROCEDURE FOR MULTIPLINE VIDEOS
US10095873B2 (en) 2013-09-30 2018-10-09 Fasetto, Inc. Paperless application
US9584402B2 (en) 2014-01-27 2017-02-28 Fasetto, Llc Systems and methods for peer to peer communication
US20150253996A1 (en) * 2014-03-05 2015-09-10 Kabushiki Kaisha Toshiba Access control method and data storage device
AU2015287705B2 (en) 2014-07-10 2019-09-12 Fasetto, Inc. Systems and methods for message editing
US10437288B2 (en) 2014-10-06 2019-10-08 Fasetto, Inc. Portable storage device with modular power and housing system
JP6695868B2 (ja) 2014-10-06 2020-05-20 ファセット・インコーポレーテッド ポータブル・ストレージ・デバイスのためのシステムおよび方法
JP6328045B2 (ja) * 2014-12-11 2018-05-23 東芝メモリ株式会社 メモリデバイス
CN104601289B (zh) * 2015-02-02 2018-12-14 联想(北京)有限公司 电子设备及信息处理方法
KR102452169B1 (ko) 2015-03-11 2022-10-11 파세토, 인크. 웹 api 통신을 위한 시스템 및 방법
JP6433870B2 (ja) * 2015-09-08 2018-12-05 株式会社東芝 通信装置、通信方法およびプログラム
US10929071B2 (en) * 2015-12-03 2021-02-23 Fasetto, Inc. Systems and methods for memory card emulation
JP2018014050A (ja) * 2016-07-22 2018-01-25 東芝メモリ株式会社 メモリシステム
CN106411512A (zh) * 2016-11-22 2017-02-15 北京奇虎科技有限公司 一种基于身份认证进行数据传输的设备及方法
US10956589B2 (en) 2016-11-23 2021-03-23 Fasetto, Inc. Systems and methods for streaming media
CA3054681A1 (en) 2017-02-03 2018-08-09 Fasetto, Inc. Systems and methods for data storage in keyed devices
WO2019079628A1 (en) 2017-10-19 2019-04-25 Fasetto, Inc. PORTABLE ELECTRONIC DEVICE CONNECTING SYSTEMS
WO2019109033A1 (en) 2017-12-01 2019-06-06 Fasetto, Inc. Systems and methods for improved data encryption
KR20210018217A (ko) 2018-04-17 2021-02-17 파세토, 인크. 실시간 피드백이 있는 디바이스 프레젠테이션
CN110351718B (zh) * 2019-06-24 2023-11-14 惠州Tcl移动通信有限公司 Wifi数据保护处理方法、移动终端及存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009181332A (ja) * 2008-01-30 2009-08-13 Sony Corp 記憶媒体並びに競合制御方法
JP2009543252A (ja) * 2006-07-13 2009-12-03 トレック・2000・インターナショナル・リミテッド Usb及び無線接続性を備えた不揮発性メモリデバイス、及びその接続性の制御方法
JP2010165113A (ja) * 2009-01-14 2010-07-29 Toshiba Corp インタフェース制御装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04184788A (ja) * 1990-11-20 1992-07-01 Fujitsu Ltd 半導体記憶装置
US6009542A (en) * 1998-03-31 1999-12-28 Quantum Corporation Method for preventing transfer of data to corrupt addresses
JP4238460B2 (ja) 2000-06-01 2009-03-18 富士フイルム株式会社 記録情報送信装置及びその方法
JP2002091709A (ja) 2000-09-18 2002-03-29 Toshiba Corp 電子機器システム、カード型電子部品及び通信方法
JP4543535B2 (ja) 2000-10-26 2010-09-15 株式会社ニコン 無線通信ユニットおよびカメラシステム
JP4945053B2 (ja) * 2003-03-18 2012-06-06 ルネサスエレクトロニクス株式会社 半導体装置、バスインターフェース装置、およびコンピュータシステム
CN100407178C (zh) * 2004-05-19 2008-07-30 松下电器产业株式会社 存储器控制电路、非易失性存储装置及存储器控制方法
JP4452158B2 (ja) * 2004-11-10 2010-04-21 シャープ株式会社 不揮発性メモリシステム
US7418636B2 (en) * 2004-12-22 2008-08-26 Alcatel Lucent Addressing error and address detection systems and methods
JP2007281261A (ja) 2006-04-07 2007-10-25 Dainippon Printing Co Ltd 基板ハンドリング装置
US20080163005A1 (en) * 2006-12-28 2008-07-03 Sonksen Bradley S Error injection in pci-express devices
JP4342596B1 (ja) 2008-05-20 2009-10-14 株式会社東芝 電子装置およびコンテンツデータ提供方法
JP2010067060A (ja) 2008-09-11 2010-03-25 Toshiba Corp メモリカードおよびメモリカードの制御方法
JP5395824B2 (ja) 2011-02-16 2014-01-22 株式会社東芝 メモリシステム
JP2012168865A (ja) 2011-02-16 2012-09-06 Toshiba Corp メモリシステム
JP5398761B2 (ja) 2011-02-28 2014-01-29 株式会社東芝 メモリシステム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009543252A (ja) * 2006-07-13 2009-12-03 トレック・2000・インターナショナル・リミテッド Usb及び無線接続性を備えた不揮発性メモリデバイス、及びその接続性の制御方法
JP2009181332A (ja) * 2008-01-30 2009-08-13 Sony Corp 記憶媒体並びに競合制御方法
JP2010165113A (ja) * 2009-01-14 2010-07-29 Toshiba Corp インタフェース制御装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013218498A (ja) * 2012-04-06 2013-10-24 Toshiba Corp メモリシステム
US11435934B2 (en) 2018-02-05 2022-09-06 Panasonic Intellectual Property Management Co., Ltd. Recording system

Also Published As

Publication number Publication date
US8990454B2 (en) 2015-03-24
CN103369018A (zh) 2013-10-23
CN103369018B (zh) 2016-08-03
JP5801244B2 (ja) 2015-10-28
US20130268802A1 (en) 2013-10-10

Similar Documents

Publication Publication Date Title
JP5801244B2 (ja) メモリシステム
US8990482B2 (en) Memory system and wireless communication method by memory system
US11778066B2 (en) Memory system allowing host to easily transmit and receive data
KR102403034B1 (ko) 이중화 저장 블록들 및 분산 소프트웨어 스택들을 위한 동적 가비지 컬렉션 p/e 정책들
US8560778B2 (en) Accessing data blocks with pre-fetch information
JP2018173949A5 (ja)
JPWO2008117520A1 (ja) メモリコントローラ、不揮発性メモリシステムおよびホスト装置
JP2019128946A (ja) ファームウェアの更新方法及びこの方法を用いる電子装置
KR102371264B1 (ko) 메모리 시스템
JP5398761B2 (ja) メモリシステム
JP5330549B2 (ja) ストレージ機能を持つ通信装置
EP2778910B1 (en) Systems and methods to extend rom functionality
KR20190051530A (ko) 데이터 처리 시스템 및 데이터 처리 시스템의 동작 방법
KR20100132753A (ko) 범용 직렬 버스를 이용한 데이터 전송 방법 및 그 장치
JP5269213B2 (ja) ストレージ機能を持つ通信装置
JP5798459B2 (ja) ファイル要求アクセスを制御する方法
US11868827B1 (en) Network storage products with options for external processing
JP7400053B2 (ja) メモリシステムおよび制御方法
CN113051206A (zh) 桥接电路与计算机系统
JP2006113743A (ja) 情報処理システム、情報処理方法および情報処理プログラム
US20120254538A1 (en) Storage apparatus and computer program product
JP2014146216A (ja) F/wアップデート方法
CN117234603A (zh) retimer芯片的PCIe带宽配置系统及方法
JP2015014885A (ja) 通信装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131205

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131212

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131219

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131226

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140109

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140828

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150728

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150826

R151 Written notification of patent or utility model registration

Ref document number: 5801244

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees