JP2013211541A - 太陽電池素子および太陽電池素子の製造方法 - Google Patents

太陽電池素子および太陽電池素子の製造方法 Download PDF

Info

Publication number
JP2013211541A
JP2013211541A JP2013037050A JP2013037050A JP2013211541A JP 2013211541 A JP2013211541 A JP 2013211541A JP 2013037050 A JP2013037050 A JP 2013037050A JP 2013037050 A JP2013037050 A JP 2013037050A JP 2013211541 A JP2013211541 A JP 2013211541A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
solar cell
alignment reference
cell element
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013037050A
Other languages
English (en)
Inventor
Kotaro Umeda
耕太郎 梅田
Norikazu Ito
憲和 伊藤
Akihiro Mizumoto
章裕 水元
Kenji Oba
健二 大場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2013037050A priority Critical patent/JP2013211541A/ja
Priority to US13/780,736 priority patent/US20130240028A1/en
Publication of JP2013211541A publication Critical patent/JP2013211541A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02366—Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

【課題】電極が高精度に形成され得る太陽電池素子ならびに太陽電池素子の製造方法を提供する。
【解決手段】太陽電池素子は、一主面側の表層部に、一導電型のドーパント濃度が第１濃度である第１濃度領域および該一導電型のドーパント濃度が第１濃度領域よりも高い、該第１濃度領域以外の第２濃度領域を有する半導体基板と、一主面の第１濃度領域上に配された反射防止膜と、一主面の第２濃度領域上に配された電極とを備えている。そして、該太陽電池素子では、半導体基板の表層部には、相互に離れている２箇所以上のアライメント基準部を有しており、該２箇所以上のアライメント基準部における一主面の第１表面粗さは、アライメント基準部以外における一主面の第２表面粗さよりも大きい。
【選択図】図１

Description

本発明は、太陽電池素子および太陽電池素子の製造方法に関する。
一導電型の半導体基板の表層部に逆導電型の不純物が拡散している領域（逆導電型領域とも言う）が配され、その上に反射防止膜および線状の表面電極が配されるとともに、半導体基板の裏面に裏面電極が配された太陽電池素子がある。そして、逆導電型領域のうち、線状の表面電極が配される領域において、逆導電型の不純物の含有濃度が高められた構造（選択エミッタ構造とも言う）を有する太陽電池素子が提案されている（例えば、特許文献１等）。
この選択エミッタ構造では、逆導電型領域のうち、線状の表面電極が配される領域において、残余の領域よりもシート抵抗が低減される。これにより、半導体基板と表面電極との接合部において、接触抵抗が低減されると同時に、暗電流が低減され、太陽電池素子におけるフィルファクター、開放電圧が向上し得る。その結果、太陽電池素子における変換効率が向上し得る。
ところで、この選択エミッタ構造が形成される際には、半導体基板の表面のうち、シート抵抗が低減された領域に、線状の表面電極が精度良く形成されることで、変換効率が向上し得る。そこで、半導体基板のうち、表面電極が形成される領域における表面の粗度が変えられることで、半導体基板の反射率が他領域とは異なるパターン領域が、位置合わせのためのマークとして形成される技術が提案されている（例えば、特許文献２等）。
特開２００３−１９７９３２号公報 特開２０１１−２３６９０号公報
ここで、太陽電池素子では、半導体基板の表面に凹凸が設けられることで、光閉じ込め効果によって、表面に照射される太陽光の吸収効率が高められる。この場合、太陽電池素子の表面の色は、例えば、紺色として視認され得る。そして、上記特許文献２の技術に従って半導体基板の表面のうちの粗度が変えられたパターン領域の色は、例えば、濃い青色として視認され得る。このため、半導体基板の表面におけるパターン領域と他領域との区別は容易でない。したがって、画像処理によってパターン領域が認識される場合には、パターン領域のエッジ部分の判別が難しく、半導体基板の表面のうち、シート抵抗が低減された領域に、線状の表面電極が精度良く形成され難い。
そこで、電極が高精度に形成され得る太陽電池素子ならびに太陽電池素子の製造方法が望まれている。
上記課題を解決するために、一態様に係る太陽電池素子は、一主面側の表層部に、一導電型のドーパント濃度が第１濃度である第１濃度領域および前記一導電型のドーパント濃度が前記第１濃度領域よりも高い、該第１濃度領域以外の第２濃度領域を有する半導体基板と、前記一主面の前記第１濃度領域上に配された反射防止膜と、前記一主面の前記第２濃度領域上に配された電極とを備えている。そして、該太陽電池素子では、前記半導体基板の前記表層部には、相互に離れている２箇所以上のアライメント基準部を有しており、該２箇所以上のアライメント基準部における前記一主面の第１表面粗さは、前記アライメント基準部以外における前記一主面の第２表面粗さよりも大きい。
一態様に係る太陽電池素子の製造方法は、半導体基板を準備する準備工程と、前記半導体基板の一主面上に、一導電型のドーパントを含むガラス層を形成する形成工程とを有する。また、該太陽電池素子の製造方法は、前記一主面上に前記ガラス層が配されている前記半導体基板を加熱することで、前記半導体基板の前記一主面側の表層部に前記ドーパントを拡散させて、ドーパント濃度が第１濃度である第１濃度領域およびドーパント濃度が前記第１濃度よりも高い第２濃度である第２濃度領域を含む一導電型の半導体領域を形成する熱拡散工程を有する。さらに、該太陽電池素子の製造方法は、前記ガラス層上から前記半導体基板を局所的に加熱することで、前記半導体基板の前記一主面側のうちの相互に離れている２箇所以上の表層部の表面を粗らして、それぞれをアライメント基準部とする粗面化工程を有する。
一態様に係る太陽電池素子および他の一態様に係る太陽電池素子の製造方法のいずれによっても、アライメント基準部のエッジ部分の判別が容易化され得るため、電極が高精度に形成され得る。
一実施形態に係る太陽電池素子の受光面の外観を模式的に示す平面図である。 一実施形態に係る太陽電池素子の非受光面の外観を模式的に示す平面図である。 図１および図２にて一点鎖線III−IIIで示した位置におけるＸＺ断面を示す図である。 一実施形態に係る太陽電池モジュールの断面を模式的に示す分解図である。 一実施形態に係る太陽電池モジュールの外観を模式的に示す平面図である。 アライメント基準部の断面がＳＥＭによって捉えられた写真である。 アライメント基準部の上面がＳＥＭによって捉えられた写真である。 一実施形態に係る太陽電池素子の製造フローを示すフローチャートである。 一実施形態に係る太陽電池素子の製造フローを示すフローチャートである。 一実施形態に係る太陽電池素子の製造フローを示すフローチャートである。 一実施形態に係る太陽電池素子の製造途中の様子を示す断面図である。 一実施形態に係る太陽電池素子の製造途中の様子を示す断面図である。 一実施形態に係る太陽電池素子の製造途中の様子を示す断面図である。 一実施形態に係る太陽電池素子の製造途中の様子を示す断面図である。 一実施形態に係る太陽電池素子の製造途中の様子を示す断面図である。 高エネルギーのレーザービームが半導体基板上に照射された後における表面がＳＥＭによって捉えられた写真である。 レーザービームにおけるエネルギーの強度分布を示す模式図である。 一実施形態に係る太陽電池素子の製造途中の様子を示す断面図である。 一実施形態に係る太陽電池素子の製造途中の様子を示す平面図である。 一実施形態に係る太陽電池素子の製造途中の様子を示す断面図である。 一実施形態に係る太陽電池素子の製造途中の様子を示す平面図である。 一変形例に係る太陽電池素子の製造途中の様子を示す平面図である。 一変形例に係る太陽電池素子の受光面の外観を模式的に示す平面図である。 他の一変形例に係る太陽電池素子の製造途中の様子を示す平面図である。 他の一変形例に係る太陽電池素子の受光面の外観を模式的に示す平面図である。 粗面化工程に係る処理フローの一変形例を示すフローチャートである。 粗面化工程に係る処理フローの他の変形例を示すフローチャートである。 粗面化工程に係る処理フローの他の変形例を示すフローチャートである。
以下、本発明の一実施形態および各種変形例を図面に基づいて説明する。なお、図面においては同様な構成および機能を有する部分については同じ符号が付されており、下記説明では重複説明が省略される。また、図面は模式的に示されたものであり、各図における各種構造のサイズおよび位置関係等は正確に図示されたものではない。なお、図１から図７、図１１から図１６および図１８から図２５には、太陽電池素子１０の第１線状部４ｂの延在方向（図１の図面視右方向）を＋Ｘ方向とする右手系のＸＹＺ座標系が付されている。
＜(１)一実施形態＞
＜(１−１)太陽電池素子の概略構成＞
図１から図３で示されるように、太陽電池素子１０は、第１主面１０ａ、第２主面１０ｂおよび側面１０ｃを有している。第１主面１０ａは、入射光を受光する面（受光面とも言う）である。また、第２主面１０ｂは、太陽電池素子１０のうちの第１主面１０ａの反対側に位置する面（非受光面とも言う）である。側面１０ｃは、第１主面１０ａと第２主面１０ｂとを接続する面である。図３では、第１主面１０ａが太陽電池素子１０の＋Ｚ側の上面として描かれており、第２主面１０ｂが太陽電池素子１０の−Ｚ側の下面として描かれている。
また、太陽電池素子１０は、板状の半導体基板１、反射防止膜２、第１電極４および第２電極５を備えている。
半導体基板１は、第１導電型を呈する第１半導体領域１ｐおよび第１導電型とは逆の第２導電型を呈する第２半導体領域１ｎが積み重ねられた構成を有している。ここでは、第１半導体基板１は、例えば、単結晶または多結晶のシリコンの基板（結晶シリコン基板とも言う）であれば良い。また、第１導電型は、例えば、ｐ型であれば良い。さらに、第２導電型は、例えば、ｎ型であれば良い。なお、第１導電型がｎ型である場合には、第２導電型はｐ型であれば良い。本実施形態では、第１導電型がｐ型であり且つ第２導電型がｎ型である。
第１半導体領域１ｐは、ｐ型の導電型を呈する半導体の領域である。第２半導体領域１ｎは、ｎ型の導電型を呈する半導体の領域である。具体的には、第１半導体領域１ｐは、半導体基板１のうちの第２主面１ｂ（図中の−Ｚ側の面）側を占める領域である。また、第２半導体領域１ｎは、半導体基板１のうちの第１半導体領域１ｐの第１主面１ａ側（図中の＋Ｚ側）に配されている。これにより、第１半導体領域１ｐと第２半導体領域１ｎとがｐｎ接合領域を形成する。なお、第１半導体領域１ｐの厚さは、例えば、２５０μｍ以下であれば良く、さらには１５０μｍ以下であっても良い。第１半導体領域１ｐの形状は、特に限定されるものではないが、例えば、平面視した状態で四角形状であれば、第１半導体領域１ｐの製作が容易である。
第２半導体領域１ｎは、半導体基板１のうちの一主面としての第１主面１ａ側の表層部おいて、第１濃度領域１Ｌｎおよび該第１濃度領域１Ｌｎ以外の第２濃度領域１Ｈｎを有している。第１濃度領域１Ｌｎは、一導電型としてのｎ型のドーパントの濃度（ドーパント濃度とも言う）が第１濃度である半導体領域である。また、第２濃度領域１Ｈｎにおけるｎ型のドーパント濃度は、第１濃度領域１Ｌｎにおけるｎ型のドーパント濃度よりも高い。
ここで、第２半導体領域１ｎは、例えば、ｐ型を呈する結晶シリコン基板のうちの第１主面１ａ側の領域に、ｎ型のドーパントが拡散されることで、結晶シリコン基板のうちの第１主面１ａ側の表層部に形成され得る。この場合、結晶シリコン基板のうちの第２半導体領域１ｎ以外の部分が第１半導体領域１ｐとなり得る。なお、ｎ型のドーパントとしては、例えば、リン等が採用され得る。
また、第１半導体領域１ｐは、第３濃度領域１Ｌｐおよび第４濃度領域１Ｈｐを有している。第４濃度領域１Ｈｐは、半導体基板１のうちの第２主面１ｂ側の表層部に配されている。第４濃度領域１Ｈｐにおけるｐ型のドーパントの濃度（ドーパント濃度とも言う）は、第３濃度領域１Ｌｐにおけるｐ型のドーパント濃度よりも高い。なお、ｐ型のドーパントとしては、例えば、ボロン、ガリウムまたはアルミニウム等が採用され得る。
第４濃度領域１Ｈｐは、半導体基板１のうちの第２主面１ｂ側の領域におけるキャリアの再結合を低減する役割を有している。このため、第４濃度領域１Ｈｐの存在によって、太陽電池素子１０における変換効率の低下が低減される。また、第４濃度領域１Ｈｐは、半導体基板１のうちの第２主面１ｂ側において内部電界を生じさせる。なお、第４濃度領域１Ｈｐは、例えば、半導体基板１のうちの第２主面１ｂ側の領域にボロンまたはアルミニウム等のドーパント元素が拡散されることで形成される。そして、このとき、第１半導体領域１ｐのうちの第４濃度領域１Ｈｐ以外の部分が第３濃度領域１Ｌｐとなり得る。
また、図３で示されるように、半導体基板１のうちの第１主面１ａに、凹凸部１ａＬが配されている。ここで、凹凸部１ａＬにおける凸部の高さは、例えば、０．２μｍ以上で程度であれば良く、凸部の幅は、例えば、１μｍ以上で且つ２０μｍ以下程度であれば良い。また、凹凸部１ａＬの凹部の面形状は、例えば、略球面状であれば良い。なお、ここで言う凸部の高さは、凹部の底面を通り且つ第２主面１ｂに平行な面（基準面とも言う）を基準とし、上記基準面の法線方向における、上記基準面から凸部の頂面までの距離を意味する。また、ここで言う凸部の幅は、上記基準面に平行な方向における、隣接する凸部の頂面間の距離を意味する。
さらに、半導体基板１の第１主面１ａ側の表層部には、相互に離れている２箇所以上のアライメント基準部１ｍが設けられている。この２箇所以上のアライメント基準部１ｍは、第１電極４が形成される位置の調整時に基準として使用される。なお、本実施形態では、第１主面１ａ上に２箇所のアライメント基準部１ｍが配されているが、これに限られず、第１主面１ａ上に３箇所以上のアライメント基準部１ｍが配されていても良い。
反射防止膜２は、太陽電池素子１０における光の吸収の効率を向上させるための膜である。反射防止膜２は、半導体基板１のうちの第１主面１ａ側の第１濃度領域１Ｌｎ上に配されている。反射防止膜２の材料としては、例えば、窒化シリコン、酸化チタン、酸化シリコン、酸化マグネシウム、酸化インジウムスズ、酸化スズまたは酸化亜鉛等が採用される。なお、反射防止膜２として窒化シリコンの膜が採用される場合には、反射防止膜２がパッシベーション膜として機能することで、パッシベーション効果が実現される。
反射防止膜２は、第１主面１ａの凹凸部１ａＬに沿って配されるため、反射防止膜２の＋Ｚ側の上面は、凹凸部１ａＬの形状に応じた凹凸部を有する。なお、反射防止膜２の厚さは、半導体基板１および反射防止膜２の材料に応じて適宜設定されれば良い。これにより、太陽電池素子１０において、種々の光の照射に対して光が反射され難い条件が実現され得る。半導体基板１が結晶シリコン基板である場合には、反射防止膜２の屈折率は、例えば、１．８以上で且つ２．３以下程度であれば良く、反射防止膜２の厚さは、例えば、５０ｎｍ以上で且つ１２０ｎｍ以下程度であれば良い。
第１電極４は、半導体基板１の第１主面１ａ上に配されている。具体的には、第１電極４は、半導体基板１のうちの第１主面１ａ側の第２濃度領域１Ｈｎ上に配されている。そして、図１で示されるように、第１電極４には、第１方向としてのＸ方向に延在している複数の第１線状部４ｂ、および第１方向とは異なる第２方向としてのＹ方向に延在し且つ複数の第１線状部４ｂに交差している第２線状部４ａが含まれている。さらに、第１電極４には、第１線状部４ｂの各端部において、第２方向としてのＹ方向に延在し且つ複数の第１線状部４ｂと接続される第３線状部４ｃが含まれている。
ここで、第２線状部４ａのうちの少なくとも一部が、複数の第１線状部４ｂに交差することで、複数の第１線状部４ｂと電気的に接続されている。そして、第２線状部４ａの幅は、複数の第１線状部４ｂの幅よりも広ければ良い。具体的には、第１線状部４ｂおよび第３線状部４ｃの短手方向における幅は、例えば、５０μｍ以上で且つ２００μｍ以下程度であれば良い。第２線状部４ａの短手方向における幅は、例えば、１．３ｍｍ以上で且つ２．５ｍｍ以下程度であれば良い。また、複数の第１線状部４ｂのうちの隣り合う第１線状部４ｂ同士の間隔は、１．５ｍｍ以上で且つ３ｍｍ以下程度であれば良い。さらに、第１電極４の厚さは、例えば、１０μｍ以上で且つ４０μｍ以下程度であれば良い。
ところで、第１電極４は、例えば、銀を主成分として含有する導電性ペースト（銀ペーストとも言う）が、スクリーン印刷等によって半導体基板１の第１主面１ａ側に所望のパターンで塗布された後に焼成されることで形成される。このとき、図１で示されるように、半導体基板１の第１主面１ａ側の表層部に設けられた２箇所以上のアライメント基準部１ｍが基準とされて、第１電極４が形成される領域（被形成領域とも言う）が調整される。すなわち、第１電極４が、半導体基板１の第２濃度領域１Ｈｎ上に精度良く形成され得る。
第２電極５は、半導体基板１の第２主面１ｂ側に配されている。図２で示されるように、第２電極５には、出力取出電極５ａと集電電極５ｂとが含まれている。出力取出電極５ａの厚さは、例えば、１０μｍ以上で且つ３０μｍ以下程度であれば良い。出力取出電極５ａの短手方向の幅は、例えば、１．３ｍｍ以上で且つ７ｍｍ以下程度であれば良い。なお、出力取出電極５ａは、上記第１電極４と同様な材料および製法によって形成される。つまり、出力取出電極５ａは、例えば、銀ペーストが、スクリーン印刷等によって半導体基板１の第２主面１ｂ側に所望のパターンで塗布された後に焼成されることで形成される。また、集電電極５ｂは、半導体基板１の第２主面１ｂのうち、出力取出電極５ａが形成される領域を除く略全面に形成されれば良い。集電電極５ｂの厚さは、１５μｍ以上で且つ５０μｍ以下程度であれば良い。なお、例えば、アルミニウムを主成分として含有する導電性ペースト（アルミニウムペーストとも言う）が、スクリーン印刷等によって半導体基板１の第２主面１ｂ側に所望のパターンで塗布された後に焼成されることで、集電電極５ｂが形成される。
＜(１−２)太陽電池モジュール＞
一実施形態に係る太陽電池モジュール１００は、１つ以上の太陽電池素子１０を備えている。例えば、太陽電池モジュール１００は、電気的に接続されている複数の太陽電池素子１０を備えていれば良い。このような太陽電池モジュール１００は、単独の太陽電池素子１０の電気出力が小さな場合に、複数の太陽電池素子１０が例えば直列および並列に接続されることで形成される。そして、例えば、複数の太陽電池モジュール１００が組み合わされることで、実用的な電気出力が取り出され得る。以下では、太陽電池モジュール１００が、複数の太陽電池素子１０を備えている一例を挙げて説明する。
図４で示されるように、太陽電池モジュール１００は、例えば、透明部材１０４、表側充填材１０２、複数の太陽電池素子１０、配線部材１０１、裏側充填材１０３および裏面保護材１０５が積層された積層体を備えている。ここで、透明部材１０４は、太陽電池モジュール１００のうちの受光面を保護するための部材である。透明部材１０４は、例えば、透明な平板状の部材であれば良い。透明部材１０４の材料としては、例えば、ガラス等が採用される。表側充填材１０２および裏側充填材１０３は、例えば、透明な充填剤であれば良い。表側充填材１０２および裏側充填材１０３の材料としては、例えば、エチレン・酢酸ビニル共重合体（ＥＶＡ）等が採用される。裏面保護材１０５は、太陽電池モジュール１００を裏面から保護するための部材である。裏面保護材１０５の材料としては、例えば、ポリエチレンテレフタレート（ＰＥＴ）またはポリフッ化ビニル樹脂（ＰＶＦ）等が採用される。なお、裏面保護材１０５は、単層構造を有していても積層構造を有していても良い。
配線部材１０１は、複数の太陽電池素子１０を電気的に接続する部材（接続部材とも言う）である。太陽電池モジュール１００に含まれる複数の太陽電池素子１０のうちの±Ｙ方向で隣り合う太陽電池素子１０同士は、一方の太陽電池素子１０の第１電極４と他方の太陽電池素子１０の第２電極５とが配線部材１０１によって接続されている。これにより、複数の太陽電池素子１０が電気的に直列に接続されている。ここで、配線部材１０１の厚さは、例えば、０．１ｍｍ以上で且つ０．２ｍｍ以下程度であれば良い。配線部材１０１の幅は、約２ｍｍ程度であれば良い。そして、配線部材１０１としては、例えば、銅箔の全面に半田が被覆された部材等が採用される。
また、電気的に直列に接続されている複数の太陽電池素子１０のうち、最初の太陽電池素子１０の電極の一端と最後の太陽電池素子１０の電極の一端は、出力取出配線１０６によって、それぞれ出力取出部としての端子ボックス１０７に電気的に接続されている。また、図４では図示が省略されているが、図５で示されるように、太陽電池モジュール１００は、上記積層体を周囲から保持する枠体１０８を備えていても良い。枠体１０８の材料としては、例えば、耐食性と強度とを併せ持つアルミニウム等が採用される。
なお、表側充填材１０２および裏側充填材１０３の少なくとも一方の材料として、ＥＶＡが採用される場合、ＥＶＡが酢酸ビニルを含むため、ＥＶＡが高温時における湿気または水等の透過によって、経時的な加水分解に起因して酢酸が生じる傾向がある。これに対して、ＥＶＡに水酸化マグネシウムまたは水酸化カルシウム等を含む受酸剤が添加されることで、ＥＶＡからの酢酸の発生が低減され得る。これにより、太陽電池モジュール１００の耐久性が向上し得る。すなわち、太陽電池モジュール１００の信頼性が長期間に渡って確保され得る。
＜(１−３)アライメント基準部の特徴と機能＞
半導体基板１の第１主面１ａ側の表層部に設けられた２箇所のアライメント基準部１ｍにおける表面粗さは、第１主面１ａの表層部のうちのその他の領域における表面粗さと異なる。具体的には、半導体基板１の第１主面１ａにおいて、２箇所のアライメント基準部１ｍにおける第１表面粗さは、２箇所のアライメント基準部１ｍ以外の残余の領域１ｅにおける第２表面粗さよりも大きい。
この場合、残余の領域１ｅと比較して、２箇所のアライメント基準部１ｍでは、照射される光の乱反射が生じ易い。これにより、残余の領域１ｅ上では、反射防止膜２による光閉じ込め効果によって光が反射し難いのに対して、２箇所のアライメント基準部１ｍでは、光が反射し易い。具体的には、例えば、反射防止膜２が被覆された残余の領域１ｅが紺色の領域として認識されるのに対して、反射防止膜２が被覆された２箇所のアライメント基準部１ｍが白っぽい部分として認識され得る。従って、この場合には、第１主面１ａにおける２箇所のアライメント基準部１ｍの位置の検出が容易である。その結果、第１電極４が形成される際に、２箇所のアライメント基準部１ｍが基準とされた第１電極４の被形成領域の調整が高精度に行われ得る。これにより、第１電極４が、半導体基板１の第２濃度領域１Ｈｎ上に精度良く形成され得る。
ここで、２箇所のアライメント基準部１ｍの位置の検出方法としては、例えば、第１主面１ａを捉えた画像が対象とされて、２値化処理の後に２箇所のアライメント基準部１ｍの位置が検出される画像処理、または目視による検出等が採用され得る。なお、第１主面１ａにおける表面粗さは、例えば、触針式等の接触式または光干渉式等の非接触式の表面粗さ測定器によって測定され得る。そして、粗さを示すパラメータとしては、例えば、算術平均粗さＲａ等が採用され得る。
図６は、半導体基板１のうちのアライメント基準部１ｍ付近におけるＸＺ断面の一例が走査型電子顕微鏡（ＳＥＭ）によって捉えられた写真である。図６の写真では、下部から中央部付近にかけて半導体基板１が捉えられており、中央部付近においてアライメント基準部１ｍが捉えられ、上部において観察対象物である半導体基板１を固定するための樹脂５００が捉えられている。図６で示されるように、アライメント基準部１ｍは、例えば、空隙を含む構造を有していても良い。これに対して、残余の領域１ｅは、例えば、凹凸部１ａＬに沿った緩やかな凹凸を有するものの、概ね空隙を含まない比較的平滑な表層部を有していれば良い。
つまり、例えば、２箇所のアライメント基準部１ｍにおけるそれぞれの表層部の空隙率は、２箇所のアライメント基準部１ｍ以外の残余の領域１ｅにおける表層部の空隙率よりも大きくても良い。この場合、残余の領域１ｅと比較して、２箇所のアライメント基準部１ｍでは、照射される光を乱反射させる効果が高まり得る。これにより、例えば、反射防止膜２が被覆された２箇所のアライメント基準部１ｍがさらに白っぽい部分として認識され得る。従って、第１主面１ａにおける２箇所のアライメント基準部１ｍの位置がより精度良く検出され得る。なお、表層部の空隙率の大小については、表層部の断面の観察またはこの断面を捉えた写真を用いた画像処理によって評価され得る。
図７は、第１主面１ａのうちのアライメント基準部１ｍ付近における表面の一例がＳＥＭによって捉えられた写真である。図７の写真では、右上部から中央部付近にかけてアライメント基準部１ｍが捉えられ、左部および下部において残余の領域１ｅが捉えられている。図７で示されるように、アライメント基準部１ｍは、複数の粒状の部分（粒状部とも言う）が集合している部分（集合部とも言う）を有していても良い。ここで、複数の粒状部の粒径は、例えば、概ね５μｍ前後であれば良く、数μｍ以上で且つ１０μｍ以下程度であれば良い。これに対して、例えば、残余の領域１ｅは、複数の粒状部を殆ど有さず、０．１μｍ以上で且つ１μｍ以下程度の高さの凹凸を有するものの、概ね平滑な表面を有していれば良い。
この場合、複数の粒状部の集合部を有する２箇所のアライメント基準部１ｍ上において、さらに光の乱反射が生じ易い。これにより、例えば、反射防止膜２が被覆された２箇所のアライメント基準部１ｍがさらに白っぽい部分として認識され得る。従って、第１主面１ａにおける２箇所のアライメント基準部１ｍの位置がさらに容易且つ精度良く検出され得る。
また、第１主面１ａのうちの２箇所のアライメント基準部１ｍ上および残余の領域１ｅのそれぞれの上には、反射防止膜２が配されている。そして、例えば、２箇所のアライメント基準部１ｍ上に配された反射防止膜２の厚さは、残余の領域１ｅ上に配された反射防止膜２の厚さよりも薄くても良い。
この場合、２箇所のアライメント基準部１ｍ上においては、反射防止膜２の厚さが設定値よりも大幅にずれるため、反射防止膜２の反射低減効果が弱まり、さらに光の乱反射が生じ易くなる。これにより、例えば、反射防止膜２が被覆された２箇所のアライメント基準部１ｍがさらに白っぽい部分として認識され得る。従って、第１主面１ａにおける２箇所のアライメント基準部１ｍの位置がさらに容易に検出され得る。その結果、第１電極４の形成時に、２箇所のアライメント基準部１ｍが基準とされた第１電極４の被形成領域の調整がさらに高精度に行われ得る。これにより、第１電極４が、半導体基板１の第２濃度領域１Ｈｎ上にさらに精度良く形成され得る。
ここでは、第１主面１ａのうちの＋Ｚ側から平面視された単位面積の領域に関し、残余の領域１ｅにおける表面積よりも、アライメント基準部１ｍにおける表面積の方が大幅に大きければ良い。この場合、アライメント基準部１ｍおよび残余の領域１ｅの上に対して同時期に略同一条件で反射防止膜２が形成されれば、残余の領域１ｅ上における反射防止膜２の厚さよりも、２箇所のアライメント基準部１ｍ上における反射防止膜２の厚さの方が薄くなり得る。
なお、反射防止膜２の厚さの大小は、例えば、ＳＥＭに付属されたエネルギー分散型Ｘ線分光法（ＥＤＸ）による分析によって確認され得る。具体的には、例えば、反射防止膜２が窒化シリコンの膜である場合、ＳＥＭに付属されたＥＤＸによる分析によって、残余の領域１ｅ上における窒素の存在量よりも２箇所のアライメント基準部１ｍ上の窒素の存在量の方が少ないことが確認され得る。
また、図１で示されるように、２箇所のアライメント基準部１ｍのうちの１箇所のアライメント基準部１ｍは、例えば、第１主面１ａにおいて、第２線状部４ａからＹ方向に仮想的に延ばした延長線上の領域に位置していれば良い。この場合、太陽電池モジュール１００の製造時に、２箇所のアライメント基準部１ｍのうちの＋Ｙ側のアライメント基準部１ｍ上に配線部材１０１が配される。これにより、太陽電池素子１０におけるアライメント基準部１ｍの配設による受光量ならびに発電効率の低下が低減され得る。
また、例えば、半導体基板１において、２箇所のアライメント基準部１ｍにおける表層部の第１酸素濃度は、残余の領域１ｅにおける表層部の第２酸素濃度よりも高くても良い。ここで、半導体基板１が結晶シリコン基板であれば、２箇所のアライメント基準部１ｍの表層部には、例えば、透明な非晶質の酸化ケイ素が配され得る。この場合、この非晶質の酸化ケイ素の比較的大きな表面粗さによって、２箇所のアライメント基準部１ｍ上において、さらに光の乱反射が生じ易い。これにより、例えば、反射防止膜２が被覆された２箇所のアライメント基準部１ｍがさらに白っぽい部分として認識され得る。従って、第１主面１ａにおける２箇所のアライメント基準部１ｍの位置がさらに容易に検出され得る。
なお、２箇所のアライメント基準部１ｍにおける表層部の第１酸素濃度が、残余の領域１ｅにおける表層部の第２酸素濃度よりも高いことは、ＳＥＭに付属されたＥＤＸによる分析によって確認され得る。また、２箇所のアライメント基準部１ｍにおける表層部のシリコンの濃度が、残余の領域１ｅにおける表層部のシリコンの濃度よりも低いことも、ＳＥＭに付属されたＥＤＸによる分析によって確認され得る。
＜(１−４)太陽電池素子の製造方法＞
ここで、上記構成を有する太陽電池素子１０の製造プロセスの一例について説明する。図８から図１０は、太陽電池素子１０の製造フローを例示するフローチャートである。ここでは、図８で示されるように、ステップＳ１からステップＳ７が順に行われることで、太陽電池素子１０が製造される。そして、ステップＳ４では、図９で示されるステップＳ４１およびステップＳ４２が順に行われ、ステップＳ４１では、図１０で示されるステップＳ４１１およびステップＳ４１２が順に行われる。
まず、ステップＳ１では、半導体基板１（図１１参照）が準備される工程（準備工程とも言う）が実施される。本実施形態では、ｐ型を呈する半導体基板１が準備される。ここで、半導体基板１が単結晶シリコン基板である場合は、例えば、ＦＺ（Floating Zone）法等が用いられて半導体基板１が形成され得る。また、半導体基板１が多結晶シリコン基板である場合は、例えば鋳造法等が用いられて半導体基板１が形成され得る。具体的には、例えば、まず、鋳造法によって半導体材料としての多結晶シリコンのインゴットが作製される。次に、そのインゴットが、例えば、２５０μｍ以下の厚さで薄切りにされる。その後、例えば、半導体基板１の表面に対して、ＮａＯＨ、ＫＯＨ、フッ酸またはフッ硝酸等の水溶液が用いられたごく微量のエッチングが施されることで、半導体基板１の切断面における機械的なダメージを有する層および汚染された層が除去され得る。
ステップＳ２では、第１主面１ａに凹凸部１ａＬ（図１２参照）が形成される工程（エッチング工程とも言う）が実施される。ここでは、半導体基板１のうち、少なくとも第１主面１ａに酸水溶液によるエッチング処理が施されることで、第１主面１ａに凹凸部１ａＬが形成される。凹凸部１ａＬの形成方法としては、例えば、ＮａＯＨ等のアルカリ溶液またはフッ硝酸等の酸溶液が使用されるウエットエッチングあるいはＲＩＥ等が使用されるドライエッチングが採用され得る。
ステップＳ３では、半導体基板１のうちの第１主面１ａ上に、ｎ型のドーパントとなる元素を含むガラス層ＧＬ１（図１３参照）が形成される工程（形成工程とも言う）が実施される。ガラス層ＧＬ１の材料としては、例えば、燐ガラスが採用される。この場合、例えば、ペースト状にされたＰ２Ｏ５が半導体基板１の第１主面１ａ上に塗布されることで、ガラス層ＧＬ１が形成され得る。また、例えば、ＰＯＣｌ３等のガスが含まれた雰囲気中において、６００℃以上で且つ８００℃以下程度の温度域で半導体基板１に対する熱処理が施されることで、ガラス層ＧＬ１が半導体基板１の第１主面１ａ上に形成されても良い。なお、ガラス層ＧＬ１の厚さは、例えば、３０ｎｍ程度であれば良い。
図８のステップＳ４では、第１主面１ａ上にガラス層ＧＬ１が配されている半導体基板１に対して熱処理が施される工程（熱処理工程とも言う）が実施される。このとき、アルゴンおよび窒素等の不活性ガスが主に含まれた雰囲気中において、半導体基板１が加熱される。このステップＳ４では、まず、図９のステップＳ４１において、熱拡散によって半導体基板１の第１主面１ａ側にｎ型の導電型を呈する第２半導体領域１ｎが形成される工程（熱拡散工程とも言う）が実施される。
具体的には、図１０のステップＳ４１１では、第１主面１ａ上にガラス層ＧＬ１が配されている半導体基板１が加熱されることで、ｎ型のドーパント元素としてのリンが第１濃度であるｎ型の半導体領域としての第１濃度領域１Ｌｎ（図１４参照）が形成される。ここでは、ガラス層ＧＬ１から半導体基板１の第１主面１ａ側の表層部にリンが拡散することで、第１濃度領域１Ｌｎが形成される。このとき、例えば、８００℃以上で且つ９００℃以下程度の高温域で半導体基板１に対する熱処理が施されれば良い。この熱処理の時間は、例えば、１０分以上で且つ４０分以内程度であれば良い。なお、第１濃度領域１Ｌｎの厚さは、例えば、０．１μｍ以上で且つ１μｍ以下程度であれば良い。
次のステップＳ４１２では、第１主面１ａ上にガラス層ＧＬ１が配されている半導体基板１が加熱されることで、ｎ型のドーパント元素としてのリンが第１濃度よりも高い第２濃度であるｎ型の半導体領域としての第２濃度領域１Ｈｎ（図１５参照）が形成される。ここでは、ガラス層ＧＬ１から半導体基板１の第１主面１ａ側の表層部にリンが拡散することで、第２濃度領域１Ｈｎが形成される。このとき、例えば、ガラス層ＧＬ１上から半導体基板１の一部の領域にレーザービームが照射される第１照射が行われることによって上記一部の領域が加熱されて、第２濃度領域１Ｈｎが形成される。
ここで、レーザービームの光源としては、例えば、ＹＡＧレーザー、ＳＨＧ−ＹＡＧレーザー、ＹＶＯ４レーザー、エキシマレーザーまたはＤＰＰＳレーザー等が採用され得る。ＹＡＧレーザーが発するレーザービームの波長は、例えば、１０６４ｎｍであれば良い。ＳＨＧ−ＹＡＧレーザーが発するレーザービームの波長は、例えば、５３２ｎｍであれば良い。ＹＶＯ４レーザーが発するレーザービームの波長は、例えば、１０６４ｎｍであれば良い。エキシマレーザーが発するレーザービームの波長は、例えば、１９３ｎｍ以上で且つ３５３ｎｍ以下であれば良い。ＤＰＰＳレーザーが発するレーザービームの波長は、例えば、５３２ｎｍであれば良い。すなわち、レーザービームの波長は、１９３ｎｍ以上で且つ１０６４ｎｍ以下であれば良い。
また、レーザービームが発せられる周波数は、例えば、１ｋＨｚ以上で且つ２００ｋＨｚ以下であれば良い。レーザーにおける１回の点灯によってレーザービームが発せられる時間（パルスの幅とも言う）は、例えば、１ｎ秒以上で且つ１．２μ秒以内であれば良い。また、レーザーにおける１回の点灯によって発せられるレーザービームのエネルギーは、例えば、０．３Ｊ／ｃｍ２以上で且つ３Ｊ／ｃｍ２以下であれば良い。また、レーザービームはガルバノミラーによって偏向されつつ、半導体基板１の第１主面１ａ上に配されているガラス層ＧＬ１上に照射されれば良い。このとき、ガラス層ＧＬ１上から第１主面１ａに照射されるレーザービームのスポットの移動速度（走査速度とも言う）は、例えば、１０００ｃｍ／秒以上で且つ１５０００ｃｍ／秒以下であれば良い。なお、レーザービームのスポットの径は、例えば、第１線状部４ｂの幅と略同一の径、もしくは第１線状部４ｂの幅よりも１０μｍ程度小さな径以上であり且つ１００μｍ程度大きな径以下であれば良い。
上記レーザービームの照射条件によって、例えば、レーザーにおける１回の点灯によって発せられるレーザービームが、順次シフトされながら、ガラス層ＧＬ１上から半導体基板１の一部の領域に照射される。このとき、実質的には、第１主面１ａのうちの第２濃度領域１Ｈｎが形成される領域に、レーザーにおける１回の点灯のみによって発せられるレーザービームが照射されていることになる。換言すれば、同一箇所にレーザービームが照射される回数は１回である。すなわち、ステップＳ４１２におけるレーザービームの第１照射における照射の回数は、実質的には１回であるが、一部重ねてレーザービームが照射されてもよい。
次に、図９のステップＳ４２では、ガラス層ＧＬ１上から半導体基板１が局所的に加熱されることで、２箇所以上のアライメント基準部１ｍが形成される工程（粗面化工程とも言う）が実施される。ここでは、ガラス層ＧＬ１上から第１主面１ａの相互に離れている２箇所以上が局所的に加熱されることで、半導体基板１の第１主面１ａ側の相互に離れている２箇所以上の表層部の表面が粗らされる。これにより、これらの２箇所以上の表層部の表面が２箇所以上のアライメント基準部１ｍとされる。なお、本実施形態では、２箇所のアライメント基準部１ｍが形成される。このとき、ガラス層ＧＬ１上から半導体基板１に、ステップＳ４１２におけるレーザービームの第１照射よりも多い回数のレーザービームを照射する第２照射を行うことによって、半導体基板１が局所的に加熱されて、２箇所以上の表層部の表面が粗らされる。この表層部の表面うちの２箇所以上の粗らされた部分が、アライメント基準部１ｍとされる。
具体的には、例えば、ステップＳ４１２におけるレーザーの１回の点灯によって発せられるレーザービームと略同一のレーザービームが、同一箇所に０．０１秒以上で且つ１秒以内の時間に連続して１００〜１００００回照射される。つまり、レーザーの１回の点灯で発せられる０．３Ｊ／ｃｍ２以上で且つ３Ｊ／ｃｍ２以下のエネルギーを有するレーザービームが、同一箇所に１００〜１００００回照射される。なお、レーザービームが発せられる周波数は、例えば、ステップＳ４１２におけるレーザービームと同様に、１ｋＨｚ以上で且つ２００ｋＨｚ以下であれば良い。パルスの幅も、例えば、１ｎ秒以上で且つ１．２μ秒以内であれば良い。このとき、ガラス層ＧＬ１のうちのレーザービームが連続して照射される部分が溶融するとともに、その部分の下に位置する半導体基板１の第１主面１ａ側の表層部も局所的に溶融する。そして、１００〜１００００回のレーザービームの照射の間に、半導体基板１の第１主面１ａ側の表層部において、溶融、酸化、および表面張力の作用による丸まりながらの凝固が繰り返されることで、表層部の表面が粗らされ得る。その結果、例えば、図７の写真で示されたように、主として５μｍ程度の粒径を有する複数の粒状部が集合している集合部が形成され得る。これにより、アライメント基準部１ｍが形成され得る。なお、このとき、ガラス層ＧＬ１のうちの溶融した燐ガラスは粒状部に沿って凝固するものと予測される。
ここで、仮に、ガラス層ＧＬ１上から第１主面１ａの同一箇所に対して、上述した比較的小さなエネルギーで多数回のレーザービーム照射を行なう態様と異なり、レーザーの１回の点灯で発せられるエネルギーが８Ｊ／ｃｍ２以上で且つ１５Ｊ／ｃｍ２以下であるレーザービームが数回照射される場合を想定する。この場合には、図１６で示されるように、半導体基板１の第１主面１ａのうちのレーザービームが照射された領域が殆ど粗らされず、その外縁部分が凝固する過程で若干粗らされるに過ぎない。このため、このような表面形状の領域では光の乱反射が十分生じず、この領域の検出は容易でない。これに対して、本実施形態では、比較的小さなエネルギーを有するレーザービームによって、ガラス層ＧＬ１上から第１主面１ａの同一箇所に対して断続的に多数回の照射が行われる。これにより、図７の写真で示されたように、半導体基板１の第１主面１ａ側の表層部の表面が粗らされ得る。
また、ステップＳ４２で照射されるレーザービームとして、いわゆるトップハット型の強度分布を有するものが採用されれば、第１主面１ａの面方向においてより均一な形態を有するアライメント基準部１ｍが形成され得る。これにより、第１主面１ａにおいて、残余の領域１ｅと２箇所のアライメント基準部１ｍとの境界が明確になり得る。この場合、第１主面１ａにおける２箇所のアライメント基準部１ｍの位置が非常に容易に検出され得る。ここで、トップハット型の強度分布を有するレーザービームとは、図１７で示されるように、ビームの進行方向に対して垂直な方向、すなわちビームの幅方向における位置に拘わらず、ビームのエネルギー強度が略一定であるレーザービームのことを言う。
次に、図８のステップＳ５では、半導体基板１のうちの第１主面１ａ上に配されているガラス層ＧＬ１が除去される工程（除去工程とも言う）が実施される。ここでは、例えば、フッ酸が用いられたエッチング処理によってガラス層ＧＬ１が除去され得る。これにより、第１主面１ａ側に第２半導体領域１ｎが配された半導体基板１（図１８参照）が形成される。そして、この半導体基板１の第１主面１ａ側の表層部には、図１９で示されるように、２箇所のアライメント基準部１ｍが配されている。ここで、図１９において、第１線状部４ｂの被形成領域が破線で示されている。一方、図１９において、第２線状部４ａの被形成領域は、図１９中の破線で囲まれた領域で示されている。なお、ステップＳ４にて第２主面１ｂ側にも第２半導体領域１ｎが配された場合には、例えばフッ硝酸溶液が用いられたエッチング処理によって除去すればよい。
ステップＳ６では、半導体基板１の第１主面１ａ上に反射防止膜２（図２０参照）が形成される。反射防止膜２の形成方法としては、例えば、ＰＥＣＶＤ（plasma enhanced chemical vapor deposition）法、蒸着法またはスパッタリング法等が採用され得る。例えば、ＰＥＣＶＤ法が採用される場合には、成膜装置において、ＳｉＨ４ガスとＮＨ３ガスとの混合ガスが、Ｎ２ガスで希釈され、チャンバー内におけるグロー放電分解によってプラズマ化されて、第１主面１ａ上に窒化シリコンが堆積される。これにより、窒化シリコンを含む反射防止膜２が形成され得る。なお、窒化シリコンが堆積される際におけるチャンバー内の温度は、例えば、５００℃程度であれば良い。図２１では、反射防止膜２が配された半導体基板１の第１主面１ａの外観が示されている。なお、図２１に示された破線は、図１９と同等の意味を示す。
ステップＳ７では、第１電極４および第２電極５が形成される電極形成工程が実施される。
ここで、第１電極４の形成方法について説明する。第１電極４は、例えば、主として銀等を含む金属粉末、有機ビヒクルおよびガラスフリットを含有する銀ペーストが用いられて形成される。具体的には、銀ペーストが、半導体基板１の反射防止膜２上に塗布される。このとき、銀ペーストが塗布される領域の調整時に、２箇所以上のアライメント基準部１ｍが基準として使用される。例えば、銀ペーストの塗布装置に半導体基板１が載置された状態で、撮像装置によって第１主面１ａが撮影される。その際に得られる第１主面１ａが捉えられた画像が対象とされた画像処理において、例えば、２値化処理が行われ、２箇所のアライメント基準部１ｍの位置が検出される。そして、検出された２箇所のアライメント基準部１ｍの位置に応じて、第１主面１ａのうちの銀ペーストが塗布される領域が調整される。
その後、第１主面１ａ上に塗布された銀ペーストが焼成されることで、第１電極４が形成される。ここで、焼成における最高温度は、例えば、６００℃以上で且つ８００℃以下であれば良い。また、焼成が行われる時間は、例えば、数十秒以上で且つ数十分以内程度であれば良い。銀ペーストが塗布される方法としては、例えば、スクリーン印刷法等が採用されれば良い。この銀ペーストの塗布が行われた後、所定の温度で銀ペーストが乾燥されることで、銀ペースト中の溶剤が蒸散されても良い。なお、第１電極４には、第１線状部４ｂおよび第２線状部４ａが含まれるが、スクリーン印刷法が採用されることで、第１線状部４ｂおよび第２線状部４ａは、１つの工程で同時期に形成され得る。
次に、第２電極５の形成方法について説明する。第２電極５の集電電極５ｂは、例えば、アルミニウム粉末と有機ビヒクルとを含有するアルミニウムペーストが用いられて形成される。ここでは、半導体基板１の第２主面１ｂのうちの出力取出電極５ａが形成される部分の一部を除く略全面に、アルミニウムペーストが塗布される。ここで、アルミニウムペーストが塗布される方法としては、例えば、スクリーン印刷法等が採用される。なお、半導体基板１の第２主面１ｂ上にアルミニウムペーストが塗布された後に、予め設定された温度で、アルミニウムペーストにおける溶剤の成分を蒸散させる乾燥工程が行われても良い。これにより、乾燥工程の後の各工程において、アルミニウムペーストが、塗布されるべき部分以外の各部に付着し難い。このため、乾燥工程の後の各工程における作業性が高まり得る。
第２電極５の出力取出電極５ａは、例えば、銀粉末等を主に含む金属粉末と有機ビヒクルとガラスフリットとを含有する銀ペーストが用いられて形成される。ここでは、例えば、半導体基板１の第２主面１ｂ上に上記アルミニウムペーストが塗布された後に、半導体基板１の第２主面１ｂ上に銀ペーストが予め決められた形状を有するように塗布される。このとき、銀ペーストは、集電電極５ｂを形成するためのアルミニウムペーストの一部と接する位置に塗布される。これにより、出力取出電極５ａが、集電電極５ｂの一部と重なるように形成される。ここで、銀ペーストが塗布される方法としては、例えば、スクリーン印刷法等が採用される。なお、半導体基板１の第２主面１ｂ上に銀ペーストが塗布された後に、予め設定された温度で、銀ペーストにおける溶剤の成分を蒸散させる乾燥工程が行われても良い。
そして、アルミニウムペーストと銀ペーストが塗布された半導体基板１に対し、焼成炉内において、数十秒以上で且つ数十分以内程度の時間において６００℃以上で且つ８５０℃以下の最高温度に保持される熱処理が施される。これにより、アルミニウムペーストおよび銀ペーストが焼成されることで、第２電極５が形成される。また、このとき、アルミニウムペーストのアルミニウムが半導体基板１内に拡散する。これにより、半導体基板１の第２主面１ｂ側に第４濃度領域１Ｈｐが形成される。
なお、ここでは、印刷および焼成が用いられた第１電極４および第２電極５の形成方法を挙げて説明したが、第１電極４および第２電極５は、例えば、蒸着法、スパッタリング法およびメッキ法等といった、その他の形成方法によって形成されても良い。この場合は、第４濃度領域１Ｈｐは、例えば、第１電極４および第２電極５の形成前に、ボロン、ガリウムまたはアルミニウム等の熱拡散によって形成されれば良い。
＜(１−５)一実施形態のまとめ＞
以上のように、本実施形態に係る太陽電池素子１０では、半導体基板１のうちの第１主面１ａ側の表層部に、第１濃度領域１Ｌｎおよび第２濃度領域１Ｈｎが配されている。また、第１濃度領域１Ｌｎ上に反射防止膜２が配されており、第２濃度領域１Ｈｎ上に第１電極４が配されている。さらに、半導体基板１のうちの第１主面１ａ側の表層部に、相互に離れている２箇所以上のアライメント基準部１ｍが設けられている。そして、２箇所以上のアライメント基準部１ｍにおける第１表面粗さは、アライメント基準部１ｍ以外の残余の領域１ｅにおける第２表面粗さよりも大きい。このような構成が採用されることによって、アライメント基準部１ｍにおいて光の乱反射が生じ易くなる。このため、反射防止膜２が配された半導体基板１の第１主面１ａ上からであっても、アライメント基準部１ｍのエッジ部分の判別が容易化され得る。その結果、アライメント基準部１ｍが基準とされて、電極が高精度に形成され得る。
また、上記特許文献２の技術では、半導体基板の表面のうち、周囲の領域よりも表面粗さが小さなパターン領域上に線状の表面電極が形成される。このため、線状の表面電極が半導体基板から剥がれ易い。また、表面電極と半導体基板との接触面積が減少し、表面電極と半導体基板との接触抵抗が増大し得る。
これに対して、本実施形態に係る太陽電池素子１０では、半導体基板１の第１主面１ａのうちの第１電極４が形成される被形成領域には、周囲の領域と同様に、凹凸部１ａＬが形成されている。このため、第１電極４が半導体基板１から剥がれ易いといった不具合が低減され得る。また、第１電極４と半導体基板１との接触面積の減少に起因する接触抵抗の増大も低減され得る。
また、上記特許文献２の技術では、半導体基板の表面のうち、パターン領域以外の周囲の領域については、凹凸形状によって光閉じ込め効果が適正化されている場合、パターン領域の部分については、凹凸形状が崩れて光閉じ込め効果が不十分となり得る。従って、パターン領域のうちの線状の表面電極が形成されていない外縁近傍の部分において光の吸収率が低下することによって、太陽電池素子の変換効率が低下し得る。特に、パターン領域の判別を容易化するために、パターン領域における凹凸形状を、パターン領域以外の周囲の領域における凹凸形状と大きく異ならせれば異ならせる程、太陽電池素子の変換効率の低下が顕著となり得る。
これに対して、本実施形態に係る太陽電池素子１０では、２以上のアライメント基準部１ｍが小型化されることで、太陽電池素子の変換効率の低下が低減され得る。特に、例えば、アライメント基準部１ｍが、太陽電池モジュール１００の製造時に配線部材１０１によって遮光される、第２線状部４ａから＋Ｙ方向に仮想的に延ばした延長線上の領域に位置していれば、太陽電池素子１０の変換効率の低下がさらに低減され得る。
すなわち、本実施形態に係る太陽電池素子１０では、電極が高精度に形成され得る上に、太陽電池素子１０の特性ならびに信頼性が向上し得る。
＜(２)変形例＞
なお、本発明は上記一実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。
例えば、上記一実施形態では、２箇所のアライメント基準部１ｍが、第２線状部４ａから±Ｙ方向に仮想的に延ばした延長線上の領域に位置していたが、これに限られない。２箇所以上のアライメント基準部１ｍは、半導体基板１の第１主面１ａ側の表層部のうちの相互に離れた２箇所以上の位置に配されていれば良い。
例えば、２箇所以上のアライメント基準部１ｍのうちの１箇所以上のアライメント基準部１ｍが、第１主面１ａの第１濃度領域１Ｌｎ上に位置する態様が採用され得る。具体的には、例えば、図２２で示されるように、半導体基板１Ａの第１主面１ａのうちの第１電極４が配される第２濃度領域１Ｈｎ以外の第１濃度領域１Ｌｎ上に、アライメント基準部１ｍＡが位置する態様が採用され得る。この場合、図２３で示されるような太陽電池素子１０Ａが製造され得る。そして、このような態様が採用されれば、第１主面１ａのうちの第２濃度領域１Ｈｎ以外の位置に配されたアライメント基準部１ｍＡが、撮影および２値化処理等によって容易に認識され得る。その結果、第１電極４が高精度に形成され得る。また、このような態様が採用されれば、半導体基板１Ａの第１主面１ａに第１電極４を形成した後であってもアライメント基準部１ｍＡが容易に認識され得る。これにより、第１電極４の形成工程後の工程、例えば、配線部材１０１の接続工程等における位置決めにアライメント基準部１ｍＡが利用され得る。その結果、配線部材１０１が高精度に第１電極４および第２電極５に接続され得る。
また、２箇所以上のアライメント基準部１ｍのうちの１箇所以上のアライメント基準部１ｍが、第１主面１ａの第２濃度領域１Ｈｎ上に位置する態様が採用され得る。具体的には、例えば、図２４で示されるように、半導体基板１Ｂの第１主面１ａのうちの第１電極４の形成対象領域が配される第２濃度領域１Ｈｎ上に、アライメント基準部１ｍＢが位置する態様が採用され得る。この場合、図２５で示されるような太陽電池素子１０Ｂが製造され得る。そして、このような態様が採用されれば、アライメント基準部１ｍＢの存在によって、第１主面１ａにおける受光が阻害され難い。その結果、太陽電池素子１０Ｂにおける変換効率が上昇し得る。また、表面の粗さが大きなアライメント基準部１ｍＢ上に第１電極４が配されるため、アンカー効果によって、第１電極４が半導体基板１Ｂから剥がれ難い。これにより、太陽電池素子１０Ｂにおける信頼性が向上し得る。
また、上記一実施形態で示されたように、２箇所以上のアライメント基準部１ｍのうちの１箇所以上のアライメント基準部１ｍが、第１主面１ａにおいて、第２線状部４ａからＹ方向に仮想的に延ばした延長線上の領域に位置する態様が採用され得る。さらに、２つ以上の第２線状部４ａからそれぞれＹ方向に仮想的に延ばした延長線上の領域に、２箇所以上のアライメント基準部１ｍが位置しても良い。このような態様が採用される場合、太陽電池モジュール１００の製造時に配線部材１０１によって遮光される位置に２箇所以上のアライメント基準部１ｍが位置する。これにより、太陽電池素子１０における受光量ならびに発電効率の低下が低減され得る。
また、上記一実施形態では、第２濃度領域１Ｈｎが形成された後に、アライメント基準部１ｍが形成されたが、これに限られない。例えば、第１濃度領域１Ｌｎ、第２濃度領域１Ｈｎおよびアライメント基準部１ｍは、この順に形成される必要がなく、任意の順番で形成されても良い。つまり、アライメント基準部１ｍは、半導体基板１の第１主面１ａ上にガラス層ＧＬ１が配されている状態で、局所的な加熱によって形成されれば良い。
また、上記一実施形態では、半導体基板１のうちの第２主面１ｂ側にｐ型の第１半導体領域１ｐが配され、第１主面１ａ側にｎ型の第２半導体領域１ｎが配されたが、これに限られない。例えば、半導体基板１のうちの第２主面１ｂ側にｎ型の半導体領域が配され、第１主面１ａ側にｐ型の半導体領域が配されても良い。
また、上記一実施形態では、ステップＳ４２の粗面化工程において、ステップＳ４１２におけるレーザービームの第１照射よりも多い回数のレーザービームの第２照射が同一箇所に対して単純に行われたが、これに限られない。例えば、同一箇所に対して、第２照射が複数回行われ、これらの複数回の第２照射の間に半導体基板１が冷却される態様が採用されても良い。この態様が採用される場合、ある第２照射が行われるタイミングとその次の第２照射が行われるタイミングとの間に半導体基板１が冷却される。これにより、半導体基板１が局所的に過度には加熱されず、半導体基板１において過度な加熱によるクラックの発生が生じ難い。なお、ここでは、第２照射において、例えば、レーザービームが、同一箇所に０．００５秒以上で且つ０．５秒以内の時間に連続して５０〜５０００回照射されれば良い。また、同一箇所に対して行われる第２照射の回数は、例えば、２回以上で且つ１０回以下であれば良い。ここで、複数回の第２照射の間に半導体基板１が冷却される具体例を挙げて説明する。
例えば、図２６で示されるように、ステップＳ４２において、ステップＳ４２１〜Ｓ４２４の処理が順に行われる態様が考えられる。ステップＳ４２１では、ガラス層ＧＬ１上から半導体基板１の一主面１ａのうちの相互に離れている２箇所以上の局所に対して、それぞれ第２照射が行われる。このとき、２箇所以上の局所に対して、同時期に第２照射が行われても良いし、順に第２照射が行われても良い。ステップＳ４２２では、半導体基板１が冷却される。このとき、半導体基板１の２箇所以上の局所が、例えば、空冷またはガスの吹き付け等によって冷却され得る。ステップＳ４２３では、ステップＳ４２１と同様に、ガラス層ＧＬ１上から半導体基板１の上記２箇所以上の局所に対して、それぞれ第２照射が行われる。ステップＳ４２４では、ステップＳ４２２と同様に、半導体基板１が冷却される。なお、各局所に対して、第２照射と冷却とが３回以上繰り返して行われても良い。
また、半導体基板１の一主面１ａの第１局所に対して行われる複数回の第２照射の間に、半導体基板１の一主面１ａのうちの第１局所から離れている１以上の局所に対して第２照射が行われる態様が考えられる。すなわち、半導体基板１の一主面１ａのうちの相互に離れている２箇所以上の局所に、順番に第２照射が行われる処理が少なくとも２回以上繰り返される態様が考えられる。なお、ここでは、例えば、レーザービームがガルバノミラー等によって偏向されることで、２箇所以上の局所に順番に第２照射が行われる。
具体的には、例えば、２箇所の局所に対して、交互に第２照射が行われる態様が考えられる。例えば、図２７で示されるように、ステップＳ４２において、ステップＳ４２１Ａ〜Ｓ４２５Ａの処理が順に行われる態様が考えられる。ステップ４２１Ａでは、ガラス層ＧＬ１上から第１局所に対して第２照射が行われる。ステップ４２２Ａでは、ガラス層ＧＬ１上から半導体基板１の一主面１ａのうちの第１局所とは離れている第２局所に対して第２照射が行われる。このとき、半導体基板１の第１局所が冷却される。ステップ４２３Ａでは、ガラス層ＧＬ１上から第１局所に対して第２照射が行われる。このとき、半導体基板１の第２局所が冷却される。ステップ４２４Ａでは、ガラス層ＧＬ１上から第２局所に対して第２照射が行われる。このとき、半導体基板１の第１局所が冷却される。ステップＳ４２５Ａでは、半導体基板１の全体が冷却される。
また、例えば、３箇所以上の局所に対して順番に第２照射が行われる１サイクルの処理が２回以上繰り返される態様が考えられる。但し、１サイクルにおいて３箇所以上の局所に対して第２照射が行われる順番は、全てのサイクルで同一であっても良いし、サイクル間で異なっていても良い。
より具体的には、例えば、半導体基板１の一主面１ａのうちの相互に離れている第１局所、第２局所および第３局所に対して、この順番で第２照射が行われる１サイクルの処理が、２回以上繰り返される態様が考えられる。また、第１局所、第２局所および第３局所に対して、相互に異なる順番で第２照射が行われる２回以上のサイクルの処理が行われる態様が考えられる。この場合、例えば、１番目のサイクルの処理では、第１局所、第２局所および第３局所に、この順番で第２照射が行われ、２番目のサイクルの処理では、第１局所、第３局所および第２局所に、この順番で第２照射が行われる態様が考えられる。例えば、図２８で示されるように、ステップＳ４２において、ステップＳ４２１Ｂ〜Ｓ４２７Ｂの処理が行われれば良い。ステップ４２１Ｂでは、ガラス層ＧＬ１上から第１局所に対して第２照射が行われる。ステップ４２２Ｂでは、ガラス層ＧＬ１上から第２局所に対して第２照射が行われる。このとき、半導体基板１の第１局所が冷却される。ステップ４２３Ｂでは、ガラス層ＧＬ１上から第３局所に対して第２照射が行われる。このとき、半導体基板１の第１局所および第２局所が冷却される。ステップ４２４Ｂでは、ガラス層ＧＬ１上から第１局所に対して第２照射が行われる。このとき、半導体基板１の第２局所および第３局所が冷却される。ステップ４２５Ｂでは、ガラス層ＧＬ１上から第３局所に対して第２照射が行われる。このとき、半導体基板１の第１局所および第２局所が冷却される。ステップ４２６Ｂでは、ガラス層ＧＬ１上から第２局所に対して第２照射が行われる。このとき、半導体基板１の第１局所および第３局所が冷却される。ステップＳ４２７Ｂでは、半導体基板１の全体が冷却される。
なお、上記一実施形態および各種変形例をそれぞれ構成する全部または一部を、適宜、矛盾しない範囲で組み合わせ可能であることは、言うまでもない。
１，１Ａ，１Ｂ 半導体基板
１ａ，１０ａ 第１主面
１ｂ，１０ｂ 第２主面
１ｅ 残余の領域
１Ｈｎ 第１濃度領域
１Ｈｐ 第２濃度領域
１Ｌｎ 第３濃度領域
１Ｌｐ 第４濃度領域
１ｍ，１ｍＡ，１ｍＢ アライメント基準部
１ｎ 第１半導体領域
１ｐ 第２半導体領域
２ 反射防止膜
４ 第１電極
４ａ 第２線状部
４ｂ 第１線状部
４ｃ 第３線状部
５ 第２電極
１０，１０Ａ，１０Ｂ 太陽電池素子
１００ 太陽電池モジュール
ＧＬ１ ガラス層

Claims (13)

  1. 一主面側の表層部に、一導電型のドーパント濃度が第１濃度である第１濃度領域および前記一導電型のドーパント濃度が前記第１濃度領域よりも高い、該第１濃度領域以外の第２濃度領域を有する半導体基板と、
    前記一主面の前記第１濃度領域上に配された反射防止膜と、
    前記一主面の前記第２濃度領域上に配された電極とを備え、
    前記半導体基板の前記表層部には、相互に離れている２箇所以上のアライメント基準部を有しており、
    該２箇所以上のアライメント基準部における前記一主面の第１表面粗さは、前記アライメント基準部以外における前記一主面の第２表面粗さよりも大きい、太陽電池素子。
  2. 前記２箇所以上のアライメント基準部におけるそれぞれの前記表層部の空隙率は、前記アライメント基準部以外における前記表層部の空隙率よりも大きい、請求項１に記載の太陽電池素子。
  3. 前記２箇所以上のアライメント基準部は、複数の粒状部が集合している集合部を有している、請求項１または請求項２に記載の太陽電池素子。
  4. 前記２箇所以上のアライメント基準部における前記一主面上にそれぞれ前記反射防止膜が配されているとともに、該反射防止膜の厚さは、前記アライメント基準部以外における前記一主面上に配されている前記反射防止膜の厚さよりも薄い、請求項１から請求項３の何れか１つの請求項に記載の太陽電池素子。
  5. 前記２箇所以上のアライメント基準部のうちの１箇所以上の該アライメント基準部は、前記一主面の前記第２濃度領域上に位置している、請求項１から請求項４の何れか１つの請求項に記載の太陽電池素子。
  6. 前記２箇所以上のアライメント基準部のうちの１箇所以上の該アライメント基準部は、前記一主面の前記第１濃度領域上に位置している、請求項１から請求項４の何れか１つの請求項に記載の太陽電池素子。
  7. 前記電極は、第１方向に延在する複数の第１線状部と、前記第１方向とは異なる第２方向に延在し且つ前記複数の第１線状部に交差する第２線状部とを含み、
    該第２線状部の幅は、前記複数の第１線状部の幅よりも広く、
    前記２箇所以上のアライメント基準部のうちの１箇所以上の該アライメント基準部は、前記一主面において、前記第２線状部から前記第２方向に仮想的に延ばした延長線上の領域に位置している、請求項１から請求項６の何れか１つの請求項に記載の太陽電池素子。
  8. 前記アライメント基準部における前記表層部の第１酸素濃度は、前記アライメント基準部以外における前記表層部の第２酸素濃度よりも高い、請求項１から請求項７の何れか１つの請求項に記載の太陽電池素子。
  9. 半導体基板を準備する準備工程と、
    前記半導体基板の一主面上に、一導電型のドーパントを含むガラス層を形成する形成工程と、
    前記一主面上に前記ガラス層が配されている前記半導体基板を加熱することで、前記半導体基板の前記一主面側の表層部に前記ドーパントを拡散させて、ドーパント濃度が第１濃度である第１濃度領域およびドーパント濃度が前記第１濃度よりも高い第２濃度である第２濃度領域を含む一導電型の半導体領域を形成する熱拡散工程と、
    前記ガラス層上から前記半導体基板を局所的に加熱することで、前記半導体基板の前記一主面側のうちの相互に離れている２箇所以上の表層部の表面を粗らして、それぞれをアライメント基準部とする粗面化工程とを有する太陽電池素子の製造方法。
  10. 前記熱拡散工程において、前記ガラス層上から前記半導体基板の一部の領域にレーザービームを照射する第１照射を行なうことによって該一部の領域を加熱して前記第２濃度領域を形成し、
    前記粗面化工程において、前記ガラス層上から前記半導体基板に、前記第１照射よりも多い回数のレーザービームを照射する第２照射を行なうことによって、前記半導体基板を局所的に加熱して前記アライメント基準部を形成する、請求項９に記載の太陽電池素子の製造方法。
  11. 前記粗面化工程において、前記第２照射を複数回行ない、複数回の前記第２照射の間に前記半導体基板を冷却する、請求項１０に記載の太陽電池素子の製造方法。
  12. 前記粗面化工程において、前記半導体基板の前記一主面側のうちの相互に離れている２箇所以上の局所に、順番に前記第２照射を行なう処理を、少なくとも２回以上繰り返す、請求項１１に記載の太陽電池素子の製造方法。
  13. 前記粗面化工程において、前記第２照射にトップハット型の強度分布を有する前記レーザービームを用いる、請求項１０から請求項１２の何れか１つの請求項に記載の太陽電池素子の製造方法。
JP2013037050A 2012-02-28 2013-02-27 太陽電池素子および太陽電池素子の製造方法 Pending JP2013211541A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013037050A JP2013211541A (ja) 2012-02-28 2013-02-27 太陽電池素子および太陽電池素子の製造方法
US13/780,736 US20130240028A1 (en) 2012-02-28 2013-02-28 Method of manufacturing solar cell element and solar cell element

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012041857 2012-02-28
JP2012041857 2012-02-28
JP2013037050A JP2013211541A (ja) 2012-02-28 2013-02-27 太陽電池素子および太陽電池素子の製造方法

Publications (1)

Publication Number Publication Date
JP2013211541A true JP2013211541A (ja) 2013-10-10

Family

ID=49156533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013037050A Pending JP2013211541A (ja) 2012-02-28 2013-02-27 太陽電池素子および太陽電池素子の製造方法

Country Status (2)

Country Link
US (1) US20130240028A1 (ja)
JP (1) JP2013211541A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014157957A (ja) * 2013-02-18 2014-08-28 Mitsubishi Electric Corp 半導体装置
CN109463019B (zh) * 2016-06-13 2022-06-24 信越化学工业株式会社 太阳能电池及其制作方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5984515A (ja) * 1982-11-08 1984-05-16 Toshiba Corp レ−ザ光による半導体基板へのマ−キング方法
JPH11260675A (ja) * 1998-03-11 1999-09-24 Komatsu Ltd 半導体ウエハのレーザマーキング方法
JP2000252176A (ja) * 1999-02-25 2000-09-14 Komatsu Ltd 半導体ダイ
JP2004107150A (ja) * 2002-09-19 2004-04-08 Satasu:Kk ガラスマーキング方法
JP2006203047A (ja) * 2005-01-21 2006-08-03 Hitachi Displays Ltd 表示装置の製造方法
JP2008311291A (ja) * 2007-06-12 2008-12-25 Sharp Corp 太陽電池の製造方法
WO2010068331A1 (en) * 2008-12-10 2010-06-17 Applied Materials, Inc. Enhanced vision system for screen printing pattern alignment
JP2011023690A (ja) * 2009-07-20 2011-02-03 E-Ton Solar Tech Co Ltd 選択エミッタ構造の電極パターンのアラインメント方法
US20110244626A1 (en) * 2010-03-30 2011-10-06 Po-Sheng Huang Method of forming solar cell

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2766576B2 (ja) * 1992-01-28 1998-06-18 三菱電機株式会社 アライメント方法
US6084175A (en) * 1993-05-20 2000-07-04 Amoco/Enron Solar Front contact trenches for polycrystalline photovoltaic devices and semi-conductor devices with buried contacts
US7390689B2 (en) * 2001-05-25 2008-06-24 President And Fellows Of Harvard College Systems and methods for light absorption and field emission using microstructured silicon
JP4186725B2 (ja) * 2003-06-24 2008-11-26 トヨタ自動車株式会社 光電変換素子
WO2007059577A1 (en) * 2005-11-24 2007-05-31 Newsouth Innovations Pty Limited Metallisation method for thin-film semiconductor structures
KR100718881B1 (ko) * 2005-12-28 2007-05-17 (주)실리콘화일 이미지센서용 포토다이오드 및 그 제조 방법
DE502007001732D1 (de) * 2006-02-28 2009-11-26 Q Cells Ag Solarzellenmarkierverfahren und solarzelle
EP1892767A1 (en) * 2006-08-22 2008-02-27 BP Solar Espana, S.A. Unipersonal Photovoltaic cell and production thereof
TW201246559A (en) * 2011-05-12 2012-11-16 Topcell Solar Internat Co Ltd Manufacturing method of electrode of solar cell and manufacturing apparatus thereof
WO2013015173A1 (ja) * 2011-07-25 2013-01-31 日立化成工業株式会社 太陽電池基板、太陽電池基板の製造方法、太陽電池素子及び太陽電池

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5984515A (ja) * 1982-11-08 1984-05-16 Toshiba Corp レ−ザ光による半導体基板へのマ−キング方法
JPH11260675A (ja) * 1998-03-11 1999-09-24 Komatsu Ltd 半導体ウエハのレーザマーキング方法
JP2000252176A (ja) * 1999-02-25 2000-09-14 Komatsu Ltd 半導体ダイ
JP2004107150A (ja) * 2002-09-19 2004-04-08 Satasu:Kk ガラスマーキング方法
JP2006203047A (ja) * 2005-01-21 2006-08-03 Hitachi Displays Ltd 表示装置の製造方法
JP2008311291A (ja) * 2007-06-12 2008-12-25 Sharp Corp 太陽電池の製造方法
WO2010068331A1 (en) * 2008-12-10 2010-06-17 Applied Materials, Inc. Enhanced vision system for screen printing pattern alignment
JP2012514851A (ja) * 2008-12-10 2012-06-28 アプライド マテリアルズ インコーポレイテッド スクリーン印刷パターンの位置合せのための強化された視覚システム
JP2011023690A (ja) * 2009-07-20 2011-02-03 E-Ton Solar Tech Co Ltd 選択エミッタ構造の電極パターンのアラインメント方法
US20110244626A1 (en) * 2010-03-30 2011-10-06 Po-Sheng Huang Method of forming solar cell

Also Published As

Publication number Publication date
US20130240028A1 (en) 2013-09-19

Similar Documents

Publication Publication Date Title
US10868210B2 (en) Solar cell and method of manufacturing the same
US9431563B2 (en) Solar cell element and method for manufacturing solar cell element
US20140106551A1 (en) Back contact solar cells with effective and efficient designs and corresponding patterning processes
US20110000532A1 (en) Solar Cell Device and Method of Manufacturing Solar Cell Device
US20150017747A1 (en) Method for forming a solar cell with a selective emitter
JP6525583B2 (ja) 太陽電池素子および太陽電池モジュール
JP6482692B2 (ja) 太陽電池素子
US20110197965A1 (en) Solar cells and method of manufacturing thereof
US20140256068A1 (en) Adjustable laser patterning process to form through-holes in a passivation layer for solar cell fabrication
WO2011132707A1 (ja) 太陽電池素子およびそれを用いた太陽電池モジュール
JP2013048126A (ja) 光起電力装置およびその製造方法
JP5430773B2 (ja) 光起電力装置およびその製造方法
US20130014819A1 (en) Method for doping a semiconductor substrate, and solar cell having two-stage doping
JP6807462B2 (ja) 太陽電池素子および太陽電池モジュール
JP2010251343A (ja) 太陽電池およびその製造方法
JP2013211541A (ja) 太陽電池素子および太陽電池素子の製造方法
JP5344872B2 (ja) 光起電力装置
JP2014007188A (ja) 太陽電池の製造方法
WO2013051323A1 (ja) 太陽電池素子およびその製造方法
WO2010150606A1 (ja) 光起電力装置およびその製造方法
CN203150568U (zh) 太阳能电池元件
JP2011146678A (ja) 太陽電池素子の製造方法
US20170005212A1 (en) Solar cell with optimized local rear-contacts
JP2007266328A (ja) 光電変換素子、およびそれから構成される光電変換モジュール
WO2015083259A1 (ja) 太陽電池セルの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150515

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161226

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170404