JP2013201580A - Ask信号発生器 - Google Patents

Ask信号発生器 Download PDF

Info

Publication number
JP2013201580A
JP2013201580A JP2012068330A JP2012068330A JP2013201580A JP 2013201580 A JP2013201580 A JP 2013201580A JP 2012068330 A JP2012068330 A JP 2012068330A JP 2012068330 A JP2012068330 A JP 2012068330A JP 2013201580 A JP2013201580 A JP 2013201580A
Authority
JP
Japan
Prior art keywords
signal
differential oscillator
output
transistor
transmission line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012068330A
Other languages
English (en)
Other versions
JP5881492B2 (ja
Inventor
Ryuichi Fujimoto
竜一 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012068330A priority Critical patent/JP5881492B2/ja
Priority to US13/780,290 priority patent/US8948307B2/en
Publication of JP2013201580A publication Critical patent/JP2013201580A/ja
Application granted granted Critical
Publication of JP5881492B2 publication Critical patent/JP5881492B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/02Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/04Modulator circuits; Transmitter circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Transmitters (AREA)

Abstract

【課題】オン・オフ比を向上することが可能なASK信号発生器を提供する。
【解決手段】差動発振器10は、第1の信号と第1の信号と逆位相の第2の信号を発振し、第1の信号を第1の出力端10aから出力し、第2の信号を第2の出力端10bから出力する。第1の変調器11は、差動発振器10の第1の出力端10aに接続され、常時オフ状態とされている。第2の変調器15は、差動発振器10の第2の出力端10bに接続され、変調信号によりオン又はオフとされる。第1の伝送線路14は、差動発振器10の発振周波数の1/4波長の長さを有する。第2の伝送線路18は、差動発振器10の発振周波数の1/4波長の長さを有し、出力端が第1の伝送路14の出力端に接続されている。インピーダンス調整回路19は、第1、第2の伝送線路14、18の出力端に接続され、変調信号により第2の変調器15とともに動作される。
【選択図】 図1

Description

本発明の実施形態は、例えば狭域通信に適用される振幅偏移変調(Amplitude Shift Keying : ASK)の信号発生器に関する。
ASK信号発生器は、正弦波の振幅が大きい場合をオン、正弦波の振幅が非常に小さい場合をオフとしている。オフにおいて、正弦波の振幅がゼロの状態を理想とするが、実際にはリークにより正弦波の振幅が出力される。そのため、ASK信号の品質を表す指標の一つとして、オン・オフのASK変調出力振幅の比(オン・オフ比)がある。受信機でASK信号を正しく復調するためには、例えば15dB程度のオン・オフ比を実現する必要がある。
一般的なASK信号発生器において、オン・オフ比はASK変調器の挿入損失とトレードオフの関係にあり、ASK信号発生器を設計する場合、オン・オフ比と挿入損失の2つの特性が所望の仕様を満たすような最適設計が行われる。
さらに、ASK信号発生器で扱う信号電力が大きくなると、ASK変調器が大きな入力信号により非線形動作し、オン時の出力電力が低下するとともにオフ時のリーク電力が増大し、オン・オフ比を劣化させる。ASK変調器への入力電力が十分小さい場合は目標であるオン・オフ比を達成しているが、入力信号が増大するに従ってオン・オフ比が劣化し、目標仕様を満たせなくなる。
特開2000−49874号公報 特開平11−313116号公報 特開2004−208135号公報
本実施形態は、オン・オフ比を向上することが可能なASK信号発生器を提供しようとするものである。
本実施形態のASK信号発生器は、第1、第2の出力端を有し、第1の信号と前記第1の信号と逆位相の第2の信号を発振し、前記第1の信号を前記第1の出力端から出力し、前記第2の信号を前記第2の出力端から出力する差動発振器と、前記差動発振器の前記第1の出力端に接続され、常時オフ状態とされた第1の変調器と、前記差動発振器の前記第2の出力端に接続され、変調信号によりオン又はオフとされる第2の変調器と、前記差動発振器の第1の出力端に接続され、前記差動発振器の発振周波数の1/4波長の長さを有する第1の伝送線路と、前記差動発振器の第2の出力端に接続され、前記差動発振器の発振周波数の1/4波長の長さを有し、出力端が前記第1の伝送線路の出力端に接続された第2の伝送線路と、前記第1、第2の伝送線路の出力端に接続され、前記変調信号により前記第2の変調器とともに動作されるインピーダンス調整回路とを具備することを特徴とする。
第1の実施形態に係るASK信号発生器の構成を示す図。 図2(a)(b)は、図1に示すASK信号発生器の動作を説明するために示す図。 第2の実施形態に係るASK信号発生器の構成を示す図。
以下、図面を参照して本実施形態について説明する。図面において、同一部分には同一の参照符号を付す。また、重複する説明は、必要に応じて行う。
<第1の実施形態>
図1は、第1の実施形態に係るASK信号発生器1の構成を示している。
このASK信号発生器1において、発振器10は例えば差動発振器であり、搬送波としての第1の信号と第1の信号と逆位相の第2の信号を発振する。この発振器10は例えば60〜120GHzの正弦波信号を発振しており、図1に破線で示すように例えばバッファ10c、10dを介して出力インピーダンスが例えば50Ωに設定されている。
発振器10の第1の信号を出力する第1の出力端10aには、第1のASK変調器11が並列に接続されている。すなわち、第1のASK変調器11は、発振器10の第1の出力端子10aと接地間に並列に接続された例えばnチャネルMOSトランジスタにより構成された第1のトランジスタ12を有している。具体的には、第1のトランジスタ12のドレインは、第1の出力端子10aに接続され、ソースは接地され、ゲートにはハイレベル信号が印加されている。このため、第1のトランジスタ12は常時オンしている。
このように、トランジスタがオンし、変調出力信号が出ない状態を変調器がオフしているという。また、トランジスタがオフし、変調信号出力信号が出る状態を変調器がオンしているという。
さらに、発振器10の第1の出力端10aは、第1の伝送線路14を介して出力端子20に接続されている。第1の伝送線路14は発振器10の発信周期λの1/4波長の配線長を有する所謂λ/4の伝送線路である。
一方、発振器10の第2の信号を出力する第2の出力端10bには、第2のASK変調器15が並列に接続されている。第2のASK変調器15は、発振器10の第2の出力端子10bと接地間に並列に接続された、例えばnチャンネルMOSトランジスタにより構成された第2のトランジスタ15を有している。第2のトランジスタ15のドレインは第2の出力端10bに接続され、ソースは接地され、ゲートには図示せぬ信号処理から供給される変調信号としてのデジタル信号DSが入力されている。このため、第2のトランジスタ15は、デジタル信号DSに基づきオン・オフされる。
さらに、発振器10の第2の出力端10bは、第2の伝送線路18を介して出力端子20に接続されている。第2の伝送線路18は、第1の伝送線路14と同様λ/4の伝送線路である。
前記出力端子20と接地間には、インピーダンス調整回路を構成する第3のトランジスタ19が接続されている。この第3のトランジスタ19は、例えばnチャンネルMOSトンランジスタにより構成されている。この第3のトランジスタ19のゲートには前記デジタル信号DSが供給されている。このため、第3のトランジスタ19は、第2のトランジスタ16と共にオン・オフされる。
上記構成において、図2(a)、(b)を参照してASK信号発生器1の動作について説明する。
前述したように、第1のトランジスタ12は常時オン状態とされている。図2(a)、(b)において、符号Z12、Z16、Z19は、それぞれ第1乃至第3のトランジスタ12のオン時のインピーダンスを示している。図2(a)はASK変調器15がオンの場合を示し、図2(b)はASK変調器15がオフの場合は示している。
図2(a)に示す第1のASK変調器11おいて、発振器10からの信号の殆どは、第1のトランジスタ12を介してグランドに流れ込み、小さいリーク信号が出力される。このとき、第2のトランジスタ16、及び第3のトランジスタ19はオフであるため、発振器10からの信号は、第2の伝送線路18を通って出力端子20へ出力され、第1のASK変調器11から出力される小さいリーク信号と加算される。
第1のASK変調器11から出力される小さいリーク信号と第2のASK変調器15から出力される信号は逆位相である。そのため、第2のASK変調器15から出力される信号は、第1のASK変調器11から出力される小さいリーク信号によって、若干振幅が小さくなるが、問題ないレベルの信号が出力端子20に出力される。
ここで、出力インピーダンスに関して、第1のASK変調器11の出力はショート、すなわち、非常に小さいインピーダンスとなるが、第1の伝送線路14を介してオープンとなる。一方、第2のASK変調器15の出力インピーダンスは、発振器10の出力インピーダンスとしての50Ωである。このため、ASK信号発生器1全体の出力インピーダンスは50Ωとなる。
次に、図2(b)を参照して第2のASK変調器15がオフの場合の動作について説明する。
この場合、第1のASK変調器11と第2のASK変調器15は共にオフとなる。このため、両者の出力信号は互いに逆位相の小さなリーク信号となる。これら互いに逆位相のリーク信号が加算される。したがって、出力端子20において、2つのリーク信号はキャンセルされ、信号は出力されない。
このとき、出力インピーダンスは、第1のASK変調器11と第2のASK変調器15の出力はそれぞれショートとなるが、1/4波長の第1、第2の伝送線路14、18を介してオープンに変換される。ここで、第3のトランジスタ19のオン時のインピーダンス19aが50Ωとなるように調整しておけば、ASK信号発生器1全体の出力インピーダンスは50Ωとなる。
上記第1の実施形態によれば、差動信号を発生する発振器10の第1の出力端10aに並列に常時オンとされた第1のトランジスタ12を有する第1のASK変調器11を設け、発振器10の第2の出力端10bに、変調信号としてのデジタル信号DSによりオン、オフされる第2のトランジスタ16を有する第2のASK変調器16を並列接続している。このため、第1、第2のASK変調器15、16が共にオフのとき、リーク信号をキャンセルすることが可能となり、オン・オフ比を改善することができる。
また、挿入損失を2dB以下に設定しようとした場合、一般的なASK変調器の場合、オン・オフ比を20dB程度しか実現できない。しかし、本実施形態の場合、オフの時のリークをデバイスのバラツキレベルまで低減できるため、オン・オフ比として例えば50dB以上の値とすることが期待できる。
また、発振器10から大振幅の信号が入力され、第1、第2のASK変調器11、15が非線形動作をしても、信号のリーク量は実際の回路やデバイスの対称性だけで決まるため、リーク信号を低減することができる。したがって、大振幅の信号が入力された時も、良好なオン・オフ比を保つことが可能となる。
例えば無線機において、実用的な通信距離を確保するには、ASK信号発生器の出力電力は+10dBm以上必要である。これに対して、本実施形態は、オフ時のリーク信号をキャンセルするタイプのASK発信器を用いているため、大振幅の信号を入力しても非線形によるオン・オフ比の劣化が起こらない。そのため、十分な出力電力を確保できる。
さらに、本実施形態によれば、ASK変調器がオンのときもオフのときも出力インピーダンスは一定値であるため、出力端子からのノイズの発生を抑制できる。
このように、本実施形態は、挿入損失の低減、オン・オフ比の劣化を抑制でき、動作周波数帯域を向上できる。
<第2の実施形態>
図3は、第2の実施形態に係るASK信号発生器の構成を示すものであり、第1の実施形態と同一部分には同一符号を付している。
第1の実施形態において、第1、第2のトランジスタ12、16はオン状態において理想的にはショートされていることが望ましいが、僅かなインピーダンスを有している。このため、リーク電流が生じている。そこで、第2の実施形態は、第1の実施形態よりリーク電流を一層低減しようとするものである。
図3において、第1のASK変調器11は、1対の第1、第4のトランジスタ12、12aと、第3の伝送線路14aとにより構成されている。第3の伝送線路14aは1/4波長の伝送線路である。第1のトランジスタ12は、発振器10の第1の出力端10aと接地間に並列に接続されている。第3の伝送経路14aの入力端子は発振器10の第1の出力端10aに接続されている。第4のトランジスタ12aは第3の伝送線路14aの出力端と接地間に接続されている。第1、第4のトランジスタ12、12aのゲートにはハイレベル信号(Vdd)が供給されている。このため、1対の第1、第4のトランジスタ12、12aは常時オンしている。
第2のASK変調器15は、一対の第2第5のトランジスタ16、16aと、第4の伝送線路18aとにより構成されている。第4の伝送線路18aは、1/4波長の伝送線路である。第2のトランジスタ16は、発振器10の第2の出力端10bと接地間に接続されている。第4の伝送経路18aの入力端子は、発振器10の第2の出力端10bに接続されている。第5のトランジスタ16aは、第2の伝送線路18aの出力端と接地間に接続されている。第2、第5のトランジスタ16、16aのゲートには、図示せぬ信号処理から変調信号としてのデジタル信号DSが供給されている。このため、第2、第5のトランジスタ16、16aはデジタル信号処理に基づきオン・オフされる。
第2の実施形態において、基本的な動作は第1の実施形態と同様である。
第2の実施形態において、第1のトランジスタ12で発生したリーク信号は、第4のトランジスタ12aにより更に低減される。このため、第1のASK変調器11から出力されるリーク信号は非常に小さくなる。また、第2のASK変調器15も第1のASK変調器11と同様に、第2のトランジスタ16で発生したリーク信号が第5のトランジスタ16aにより更に低減される。このため、第2のASK変調器15から出力されるリーク信号は非常に小さくなる。さらに、第1のASK変調器11から出力されるリーク信号と、第2のASK変調器15から出力されるリーク信号は互いに逆位相であるため、出力端子20において、リーク信号は、ほぼ完全にキャンセルされる。
上記第2の実施形態によれば、第1のASK変調器11に第3の伝送線路14aと第4のトランジスタ12aをさらに設け、第2のASK変調器15に第4の伝送線路18aと第5のトランジスタ16aをさらに設けている。このため、第1のASK変調器11から出力されるリーク信号と、第2のASK変調器15から出力される逆位相のリーク信号を第1の実施形態に比べて大きく低減することが可能となる。したがって、ASK信号発生器1から出力されるリーク信号をほぼ完全にキャンセルすることが可能となる。
その他、本発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
10…発信器、11,15…ASK変調器、12、12a、16、16a、19…トランジスタ、14、14a、18、18a…伝送線路。

Claims (4)

  1. 第1、第2の出力端を有し、第1の信号と前記第1の信号と逆位相の第2の信号を発振し、前記第1の信号を前記第1の出力端から出力し、前記第2の信号を前記第2の出力端から出力する差動発振器と、
    前記差動発振器の前記第1の出力端に接続され、常時オフ状態とされた第1の変調器と、
    前記差動発振器の前記第2の出力端に接続され、変調信号によりオン又はオフとされる第2の変調器と、
    前記差動発振器の第1の出力端に接続され、前記差動発振器の発振周波数の1/4波長の長さを有する第1の伝送路と、
    前記差動発振器の第2の出力端に接続され、前記差動発振器の発振周波数の1/4波長の長さを有し、出力端が前記第1の伝送路の出力端に接続された第2の伝送路と、
    前記第1、第2の伝送路の出力端に接続され、前記変調信号により前記第2の変調器とともに動作されるインピーダンス調整回路と
    を具備することを特徴とするASK信号発生器。
  2. 前記第1の変調器は、前記差動発振器の前記第1の出力端と接地間に接続された常時オン状態とされた第1のトランジスタにより構成され、
    前記第2の変調器は、前記差動発振器の前記第2の出力端と接地間に接続され、前記変調信号によりオン又はオフとされる第2のトランジスタにより構成されることを特徴とする請求項1記載のASK信号発生器。
  3. インピーダンス調整回路は、前記第1、第2の伝送路の出力端と接地間に接続され、前記変調信号によりオン又はオフとされる第3のトランジスタにより構成され、前記第3のトランジスタのオン時のインピーダンスは、前記差動発振器の出力インピーダンスと等しく設定されていることを特徴とする請求項1記載のASK信号発生器。
  4. 前記第1の変調器は、
    前記差動発振器の前記第1の出力端と前記第1のトランジスタの接続ノードと前記第1の伝送路の入力端との間に接続され、前記差動発振器の発振周波数の1/4波長の長さを有する第3の伝送路と、
    前記第3の伝送路と、前記第1の伝送路の接続ノードと接地間に接続され、常時オン状態とされた第4のトランジスタをさらに具備し、
    前記第2の変調器は、
    前記差動発振器の前記第2の出力端と前記第2のトランジスタの接続ノードと前記第2の伝送路の入力端との間に接続され、前記差動発振器の発振周波数の1/4波長の長さを有する第4の伝送路と、
    前記第4の伝送路と、前記第2の伝送路の接続ノードと接地間に接続され、前記変調信号によりオン又はオフとされる第5のトランジスタをさらに具備することを特徴とする請求項1記載のASK信号発生器。
JP2012068330A 2012-03-23 2012-03-23 Ask信号発生器 Expired - Fee Related JP5881492B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012068330A JP5881492B2 (ja) 2012-03-23 2012-03-23 Ask信号発生器
US13/780,290 US8948307B2 (en) 2012-03-23 2013-02-28 Ask signal generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012068330A JP5881492B2 (ja) 2012-03-23 2012-03-23 Ask信号発生器

Publications (2)

Publication Number Publication Date
JP2013201580A true JP2013201580A (ja) 2013-10-03
JP5881492B2 JP5881492B2 (ja) 2016-03-09

Family

ID=49211809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012068330A Expired - Fee Related JP5881492B2 (ja) 2012-03-23 2012-03-23 Ask信号発生器

Country Status (2)

Country Link
US (1) US8948307B2 (ja)
JP (1) JP5881492B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101490999B1 (ko) * 2013-08-12 2015-02-09 한국과학기술원 다중대역 주파수와 진폭을 동시에 변조하는 스핀트로닉스 무선통신 시스템
US11863360B2 (en) * 2022-01-25 2024-01-02 Texas Instruments Incorporated Methods and apparatus to reduce variations for on-off keying transmissions

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000049874A (ja) * 1998-07-30 2000-02-18 Nec Corp Ask変調装置及びask変調方法
JP2000307664A (ja) * 1999-02-17 2000-11-02 Matsushita Electric Ind Co Ltd Ask変調器およびそれを用いたetc用無線ユニット
JP2004208135A (ja) * 2002-12-26 2004-07-22 Renesas Technology Corp Ask変調器及びそれを用いた通信装置
JP3848814B2 (ja) * 2000-05-12 2006-11-22 三菱電機株式会社 Ask変調器
JP2008252833A (ja) * 2007-03-30 2008-10-16 Sharp Corp Ask変調回路および送信装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11313116A (ja) 1998-04-27 1999-11-09 Mitsubishi Electric Corp 通信装置
US6853690B1 (en) * 1999-04-16 2005-02-08 Parkervision, Inc. Method, system and apparatus for balanced frequency up-conversion of a baseband signal and 4-phase receiver and transceiver embodiments
JP4423157B2 (ja) * 2004-10-06 2010-03-03 キヤノン株式会社 電力線通信装置およびその制御方法
WO2012112618A1 (en) * 2011-02-14 2012-08-23 The Regents Of The University Of California Multi-band interconnect for inter-chip and intra-chip communications

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000049874A (ja) * 1998-07-30 2000-02-18 Nec Corp Ask変調装置及びask変調方法
JP2000307664A (ja) * 1999-02-17 2000-11-02 Matsushita Electric Ind Co Ltd Ask変調器およびそれを用いたetc用無線ユニット
JP3848814B2 (ja) * 2000-05-12 2006-11-22 三菱電機株式会社 Ask変調器
JP2004208135A (ja) * 2002-12-26 2004-07-22 Renesas Technology Corp Ask変調器及びそれを用いた通信装置
JP2008252833A (ja) * 2007-03-30 2008-10-16 Sharp Corp Ask変調回路および送信装置

Also Published As

Publication number Publication date
US20130251067A1 (en) 2013-09-26
US8948307B2 (en) 2015-02-03
JP5881492B2 (ja) 2016-03-09

Similar Documents

Publication Publication Date Title
US8681894B2 (en) Digital affine transformation modulated power amplifier for wireless communications
KR102492442B1 (ko) 단일 트랜지스터를 사용하여 lo 누설 및 이미지 제거를 검출하는 방법 및 장치
JP2011151787A (ja) 分布ドハティ電力増幅器
US7528652B2 (en) Amplifying device and radio communication circuit
KR20150044538A (ko) Ook 변조를 위한 인터페이스 장치 및 이를 이용한 송신기
JP5881492B2 (ja) Ask信号発生器
JP4310476B2 (ja) 変調増幅回路
JP5016506B2 (ja) 電力増幅装置および通信装置
JP6078133B1 (ja) 分布型回路
WO2017163952A1 (ja) 変調器、及び、変調方法
KR101952875B1 (ko) 전력 증폭기 및 이를 포함하는 집적회로
JP2016127452A (ja) 位相変換装置
US20140347117A1 (en) Impedance transformer for use with a quadrature passive cmos mixer
JP4173488B2 (ja) フィルタ回路及び周波数逓倍器
JP2020512774A (ja) 線形性強化ミキサ
JP5553927B2 (ja) 半導体装置及び無線通信機
Moradi et al. A new FSK-based transmitter dedicated for low-power wireless medical transceivers
US8396435B2 (en) Adder, and power combiner, quadrature modulator, quadrature demodulator, power amplifier, transmitter and wireless communicator using same
WO2015186569A1 (ja) 電力増幅装置
JP2011223514A (ja) ローカル周波数信号切替回路
JP2017059946A (ja) ミキサ回路及び無線通信装置
WO2011004419A1 (ja) 方向性結合器
JP6355999B2 (ja) 高周波発振器
JP6193066B2 (ja) レーダ装置の受信モジュール
JP2020109912A (ja) 周波数混合器

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20131018

RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20131129

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150929

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160202

R151 Written notification of patent or utility model registration

Ref document number: 5881492

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees