JP3848814B2 - Ask変調器 - Google Patents
Ask変調器 Download PDFInfo
- Publication number
- JP3848814B2 JP3848814B2 JP2000139957A JP2000139957A JP3848814B2 JP 3848814 B2 JP3848814 B2 JP 3848814B2 JP 2000139957 A JP2000139957 A JP 2000139957A JP 2000139957 A JP2000139957 A JP 2000139957A JP 3848814 B2 JP3848814 B2 JP 3848814B2
- Authority
- JP
- Japan
- Prior art keywords
- ask
- carrier
- circuit
- modulation
- modulated wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の属する技術分野】
この発明は、ASK(Amplitude Shift Keying)変調方式で通信を行う機器に用いられるASK変調器に関するものである。
【0002】
【従来の技術】
図5は、例えば電子情報通信学会技術研究報告「Vol.98 No.518(1999年1月21日発行)のpp47〜50」に示された従来のASK変調器の回路構成図である。
図5において、1はキャリア入力端子、2はベースバンド信号入力端子、3はASK被変調波出力端子、4はキャリア入力端子1から入力されたキャリアをインピーダンス変換する整合回路、6はASK被変調波をインピーダンス変換する整合回路、7は、第1ゲート13に整合回路4が接続され、第2ゲート14にベースバンド信号入力端子2が接続され、ドレイン15には整合回路6が接続され、ソース16が接地されたデュアルゲートFETである。9はASK変調回路として機能するデュアルゲートFETを安定な状態で動作させる安定化回路で、デュアルゲートFET7の第1ゲート13とドレイン15に接続される。
【0003】
次に動作について説明する。
キャリア入力端子1から入力されたキャリアは、整合回路4にてインピーダンス変換されて、入力されたキャリアのデュアルゲートFET7による反射を防いで、そのデュアルゲートFET7の第1ゲート13に入力される。
【0004】
ここで、デュアルゲートFET7は、第1ゲート13および第2ゲート14から入力された電圧に応じてドレイン15からソース16に流れる電流を制御するものであり、デュアルゲートFET7は、整合回路4を通じたキャリアを第1ゲート13に入力すると共に、ベースバンド信号入力端子2からのベースバンド信号を第2ゲート14に入力し、キャリアをベースバンド信号で制御することによりASK変調を行う。ASK被変調波はドレイン15を通じて出力され、整合回路6にてインピーダンス変換され被変調波出力端子3から出力される。
【0005】
また、デュアルゲートFET7の第1ゲート13とドレイン15との間に安定化回路9を接続することで、デュアルゲートFET7のドレイン15からASK被変調出力が、第1ゲート13へ帰還がかかり変調回路を安定な状態で動作させることができる。
【0006】
【発明が解決しようとする課題】
従来のASK変調器は以上のように構成され、デュアルゲートFET7によって変調を行っているので、デュアルゲートFET7のばらつきによってはキャリア遮断時に十分なアイソレーションが取れずに、ASK被変調波が十分大きい変調度を得られないという問題点があった。
また、必要以上に高い変調度が得られたASK被変調波は、復調時のオフレベルの時間が短くなってしまうため、検波しにくくエラーレートが上がる、または全く検波できないという問題があった。
【0007】
この発明は上記のような問題点を解決するためになされたもので、ASK被変調波の変調度を十分大きくすることができるASK変調器を得ることを目的とする。
また、FETのばらつきにより必要以上にASK被変調波が高い変調度を得ることを抑制し、適した変調度となるASK変調器を得ることを目的とする。
【0008】
【課題を解決するための手段】
この発明に係るASK変調器は、キャリア信号に対して整合回路を備え、かつFETを多段接続構成としたASK変調器において、初段のFETに入力されるキャリアを取り出す手段と、取り出したキャリアの電力レベルを調整する手段と、電力レベルを調整したキャリアを最終段のFET出力に結合させる手段とを備えたものである。
【0011】
【発明の実施の形態】
以下、この発明の各実施の形態について図面を参照して説明する。
実施の形態1.
図1は、この発明の実施の形態1による2段接続構成のASK変調器を示す回路構成図である。
図1において、1はキャリア入力端子、2はベースバンド信号入力端子、3は被変調波出力端子、4はキャリア入力端子1から入力されたキャリアをインピーダンス変換する整合回路、5は初段ASK被変調回路と第2段ASK変調回路との段間整合回路、6はASK被変調波をインピーダンス変換する整合回路、7は、第1ゲート13に整合回路4が接続され、第2ゲート14にベースバンド信号入力端子2が接続され、ドレイン15には段間整合回路5が接続され、ソース16が接地された初段ASK被変調回路として機能するデュアルゲートFETである。8は、第1ゲート17に段間整合回路5が接続され、第2ゲート18にベースバンド信号入力端子2が接続され、ドレイン19には整合回路6が接続され、ソース20が接地された第2段ASK変調回路として機能するデュアルゲートFETである。
【0012】
次に動作について説明する。
キャリア入力端子1に入力されたキャリアは、整合回路4にてインピーダンス変換されて、入力されたキャリアのデュアルゲートFET7による反射を防いで、そのデュアルゲートFET7の第1ゲート13に入力される。
【0013】
ここで、デュアルゲートFET7は、第1ゲート13および第2ゲート14から入力された電圧に応じてドレイン15からソース16に流れる電流を制御するものであり、デュアルゲートFET7は、整合回路4を通じたキャリアを第1ゲート13に入力すると共に、ベースバンド信号入力端子2からのベースバンド信号を第2ゲート14に入力し、キャリアをベースバンド信号で制御することによりASK変調を行い、ASK被変調波をドレイン15を通じて出力する。
【0014】
デュアルゲートFET7のドレイン15から出力されたASK被変調波は、段間整合回路5にてインピーダンス変換されて、デュアルゲートFET8による反射を防いで、そのデュアルゲートFET8の第1ゲート17に入力される。デュアルゲートFET8は、段間整合回路5を通じたASK被変調波を第1ゲート17に入力すると共に、ベースバンド信号入力端子2からのベースバンド信号を第2ゲート18に入力し、ASK変調を行い、ASK被変調波をドレイン19を通じて出力する。ASK被変調波は、整合回路6にてインピーダンス変換され、被変調波出力端子3から出力される。
【0015】
即ち、上記実施の形態1では、デュアルゲートFETの第1ゲートに整合回路を通じたキャリアを入力し第2ゲートにベースバンド信号を入力し、ASK被変調波をドレインから出力し、整合回路を通じてインピーダンス変換し被変調波出力端子から出力するASK変調回路を多段接続構成とすることで、高い変調度のASK被変調波を得ることができる。
【0016】
以上のように、この実施の形態1によれば、初段ASK変調回路として機能するデュアルゲートFET7でASK変調されたASK被変調波を、第2段変調回路として機能するデュアルゲートFET8の入力とし、第2段ASK変調回路で更にASK変調を行うことにより、キャリア遮断時に十分なアイソレーションをとるようにしているので、1段構成のASK変調器よりも大きな変調度のASK被変調波を得ることができる。
【0017】
実施の形態2.
図2は、この発明の実施の形態2による2段接続構成のASK変調器を示す回路構成図である。
図2において、図1に示す実施の形態1と同一部分は同一符号を付してその説明は省略する。新たな符号として、9は、変調回路を安定な状態で動作させる安定化回路であり、デュアルゲートFET7の第1ゲート13とドレイン15に接続される。10は、変調回路を安定な状態で動作させる安定化回路であり、デュアルゲートFET8の第1ゲート17とドレイン19に接続される。
【0018】
次に動作について説明する。
図2に示す回路構成では、実施の形態1と同様な動作及び効果を得ると共に、安定化回路9、10を接続することでデュアルゲートFET7、8のドレイン15、19からASK被変調出力が、それぞれ第1ゲート13、17へ帰還がかかり変調回路を安定な状態で動作させることができる。
【0019】
従って、この実施の形態2によれば、安定動作のASK変調回路を2段にすることにより、十分な変調度が得られる。
【0020】
実施の形態3.
次に、変調回路に用いるFETのばらつきにより必要以上の変調度が得られてしまうような場合に、適当な変調度のASK被変調波が得られるような実施の形態を示す。
図3は、この発明の実施の形態3による2段接続構成のASK変調器を示す回路構成図である。
図3において、図2に示す実施の形態2と同一部分は同一符号を付してその説明は省略する。新たな符号として、11と12は、キャリア入力端子1と被変調波出力端子3の間に接続された、直流成分を遮断するためのコンデンサーと該コンデンサー11に直列接続された抵抗である。
【0021】
次に動作について説明する。
コンデンサー11は、キャリア入力端子1と被変調波出力端子3を直流的に分離する。キャリア入力端子1から入力されたキャリアの一部が、コンデンサ11と抵抗12を通じて被変調波出力端子3へ常に漏洩している。
なお、その他の変調回路の動作は、実施の形態2と同一であるため説明を省略する。
【0022】
すなわち、この実施の形態3では、デュアルゲートFETの第1ゲートに整合回路を通じたキャリアを入力し第2ゲートにベースバンド信号を入力し、ASK被変調波をドレインから出力し、整合回路を通じてインピーダンス変換し被変調波出力端子から出力するASK変調器を多段接続構成とし、初段ASK変調器のキャリアの一部を抵抗12を通じて最終段ASK変調器の出力に漏洩させ、デュアルゲートFETのキャリア遮断時の出力信号レベルを一定とすることにより、適当な変調度のASK被変調波を得るものである。
【0023】
従って、この実施の形態3によれば、被変調波出力端子3にキャリアの一部を常に漏洩させているため、ばらつきによりキャリア遮断時のアイソレーションが高すぎてしまうようなFETでも、キャリア遮断時の出力信号レベルを一定とすることができ、抵抗値を設定することにより必要以上に大きすぎずに適当な変調度のASK被変調出力を得ることができる。
【0024】
実施の形態4.
図4は、この発明の実施の形態4による2段接続構成のASK変調器を示す回路構成図である。
図4において、図2に示す実施の形態2と同一部分は同一符号を付してその説明は省略する。新たな符号として、11’と12’は、デュアルゲートFET7の第1ゲート13とデュアルゲートFET8のドレイン19の間に接続された、直流成分を遮断するためのコンデンサーと該コンデンサーに直列接続された抵抗である。
【0025】
次に動作について説明する。
キャリア入力端子1から入力され整合回路4を通じたキャリアの一部が、コンデンサ11’と抵抗12’を通じて整合回路6を通りインピーダンス変換されて被変調波出力端子3へ常に漏洩している。
【0026】
従って、この実施の形態4によれば、コンデンサ11’と抵抗12’の直列接続の接続位置を変えても、実施の形態3と同様に、出力にキャリアの一部を常に漏洩させることで、必要以上に大きすぎずに適当な変調度のASK被変調出力を得ることができる。
【0027】
なお、上記実施の形態1から4では、ASK変調回路をデュアルゲートFETで構成した場合について示したが、2つのシングルゲートFETをカスコード接続で構成しても同一の効果が得られる。
【0028】
【発明の効果】
以上のように、この発明によれば、FETを用いてキャリアをベースバンド信号で制御することによりASK被変調波を出力するASK変調回路を多段接続構成とすることで、ASK変調器を一段で構成するのに比べ、キャリア遮断時のアイソレーションが高く大きい変調度のASK被変調波を得る効果がある。
【0029】
また、多段接続された各FETに、ASK被変調波出力をキャリアが入力されるゲートに帰還させる安定化回路をそれぞれ備えることで、ASK変調回路を安定な状態で動作させることができる。
【0030】
さらに、入力されるキャリアの一部を出力側に常に漏洩させる漏洩手段を備えることで、キャリア遮断時の通過損失を一定とするので、FETのばらつきによるキャリア遮断時のアイソレーションが高すぎることがなく、必要以上の変調度を得ることを抑制することができ、キャリア遮断時の出力信号レベルを一定とすることにより、適当な変調度のASK被変調波を得ることができる。
【図面の簡単な説明】
【図1】 この発明の実施の形態1による多段接続構成のASK変調器を示す回路図である。
【図2】 この発明の実施の形態2による多段接続構成のASK変調器を示す回路図である。
【図3】 この発明の実施の形態3による多段接続構成のASK変調器を示す回路図である。
【図4】 この発明の実施の形態4による多段接続構成のASK変調器を示す回路図である。
【図5】 従来例のASK変調器を示す回路図である。
【符号の説明】
4 整合回路(入力側)、5 段間整合回路、6 整合回路(出力側)、7 デュアルゲートFET(初段ASK変調回路)、8 デュアルゲートFET(第2段ASK変調回路)、9 安定化回路(初段ASK変調回路)、10 安定化回路(第2段ASK変調回路)、11,11’ 漏洩手段を構成するコンデンサー、12,12’ 漏洩手段を構成する抵抗。
Claims (1)
- キャリア信号に対して整合回路を備え、かつFETを多段接続構成としたASK変調器において、初段のFETに入力されるキャリアを取り出す手段と、取り出したキャリアの電力レベルを調整する手段と、電力レベルを調整したキャリアを最終段のFET出力に結合させる手段とを備えたことを特徴とするASK変調器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000139957A JP3848814B2 (ja) | 2000-05-12 | 2000-05-12 | Ask変調器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000139957A JP3848814B2 (ja) | 2000-05-12 | 2000-05-12 | Ask変調器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001320430A JP2001320430A (ja) | 2001-11-16 |
JP3848814B2 true JP3848814B2 (ja) | 2006-11-22 |
Family
ID=18647317
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000139957A Expired - Lifetime JP3848814B2 (ja) | 2000-05-12 | 2000-05-12 | Ask変調器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3848814B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013201580A (ja) * | 2012-03-23 | 2013-10-03 | Toshiba Corp | Ask信号発生器 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010193258A (ja) * | 2009-02-19 | 2010-09-02 | Renesas Electronics Corp | Ask変調器 |
-
2000
- 2000-05-12 JP JP2000139957A patent/JP3848814B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013201580A (ja) * | 2012-03-23 | 2013-10-03 | Toshiba Corp | Ask信号発生器 |
Also Published As
Publication number | Publication date |
---|---|
JP2001320430A (ja) | 2001-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1793490B1 (en) | Doherty power amplifier with improved efficiency | |
US7728662B2 (en) | Saturated power amplifier with selectable and variable output power levels | |
US6930549B2 (en) | Variable gain amplifier for use in communications | |
US9559637B2 (en) | Multi-mode bias modulator and envelope tracking power amplifier using the same | |
US6300826B1 (en) | Apparatus and method for efficiently amplifying wideband envelope signals | |
US5929702A (en) | Method and apparatus for high efficiency high dynamic range power amplification | |
US7315211B1 (en) | Sliding bias controller for use with radio frequency power amplifiers | |
EP0863607A1 (en) | Method and apparatus for linearizing an efficient class D/E power amplifier using delta modulation | |
US20030112075A1 (en) | High gain wideband driver amplifier | |
US8908798B2 (en) | Hybrid digital/analog power amplifier | |
US9935585B2 (en) | RF amplifier operational in different power modes | |
US6486733B2 (en) | Method and apparatus for high efficiency power amplification | |
KR20090069143A (ko) | 포락선 제거 및 복원 기법 기반의 전력 증폭 장치 | |
US7339427B2 (en) | Analogue power control in a saturated amplifier | |
EP1421678A2 (en) | Switching power supply for rf power amplifiers | |
JPH07154169A (ja) | 高周波電力増幅器 | |
JPH09181533A (ja) | 効率を高くするためにアクティブ・バイアスを用いる線形電力増幅器とその方法 | |
CN101558569A (zh) | 用于增强型数据速率gsm演进技术(edge)的极化环路发射器的振幅校准元件 | |
JP2001168647A5 (ja) | ||
JP2008124715A (ja) | 高周波電力増幅器 | |
WO2006038189A1 (en) | Dual bias control circuit | |
WO2006020521A2 (en) | Quiescent current control circuit for power amplifiers | |
WO2021124613A1 (ja) | 電力増幅回路 | |
US8688061B2 (en) | System and method for biasing a power amplifier | |
US6844777B2 (en) | Audio amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040624 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060330 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060822 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060828 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3848814 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130901 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |