JP2013198313A - 電源装置及び電源装置を有する画像形成装置 - Google Patents

Abstract

【課題】 電流共振型のスイッチング電源を高周波で駆動することが可能とし、スイッチング電源装置を小型化する。
【解決手段】 直列に接続された第一スイッチング手段と第二スイッチング手段を有し、第一スイッチング手段と第二スイッチング手段が交互にスイッチングされてトランスの一次側を駆動され、トランスの二次側に発生する電圧を整流及び平滑し、整流及び平滑された出力に応じて、第一スイッチング手段と第二スイッチング手段を駆動するための信号を出力する制御手段と、を有し、制御手段は、第一スイッチング手段及び第二スイッチング手段がオフする時間を第一スイッチング手段と第二スイッチング手段を駆動する周波数に基づき設定する電源装置。
【選択図】 図１

Description

本発明は電流共振型のスイッチング電源装置に関するものである。

従来の電流共振型のスイッチング電源装置の回路構成図を図７（Ａ）に示す。図７（Ａ）において、全波整流回路２は、商用交流電源１から入力される交流電圧を全波整流した電圧を平滑コンデンサ３に出力する。平滑コンデンサ３は、全波整流回路２によって全波整流された電圧を平滑することにより直流電圧Ｖｄｃを得る。

平滑コンデンサ３の両端には、例えば、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）等のスイッチング素子８と９（以下、スイッチング素子８をハイサイドＦＥＴ８、スイッチング素子９をローサイドＦＥＴ９とする）からなる直列回路が接続されている。ローサイドＦＥＴ９に対して並列にトランス１１が接続されている。トランス１１の一次側の巻線（一次巻線ともいう）は、励磁インダクタンス１２とリーケージインダクタンス１３で等価的に示しており、リーケージインダクタンス１３と電流共振コンデンサ１４により直列共振回路が構成される。なお、リーケージインダクタンス１３としては、トランス１１とは別にインダクタンスを設ける構成もある。また、電圧共振コンデンサ１０がローサイドＦＥＴ９に並列に接続されている。

トランス１１の二次側の巻線（二次巻線ともいう）は、二相に巻かれており、一方は一次巻線と同相の電圧が発生するように巻かれ、もう一方は一次巻線とは逆相の電圧が発生するように巻かれている。トランス１１の二次巻線には、ダイオード１５Ａ、ダイオード１５Ｂと平滑コンデンサ１６とからなる整流平滑回路が接続されている。なお、平滑整流回路に接続される負荷抵抗１７は負荷を表すものである。この二次巻線に接続された整流平滑回路は、トランス１１の二次巻線に誘起された電圧（オン／オフ制御されたパルス電圧）を全波整流及び平滑して直流出力電圧Ｖｏｕｔを負荷抵抗１７に出力する。

直流出力電圧Ｖｏｕｔは分岐して、シャントレギュレータ１９内の誤差増幅器にも入力される。誤差増幅器では直流出力電圧Ｖｏｕｔの値と基準電圧値とを比較して、その誤差に応じた誤差信号をフォトカプラに供給する。フォトカプラ２１は一次側と二次側の絶縁を維持した状態で、誤差信号を二次側から一次側にフィードバックさせる。また、抵抗２０は、フォトカプラ２１の発光素子であるフォトダイオードに流す電流を制限するために設けられている。

制御回路７に対して入力される、フォトカプラ２１の受光素子であるフォトトランジスタに流れる電流の大きさにより、制御回路７に内蔵される発振器（不図示）の発振周波数が変化する。発振周波数が変化することによりハイサイドＦＥＴ８とローサイドＦＥＴ９のスイッチング周波数が変化し、一次側から二次側に伝送されるエネルギー量も変化する。その結果、二次側の直流出力電圧Ｖｏｕｔの値が可変制御される。また、制御回路７は、ハイサイドＦＥＴ８とローサイドＦＥＴ９の各ゲート端子に対して夫々にＦＥＴを同時にオンしない期間（デッドタイムともいう）を持たせて電圧を印加し、ハイサイドＦＥＴ８とローサイドＦＥＴ９とを交互にオン／オフさせる。

このようなスイッチング電源装置において、二次側の直流出力電圧Ｖｏｕｔの値が低下したときはスイッチング周波数を低くするように制御する。これにより二次側へのエネルギー伝送量が増加する。逆に二次側の直流出力電圧Ｖｏｕｔの値が上昇したときには、スイッチング周波数を高くするように制御して、二次側へのエネルギー伝送量を減少させるように動作する。

図７（Ｂ）に、図７（Ａ）のスイッチング電源の一次側の共振回路を構成する部分の詳細を示す。図７（Ｂ）においてＤ１は、ハイサイドＦＥＴ８のボディダイオード、Ｄ２はローサイドＦＥＴ９のボディダイオードである。また、図８は図７（Ｂ）の共振回路の動作波形を示したものであり、ＶＱ１ｇｓはハイサイドＦＥＴ８を駆動するためのゲート信号、ＶＱ２ｇｓはローサイドＦＥＴ９を駆動するためのゲート信号、ＩＱ１はハイサイドＦＥＴ８に流れる電流、ＩＱ２はローサイドＦＥＴ９に流れる電流、Ｉｒｅｓは共振回路に流れる電流、Ｖｃｒは共振コンデンサ１４の両端電圧を示している。

この共振回路の定常動作時（安定した状態の動作）について図８を用いて説明する。まず、期間Ａ（ハイサイドＦＥＴ８はオン、ローサイドＦＥＴ９はオフの状態）において、ハイサイドＦＥＴ８→リーケージインダクタンス１３→電流共振コンデンサ１４の経路で電流が流れる。トランス１１の一次巻線の励磁インダクタンス１２とリーケージインダクタンス１３を介して電流共振コンデンサ１４にエネルギーが蓄えられて電流共振コンデンサ１４の電圧は上昇する。

次に、デッドタイム期間Ｂ（ハイサイドＦＥＴ８とローサイドＦＥＴ９共にオフの状態）において、電流はローサイドＦＥＴ９のボディダイオードＤ２→リーケージインダクタンス１３→電流共振コンデンサ１４の経路で流れる。Ｄ２のダイオードに電流が流れている状態で、ローサイドＦＥＴ９をオンすることでゼロボルトスイッチング（ＺＶＳ：ＺｅｒｏＶｏｌｔａｇｅＳｗｉｔｃｈｉｎｇとも記す）を実現している。

次に、期間Ｃ（ハイサイドＦＥＴ８はオフ、ローサイドＦＥＴ９はオンの状態）において、電流共振コンデンサ１４への充電が継続し、リーケージインダクタンス１３に蓄えられたエネルギーを放出し終わると、共振電流の向きが変わり、電流共振コンデンサ１４→リーケージインダクタンス１３→ローサイドＦＥＴ９の経路で電流が流れる。このとき電流共振コンデンサ１４の電圧は下降する。

次に、デッドタイム期間Ｄ（ＦＥＴ８、９ともにオフ）において、電流は電流共振コンデンサ１４→リーケージインダクタンス１３→Ｄ１の経路で電流が流れる。Ｄ１に電流が流れている状態で、ハイサイドＦＥＴ８をオンすることでＺＶＳを実現している。以上のように定常状態においては、リーケージインダクタンス１３と電流共振コンデンサ１４の共振動作を行いながら、ハイサイドＦＥＴ８とローサイドＦＥＴ９のスイッチング周波数を可変制御することで、トランス１１の一次巻線に印加される電圧を変化させ、二次側へ伝送するエネルギー量（電力量）を制御している。

次にデッドタイム期間Ｂと期間Ｄの制御について説明する。従来、デッドタイムは固定で設定されており、上述のように、ＺＶＳを実現するためにはデッドタイム期間中にＦＥＴのボディダイオードに電流が流れる必要がある。回路素子のばらつきや出力範囲を考慮して、従来はデッドタイムを十分に長く設定していた。

しかし、デッドタイムの期間が長いと、その期間はＦＥＴをオンできないため、共振回路にエネルギーを供給する時間が十分でなくなる可能性がある。その結果、共振回路を効率が低下することが懸念される。また、このようなスイッチング電源としてトランスやコンデンサを小型化する場合、スイッチング周波数を高周波化する手法が考えらえる。電流共振方式のスイッチング電源を高周波化しようとした場合には、デッドタイムの長さが長いと、そのために依存して高周波化に限界がある。

このような課題を解決する方法として特許文献１が提案されている。特許文献１のスイッチング電源装置は、制御回路７によりスイッチング素子であるＦＥＴのボディダイオードに電流が流れたことを検知した後に、ボディダイオードに電流が流れているＦＥＴとは別のＦＥＴをオンさせるように制御する。なお、ボディダイオードに電流が流れたことを検知する方法として、ＦＥＴのドレインソース間の電位差を計測する方法を採用している。このようにデッドタイムの期間を短くし、且つ、ＺＶＳを実現している。

特開２００５−１９８４５７号公報

しかし、特許文献１のスイッチング電源装置は、ボディダイオードに電流が流れた後に、デッドタイムの期間を終了する構成であり、更にトランスやコンデンサを小型化してスイッチング周波数を高周波化しようすると、デッドタイムの期間を更に短縮するには限界がある。

一方、共振回路に電力を供給するためにはハイサイドＦＥＴをオンする必要があるが、デッドタイムの期間を一定にした状態で高周波数化した場合は、ハイサイドＦＥＴをオンする時間の割合が減少する。
従って高周波化に伴い十分な出力を得られなくなるという課題もある。

上記課題を解決するための電源装置は、トランスと、直列に接続された第一スイッチング手段と第二スイッチング手段を有し、前記第一スイッチング手段と前記第二スイッチング手段が交互にスイッチングされることにより前記トランスの一次側を駆動する駆動手段と、前記駆動手段が駆動されることにより前記トランスの二次側から出力される電圧を整流及び平滑する整流平滑手段と、
前記整流平滑手段からの出力に応じて、前記駆動手段を駆動するための信号を出力する制御手段と、を有し、前記制御手段は、前記第一スイッチング手段及び前記第二スイッチング手段がオフする時間を、前記駆動手段を駆動する周波数に基づき設定することを特徴とする。

また、本発明の画像形成装置は、画像形成動作を制御するコントローラと、前記コントローラに電力を供給する電源とを有し、前記電源は、トランスと、直列に接続された第一スイッチング手段と第二スイッチング手段を有し、前記第一スイッチング手段と前記第二スイッチング手段が交互にスイッチングされることにより前記トランスの一次側を駆動する駆動手段と、前記駆動手段が駆動されることにより前記トランスの二次側から出力される電圧を整流及び平滑する整流平滑手段と、前記整流平滑手段からの出力に応じて、前記駆動手段を駆動するための信号を出力する制御手段と、を有し、前記制御手段は、前記第一スイッチング手段及び前記第二スイッチング手段がオフする時間を、前記駆動手段を駆動する周波数に基づき設定することを特徴とする。

以上説明したように、本発明によれば、電流共振型のスイッチング電源装置において、小型のトランスやコンデンサを用いて、スイッチング周波数を一層高周波化することができ、スイッチング電源装置を更に小型化することができる。

実施例１の電源回路 実施例１の電源回路の動作波形及びデッドタイム期間の特性 実施例２の電源回路 実施例２の電源回路の動作波形及び閾値の特性 実施例３の制御回路 実施例３の電源回路の動作波形及び閾値の特性 従来の電源回路 従来の電源回路の動作波形 本発明の電源の適用例を示す図

以下、上述した課題を解決するための本発明の具体的な構成について、以下の実施例に基づいて説明する。なお、以下に示す実施例は一例であって、この発明の技術的範囲をそれらのみに限定する趣旨のものではない。

（実施例１）
実施例１の構成及び動作について図１に基づき以下に説明する。図１（Ａ）はハーフブリッジ方式の電流共振型のスイッチング電源装置を示したものである。図１（Ａ）において、商用交流電源１〜入力された交流電圧は、全波整流回路２により全波整流されて、平滑コンデンサ３に出力される。平滑コンデンサ３は全波整流された電圧を平滑して直流電圧Ｖｄｃを得る。

７はスイッチング周波数を制御する制御回路であり、フォトカプラ２１から入力された信号に応じて、第一スイッチング素子８及び第二スイッチング９を駆動する周波数を制御する。スイッチング素子８及び９は直列に接続されて交互にスイッチング動作し、絶縁トランス１１の一次側に接続されており、一次側を駆動する。なお、本実施例ではＭＯＳＦＥＴを採用しており、以下、ＭＯＳＦＥＴ８をハイサイドＦＥＴ８、ＭＯＳＦＥＴ９をローサイドＦＥＴ９という。１０はローサイドＦＥＴ９のドレイン端子とソース端子に接続されたコンデンサで、電圧共振コンデンサである。

１１は絶縁トランスであり、励磁インダクタンス１２とリーケージインダクタンス１３の等価回路で示している。電流共振コンデンサ１４とリーケージインダクタンス１３により直列共振回路を構成する。１５Ａ、１５Ｂはトランスの二次側の巻線（二次巻線）に生じる電圧を整流するためのダイオードであり、１６はダイオード１５Ａ，１５Ｂで整流された電圧を平滑するためのコンデンサである。ダイオード１５Ａ及び１５Ｂとコンデンサ１６は、整流平滑回路を構成している。なお、１７は負荷抵抗である。

１９はシャントレギュレータで、その内部で基準電圧と二次側からの出力電圧とを比較し、比較結果の誤差に応じた電流を出力する。２１はフォトカプラで、シャントレギュレータ１９より出力された誤差信号をフィードバック情報として１次側の制御回路７へ伝達する。

図１（Ｂ）は制御回路７のブロック図を示したものである。ゲートドライバ３１は発振器３２の出力をもとに出力部３７により、ハイサイドＦＥＴ８とローサイドＦＥＴ９のゲートを駆動する。出力部３７は発振器３２の出力がハイレベルの間、例えばハイサイドＦＥＴ８のゲートをオンさせる。発振器３２はフォトカプラ２１のフィードバック情報により、発振周波数を変化させる。判定部３３は発振器３２の周波数を検知するとともに、検知された周波数に応じたデッドタイムの期間をデッドタイム設定部３４により設定する。

判定部３３は発振器３２からの出力がローレベルになると、その直前の発振器３２がハイレベルであった時間から発振周波数を算出する。デッドタイム設定部３４では判定部３３で算出された発振周波数に応じて、デッドタイムの期間をタイマ３５に設定する。タイマ３５はセットされた時間が経過すると切り換え部３６により、出力部３７の出力をハイサイドからローサイドに切り換えるとともに発振器を再始動させる。発振器３２からハイレベルが出力されるとローサイドＦＥＴ９のゲートがオンする。ローサイドＦＥＴ９のゲートは発振器３２の出力がローレベルになるとオフする。

以上の動作を繰り返すことにより、発振周波数に応じたデッドタイムの期間をフレキシブルを設定することができる。

次に、図１で示した回路の動作について図２に示すタイミングチャートを参照しながら説明する。図２（Ａ）のタイミングチャートは定常状態（安定した動作状態）における波形を示しており、駆動周波数の異なる２つの場合について記載したものである。

ＶＱ１ｇｓ、ＶＱ２ｇｓは夫々、ハイサイドＦＥＴ８とローサイドＦＥＴ９のゲート駆動電圧を表す。ＩＱ１、ＩＱ２は夫々、ハイサイドＦＥＴとローサイドＦＥＴのドレイン電流を表す。Ｉｒｅｓは共振回路に流れる共振電流を示す。以下、時系列に動作を説明する。

まず、時刻Ｅでは、制御回路７は、ハイサイドＦＥＴ８をオンし、ローサイドＦＥＴ９をオフする。制御回路７はフォトカプラ２１のフィードバック情報に応じて、発振器３２により時刻Ｅから時刻Ｆの期間、このスイッチ状態を維持する。

時刻Ｆで発振器３２の出力がローレベルになると、判定部３３は発振器の出力がローレベルになるまでの時間、つまり、時刻Ｅ〜時刻Ｆ迄の時間を算出する。判定部３３は算出した値をデッドタイム設定部３４に出力する。デッドタイム設定部３４では、時刻Ｅ〜時刻Ｆ迄の時間に応じて、デッドタイムの期間をタイマ３５に設定する。タイマ３５は、設定されたデッドタイムが経過するまでスイッチ状態を維持する。

時刻Ｇでは、タイマ３５に設定されたデッドタイムの期間が経過し、タイマ３５は切り替え部３６よって、出力部３７の出力をハイサイドからローサイドに切り替える。また、切り換え部３６は発振器３２に対して発振開始の信号を出力する。これに伴い、発振器３２の出力はハイレベルとなり、出力部３７を経由して、ローサイドＦＥＴ９のゲートがオンされる。

判定部３３は発振器３２の出力がローレベルになるまでの時刻Ｇ〜時刻Ｈ迄の期間、スイッチ状態を維持する。時刻Ｈで発振器３２の出力がローレベルになると判定部３３は時刻Ｇ〜時刻Ｈの時間を算出する。判定部３３は算出した値をデッドタイム設定部３４へ出力する。デッドタイム設定部３４では、時刻Ｇ〜時刻Ｈ迄の時間に応じて、デッドタイムの期間をタイマ３５に設定する。タイマ３５は設定されたデッドタイムの時間が経過するまでスイッチ状態を維持する。

時刻Ｉでは、タイマ３５に設定されたデッドタイムの期間が経過し、タイマ３５は切り替え部３６によって、出力部３７の出力をローサイドからハイサイドに切り替える。また、切り換え部３６は発振器３２に対して発振開始の信号を出力する。これに伴い、発振器３２の出力はハイレベルとなり、出力部３７を経由して、ハイサイドＦＥＴ８のゲートがオンされる。

ここで、スイッチング周波数が低いときのデッドタイムの期間をＴＬ、スイッチング周波数が高いときのデッドタイムの期間をＴＨとすると、周波数が高くなるほどデッドタイムの期間が短くなる構成であり、スイッチング周波数ｆとデッドタイムの期間ＴＬ、ＴＨは、図２（Ｃ）のような特性となる。図２における特性Ａでは所定周波数ｆａまでは固定のデッドタイムの期間とし、所定周波数ｆａを超えるとリニアに短くする。また、特性Ｂのように周波数の全域でリニアな構成としてもよい。つまり、ＴＬ＞ＴＨとなるように駆動周波数が高くなるにしたがって、デッドタイムの期間も短く設定することにより高いスイッチング周波数による駆動が可能となる。

以上、説明したように、本実施例によれば、電流共振型のスイッチング電源を高周波で駆動することが可能となる。従って、スイッチング電源装置を小型化することができる。

（実施例２）
本実施例は、実施例１に対して一部回路構成が異なっている。なお、実施例１と重複する構成については同様の動作であるため、重複する構成については説明を省略する。

図３（Ａ）は本実施例の回路構成であり、ハーフブリッジ方式の電流共振型のスイッチング電源の回路を示す。実施例１との違いは、ハイサイドＦＥＴ８とローサイドＦＥＴ９の中点と制御回路４１とが接続された構成が異なる。

図３（Ｂ）は制御回路内部の構成を示したものである。図３（Ｂ）において、タイマ４２はフィードバック信号ＦＢに応じて、ＦＥＴのオン時間を決め、出力部４７に対して、ＦＥＴのオン時はハイレベル、ＦＥＴのオフ時はローレベルを出力する。また、タイマ４２は切り換え部４６からの信号によりカウントを開始してハイレベルを出力し、タイマ４２にセットされた時間が経過した時点でローレベルを出力する。

判定部４３は、タイマ４２からの出力がローレベルになると、タイマ４２に設定された値に応じて、しきい値Ｖｔｈを設定する。比較部４５では、しきい値ＶｔｈとＶｎの値を比較する。比較結果に応じて、比較部４５からの出力が切り替わる。切り換え部４６は比較部４５の比較結果を受けて、タイマ４２を再始動させるとともに、出力部４７からの出力を切り替える。

次に図３で構成された回路の動作について、図４（Ａ）に示すタイミングチャートを参照しながら説明する。図４（Ａ）のタイミングチャートは定常状態（安定して動作している状態）の各波形を示しており、駆動周波数の異なる２つについて記載している。

ＶＱ１ｇｓ、ＶＱ２ｇｓは夫々ハイサイドＦＥＴ８とローサイドＦＥＴ９のゲート駆動電圧を表す。ＩＱ１、ＩＱ２は夫々、ハイサイドＦＥＴ８とローサイドＦＥＴ９のドレイン電流を表す。Ｉｒｅｓは共振回路に流れる共振電流を示す。ＶｎはハイサイドＦＥＴとローサイドＦＥＴの接点である中点の電圧を示す。以下、時系列に動作を説明する。

まず、時刻Ｊにおいて、制御回路４１はハイサイドＦＥＴ８をオンし、ローサイドＦＥＴ９をオフする。制御回路４１はフォトカプラ２１のフィードバック情報に応じて、タイマ４２により時刻Ｊから時刻Ｋ迄の期間、このスイッチ状態を維持する。

時刻Ｋでタイマ４２の出力がローレベルになると、出力部４７はハイサイドＦＥＴ８のゲートをローレベルにして、ハイサイドＦＥＴ８をオフする。判定部４３は、タイマ４２にセットされた時間に応じて、閾値設定部４４のしきい値ＶｔｈＬを設定する。比較部４５は、閾値設定部４４により設定されたしきい値ＶｔｈＬと中点電圧Ｖｎとを比較する。以降、閾値ＶｔｈＬと中点の電圧Ｖｎが一致するまでハイサイドＦＥＴ８とローサイドＦＥＴ９のスイッチ状態を維持する。

時刻Ｌでは、閾値ＶｔｈＬと中点の電圧Ｖｎが一致したタイミングで、比較部４５は切り換え部４６にローレベルを出力する。切り換え部４６は、信号のレベルの切り替わりによって、出力部４７の出力先をローサイドＦＥＴのゲートに切り替える。そして、タイマ４２を再始動させる。

タイマ４２はその時のフィードバック信号ＦＢに応じた時間をタイマ４２にセットする、タイマ４２はカウントを開始すると同時に出力部４７にハイレベルの信号を出力する。ハイレベル信号に応じて、出力部４７は、ローサイドＦＥＴ９のゲートに対してハイレベルを出力する。タイマ４２に設定された時間が経過する時刻Ｍまでは、ローサイドＦＥＴ９のゲートの状態を維持する。

時刻Ｍでタイマ４２の出力がローレベルになると判定部４３は、タイマ４２にセットされた時間に応じて、閾値設定部４４のしきい値ＶｔｈＨを設定する。比較部４５は閾値設定部４４により設定された閾値ＶｔｈＨと中点の電圧Ｖｎとを比較する。以降、ＶｔｈＨとＶｎが一致するまでスイッチ状態を維持する。

時刻Ｎでは、閾値ＶｔｈＬと中点の電圧Ｖｎが一致したタイミングで、比較部４５から切り換え部４６にハイレベルを出力する。切り換え部４６は比較部４５からの信号のレベルの切り替わりによって、出力部４７の出力先をハイサイドＦＥＴ８のゲートに切り替える。また、タイマ４２を再始動させる。

タイマ４２はその時のフィードバック信号ＦＢに応じた時間をタイマ４２にセットし、カウントを開始すると同時に出力部４７にハイレベルの信号を出力する。ハイレベル信号に応じて、出力部４７の出力信号はハイサイドＦＥＴ９のゲートに対してハイレベルを出力する。

閾値電圧ＶｔｈＨとＶｔｈＬは、図４（Ｃ）に示すような周波数特性をとる。閾値電圧ＶｔｈＨについては、スイッチング周波数が高くなるほど値が小さくなる特性であり、例えば、特性Ｃのように所定周波数ｆａまでは一定で、ｆａからリニアに小さくする特性、又は、特性Ｄのように周波数全域でリニアに変化する特性とすることができる。

閾値電圧ＶｔｈＬは、スイッチング周波数が高くなるほど大きな値になる特性である。例えば、特性Ｅのように所定周波数ｆｂまでは一定で、ｆｂからリニアに大きくする特性、又は、特性Ｆのように周波数全域でリニアに変化する特性とすることができる。

以上の設定で図４（Ａ）よりスイッチング周波数を高くした場合のチャートを図４（Ｃ）に示す。図４（Ｃ）において、ＶｔｈＨ２はＶｔｈＨ１より低い値となるため、デッドタイムの期間が短くなる。同様にＶｔｈＬ２はＶｔｈＬ１より高い値となるため、デッドタイムの期間が短くなる。

以上説明したように、本実施例によれば、電流共振型のスイッチング電源を高周波で駆動することが可能となる。従って、スイッチング電源装置を小型化することができる。

（実施例３）
本実施例は、実施例１、実施例２とは別の構成であり、実施例１と重複する構成については同様の構成及び動作であるため、その説明を省略する。

図５は実施例３の制御回路５０の内部の構成を示したものである。図５においてバッファ５１でハイサイドＦＥＴ８とローサイドＦＥＴ９の中点電圧Ｖｎをタイマ５２の出力に応じて取り込んで保持（記憶）する。このタイマ５２に設定される値は、共振コンデンサ１４とトランスのリーケージインダクタンス１３から算出される共振周期より十分に短い値に設定する。

格納部５３は５１のバッファ５１の値を格納し、１回前に取り込んだ中点電圧Ｖｎが格納される。差分演算器５４は、バッファ５１と格納部５３の値の差分を求める。比較器５６は、差分演算器５４の出力値ΔＶｎと閾値設定部５５に設定された値とを比較する。閾値設定部５５に設定される値は、タイマ４２に設定される値によって決定される。

タイマ４２は、フォトカプラ２１のＦＢ信号により、ＦＥＴのオン時間を決め、出力部４７に対して、ＦＥＴがオンした時はハイレベル、ＦＥＴがオフした時はローレベルの信号を出力する。ゲートドライバ３１は、タイマ４２の出力をもとに出力部４７により、ハイサイドＦＥＴ８、ローサイドＦＥＴ９のゲートを駆動する。また、タイマ４２は、切り換え部４６からの信号によりカウントを開始し、ハイレベルを出力し、タイマ４２にセットされた時間が経過した時点でローレベルの信号を出力する。

判定部４３は、タイマ４２からの出力がローレベルになると、タイマ４２に設定された値に応じて、閾値設定部５５に閾値ＶｔｈＲＨとＶｔｈＲＬの設定を行う。

次に、図５の回路の動作を図６に示すタイミングチャートを参照しながら説明する。図６のタイミングチャートは定常状態（安定して動作している状態）の各波形を示しており、駆動周波数の異なる２つについて記載している。

ＶＱ１ｇｓ、ＶＱ２ｇｓは夫々ハイサイドＦＥＴ、ローサイドＦＥＴのゲート駆動電圧を表す。ＩＱ１、ＩＱ２はハイサイドＦＥＴ、ローサイドＦＥＴのドレイン電流を表す。Ｉｒｅｓは共振回路に流れる共振電流を示す。ＶｎはハイサイドＦＥＴとローサイドＦＥＴの接点である中点電圧を示す。ΔＶｎは時間当たりの電圧の変位量を表す。以下に、時系列に動作を説明する。

まず、時刻Ｏでは、制御回路５０はハイサイドＦＥＴ８をオン、ローサイドＦＥＴ９をオフする。制御回路５０はフォトカプラ２１のフィードバック情報に応じて、タイマ４２により時刻Ｏから時刻Ｐ迄の期間、このスイッチ状態を維持する。

時刻Ｐでタイマ４２の出力がローレベルになると、判定部４３は、タイマ４２にセットされた時間に応じて、閾値設定部５５のしきい値ＶｔｈＲＬを設定する。比較部４５は閾値設定部５５により設定されたしきい値ＶｔｈＲＬと差分演算器による演算結果ΔＶｎを比較する。以降、閾値ＶｔｈＲＬとΔＶｎが一致するまで、このスイッチ状態を維持する。

時刻Ｑでは、比較器５６は閾値ＶｔｈＲＬとΔＶｎが一致したタイミングで、切り換え部４６にローレベルの信号を出力する。切り換え部４６は信号のレベルが切り替わるとによって、出力部４７の出力先をローサイドＦＥＴ９のゲートに切り替える。また、タイマ４２を再始動させる。

タイマ４２はその時のフィードバック信号に応じた時間をタイマ４２にセットし、カウントを開始すると同時に出力部４７にハイレベルの信号を出力する。ハイレベル信号に応じて、出力部４７はローサイドＦＥＴ９のゲートに対してハイレベルの信号を出力する。タイマ４２に設定された時間が経過する時刻Ｒ迄は、ローサイドＦＥＴのゲートへの出力の状態を維持する。

時刻Ｒでタイマ４２の出力がローレベルになると判定部４３は、タイマ４２にセットされた時間に応じて、閾値設定部５５の閾値ＶｔｈＲＨを設定する。比較部５６は、閾値設定部５５により設定された閾値ＶｔｈＲＨと中点電圧の変位量ΔＶｎとを比較する。以降、閾値電圧とＶｔｈＲＨとΔＶｎが一致するまで、このスイッチ状態を維持する。

時刻Ｓでは、閾値ＶｔｈＲＬとΔＶｎが一致したタイミングで、比較器５６は切り換え部４６にハイレベルの信号を出力する。切り換え部４６は信号のレベルが切り替わることによって、出力部４７の出力先をハイサイドＦＥＴ８のゲートに切り替える。また、タイマ４２を再始動させる。

タイマ４２はその時のフィードバック信号に応じた時間をタイマ４２にセットし、カウントを開始すると同時に、出力部４７にハイレベルの信号を出力する。ハイレベル信号に応じて、出力部４７はハイサイドＦＥＴ８のゲートに対してハイレベルの信号を出力する。

閾値ＶｔｈＲＨとＶｔｈＲＬは、期間ＯからＳ迄を一周期とすると、図６（Ｃ）に示すような周波数特性をとる。閾値ＶｔｈＲＨについては、スイッチング周波数が高くなるほど高くなる特性で、例えば、特性Ｇのように周波数ｆｃまでは一定で、周波数ｆｃからリニアに高くなる特性や、特性Ｈのように周波数全域でリニアに変化する特性とすればよい。

閾値ＶｔｈＲＬはスイッチング周波数が高くなるほど小さくなる特性である。例えば、特性Ｉのように周波数ｆｃ迄は一定で、ｆｃからリニアに小さくする特性や、特性Ｊのように周波数全域でリニアに小さく変化する特性とすればよい。

以上のような設定により図６（Ａ）よりスイッチング周波数を高くした場合のチャートを図６（Ｃ）に示す。図６において閾値ＶｔｈＲＨ２は閾値ＶｔｈＲＨ１より高い値となるため、デッドタイムの期間が短くなる。同様に閾値ＶｔｈＲＬ１は閾値ＶｔｈＬ２より低い値となるため、デッドタイムの期間が短くなる。

以上説明したように、本実施例によれば、電流共振型のスイッチング電源を高周波で駆動することが可能となる。従って、スイッチング電源装置を小型化することができる。

（電源の適用例）
上記の実施例で説明した電源装置を、例えばレーザビームプリンタ、複写機、ファクシミリ等の画像形成装置における低圧電源として適用することができる。以下にその適用例を説明する。本発明の電源は、画像形成装置における制御部としてのコントローラへの電力供給、また、記録材としての用紙を搬送する搬送ローラの駆動部としてのモータへの電力供給のための電源として適用される。

図９（Ａ）に画像形成装置の一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ２０００は、画像形成部２１００として潜像が形成される像担持体としての感光ドラム２１１０、感光ドラムに形成された潜像をトナーで現像する現像部２１２０を備えている。そして感光ドラム２１１０に現像されたトナー像をカセット２１６０から供給された記録媒体としてのシート（不図示）に転写して、シートに転写したトナー像を定着してトレイ２１５０に排出する。

また、図９（Ｂ）画像形成装置の制御部としてのコントローラと駆動部としてのモータへの電源からの電力供給ラインを示す。本発明の電源は、このような画像形成動作を制御するＣＰＵ３１００有するコントローラへ３００の電力供給、また、画像形成のための駆動部としてのモータ３１２０及びモータ３１３０に電力を供給する電源として適用できる。上記の実施例で説明したのと同様、画像形成装置内の設ける電源装置を小型化することができるので、画像形成装置本体を小型化することが可能となる。

１ 商用電源
２ 整流回路
３ 平滑コンデンサ
６ 比較器
７ 制御回路
８ スイッチング素子（ハイサイドＦＥＴ）
９ スイッチング素子（ローサイドＦＥＴ）
１０ コンデンサ
１１ トランス
１２ 励磁インダクタンス
１３ リーケージインダクタンス
１４ 電流共振コンデンサ
１５ ダイオード
１６ 平滑コンデンサ
１７ 負荷抵抗
１９ シャントレギュレータ
２０ 抵抗
２１ フォトカプラ

Claims (10)

1. トランスと、
   直列に接続された第一スイッチング手段と第二スイッチング手段を有し、前記第一スイッチング手段と前記第二スイッチング手段が交互にスイッチングされることにより前記トランスの一次側を駆動する駆動手段と、
   前記駆動手段が駆動されることにより前記トランスの二次側から出力される電圧を整流及び平滑する整流平滑手段と、
   前記整流平滑手段からの出力に応じて、前記駆動手段を駆動するための信号を出力する制御手段；
   前記制御手段は、前記第一スイッチング手段と前記第二スイッチング手段がオフする時間を、前記駆動手段を駆動する周波数に基づき設定することを特徴とする電源装置。
2. 前記制御手段は、第一スイッチング手段と第二スイッチング手段が接続される中点の電圧を検知し、検知した前記中点の電圧に従って前記オフする時間を切り替えることを特徴とする請求項1に記載の電源装置。
3. 前記制御手段は、前記中点の電圧と前記オフする時間を設定するための閾値を比較し、比較結果に基づき前記オフする時間を決定することを特徴とする請求項２に記載の電源装置。
4. 前記制御手段は、前記閾値を、前記駆動手段を駆動する周波数に応じて切り替えることを特徴とする請求項３に記載の電源装置。
5. 前記制御手段は、前記第一スイッチング手段と第二スイッチング手段が接続される中点の電圧の変位量を検知し、検知した変位量に応じて、前記オフする時間を切り換えることを特徴とする請求項２に記載電源装置。
6. 記録材に画像を形成する画像形成装置であって、
   画像形成動作を制御するコントローラと
   前記コントローラに電力を供給する電源と、を備え、
   前記電源は、
   トランスと、直列に接続された第一スイッチング手段と第二スイッチング手段を有し、前記第一スイッチング手段と前記第二スイッチング手段が交互にスイッチングされることにより前記トランスの一次側を駆動する駆動手段と、前記駆動手段が駆動されることにより前記トランスの二次側から出力される電圧を整流及び平滑する整流平滑手段と、前記整流平滑手段からの出力に応じて、前記駆動手段を駆動するための信号を出力する制御手段と、を有し、前記制御手段、前記第一スイッチング手段と前記第二スイッチング手段がオフする時間を、前記駆動手段を駆動する周波数に基づき設定することを特徴とする画像形成装置。
7. 前記制御手段は、第一スイッチング手段と第二スイッチング手段が接続される中点の電圧を検知し、検知した前記中点の電圧に従って前記オフする時間を切り替えることを特徴とする請求項６に記載の画像形成装置。
8. 前記制御手段は、前記中点の電圧と前記オフする時間を設定するための閾値を比較し、比較結果に基づき前記オフする時間を決定することを特徴とする請求項７に記載の画像形成装置。
9. 前記制御手段は、前記閾値を、前記駆動手段を駆動する周波数に応じて切り替えることを特徴とする請求項８に記載の画像形成装置。
10. 前記制御手段は、前記第一スイッチング手段と第二スイッチング手段が接続される中点の電圧の変位量を検知し、検知した変位量に応じて、前記オフする時間を切り換えることを特徴とする請求項７に記載の画像形成装置。

Images