JP2013192109A - Oscillator - Google Patents
Oscillator Download PDFInfo
- Publication number
- JP2013192109A JP2013192109A JP2012057856A JP2012057856A JP2013192109A JP 2013192109 A JP2013192109 A JP 2013192109A JP 2012057856 A JP2012057856 A JP 2012057856A JP 2012057856 A JP2012057856 A JP 2012057856A JP 2013192109 A JP2013192109 A JP 2013192109A
- Authority
- JP
- Japan
- Prior art keywords
- generation circuit
- signal
- bias
- circuit
- reference signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
Description
本発明は、発振器に関する。 The present invention relates to an oscillator.
計時用途に用いられるリアルタイムクロック(Real Time Clock;RTC)は、搭載されているシステムがパワーダウンしている状況や、主となる電源が供給されていない状況下においても動作し続けることが要求される。すなわち、補助電池などで長時間の動作が求められるため、従来より、低電圧駆動、低消費電力化の要求がある。
さらに近年、より高精度なシステムの構築に際し、高い計時精度が求められてきており、より高安定なクロックを発生させる発振器の要求が高まっている。
The Real Time Clock (RTC) used for timing applications is required to continue to operate even when the installed system is powered down or when the main power is not supplied. The That is, since an auxiliary battery or the like is required to operate for a long time, there has been a demand for low voltage driving and low power consumption.
Furthermore, in recent years, high timing accuracy has been demanded in the construction of a more accurate system, and the demand for an oscillator that generates a more stable clock has increased.
一般的に高安定な発振器は、電源電圧依存の小さいリファレンス電圧発生回路を内部に持ち、それを基に生成したバイアス信号により駆動される。また、温度による発振器の周波数変化を低減するための温度補償回路を有する場合もある。
温度補償を用いた高安定発振器の例としては、特許文献1に記載されている発振器がある。図7は特許文献1に記載されている発振器の構成を示す図である。図7において、本発振器は、水晶圧電素子50と、電圧によって周波数を変えることが可能な電圧制御発振部40と、この電圧制御発振部40を駆動するために必要なバイアス信号を生成するバイアス生成回路20と、このバイアス生成回路20を駆動する基準信号生成回路10とからなる。
In general, a highly stable oscillator has a reference voltage generation circuit having a small power supply voltage dependency, and is driven by a bias signal generated based on the reference voltage generation circuit. There may be a temperature compensation circuit for reducing the frequency change of the oscillator due to temperature.
As an example of a highly stable oscillator using temperature compensation, there is an oscillator described in Patent Document 1. FIG. 7 is a diagram showing the configuration of the oscillator described in Patent Document 1. In FIG. In FIG. 7, the oscillator includes a crystal
ここで、バイアス生成回路20には、近似3次関数発生装置に加え、電圧制御発振部40を駆動するためのすべてのバイアス電圧、バイアス電流回路が含まれている。
また、基準信号生成回路10は、定レベル発生回路である。この基準信号生成回路10は、例えば、シリコンのバンドギャップを利用したバンドギャップリファレンス回路等で構成され、電源電圧等の外部変化に対し高安定な電圧源または電流源である。
Here, the
The reference
ところで、例えばRTC製品に用いられる発振器は、全体の消費電流が1μA以下であることを求められる場合がある。高安定な発振器を構成するためには、上記の基準信号発生回路や温度補償回路等のバイアス生成回路が必要となるが、これらの回路を低消費電流で構成することは、大変困難である。低消費電流で駆動するためには、例えば大きな抵抗を必要とするために、チップ面積の増大が懸念される。また、微小電流で駆動するMOS(Metal-Oxide-Semiconductor)トランジスタは素子のミスマッチに対し感度が高く、製造上のばらつきが大きくなるだけでなく、電源電圧変動特性も劣化する。 Incidentally, for example, an oscillator used for an RTC product may be required to have a total current consumption of 1 μA or less. In order to configure a highly stable oscillator, a bias generation circuit such as the above-described reference signal generation circuit and temperature compensation circuit is required. However, it is very difficult to configure these circuits with low current consumption. In order to drive with low current consumption, for example, a large resistance is required, so there is a concern about an increase in chip area. In addition, MOS (Metal-Oxide-Semiconductor) transistors driven by minute currents are highly sensitive to device mismatches, resulting in not only large manufacturing variations but also degradation of power supply voltage fluctuation characteristics.
本発明は上述した課題を解決するためになされたものであり、その目的は、面積の増大や精度の劣化を伴うことなく、低消費電力で動作可能な発振器を提供することである。 The present invention has been made to solve the above-described problems, and an object of the present invention is to provide an oscillator that can operate with low power consumption without increasing the area or degrading accuracy.
上述した課題を解決するために、本発明の一態様による発振器は、入力されるバイアス信号により駆動させる発振部(例えば、図1中の電圧制御発振部41に対応)と、基準信号を発生する基準信号生成回路(例えば、図1中の基準信号生成回路11に対応)と、前記基準信号生成回路の出力に基づき、前記発振部を駆動する前記バイアス信号を発生させるバイアス生成回路(例えば、図1中のバイアス生成回路21に対応)と、通常動作時は入力される信号に依存して前記バイアス信号を前記発振部に入力し、保持動作時は入力される信号に依存せず通常動作時のバイアス信号を出力する保持回路(例えば、図1中の保持回路31に対応)と、前記基準信号生成回路および前記バイアス生成回路の少なくとも一方を所定の周期で所定の時間低消費電力状態とさせるための信号、および、前記保持回路を通常動作と保持動作とに切り替える信号を生成するタイミング信号生成回路(例えば、図1中のタイミング信号生成回路61に対応)と、を有することを特徴とする。
In order to solve the above-described problem, an oscillator according to one embodiment of the present invention generates an oscillation unit (for example, corresponding to the voltage-controlled
この構成によれば、基準信号を発生する基準信号生成回路およびバイアス生成回路の少なくとも一方を所定の周期で所定の時間低消費電力状態とさせると共に、保持回路を通常動作と保持動作とに切り替えることにより、回路が低消費電力状態においても通常動作時のバイアス信号を発振部に出力するので、夫々の回路において低消費電力化を達成するための面積の増大や精度の劣化を伴うことなく、低消費電力で動作可能な発振器を実現できる。 According to this configuration, at least one of the reference signal generation circuit and the bias generation circuit that generates the reference signal is set in the low power consumption state for a predetermined time at a predetermined cycle, and the holding circuit is switched between the normal operation and the holding operation. Therefore, even when the circuit is in a low power consumption state, a bias signal during normal operation is output to the oscillation unit, so that each circuit has a low area without increasing the area and reducing accuracy to achieve low power consumption. An oscillator that can operate with power consumption can be realized.
前記基準信号生成回路および前記バイアス生成回路の低消費電力状態は、例えば、パワーダウン状態であることが望ましい。パワーダウン状態とすることにより、消費電力を抑えることができる。
また、前記保持回路は前記バイアス生成回路と前記発振部との間に配置され、前記保持回路に入力される信号は前記バイアス生成回路から出力される信号であることが望ましい。例えば、第1、第2又は第4の実施形態の場合に対応し、保持回路によって通常動作と保持動作とを実現することにより、通常動作時は保持回路に入力される信号に依存してバイアス信号を発振部に出力し、保持動作時は保持回路に入力される信号に依存せず通常動作時のバイアス信号を発振部に出力するので、基準信号生成回路およびバイアス生成回路の少なくとも一方を低消費電力状態とさせることができ、面積の増大や精度の劣化を伴うことなく、低消費電力で動作可能な発振器を実現できる。
The low power consumption state of the reference signal generation circuit and the bias generation circuit is preferably, for example, a power down state. By setting the power down state, power consumption can be suppressed.
Preferably, the holding circuit is disposed between the bias generation circuit and the oscillation unit, and a signal input to the holding circuit is a signal output from the bias generation circuit. For example, corresponding to the case of the first, second, or fourth embodiment, the normal operation and the holding operation are realized by the holding circuit, so that the bias depends on the signal input to the holding circuit during the normal operation. Outputs a signal to the oscillation unit and outputs a bias signal during normal operation to the oscillation unit during the holding operation without depending on the signal input to the holding circuit. An oscillator that can be operated with low power consumption without increasing the area or degrading accuracy can be realized.
前記基準信号生成回路および前記バイアス生成回路の低消費電力状態は、例えば、パワーダウン状態であることが望ましい。パワーダウン状態とすることにより、消費電力を抑えることができる。
前記基準信号生成回路と前記バイアス生成回路との間に別の保持回路がさらに配置され、前記別の保持回路に入力される信号は前記基準信号生成回路から出力される信号であってもよい。例えば、第4の実施形態の場合に対応し、保持回路によって通常動作と保持動作とを実現することにより、保持回路は、通常動作時は入力される信号に依存して基準信号を出力し、保持動作時は入力される信号に依存せず通常動作時の基準信号を出力するので、基準信号生成回路を低消費電力状態とさせたときでも通常状態と同等の基準信号を使用することができる。
The low power consumption state of the reference signal generation circuit and the bias generation circuit is preferably, for example, a power down state. By setting the power down state, power consumption can be suppressed.
Another holding circuit may be further arranged between the reference signal generation circuit and the bias generation circuit, and the signal input to the other holding circuit may be a signal output from the reference signal generation circuit. For example, corresponding to the case of the fourth embodiment, by realizing the normal operation and the holding operation by the holding circuit, the holding circuit outputs the reference signal depending on the input signal during the normal operation, Since the reference signal during normal operation is output without depending on the input signal during the holding operation, the reference signal equivalent to the normal state can be used even when the reference signal generation circuit is in a low power consumption state. .
前記保持回路は前記基準信号生成回路と前記バイアス生成回路との間に配置され、前記保持回路に入力される信号は前記基準信号生成回路から出力される信号であってもよい。例えば、第3の実施形態の場合に対応し、保持回路によって通常動作と保持動作とを実現することにより、保持回路は、通常動作時は入力される信号に依存して基準信号を出力し、保持動作時は入力される信号に依存せず通常動作時の基準信号を発振部に出力するので、基準信号生成回路を低消費電力状態とさせたときでも通常状態と同等の基準信号を使用することが可能となり、基準信号生成回路の低消費電流化に伴う面積の増大や精度の劣化を伴うことなく、低消費電力で動作可能な発振器を実現できる。 The holding circuit may be disposed between the reference signal generation circuit and the bias generation circuit, and a signal input to the holding circuit may be a signal output from the reference signal generation circuit. For example, corresponding to the case of the third embodiment, by realizing the normal operation and the holding operation by the holding circuit, the holding circuit outputs the reference signal depending on the input signal during the normal operation, Since the reference signal during normal operation is output to the oscillation unit without depending on the input signal during the holding operation, the reference signal equivalent to the normal state is used even when the reference signal generation circuit is in a low power consumption state. Therefore, it is possible to realize an oscillator that can operate with low power consumption without increasing the area or reducing accuracy due to the low current consumption of the reference signal generation circuit.
前記基準信号を昇圧する昇圧回路(例えば、図3中の昇圧回路12に対応)とを有していてもよい。例えば、第2、第3又は第4の実施形態の場合に対応し、基準信号を直接もしくは保持回路の出力として昇圧回路に入力し昇圧することにより、電源電圧を超える電圧である安定した基準信号を生成することができる。
前記昇圧回路は前記発振部の出力により昇圧動作をすることが望ましい。発振部の出力により昇圧回路を動作することにより、低消費電力で動作可能な発振器を実現できる。
A booster circuit for boosting the reference signal (for example, corresponding to the
The booster circuit preferably performs a boosting operation according to the output of the oscillation unit. By operating the booster circuit with the output of the oscillation unit, an oscillator that can operate with low power consumption can be realized.
また、前記バイアス信号を昇圧する別の昇圧回路(例えば、図6中の昇圧回路12に対応)と、前記別の昇圧回路からの出力を電源として使用し、前記基準信号生成回路の出力に基づき前記発振部を駆動する別のバイアス信号を発生させる別のバイアス生成回路(例えば、図6中のバイアス生成回路22に対応)と、をさらに有していてもよい。例えば、第5の実施形態の場合に対応し、保持回路によって保持された信号を昇圧した電源電圧を超える電圧の信号を別のバイアス回路で使用することにより、保持動作中においても電源電圧より高い信号を発振器に供給することが可能となり、低消費電力で動作可能な発振器を実現できる。
Further, another booster circuit for boosting the bias signal (for example, corresponding to the
また、前記タイミング信号生成回路は、前記発振部の出力を入力とすることが望ましい。この構成により、発振器各部を適切なタイミングで動作させることができる。
なお、前記発振部は、水晶圧電素子を用いることが望ましい。この構成により、安定した発振出力が得られる。
The timing signal generation circuit preferably receives the output of the oscillation unit as an input. With this configuration, each part of the oscillator can be operated at an appropriate timing.
In addition, it is preferable that the oscillating portion uses a quartz piezoelectric element. With this configuration, a stable oscillation output can be obtained.
本発明によれば、基準信号を発生する基準信号生成回路およびバイアス生成回路の少なくとも一方を所定の周期で所定の時間低消費電力状態とさせると共に、通常動作時は入力される信号に依存してバイアス信号が発振部に出力され、保持動作時は入力される信号に依存せず通常動作時のバイアス信号を発振部に出力する保持回路を通常動作と保持動作とに切り替えることにより、面積の増大や精度の劣化を伴うことなく、低消費電力で動作可能な発振器を実現できる。 According to the present invention, at least one of the reference signal generation circuit and the bias generation circuit that generates the reference signal is set in a low power consumption state for a predetermined time in a predetermined cycle, and depends on an input signal during normal operation. The bias signal is output to the oscillation unit, and during the holding operation, the area is increased by switching the holding circuit that outputs the bias signal during normal operation to the oscillation unit, regardless of the input signal, between normal operation and holding operation. It is possible to realize an oscillator that can operate with low power consumption without causing deterioration of accuracy.
次に、図面を参照して、本発明の実施の形態を詳細に説明する。以下に参照する各図において、他の図と同等部分は同一符号を付して説明する。
(第1の実施形態)
本発明の第1の実施形態としての発振器のブロック図を図1に示す。図1において、本発明の第1の実施形態による発振器は、基準信号生成回路11と、バイアス生成回路21と、保持回路31と、電圧制御発振部41と、水晶圧電素子51と、タイミング信号生成回路61と、を備えており、出力端子FOUTから発振信号を出力する。
Next, embodiments of the present invention will be described in detail with reference to the drawings. In each figure referred to below, the same parts as those in the other figures will be described with the same reference numerals.
(First embodiment)
FIG. 1 shows a block diagram of an oscillator as the first embodiment of the present invention. In FIG. 1, the oscillator according to the first embodiment of the present invention includes a reference
ここで、バイアス生成回路21には、電圧制御発振部41を駆動するためのすべてのバイアス電圧回路、バイアス電流回路が含まれている。
基準信号生成回路11およびバイアス生成回路21は、タイミング信号生成回路61から出力される信号INT_PDの電圧値に従って通常動作状態とパワーダウン状態とを切り替えできるようになっている。
Here, the
The reference
保持回路31は、タイミング信号生成回路61から出力される信号INT_HDにより、通常状態とホールド状態(保持状態)とが切り替わる動作をする。保持回路31の通常状態とは、保持回路31への入力信号(バイアス生成回路21から出力される信号BIAS_O)に依存して保持回路31から出力される信号V_HOLDが変化する状態である。一方、保持回路31のホールド状態とは、保持回路31への入力信号(信号BIAS_O)と保持回路31から出力される信号V_HOLDとが切り離され、保持回路31から出力される信号V_HOLDの電圧値が、入力信号(信号BIAS_O)の状態に依存せず、信号V_HOLDの通常時の電圧値を出力する状態である。
The holding
ここで、図2は、図1の発振器の各部の動作の一例を示すタイミング図である。図2に示したように、タイミング信号生成回路61から出力される信号INT_PDがHIレベルの区間では、基準信号生成回路11とバイアス生成回路21とが通常動作するため、バイアス生成回路21の出力信号BIAS_Oの電圧値は通常動作電圧となっている。
一方、タイミング信号生成回路61から出力される信号INT_PDがLOレベルの区間では、基準信号生成回路11とバイアス生成回路21とが共にパワーダウン状態となるため、バイアス生成回路21の出力信号BIAS_Oの電圧値はパワーダウン電圧(例えば、0V)となる。
Here, FIG. 2 is a timing chart showing an example of the operation of each part of the oscillator of FIG. As shown in FIG. 2, the reference
On the other hand, in the interval in which the signal INT_PD output from the timing
保持回路31は、バイアス生成回路21の出力信号BIAS_Oの電圧値が安定している区間のみ通常状態となる。このため、タイミング信号生成回路61から出力される信号INT_HDは、信号INT_PDより遅れて(後のタイミングで)LOレベルからHIレベルとなり、信号INT_PDより先に(早いタイミングで)HIレベルからLOレベルに変化する信号とする。
The holding
パワーダウン状態での基準信号生成回路11およびバイアス生成回路21の消費電流は、リーク電流のみとなるため、ほぼ0(零)とみなすことができる。よって、タイミング信号生成回路61から出力される信号INT_PDのHIレベルの区間の時間をT1、信号INT_PDの周期をT2とすると、間欠動作時の消費電流は、次の式(1)となる。
(間欠動作時の消費電流)=(通常動作時の消費電流)×(T1/T2) …(1)
したがって、周期T2の時間を時間T1より十分長くすることができれば、各回路の消費電流は電圧制御発振部41の消費電流と比較して十分小さくできるため、発振に最低限必要な消費電流のみで、高安定な発振器を構成することが可能となる。
Since the current consumption of the reference
(Current consumption during intermittent operation) = (Current consumption during normal operation) × (T1 / T2) (1)
Therefore, if the time of the period T2 can be made sufficiently longer than the time T1, the current consumption of each circuit can be made sufficiently smaller than the current consumption of the voltage controlled
信号INT_HDや信号INT_PDといったタイミング動作を制御する信号は、消費電流を抑えるため電圧制御発振部41の出力を基にタイミング信号生成回路61において発生させる。
図1の構成によれば、低消費電流で動作可能な高安定水晶発振器を実現できる。
なお、上記は入力されるバイアス信号により周波数を制御できる電圧制御発振部41を用いて説明したが、電圧制御発振部に限定されるものではなく、入力されるバイアス信号により駆動されるすべての発振部が含まれる。
Signals for controlling the timing operation, such as the signal INT_HD and the signal INT_PD, are generated in the timing
According to the configuration of FIG. 1, a highly stable crystal oscillator that can operate with low current consumption can be realized.
The above description has been made using the voltage controlled
(第2の実施形態)
本発明の第2の実施形態としての発振器のブロック図を図3に示す。図3において、本発明の第2の実施形態による発振器は、図1の発振器において、基準信号生成回路11とバイアス生成回路21との間に、昇圧回路12を追加した構成である。
実施形態1の基準信号生成回路の出力信号VREFを昇圧回路で昇圧し、バイアス生成回路21へ入力する。基準信号生成回路では電源電圧以上の電圧を生成することは難しい。この電圧を昇圧することにより、電源電圧を超える電圧である安定した基準信号となる信号HVREFを生成することができる。
(Second Embodiment)
A block diagram of an oscillator as a second embodiment of the present invention is shown in FIG. 3, the oscillator according to the second embodiment of the present invention has a configuration in which a
The output signal VREF of the reference signal generation circuit according to the first embodiment is boosted by the boosting circuit and input to the
なお、昇圧回路12には通常クロックが必要である。このクロックとしては、図3のように自分自身の電圧制御発振部41の出力を用いても構わない。
図3の構成によれば、低消費電流かつ低消費電圧で動作可能な高安定水晶発振器を実現できる。
The
According to the configuration of FIG. 3, a highly stable crystal oscillator that can operate with low current consumption and low power consumption can be realized.
(第3の実施形態)
本発明の第3の実施形態としての発振器のブロック図を図4に示す。図4において、本発明の第3の実施形態による発振器は、図3の発振器における保持回路31の代わりに、基準信号生成回路11と昇圧回路12との間に、保持回路32を追加した構成である。
(Third embodiment)
A block diagram of an oscillator as a third embodiment of the present invention is shown in FIG. 4, the oscillator according to the third embodiment of the present invention has a configuration in which a holding
この実施形態では、保持回路32は、基準信号生成回路11の出力信号VREFを入力とし、保持回路32の出力が昇圧回路12に入力され、信号HVREFを生成する。このときバイアス生成回路21は、例えばデジタル回路のみで構成されている場合で、リークパス以外DC電流が流れる箇所がないならば、あえてパワーダウン状態にする必要はないため、間欠動作させなくても問題ない。
In this embodiment, the holding
保持回路32の出力信号VREF_HOLDは、間欠動作中常に、通常動作時のVREF電圧と同じ電圧を出力する。また昇圧回路12を自分自身の電圧制御発振部41の出力をクロックとして動作させたならば、昇圧回路12の出力信号である信号HVREFは、間欠動作中も電圧を保つことが可能である。すなわち、供給される電源電圧より高い電圧の安定した基準信号を、間欠動作中においても発生させることを可能とすると同時に、発振に最低限必要な消費電流のみで高安定な発振器を構成することができる。
図4の構成によれば、低消費電流かつ低消費電圧で動作可能な高安定水晶発振器を実現できる。
The output signal VREF_HOLD of the holding
According to the configuration of FIG. 4, it is possible to realize a highly stable crystal oscillator that can operate with low current consumption and low voltage.
(第4の実施形態)
本発明の第4の実施形態としての発振器のブロック図を図5に示す。図5において、本発明の第4の実施形態による発振器は、図3の発振器において、保持回路31を設ける他に、基準信号生成回路11と昇圧回路12との間に、保持回路32を追加した構成である。
(Fourth embodiment)
FIG. 5 shows a block diagram of an oscillator as the fourth embodiment of the present invention. In FIG. 5, the oscillator according to the fourth embodiment of the present invention has a holding
図4に示した第3の実施形態のバイアス生成回路21が、DC電流を消費する場合、消費電流を削減するためにはバイアス生成回路21を間欠動作させなくてはならない。このときは、バイアス生成回路21の出力信号をパワーダウン状態中に保持する保持回路31が必要となる。
図5の構成によれば、低消費電流かつ低消費電圧で動作可能な高安定水晶発振器を実現できる。
When the
According to the configuration of FIG. 5, it is possible to realize a highly stable crystal oscillator that can operate with low current consumption and low power consumption.
(第5の実施形態)
本発明の第5の実施形態としての発振器のブロック図を図6に示す。図6において、本発明の第5の実施形態による発振器は、図1の発振器において、主にDC的な消費電流の大きいアナログ回路で構成されるバイアス生成回路21と、DC電流が全体の消費電流と比較して無視できる主にデジタル回路で構成されるバイアス生成回路22と、を追加した構成である。
(Fifth embodiment)
A block diagram of an oscillator as a fifth embodiment of the present invention is shown in FIG. In FIG. 6, the oscillator according to the fifth embodiment of the present invention is the same as the oscillator shown in FIG. And a
図6において、基準信号生成回路11およびバイアス生成回路21は間欠動作するが、バイアス生成回路21の通常動作時の出力信号は保持回路31によって間欠動作中常にほぼ同じ電圧に保たれている。この保持回路31によって保持された信号BIAS1_HOLDを昇圧回路12の入力とし昇圧させることにより、間欠動作中も電源電圧より高い高安定な基準信号を保持することが可能となる。この高安定な基準信号をバイアス生成回路22の入力、例えば電源として使用することにより、間欠動作中も高安定な信号BIAS2_Oを電圧制御発振部41に供給することが可能となる。図6で示した通り、電圧制御発振部41以外の消費電流の大きいブロックは全て間欠動作をするため、発振に最低限必要な消費電流のみで高安定な発振器を構成することができる。
In FIG. 6, the reference
図6の構成によれば、低消費電流かつ低消費電圧で動作可能な高安定水晶発振器を実現できる。
なお、上記は図1の発振器に上記のバイアス生成回路21および上記のバイアス生成回路22を追加した場合について説明したが、図3から図5までのいずれかの発振器に、上記のバイアス生成回路21および上記のバイアス生成回路22を追加してもよい。
According to the configuration of FIG. 6, it is possible to realize a highly stable crystal oscillator that can operate with low current consumption and low power consumption.
In the above description, the
ところで、上記の高安定発振器例として挙げたものは温度補償水晶発振器であるが、本発明は、温度補償のない水晶発振器にも適用可能である。
また、本発明は水晶発振器に限定されるものではなく、SAW(Surface Acoustic Wave)発振器、MEMS(Micro Electro Mechanical Systems)発振器など、外部よりバイアス信号を必要とする発振器に適用可能である。
By the way, the above-mentioned example of the high stability oscillator is a temperature-compensated crystal oscillator, but the present invention is also applicable to a crystal oscillator without temperature compensation.
The present invention is not limited to a crystal oscillator, but can be applied to an oscillator that requires a bias signal from the outside, such as a SAW (Surface Acoustic Wave) oscillator and a MEMS (Micro Electro Mechanical Systems) oscillator.
10、11 基準信号生成回路
12 昇圧回路
20、21、22 バイアス生成回路
31、32 保持回路
40、41 電圧制御発振部
50、51 水晶圧電素子
61 タイミング信号生成回路
10, 11 Reference
Claims (10)
基準信号を発生する基準信号生成回路と、
前記基準信号生成回路の出力に基づき、前記発振部を駆動する前記バイアス信号を発生させるバイアス生成回路と、
通常動作時は入力される信号に依存して前記バイアス信号を前記発振部に入力し、保持動作時は入力される信号に依存せず通常動作時のバイアス信号を出力する保持回路と、
前記基準信号生成回路および前記バイアス生成回路の少なくとも一方を所定の周期で所定の時間低消費電力状態とさせるための信号、および、前記保持回路を通常動作と保持動作とに切り替える信号を生成するタイミング信号生成回路と、
を有することを特徴とする発振器。 An oscillation unit driven by an input bias signal;
A reference signal generation circuit for generating a reference signal;
A bias generation circuit for generating the bias signal for driving the oscillation unit based on an output of the reference signal generation circuit;
A holding circuit that inputs the bias signal to the oscillation unit depending on a signal input during normal operation, and outputs a bias signal during normal operation without depending on the input signal during holding operation;
Timing for generating a signal for causing at least one of the reference signal generation circuit and the bias generation circuit to be in a low power consumption state for a predetermined time in a predetermined cycle, and a signal for switching the holding circuit between a normal operation and a holding operation A signal generation circuit;
An oscillator comprising:
前記別の昇圧回路からの出力を電源として使用し、前記基準信号生成回路の出力に基づき前記発振部を駆動する別のバイアス信号を発生させる別のバイアス生成回路と、
をさらに有することを特徴とする請求項1から請求項7までのいずれか1項に記載の発振器。 Another booster circuit for boosting the bias signal;
Another bias generation circuit that uses the output from the other booster circuit as a power source and generates another bias signal that drives the oscillation unit based on the output of the reference signal generation circuit;
The oscillator according to any one of claims 1 to 7, further comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012057856A JP5746650B2 (en) | 2012-03-14 | 2012-03-14 | Oscillator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012057856A JP5746650B2 (en) | 2012-03-14 | 2012-03-14 | Oscillator |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013192109A true JP2013192109A (en) | 2013-09-26 |
JP2013192109A5 JP2013192109A5 (en) | 2013-12-26 |
JP5746650B2 JP5746650B2 (en) | 2015-07-08 |
Family
ID=49391937
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012057856A Active JP5746650B2 (en) | 2012-03-14 | 2012-03-14 | Oscillator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5746650B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113328735A (en) * | 2021-05-24 | 2021-08-31 | 成都锐成芯微科技股份有限公司 | Transistor driving circuit |
Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05259738A (en) * | 1992-03-13 | 1993-10-08 | Hitachi Ltd | Oscillation circuit |
JPH06152390A (en) * | 1992-11-12 | 1994-05-31 | Toshiba Corp | Semiconductor integrated circuit |
JPH0969014A (en) * | 1995-09-01 | 1997-03-11 | Hitachi Ltd | Semiconductor device |
JP2000068742A (en) * | 1998-08-17 | 2000-03-03 | Citizen Watch Co Ltd | Voltage controlled piezoelectric oscillator |
JP2000114875A (en) * | 1998-10-02 | 2000-04-21 | Toyo Commun Equip Co Ltd | Oscillator |
JP2001230630A (en) * | 1999-12-06 | 2001-08-24 | Seiko Epson Corp | Temperature-compensated oscillator, control method for the same and radio communications equipment |
JP2002359524A (en) * | 2001-06-01 | 2002-12-13 | Citizen Watch Co Ltd | Crystal oscillator circuit |
JP2003174323A (en) * | 2001-12-05 | 2003-06-20 | Matsushita Electric Ind Co Ltd | Semiconductor integrated circuit |
JP2007325468A (en) * | 2006-06-05 | 2007-12-13 | Toshiba Corp | Power supply circuit |
JP2008099257A (en) * | 2006-09-13 | 2008-04-24 | Citizen Holdings Co Ltd | Oscillation circuit |
JP2008236524A (en) * | 2007-03-22 | 2008-10-02 | Seiko Epson Corp | Processor including oscillation circuit and constant-voltage power supply circuit |
JP2009290381A (en) * | 2008-05-27 | 2009-12-10 | Kyocera Kinseki Corp | Oscillator |
JP2010232791A (en) * | 2009-03-26 | 2010-10-14 | Seiko Epson Corp | Oscillator |
JP2011239053A (en) * | 2010-05-07 | 2011-11-24 | Seiko Epson Corp | Piezoelectric oscillator, gps receptor, and electronic apparatus |
-
2012
- 2012-03-14 JP JP2012057856A patent/JP5746650B2/en active Active
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05259738A (en) * | 1992-03-13 | 1993-10-08 | Hitachi Ltd | Oscillation circuit |
JPH06152390A (en) * | 1992-11-12 | 1994-05-31 | Toshiba Corp | Semiconductor integrated circuit |
JPH0969014A (en) * | 1995-09-01 | 1997-03-11 | Hitachi Ltd | Semiconductor device |
JP2000068742A (en) * | 1998-08-17 | 2000-03-03 | Citizen Watch Co Ltd | Voltage controlled piezoelectric oscillator |
JP2000114875A (en) * | 1998-10-02 | 2000-04-21 | Toyo Commun Equip Co Ltd | Oscillator |
JP2001230630A (en) * | 1999-12-06 | 2001-08-24 | Seiko Epson Corp | Temperature-compensated oscillator, control method for the same and radio communications equipment |
JP2002359524A (en) * | 2001-06-01 | 2002-12-13 | Citizen Watch Co Ltd | Crystal oscillator circuit |
JP2003174323A (en) * | 2001-12-05 | 2003-06-20 | Matsushita Electric Ind Co Ltd | Semiconductor integrated circuit |
JP2007325468A (en) * | 2006-06-05 | 2007-12-13 | Toshiba Corp | Power supply circuit |
JP2008099257A (en) * | 2006-09-13 | 2008-04-24 | Citizen Holdings Co Ltd | Oscillation circuit |
JP2008236524A (en) * | 2007-03-22 | 2008-10-02 | Seiko Epson Corp | Processor including oscillation circuit and constant-voltage power supply circuit |
JP2009290381A (en) * | 2008-05-27 | 2009-12-10 | Kyocera Kinseki Corp | Oscillator |
JP2010232791A (en) * | 2009-03-26 | 2010-10-14 | Seiko Epson Corp | Oscillator |
JP2011239053A (en) * | 2010-05-07 | 2011-11-24 | Seiko Epson Corp | Piezoelectric oscillator, gps receptor, and electronic apparatus |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113328735A (en) * | 2021-05-24 | 2021-08-31 | 成都锐成芯微科技股份有限公司 | Transistor driving circuit |
Also Published As
Publication number | Publication date |
---|---|
JP5746650B2 (en) | 2015-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8988159B2 (en) | Oscillator and IC chip | |
TWI585568B (en) | Constant voltage circuit and analog electronic clock | |
JPH0775330A (en) | Semiconductor device | |
JP5061677B2 (en) | Oscillator, semiconductor device, electronic device, and watch | |
JP5296125B2 (en) | Low power consumption circuit | |
JP5746650B2 (en) | Oscillator | |
JP2011217349A (en) | Crystal oscillator circuit | |
US8358175B2 (en) | Oscillator architecture having fast response time with low current consumption and method for operating the oscillator architecture | |
JP2005079828A (en) | Step-down voltage output circuit | |
JP2005086664A (en) | Oscillation circuit and semiconductor integrated circuit | |
CN103412472A (en) | Analog electronic watch | |
JPH10325886A (en) | Oscillation circuit, electronic circuit using it, semiconductor device using them, and electronic instrument and timepiece | |
JP6111085B2 (en) | Integrated circuit for oscillation | |
JP2009290379A (en) | Oscillator | |
KR20160009494A (en) | Analog electronic timepiece | |
US11836001B2 (en) | Circuit device and real-time clock device | |
JP5321715B2 (en) | Oscillator, semiconductor device, electronic device, and watch | |
JP2000298523A (en) | Constant voltage output circuit | |
JP2005244546A (en) | Crystal oscillation circuit | |
JP2006270161A (en) | Oscillator and oscillation method | |
JP2013197607A (en) | Temperature compensation type oscillator | |
JP4852969B2 (en) | Oscillator circuit | |
JP3964652B2 (en) | Crystal oscillator | |
JP2005191625A (en) | Oscillation circuit | |
JP4719077B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131107 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131107 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140513 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140710 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150428 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150508 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5746650 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |