JP2005191625A - Oscillation circuit - Google Patents
Oscillation circuit Download PDFInfo
- Publication number
- JP2005191625A JP2005191625A JP2003426832A JP2003426832A JP2005191625A JP 2005191625 A JP2005191625 A JP 2005191625A JP 2003426832 A JP2003426832 A JP 2003426832A JP 2003426832 A JP2003426832 A JP 2003426832A JP 2005191625 A JP2005191625 A JP 2005191625A
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- circuit
- oscillation circuit
- pchmos
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
Description
本発明は携帯電話やPDAなどのシステムに用いる定電圧出力回路、スピーカーアンプ等の消費電力が大きく発熱する回路とリアルタイムクロックとその基準クロックを発生する発振回路を具備する半導体装置において、発熱により発振子を駆動する能力が低下することが想定される動作状態では発振回路の発振子を駆動する能力を増加させ、かつ発熱しない2次電池によるバックアップ動作状態においては発振子を駆動する能力を押さえることにより発振回路の消費電力を低減させることができる発振回路に関するものである。 The present invention relates to a constant voltage output circuit used in a system such as a cellular phone or a PDA, a circuit that generates large amounts of power, such as a speaker amplifier, and a semiconductor device including an oscillation circuit that generates a real-time clock and its reference clock. Increase the ability to drive the oscillator of the oscillation circuit in the operating state where the ability to drive the child is expected to decrease, and suppress the ability to drive the oscillator in the backup operation state with a secondary battery that does not generate heat. The present invention relates to an oscillation circuit that can reduce the power consumption of the oscillation circuit.
携帯電話やPDAなどのシステムでは定電圧出力回路、スピーカーアンプ等の消費電力が大きく発熱する回路と低消費電力で動作するリアルタイムクロックとその基準クロックを発生する発振回路を1つにした半導体装置を具備している。この様なシステムでは全ての回路が動作し発熱することが想定される1次電池による動作モードとリアルタイムクロックとその基準クロックを発生する発振回路のみが動作し発熱が微量で周囲温度とほぼ同温である2次電池による動作モードの2つの動作状態が存在しどちらの動作状態でも安定した発振を得る必要がある。 In systems such as mobile phones and PDAs, a semiconductor device that combines a constant voltage output circuit, a speaker amplifier and other circuits that generate large amounts of power consumption, a real-time clock that operates with low power consumption, and an oscillation circuit that generates its reference clock. It has. In such a system, the operation mode of the primary battery, in which all the circuits are expected to operate and generate heat, only the oscillation circuit that generates the real-time clock and its reference clock operates, the heat generation is very small, and the temperature is almost the same as the ambient temperature. There are two operation states of the operation mode by the secondary battery, and it is necessary to obtain stable oscillation in both operation states.
このような技術が特許文献1に開示されている。 Such a technique is disclosed in Patent Document 1.
以下、従来の発振回路について図面を参照しながら説明する。 Hereinafter, a conventional oscillation circuit will be described with reference to the drawings.
図6は従来の発振回路の構成を示すものである。 FIG. 6 shows a configuration of a conventional oscillation circuit.
図6において100は電源端子、110はPchMOSトランジスタ(以下PchMOS)、120はNchMOSトランジスタ(以下NchMOS)、130は帰還抵抗、140は負荷容量、150は負荷容量、160は出力端、170は振動子である。 In FIG. 6, 100 is a power supply terminal, 110 is a PchMOS transistor (hereinafter referred to as PchMOS), 120 is an NchMOS transistor (hereinafter referred to as NchMOS), 130 is a feedback resistor, 140 is a load capacitor, 150 is a load capacitor, 160 is an output terminal, and 170 is a vibrator. It is.
電源端子100にPchMOS110のソースが接続され、PchMOS110のドレインはNchMOS120のドレインに接続され、NchMOS120のソースは接地され、PchMOS110とNchMOS120のゲートは接続される。さらにPchMOs110とNchMOS120の接続されたゲートは帰還抵抗130と負荷容量140と振動子170が接続され、PchMOS110とNchMOS120の接続されたドレインは帰還抵抗130のもう一端と負荷容量150と振動子170のもう一端が接続される。負荷容量140と負荷容量150のもう一端は接地される。このように接続された回路の出力は出力端160から取り出される。
The source of the PchMOS 110 is connected to the
以上のように構成された発振回路について、以下その動作を説明する。 The operation of the oscillation circuit configured as described above will be described below.
電源100が印加されるとPchMOS110とNchMOS120の接続されたゲートはリークなどにより放電状態なので接地電位にありPchMOSが動作し帰還抵抗130を通じてPchMOS110とNchMOS120の接続されたゲートに直流動作点となる電位を与える。又、振動子170と負荷容量140と負荷容量150により構成される共振回路はPchMOS110より同様に電流を供給され、直流動作点を与えられたPchMOS110とNchMOS120から構成されるインバータ回路により発振動作を開始し出力端160に発振出力を得ることができる。
しかしながら従来の構成ではPchMOS110とNchMOS120の素子サイズにより共振回路を駆動する能力が決定され発振余裕度が決まるためPchMOS110とNchMOS120のオン抵抗値が大きくなり発振余裕度が低下する半導体装置が高温の状況を想定して素子サイズを決定してやる必要があるため常時消費電流が大きくなり、2次電池動作のモードでは消費電力を極力抑えることを要求されるリアルタイムクロック回路を内蔵した半導体装置に用いる発振回路としては問題となる。
However, in the conventional configuration, the ability to drive the resonance circuit is determined by the element sizes of the
図7は従来の発振回路の動作状態図である。 FIG. 7 is an operation state diagram of a conventional oscillation circuit.
従来回路ではPchMOS110とNchMOS120がコンプリメンタリーな場合電源電圧の中点を直流動作点として発振動作を行う。半導体装置が発熱し高温になる動作状態ではオン抵抗が大きくなり消費電流が小さくなるため発振余裕度が低下する。そのため高温の状態でも安定した発振を得られるような駆動電流になるようにあらかじめインバーター回路を構成する素子を大きく構成する。
In the conventional circuit, when the
本発明は、上記従来の課題を解決するもので、携帯電話やPDAなどのシステムに用いる定電圧出力回路、スピーカーアンプ等の消費電力が大きく発熱する回路とリアルタイムクロックとその基準クロックを発生する発振回路を具備する半導体装置において、発熱により発振子を駆動する能力が低下することが想定される動作状態では発振回路の発振子を駆動する能力を増加させ、発熱しない2次電池によるバックアップ動作状態においては発振子を駆動する能力を押さえることにより発振回路の消費電力を低減させることができる発振回路を提供することを目的とする。 The present invention solves the above-described conventional problems, and is a constant voltage output circuit used in a system such as a mobile phone or a PDA, a circuit that generates a large amount of power, such as a speaker amplifier, a real-time clock, and an oscillation that generates its reference clock In a semiconductor device having a circuit, in an operation state in which the ability to drive an oscillator is reduced due to heat generation, the ability to drive the oscillator of the oscillation circuit is increased, and in a backup operation state by a secondary battery that does not generate heat. An object of the present invention is to provide an oscillation circuit capable of reducing the power consumption of the oscillation circuit by suppressing the ability to drive the oscillator.
この目的を達成するため、本発明は発振子の駆動する能力を時定数を持たせて切り換えることの特徴を有している。 In order to achieve this object, the present invention is characterized in that the driving ability of the oscillator is switched with a time constant.
この構成により発熱により発振子を駆動する能力が低下することが想定される動作状態と発熱しない2次電池によるバックアップ動作状態の両者において安定した発振を得、かつ2次電池使用時は発振回路の消費電流を低減させることができる。 With this configuration, stable oscillation is obtained both in an operation state in which the ability to drive the oscillator due to heat generation is expected to be reduced and in a backup operation state by a secondary battery that does not generate heat, and when the secondary battery is used, the oscillation circuit Current consumption can be reduced.
本発明は発振子の駆動する能力を切り換えることで、発熱により発振子を駆動する能力が低下することが想定される動作状態と発熱しない2次電池によるバックアップ動作状態の両者において安定した発振を得、かつ2次電池使用時は発振回路の消費電流を低減させることができ、かつ切り替えに時定数を持たせることで直流動作点の変化にも時定数を持たせ急激な直流動作点の変動による一時的な発振停止を回避する発振回路を実現するものである。 According to the present invention, by switching the driving ability of the oscillator, stable oscillation can be obtained both in an operation state in which the ability to drive the oscillator is reduced due to heat generation and in a backup operation state by a secondary battery that does not generate heat. In addition, when using a secondary battery, the current consumption of the oscillation circuit can be reduced, and a change in the DC operating point can be provided by providing a time constant for switching, resulting in a sudden change in the DC operating point. An oscillation circuit that avoids temporary oscillation stop is realized.
以下、本発明の一実施形態について図面を参照しながら説明する。 Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
図1は本発明の一実施形態における発振回路の構成図を示すものである。 FIG. 1 is a configuration diagram of an oscillation circuit according to an embodiment of the present invention.
図1において100は電源端子、110はPchMOSトランジスタ(以下PchMOS)、120はNchMOSトランジスタ(以下NchMOS)、130は帰還抵抗、140は負荷容量、150は負荷容量、160は出力端、170は振動子、180はNchMOSトランジスタ、200は電流源回路、210はコンデンサーである。 In FIG. 1, 100 is a power supply terminal, 110 is a PchMOS transistor (hereinafter referred to as PchMOS), 120 is an NchMOS transistor (hereinafter referred to as NchMOS), 130 is a feedback resistor, 140 is a load capacitor, 150 is a load capacitor, 160 is an output terminal, and 170 is a vibrator. , 180 is an Nch MOS transistor, 200 is a current source circuit, and 210 is a capacitor.
電源端子100にPchMOS110のソースが接続され、PchMOS110のドレインはNchMOS120のドレインに接続され、NchMOS120のソースは接地され、NchMOS120のゲートは電流源200とコンデンサー210とNchMOS180のゲートとドレインに接続され、NchMOS180のソースは接地されることでNchMOS120とNchMOS180は電流ミラー回路を構成する。コンデンサー210のもう一端は接地する。さらにPchMOS110のゲートと帰還抵抗130と負荷容量140と振動子170が接続され、PchMOS110とNchMOS120の接続されたドレインは帰還抵抗130のもう一端と負荷容量150と振動子170のもう一端が接続される。負荷容量140と負荷容量150のもう一端は接地される。このように接続された回路の出力は出力端160から取り出される。
The source of the PchMOS 110 is connected to the
以上のように構成された発振回路について、以下その動作を説明する。 The operation of the oscillation circuit configured as described above will be described below.
電源100が印加されるとPchMOS110のゲートはリークなどにより放電状態なので接地電位にありPchMOSが動作し帰還抵抗130を通じてPchMOS110のゲートに直流動作点となる電位を与える。電流源200はコンデンサー210をチャージし、NchMOS180とNchMOS120により構成される電流ミラー回路に電流を与える。又、振動子170と負荷容量140と負荷容量150により構成される共振回路はPchMOS110より同様に電流を供給され、直流動作点を与えられたPchMOS110と電流源200により決まる電流を駆動するNchMOS120から構成されるインバータ回路により発振動作を開始し出力端160に発振出力を得ることができる。
When the
この回路構成においては電流源200の電流値を増減することで従来発明のインバーター回路を構成するPchMOS110とNchMOS120の素子サイズを増減するのと同じ効果が得られる。
In this circuit configuration, by increasing / decreasing the current value of the
したがって電流源200の値を必要に応じて変えることで容易に発振回路としての駆動能力を変えることが可能となる。又、NchMOS120の電流値が変わるとインバーターとしての直流動作点が変わるため駆動能力を変える際に一時的に発振が止まる恐れがあるが、本回路構成ではコンデンサー210の作用により電流源200の電流値を変えた際のNchMOS180とNchMOS120からなる電流ミラー回路の電流変化に時定数を持たせているため直流動作点の変化も時定数を持ち急激な直流動作点の変動による一時的な発振停止を回避することができる。
Therefore, it is possible to easily change the driving capability of the oscillation circuit by changing the value of the
図2(A)、(B)は本発明の動作状態図である。 2A and 2B are operation state diagrams of the present invention.
制御信号により半導体装置の動作状況に応じて駆動電流を効率よく設定している。さらに駆動電流を切り替える際に時定数の切り替えを持たせない場合の図2(A)では直流動作点の変動時に発振が停止することがあるが時定数を持たせた場合は図2(B)のように発振停止を起こさず安定した発振を得ることができる。 The drive current is efficiently set according to the operation state of the semiconductor device by the control signal. Further, in FIG. 2 (A) when the switching of the driving current is not performed, the oscillation may stop when the DC operating point fluctuates, but when the time constant is provided, FIG. 2 (B). Thus, stable oscillation can be obtained without causing oscillation stop.
図3は先に動作を説明した図1の発振回路において電流源200の構成を具体的に示す図である。
FIG. 3 is a diagram specifically showing the configuration of the
図1の構成に加え、220は抵抗、230は抵抗、240はPchMOS、250は制御信号入力端である。 1, 220 is a resistor, 230 is a resistor, 240 is a PchMOS, and 250 is a control signal input terminal.
抵抗220は電源100に接続され、PchMOS240のソースは電源100に接続され、PchMOS240のドレインは抵抗230に接続され、抵抗220の一端と抵抗230の一端が接続され図1で用いた電流源200を構成する。制御信号入力端250はPchMOS240のゲートに接続される。他の接続は図1と同様のため省略する。
The
動作は先に説明した図1の発振回路において電流源200を抵抗220と抵抗230により構成し、制御信号入力端から入力される制御信号によりPchMOS240のオン、オフをすることで抵抗230の接続を制御し、NchMOS180とNchMOS120からなる電流ミラー回路の電流値を変えることでPchMOS110とNchMOS180からなるインバーター回路の駆動能力を変える。
In the operation of the oscillation circuit of FIG. 1 described above, the
図4は先に動作を説明した図2の発振回路において抵抗220と抵抗230をPchMOS270とPchMOS280により構成する図である。
FIG. 4 is a diagram in which the
PchMOS270とPchMOS280はゲートを接地することで抵抗として用いる。他の接続は図2と同様のため省略する。動作は図2の説明と同様のため省略する。
PchMOS 270 and
図5は先に動作を説明した図2の発振回路において電流源となる抵抗220と抵抗230を電流ミラー回路により構成する図である。
FIG. 5 is a diagram in which a
300は電流ミラー回路制御電圧入力端、310はPchMOS、320はPchMOSである。
動作は電流ミラー回路制御電圧入力端より与えられる電位によりPchMOS310とPchMOS320を電流ミラー回路として動作させることで電流源200を構成する。
その他動作は図2の説明と同様のため省略する。
In operation, the
Other operations are the same as those in FIG.
尚、図1、図2、図3、図4で説明してきた構成においてPchMOSトランジスタとNchMOSトランジスタを入れ替えても同様の作用を得る構成ができることは明白である。 It is obvious that the same operation can be obtained even if the PchMOS transistor and the NchMOS transistor are exchanged in the configurations described with reference to FIG. 1, FIG. 2, FIG. 3, and FIG.
本発明は発振子の駆動する能力を切り換えることで、発熱により発振子を駆動する能力が低下することが想定される動作状態と発熱しない2次電池によるバックアップ動作状態の両者において安定した発振を得、かつ2次電池使用時は発振回路の消費電流を低減させることができ、かつ切り替えに時定数を持たせることで直流動作点の変化にも時定数を持たせ急激な直流動作点の変動による一時的な発振停止を回避する発振回路を実現するものである。 According to the present invention, by switching the driving ability of the oscillator, stable oscillation can be obtained both in an operation state in which the ability to drive the oscillator is reduced due to heat generation and in a backup operation state by a secondary battery that does not generate heat. In addition, when using a secondary battery, the current consumption of the oscillation circuit can be reduced, and a change in the DC operating point can be provided by providing a time constant for switching, resulting in a sudden change in the DC operating point. An oscillation circuit that avoids temporary oscillation stop is realized.
100 電源端子
110 PchMOSトランジスタ
120 NchMOSトランジスタ
130 帰還抵抗
140 負荷容量
150 負荷容量
160 出力端
170 振動子
180 NchMOSトランジスタ
200 電流源
210 コンデンサー
220 抵抗
230 抵抗
240 PchMOSトランジスタ
250 制御信号入力端
270 PchMOSトランジスタ
280 PchMOSトランジスタ
300 電流ミラー回路制御電圧入力端
310 PchMOSトランジスタ
320 PchMOSトランジスタ
DESCRIPTION OF
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003426832A JP2005191625A (en) | 2003-12-24 | 2003-12-24 | Oscillation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003426832A JP2005191625A (en) | 2003-12-24 | 2003-12-24 | Oscillation circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005191625A true JP2005191625A (en) | 2005-07-14 |
Family
ID=34786258
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003426832A Pending JP2005191625A (en) | 2003-12-24 | 2003-12-24 | Oscillation circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005191625A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015103921A (en) * | 2013-11-22 | 2015-06-04 | 東京計器株式会社 | Self-oscillating device and gate voltage control method |
KR20160033239A (en) | 2013-08-09 | 2016-03-25 | 루미넥스 코포레이션 | Probes for improved melt discrimination and multiplexing in nucleic acid assays |
CN112713760A (en) * | 2020-12-01 | 2021-04-27 | 北京无线电测量研究所 | Parallel redundant ferrite switch driver |
-
2003
- 2003-12-24 JP JP2003426832A patent/JP2005191625A/en active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160033239A (en) | 2013-08-09 | 2016-03-25 | 루미넥스 코포레이션 | Probes for improved melt discrimination and multiplexing in nucleic acid assays |
KR20200078715A (en) | 2013-08-09 | 2020-07-01 | 루미넥스 코포레이션 | Probes for improved melt discrimination and multiplexing in nucleic acid assays |
KR20210072138A (en) | 2013-08-09 | 2021-06-16 | 루미넥스 코포레이션 | Probes for improved melt discrimination and multiplexing in nucleic acid assays |
JP2015103921A (en) * | 2013-11-22 | 2015-06-04 | 東京計器株式会社 | Self-oscillating device and gate voltage control method |
CN112713760A (en) * | 2020-12-01 | 2021-04-27 | 北京无线电测量研究所 | Parallel redundant ferrite switch driver |
CN112713760B (en) * | 2020-12-01 | 2022-03-04 | 北京无线电测量研究所 | Parallel redundant ferrite switch driver |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4756138B2 (en) | High voltage power switch using low voltage transistors | |
JP2009211667A (en) | Constant voltage circuit | |
JP2007026337A (en) | Voltage regulator | |
JP2003018822A (en) | Rush current limiting circuit for charge pump | |
KR101603566B1 (en) | Semiconductor device drive circuit and semiconductor device drive unit | |
JP2007159288A (en) | Soft start circuit and power supply | |
US6046648A (en) | Crystal oscillator circuit having low power consumption | |
JP3902769B2 (en) | Step-down voltage output circuit | |
TW201435540A (en) | Constant voltage circuit and analog electronic clock | |
JPWO2005001938A1 (en) | Semiconductor integrated circuit | |
JP2005191625A (en) | Oscillation circuit | |
JP4420204B2 (en) | Power supply voltage generation circuit | |
JP2007142698A (en) | Startup circuit | |
JP4650026B2 (en) | Power amplifier | |
JP5318592B2 (en) | Constant current drive oscillation circuit | |
JP4707485B2 (en) | Charge pump circuit | |
JP2007159077A (en) | Oscillation circuit | |
JP4347661B2 (en) | Switching regulator | |
JP4075164B2 (en) | Charge pump | |
JP2008017566A (en) | Power generating circuit | |
WO2018207614A1 (en) | Power supply circuit | |
JP3612929B2 (en) | OSCILLATOR CIRCUIT, ELECTRONIC CIRCUIT USING THE SAME, SEMICONDUCTOR DEVICE USING THEM, ELECTRONIC DEVICE, AND WATCH | |
JP3543524B2 (en) | Oscillator circuit, electronic circuit using the same, semiconductor device using the same, portable electronic device and watch | |
JP2007288845A (en) | Charge pump system dc-dc converter | |
JP2004040487A (en) | Clock oscillation circuit |