JP4075164B2

JP4075164B2 - Charge pump

Info

Publication number: JP4075164B2
Application number: JP32470698A
Authority: JP
Inventors: 嘉茂 ▲よし▼川; 良雄堀池; 秀生谷内
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 1998-11-16
Filing date: 1998-11-16
Publication date: 2008-04-16
Anticipated expiration: 2018-11-16
Also published as: JP2000151398A

Description

【０００１】
【発明の属する技術分野】
本発明は、主としてコードレスリモコン、ページャ、携帯電話等の無線通信機器のＰＬＬ周波数シンセサイザに用いられるチャージポンプに関する。
【０００２】
【従来の技術】
図６は、従来のチャージポンプの構成を示す回路図である。
【０００３】
図６において、１は位相比較器、２は上昇指示信号入力端子、３は下降指示信号入力端子、４は電流流出用トランジスタ、５は電流流入用トランジスタ、６は第１のスイッチング用トランジスタ、７は第２のスイッチング用トランジスタ、８は第１のカレントミラー回路の入力側トランジスタ、９は第２のカレントミラー回路の入力側トランジスタ、１０は第１の定電流源、１１は第２の定電流源、１２は出力端子、１３はインバータ、１４はメインカウンタ信号入力端子、１５はリファレンスカウンタ信号入力端子、１６が電源端子である。
【０００４】
図６を用いて従来のチャージポンプの動作について説明する。位相比較器１のメインカウンタ信号入力端子１４にはＶＣＯ（Voltage Controlled Oscillator）の信号を所定分周数で分周した信号が入力される。またリファレンスカウンタ信号入力端子１５には水晶発振器などの基準信号を所定分周数で分周した信号が入力される。位相比較器１は上記２つの信号の相対的な位相差に応じて上昇指示信号または下降指示信号を出力する。上昇指示信号が出力された時には、チャージポンプは電流を流出し出力端子に接続されたＶＣＯの周波数制御端子に並列接続されたコンデンサに電荷を充電することでＶＣＯの発振周波数を上昇させ、下降指示信号が出力された時にはチャージポンプは電流を流入し前記コンデンサの電荷を放電することでＶＣＯの発振周波数を下降させる。以上のような操作をフィードバックループを構成して継続的に行うことによりＶＣＯ周波数を目的の周波数に収束することができる。このようなフィードバックループはＰＬＬ（Phase Locked Loop）と呼ばれている。
【０００５】
さて、図６において第１の定電流源１０には第１のカレントミラー回路の入力側トランジスタ８が接続され、カレントミラー回路の出力側トランジスタとしてはたらく電流流出用トランジスタ４に電流値がミラーされる。ここで、電流流出用トランジスタ４の動作電流は第１の定電流源１０の電流値および第１のカレントミラー回路の入力側トランジスタ８と電流流出用トランジスタ４の素子サイズの比によって決まる値である。例えば、第１の定電流源１０の電流値を１００μA、素子サイズの比を１：１０とすると、電流流出用トランジスタ４の動作電流は１.０mAとなる。
【０００６】
電流流出用トランジスタ４のソースと電源端子１６の間には第１のスイッチング用トランジスタ６が挿入され、上昇指示信号入力端子２と第１のスイッチング用トランジスタ６のゲートはインバータ１３を通じて接続されている。
【０００７】
電流流出用トランジスタ４のドレインは出力端子１２に接続されている。
同様に第２の定電流源１１には第２のカレントミラー回路の入力側トランジスタ９が接続され、カレントミラー回路の出力側トランジスタとしてはたらく電流流入用トランジスタ５に電流値がミラーされる。電流流入用トランジスタ５のソースとグランドの間には第２のスイッチング用トランジスタ７が挿入され、下降指示信号入力端子３と第２のスイッチング用トランジスタ７のゲートが接続されている。
【０００８】
電流流入用トランジスタ５のドレインは出力端子１２に接続されている。
ここに示す従来例のチャージポンプはActive Highで動作するとし、位相比較器の出力がHighレベルのとき電流流出または流入を行うものとする。位相比較器１から出力がないときには第１および第２ののスイッチング用トランジスタ６、７がオフとなっているため、出力端子１２から電流流出および流入はない。位相比較器１から上昇指示信号入力端子２に入力があるとインバータ１３を介して第１のスイッチング用トランジスタ６がオンとなり、出力端子１２から規定の電流値（上述の例では１.０mA）で電流が流出される。また、位相比較器１から下降指示信号入力端子３に入力があると第２のスイッチング用トランジスタ７がオンとなり、出力端子１２から規定の電流値で電流が流入される。
【０００９】
【発明が解決しようとする課題】
ところが、上記の従来例に示す従来のチャージポンプでは、位相比較器１から出力がないときの消費電流が大きいという課題があった。すなわち、第１および第２の定電流源１０、１１に常に電流を流しているため、チャージポンプから電流流出、流入を行わないときでも電流を消費するという課題があった。上述の例では流出側、流入側それぞれ１００μA必要であり、合計２００μAが無効電流となる。そのため電池駆動などの理由で消費電流を抑えたい機器へ採用する場合の障害となっていた。
【００１０】
また、別の方法としてチャージポンプから電流流出、流入を行わないときに第１および第２の定電流源１０、１１の電流をオフする構成があげられる。この場合は、例えば図６に示す従来例の第１および第２の定電流源１０、１１をオンオフするスイッチを付加することにより構成される。この場合には消費電流を抑えることが可能であるが、出力の立ち上がり特性に課題があった。つまり、図６に示す第１のカレントミラー回路の入力側トランジスタ８のゲート−ソース間容量Ｃgsのために第１の定電流源１０をオンしたときの第１のカレントミラー回路の入力側トランジスタ８の立ち上がりに遅延が生じる。つまり、ゲート−ソース間容量Ｃgsへの充電を第１の定電流源で行うことになるからである。この遅延時間は数ｎsec〜数十ｎsecであるためパルス幅の小さな上昇指示信号に対しては出力端子１２から電流流出されず反応しなくなってしまう。下降指示信号に対しても同様である。つまりチャージポンプに不感帯が生じるという課題があった。
【００１１】
発明は上記の課題を解決するものであり、位相比較器から出力がないときの消費電流を抑え、不感帯が小さいチャージポンプを提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明は、上昇指示信号および下降指示信号が出力されていないときに定電流源の電流値を所定値より小さい値に設定することにより消費電流を抑え、予め定電流源に小さい電流を流してカレントミラー回路の入力側トランジスタのゲート−ソース間容量に電荷を充電しておくことにより出力の立ち上がり時の遅延時間を小さくすることができる。
【００１３】
【発明の実施の形態】
位相比較器から出力される上昇指示信号および下降指示信号に応じて出力端子からそれぞれ電流流出および電流流入を行う定電流型チャージポンプであって、第１の定電流源から第１のカレントミラー回路を通じて動作電流が設定され出力が出力端子に接続された電流流出用トランジスタと、前記電流流出用トランジスタと電源間に挿入され前記上昇指示信号に応じてオンする第１のスイッチング用トランジスタと、第２の定電流源から第２のカレントミラー回路を通じて動作電流が設定され出力が前記出力端子に接続された電流流入用トランジスタと、前記電流流入用トランジスタとグランド間に挿入され前記下降指示信号に応じてオンする第２のスイッチング用トランジスタと、前記上昇指示信号が出力されていないときに前記第１の定電流源の電流値を所定値より小さくする第１の電流設定手段と、前記下降指示信号が出力されていないときに前記第２の定電流源の電流値を所定値より小さくする第２の電流設定手段を備え、第１の電流設定手段は、第１のカレントミラー回路の出力側トランジスタのソースと電源またはグランド間に第１のスイッチおよび第１の抵抗を互いに並列に挿入し、第２の電流設定手段は、第２のカレントミラー回路の出力側トランジスタのソースと電源またはグランド間に第２のスイッチおよび第２の抵抗を互いに並列に挿入し、前記第１のスイッチは上昇指示信号に応じてオンし、前記第２のスイッチは下降指示信号に応じてオンすることにより前記上昇信号または前記下降信号が出力されていないときにカレントミラー回路の動作電流を小さくするものである。そして、少ない素子を用い簡単な回路で構成できる。
【００１５】
また、位相比較器から出力される上昇指示信号および下降指示信号に応じて出力端子からそれぞれ電流流出および電流流入を行う定電流型チャージポンプであって、第１の定電流源から第１のカレントミラー回路を通じて動作電流が設定され出力が出力端子に接続された電流流出用トランジスタと、前記電流流出用トランジスタと電源間に挿入され前記上昇指示信号に応じてオンする第１のスイッチング用トランジスタと、第２の定電流源から第２のカレントミラー回路を通じて動作電流が設定され出力が前記出力端子に接続された電流流入用トランジスタと、前記電流流入用トランジスタとグランド間に挿入され前記下降指示信号に応じてオンする第２のスイッチング用トランジスタと、前記上昇指示信号が出力されていないときに前記第１の定電流源の電流値を所定値より小さくする第１の電流設定手段と、前記下降指示信号が出力されていないときに前記第２の定電流源の電流値を所定値より小さくする第２の電流設定手段を備え、第１の電流設定手段は、電流設定手段として第１のカレントミラー回路の出力側トランジスタに並列に前記第１のカレントミラー回路の出力側トランジスタより素子サイズが小さい第１の補助トランジスタを設け、第２の電流設定手段は、第２のカレントミラー回路の出力側トランジスタに並列に前記第２のカレントミラー回路の出力側トランジスタより素子サイズの小さい第２の補助トランジスタを設け、上昇指示信号が出力されていないときは前記第１のカレントミラー回路の出力側トランジスタをオフし、下降指示信号が出力されていないときは前記第２のカレントミラー回路の出力側トランジスタをオフすることにより前記上昇信号または前記下降信号が出力されていないときにカレントミラー回路の動作電流を小さくするものである。そして、カレントミラー回路の電流を小さくしたときの電流精度を上げることができる。
【００１６】
また、位相比較器から出力される上昇指示信号および下降指示信号に応じて出力端子からそれぞれ電流流出および電流流入を行う定電流型チャージポンプであって、第１の定電流源から第１のカレントミラー回路を通じて動作電流が設定され出力が出力端子に接続された電流流出用トランジスタと、前記電流流出用トランジスタと電源間に挿入された第１のスイッチング用トランジスタと、第２の定電流源から第２のカレントミラー回路を通じて動作電流が設定され出力が前記出力端子に接続された電流流入用トランジスタと、前記電流流入用トランジスタとグランド間に挿入された第２のスイッチング用トランジスタと、制御回路を備え、前記制御回路は位相比較器から出力される上昇指示信号の立ち上がりタイミングで前記第１の定電流源をオンし前記上昇指示信号の立ち上がりタイミングから第１の遅延時間経過したタイミングで前記第１のスイッチング用トランジスタをオンし前記上昇指示信号の立ち下がりタイミングより前記第１の遅延時間経過したタイミングで前記第１の定電流源と前記第１のスイッチング用トランジスタをオフし、更に前記制御回路は前記位相比較器から出力される下降指示信号の立ち上がりタイミングで前記第２の定電流源をオンし前記下降指示信号の立ち上がりタイミングから第２の遅延時間経過したタイミングで前記第２のスイッチング用トランジスタをオンし前記下降指示信号の立ち下がりタイミングより前記第２の遅延時間経過したタイミングで前記第２の定電流源と前記第２のスイッチング用トランジスタをオフするものである。そして、消費電流を抑えるために上昇および下降指示信号が出力されていないときに電流流出用および電流流入用トランジスタを駆動する電流源をオフにしても不感帯を無くすことができる。
【００１７】
また、位相比較器から出力される上昇指示信号および下降指示信号に応じて出力端子からそれぞれ電流流出および電流流入を行う定電流型チャージポンプであって、第１の定電流源から第１のカレントミラー回路を通じて動作電流が設定され出力が出力端子に接続された電流流出用トランジスタと、前記電流流出用トランジスタと電源間に挿入された第１のスイッチング用トランジスタと、第２の定電流源から第２のカレントミラー回路を通じて動作電流が設定され出力が前記出力端子に接続された電流流入用トランジスタと、前記電流流入用トランジスタとグランド間に挿入された第２のスイッチング用トランジスタと、制御回路を備え、前記制御回路は位相比較器から出力される上昇指示信号の立ち上がりタイミングで前記第１の定電流源を第１の所定電流に設定し前記上昇指示信号の立ち上がりタイミングから第１の遅延時間経過したタイミングで前記第１のスイッチング用トランジスタをオンし前記上昇指示信号の立ち下がりタイミングより前記第１の遅延時間経過したタイミングで前記第１のスイッチング用トランジスタをオフすると共に前記第１の定電流源を前記第１の所定電流より小さな電流である第１の小電流に設定し、更に前記制御回路は前記位相比較器から出力される下降指示信号の立ち上がりタイミングで前記第２の定電流源を第２の所定電流に設定し前記下降指示信号の立ち上がりタイミングから第２の遅延時間経過したタイミングで前記第２のスイッチング用トランジスタをオンし前記下降指示信号の立ち下がりタイミングより前記第２の遅延時間経過したタイミングで前記第２のスイッチング用トランジスタをオフすると共に前記第２の定電流源を前記第２の所定電流より小さな電流である第２の小電流に設定するものである。そして、遅延時間を小さくできるため求められる遅延素子ばらつきや温度特性を緩和することができる。
【００１８】
【実施例】
以下、図面を参照して本発明の実施例について説明する。
【００１９】
（実施例１）
図１は、本発明によるチャージポンプの実施例１の構成を示す回路図である。図１において、１は位相比較器、２は上昇指示信号入力端子、３は下降指示信号入力端子、４は電流流出用トランジスタ、５は電流流入用トランジスタ、６は第１のスイッチング用トランジスタ、７は第２のスイッチング用トランジスタ、８は第１のカレントミラー回路の入力側トランジスタ、９は第２のカレントミラー回路の入力側トランジスタ、１０は第１の定電流源、１１は第２の定電流源、１２は出力端子、１３はインバータ、１４はメインカウンタ信号入力端子、１５はリファレンスカウンタ信号入力端子、１６が電源端子、１７は第１の電流設定手段、１８は第２の電流設定手段である。
【００２０】
図１を用いて本実施例の受信機の動作について説明する。
位相比較器１のメインカウンタ信号入力端子１４にはＶＣＯの信号を分周した信号が入力される。またリファレンスカウンタ信号入力端子１５には水晶発振器などの基準信号を分周した信号が入力される。位相比較器１は上記２つ信号の相対的な位相差に応じて上昇指示信号または下降指示信号を出力する。
【００２１】
第１の定電流源１０には第１のカレントミラー回路の入力側トランジスタ８が接続され、カレントミラー回路の出力側トランジスタとしてはたらく電流流出用トランジスタ４に電流値がミラーされる。ここで、電流流出用トランジスタ４の動作電流は第１の定電流源１０の電流値および第１のカレントミラー回路の入力側トランジスタ８と電流流出用トランジスタ４の素子サイズの比によって決まる値である。例として第１の定電流源１０の電流値が１００μA、素子サイズの比が１：１０の場合には、電流流出用トランジスタ４の動作電流は約１.０mAとなる。また、上昇指示信号入力端子２の入力信号は第１の電流設定手段１７に入力される。第１の電流設定手段１７は、入力信号がLowの時には第１の定電流源１０の動作電流を小さく設定する。例えば２０μAに設定する。また入力信号がHighの時には第１の定電流源１０の動作電流を規定値に設定する。例えば１００μAに設定する。
【００２２】
電流流出用トランジスタ４のソースと電源端子１６の間には第１のスイッチング用トランジスタ６が挿入され、上昇指示信号入力端子２と第１のスイッチング用トランジスタ６のゲートはインバータ１３を通じて接続されている。
【００２３】
電流流出用トランジスタ４のドレインは出力端子１２に接続されている。
同様に第２の定電流源１１には第２のカレントミラー回路の入力側トランジスタ９が接続され、カレントミラー回路の出力側トランジスタとしてはたらく電流流入用トランジスタ５に電流値がミラーされる。また、下降指示信号入力端子３の入力信号は第２の電流設定手段１８に入力される。第２の電流設定手段は、入力信号がLowの時には第２の定電流源１１の動作電流を小さく設定する。例えば２０μAに設定する。また入力信号がHighの時には第１の定電流源１１の動作電流を規定値に設定する。例えば１００μAに設定する。
【００２４】
電流流入用トランジスタ５のソースとグランドの間には第２のスイッチング用トランジスタ７が挿入され、下降指示信号入力端子３と第２のスイッチング用トランジスタ７のゲートが接続されている。
【００２５】
電流流出用トランジスタ４のドレインは出力端子に接続されている。
本実施例のチャージポンプはActive Highで動作するとし、位相比較器１の出力がHighレベルの時に電流流出または流入を行うものとする。位相比較器１から出力がないときには第１および第２のスイッチング用トランジスタ６、７がオフとなっているため、出力端子１２から電流流出および流入はない。ただし、上述のように第１および第２の定電流源１０、１１には規定電流（１００μA）より小さな電流（２０μA）が流れている。このとき第１および第２のカレントミラー回路の入力側トランジスタ８、９にはこれと同じ小さな電流が流れているためオフになっていない。そのため第１および第２のカレントミラー回路の入力側トランジスタ８、９のゲート−ソース間電圧はそれぞれしきい電圧ＶTに近い電圧となっている。つまり第１のカレントミラー回路の入力側トランジスタ８のゲート−ソース間容量ＣgsにはＶTに近い電圧に対応する電荷がすでに充電されている。次に、位相比較器１から上昇指示信号入力端子２に入力があると、インバータ１３を介して第１のスイッチング用トランジスタ６がオンとなると共に、第１の電流設定手段１７により第１の定電流源１０の電流値が規定値（１００μA）に設定されるため出力端子１２から規定の電流値（１.０mA）が流出される。このとき予めゲート−ソース間容量Ｃgsに電荷が充電されていたため、第１のカレントミラー回路の入力側トランジスタ８のゲート電位の変化は小さい。従って規定の電流値（１.０mA）に達するまでの時間すなわち遅延時間が小さくなる。また、位相比較器１から下降指示信号入力端子３に入力があるときも同様に考えることができ同様に遅延時間が小さくなる。
【００２６】
このように本実施例によれば、上昇指示信号および下降指示信号が出力されていないときの消費電流を数分の一ないし数十分の一に低減することができ、かつ上昇および下降指示信号が出力されたときの出力電流の立ち上がり時間を短くすることができる。
【００２７】
（実施例２）
図２は、本発明によるチャージポンプの実施例２の構成を示す回路図である。図２において、１９は第１のカレントミラー回路の出力側トランジスタ、２０は第２のカレントミラー回路の出力側トランジスタ、２１は第１の抵抗、２２は第２の抵抗、２３は第１のスイッチ、２４は第２のスイッチである。また、図１と同じ構成要素については同一の番号を付けて示した。本実施例の動作は、第１の実施例の動作と基本的には同じであるが、電流設定手段を第１および第２の抵抗と第１および第２のスイッチを用いて構成していることが特徴である。
【００２８】
第１の定電流源１０は第１のカレントミラー回路の入力側トランジスタ８および出力側トランジスタ１９を経由してミラーされ、電流流出用トランジスタ４を駆動する。ここで第１のカレントミラー回路の出力側トランジスタ１９のソースとグランド間には第１の抵抗および第１のスイッチが互いに並列に挿入されている。また、第２の定電流源１１は第２のカレントミラー回路の入力側トランジスタ９および出力側トランジスタ２０を経由してミラーされ、電流流入用トランジスタ５を駆動する。ここで第２のカレントミラー回路の出力側トランジスタ２０のソースとグランド間には第２の抵抗および第２のスイッチが互いに並列に挿入されている。
【００２９】
位相比較器１から出力がないときには第１および第２のスイッチング用トランジスタ６、７がオフとなっている。また、第１および第２のスイッチ２３、２４がオフとなっている。このとき、第１および第２の抵抗２１、２２に電流が流れ電圧降下が生じる。そして第１および第２のスイッチがオンの時と比べると、第１および第２のカレントミラー回路の出力側トランジスタ１９、２０のゲート−ソース間電圧が小さくなるため、第１および第２のカレントミラー回路の出力側トランジスタ１９、２０に流れる電流が小さくなる。ここで、第１および第２の抵抗２１、２２の値を適当に選ぶことにより、第１および第２のスイッチ２３、２４がオフの時の電流を所望の値に設定できる。例えば第１および第２のスイッチ２３、２４がオンの時に１００μAで、オフの時に２０μAになるように抵抗値を選ぶことが可能である。
【００３０】
このように本実施例によれば、電流設定手段を抵抗とスイッチといった簡単な回路で実現でき、第１の実施例で述べたと同様な効果を得ることができる。
【００３１】
（実施例３）
図３は、本発明によるチャージポンプの実施例３の構成を示す回路図である。図３において、２５は第１の補助トランジスタ、２６は第２の補助出力側トランジスタである。また、図２と同じ構成要素については同一の番号を付けて示した。本実施例の動作は、実施例１の動作と基本的には同じであるが、電流設定手段を第１および第２の補助トランジスタ２５、２６を用いて構成していることが特徴である。
【００３２】
第１の定電流源１０は第１のカレントミラー回路の入力側トランジスタ８および出力側トランジスタ１９を経由してミラーされ、電流流出用トランジスタ４を駆動する。ここで第１のカレントミラー回路の出力側トランジスタ１９と並列に第１の補助トランジスタ２５が構成されている。そして第１の補助トランジスタ２５のドレインは第１のカレントミラー回路の出力側トランジスタ１９のドレインに接続され、第１の補助トランジスタ２５のソースはグランドに接続されている。また、第１のカレントミラー回路の出力側トランジスタ１９のソースとグランド間に第１のスイッチ２３が挿入されている。
【００３３】
また、第２の定電流源１１は第２のカレントミラー回路の入力側トランジスタ９および出力側トランジスタ２０を経由してミラーされ、電流流入用トランジスタ５を駆動する。ここで第２の補助トランジスタ２６のドレインが第２のカレントミラー回路の出力側トランジスタ２０のドレインに接続され、第２の補助トランジスタ２６のソースは電源端子１６に接続されている。また、第２のカレントミラー回路の出力側トランジスタ２０のソースとグランド間に第２のスイッチ２４が挿入されている。
【００３４】
位相比較器１から出力がないときには第１および第２のスイッチ２３、２４がオフとなっており、このため第１および第２のカレントミラー回路の出力側トランジスタ１９、２０には電流が流れず、第１および第２の補助トランジスタ２５、２６のみに電流が流れる。第１および第２の補助トランジスタ２５、２６の電流値は第１および第２の入力側トランジスタ８、９との素子サイズの比で決まるため、第１および第２の補助トランジスタ２５、２６の素子サイズを小さくすることにより電流値を小さく設定することができる。
【００３５】
このように本実施例によれば、補助トランジスタをカレントミラー回路を構成する他のトランジスタと同じ種類のトランジスタで構成しているため、電流値を小さくしたときの電流値の精度を上げることができる。また、温度特性や素子ばらつきに対しても有利である。そして実施例１で述べたと同様な効果を得ることができる。
【００３６】
（実施例４）
図４は、本発明によるチャージポンプの実施例４の構成を示す回路図である。図４において、２７は制御回路である。また、図２と同じ構成要素については同一の番号を付けて示した。本実施例と第２の実施例との違いは制御回路２７を用いることである。
【００３７】
位相比較器１から上昇指示信号および下降指示信号がそれぞれ上昇指示信号入力端子２および下降指示信号入力端子３を経由して制御回路２７に入力される。制御回路２７は、第１および第２のスイッチング用トランジスタ６、７と第１および第２のカレントミラー回路の出力側トランジスタ１９、２０のソースとグランド間またはソースと電源端子１６間に挿入された第１および第２のスイッチ２３、２４の動作タイミングを制御する。
【００３８】
具体的な制御回路２７の動作タイミングを説明するために図５をも用いて説明する。
【００３９】
図５は上昇指示信号が出力された場合の動作を示しているが、下降指示信号が出力された場合についても同様に考えることができる。
【００４０】
図５において、制御回路２７に入力された"（１）上昇指示信号"に対して、第１の遅延時間だけ遅延した信号"（２）第１のスイッチング用トランジスタの制御信号"が生成され、インバータ１３に出力することで第１のスイッチング用トランジスタ６が駆動される。
【００４１】
また、"（１）上昇指示信号"の立ち上がりエッジでセットされ"（２）第１のスイッチング用トランジスタの制御信号"の立ち下がりエッジでリセットされる信号である"（３）第１の定電流源の制御信号"が生成される。この"（３）第１のカレントミラー回路の制御信号"が第１のスイッチ２３を駆動することにより、第１のカレントミラー回路の出力側トランジスタ２０の電流が規定値に設定される。
【００４２】
ここで、第１の遅延時間は、第１のカレントミラー回路の出力側トランジスタ２０の電流立ち上がり時間より大きく設定されている。つまり、図５において"（４）第１のカレントミラー回路の電流値"に示す電流立ち上がり特性で、十分に電流が立ち上がるのに要する時間だけ第１の遅延時間を持たせている。十分に立ち上がってから"（２）第１のスイッチング用トランジスタの制御信号"により第１のスイッチング用トランジスタ６がオンされるため、"（５）出力端子の電流流出値"に示すように出力端子１２からの出力パルス幅が"（１）上昇指示信号"のパルス幅と同じになる。これによりチャージポンプの不感帯の発生を防ぐことができる。
【００４３】
このように本実施例によれば、電流流出用および流入用トランジスタとその駆動回路が完全に立ち上がってから、第１および第２のスイッチング用トランジスタをオンオフするためチャージポンプの不感帯の発生を防ぐことができる。上昇および下降指示信号が出力されていないときの消費電流を抑えることができるのは他の実施例と同様である。
【００４４】
尚、信号の遅延操作はインバータ回路の縦列接続などで実現できる。また、図５において"（３）第１のカレントミラー回路の制御信号"の生成はフリップフロップなどを組み合わせたロジック回路で容易に構成することができる。
【００４５】
また、本実施例では、上昇および下降指示信号が出力されていないときの電流抑制の操作をカレントミラー回路を制御することで行ったが、定電流源を直接制御して行うこともできる。
【００４６】
また、２つの定電流源を用いたが、１つの定電流源からカレントミラー回路により分岐して構成することもできる。
【００４７】
また、本実施例では、上昇および下降指示信号が出力されていないときにカレントミラー回路の電流を小さく設定する構成としたが、電流をオフする構成とすることもできる。
【００４８】
また、図１において電流流出用トランジスタ４のソースと電流流入用トランジスタ５のソースを接続した構成とすることもできる。
【００４９】
また、本実施例ではトランジスタとしてＦＥＴを用いた場合について示したが、バイポーラトランジスタ等を用いても構成できる。
【００５０】
【発明の効果】
以上の説明から明らかなように本発明のチャージポンプによれば、次の効果が得られる。
【００５１】
上昇指示信号および下降指示信号が出力されていないときに定電流源の電流を小さく設定するため、消費電流を数分の一ないし数十分の一に低減することができ、かつ上昇および下降指示信号が出力されたときの出力電流の立ち上がり時間を短くすることができる。
【００５２】
また、電流設定手段を抵抗とスイッチで構成するため、簡単な回路で電流設定手段を構成することができる。
【００５３】
また、電流設定手段を補助トランジスタを用いて構成しているため、電流値を小さくしたときの電流値の精度を上げることができ、温度特性や素子ばらつきに対しても有利となる。
【００５４】
また、電流流出用および流入用トランジスタとその駆動回路が完全に立ち上がってから、第１および第２のスイッチング用トランジスタをオンオフするためチャージポンプの不感帯の発生を更に確実に防ぐことができる。
【図面の簡単な説明】
【図１】本発明の実施例１におけるチャージポンプの回路図
【図２】本発明の実施例２におけるチャージポンプの回路図
【図３】本発明の実施例３におけるチャージポンプの回路図
【図４】本発明の実施例４におけるチャージポンプの回路図
【図５】同ポンプにおける制御回路の制御信号を表すタイミングチャート
【図６】従来のチャージポンプの回路図
【符号の説明】
２上昇指示信号入力端子
３下降指示信号入力端子
４電流流出用トランジスタ
５電流流入用トランジスタ
６第１のスイッチング用トランジスタ
７第２のスイッチング用トランジスタ
８第１のカレントミラー回路の入力側トランジスタ
９第２のカレントミラー回路の入力側トランジスタ
１０第１の定電流源
１１第２の定電流源
１２出力端子
１７第１の電流設定手段
１８第２の電流設定手段
１９第１のカレントミラー回路の出力側トランジスタ
２０第２のカレントミラー回路の出力側トランジスタ
２１第１の抵抗
２２第２の抵抗
２３第１のスイッチ
２４第２のスイッチ
２５第１の補助トランジスタ
２６第２の補助トランジスタ
２７制御回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a charge pump used mainly for a PLL frequency synthesizer of a wireless communication device such as a cordless remote controller, a pager, or a mobile phone.
[0002]
[Prior art]
FIG. 6 is a circuit diagram showing a configuration of a conventional charge pump.
[0003]
In FIG. 6, 1 is a phase comparator, 2 is an ascending instruction signal input terminal, 3 is a descending instruction signal input terminal, 4 is a current outflow transistor, 5 is a current inflow transistor, 6 is a first switching transistor, 7 Is a second switching transistor, 8 is an input side transistor of the first current mirror circuit, 9 is an input side transistor of the second current mirror circuit, 10 is a first constant current source, and 11 is a second constant current. 12 is an output terminal, 13 is an inverter, 14 is a main counter signal input terminal, 15 is a reference counter signal input terminal, and 16 is a power supply terminal.
[0004]
The operation of the conventional charge pump will be described with reference to FIG. A signal obtained by dividing a VCO (Voltage Controlled Oscillator) signal by a predetermined frequency is input to the main counter signal input terminal 14 of the phase comparator 1. The reference counter signal input terminal 15 receives a signal obtained by dividing a reference signal such as a crystal oscillator by a predetermined frequency. The phase comparator 1 outputs an ascending instruction signal or a descending instruction signal according to the relative phase difference between the two signals. When the rising instruction signal is output, the charge pump flows out current and charges the capacitor connected in parallel to the frequency control terminal of the VCO connected to the output terminal, thereby increasing the VCO oscillation frequency and decreasing instruction. When a signal is output, the charge pump flows in current and discharges the capacitor, thereby lowering the oscillation frequency of the VCO. The VCO frequency can be converged to a target frequency by continuously performing the above operation by forming a feedback loop. Such a feedback loop is called a PLL (Phase Locked Loop).
[0005]
In FIG. 6, the first constant current source 10 is connected to the input transistor 8 of the first current mirror circuit, and the current value is mirrored to the current draining transistor 4 that functions as the output transistor of the current mirror circuit. . Here, the operating current of the current outflow transistor 4 is a value determined by the current value of the first constant current source 10 and the ratio of the element size of the input side transistor 8 and the current outflow transistor 4 of the first current mirror circuit. . For example, if the current value of the first constant current source 10 is 100 μA and the element size ratio is 1:10, the operating current of the current outflow transistor 4 is 1.0 mA.
[0006]
A first switching transistor 6 is inserted between the source of the current draining transistor 4 and the power supply terminal 16, and the rising instruction signal input terminal 2 and the gate of the first switching transistor 6 are connected through an inverter 13. .
[0007]
The drain of the current outflow transistor 4 is connected to the output terminal 12.
Similarly, the second constant current source 11 is connected to the input side transistor 9 of the second current mirror circuit, and the current value is mirrored to the current inflow transistor 5 serving as the output side transistor of the current mirror circuit. A second switching transistor 7 is inserted between the source of the current inflow transistor 5 and the ground, and the descending instruction signal input terminal 3 and the gate of the second switching transistor 7 are connected.
[0008]
The drain of the current inflow transistor 5 is connected to the output terminal 12.
The conventional charge pump shown here is assumed to operate at Active High, and current outflow or inflow is performed when the output of the phase comparator is at High level. When there is no output from the phase comparator 1, the first and second switching transistors 6 and 7 are off, so there is no current outflow or inflow from the output terminal 12. When there is an input from the phase comparator 1 to the ascending instruction signal input terminal 2, the first switching transistor 6 is turned on via the inverter 13, and from the output terminal 12 at a specified current value (1.0 mA in the above example). Current flows out. Further, when there is an input from the phase comparator 1 to the descending instruction signal input terminal 3, the second switching transistor 7 is turned on, and a current flows from the output terminal 12 at a specified current value.
[0009]
[Problems to be solved by the invention]
However, the conventional charge pump shown in the above conventional example has a problem that the current consumption is large when there is no output from the phase comparator 1. That is, since the current is constantly flowing through the first and second constant current sources 10 and 11, there is a problem that the current is consumed even when the current does not flow out or inflow from the charge pump. In the above example, 100 μA is required for each of the outflow side and the inflow side, and a total of 200 μA is the reactive current. For this reason, it has become an obstacle when adopting a device that wants to suppress current consumption for reasons such as battery driving.
[0010]
As another method, there is a configuration in which the currents of the first and second constant current sources 10 and 11 are turned off when no current flows out or flows in from the charge pump. In this case, for example, a switch for turning on and off the first and second constant current sources 10 and 11 of the conventional example shown in FIG. 6 is added. In this case, the current consumption can be suppressed, but there is a problem in the rising characteristics of the output. That is, the input-side transistor 8 of the first current mirror circuit when the first constant current source 10 is turned on due to the gate-source capacitance Cgs of the input-side transistor 8 of the first current mirror circuit shown in FIG. There is a delay in the rising edge. That is, charging to the gate-source capacitor Cgs is performed by the first constant current source. Since this delay time is several nanoseconds to several tens of nanoseconds, no current flows out from the output terminal 12 and does not react to an increase instruction signal having a small pulse width. The same applies to the descending instruction signal. That is, there is a problem that a dead zone occurs in the charge pump.
[0011]
An object of the present invention is to solve the above problems, and to provide a charge pump that suppresses current consumption when there is no output from a phase comparator and has a small dead zone.
[0012]
[Means for Solving the Problems]
The present invention suppresses current consumption by setting the current value of the constant current source to a value smaller than a predetermined value when the ascending instruction signal and the descending instruction signal are not output, and allows a small current to flow in advance to the constant current source. By charging the gate-source capacitance of the input side transistor of the current mirror circuit with charge, the delay time at the rise of the output can be reduced.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
A constant current type charge pump that performs current outflow and current inflow from an output terminal in response to an ascending instruction signal and a descending instruction signal output from a phase comparator, respectively, from a first constant current source to a first current mirror circuit A current outflow transistor in which an operating current is set and an output connected to an output terminal, a first switching transistor inserted between the current outflow transistor and a power source and turned on in response to the rising instruction signal; A current inflow transistor whose operating current is set from the constant current source through the second current mirror circuit and whose output is connected to the output terminal, and is inserted between the current inflow transistor and the ground, in response to the descending instruction signal A second switching transistor that is turned on, and the first constant when the rising instruction signal is not output; A first current setting means for making the current value of the current source smaller than a predetermined value; and a second current for making the current value of the second constant current source smaller than the predetermined value when the lowering instruction signal is not outputted. With setting meansThe first current setting means inserts a first switch and a first resistor in parallel between the source of the output side transistor of the first current mirror circuit and the power supply or ground, and the second current setting means , A second switch and a second resistor are inserted in parallel between the source of the output side transistor of the second current mirror circuit and the power supply or ground, and the first switch is turned on in response to the rising instruction signal, The second switch is turned on in response to the lowering instruction signal to reduce the operating current of the current mirror circuit when the rising signal or the lowering signal is not output. And it can comprise with a simple circuit using few elements.
[0015]
Also,A constant current type charge pump that performs current outflow and current inflow from an output terminal in response to an ascending instruction signal and a descending instruction signal output from a phase comparator, respectively, from a first constant current source to a first current mirror circuit A current outflow transistor in which an operating current is set and an output connected to an output terminal, a first switching transistor inserted between the current outflow transistor and a power source and turned on in response to the rising instruction signal; A current inflow transistor whose operating current is set from the constant current source through the second current mirror circuit and whose output is connected to the output terminal, and is inserted between the current inflow transistor and the ground, in response to the descending instruction signal A second switching transistor that is turned on, and the first constant when the rising instruction signal is not output; A first current setting means for making the current value of the current source smaller than a predetermined value; and a second current for making the current value of the second constant current source smaller than the predetermined value when the lowering instruction signal is not outputted. Setting means, and the first current setting means comprises:A first auxiliary transistor having an element size smaller than that of the output transistor of the first current mirror circuit provided in parallel with the output transistor of the first current mirror circuit as a current setting means;The second current setting means is:A second auxiliary transistor having a smaller element size than the output-side transistor of the second current mirror circuit is provided in parallel with the output-side transistor of the second current mirror circuit, and when the ascending instruction signal is not output, the first auxiliary transistor is output. When the output side transistor of the current mirror circuit is turned off and the lowering instruction signal is not output, the output signal of the second current mirror circuit is turned off, so that the up signal or the down signal is not output. Sometimes the operating current of the current mirror circuit is reduced. The current accuracy when the current of the current mirror circuit is reduced can be increased.
[0016]
The constant current type charge pump performs current outflow and current inflow from an output terminal in response to an ascending instruction signal and a descending instruction signal output from a phase comparator, respectively, and includes a first current source and a first current source. A current outflow transistor in which an operating current is set through a mirror circuit and an output is connected to an output terminal; a first switching transistor inserted between the current outflow transistor and a power source; and a second constant current source A current inflow transistor whose operating current is set through two current mirror circuits and whose output is connected to the output terminal; a second switching transistor inserted between the current inflow transistor and ground; and a control circuit. The control circuit is configured to output the first constant current at a rising timing of the rising instruction signal output from the phase comparator. Is turned on and the first switching transistor is turned on at the timing when the first delay time has elapsed from the rising timing of the rising instruction signal, and the timing at which the first delay time has elapsed from the falling timing of the rising instruction signal. The first constant current source and the first switching transistor are turned off, and the control circuit further turns on the second constant current source at the rising timing of the falling instruction signal output from the phase comparator and the falling The second switching transistor is turned on at the timing when the second delay time has elapsed from the rising timing of the instruction signal, and the second constant current at the timing at which the second delay time has elapsed from the falling timing of the falling instruction signal. The power source and the second switching transistor are turned off. The dead zone can be eliminated even if the current source for driving the current outflow and current inflow transistors is turned off when the up and down instruction signals are not output to suppress the current consumption.
[0017]
The constant current type charge pump performs current outflow and current inflow from an output terminal in response to an ascending instruction signal and a descending instruction signal output from a phase comparator, respectively, and includes a first current source and a first current source. A current outflow transistor in which an operating current is set through a mirror circuit and an output is connected to an output terminal; a first switching transistor inserted between the current outflow transistor and a power source; and a second constant current source A current inflow transistor whose operating current is set through two current mirror circuits and whose output is connected to the output terminal; a second switching transistor inserted between the current inflow transistor and ground; and a control circuit. The control circuit is configured to output the first constant current at a rising timing of the rising instruction signal output from the phase comparator. Is set to a first predetermined current, and the first switching transistor is turned on at the timing when the first delay time has elapsed from the rising timing of the rising instruction signal, and the first delay from the falling timing of the rising instruction signal. At the timing when time elapses, the first switching transistor is turned off, the first constant current source is set to a first small current that is smaller than the first predetermined current, and the control circuit further The second constant current source is set to a second predetermined current at the rising timing of the falling instruction signal output from the phase comparator, and the second delay time elapses from the rising timing of the falling instruction signal. The switching transistor is turned on and the second delay time elapses from the falling timing of the descending instruction signal And it is for setting the second constant current source to the second small-current is a small current than the second predetermined current turns off the second switching transistor at the time. And since delay time can be made small, the delay element dispersion | variation and temperature characteristic which are calculated | required can be relieved.
[0018]
【Example】
Embodiments of the present invention will be described below with reference to the drawings.
[0019]
(Example 1)
FIG. 1 is a circuit diagram showing a configuration of a charge pump according to a first embodiment of the present invention. In FIG. 1, 1 is a phase comparator, 2 is an ascending instruction signal input terminal, 3 is a descending instruction signal input terminal, 4 is a current outflow transistor, 5 is a current inflow transistor, 6 is a first switching transistor, 7 Is a second switching transistor, 8 is an input side transistor of the first current mirror circuit, 9 is an input side transistor of the second current mirror circuit, 10 is a first constant current source, and 11 is a second constant current. 12 is an output terminal, 13 is an inverter, 14 is a main counter signal input terminal, 15 is a reference counter signal input terminal, 16 is a power supply terminal, 17 is a first current setting means, and 18 is a second current setting means. is there.
[0020]
The operation of the receiver of this embodiment will be described with reference to FIG.
A signal obtained by dividing the VCO signal is input to the main counter signal input terminal 14 of the phase comparator 1. The reference counter signal input terminal 15 receives a signal obtained by dividing a reference signal such as a crystal oscillator. The phase comparator 1 outputs an ascending instruction signal or a descending instruction signal according to the relative phase difference between the two signals.
[0021]
The first constant current source 10 is connected to the input side transistor 8 of the first current mirror circuit, and the current value is mirrored to the current outflow transistor 4 that functions as the output side transistor of the current mirror circuit. Here, the operating current of the current outflow transistor 4 is a value determined by the current value of the first constant current source 10 and the ratio of the element size of the input side transistor 8 and the current outflow transistor 4 of the first current mirror circuit. . As an example, when the current value of the first constant current source 10 is 100 μA and the element size ratio is 1:10, the operating current of the current outflow transistor 4 is about 1.0 mA. Further, the input signal of the ascending instruction signal input terminal 2 is input to the first current setting means 17. The first current setting means 17 sets the operating current of the first constant current source 10 to be small when the input signal is low. For example, it is set to 20 μA. When the input signal is high, the operating current of the first constant current source 10 is set to a specified value. For example, it is set to 100 μA.
[0022]
A first switching transistor 6 is inserted between the source of the current draining transistor 4 and the power supply terminal 16, and the rising instruction signal input terminal 2 and the gate of the first switching transistor 6 are connected through an inverter 13. .
[0023]
The drain of the current outflow transistor 4 is connected to the output terminal 12.
Similarly, the second constant current source 11 is connected to the input side transistor 9 of the second current mirror circuit, and the current value is mirrored to the current inflow transistor 5 serving as the output side transistor of the current mirror circuit. Further, the input signal of the lowering instruction signal input terminal 3 is input to the second current setting means 18. The second current setting means sets the operating current of the second constant current source 11 to be small when the input signal is low. For example, it is set to 20 μA. When the input signal is high, the operating current of the first constant current source 11 is set to a specified value. For example, it is set to 100 μA.
[0024]
A second switching transistor 7 is inserted between the source of the current inflow transistor 5 and the ground, and the descending instruction signal input terminal 3 and the gate of the second switching transistor 7 are connected.
[0025]
The drain of the current outflow transistor 4 is connected to the output terminal.
It is assumed that the charge pump of this embodiment operates at Active High, and current flows out or flows in when the output of the phase comparator 1 is at a high level. When there is no output from the phase comparator 1, the first and second switching transistors 6 and 7 are off, so there is no current outflow or inflow from the output terminal 12. However, as described above, a current (20 μA) smaller than the specified current (100 μA) flows through the first and second constant current sources 10 and 11. At this time, since the same small current flows through the input side transistors 8 and 9 of the first and second current mirror circuits, they are not turned off. Therefore, the gate-source voltages of the input side transistors 8 and 9 of the first and second current mirror circuits are close to the threshold voltage VT, respectively. That is, the charge corresponding to the voltage close to VT is already charged in the gate-source capacitance Cgs of the input side transistor 8 of the first current mirror circuit. Next, when there is an input from the phase comparator 1 to the ascending instruction signal input terminal 2, the first switching transistor 6 is turned on via the inverter 13, and the first current setting means 17 performs the first setting. Since the current value of the current source 10 is set to the specified value (100 μA), the specified current value (1.0 mA) flows out from the output terminal 12. At this time, since the gate-source capacitance Cgs has been charged in advance, the change in the gate potential of the input-side transistor 8 of the first current mirror circuit is small. Accordingly, the time until the specified current value (1.0 mA) is reached, that is, the delay time is reduced. The same can be considered when there is an input from the phase comparator 1 to the descending instruction signal input terminal 3, and the delay time is similarly reduced.
[0026]
As described above, according to this embodiment, the current consumption when the ascending instruction signal and the descending instruction signal are not output can be reduced to a fraction of 1 to several tenths. Output current rise time can be shortened.
[0027]
(Example 2)
FIG. 2 is a circuit diagram showing a configuration of a charge pump according to a second embodiment of the present invention. In FIG. 2, 19 is an output side transistor of the first current mirror circuit, 20 is an output side transistor of the second current mirror circuit, 21 is a first resistor, 22 is a second resistor, and 23 is a first switch. , 24 are second switches. The same components as those in FIG. 1 are denoted by the same reference numerals. The operation of the present embodiment is basically the same as the operation of the first embodiment, but the current setting means is configured using the first and second resistors and the first and second switches. It is a feature.
[0028]
The first constant current source 10 is mirrored via the input side transistor 8 and the output side transistor 19 of the first current mirror circuit, and drives the current outflow transistor 4. Here, a first resistor and a first switch are inserted in parallel between the source of the output side transistor 19 of the first current mirror circuit and the ground. The second constant current source 11 is mirrored via the input side transistor 9 and the output side transistor 20 of the second current mirror circuit, and drives the current inflow transistor 5. Here, a second resistor and a second switch are inserted in parallel between the source of the output side transistor 20 of the second current mirror circuit and the ground.
[0029]
When there is no output from the phase comparator 1, the first and second switching transistors 6 and 7 are off. Also, the first and second switches 23 and 24 are off. At this time, a current flows through the first and second resistors 21 and 22, causing a voltage drop. Since the gate-source voltages of the output side transistors 19 and 20 of the first and second current mirror circuits are smaller than when the first and second switches are on, the first and second currents are reduced. The current flowing through the output side transistors 19 and 20 of the mirror circuit is reduced. Here, the current when the first and second switches 23 and 24 are OFF can be set to a desired value by appropriately selecting the values of the first and second resistors 21 and 22. For example, it is possible to select the resistance value so that the first and second switches 23 and 24 are 100 μA when they are on and 20 μA when they are off.
[0030]
Thus, according to the present embodiment, the current setting means can be realized by a simple circuit such as a resistor and a switch, and the same effect as described in the first embodiment can be obtained.
[0031]
(Example 3)
FIG. 3 is a circuit diagram showing a configuration of a charge pump according to a third embodiment of the present invention. In FIG. 3, 25 is a first auxiliary transistor, and 26 is a second auxiliary output side transistor. The same components as those in FIG. 2 are denoted by the same reference numerals. The operation of the present embodiment is basically the same as that of the first embodiment, but is characterized in that the current setting means is configured using the first and second auxiliary transistors 25 and 26.
[0032]
The first constant current source 10 is mirrored via the input side transistor 8 and the output side transistor 19 of the first current mirror circuit, and drives the current outflow transistor 4. Here, a first auxiliary transistor 25 is configured in parallel with the output-side transistor 19 of the first current mirror circuit. The drain of the first auxiliary transistor 25 is connected to the drain of the output transistor 19 of the first current mirror circuit, and the source of the first auxiliary transistor 25 is connected to the ground. In addition, a first switch 23 is inserted between the source of the output side transistor 19 of the first current mirror circuit and the ground.
[0033]
The second constant current source 11 is mirrored via the input side transistor 9 and the output side transistor 20 of the second current mirror circuit, and drives the current inflow transistor 5. Here, the drain of the second auxiliary transistor 26 is connected to the drain of the output-side transistor 20 of the second current mirror circuit, and the source of the second auxiliary transistor 26 is connected to the power supply terminal 16. A second switch 24 is inserted between the source of the output side transistor 20 of the second current mirror circuit and the ground.
[0034]
When there is no output from the phase comparator 1, the first and second switches 23 and 24 are turned off, so that no current flows through the output side transistors 19 and 20 of the first and second current mirror circuits. A current flows only through the first and second auxiliary transistors 25 and 26. Since the current values of the first and second auxiliary transistors 25 and 26 are determined by the ratio of the element sizes of the first and second input transistors 8 and 9, the elements of the first and second auxiliary transistors 25 and 26 The current value can be set small by reducing the size.
[0035]
As described above, according to this embodiment, since the auxiliary transistor is formed of the same type of transistor as the other transistors constituting the current mirror circuit, the accuracy of the current value when the current value is reduced can be increased. . Moreover, it is advantageous with respect to temperature characteristics and element variations. The same effects as described in the first embodiment can be obtained.
[0036]
Example 4
FIG. 4 is a circuit diagram showing a configuration of a charge pump according to a fourth embodiment of the present invention. In FIG. 4, reference numeral 27 denotes a control circuit. The same components as those in FIG. 2 are denoted by the same reference numerals. The difference between this embodiment and the second embodiment is that a control circuit 27 is used.
[0037]
An upward instruction signal and a downward instruction signal are input from the phase comparator 1 to the control circuit 27 via the upward instruction signal input terminal 2 and the downward instruction signal input terminal 3, respectively. The control circuit 27 is inserted between the source and ground of the first and second switching transistors 6 and 7 and the output side transistors 19 and 20 of the first and second current mirror circuits or between the source and the power supply terminal 16. The operation timing of the first and second switches 23 and 24 is controlled.
[0038]
A specific operation timing of the control circuit 27 will be described with reference to FIG.
[0039]
FIG. 5 shows the operation when the rising instruction signal is output, but the same can be considered when the lowering instruction signal is output.
[0040]
In FIG. 5, a signal “(2) a control signal for the first switching transistor” which is delayed by a first delay time with respect to “(1) the rising instruction signal” input to the control circuit 27 is generated. By outputting to the inverter 13, the first switching transistor 6 is driven.
[0041]
Further, “(1) rising instruction signal” is set at the rising edge of “(2) first switching transistor control signal” is reset at the falling edge of “(3) first constant current”. A source control signal "is generated. This "(3) control signal for the first current mirror circuit" drives the first switch 23, whereby the current of the output-side transistor 20 of the first current mirror circuit is set to a specified value.
[0042]
Here, the first delay time is set to be longer than the current rise time of the output-side transistor 20 of the first current mirror circuit. That is, the first delay time is provided for the time required for the current to rise sufficiently with the current rise characteristic indicated by “(4) Current value of the first current mirror circuit” in FIG. Since the first switching transistor 6 is turned on by “(2) control signal of the first switching transistor” after sufficiently rising, the output terminal as shown in “(5) Current outflow value of the output terminal”. The output pulse width from 12 is the same as the pulse width of “(1) Ascending instruction signal”. This can prevent the dead zone of the charge pump from occurring.
[0043]
As described above, according to this embodiment, the first and second switching transistors are turned on and off after the current outflow and inflow transistors and their drive circuits are completely started up, thereby preventing the occurrence of the dead zone of the charge pump. Can do. Similar to the other embodiments, it is possible to suppress the current consumption when the ascending and descending instruction signals are not output.
[0044]
The signal delay operation can be realized by cascade connection of inverter circuits. In FIG. 5, the generation of “(3) control signal of the first current mirror circuit” can be easily configured by a logic circuit combined with a flip-flop or the like.
[0045]
Further, in this embodiment, the current suppression operation is performed by controlling the current mirror circuit when the ascending and descending instruction signals are not output, but can also be performed by directly controlling the constant current source.
[0046]
In addition, although two constant current sources are used, it may be configured to branch from one constant current source by a current mirror circuit.
[0047]
In this embodiment, the current mirror circuit current is set to be small when the ascending and descending instruction signals are not output. However, the current can be turned off.
[0048]
In FIG. 1, the source of the current outflow transistor 4 and the source of the current inflow transistor 5 may be connected.
[0049]
In this embodiment, the FET is used as a transistor. However, a bipolar transistor or the like can be used.
[0050]
【The invention's effect】
As is clear from the above description, according to the charge pump of the present invention, the following effects can be obtained.
[0051]
Since the current of the constant current source is set to a small value when the ascending instruction signal and the descending instruction signal are not output, the current consumption can be reduced to a fraction of 1 to several tenths, and the ascending and descending instructions The rise time of the output current when a signal is output can be shortened.
[0052]
Further, since the current setting means is constituted by a resistor and a switch, the current setting means can be constituted by a simple circuit.
[0053]
In addition, since the current setting means is configured using an auxiliary transistor, the accuracy of the current value when the current value is reduced can be increased, which is advantageous for temperature characteristics and element variations.
[0054]
In addition, since the first and second switching transistors are turned on and off after the current outflow and inflow transistors and their drive circuits are completely started up, the generation of the dead zone of the charge pump can be prevented more reliably.
[Brief description of the drawings]
FIG. 1 is a circuit diagram of a charge pump in Embodiment 1 of the present invention.
FIG. 2 is a circuit diagram of a charge pump according to a second embodiment of the present invention.
FIG. 3 is a circuit diagram of a charge pump according to Embodiment 3 of the present invention.
FIG. 4 is a circuit diagram of a charge pump according to a fourth embodiment of the present invention.
FIG. 5 is a timing chart showing control signals of a control circuit in the pump.
FIG. 6 is a circuit diagram of a conventional charge pump.
[Explanation of symbols]
2 Ascent instruction signal input terminal
3 Lowering instruction signal input terminal
4 Current drain transistor
5 Transistors for current inflow
6 First switching transistor
7 Second switching transistor
8 Input side transistor of the first current mirror circuit
9 Input side transistor of the second current mirror circuit
10 First constant current source
11 Second constant current source
12 output terminals
17 First current setting means
18 Second current setting means
19 Output side transistor of first current mirror circuit
20 Output side transistor of second current mirror circuit
21 First resistor
22 Second resistor
23 First switch
24 Second switch
25 first auxiliary transistor
26 Second auxiliary transistor
27 Control circuit

Claims

A constant current type charge pump that performs current outflow and current inflow from an output terminal in response to an ascending instruction signal and a descending instruction signal output from a phase comparator,
A current outflow transistor in which an operating current is set from a first constant current source through a first current mirror circuit and an output is connected to an output terminal;
A first switching transistor inserted between the current draining transistor and a power source and turned on in response to the rising instruction signal;
A current inflow transistor in which an operating current is set from a second constant current source through a second current mirror circuit and an output is connected to the output terminal;
A second switching transistor inserted between the current inflow transistor and ground and turned on in response to the lowering instruction signal;
First current setting means for making a current value of the first constant current source smaller than a predetermined value when the increase instruction signal is not output;
Second current setting means for making the current value of the second constant current source smaller than a predetermined value when the lowering instruction signal is not output ;
The first current setting means inserts a first switch and a first resistor in parallel between the source of the output side transistor of the first current mirror circuit and the power source or the ground,
The second current setting means inserts a second switch and a second resistor in parallel between the source of the output side transistor of the second current mirror circuit and the power source or the ground,
The first switch is turned on in response to the ascending instruction signal,
A charge pump for reducing the operating current of the current mirror circuit when the second switch is turned on in response to a lowering instruction signal and the rising signal or the lowering signal is not output .

A constant current type charge pump that performs current outflow and current inflow from an output terminal in response to an ascending instruction signal and a descending instruction signal output from a phase comparator,
A current outflow transistor in which an operating current is set from a first constant current source through a first current mirror circuit and an output is connected to an output terminal;
A first switching transistor inserted between the current draining transistor and a power source and turned on in response to the rising instruction signal;
A current inflow transistor in which an operating current is set from a second constant current source through a second current mirror circuit and an output is connected to the output terminal;
A second switching transistor inserted between the current inflow transistor and ground and turned on in response to the lowering instruction signal;
First current setting means for making a current value of the first constant current source smaller than a predetermined value when the increase instruction signal is not output;
Second current setting means for making the current value of the second constant current source smaller than a predetermined value when the lowering instruction signal is not output ;
The first current setting means includes a first auxiliary transistor having a smaller element size than the output side transistor of the first current mirror circuit in parallel with the output side transistor of the first current mirror circuit,
The second current setting means includes a second auxiliary transistor having a smaller element size than the output side transistor of the second current mirror circuit in parallel with the output side transistor of the second current mirror circuit,
When the rising instruction signal is not output, the output transistor of the first current mirror circuit is turned off, and when the lowering instruction signal is not output, the output transistor of the second current mirror circuit is turned off. A charge pump that reduces the operating current of the current mirror circuit when the rising signal or the falling signal is not output by

A constant current type charge pump that performs current outflow and current inflow from an output terminal in response to an ascending instruction signal and a descending instruction signal output from a phase comparator,
A current outflow transistor in which an operating current is set from a first constant current source through a first current mirror circuit and an output is connected to an output terminal;
A first switching transistor inserted between the current draining transistor and a power source;
A current inflow transistor in which an operating current is set from a second constant current source through a second current mirror circuit and an output is connected to the output terminal;
A second switching transistor inserted between the current inflow transistor and ground;
Equipped with a control circuit,
The control circuit turns on the first constant current source at the rising timing of the rising instruction signal output from the phase comparator, and the first switching is performed at the timing when the first delay time has elapsed from the rising timing of the rising instruction signal. And the first constant current source and the first switching transistor are turned off at the timing when the first delay time has elapsed from the falling timing of the rising instruction signal.
Further, the control circuit turns on the second constant current source at the rising timing of the falling instruction signal output from the phase comparator, and the second delay time elapses from the rising timing of the falling instruction signal. A charge pump that turns on the second constant current source and the second switching transistor at a timing when the second delay time has elapsed from a falling timing of the falling instruction signal.

A constant current type charge pump that performs current outflow and current inflow from an output terminal in response to an ascending instruction signal and a descending instruction signal output from a phase comparator,
A current outflow transistor in which an operating current is set from a first constant current source through a first current mirror circuit and an output is connected to an output terminal;
A first switching transistor inserted between the current draining transistor and a power source;
A current inflow transistor in which an operating current is set from a second constant current source through a second current mirror circuit and an output is connected to the output terminal;
A second switching transistor inserted between the current inflow transistor and ground;
Equipped with a control circuit,
The control circuit sets the first constant current source to the first predetermined current at the rising timing of the rising instruction signal output from the phase comparator, and the timing when the first delay time has elapsed from the rising timing of the rising instruction signal. The first switching transistor is turned on, and the first switching transistor is turned off at the timing when the first delay time has elapsed from the falling timing of the rising instruction signal, and the first constant current source is turned on. Set to a first small current that is smaller than the first predetermined current;
Further, the control circuit sets the second constant current source to a second predetermined current at the rising timing of the falling instruction signal output from the phase comparator, and a second delay time elapses from the rising timing of the falling instruction signal. The second switching transistor is turned on at the timing when the second switching transistor is turned off, and the second constant current source is turned off at the timing when the second delay time has elapsed from the falling timing of the falling instruction signal. Is set to a second small current that is smaller than the second predetermined current.