JP2013191255A5 - - Google Patents

Claims (8)

1. 内容参照メモリシステムであって、
   複数行からなるＣＡＭセルを含み、行ごとに記憶データを保持し、検索データの入力を受け付けて各行並列に記憶データを検索可能なデータ保持用ＣＡＭアレイと、
   前記データ保持用ＣＡＭアレイへの書き込み対象の行のアドレスをワードラインにより特定して当該アドレスにデータを書き込むロウデコーダ部と、
   前記記憶データと前記検索データとの各行における比較結果を示すマッチラインの出力に基づいて、比較結果が一致する行のアドレスを出力するプライオリティエンコーダ部とを含み、
   前記ロウデコータ部と前記プライオリティエンコーダ部とは、複数行のアドレスレジスタを備えて共有し、
   前記アドレスレジスタは、ＣＡＭセルにより構成され、
   前記アドレスレジスタの各行は、それぞれ前記データ保持用ＣＡＭアレイの各行と対応して前記ワードラインおよび前記マッチラインにより接続しており、前記データ保持用ＣＡＭアレイの各行のアドレスを保持する、
   内容参照メモリシステム。
2. 前記ロウデコーダ部は、
   前記書き込み対象の行のアドレスの指定を受け付けると、当該指定に示されるアドレスを検索データとして前記アドレスレジスタの各行と比較することにより、比較結果が一致する行におけるワードラインを活性化させ、
   前記プライオリティエンコーダ部は、
   前記データ保持用ＣＡＭアレイのマッチラインの出力に対応する前記アドレスレジスタの行に保持されたアドレスに基づいて、前記検索データと前記記憶データとが一致する行のアドレスを出力する、
   請求項１記載の内容参照メモリシステム。
3. 前記アドレスレジスタは、書き換え可能であり、
   前記内容参照メモリシステムは、前記データ保持用ＣＡＭアレイの不良行を救済した救済コードを記憶するための記憶部を含み、
   前記アドレスレジスタは、前記記憶部に記憶された救済コードに基づいて、前記書き換えにより不良救済後のアドレスの書き込みを受け付ける、
   請求項１記載の内容参照メモリシステム。
4. 前記複数行のアドレスレジスタは、
   前記プライオリティエンコーダ部における出力結果を増幅するためのセンスアンプを複数含み、
   前記センスアンプは、所定範囲の行のアドレスレジスタごとに割り当てられている、
   請求項１記載の内容参照メモリシステム。
5. 前記複数行のアドレスレジスタは、
   前記データ保持用ＣＡＭアレイへの書き込み対象の行のアドレスを入力として受け付けて、受け付けたアドレスに一致するアドレスレジスタに対応するワードラインを活性化させることにより前記ロウデコーダ部として機能し、
   前記アドレスレジスタのマッチアンプは差動アンプである、
   請求項１記載の内容参照メモリシステム。
6. 前記アドレスレジスタは、不揮発性メモリにより構成される、
   請求項１記載の内容参照メモリシステム。
7. 前記アドレスレジスタは、FNH（force no-hit）レジスタを前記ＣＡＭセルアレイに含む、
   請求項１記載の内容参照メモリシステム。
8. 前記ロウデコーダ部は、
   前記アドレスレジスタの各行について不良エントリの救済による出力のシフトが必要かを示す救済情報データレジスタと、
   不良行に対応するワードラインの使用を抑止し、前記アドレスレジスタの各行において、前記アドレスレジスタの保持内容と前記救済情報データレジスタの保持内容に基づいてアドレス演算する救済シフト回路とを含む、
   請求項１記載の内容参照メモリシステム。