JP2013190878A - 情報処理回路及び制御方法 - Google Patents
情報処理回路及び制御方法 Download PDFInfo
- Publication number
- JP2013190878A JP2013190878A JP2012055092A JP2012055092A JP2013190878A JP 2013190878 A JP2013190878 A JP 2013190878A JP 2012055092 A JP2012055092 A JP 2012055092A JP 2012055092 A JP2012055092 A JP 2012055092A JP 2013190878 A JP2013190878 A JP 2013190878A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- information
- power
- information processing
- saving mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Power Sources (AREA)
- Facsimiles In General (AREA)
Abstract
【課題】電源ONによる電力供給開始の場合と、省電力モードから通常モードへの復帰による電力供給開始の場合と、においてそれぞれ適切な処理が実行されるようにすること。
【解決手段】本発明の情報処理回路は、情報処理部と、前記情報処理部に対する電源からの電力供給が一時的に遮断される省電力モードの開始時に、退避すべき情報が記憶される記憶部と、前記省電力モードの開始を条件にセットされ、少なくとも前記電源のOFFを条件としてリセットされる識別情報を保持する保持部と、を備える。前記情報処理部は、その電力供給開始時に前記識別情報を参照し、前記識別情報がセットされている場合は前記記憶部に記憶されている前記情報を参照して復帰処理を行い、前記識別情報がリセットされている場合は予め定めた起動処理を実行する。
【選択図】図1
【解決手段】本発明の情報処理回路は、情報処理部と、前記情報処理部に対する電源からの電力供給が一時的に遮断される省電力モードの開始時に、退避すべき情報が記憶される記憶部と、前記省電力モードの開始を条件にセットされ、少なくとも前記電源のOFFを条件としてリセットされる識別情報を保持する保持部と、を備える。前記情報処理部は、その電力供給開始時に前記識別情報を参照し、前記識別情報がセットされている場合は前記記憶部に記憶されている前記情報を参照して復帰処理を行い、前記識別情報がリセットされている場合は予め定めた起動処理を実行する。
【選択図】図1
Description
本発明は、情報処理回路における省電力制御に関する。
集積回路の消費電力を低下する手法として、中央処理装置(CPU)等の情報処理部に対する電力供給を一時的に遮断することが提案されている。例えば、特許文献1には、CPUへの電力供給を遮断する省電力モード(スタンバイモード)の開始時にCPUの内部設定情報を退避させるためのメモリを備えたシステムが提案されている。そして、割込み信号を契機として省電力モードから通常モードへ復帰し、その場合にはメモリに退避した内部設定情報をCPUが参照して復帰処理を行っている。
このようなシステムにおいては、CPUに電力供給が開始される場合が2通りとなる。省電力モードから通常モードへ復帰する際に電力供給が再開される場合と、システムの電源がOFFからONにされて電力供給が開始される場合である。通常、システムの電源がOFFからONにされた場合はシステム全体を起動する必要があるので、省電力モードから通常モードへ復帰する場合とはCPUが実行する処理内容も異なるものとなる。よって、電力供給の開始態様に応じて処理内容が選択されなければならない。しかし、電源ON時に誤って割込み信号が入力されると、CPUが省電力モードから通常モードへ復帰する場合の処理を行ってしまい、誤作動を生じることになる。
本発明の目的は、電源ONによる電力供給開始の場合と、省電力モードから通常モードへの復帰による電力供給開始の場合と、においてそれぞれ適切な処理が実行されるようにすることにある。
本発明によれば、情報処理部と、前記情報処理部に対する電源からの電力供給が一時的に遮断される省電力モードの開始時に、退避すべき情報が記憶される記憶部と、前記省電力モードの開始を条件にセットされ、少なくとも前記電源のOFFを条件としてリセットされる識別情報を保持する保持部と、を備え、前記情報処理部は、その電力供給開始時に前記識別情報を参照し、前記識別情報がセットされている場合は前記記憶部に記憶されている前記情報を参照して復帰処理を行い、前記識別情報がリセットされている場合は予め定めた起動処理を実行することを特徴とする情報処理回路が提供される。
本発明によれば、電源ONによる電力供給の場合と、省電力モードから通常モードへの復帰による電力供給の場合と、においてそれぞれ適切な処理が実行されるようにすることができる。
<第1実施形態>
図1は本発明の第1実施形態に係る情報処理回路のブロック図である。同図の情報処理回路は、LSI(集積回路)109と、ROM101と、主メモリ104と、保持回路108と、電源制御部111と、主電源111と、を備える。
図1は本発明の第1実施形態に係る情報処理回路のブロック図である。同図の情報処理回路は、LSI(集積回路)109と、ROM101と、主メモリ104と、保持回路108と、電源制御部111と、主電源111と、を備える。
LSI109は、情報処理部として中央処理装置(CPU)100を備える。CPU100はLSI109全体の制御を行う。ROM101は不揮発性メモリとして例示されており、CPU100が実行するプログラムを記憶する。主メモリ104は、揮発性メモリであり例えばRAMである。
CPU100は、ROM I/F(インタフェース)102を介してROM101からプログラムを読み出す。CPU100は、メモリコントローラ103を介して主メモリ104へ読み出したプログラムを格納し、以降はROM101にアクセスすることなく主メモリ104から必要なプログラムやデータを読み出して、処理を実行することが可能である。また、主メモリ104はCPU100に対する電源からの電力供給が一時的に遮断される省電力モードの開始時に、退避すべき情報が記憶される記憶部である。
ドメインX105、ドメインY106はそれぞれ、特定の処理に特化した回路である。ドメインX105、ドメインY106は、ポート制御部107を介してLSI109の入出力ポートと接続されており、制御情報を外部デバイス(不図示)へ出力する。
なお、LSI109はこの他にシステムクロックを生成するクロック回路等を備えるが図示を省略している。
保持回路108は、LSI109が省電力モード中であることを示す識別情報を保持する保持部である。本実施形態では、識別情報は省電力モードの開始を条件にセットされ、少なくとも主電源110のOFFを条件としてリセット(クリア)されるフラグである。保持回路108はこのフラグをON/OFFするラッチ回路である。
主電源110は、図1の情報処理回路全体に電力を供給する電源である。図1において、破線は主電源110の電力供給先を示している。主電源110がONの場合、ROM101、主メモリ104、保持回路108及び電源制御部111には、通常モードと省電力モードとのいずれにおいても常時電力が供給される。LSI109には、通常モードの場合は主電源110から電力が供給されるが、省電力モードの場合電力が供給されない。LSI109への電力供給/停止の切り替えは電源制御部111が行う。
通常モードから省電力モードへの切り替えは、例えば、CPU100が判断する。CPU100は所定の条件が成立すると省電力モードへ移行すると判定し、退避すべき情報を主メモリ104へ退避する。具体的にはCPU100が保持する内部設定情報を主メモリ104へ退避する。また、ドメインX、ドメインYに対して、これらが保持する内部設定情報を主メモリ104へ退避させる。次に、ポート制御部107を介して保持回路108のフラグを”1”にセットさせる。そして、ポート制御部107を介して電源制御部111に対してLSI109への電力供給の遮断を指示する。これにより、LSI109への電力供給が遮断される。
省電力モードから通常モードへの復帰は、電源制御部111に対する外部からの割込み信号を契機とする。割込み信号を受信すると電源制御部111はLSI109への電力供給を再開する。CPU100は後述する処理を実行する。その中で、ポート制御部107を介して保持回路108のフラグを”0”にリセットにさせる。
図2は保持回路108におけるフラグのセット、リセットの切り替え条件を示すタイミングチャートである。保持回路108には、ポート制御部107からクロック信号(Clk)とデータ信号(Data)が入力される。また、保持回路108には不図示のリセットICから、パワーオンリセット信号(Reset)が入力される。また、保持回路108はフラグの状態を示すフラグ信号をポート制御部107へ出力する。
図2に示すように、省電力モードを開始する際に、ポート制御部107はクロック信号207を出力すると共に、データ信号をハイレベルにする。保持回路108はデータ信号をラッチして、フラグが”1”にセットされる。以降、通常モードに復帰するか主電源110がOFFとなるまでフラグが”1”の状態を維持する。
省電力モードから通常モードに復帰する際には、ポート制御部107はクロック信号207を出力すると共に、データ信号をローレベルにする。保持回路108はデータ信号をラッチして、フラグが”0”にリセットされる。
主電源110がOFFとされると、パワーオンリセット信号がローレベルになり、保持回路108はフラグを”0”にリセットする。なお、主電源110がOFFからONとなってパワーオンリセット信号がハイレベルになった場合、保持回路108は、フラグ信号を安定化させるためにフラグを”0”にリセットする。
図3は、電力供給開始時にCPU100が実行する処理例を示すフローチャートである。CPU100は主電源110がOFFからONになって電力供給が開始される場合、省電力モードから通常モードに復帰することで電力供給が開始される場合、のいずれにおいても同図の処理を実行する。
S1では識別情報を参照して、セットされているか否かを判定する。詳細には、ポート制御部107を介して保持回路108が出力するフラグ信号を取得し、保持回路108のフラグがセット(1)かリセット(0)かを判定する。リセットされている場合は主電源110がONにされた場合であるとみなしてS2へ進み、セットされている場合は省電力モードから通常モードへの復帰であるとみなして、フラグをリセットしてからS4へ進む。
S2ではCPU100の起動処理を行う。起動処理では、例えば、ROM101から主メモリ104へCPU100の実行プログラムを読み出して格納し、ポート設定などの初期起動シーケンスの設定を行う。
S3ではドメインX105とドメイン106Yとにそれぞれ、起動処理を行わせる。ドメインX105とドメイン106Yとは、それぞれ、初期起動シーケンスの設定を行うことになる。その後、S15へ進み、通常の動作を開始することができる。
S4では主メモリ104に退避されたデータの確度を確認する処理を行う。ここでは例えばチェックサム等の一般的なデータ比較方法を用いることができる。S5ではS4の確認結果に基づき、データが正しい場合はS6へ進み、正しくない場合はS2へ進む。データが正しくない場合は主メモリ104に退避された情報を用いることができないので、主電源110をONにした場合と同様の処理とする。
S6では主メモリ104に退避された情報にCPU100の設定情報が含まれているかを判定し、含まれていない場合はS7へ進み、S2と同様の起動処理を行う。含まれている場合はS8へ進み、設定情報をCPU100に復帰する復帰処理を行う。起動処理を行わないため、通常動作開始(S15)までの時間を短縮できる。
S9では主メモリ104に退避された情報にドメインX105の設定情報が含まれているかを判定し、含まれていない場合はS10へ進み、ドメインX105についてS3と同様の起動処理を行わせる。含まれている場合はS11へ進み、設定情報をドメインX105に復帰する復帰処理を行う。S10の起動処理を行わないため、通常動作開始(S15)までの時間を短縮できる。
S12では主メモリ104に退避された情報にドメインY106の設定情報が含まれているかを判定し、含まれていない場合はS13へ進み、ドメインX106についてS3と同様の起動処理を行わせる。含まれている場合はS14へ進み、設定情報をドメインX106に復帰する復帰処理を行う。S13の起動処理を行わないため、通常動作開始(S15)までの時間を短縮できる。
以上のように、本実施形態では、保持回路108を設けて主電源110のONによる電力供給開始の場合と、省電力モードから通常モードへの復帰による電力供給開始の場合と、を区別することができる。そして、CPU100への電力供給時に保持回路108のフラグを確認することで、これら2種類の電力供給開始に応じてそれぞれ適切な処理が実行されるようにすることができる。また、省電力モードから通常モードへの復帰の場合には主メモリ104に退避した情報を活用することで通常動作開始までの時間を短縮することができる。
なお、本実施形態では、省電力モードにおいてはドメインX105及びドメインY106への電力供給も遮断したが、いずれか一方のみの電力供給を遮断したり、双方に電力供給を継続する構成であってもよい。或いは、その時の状況に応じていずれかが選択される構成でもよい。
<第2実施形態>
上記第1実施形態では、保持回路108をLSI109の外部に設けたが内部に設けてもよい。図4は本発明の別実施形態に係る情報処理回路のブロック図である。同図の例では、図1のLSI109に代わるLSI109’が、図1の保持回路108に代わる保持回路108’を内部に有している。但し、電力の供給については、LSI109の他の部分と切り離して、常時電力が供給されるように構成されている。クロック信号、データ信号、フラグ信号は、システムバスを介してCPU100と送受信可能となっており、CPU100がポート制御部107を介さずにフラグのセット、リセットを行う。
上記第1実施形態では、保持回路108をLSI109の外部に設けたが内部に設けてもよい。図4は本発明の別実施形態に係る情報処理回路のブロック図である。同図の例では、図1のLSI109に代わるLSI109’が、図1の保持回路108に代わる保持回路108’を内部に有している。但し、電力の供給については、LSI109の他の部分と切り離して、常時電力が供給されるように構成されている。クロック信号、データ信号、フラグ信号は、システムバスを介してCPU100と送受信可能となっており、CPU100がポート制御部107を介さずにフラグのセット、リセットを行う。
なお、電源制御部111もLSI109の内部に設けることは可能であり、この場合も、電源制御部111に対する電力の供給はLSI109の他の部分と切り離して、常時電力が供給されるように構成する。
<第3実施形態>
本発明をインクジェット記録装置の制御部に適用した例について説明する。図5は本発明が適用可能なインクジェット記録装置1の外観斜視図である。なお、「記録」(「プリント」という場合もある)とは、文字、図形等有意の情報を形成する場合のみならず、有意無意を問わない。さらに人間が視覚で知覚し得るように顕在化したものであるか否かも問わず、広く記録媒体上に画像、模様、パターン等を形成する、または媒体の加工を行う場合も表すものとする。
本発明をインクジェット記録装置の制御部に適用した例について説明する。図5は本発明が適用可能なインクジェット記録装置1の外観斜視図である。なお、「記録」(「プリント」という場合もある)とは、文字、図形等有意の情報を形成する場合のみならず、有意無意を問わない。さらに人間が視覚で知覚し得るように顕在化したものであるか否かも問わず、広く記録媒体上に画像、模様、パターン等を形成する、または媒体の加工を行う場合も表すものとする。
また、「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、広く、布、プラスチック・フィルム、金属板、ガラス、セラミックス、木材、皮革等、インクを受容可能なものも表すものとする。
さらに、「インク」(「液体」と言う場合もある)とは、上記「記録(プリント)」の定義と同様広く解釈されるべきものである。従って、記録媒体上に付与されることによって、画像、模様、パターン等の形成または記録媒体の加工、或いはインクの処理(例えば記録媒体に付与されるインク中の色剤の凝固または不溶化)に供され得る液体を表すものとする。
またさらに、「記録要素」とは、特にことわらない限り吐出口ないしこれに連通する液路およびインク吐出に利用されるエネルギーを発生する素子を総括して言うものとする。
またさらに、「記録素子」(「ノズル」という場合もある)とは、特にことわらない限りインク吐出口乃至これに連通する液路及びインク吐出に利用されるエネルギーを発生する素子を総括して言うものとする。
インクジェット記録装置1(以下、記録装置1)はインクジェット方式に従ってインクを吐出して記録を行なうインクジェット記録ヘッド(以下、記録ヘッド)3をキャリッジ2に搭載し、キャリッジ2を矢印A方向に往復移動させて記録を行う。記録紙などの記録媒体Pを給紙機構5を介して給紙し、記録位置まで搬送し、その記録位置において記録ヘッド3から記録媒体Pにインクを吐出することで記録を行なう。
記録装置1のキャリッジ2には記録ヘッド3を搭載するのみならず、記録ヘッド3に供給するインクを貯留するインクカートリッジ6を装着する。インクカートリッジ6はキャリッジ2に対して着脱自在になっている。
記録装置1はカラー記録が可能であり、そのためにキャリッジ2にはマゼンタ(M)、シアン(C)、イエロ(Y)、ブラック(K)のインクを夫々、収容した4つのインクカートリッジを搭載している。これら4つのインクカートリッジは夫々独立に着脱可能である。
記録ヘッド3は、例えば、熱エネルギを利用してインクを吐出するインクジェット方式が採用される。この場合、電気熱変換体を備えている。この電気熱変換体は各吐出口のそれぞれに対応して設けられ、記録信号に応じて対応する電気熱変換体にパルス電圧を印加することによって対応する吐出口からインクを吐出する。
図6は記録装置1の制御部の構成を示すブロック図である。記録装置1に特化した集積回路であるASIC200は、CPU201、画像処理部202、プリンタ制御部203を備える。画像処理部202、プリンタ制御部203は、上記第1実施形態のドメインX、Yに相当する。画像処理部202は例えばホスト装置300から送信されてくる画像データに対する各種の画像処理を行う。プリンタ制御部203は例えばポート制御部214を介して記録ヘッド3が備える記録素子の駆動制御を行う。
システムバス204はASIC200の各構成間でのデータの授受を行う。クロック生成部205はシステムクロックを生成してASIC200の各構成に供給する。電源制御部206は上記第1実施形態の電源制御部111に相当し、省電力モードにおいては例えば、CPU201、画像処理部202、プリンタ制御部203等に対する主電源221からの電力供給を遮断する。リセットICはパワーオンリセット信号を生成する。
フラグ処理部207は保持回路223のフラグのセット、リセットを行う。保持回路223は上記第1実施形態の保持回路108に相当する。
I/F制御部208は、ホスト装置300とASIC200とのインターフェース224をポート制御部212を介して制御する。A/Dコンバータ209はポート制御部212を介して入力されるセンサ225の出力信号やスイッチ(SW)226の出力信号をアナログ信号からデジタル信号に変換する。センサ225には、例えば、キャリッジ2の位置を検出するセンサや記録ヘッド3の吐出用ヒータの温度を検出するセンサ等が含まれる。スイッチ226には印刷開始を指示するスイッチや回復処理を指示するスイッチが含まれる。
メモリコントローラ210は上記第1実施形態のメモリーコントローラ103に相当し、CPU201とRAM227とのデータの送受信を制御する。RAM227は画像データの展開領域やプログラム実行のための作業用領域等として用いられ、上記第1実施形態の主メモリ104に相当する。ROM I/F211は上記第1実施形態のROM I/F102に相当し、CPU201はROM I/F211を介してROM228からプログラムを読み出す。ROM228は制御シーケンスに対応したプログラム、所要のテーブル、その他の固定データを格納し、上記第1実施形態のROM101に相当する。
モータドライバ229は、ポート制御部213を介してプリンタ制御部203から出力される制御命令にしたがって、キャリッジモータ230や搬送モータ231を駆動する。
CPU201は、例えば、ホスト装置300とインタフェース224が一定時間無い場合に、省電力モードに切り替え、電源制御部206によりCPU201、画像処理部202、プリンタ制御部203に対する電力供給を一時的に遮断させる。その際、フラグ処理部207を介して保持回路223にフラグをセットさせる。CPU201に電力供給が開始されると、図3に示した処理と同様の処理を行う。つまり、CPU201は保持回路223のフラグを参照して主電源221のONによる電力供給開始の場合と、省電力モードから通常モードへの復帰による電力供給開始の場合と、を区別し、それぞれに対応した処理を実行する。
Claims (4)
- 情報処理部と、
前記情報処理部に対する電源からの電力供給が一時的に遮断される省電力モードの開始時に、退避すべき情報が記憶される記憶部と、
前記省電力モードの開始を条件にセットされ、少なくとも前記電源のOFFを条件としてリセットされる識別情報を保持する保持部と、
を備え、
前記情報処理部は、
その電力供給開始時に前記識別情報を参照し、前記識別情報がセットされている場合は前記記憶部に記憶されている前記情報を参照して復帰処理を行い、前記識別情報がリセットされている場合は予め定めた起動処理を実行することを特徴とする情報処理回路。 - 前記保持部には、前記通常モードと前記省電力モードとのいずれにおいても前記電源から電力が供給されることを特徴とする請求項1に記載の情報処理回路。
- 前記記憶部が揮発性メモリであり、
前記記憶部には、前記通常モードと前記省電力モードとのいずれにおいても前記電源から電力が供給されることを特徴とする請求項1又は2に記載の情報処理回路。 - 情報処理部と、
前記情報処理部に対する前記電源からの電力供給が一時的に遮断される省電力モードの開始時に、退避すべき情報が記憶される記憶部と、
前記省電力モードの開始を条件にセットされ、少なくとも前記電源のOFFを条件としてリセットされる識別情報を保持する保持部と、
を備えた情報処理回路の制御方法であって、
前記処理部が、前記電源からの電力供給開始時に前記識別情報を参照し、前記識別情報がセットされている場合は前記記憶部に退避されている情報を参照して復帰処理を行い、前記識別情報が保持されていない場合は予め定めた起動処理を実行する工程と、
を備えた制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012055092A JP2013190878A (ja) | 2012-03-12 | 2012-03-12 | 情報処理回路及び制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012055092A JP2013190878A (ja) | 2012-03-12 | 2012-03-12 | 情報処理回路及び制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013190878A true JP2013190878A (ja) | 2013-09-26 |
Family
ID=49391079
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012055092A Pending JP2013190878A (ja) | 2012-03-12 | 2012-03-12 | 情報処理回路及び制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013190878A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015168185A (ja) * | 2014-03-07 | 2015-09-28 | セイコーエプソン株式会社 | 記録装置及び記録方法 |
-
2012
- 2012-03-12 JP JP2012055092A patent/JP2013190878A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015168185A (ja) * | 2014-03-07 | 2015-09-28 | セイコーエプソン株式会社 | 記録装置及び記録方法 |
US9889643B2 (en) | 2014-03-07 | 2018-02-13 | Seiko Epson Corporation | Recording device and recording method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7538502B2 (en) | Motor driver circuit, control method thereof, and electronic apparatus | |
JP4262070B2 (ja) | 記録ヘッドの素子基体、記録ヘッド及び記録ヘッドの制御方法 | |
JP5956758B2 (ja) | 記録装置 | |
JP4612867B2 (ja) | 電力供給回路、モータドライバ回路、電子機器、及び記録装置 | |
JP2000198202A (ja) | ヘッド基体、プリントヘッド、プリント装置、製造方法 | |
JP2013190878A (ja) | 情報処理回路及び制御方法 | |
JP2006213021A (ja) | インクジェット記録装置及び情報処理方法 | |
JP2014000743A (ja) | 記録装置 | |
US9607253B2 (en) | Printing apparatus and print control method | |
US11840094B2 (en) | Printing apparatus, control method of printing apparatus, and storage medium | |
JP2004255658A (ja) | プリンタ装置 | |
JP4799389B2 (ja) | ヘッド基板、記録ヘッド、ヘッドカートリッジ、及び記録装置 | |
JP2004358963A (ja) | 電力管理制御方法及び記録装置 | |
US6782481B2 (en) | Method and apparatus for supplying battery power to a timer circuit within a printer while the printer is powered off | |
JP2011235528A (ja) | 記録ヘッド及び記録装置 | |
JP2012196961A (ja) | 記録装置 | |
JP2000132284A (ja) | 電子機器及びその電力消費削減方法、記録装置及びその電力消費削減方法 | |
JP5523184B2 (ja) | 記録装置 | |
JP4634234B2 (ja) | 記録装置及び記録装置の環境温度センサの接続状態判定方法 | |
JP2007140959A (ja) | プリンタシステム | |
US20220129223A1 (en) | Printing system, printing apparatus, and method of controlling activation of printing apparatus | |
JP2009034876A (ja) | 記録装置 | |
JP2006352978A (ja) | モータドライバ回路及び該回路の制御方法、並びに電子機器及び電子機器のモータロック検出方法 | |
JP2006159574A (ja) | 記録ヘッド、ヘッドカートリッジ、記録ヘッド駆動方法、及び記録装置 | |
JP2005074945A (ja) | 記録装置及び記録方法 |