JP2013187491A - 回路接続構造体の製造方法 - Google Patents

回路接続構造体の製造方法 Download PDF

Info

Publication number
JP2013187491A
JP2013187491A JP2012053473A JP2012053473A JP2013187491A JP 2013187491 A JP2013187491 A JP 2013187491A JP 2012053473 A JP2012053473 A JP 2012053473A JP 2012053473 A JP2012053473 A JP 2012053473A JP 2013187491 A JP2013187491 A JP 2013187491A
Authority
JP
Japan
Prior art keywords
connection
temperature
circuit
adhesive
connection structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012053473A
Other languages
English (en)
Other versions
JP5990940B2 (ja
Inventor
Kazutaka Honda
一尊 本田
Naoya Suzuki
直也 鈴木
Tsuyoshi Tazawa
強 田澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2012053473A priority Critical patent/JP5990940B2/ja
Publication of JP2013187491A publication Critical patent/JP2013187491A/ja
Application granted granted Critical
Publication of JP5990940B2 publication Critical patent/JP5990940B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】反りを低減することができる回路接続構造体の製造方法を提供する。
【解決手段】本発明の一実施形態に係る回路接続構造体の製造方法は、配線回路基板11及び配線13を有する回路部材10と、半導体チップ21及び配線23を有する回路部材20と、を準備する準備工程と、配線回路基板11及び半導体チップ21の間に接着剤層40aを介在させて回路部材10及び回路部材20を圧着し、配線13及び配線23が互いに電気的に接続された積層体100aを得る接続工程と、接続工程の後、積層体100aを温度T1で加熱する第1の加熱工程と、第1の加熱工程の後に、積層体100aを温度T2で加熱する第2の加熱工程と、を備え、温度T1及び温度T2が下記式(1)の条件を満たす。
温度T1>温度T2≧接着剤層40aのガラス転移温度 ・・・(1)
【選択図】図7

Description

本発明は、回路接続構造体の製造方法に関する。
従来、半導体装置等の回路接続構造体の製造に際し、例えば半導体チップと基板の接続には、金ワイヤ等の金属細線を用いるワイヤーボンディング方式が広く適用されている。一方、回路接続構造体に対する高機能・高集積・高速化等の要求に対応するため、半導体チップ又は基板にバンプと呼ばれる導電性突起を形成して、半導体チップと基板とを直接接続するフリップチップ接続方式(FC接続方式)が広まりつつある。
フリップチップ接続方式としては、ハンダ、スズ、金、銀又は銅等を用いて金属接合させる方法、超音波振動を印加して金属接合させる方法、樹脂の収縮力によって機械的接触を保持する方法等が知られている。これらの中でも、フリップチップ接続方式としては、接続部の信頼性の観点から、ハンダ、スズ、金、銀又は銅等を用いて金属接合させる方法が一般的である。例えば、基板と半導体チップとの接続においては、BGA(Ball Grid Array)、CSP(Chip Size Package)等に盛んに用いられているCOB(Chip On Board)型の接続方式もフリップチップ接続方式である。
さらに、更なる小型化、薄型化、高機能化の要求に対応するため、上述した接続方式を積層・多段化したチップスタック型パッケージやPOP(Package On Package)、TSV(Through−Silicon Via)等も広く普及し始めている。このような技術は、積層対象を二次元的(平面状)ではなく三次元的(立体状)に配置することで、パッケージを小さくできる。そのため、上記の技術は多用されており、半導体の性能向上、ノイズ低減、実装面積の削減及び省電力化に有効であり、次世代の半導体配線技術として注目されている。
フリップチップ実装方式(接続方式)は、大きく分けて二つあり、Capillary−Flow方式と、Pre−applied方式とがある(例えば、下記特許文献1〜4参照)。Capillary−Flow方式は、リフロー炉等で接続部の金属(ハンダ等)を溶融させる加熱プロセスを経て接続部同士を接続した後に、接続部に半導体封止用接着剤を供給する方式である。Pre−applied方式は、前記半導体封止用接着剤を供給した状態で、接続部を構成する材料の融点以上に接続部を加熱する加熱プロセスを経て接続部同士を接続する方式である。
CPU、MPU等に用いられるエリアアレイ型の半導体パッケージでは、高機能化が強く要求され、チップの大型化、ピン(バンプ、配線)数の増加、及び、ピッチやギャップの高密度化が求められている。これに対し、Capillary−Flow方式では、チップの大型化、多ピン化、及び、バンプの狭ピッチ化や狭ギャップ化に伴い、半導体封止用接着剤の注入に時間を要するようになり、生産性が低下する場合がある。一方、Pre−applied方式では、接着剤の注入に関する上記懸念事項はない。
特開2001−223227号公報 特開2002−283098号公報 特開2005−272547号公報 特開2006−169407号公報
ところで、回路部材同士を電気的に接続する場合、接続部を構成する材料の融点以上の温度で加熱する接続プロセス(例えば、金属がハンダであれば240℃以上の温度で加熱するプロセス)や、その後の加熱工程(例えば熱硬化工程)等において回路接続構造体が高温になる場合がある。この場合、回路接続構造体の構成部材同士(例えば半導体チップと配線回路基板)の熱膨張率が異なると、回路接続構造体が加熱されて高温になった後に回路接続構造体の温度が低くなる際に、構成部材同士の収縮率の差に起因して回路接続構造体に反りが生じる場合がある。
このような回路接続構造体に生じる反りが大きくなると、例えば、回路接続構造体をマザーボード等に実装する必要があるパッケージでは、実装に際して接続部が破損してしまう場合や、接触不足等により電気的接続が十分に確保し難くなる場合がある。また、回路接続構造体に生じる反りが大きくなると、パッケージが占める積層方向の大きさが大きくなる傾向にあるため、電気機器の薄型化や小型化に対応し難くなる。
本発明は上記課題を解決するためになされたものであり、反りを低減することができる回路接続構造体の製造方法を提供することを目的とする。
本発明に係る回路接続構造体の製造方法は、第1の基板、及び、第1の基板の主面上に配置された第1の接続部を有する第1の回路部材と、第2の基板、及び、第2の基板の主面上に配置された第2の接続部を有する第2の回路部材と、を準備する準備工程と、第1の基板及び第2の基板の間に接着剤層を介在させて第1の回路部材及び第2の回路部材を圧着し、第1の接続部及び第2の接続部が互いに電気的に接続された積層体を得る接続工程と、接続工程の後、積層体を温度T1で加熱する第1の加熱工程と、第1の加熱工程の後に、積層体を温度T2で加熱する第2の加熱工程と、を備え、温度T1及び温度T2が下記式(1)の条件を満たす。
温度T1>温度T2≧接着剤層の硬化物のガラス転移温度 ・・・(1)
本発明に係る回路接続構造体の製造方法では、第2の加熱工程において、接着剤層の硬化物のガラス転移温度以上の温度で積層体を加熱することにより、反りを緩和するための柔軟性を接着剤層が有する状態を維持している。そして、本発明に係る回路接続構造体の製造方法では、第2の加熱工程において、第1の加熱工程の加熱温度未満の温度で積層体を加熱することにより、第1の加熱工程と第2の加熱工程の温度差で生じる反りを第2工程中に緩和すると共に、第1の加熱工程の温度に比べて第2の加熱工程の温度の方が低いことにより、積層体の温度が低くなる時(例えば室温(25℃)に戻る時)の反りが小さくなるため、第1の加熱工程後において積層体に残存する反りを低減することができる。
接着剤層の硬化物のガラス転移温度は、40〜200℃であってもよい。
接着剤層は、エポキシ樹脂及び硬化剤を含有していてもよい。この場合、接着剤層の硬化が進行し易くなり、接着剤層の硬化不足に起因するスプリングバックボイドの発生や接続不良の発生を抑制し易くなる。
ところで、上述したパッケージの多くの接続部(例えばバンプや配線)には、ハンダ、錫、金、銀、銅及びニッケル等の金属や、これらを含んだ導電材料が用いられる。接続部が銅、ハンダ等の金属により形成されている場合、当該金属が酸化して接続部に酸化物が生じやすい傾向があると共に、金属表面に酸化物等の不純物が付着しやすい傾向がある。これらの酸化物や不純物が存在していると、回路部材間の接続信頼性や絶縁信頼性が十分に確保し難くなる場合があり、パッケージを組み立て難くなる場合がある。これに対し、上記接着剤層は、フラックス剤を含有していてもよい。この場合、フラックス剤が除去剤として作用してフラックス活性を十分に発現させることができる。これにより、酸化物や不純物を生じやすい金属によって接続部が形成されている場合であっても、酸化物や不純物を除去することができるため、回路部材間の接続信頼性や絶縁信頼性を更に向上させることができる。また、Pre−applied方式では、接続部同士の接続と同時に酸化物や不純物を除去できるため、このような酸化物や不純物の除去方法をPre−applied方式で採用すると、Capillary−Flow方式に比べて作業性や生産性を向上させることができる。
本発明によれば、反りを低減することができる回路接続構造体の製造方法を提供することができる。このような本発明によれば、例えば半導体チップを配線回路基板に実装した後にマザーボード等に二次実装する必要があるパッケージ(例えばCPU、MPU、GPU等)のように、回路接続構造体をマザーボード等に実装する必要があるパッケージにおいて、接続部が破損することや接触不足等により電気的接続が十分に確保し難くなることを抑制することができると共に、上記パッケージを用いた電気機器の薄型化や小型化に容易に対応することができる。
また、本発明によれば、短時間で効率よく反りを緩和することもできる。さらに、本発明によれば、作業性や生産性を向上させることも可能であり、回路接続構造体を低コストに製造することができる。
本発明の一実施形態に係る回路接続構造体の製造方法により得られる回路接続構造体を示す模式断面図である。 本発明の他の実施形態に係る回路接続構造体の製造方法により得られる回路接続構造体を示す模式断面図である。 本発明の他の実施形態に係る回路接続構造体の製造方法により得られる回路接続構造体を示す模式断面図である。 本発明の他の実施形態に係る回路接続構造体の製造方法により得られる回路接続構造体を示す模式断面図である。 本発明の他の実施形態に係る回路接続構造体の製造方法により得られる回路接続構造体を示す模式断面図である。 本発明の一実施形態に係る回路接続構造体の製造方法を示す模式断面図である。 本発明の一実施形態に係る回路接続構造体の製造方法を示す模式断面図である。
以下、場合により図面を参照しながら本発明の好適な実施形態について詳細に説明する。但し、本発明は、以下の実施形態に限定されるものではなく、その要旨の範囲内で種々変形して実施することができる。なお、以下の説明において、同一又は相当部分には同一符号を付し、重複する説明は省略する。
<回路接続構造体>
本実施形態に係る回路接続構造体の製造方法により得られる回路接続構造体について、図1〜図4を用いて説明する。図1は、第1実施形態に係る回路接続構造体の製造方法により得られる回路接続構造体を示す模式断面図である。図2は、第2実施形態に係る回路接続構造体の製造方法により得られる回路接続構造体を示す模式断面図である。図3は、第3実施形態に係る回路接続構造体の製造方法により得られる回路接続構造体を示す模式断面図である。図4は、他の実施形態に係る回路接続構造体の製造方法により得られる回路接続構造体を示す模式断面図である。
図1に示される半導体装置(回路接続構造体)100では、COB型の接続方式が採用されている。半導体装置100は、回路部材10と、回路部材20と、接続バンプ30と、接続部材40と、を備えている。回路部材10は、配線回路基板(第1の基板)11と、配線回路基板11の主面11a上に配置された複数の配線(第1の接続部)13と、を有している。回路部材20は、半導体チップ(第2の基板)21と、半導体チップ21の主面21a上に配置された複数の配線(第2の接続部)23と、を有している。半導体装置100は、例えば、配線13として銅配線を備え、配線23として銅ピラーを備え、接続バンプ30としてハンダバンプを備えたパッケージである。接続バンプ30の配置構成は、例えば、フルアレイ配置である。
配線回路基板11及び半導体チップ21は、互いに対向しており、配線13,23及び接続バンプ30によりフリップチップ接続されている。配線13及び配線23は、接続バンプ30を介して電気的に接続されている。接続部材40は、配線回路基板11及び半導体チップ21間に隙間なく充填された接着剤組成物の硬化物から形成されている。配線13,23及び接続バンプ30は、接続部材40により封止されており外部環境から遮断されている。
図2に示される半導体装置(回路接続構造体)200では、COB型の接続方式が採用されている。半導体装置200は、ソルダーレジスト(絶縁層)34が配線回路基板11の主面11a上に配置されており、接続部材40がソルダーレジスト34及び半導体チップ21間に配置されている点を除き、半導体装置100と同様の構成を有している。
図3に示される半導体装置(回路接続構造体)300では、COB型の接続方式が採用されている。半導体装置300は、ソルダーレジスト34が配線回路基板11の主面11a上に配置されており、ソルダーレジスト(絶縁層)36が半導体チップ21の主面21a上に配置されており、接続部材40がソルダーレジスト34及びソルダーレジスト36間に配置されている点を除き、半導体装置100と同様の構成を有している。
ソルダーレジスト34,36には、接続バンプ30が配置される位置に開口が形成されている。ソルダーレジスト34,36を設けることにより、配線間のブリッジの発生を抑制し、接続信頼性・絶縁信頼性を更に向上させることができる。ソルダーレジスト34,36は、例えば、市販のソルダーレジスト用インキを用いて形成することができる。市販のソルダーレジスト用インキとしては、具体的には、SRシリーズ(日立化成工業株式会社製、商品名)及びPSR4000−AUSシリーズ(太陽インキ製造(株)製、商品名)等が挙げられる。
図4(a)に示される半導体装置(回路接続構造体)400では、COC型の接続方式が採用されている。半導体装置400は、半導体チップ51と、半導体チップ51の主面51a上に配置された複数の配線53とを有する回路部材50を回路部材10に代えて備え、半導体チップ21及び半導体チップ51が配線23,53及び接続バンプ30によりフリップチップ接続されている点を除き、半導体装置100と同様の構成を有している。
図4(b)に示される半導体装置(回路接続構造体)500は、回路部材60と、回路部材70と、接続部材40と、を備えている。回路部材60は、配線回路基板(第1の基板)61と、配線回路基板61の主面61a上に配置された複数のバンプ(第1の接続部)63と、を有している。回路部材70は、半導体チップ(第2の基板)71と、半導体チップ71の主面71a上に配置された複数のバンプ(第2の接続部)73と、を有している。配線回路基板61及び半導体チップ71は、互いに対向しており、バンプ63,73によりフリップチップ接続されている。バンプ63及びバンプ73は、互いに接した状態で電気的に接続されている。バンプ63,73は、接続部材40により封止されており外部環境から遮断されている。
図4(c)に示される半導体装置(回路接続構造体)600は、半導体チップ81と半導体チップ81の主面81a上に配置された複数のバンプ83とを有する回路部材80を回路部材60に代えて備え、半導体チップ71及び半導体チップ81がバンプ73,83によりフリップチップ接続されている点を除き、半導体装置500と同様の構成を有している。
なお、上記のとおり、半導体装置の構成は、互いに対向する基板のうちの一方が半導体チップであり、他方が配線回路基板又は半導体チップである構成であってもよい。また、半導体装置の構成は、配線回路基板同士が接続された構成であってもよい。
半導体チップ及び配線回路基板間で電気的接続を行う半導体装置では、半導体チップ間で電気的接続を行うCOC(Chip On Chip)型のような接続方式を採用する半導体装置に比して、反りの低減効果が発現し易い。また、接続される基板の熱膨張率は、互いに異なっていてもよく、熱膨張率の差が大きいほど反りの低減効果が発現し易い。半導体チップ及び配線回路基板間で電気的接続を行う半導体装置では、配線回路基板側に反りが生じる傾向がある。
配線やバンプが主面に配置された基板同士の接続は、フリップチップ接続であればよく、バンプと配線、バンプとバンプによる金属接合のいずれであってもよい。バンプは、半導体チップ及び配線回路基板のいずれに形成されていてもよい。
半導体チップの構成材料としては、特に限定はなく、シリコン、ゲルマニウム等の同一種類の元素から構成される元素半導体や、ガリウムヒ素、インジウムリン等の化合物半導体など、各種半導体を用いることができる。半導体チップの厚さは、例えば20〜760μmである。半導体チップの主面の面積は、例えば20〜900mmである。
配線を有する配線回路基板(半導体基板)としては、通常の回路基板であれば特に制限はなく、ガラスエポキシ、ポリイミド、ポリエステル、セラミック、エポキシ又はビスマレイミドトリアジン等を主な成分とする絶縁基板の表面に、金属膜の不要な個所をエッチング除去して形成された配線パターンを有する回路基板、上記絶縁基板の表面に金属めっき等によって形成された配線パターンを有する回路基板、上記絶縁基板の表面に導電性物質を印刷して形成された配線パターンを有する回路基板等を用いることができる。配線回路基板の厚さは、例えば100〜2000μmである。配線回路基板の主面の面積は、例えば25〜90000mmである。
配線(配線パターン)やバンプ(導電性突起)の材質としては、金、銀、銅、ハンダ(主成分は、例えばスズ−銀、スズ−鉛、スズ−ビスマス、スズ−銅、スズ−銀−銅等)、スズ、ニッケル等を主な成分とする材質が用いられる。これらの中でも、安価であることから一般的に使用されている銅やハンダが好ましい。この場合、フラックス活性が付与されていることが好ましい。また、上記材質として、ハンダのようなクリープ特性を発現する金属を用いると、時間の経過に伴い回路接続構造体内の応力が緩和されて、反りを更に低減することができる。但し、緩和量や緩和時間は条件によって大きく異なる。配線及びバンプは、単一の成分のみで構成されていてもよく、複数の成分から構成されていてもよい。また、配線及びバンプは、単層であってもよく、複数の金属層が積層された構造を有していてもよい。配線及びバンプの高さは、例えば1〜100μmである。
上記配線及びバンプの表面には、金、銀、銅、ハンダ(主成分は、例えばスズ−銀、スズ−鉛、スズ−ビスマス、スズ−銅、スズ−銀−銅等)、スズ、ニッケル等を主な成分とする金属層が形成されていてもよい。これらの中でも、安価であることから一般的に使用されている銅やハンダが好ましい。この場合、フラックス活性が付与されていることが好ましい。この金属層は、単一の成分のみで構成されていてもよく、複数の成分から構成されていてもよい。また、上記金属層は、単層であってもよく、複数の金属層が積層された構造を有していてもよい。
また、回路接続構造体は、半導体装置100〜600に示すような構造(パッケージ)が複数積層されていてもよい。この場合、半導体装置100〜600は、金、銀、銅、ハンダ(主成分は、例えばスズ−銀、スズ−鉛、スズ−ビスマス、スズ−銅、スズ−銀−銅等)、スズ又はニッケル等を含むバンプや配線で互いに電気的に接続されていてもよい。バンプや配線の材質としては、安価であることから一般的に使用されている銅やハンダが好ましい。この場合、フラックス活性が付与されていることが好ましい。
半導体装置を複数積層する手法としては、例えばTSV(Through−Silicon Via)技術のように、複数の回路部材をフリップチップ接続又は積層し、回路部材を貫通する孔を形成し、パターン面の接続部(電極等)をつなげる手法が挙げられる。図5に示される半導体装置(回路接続構造体)700では、インターポーザ92上に配置された配線94が接続バンプ30を介して半導体チップ21の配線23と接続されることにより、半導体チップ21とインターポーザ92とはフリップチップ接続されている。半導体チップ21とインターポーザ92との間の空隙には、接着剤組成物が隙間なく充填されて接続部材40が形成されている。上記半導体チップ21におけるインターポーザ92と反対側の表面上には、配線23、接続バンプ30及び接続部材40を介して半導体チップ21が繰り返し積層されている。
半導体チップ21の表裏におけるパターン面の配線23は、半導体チップ21の内部を貫通する孔内に充填された貫通電極96により互いに接続されている。なお、貫通電極96の材質としては、銅やアルミニウム等を用いることができる。
このようなTSV技術により、通常は使用されない半導体チップの裏面からも信号を取得することが可能となる。さらには、半導体チップ21内に貫通電極96を垂直に通すため、対向する半導体チップ21間や、半導体チップ21及びインターポーザ92間の距離を短くし、柔軟な接続が可能である。接着剤組成物は、このようなTSV技術において、積層チップとインターポーザとの間にも用いることができる。
また、エリアバンプチップ技術等の自由度の高いバンプ形成方法では、インターポーザを介さないでそのまま半導体チップをマザーボードに直接実装できる。本実施形態では、このように半導体チップをマザーボードに直接実装してもよい。
<半導体封止用接着剤>
以下、接着剤組成物を構成する半導体封止用接着剤の構成成分について説明する。
(a)エポキシ樹脂
半導体封止用接着剤は、エポキシ樹脂を含有することができる。エポキシ樹脂は、分子内に2個以上のエポキシ基を有するものであれば特に制限はなく、例えば、ビスフェノールA型、ビスフェノールF型、ナフタレン型、フェノールノボラック型、クレゾールノボラック型、フェノールアラルキル型、ビフェニル型、トリフェニルメタン型及びジシクロペンタジエン型のエポキシ樹脂、並びに、各種多官能エポキシ樹脂等を使用することができる。これらは1種を単独で又は2種以上の混合体として使用することができる。エポキシ樹脂の配合量は、半導体封止用接着剤の全体100質量部に対して、例えば10〜50質量部である。
(b)硬化剤
半導体封止用接着剤は、硬化剤を含有することができる。硬化剤としては、例えば、フェノール樹脂系硬化剤、酸無水物系硬化剤、アミン系硬化剤、イミダゾール系硬化剤及びホスフィン系硬化剤が挙げられる。以下、各硬化剤について説明する。
(i)フェノール樹脂系硬化剤
フェノール樹脂系硬化剤としては、分子内に2個以上のフェノール性水酸基を有するものであれば特に制限はなく、例えば、フェノールノボラック、クレゾールノボラック、フェノールアラルキル樹脂、クレゾールナフトールホルムアルデヒド重縮合物、トリフェニルメタン型多官能フェノール、各種多官能フェノール樹脂等を使用することができる。これらは1種を単独で又は2種以上の混合体として使用することができる。フェノール性水酸基を含むフェノール樹脂系硬化剤は、酸化膜を除去するフラックス活性を示すことから、フェノール樹脂系硬化剤を用いることにより、接続信頼性や絶縁信頼性を更に向上させることができる。
(a)エポキシ樹脂に対する(i)フェノール樹脂系硬化剤の当量比(フェノール性水酸基/エポキシ基、モル比)は、硬化性、接着性、保存安定性等の観点から、0.3〜1.5が好ましく、0.4〜1.0がより好ましく、0.5〜1.0が更に好ましい。当量比が0.3より小さいと、硬化性が低下し、接着力が低下する傾向がある。当量比が1.5を超えると、未反応のフェノール性水酸基が過剰に残存し、吸水率が高くなり、絶縁信頼性が低下する傾向がある。
(ii)酸無水物系硬化剤
酸無水物系硬化剤としては、例えば、メチルシクロヘキサンテトラカルボン酸二無水物、無水トリメリット酸、無水ピロメリット酸、ベンゾフェノンテトラカルボン酸二無水物、エチレングリコールビスアンヒドロトリメリテート等を使用することができる。これらは1種を単独で又は2種以上の混合体として使用することができる。酸無水物を含む酸無水物系硬化剤は、酸化膜を除去するフラックス活性を示すことから、酸無水物系硬化剤を用いることにより、接続信頼性や絶縁信頼性を更に向上させることができる。
(a)エポキシ樹脂に対する(ii)酸無水物系硬化剤の当量比(酸無水物基/エポキシ基、モル比)は、硬化性、接着性、保存安定性等の観点から、0.3〜1.5が好ましく、0.4〜1.0がより好ましく、0.5〜1.0が更に好ましい。当量比が0.3より小さいと、硬化性が低下し、接着力が低下する傾向がある。当量比が1.5を超えると、未反応の酸無水物が過剰に残存し、吸水率が高くなり、絶縁信頼性が低下する傾向がある。
(iii)アミン系硬化剤
アミン系硬化剤としては、例えば、アンモニアの水素原子を炭化水素基で1つ以上置換した化合物であればよく、ジシアンジアミド等を使用することができる。アミン類を含むアミン系硬化剤は、酸化膜を除去するフラックス活性を示すことから、アミン系硬化剤を用いることにより、接続信頼性や絶縁信頼性を更に向上させることができる。
(a)エポキシ樹脂に対する(iii)アミン系硬化剤の当量比(アミン/エポキシ基、モル比)は、硬化性、接着性、保存安定性等の観点から、0.3〜1.5が好ましく、0.4〜1.0がより好ましく、0.5〜1.0が更に好ましい。当量比が0.3より小さいと、硬化性が低下し、接着力が低下する傾向がある。当量比が1.5を超えると、未反応のアミンが過剰に残存し、絶縁信頼性が低下する傾向がある。
(iv)イミダゾール系硬化剤
イミダゾール系硬化剤としては、例えば、2−フェニルイミダゾール、2−フェニル−4−メチルイミダゾール、1−ベンジル−2−メチルイミダゾール、1−ベンジル−2−フェニルイミダゾール、1−シアノエチル−2−ウンデシルイミダゾール、1−シアノ−2−フェニルイミダゾール、1−シアノエチル−2−ウンデシルイミダゾールトリメリテイト、1−シアノエチル−2−フェニルイミダゾリウムトリメリテイト、2,4−ジアミノ−6−[2’−メチルイミダゾリル−(1’)]−エチル−s−トリアジン、2,4−ジアミノ−6−[2’−ウンデシルイミダゾリル−(1’)]−エチル−s−トリアジン、2,4−ジアミノ−6−[2’−エチル−4’−メチルイミダゾリル−(1’)]−エチル−s−トリアジン、2,4−ジアミノ−6−[2’−メチルイミダゾリル−(1’)]−エチル−s−トリアジンイソシアヌル酸付加体、2−フェニルイミダゾールイソシアヌル酸付加体、2−フェニル−4,5−ジヒドロキシメチルイミダゾール、2−フェニル−4−メチル−5−ヒドロキシメチルイミダゾール、エポキシ樹脂とイミダゾール類の付加体等が挙げられる。これらの中でも、硬化性、保存安定性、接続信頼性の観点から、1−シアノエチル−2−ウンデシルイミダゾール、1−シアノ−2−フェニルイミダゾール、1−シアノエチル−2−ウンデシルイミダゾールトリメリテイト、1−シアノエチル−2−フェニルイミダゾリウムトリメリテイト、2,4−ジアミノ−6−[2’−メチルイミダゾリル−(1’)]−エチル−s−トリアジン、2,4−ジアミノ−6−[2’−エチル−4’−メチルイミダゾリル−(1’)]−エチル−s−トリアジン、2,4−ジアミノ−6−[2’−メチルイミダゾリル−(1’)]−エチル−s−トリアジンイソシアヌル酸付加体、2−フェニルイミダゾールイソシアヌル酸付加体、2−フェニル−4,5−ジヒドロキシメチルイミダゾール、2−フェニル−4−メチル−5−ヒドロキシメチルイミダゾールが好ましい。前述したイミダゾールの類似構造(置換基が異なるもの等)で液状のものを用いてもよい。これらは1種を単独で又は2種以上を併用してもよい。また、これらをマイクロカプセル化して潜在性を高めたものを用いてもよい。
イミダゾール系硬化剤の配合量は、(a)エポキシ樹脂100質量部に対して、0.1〜20質量部が好ましく、0.1〜10質量部がより好ましい。イミダゾール系硬化剤の配合量が0.1質量部より少ないと、硬化性が低下する傾向がある。イミダゾール系硬化剤の配合量が20質量部を超えると、金属−金属の接続部が形成される前に硬化してしまい、接続不良が発生する傾向がある。
(v)ホスフィン系硬化剤
ホスフィン系硬化剤としては、例えば、トリフェニルホスフィン、テトラフェニルホスホニウムテトラフェニルボレート、テトラフェニルホスホニウムテトラ(4−メチルフェニル)ボレート、テトラフェニルホスホニウム(4−フルオロフェニル)ボレート等が挙げられる。
ホスフィン系硬化剤の配合量は、(a)エポキシ樹脂100質量部に対して、0.1〜10質量部が好ましく、0.1〜5質量部がより好ましい。ホスフィン系硬化剤の配合量が0.1質量部より少ないと、硬化性が低下する傾向がある。ホスフィン系硬化剤の配合量が10質量部を超えると、金属−金属の接続部が形成される前に硬化してしまい、接続不良が発生する傾向がある。
フェノール樹脂系硬化剤、酸無水物系硬化剤及びアミン系硬化剤は、それぞれ1種を単独で又は2種以上の混合物として使用することができる。イミダゾール系硬化剤及びホスフィン系硬化剤は、(a)エポキシ樹脂に対してそれぞれ単独で用いてもよいが、硬化促進剤として、フェノール樹脂系硬化剤、酸無水物系硬化剤又はアミン系硬化剤と共に用いてもよい。
(c)フラックス剤
半導体封止用接着剤は、フラックス活性(酸化物や不純物を除去する活性)を示す化合物であるフラックス剤を含有することができる。フラックス活性剤としては、イミダゾール類やアミン類のように非共有電子対を有する含窒素化合物;カルボン酸類;フェノール類;アルコール類が挙げられる。これらの中でも、カルボン酸類はフラックス活性が強く、(a)エポキシ樹脂と容易に反応し、接着剤組成物の硬化物中に遊離した状態で存在しないため、絶縁信頼性の低下を防ぐことができる。
カルボン酸類としては、エタン酸、プロパン酸、ブタン酸、ペンタン酸、ヘキサン酸、ヘプタン酸、オクタン酸、ノナン酸、デカン酸、ドデカン酸、テトラデカン酸、ヘキサデカン酸、ヘプタデカン酸、オクタデカン酸等の飽和脂肪族カルボン酸;オレイン酸、リノール酸、リノレン酸、アラキドン酸、ドコサヘサエン酸、エイコサペンタエン酸等の不飽和脂肪族カルボン酸;シュウ酸、マロン酸、コハク酸、グルタル酸、アジピン酸等の脂肪族ジカルボン酸;安息香酸、フタル酸、イソフタル酸、テレフタル酸、トリメリット酸、トリメシン酸、ヘミメリット酸、ピロメリット酸、ペンタンカルボン酸、メシン酸、ジフェノール酸等の芳香族カルボン酸;マレイン酸及びフマル酸が挙げられる。また、カルボン酸類は、乳酸、りんご酸、クエン酸及びサリチル酸等のヒドロキシル基を有するカルボン酸であってもよい。フェノール類としては、例えばフェノール、クレゾール等の1価フェノール;カテコール、レゾルシノール等の2価フェノール(ジフェノール);ピロガロール、フロログルシノール等の3価フェノール(トリフェノール)が挙げられる。アルコール類としては、例えば上述のカルボン酸のカルボキシル基をヒドロキシル基に変換したもの等が挙げられる。フラックス剤の配合量は、(a)エポキシ樹脂100質量部に対して、例えば3〜30質量部である。
(d)フィラ
半導体封止用接着剤は、粘度や硬化物の物性を制御するため、及び、回路接続部材同士を接続した際のボイドの発生や吸湿率の抑制のために、フィラを更に含有していてもよい。フィラとしては、絶縁性無機フィラ、ウィスカー又は樹脂フィラを用いることができる。
絶縁性無機フィラとしては、ガラス、シリカ、アルミナ、酸化チタン、カーボンブラック、マイカ、窒化ホウ素等が挙げられ、その中でも、シリカ、アルミナ、酸化チタン、窒化ホウ素等が好ましく、シリカ、アルミナ、窒化ホウ素がより好ましい。ウィスカーとしては、ホウ酸アルミニウム、チタン酸アルミニウム、酸化亜鉛、珪酸カルシウム、硫酸マグネシウム、窒化ホウ素等が挙げられる。樹脂フィラとしては、ポリウレタン、ポリイミド等を用いることができる。これらのフィラ及びウィスカーは、1種を単独で又は2種以上の混合体として使用することもできる。(d)フィラの形状、粒径及び含有量は特に制限されない。(d)フィラの配合量は、(a)エポキシ樹脂100質量部に対して、例えば50〜150質量部である。
(e)重量平均分子量10000以上の高分子成分
半導体封止用接着剤は、重量平均分子量10000以上の高分子成分を含有していてもよい。半導体封止用接着剤が上記高分子成分を含有していると、フィルム形成性が向上する。半導体封止用接着剤をフィルム状にすると作業性、生産性が向上する。重量平均分子量10000以上の高分子成分を配合するか否かや配合量等は、その他物性を考慮して適宜決めることができる。なお、本明細書において、重量平均分子量とは、高速液体クロマトグラフィー(島津製作所製C−R4A)を用いて、ポリスチレン換算で測定したときの重量平均分子量を意味する。
重量平均分子量10000以上の高分子成分とは、例えば、フェノキシ樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリカルボジイミド樹脂、シアネートエステル樹脂、アクリル樹脂、ポリエステル樹脂、ポリエチレン樹脂、ポリエーテルスルホン樹脂、ポリエーテルイミド樹脂、ポリビニルアセタール樹脂、ウレタン樹脂、アクリルゴム等が挙げられる。これらは1種を単独で又は2種以上を併用してもよい。
(その他の成分)
半導体封止用接着剤は、酸化防止剤、シランカップリング剤、チタンカップリング剤、レベリング剤、イオントラップ剤等の添加剤を更に含有していてもよい。これらは1種を単独で用いてもよいし、2種以上組み合わせて用いてもよい。これらの配合量については、各添加剤の効果が発現するように適宜調整すればよい。
上記接着剤層は、フィルム状の半導体封止用接着剤(以下、「半導体封止用フィルム状接着剤」という)やペースト状の半導体封止用接着剤(以下、「半導体封止用ペースト状接着剤」という)を用いて形成することができる。
半導体封止用フィルム状接着剤は、以下の作製方法により得ることができる。まず、エポキシ樹脂、硬化剤、フラックス剤、フィラ、重量平均分子量10000以上の高分子成分、添加剤等を有機溶媒中に加えた後、攪拌混合又は混錬等により各成分を溶解又は分散させて、樹脂ワニスを調製する。そして、離型処理を施した基材フィルム上に、ナイフコーター、ロールコーターやアプリケーターを用いて樹脂ワニスを塗布した後、加熱により有機溶媒を減少させて、基材フィルム上にフィルム状接着剤を形成する。また、重量平均分子量10000以上の高分子成分(例えばポリイミド樹脂)を配合する場合、重量平均分子量10000以上の高分子成分を合成した後に単離することなく、合成後に得られるワニス中に各成分を加えて上記樹脂ワニスを調製してもよい。
基材フィルムとしては、有機溶媒を揮発させる際の加熱条件に耐え得る耐熱性を有するものであれば特に制限はなく、ポリエステルフィルム、ポリプロピレンフィルム、ポリエチレンテレフタレートフィルム、ポリイミドフィルム、ポリエーテルイミドフィルム、ポリエーテルナフタレートフィルム、メチルペンテンフィルム等が例示できる。基材フィルムは、これらのフィルムからなる単層のものに限られず、2種以上の材料からなる多層フィルムであってもよい。
塗布後の樹脂ワニスから有機溶媒を揮発させる際の条件は、有機溶媒が十分に揮発する条件とすることが好ましく、具体的には、50〜200℃、0.1〜90分間の加熱を行うことが好ましい。
半導体封止用ペースト状接着剤は、エポキシ樹脂、硬化剤、フラックス剤、フィラ、重量平均分子量10000以上の高分子成分、添加剤等を有機溶媒中に加えた後、攪拌混合又は混錬等により各成分を溶解又は分散させることにより作製することができる。
本実施形態で用いることができる接着剤の硬化物のTgを調整する方法として、以下のような方法を挙げることができる。例えば、接着剤の硬化物のTgを上げる方法としては、用いる接着剤中のフィラ量を増加させること、接着剤中に単分子でグリシジル官能基の多いエポキシ樹脂を用いること、接着剤中に高Tgの高分子体を含有させること等、が挙げられる。
<回路接続構造体の製造方法>
本実施形態に係る回路接続構造体の製造方法は、複数の回路部材を準備する準備工程と、回路部材の接続部同士を接続する接続工程と、接着剤層を硬化するキュア工程(第1の加熱工程)と、反りを低減するための熱処理工程(第2の加熱工程)と、をこの順に備えている。
以下、本実施形態に係る回路接続構造体の製造方法について、半導体装置100を得る方法を一例として、図6,7を用いて説明する。図6,7は、本実施形態に係る回路接続構造体の製造方法の工程を示す模式断面図である。
まず、本実施形態の第1態様に係る回路接続構造体の製造方法について説明する。準備工程では、まず、回路部材10(図6(a))及び回路部材20を準備する。次に、配線回路基板11の主面11a上に熱硬化性の接着剤層40aを、接着剤層40aが配線13及び接続バンプ15の全体を埋めるように供給して回路部材10aを得る(図6(b))。接着剤層40aは、上記半導体封止用接着剤から構成されており、接着剤層40aを熱硬化することにより接続部材40が得られる。
接着剤層40aを主面11a上に供給する方法としては、ラミネータを用いて半導体封止用フィルム状接着剤を主面11aに貼り付けてもよく、ワニス状の半導体封止用接着剤を主面11aにスピンコートしてもよく、半導体封止用ペースト状接着剤を主面11aに塗布してもよい。接着剤層40aは、単層であってもよく、複数の層を有していてもよい。
半導体封止用フィルム状接着剤の貼付は、加熱プレス、ロールラミネート、真空ラミネート等によって行うことができる。半導体封止用フィルム状接着剤の供給面積や厚みは、半導体チップや配線回路基板のサイズ、接続バンプの高さ等によって適宜設定される。半導体封止用フィルム状接着剤は、半導体封止用接着剤の粘度が低くなるような条件で供給される。半導体封止用フィルム状接着剤は、配線回路基板上に貼付してもよく、半導体チップに貼付してもよい。半導体封止用接着剤をフィルム状にすることで、作業性を向上させることができる。
半導体封止用ペースト状接着剤は、配線回路基板に塗布されてもよく、半導体チップに塗布されてもよい。半導体封止用ペースト状接着剤を塗布した後、スピンコート又は印刷によって整形することができる。半導体封止用ペースト状接着剤が溶媒を含んでいる場合は、乾燥工程を行なってもよい。半導体封止用ペースト状接着剤の供給面積や厚みは、配線回路基板又は半導体チップのサイズやバンプ高さ等によって適宜設定される。半導体封止用ペースト状接着剤を用いる場合、接続部の接続方法や接続条件を含めた半導体装置の製造方法等は半導体封止用フィルム状接着剤と同様にすることができる。
接着剤層40aは、(a)エポキシ樹脂及び(b)硬化剤を含有することが好ましい。これにより、接続部を構成する材料の融点以上の加熱プロセスを経るような接続工程中において、半導体封止用接着剤の一部の硬化反応が十分に進行しないことでスプリングバックによるボイドの発生や接続不良が生じることを抑制し易くなる。
上記のとおり、パッケージの接続部(バンプや配線)に用いられる主な金属としては、ハンダ、錫、金、銀、銅、ニッケル及びこれらを含んだ導電材料が挙げられる。この場合、銅及びハンダ等は、酸化物や不純物を生じやすい場合があるため、接着剤層40aは、(c)フラックス剤を含有することが好ましい。
第1態様では、接続工程が圧着工程と加熱工程とを有している。加熱工程において、接続部を構成する材料の融点以上の温度で接続部が加熱され、接続部同士が互いに電気的に接続される。
圧着工程では、まず、図7(a)に示すように、配線回路基板11の主面11aと半導体チップ21の主面21aとが対向するように回路部材10及び回路部材20を配置すると共に、接続バンプ15と接続バンプ25とが対向するように接続バンプ15及び接続バンプ25をフリップチップボンダー等の接続装置を用いて位置合わせする。次に、接続バンプ15及び接続バンプ25が互いに接するように回路部材10上に回路部材20を搭載する。
次に、配線回路基板11及び半導体チップ21の間に接着剤層40aが介在した状態で、回路部材10及び回路部材20を圧着する。圧着温度は例えば150〜350℃であり、圧着圧力は例えば0.05〜2MPaである。上記圧着により、接着剤層40aを介して配線回路基板11及び半導体チップ21が接続される。また、接着剤層40aによって配線回路基板11及び半導体チップ21間の空隙が封止充てんされる。
加熱工程では、例えば接続バンプ15,25を構成する材料の融点以上の温度で接続バンプ15,25を加熱する。これにより、図7(b)に示すように、接続バンプ15及び接続バンプ25が一体化されて接続バンプ30が形成され、接続バンプ30を介して配線13及び配線23が電気的に接続される。加熱工程では、加圧下において接続バンプ15,25を加熱してもよい。以上により、積層体100aが得られる。
加熱工程における接続部の温度(接続温度)は、接続バンプ15,25を構成する材料の融点以上となることが好ましいが、それぞれの接続部(バンプや配線)の金属接合が形成される温度であればよい。接続バンプ30がハンダバンプである場合、接続温度は、240℃以上が好ましく、240〜340℃がより好ましく、240〜280℃が更に好ましい。
接続荷重は、バンプ数に依存するが、バンプの高さばらつき吸収や、バンプ変形量の制御を考慮して設定される。接続荷重は、例えば0.05〜2Paである。接続時間は、生産性向上の観点から、短時間であるほど好ましく、ハンダを溶融させ、酸化膜や表面の不純物を除去し、金属接合を接続部に形成するには20秒以下が好ましく、10秒以下がより好ましい。
キュア工程では、積層体100aを加熱して接着剤層40aの硬化を促進させ、接続部材40を得る。キュア工程における加熱温度、加熱時間、キュア工程後の半導体封止用接着剤の硬化反応率は、半導体封止用接着剤が半導体装置の信頼性を満たす物性を発揮すれば特に制限されない。
キュア工程における加熱温度及び加熱時間は、半導体封止用接着剤の硬化反応が進行するように適宜設定され、半導体封止用接着剤が完全に硬化するように設定されることが好ましい。加熱温度は、反り低減の観点から、可能な限り低い温度であることが好ましい。加熱温度は、100〜200℃が好ましく、110〜190℃がより好ましく、120〜180℃が更に好ましい。加熱時間は、0.1〜10時間が好ましく、0.1〜8時間がより好ましく、0.1〜5時間が更に好ましい。キュア工程時に半導体封止用接着剤の未反応分を可能な限り反応させることが好ましく、キュア工程後の硬化反応率は95%以上が好ましい。キュア工程における加熱は、オーブン等の加熱装置を用いて行なうことができる。
熱処理工程では、積層体100aを加熱して、接続工程やキュア工程で生じた反りを低減する。熱処理工程の加熱温度は、下記式(1)の条件を満たすように調整される。
温度T1>温度T2≧接着剤層の硬化物のガラス転移温度 ・・・(1)
(式(1)中、T1は、キュア工程の加熱温度を示し、T2は、熱処理工程の加熱温度を示す。)
上記式(1)における「接着剤層の硬化物」とは、キュア工程と同等以上の熱量を半導体封止用接着剤に加えて得られる硬化物であり、例えば、半導体封止用接着剤を165℃/1時間熱硬化して得られた硬化物である。硬化物のガラス転移温度(Tg)は、例えば、粘弾性測定装置(粘弾性装置RSAII、Rheometrics製)を用いた際にtanδのピークの値(tanδのピークが複数現れる場合には、最も高いピークの値)の時の温度として得られる。測定条件は、例えば、−30℃〜270℃、10℃/min、周波数10Hzである。上記硬化物のガラス転移温度は、実装性、信頼性の観点から、40〜200℃が好ましく、50〜190℃がより好ましく、50〜180℃が更に好ましい。
熱処理工程における加熱温度は、上記式(1)を満たす範囲であれば特に制限はないが、可能な限り低温が好ましい。加熱温度は、50〜180℃が好ましく、60〜160℃がより好ましく、70〜150℃が更に好ましい。加熱時間は、長時間であるほど反りは低減可能だが、生産性向上の観点から、短時間であるほど好ましい。加熱時間は、24時間以下が好ましく、5時間以下がより好ましく、2時間以下が更に好ましい。
熱処理工程における加熱処理は、オーブンやホットプレート等の加熱装置を用いて行なうことができる。加熱処理は、キュア工程後に、層内温度の異なる別の加熱装置に移動させてもよく、同様の加熱装置で温度を徐々に低下させて熱処理温度に調整してもよい。
以上により、半導体装置100(図1参照)が得られる。
次に、本実施形態の第2態様に係る回路接続構造体の製造方法について説明する。第2態様では、接続工程において、接続部を構成する材料の融点以上の温度で回路部材同士を熱圧着することにより、接続部を加熱して接続部同士を互いに電気的に接続する点で第1態様と異なる。準備工程、キュア工程及び熱処理工程は、第1態様と同様である。
接続工程では、まず、第1態様と同様に、配線回路基板11の主面11aと半導体チップ21の主面21aとが対向するように回路部材10及び回路部材20を配置すると共に、接続バンプ15と接続バンプ25とが対向するように接続バンプ15及び接続バンプ25を位置合わせする(図7(a))。次に、接続バンプ15及び接続バンプ25が互いに接するように回路部材10上に回路部材20を搭載する。
続いて、配線回路基板11及び半導体チップ21の間に接着剤層40aが介在した状態で、例えば接続バンプ15,25を構成する材料の融点以上の温度で回路部材10及び回路部材20を熱圧着する。これにより、図7(b)に示すように、接着剤層40aを介して配線回路基板11及び半導体チップ21が接続される。また、接着剤層40aによって配線回路基板11及び半導体チップ21間の空隙が封止充てんされる。さらに、接続バンプ15及び接続バンプ25が一体化されて接続バンプ30が形成され、接続バンプ30を介して配線13及び配線23が電気的に接続される。接続工程における接続温度及び接続荷重の好ましい範囲は、第1態様と同様である。
なお、回路接続構造体の製造方法は上記に限られるものではない。例えば、位置合わせをして一方の回路部材上に他方の回路部材を搭載した後、リフロー炉で加熱処理することによって接続バンプ(例えばハンダバンプ)を溶融させて回路部材同士を接続することによって半導体装置を製造してもよい。回路部材の搭載時は、金属接合を形成する必要性が顕著に要求されないため、上記方法では、上述の本圧着に比べて低荷重、短時間、低温度でもよく、生産性向上、接続部の劣化防止等のメリットが得られる。
また、上記の実施形態におけるPre−applied方式では、圧着ヘッド等を用いて加熱対象部位に部分的に温度をかけることができる。Pre−applied方式において半導体チップを配線回路基板に実装する場合、半導体チップを加熱しつつ半導体チップ側から圧着することにより、リフロー炉で半導体装置全体を260℃程度にして接続するCapillary−Flow方式に比べて、配線回路基板が高温となることを抑制することができる。これにより、反り量を更に低減することができる。なお、回路接続構造体の製造方法における半導体封止用接着剤の供給方式は、Pre−applied方式に限られるものではなく、ペースト状の半導体封止用接着剤を用いてCapillary−Flowを採用してもよい。
また、半導体ウエハに半導体封止用フィルム状接着剤を貼付した後、ダイシングして、半導体チップに個片化することによって、半導体封止用フィルム状接着剤が貼り付けられた半導体チップを作製することができる。半導体ウエハに半導体封止用ペースト状接着剤を塗布した後、ダイシングして、半導体チップに個片化することによって、半導体封止用ペースト状接着剤を供給した半導体チップを作製することもできる。
回路部材の構成は上記に限られるものではない。例えば、互いに接続される回路部材の一方の配線上にのみ接続バンプが形成されていてもよい。また、回路部材のそれぞれは、少なくとも一つの接続部を有していればよい。
以下、本発明を実施例により説明するが、本発明はこれらの実施例に限定されるものではない。
(1)半導体封止用接着剤の作製
実施例及び比較例で使用した半導体封止用接着剤の構成成分を以下に示す。
(a)エポキシ樹脂
トリフェノールメタン骨格含有多官能固形エポキシ(ジャパンエポキシレジン株式会社、EP1032H60、以下「EP1032」と表記する)
(b)硬化剤
2−フェニル−4,5−ジヒドロキシメチルイミダゾール(四国化成株式会社製、2PHZ−PW、以下「2PHZ」と表記する)
(c)フラックス剤
ジフェノール酸(東京化成株式会社製)
(d)フィラ
0.5μmシリカフィラ(アドマテックス株式会社、SE2050)
メタブレン型有機フィラ(三菱レイヨン、W5500)
(e)重量平均分子量10000以上の高分子成分
下記合成ポリイミド(重量平均分子量Mw:35000、Tg:97℃)
(合成ポリイミドの合成方法)
温度計、攪拌機及び塩化カルシウム管を備えた300mlフラスコに、1,12−ジアミノドデカン10.7g、ポリエーテルジアミン(BASF製、ED400(重量平均分子量:約400))2.4g、1,3−ビス(3−アミノプロピル)テトラメチルジシロキサン(信越化学製、LP−7100)13.3g及びN−メチル−2−ピロリドン(関東化学製)165gを仕込み攪拌した。ジアミンの溶解後、フラスコを氷浴中で冷却しながら、無水酢酸で再結晶精製した4,4´−(4,4´−イソプロピリデンジフェノキシ)ビス(フタル酸二無水物)(ALDRICH製、BPADA)57gを少量ずつ添加した。170℃/5時間反応させた後、メタノールで洗浄した。その後、オーブン(DKN402、ヤマト科学製)で120℃/3時間乾燥後、さらに真空オーブン(LHV−112、エスペック製)で80℃/5時間、75cmHgで乾燥して固形の合成ポリイミドを得た(ポリイミド樹脂のTg:97℃,重量平均分子量:35000)。
上記構成成分を用いて下記のとおり半導体封止用接着剤を作製した。まず、合成ポリイミド:2.0g、エポキシ樹脂(EP1032):2g、2PHZ:0.2g、ジフェノール酸:0.4g、SE2050:3.0g、W5500:0.3gを、固形分濃度(NV)60%になるように有機溶媒(トルエンと酢酸エチル1:1の混合溶媒)に添加した。次に、Φ0.8mm、Φ2.0mmのビーズを固形分と同質量加え、ビーズミル(フリッチュ・ジャパン株式会社、遊星型微粉砕機P−7)で30分撹拌した。その後、撹拌に用いたビーズをろ過によって除去してワニスを得た。作製したワニスを小型精密塗工装置(廉井精機)で基材フィルム(帝人デュポンフィルム株式会社製、商品名「ピューレックスA53)上に塗工した後、クリーンオーブン(ESPEC製)で乾燥(110℃/10min)し、フィルム状接着剤を得た。
(2)半導体装置の作製
作製した半導体封止用接着剤(フィルム状:縦20.5mm×横20.5mm×厚さ0.100mm)を、ガラスエポキシ基板(図2の配線回路基板11、縦35mm×横35mm×厚さ0.8〜1.0mm、コア:E679FGR(0.8mm)、ソルダーレジストPSR4000、ランド表面Cu無垢(配線)+ハンダバンプ(SAC:Sn−Ag−Cuハンダ、先端部分の高さ:ソルダーレジストの上面から25μm)、ソルダーレジスト開口0.08mm、バンプピッチ150μm、14884ピン、WALTS製)上に供給して回路部材A1を得た。
また、ハンダバンプ付き半導体チップ(図2の半導体チップ21、チップサイズ:縦20mm×横20mm×厚さ0.725mm、バンプ高さ:銅ピラー+ハンダ計約50μm、バンプピッチ150μm、14884ピン、表面:日立化成デュポンPL−H708、WALTS製)を回路部材A2として準備した。回路部材A2を4つ準備した。
そして、4つの回路部材A2をフリップチップ実装装置「FCB3」(パナソニック製)で回路部材A1上に搭載した後に実装して、図2と同様の構成を有する半導体装置を作製した(接続工程)。4つの回路部材A2は、互いに離隔するように正方形の各頂点の位置に配置した。半導体チップの搭載条件は100℃/100N、ステージ温度は80℃又は100℃とした。搭載後の接続条件は、250℃/60N/10秒とし、ステージ温度は搭載条件と同条件とした。
続いて、回路部材A1及び回路部材A2の接続構造体をオーブン(DKN402、ヤマト科学製)で165℃/1時間加熱した(キュア工程)。キュア工程の後、別途準備した同種のオーブン(DKN402、ヤマト科学製)で接続構造体を表1に示す各温度で2時間加熱した(加熱処理工程)。
(3)接続評価
上記ガラスエポキシ基板とハンダバンプ付き半導体チップ(デイジーチェーン接続)をFCB3で実装後に、マルチメータ(ADVANTEST製、R6871E)を用いて初期導通の可否を測定した。各半導体チップの四隅の計8箇所について導通の可否を測定した。8箇所全ての初期接続抵抗値が12〜17ΩであるサンプルをA(接続良好)と評価し、初期接続抵抗値が12〜17Ω以外の不安定な数値であるサンプルをB(接続不良:ハンダ濡れ不足、硬化性制御不足等の接続不良)と評価し、未接続のサンプルをC(接続不良)と評価した。評価結果を表1に示す。
(4)半導体封止用接着剤のTg測定
粘弾性測定装置(粘弾性装置RSAII、Rheometrics製)を用いて、上記半導体封止用接着剤のTgを測定した。測定した半導体封止用接着剤のサンプルサイズは、4mm×35mm、厚み100μmであった。半導体封止用接着剤を165℃/1時間キュア後にTgを測定した。測定条件は、−30℃〜270℃、10℃/min、周波数10Hzとした。tanδのピーク温度をTgとした。測定結果を表1に示す。
(5)反り量の測定
上記のとおりキュア工程後に加熱処理した接続構造体の反り量を測定した。測定装置は、サーモレイPS200(AKROMETRIX製)を用いた。反り量は、基板面を測定し(室温:25℃)、基板のCoplanarityの値とした。測定結果を表1に示す。
Figure 2013187491
表1に示されるように、接続工程時のステージ温度が高いほど(基板に高温がかかっているほど)反りが大きくなることが確認された。また、上記式(1)の条件を満たす実施例1,2では、反り量が低減されていることが確認された。なお、いずれの実施例及び比較例においても良好な接続が得られていることが接続評価の結果により確認されていることから、反り量の測定は、接続状態に大きく依存することなく適切に行なわれたものと推測される。
10,10a,20,50,60,70,80…回路部材、11,61…配線回路基板、11a,21a,51a,61a,71a,81a…主面、13,23,53…配線、63,73,83…バンプ、21,51,71,81…半導体チップ、40a…接着剤層、100,200,300,400,500,600,700…半導体装置、100a…積層体。

Claims (4)

  1. 第1の基板、及び、前記第1の基板の主面上に配置された第1の接続部を有する第1の回路部材と、第2の基板、及び、前記第2の基板の主面上に配置された第2の接続部を有する第2の回路部材と、を準備する準備工程と、
    前記第1の基板及び前記第2の基板の間に接着剤層を介在させて前記第1の回路部材及び前記第2の回路部材を圧着し、前記第1の接続部及び前記第2の接続部が互いに電気的に接続された積層体を得る接続工程と、
    前記接続工程の後、前記積層体を温度T1で加熱する第1の加熱工程と、
    前記第1の加熱工程の後に、前記積層体を温度T2で加熱する第2の加熱工程と、を備え、
    前記温度T1及び前記温度T2が下記式(1)の条件を満たす、回路接続構造体の製造方法。
    温度T1>温度T2≧前記接着剤層の硬化物のガラス転移温度 ・・・(1)
  2. 前記接着剤層の硬化物のガラス転移温度が40〜200℃である、請求項1に記載の回路接続構造体の製造方法。
  3. 前記接着剤層がエポキシ樹脂及び硬化剤を含有する、請求項1又は2に記載の回路接続構造体の製造方法。
  4. 前記接着剤層がフラックス剤を含有する、請求項1〜3のいずれか一項に記載の回路接続構造体の製造方法。
JP2012053473A 2012-03-09 2012-03-09 回路接続構造体の製造方法 Expired - Fee Related JP5990940B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012053473A JP5990940B2 (ja) 2012-03-09 2012-03-09 回路接続構造体の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012053473A JP5990940B2 (ja) 2012-03-09 2012-03-09 回路接続構造体の製造方法

Publications (2)

Publication Number Publication Date
JP2013187491A true JP2013187491A (ja) 2013-09-19
JP5990940B2 JP5990940B2 (ja) 2016-09-14

Family

ID=49388644

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012053473A Expired - Fee Related JP5990940B2 (ja) 2012-03-09 2012-03-09 回路接続構造体の製造方法

Country Status (1)

Country Link
JP (1) JP5990940B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017045891A (ja) * 2015-08-27 2017-03-02 日立化成株式会社 半導体装置及びそれを製造する方法
JP2018050031A (ja) * 2016-07-28 2018-03-29 フラウンホーファー−ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン パターニングされた層状複合材
JPWO2017073630A1 (ja) * 2015-10-29 2018-08-16 日立化成株式会社 半導体用接着剤、半導体装置及びそれを製造する方法
US10734350B2 (en) 2016-05-09 2020-08-04 Hitachi Chemical Company, Ltd. Method for manufacturing semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001223227A (ja) * 2000-02-08 2001-08-17 Nitto Denko Corp 半導体封止用樹脂組成物および半導体装置
JP2007142232A (ja) * 2005-11-21 2007-06-07 Henkel Corp バンプ付電子部品の実装方法
WO2009147828A1 (ja) * 2008-06-05 2009-12-10 住友ベークライト株式会社 半導体装置の製造方法および半導体装置
JP2011029350A (ja) * 2009-07-24 2011-02-10 Sumitomo Bakelite Co Ltd 電子部品の製造方法および電子部品

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001223227A (ja) * 2000-02-08 2001-08-17 Nitto Denko Corp 半導体封止用樹脂組成物および半導体装置
JP2007142232A (ja) * 2005-11-21 2007-06-07 Henkel Corp バンプ付電子部品の実装方法
WO2009147828A1 (ja) * 2008-06-05 2009-12-10 住友ベークライト株式会社 半導体装置の製造方法および半導体装置
JP2011029350A (ja) * 2009-07-24 2011-02-10 Sumitomo Bakelite Co Ltd 電子部品の製造方法および電子部品

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017045891A (ja) * 2015-08-27 2017-03-02 日立化成株式会社 半導体装置及びそれを製造する方法
JPWO2017073630A1 (ja) * 2015-10-29 2018-08-16 日立化成株式会社 半導体用接着剤、半導体装置及びそれを製造する方法
US10669454B2 (en) 2015-10-29 2020-06-02 Hitachi Chemical Company, Ltd. Method for manufacturing semiconductor device including heating and pressuring a laminate having an adhesive layer
US11608455B2 (en) 2015-10-29 2023-03-21 Showa Denko Materials Co., Ltd. Adhesive for semiconductor device, and high productivity method for manufacturing said device
US10734350B2 (en) 2016-05-09 2020-08-04 Hitachi Chemical Company, Ltd. Method for manufacturing semiconductor device
JP2018050031A (ja) * 2016-07-28 2018-03-29 フラウンホーファー−ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン パターニングされた層状複合材

Also Published As

Publication number Publication date
JP5990940B2 (ja) 2016-09-14

Similar Documents

Publication Publication Date Title
JP6047888B2 (ja) 半導体用接着剤及び半導体装置の製造方法
JP6504263B2 (ja) 半導体用接着剤、半導体装置及びそれを製造する方法
WO2013125086A1 (ja) 半導体用接着剤、フラックス剤、半導体装置の製造方法及び半導体装置
JP5958529B2 (ja) 半導体装置及びその製造方法
JP5915727B2 (ja) 半導体装置及びその製造方法
JP2013219286A (ja) 半導体封止用接着剤及びフィルム状半導体封止用接着剤
JP5990940B2 (ja) 回路接続構造体の製造方法
TWI827512B (zh) 半導體用膜狀接著劑、半導體裝置的製造方法及半導體裝置
JP6229528B2 (ja) 半導体装置の製造方法、半導体装置及び接着剤組成物
JP5978725B2 (ja) 半導体装置の製造方法
JP2016046299A (ja) 半導体接続部封止用接着剤及びこれを用いた半導体装置、半導体装置の製造方法
JP6536281B2 (ja) 半導体用接着剤、並びに、半導体装置及びその製造方法
JP6859708B2 (ja) 半導体装置を製造する方法
JP2017122193A (ja) 半導体用接着剤及び半導体装置の製造方法
JP6544146B2 (ja) 半導体装置及びそれを製造する方法
JP7172167B2 (ja) 半導体装置の製造方法、及びそれに用いられる半導体用接着剤
JP2017171817A (ja) 半導体用接着剤、半導体装置、及び半導体装置の製造方法
JP2017098463A (ja) 半導体用接着剤、半導体装置の製造方法及び半導体装置
JP2011195778A (ja) 高分子化硬化剤及びその製造方法、樹脂組成物、半導体用接着剤並びに半導体装置
JP2013073955A (ja) 回路接続構造体の製造方法
JPWO2020071391A1 (ja) 半導体用接着剤、半導体装置の製造方法及び半導体装置
WO2021200553A1 (ja) 半導体用接着剤、並びに、半導体装置及びその製造方法
WO2021200585A1 (ja) 半導体用接着剤、並びに、半導体装置及びその製造方法
JP7248007B2 (ja) 半導体用接着剤及びそれを用いた半導体装置の製造方法
JP2017218532A (ja) 半導体用接着剤、半導体装置、及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160801

R151 Written notification of patent or utility model registration

Ref document number: 5990940

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees