JP2013162160A - データ伝送装置およびデータ伝送方法 - Google Patents

データ伝送装置およびデータ伝送方法 Download PDF

Info

Publication number
JP2013162160A
JP2013162160A JP2012019991A JP2012019991A JP2013162160A JP 2013162160 A JP2013162160 A JP 2013162160A JP 2012019991 A JP2012019991 A JP 2012019991A JP 2012019991 A JP2012019991 A JP 2012019991A JP 2013162160 A JP2013162160 A JP 2013162160A
Authority
JP
Japan
Prior art keywords
signal
transmission
phase
data
phase signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2012019991A
Other languages
English (en)
Inventor
Hideo Morohashi
英雄 諸橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2012019991A priority Critical patent/JP2013162160A/ja
Priority to US13/749,414 priority patent/US9160394B2/en
Priority to CN201310042063.9A priority patent/CN103353780B/zh
Publication of JP2013162160A publication Critical patent/JP2013162160A/ja
Abandoned legal-status Critical Current

Links

Images

Landscapes

  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

【課題】AC結合された一対のデータ伝送において、下り通信と合わせて上り通信として2種以上の信号の伝送が可能なデータ伝送装置およびデータ伝送方法を提供する。
【解決手段】第1の送受信部は、第2の送受信部から伝送路を介して伝送される片相信号、正相および逆相の両相信号を受信して、受信信号の電圧差に応じて片相信号および両相信号を分離して判別し、判別結果に応じて送信データまたは参照クロック信号を選択するように選択制御信号を生成する信号受信部を含み、第2の送受信部は伝送路を伝送された参照クロック信号もしくは送信データに応じてクロック信号を生成するクロック再生回路を含み、生成しクロック信号の周波数が伝送路の信号周波数と異なるとき伝送路に要求信号を片相信号または同相信号として出力し、クロック信号の周波数が伝送路の信号周波数に相当する場合には、所定のデータを両相信号または片相信号として伝送路に出力する。
【選択図】図1

Description

本発明は、データ伝送装置およびデータ伝送方法、特にシリアルデータを高速に伝送するシリアルデータ伝送装置に関するものである。
シリアルデータ伝送は、一本もしくは一対の伝送媒体で信号を伝送することができるので、省スペース性に優れ、また、多芯の信号伝送路で信号を伝送するときに生じるデータ間のスキュー(タイミングずれ)の問題がないので、長距離のデータ伝送に適している。
特許文献1および2には、下りデータと上り同相信号である参照クロック要求信号を同時に伝送するデータ伝送装置が記載されている。
このデータ伝送装置によれば、回路構成の簡単化および伝送路の省スペース化を図れ、広範囲なデータ伝送レートに対応でき、簡単な回路構成で高速なデータ伝送および参照クロック要求信号の伝送を実現できる利点がある。
特開平10-145436号公報 特開平11-98130号公報
しかしながら、システムの多様化等により、受信器側からユーザー伝送などの上り通信が必要になる。さらに、伝送路が電源ショート(車載であればバッテリーショート)した際に大電流が流れてしまうのを防ぐために、伝送路をAC結合するケースが増えてきており、上記技術では対応できなくなっている。
それは、AC結合した際に、結合後のデータはDC情報を失うため、伝送できるパルス幅に限界があるため、2種類以上の同相信号を区別することは困難なためである。
本発明は、AC結合された一対のデータ伝送において、下り通信と合わせて上り通信として2種以上の信号の伝送が可能なデータ伝送装置およびデータ伝送方法を提供することにある。
本発明の第1の観点のデータ伝送装置は、一対の信号線により形成され、当該信号線に直流成分を遮断し、伝送信号に基づく交流信号を通過させるキャパシタが接続された伝送路と、上記伝送路を介して、送信クロック信号により設定された伝送レートで送信データを伝送する第1の送受信部と、上記伝送路を介して受信した受信信号に基づき受信用クロック信号を再生し、上記第1の送受信部から伝送された送信データを受信する第2の送受信部と、を有し、上記第1の送受信部は、選択制御信号に応じて上記送信データまたは参照クロック信号のいずれかを選択して上記伝送路に出力する出力回路と、上記第2の送受信部から上記伝送路を介して伝送される正相または逆相の片相信号、正相および逆相の両相信号を受信して、受信信号の電圧差に応じて片相信号および両相信号を分離して判別し、判別結果に応じて上記送信データまたは参照クロック信号を選択するように上記選択制御信号を生成して上記出力回路に出力する信号受信部と、を含み、上記第2の送受信部は、上記伝送路を伝送された上記参照クロック信号もしくは送信データに応じて、クロック信号を生成するクロック再生回路を含み、生成しクロック信号の周波数が上記伝送路の信号周波数と異なるとき、上記伝送路に要求信号を片相信号または同相信号として上記伝送路に出力し、生成したクロック信号の周波数が上記伝送路の信号周波数に相当する場合には、所定のデータを両相信号または片相信号として上記伝送路に出力し、上記片相信号および上記両相信号を同時並列的に上記伝送路に伝送可能である。
本発明の第2の観点のデータ伝送装置は、一対の信号線により形成され、当該信号線に直流成分を遮断し、伝送信号に基づく交流信号を通過させるキャパシタが接続された伝送路を介して、送信クロック信号により設定された伝送レートで送信データを伝送し、上記伝送路を伝送されてきた信号を受信する送受信部を有し、上記送受信部は、選択制御信号に応じて上記送信データまたは参照クロック信号のいずれかを選択して上記伝送路に出力する出力回路と、上記伝送路を介して伝送される正相または逆相の片相信号、正相および逆相の両相信号を受信して、受信信号の電圧差に応じて片相信号および両相信号を分離して判別し、判別結果に応じて上記送信データまたは参照クロック信号を選択するように上記選択制御信号を生成して上記出力回路に出力する信号受信部と、を含む。
本発明の第3の観点のデータ伝送装置は、一対の信号線により形成され、当該信号線に直流成分を遮断し、伝送信号に基づく交流信号を通過させるキャパシタが接続された伝送路を介して受信した受信信号に基づき受信用クロック信号を再生し、上記伝送路を伝送された送信データを受信する送受信部を有し、上記送受信部は、上記伝送路を伝送された上記参照クロック信号もしくは送信データに応じて、クロック信号を生成するクロック再生回路を含み、生成しクロック信号の周波数が上記伝送路の信号周波数と異なるとき、上記伝送路に要求信号を片相信号または同相信号として上記伝送路に出力し、生成したクロック信号の周波数が上記伝送路の信号周波数に相当する場合には、所定のデータを両相信号または片相信号として上記伝送路に出力し、上記片相信号および上記両相信号を同時並列的に上記伝送路に伝送可能である。
本発明の第4の観点のデータ伝送方法は、一対の信号線により形成され、当該信号線に直流成分を遮断し、伝送信号に基づく交流信号を通過させるキャパシタが接続された伝送路を介して、送信クロック信号により設定された伝送レートで送信データを伝送する第1の送受信ステップと、上記伝送路を介して受信した受信信号に基づき受信用クロック信号を再生し、上記第1の送受信部から伝送された送信データを受信する第2の送受信ステップと、を有し、上記第1の送受信ステップは、選択制御信号に応じて上記送信データまたは参照クロック信号のいずれかを選択して上記伝送路に出力する出力ステップと、上記第2の送受信ステップにおいて上記伝送路を介して伝送される正相または逆相の片相信号、正相および逆相の両相信号を受信して、受信信号の電圧差に応じて片相信号および両相信号を分離して判別し、判別結果に応じて上記送信データまたは参照クロック信号を選択するように上記選択制御信号を生成する信号受信ステップと、を含み、上記第2の送受信ステップは、上記伝送路を伝送された上記参照クロック信号もしくは送信データに応じて、クロック信号を生成するクロック再生ステップを含み、生成しクロック信号の周波数が上記伝送路の信号周波数と異なるとき、上記伝送路に要求信号を片相信号または同相信号として上記伝送路に出力し、生成したクロック信号の周波数が上記伝送路の信号周波数に相当する場合には、所定のデータを両相信号または片相信号として上記伝送路に出力し、上記片相信号および上記両相信号を同時並列的に上記伝送路に伝送可能である。
本発明の第5の観点のデータ伝送方法は、一対の信号線により形成され、当該信号線に直流成分を遮断し、伝送信号に基づく交流信号を通過させるキャパシタが接続された伝送路を介して、送信クロック信号により設定された伝送レートで送信データを伝送し、上記伝送路を伝送されてきた信号を受信する送受信ステップを有し、上記送受信ステップは、選択制御信号に応じて上記送信データまたは参照クロック信号のいずれかを選択して上記伝送路に出力する出力ステップと、上記伝送路を介して伝送される正相または逆相の片相信号、正相および逆相の両相信号を受信して、受信信号の電圧差に応じて片相信号および両相信号を分離して判別し、判別結果に応じて上記送信データまたは参照クロック信号を選択するように上記選択制御信号を生成する信号受信ステップと、を含む。
本発明の第6の観点のデータ伝送方法は、一対の信号線により形成され、当該信号線に直流成分を遮断し、伝送信号に基づく交流信号を通過させるキャパシタが接続された伝送路を介して受信した受信信号に基づき受信用クロック信号を再生し、上記伝送路を伝送された送信データを受信する送受信ステップを有し、上記送受信ステップは、上記伝送路を伝送された上記参照クロック信号もしくは送信データに応じて、クロック信号を生成するクロック再生ステップを含み、生成しクロック信号の周波数が上記伝送路の信号周波数と異なるとき、上記伝送路に要求信号を片相信号または同相信号として上記伝送路に出力し、生成したクロック信号の周波数が上記伝送路の信号周波数に相当する場合には、所定のデータを両相信号または片相信号として上記伝送路に出力し、上記片相信号および上記両相信号を同時並列的に上記伝送路に伝送可能である。
本発明によれば、AC結合された一対のデータ伝送において、下り通信と合わせて上り通信として2種以上の信号の伝送が可能となる。
第1の実施形態に係るデータ伝送装置を示す回路図である。 位相比較回路の一構成例を示す回路図である 第2の実施形態に係るデータ伝送装置を示す回路図である。 第3の実施形態に係るデータ伝送装置を示す回路図である。 第4の実施形態に係るデータ伝送装置を示す回路図である。 第5の実施形態に係るデータ伝送装置を示す回路図である。
以下、本発明の実施形態を図面に関連付けて説明する。
なお、説明は以下の順序で行う。
1.第1の実施形態(データ伝送装置の第1の構成例)
2.第2の実施形態(データ伝送装置の第2の構成例)
3.第3の実施形態(データ伝送装置の第3の構成例)
4.第4の実施形態(データ伝送装置の第4の構成例)
5.第5の実施形態(データ伝送装置の第5の構成例)
<1.第1の実施形態>
図1は、本第1の実施形態に係るデータ伝送装置を示す回路図である。
本データ伝送装置1は、第1の送受信部10、伝送路20、および第2の送受信部30を含んで構成されている。
本実施形態においては、第1の送受信部10から伝送路20を介して第2の送受信部30に伝送される信号を下り信号DSといい、第2の送受信部30から伝送路20を介して第1の送受信部10に伝送される信号を上り信号USという。
第1の送受信部10は、第1の送受信部10における伝送データ/参照クロック信号の出力回路100および上り信号受信部110を有している。
第2の送受信部30は、第2の送受信部30におけるクロック再生回路300および下り信号受信部320を有している。
伝送路20は、一対の信号線LSGN1,LSGN2により構成されている。
伝送路20は、第1の送受信部10との接続側の信号線LSGN1,LSGN2に、直流成分を遮断し、交流信号を通過させるAC結合のためのキャパシタC11,C12が挿入されている。
伝送路20は、第2の送受信部30との接続側の信号線LSGN1,LSGN2に、直流成分を遮断し、交流信号を通過させるAC結合のためのキャパシタC21,C22が挿入されている。
さらに、伝送路20は、第2の送受信部30の受信部端との接続部に、直流成分を遮断し、交流信号を通過させるAC結合のためのキャパシタC31,C32が挿入されている。
データ伝送装置1においては、基本的に、第1の送受信部10からAC結合された1対の伝送路20で高速下り信号を伝送し、第2の送受信部30から参照クロック要求信号およびユーザー信号といった2種類以上の上り信号を同時並列的に伝送することを可能とする。
データ伝送装置1は、2種類以上の上り信号を、一方を片相(正相または逆相)のみ伝送、他方を両相(正相および逆相)に同相信号を伝送する。
本実施形態のデータ伝送装置1は、参照クロック要求信号を片相で伝送し、ユーザー信号を両相で伝送する。
上り通信において、第1の送受信部10の上り信号の受信部では、正相と逆相間の電圧差に応じて、2種類以上の通信を分離する機能を含んで構成される。
AC結合後のデータは、DC情報を失うため、伝送できるパルス幅に限界がある。
本実施形態のデータ伝送装置1においては、上り信号USは下り信号DSと分離するため、下りは差動、そして上りは同相信号を伝送する。
さらに上り信号USとしては、第2の送受信部30が非同期時に片相の参照クロック要求信号を伝送し、同期時にユーザーからの制御情報等の両相のユーザー信号を伝送する。
第1の送受信部10の出力回路100は、D型フリップフロップ101、セレクタ102、分周器103、および差動ドライバー104を含んで構成されている。
上り信号受信部110は、差電圧検出回路111、第1のコンパレータ112、同相電圧検出回路113、第2のコンパレータ114、およびゲート115を有する。
フリップフロップ101のクロック信号入力端子に、図示しない送信クロック発生回路からの送信クロック信号TCKが入力され、データ入力端子に図示しない並列/直列変換回路からシリアルの送信データSDATAが入力される。
フリップフロップ101は、送信データをクロック信号TCKのタイミングで順次出力し、この出力データはセレクタ102の入力端子T0に入力される。
分周器103は、送信クロック信号TCKをN(Nは正整数である)分周して、分周信号を参照クロック信号TCK/Nとして、セレクタ102の入力端子T1に入力する。
セレクタ102は、選択信号端子Sに入力された選択制御信号REFREQのレベルに応じて、入力端子T0または入力端子T1の何れかに入力された信号を選択して、出力する。
たとえば、選択信号端子SにハイレベルHの選択制御信号が入力されているとき、セレクタ102は入力端子T1に入力された信号を選択して出力する。逆に、選択信号端子SにローレベルLの選択制御信号が入力されているとき、セレクタ102は入力端子T0に入力された信号を選択して出力する。
選択制御信号REFREQは、第1のコンパレータ112の出力信号である。
選択制御信号REFREQがハイレベルHの場合には、参照クロック要求信号を受信したものとして、セレクタ102では送信クロック信号の参照クロック信号TCK/Nが選択される。
選択制御信号REFREQがローレベルLの場合には、参照クロック要求信号を受信していないものとして、セレクタ102では送信データSDATAが選択される。
差動ドライバー104は、セレクタ102の出力信号を受けて、それに応じて対をなす差動信号を発生し、一対の信号線LSGN1,LSGN2からなる伝送路20に出力する。
差電圧検出回路111は、受信した上り信号USの正相と逆相間の電圧差を検出して、上り信号USが参照クロック要求信号か、ユーザー信号であるかを判別し、判別結果に応じたレベルの信号S111として第1のコンパレータ112に出力する。
上り信号USがユーザー信号の場合、両相の信号であることから、その差電圧はゼロになる。この場合、差電圧検出回路111は、ほぼゼロレベルで信号S111を出力する。
上り信号USが参照クロック要求信号の場合、片相のみのため、正相と逆相間に差電圧が発生する。この場合、差電圧検出回路111は、閾値電圧VREF1より高いハイレベルで信号S111を出力する。
第1のコンパレータ112は、差電圧検出回路111の判別信号S111とあらかじめ設定された閾値電圧VREF1のレベルを比較する。
第1のコンパレータ1112は、判別信号S111のレベルが閾値電圧VREF1より高い場合には、参照クロック要求信号を受信したものとして、選択制御信号REFREQをハイレベルHでセレクタ102およびゲート115に出力する。
第1のコンパレータ1112は、判別信号S111のレベルが閾値電圧VREF1以下の場合には、参照クロック要求信号を受信していないものとして、選択制御信号REFREQをローレベルLでセレクタ102およびゲート115に出力する。
参照クロック要求時は、選択制御信号REFREQがハイレベルHとなるため、ゲート115で上り信号出力UPDAOはマスクされる。
同相電圧検出回路113は、伝送路20に同相信号が印加されたとき、それを検出して、第2のコンパレータ114に出力する。
第2のコンパレータ114は、同相電圧検出回路106からの検出信号UPDALと比較電圧VCOMとを比較して、上りデータUPDAOとしてゲート115に出力する。
上述したように構成された出力回路100において、通常動作時に、伝送路20に差動信号しか存在せず、差電圧検出回路111により、ローレベルの信号S111が出力される。
これにより、第1のコンパレータ112からローレベルの選択制御信号REFREQが出力され、セレクタ102の選択信号端子Sに入力される。
これに応じて、セレクタ102により、入力端子T0に入力された信号が選択される。すなわち、フリップフロップ101から出力されたシリアルの送信データSDATAがセレクタ102により選択され、伝送路20に出力される。
一方、第2の送受信部30において、何らかの原因でPLL回路の同期がずれたとき、第2の送受信部30のクロック再生回路300により、同相信号である参照クロック信号の要求信号が発生され、伝送路20に出力される。
これを受けて、第1の送受信部10の上り信号受信部110において、差電圧検出回路111により、ハイレベルの検出信号が発生され、第1のコンパレータ112からハイレベルの選択制御信号REFREQが出力される。
このハイレベルの選択制御信号REFREQはセレクタ102の選択信号端子Sに入力される。これに応じて、セレクタ102により、入力端子T1に入力された信号が選択される。
すなわち、分周器103から出力された参照クロック信号TCK/Nがセレクタ102により選択され、差動ドライバー104を介して伝送路20に出力される。
クロック再生回路300は、図示のように、電圧制御発振器(VCO)301、ループフィルタ302、位相比較回路(PD)303、周波数比較回路(PFD)304、および分周器305、306を有する。
クロック再生回路300は、同期検出回路307、差動ドライバー308、セレクタ309、バッファとしての同相ドライバー310、およびスイッチ311を有する。
なお、分周器305の分周比は、第1の送受信部10における分周器103の分周比と同様に設定されている。また、これらの分周回路の分周比がともに1に設定することができる。すなわち、これらの分周器は省略できる。
第1の送受信部10および第2の送受信部30にそれぞれ分周器103および305を設けることにより、参照クロック信号RCK(TCK/N)の周波数を低減でき、第2の送受信部30の周波数比較回路304の動作周波数範囲を低減させることができる。
下り信号受信部320は、差動レシーバー321およびD型フリップフロップ322を有する。
位相比較回路303、周波数比較回路304、ループフィルタ302およびVCO301により、PLL回路330が構成されている。
位相比較回路303は、差動レシーバー321からの受信信号である下り信号DS(S321)とVCO301からのクロック信号LCKの位相を比較し、比較結果に応じて、発振制御信号S303を発生し、ループフィルタ302に出力する。
図2は、位相比較回路303の一構成例を示す回路図である。
図2に示すように、本例の位相比較回路303は、位相比較器3031とロック検出器3032により構成されている。
位相比較器3031は、VCO301により発生されたクロック信号LCKの位相と伝送路20の伝送信号の位相とを比較して、比較結果に応じて、発振制御信号S303を出力する。
ロック検出器3032は、クロック信号LCKの同期状態を示すロック検出信号S3032を発生し、同期検出回路307に出力する。
なお、ロック検出器3032は、位相比較回路303と別々に設けることもできる。
周波数比較回路304は、分周器305からの分周信号の周波数と伝送路20から伝送された参照クロック信号TCK/N(RCK)の周波数とを比較して、比較結果に応じて、発振制御信号S2を出力する。
ループフィルタ302は、位相比較回路303からの発振制御信号S303もしくは周波数比較回路304からの発振制御信号S304の高域成分、ノイズなどを除去し、低域成分のみをVCO301に出力する。
VCO301は、ループフィルタ302からの発振制御信号S302を受けて、これに応じて、クロック信号LCKの周波数を制御する。
このように構成されたPLL回路330において、VCO301により、第1の送受信部10に用いられた送信クロック信号TCKと同じ周波数を有するクロック信号LCK(TCK)が得られる。
クロック信号LCKは、送信クロック信号TCKの再生信号として、送信データの受信あるいは第2の送受信部30の同期制御に用いられる。
受信時に、差動レシーバー321は伝送路20より伝送されてきた差動信号を受けて、それに応じて、受信信号S321を生成し、位相比較回路303および周波数比較回路304、並びにフリップフロップ322にそれぞれ出力する。
位相比較回路303および周波数比較回路304は、イネーブル付きであり、入力されたイネーブル信号のレベルに応じて、動作/非動作状態が設定される。
ここで、位相比較回路303および周波数比較回路304はともにローイネーブルとする。すなわち、イネーブル信号端子にローレベルの信号が入力されているときのみ動作し、それ以外のとき動作しない。
なお、位相比較回路303および周波数比較回路304の動作状態を制御するイネーブル信号EN1およびEN2は差動ドライバー308により生成される。また、位相比較回路303にあるロック検出器3032は、位相比較回路303に入力されたイネーブル信号EN1に関係なく、動作状態に設定されている。
通常動作時に、差動ドライバー308により、それぞれローレベルのイネーブル信号EN1およびハイレベルのイネーブル信号EN2が生成されるので、位相比較回路303のみが動作状態に設定され、周波数比較回路304は非動作状態に設定される。
第2の送受信部30において、初期化状態または通常受信動作時に、何らかの原因でVCO301により生成されたクロック信号LCKの周波数は第1の送受信部10に用いられているクロック信号TCKの周波数と大きくずれることがある。
このとき、位相比較回路303に設けられているロック検出器312により、周波数ずれを示す、たとえば、ハイレベルのロック検出信号が発生され、同期検出回路307に出力される。
同期検出回路307は、ロック検出器3032からのロック検出信号S3032に応じて、同期制御信号LOCK(S307)を発生する。
たとえば、同期検出回路307はロック検出器3032からハイレベルのロック検出信号S3032が受けたとき、ハイレベルHの同期制御信号LOCKを発生し、差動ドライバー308、セレクタ309、およびスイッチ311にそれぞれ出力する。
なお、同期制御信号LOCKは、たとえば、一定の時間幅を有するパルス信号である。
同期制御信号LOCKを受けて、差動ドライバー308が、ハイレベルのイネーブル信号EN1とローレベルのイネーブル信号EN2を発生し、それぞれ位相比較回路303および周波数比較回路304に出力する。
これを受けて、位相比較回路303は非動作状態に設定され、周波数比較回路304は動作状態に設定される。
セレクタ309は、選択信号端子Sに供給される同期検出回路307による同期制御信号LOCKがハイレベルHの場合には、同期がとれているものとして上り信号US2としてのユーザー信号を選択し、同相ドライバー310に出力する。
セレクタ309は、同期制御信号LOCKがローレベルLの場合には、同期がとれていないものとして、クロック信号LCKを分周回路305,306で分周した上り信号US1としての参照クロック要求信号を選択し、同相ドライバー310に出力する。
ユーザー信号は、たとえばUARTのように、データのないときは“High”に固定されているデータを想定しており、上り信号受信部1120の第2のコンパレータ114の比較電圧VCOMは低めに設定され、Highが認識できるようになっている。
データのないときが“Low”である場合には、逆に比較電圧VCOMは高めに設定し、Lowが認識できるようにする。
参照クロック要求信号は、PLL回路320内のVCO301の出力を分周したクロック信号である。このクロック信号は非同期時にはVCO301の自走クロックとなる。
同相ドライバー310により、同相信号が発生され、伝送路20に出力する。
このとき、同期制御信号LOCKがハイレベルHの場合にスイッチ311がオンし、セレクタ309で選択されたユーザー信号が両相(正相および逆相)として伝送路20に伝送される。
このとき、伝送路20を構成する一対の信号線の平均電圧がハイレベル、たとえば、1Vに保持される。
同期制御信号LOCKがローレベルLの場合にスイッチ311がオフし、セレクタ309で選択された参照クロック要求信号が片相(正相もしくは逆相)として伝送路20に伝送される。
伝送路20に片相の信号が出力されているとき、第1の送受信部10の上り信号受信部110において、差電圧検出回路111によりハイレベルの検出信号S111が出力される。その結果、第1のコンパレータ112によりハイレベルの選択制御信号REFREQが出力される。
これに応じて、セレクタ102により、分周器103からの参照クロックTCK/N(RCK)が選択され、差動ドライバー104を介して、伝送路20に出力される。
この参照クロック要求時は、選択制御信号REFREQがハイレベルHとなるため、ゲート115で上り信号出力UPDAOはマスクされる。
第2の送受信部30の下り信号受信部320において、差動レシーバー321により、参照クロックTCK/N(RCK)に同期した受信信号S321が出力される。
この信号は、ローレベルのイネーブル信号EN2により動作状態に設定されている周波数比較回路304に入力される。さらに、VCO301により出力されたクロック信号LCKが分周器305により、N分周され、分周信号も周波数比較回路304に入力される。
周波数比較回路304により、受信信号S321と分周器305の分周信号の周波数が比較され、比較結果に応じて、発振制御信号S304が発生され、ループフィルタ302に出力される。
ループフィルタ302により、周波数比較回路304からの発振制御信号S304の高域成分、ノイズなどが除去され、低域成分のみがVCO301に出力される。
そして、VCO301において、ループフィルタ302からの発振制御信号S302に応じて、クロック信号LCKの周波数が制御される。
このような制御により、分周回路305からの分周信号と参照クロックTCK/N(RCK)の周波数が一致するようにVCO301の発振周波数が制御される。
これにより、VCO301により発生されたクロック信号LCKの周波数は第1の送受信部10に用いられている送信クロック信号TCKの周波数と一致する。
周波数が一致すると、位相比較回路303に設けられているロック検出器3032により、ハイレベルのロック検出信号S3032が生成され、同期検出回路307に出力される。
これに応じて、同期検出回路307によりハイレベルの同期制御信号LOCKが出力されるので、セレクタ309の選択信号が参照クロック要求信号からユーザー信号に切り換わり、同相ドライバー310による片相信号の発生が停止される。このとき、スイッチ311がオフする。
これにより、第1の送受信部10の差電圧検出回路111により、ローレベルの検出信号S111が出力され、第1のコンパレータ112により、ローレベルの選択制御信号REFREQが発生され、セレクタ102の選択信号端子Sに入力される。
この結果、セレクタ102により、伝送路20への出力信号は、参照クロック信号TCK/Nから送信データSDATAに切り換えられる。
また、同期制御信号LOCKがハイレベルHの場合にスイッチ311がオンし、セレクタ309で選択されたユーザー信号が両相(正相および逆相)として伝送路20に伝送されると、第1の送受信部10では次のような処理が行われる。
同相電圧検出回路113では、伝送路20に同相信号が印加されたことから、それを検出して、第2のコンパレータ114に出力する。
第2のコンパレータ114は、同相電圧検出回路106からの検出信号UPDALと比較電圧VCOMとを比較して、上りデータUPDAOとしてゲート115を通して出力する。
第2の送受信部30のクロック再生回路300において、差動ドライバー308により、ローレベルのイネーブル信号EN1およびハイレベルのイネーブル信号EN2が発生され、それぞれ位相比較回路303および周波数比較回路304に出力される。
これにより、周波数比較回路304は非動作状態に切り換えられ、位相比較回路303は動作状態に切り換えられる。
すなわち、VCO301により生成されたクロック信号LCKの周波数が第1の送受信部10に用いられている送信クロック信号TCKの周波数と一致したとき、位相比較回路303、ループフィルタ302およびVCO301により構成されたPLL回路が動作する。
そして、VCO301により生成されたクロック信号LCKの位相は差動レシーバー321から出力された受信信号S321の位相と一致するように制御が行われる。
そして、フリップフロップ322により、VCO301により生成されたクロック信号LCKのタイミングに応じて、伝送路20から伝送されてきたデータSDATAが順次出力される。
フリップフロップ321の出力データSDATAが第2の送受信部30にある直列/並列変換回路により、たとえば、nビットのデータに変換され、出力される。
上述した動作により、第1の送受信部10から送信されたデータが第2の送受信部30により正確に受信される。
初期化の時または通常データ伝送中にノイズなどの原因で、第2の送受信部30のクロック信号LCKの周波数が第1の送受信部10に用いられている送信クロック信号TCKの周波数とずれたとき次の処理が行われる。
クロック再生回路300により、セレクタ309で参照クロック信号RCKの送信を要求する信号が選択され、同相ドライバー310に同相信号が出力されるが、スイッチ3111がオフであることから、片相信号として伝送路20に出力される。
第1の送受信部10の上り信号受信部110において、片相信号である参照クロック要求信号が検出され、それに応じて、セレクタ102で送信信号が参照クロック信号TCK/N(RCK)に切り換えられ、伝送路20に出力される。
第2の送受信部30において、周波数比較回路304、ループフィルタ302およびVCO301により構成されたPLL回路により、分周器305の分周信号の周波数と参照クロック信号RCKの周波数と一致するまで発振周波数の制御が行われる。
周波数が一致すると、参照クロック要求信号の発生が停止し、第1の送受信部10にて送信信号が通常の送信データSDATAに切り換えられる。
これと並行して、クロック再生回路300において、位相比較回路303、ループフィルタ302およびVCO301により構成されたPLL回路により第1の送受信部10に用いられている送信クロック信号TCKと同周波数のクロック信号LCKが発生される。これに基づき伝送路20により伝送されてきたデータが受信される。
以上説明したように、本第1の実施形態によれば、以下の効果を得ることができる。
AC結合された一対のデータ伝送において、下り通信と合わせて上り通信として2種以上の信号の伝送が可能となる。
すなわち、本実施形態により、AC結合された伝送路において、簡易な構成で、2種類以上の上り通信を可能とし、システムの多様化に対応できる。
そして、広範囲な転送レートに対応でき、PLL回路を素早く送信クロックにロックでき、伝送媒体を増加する必要がなく、簡単な回路構成で有効なクロック再生回路を実現できる。
<2.第2の実施形態>
図3は、本第2の実施形態に係るデータ伝送装置を示す回路図である。
本第2の実施形態に係るデータ伝送装置1Aが第1の実施形態のデータ伝送装置1と異なる点は、上り信号USの参照クロック要求信号が、PLL回路330とは、別に設けられた発振器(OSC)340の出力クロックの分周クロックとしていることにある。
分周器306の分周値は1から任意の値を選ぶことが可能なため、発振器340の出力クロックそのものでも良い。
PLL回路330が広範囲なレンジを確保するような場合、最低周波数時にクロック周期が遅くなりすぎ差電圧検出回路111内のホールド用容量等の面積が大きくなるような場合には本構成の方が上り信号US1のクロック周期範囲を狭くできる分効果がある。
その他の構成は第1の実施形態と同様であり、第2の実施形態によれば、上記効果のほかに上述した第1の実施形態と同様の効果を得ることができる。
<3.第3の実施形態>
図4は、本第3の実施形態に係るデータ伝送装置を示す回路図である。
本第3の実施形態に係るデータ伝送装置1Bが第1の実施形態のデータ伝送装置1と異なる点は、上り信号USの参照クロック要求信号が、PLL回路330とは、別に設けられたシステムクロック[System CLK]の分周クロックとしていることにある。
多様なシステム用に同装置内にシステムCLKがある場合には、有用な方法で、クロック周期は一定にできるため、第2の実施形態の場合よりさらに効果がある。
その他の構成は第1の実施形態と同様であり、第3の実施形態によれば、上記効果のほかに上述した第1の実施形態と同様の効果を得ることができる。
<4.第4の実施形態>
図5は、本第4の実施形態に係るデータ伝送装置を示す回路図である。
本第4の実施形態に係るデータ伝送装置1Cが第1の実施形態のデータ伝送装置1と異なる点は、次の通りである。
本データ伝送装置1Cにおいては、同相ドライバー310Cが振幅を調整することができるように構成されており、上り信号US1である参照クロック要求信号を伝送するときに、バッファである同相ドライバー310Cで振幅を大きくする。
これにより、上り信号受信部120の差電圧検出回路111での検出がしやすくなるという効果がある。
本第4の実施形態は、第1の実施形態の応用例として示したが、第2の実施形態および第3の実施形態においても、参照クロック要求時に、同様に上り信号US1である参照クロック要求信号の振幅を大きくすることで、上記と同様の効果が得られる。
<5.第5の実施形態>
図6は、本第5の実施形態に係るデータ伝送装置を示す回路図である。
本第5の実施形態に係るデータ伝送装置1Dが第1の実施形態のデータ伝送装置1と異なる点は、次の通りである。
本データ伝送装置1Dにおいては、上り信号のバッファである同相ドライバー310の出力段にスルーレート調整部(Slew rate adjustor)312が配置されている。
スルーレート調整部312は、上り信号US1である参照クロック要求信号を伝送するときのみ有効で、片相のみ伝送時に下り信号受信部320の差動レシーバー321への影響を軽減することが目的で配置される。
通常、上り通信は、下り通信に対し十分低速な信号(たとえば、上り通信 数Gbps, 下り通信 数Mbps)で、上り信号を片相のみ伝送時には、キャパシタC31,C32の容量を、低速信号を通さないように定数を決めても、なお多少の影響を及ぼすことがある。
そのため、その影響を軽減させるために、上り信号自体のスルーレートを落とす。
上り信号US2は、ユーザー信号のため、伝送レートによってスルーレートに限界が出てくる。
これに対して、上り信号US1は、分周器305,306のN1値およびN2値を自由に設定できるため、クロック周期を下げることが可能で、スルーレートを上り信号US2よりも遅くすることが可能となる。
なお、本第5の実施形態は、第1の実施形態の応用例として示したが、第2の実施形態および第3の実施形態においても、同様に上り信号US1のスルーレートを落とすことで、上記と同様の効果が得られる。
なお、本技術は以下のような構成をとることができる。
(1)一対の信号線により形成され、当該信号線に直流成分を遮断し、伝送信号に基づく交流信号を通過させるキャパシタが接続された伝送路と、
上記伝送路を介して、送信クロック信号により設定された伝送レートで送信データを伝送する第1の送受信部と、
上記伝送路を介して受信した受信信号に基づき受信用クロック信号を再生し、上記第1の送受信部から伝送された送信データを受信する第2の送受信部と、を有し、
上記第1の送受信部は、
選択制御信号に応じて上記送信データまたは参照クロック信号のいずれかを選択して上記伝送路に出力する出力回路と、
上記第2の送受信部から上記伝送路を介して伝送される正相または逆相の片相信号、正相および逆相の両相信号を受信して、受信信号の電圧差に応じて片相信号および両相信号を分離して判別し、判別結果に応じて上記送信データまたは参照クロック信号を選択するように上記選択制御信号を生成して上記出力回路に出力する信号受信部と、を含み、
上記第2の送受信部は、
上記伝送路を伝送された上記参照クロック信号もしくは送信データに応じて、クロック信号を生成するクロック再生回路を含み、生成しクロック信号の周波数が上記伝送路の信号周波数と異なるとき、上記伝送路に要求信号を片相信号または同相信号として上記伝送路に出力し、
生成したクロック信号の周波数が上記伝送路の信号周波数に相当する場合には、所定のデータを両相信号または片相信号として上記伝送路に出力し、
上記片相信号および上記両相信号を同時並列的に上記伝送路に伝送可能である
データ伝送装置。
(2)上記第2の送受信部は、
上記要求信号を片相信号または同相信号として上記伝送路に出力し、
所定のデータを両相信号として上記伝送路に出力し、
上記第1の送受信部の上記信号受信部は、
受信信号の差電圧が閾値より大きい場合には、片相信号を受信し参照クロックの要求信号を受信したと判別して、上記送信データに代えて上記要求信号を選択するように上記選択制御信号を上記出力回路に出力し、
受信信号の差電圧が閾値以下の場合には、両相信号を受信したと判別して、上記送信データを選択するように上記選択制御信号を上記出力回路に出力する
上記(1)記載のデータ伝送装置。
(3)上記第1の送受信部の上記信号受信部は、
同相信号を検出する同相信号検出部を含み、
上記同相信号検出部で同相信号を検出すると、上記第2の送受信部から伝送されたデータを出力する
上記(2)記載のデータ伝送装置。
(4)上記第1の送受信部の信号受信部は、
片相信号を受信したと判別して参照クロックを選択するように上記選択制御信号を生成した場合、上記同相信号検出部で同相信号が検出された場合であっても、上記第2の送受信部から伝送されたデータの出力を停止する
上記(3)記載のデータ伝送装置。
(5)上記第2の送受信部は、
上記片相信号のみ伝送する場合には、当該片相信号の振幅を大きくするバッファを含む
上記(1)から(4)のいずれか一に記載のデータ伝送装置。
(6)上記第2の送受信部は、
上記片相信号のみ伝送する場合には、当該片相信号のスルーレートを鈍らせるスルーレート調整部を含む
上記(1)から(4)のいずれか一に記載のデータ伝送装置。
(7)上記第2の送受信部は、
上記参照クロックの要求信号として、自伝送装置内のPLL回路の発振器のクロックまたはその分周クロックを伝送する
(1)から(6)のいずれか一に記載のデータ伝送装置。
(8)上記第2の送受信部は、
上記参照クロックの要求信号として、自伝送装置内のPLL回路の発振器とは個別の発振器のクロックまたはその分周クロックを伝送する
上記(1)から(6)のいずれか一に記載のデータ伝送装置。
(9)上記第2の送受信部は、
上記参照クロックの要求信号として、自伝送装置内のシステムクロックまたはその分周クロックを伝送する
上記(1)から(6)のいずれか一に記載のデータ伝送装置。
(10)一対の信号線により形成され、当該信号線に直流成分を遮断し、伝送信号に基づく交流信号を通過させるキャパシタが接続された伝送路を介して、送信クロック信号により設定された伝送レートで送信データを伝送し、上記伝送路を伝送されてきた信号を受信する送受信部を有し、
上記送受信部は、
選択制御信号に応じて上記送信データまたは参照クロック信号のいずれかを選択して上記伝送路に出力する出力回路と、
上記伝送路を介して伝送される正相または逆相の片相信号、正相および逆相の両相信号を受信して、受信信号の電圧差に応じて片相信号および両相信号を分離して判別し、判別結果に応じて上記送信データまたは参照クロック信号を選択するように上記選択制御信号を生成して上記出力回路に出力する信号受信部と、を含む
データ伝送装置。
(11)上記伝送路を伝送されてくる信号は、片相信号または同相信号の要求信号、または両相信号の所定のデータであり、
上記信号受信部は、
受信信号の差電圧が閾値より大きい場合には、片相信号を受信し参照クロックの要求信号を受信したと判別して、上記送信データに代えて上記要求信号を選択するように上記選択制御信号を上記出力回路に出力し、
受信信号の差電圧が閾値以下の場合には、両相信号を受信したと判別して、上記送信データを選択するように上記選択制御信号を上記出力回路に出力する
上記(10)記載のデータ伝送装置。
(12)上記信号受信部は、
同相信号を検出する同相信号検出部を含み、
上記同相信号検出部で同相信号を検出すると、上記第2の送受信部から伝送されたデータを出力する
上記(11)記載のデータ伝送装置。
(13)上記信号受信部は、
片相信号を受信したと判別して参照クロックを選択するように上記選択制御信号を生成した場合、上記同相信号検出部で同相信号が検出された場合であっても、上記第2の送受信部から伝送されたデータの出力を停止する
上記(12)記載のデータ伝送装置。
(14)一対の信号線により形成され、当該信号線に直流成分を遮断し、伝送信号に基づく交流信号を通過させるキャパシタが接続された伝送路を介して受信した受信信号に基づき受信用クロック信号を再生し、上記伝送路を伝送された送信データを受信する送受信部を有し、
上記送受信部は、
上記伝送路を伝送された上記参照クロック信号もしくは送信データに応じて、クロック信号を生成するクロック再生回路を含み、生成しクロック信号の周波数が上記伝送路の信号周波数と異なるとき、上記伝送路に要求信号を片相信号または同相信号として上記伝送路に出力し、
生成したクロック信号の周波数が上記伝送路の信号周波数に相当する場合には、所定のデータを両相信号または片相信号として上記伝送路に出力し、
上記片相信号および上記両相信号を同時並列的に上記伝送路に伝送可能である
データ伝送装置。
(15)上記送受信部は、
上記片相信号のみ伝送する場合には、当該片相信号の振幅を大きくするバッファを含む
上記(14)記載のデータ伝送装置。
(16)上記送受信部は、
上記片相信号のみ伝送する場合には、当該片相信号のスルーレートを鈍らせるスルーレート調整部を含む
上記(14)に記載のデータ伝送装置。
(17)一対の信号線により形成され、当該信号線に直流成分を遮断し、伝送信号に基づく交流信号を通過させるキャパシタが接続された伝送路を介して、送信クロック信号により設定された伝送レートで送信データを伝送する第1の送受信ステップと、
上記伝送路を介して受信した受信信号に基づき受信用クロック信号を再生し、上記第1の送受信部から伝送された送信データを受信する第2の送受信ステップと、を有し、
上記第1の送受信ステップは、
選択制御信号に応じて上記送信データまたは参照クロック信号のいずれかを選択して上記伝送路に出力する出力ステップと、
上記第2の送受信ステップにおいて上記伝送路を介して伝送される正相または逆相の片相信号、正相および逆相の両相信号を受信して、受信信号の電圧差に応じて片相信号および両相信号を分離して判別し、判別結果に応じて上記送信データまたは参照クロック信号を選択するように上記選択制御信号を生成する信号受信ステップと、を含み、
上記第2の送受信ステップは、
上記伝送路を伝送された上記参照クロック信号もしくは送信データに応じて、クロック信号を生成するクロック再生ステップを含み、生成しクロック信号の周波数が上記伝送路の信号周波数と異なるとき、上記伝送路に要求信号を片相信号または同相信号として上記伝送路に出力し、
生成したクロック信号の周波数が上記伝送路の信号周波数に相当する場合には、所定のデータを両相信号または片相信号として上記伝送路に出力し、
上記片相信号および上記両相信号を同時並列的に上記伝送路に伝送可能である
データ伝送方法。
(18)一対の信号線により形成され、当該信号線に直流成分を遮断し、伝送信号に基づく交流信号を通過させるキャパシタが接続された伝送路を介して、送信クロック信号により設定された伝送レートで送信データを伝送し、上記伝送路を伝送されてきた信号を受信する送受信ステップを有し、
上記送受信ステップは、
選択制御信号に応じて上記送信データまたは参照クロック信号のいずれかを選択して上記伝送路に出力する出力ステップと、
上記伝送路を介して伝送される正相または逆相の片相信号、正相および逆相の両相信号を受信して、受信信号の電圧差に応じて片相信号および両相信号を分離して判別し、判別結果に応じて上記送信データまたは参照クロック信号を選択するように上記選択制御信号を生成する信号受信ステップと、を含む
データ伝送方法。
(19)一対の信号線により形成され、当該信号線に直流成分を遮断し、伝送信号に基づく交流信号を通過させるキャパシタが接続された伝送路を介して受信した受信信号に基づき受信用クロック信号を再生し、上記伝送路を伝送された送信データを受信する送受信ステップを有し、
上記送受信ステップは、
上記伝送路を伝送された上記参照クロック信号もしくは送信データに応じて、クロック信号を生成するクロック再生ステップを含み、生成しクロック信号の周波数が上記伝送路の信号周波数と異なるとき、上記伝送路に要求信号を片相信号または同相信号として上記伝送路に出力し、
生成したクロック信号の周波数が上記伝送路の信号周波数に相当する場合には、所定のデータを両相信号または片相信号として上記伝送路に出力し、
上記片相信号および上記両相信号を同時並列的に上記伝送路に伝送可能である
データ伝送方法。
10・・・第1の送受信部、20・・・伝送路、30・・・第2の送受信部、100・・・第1の送受信部の出力回路、101・・・フリップフロップ、102・・・セレクタ、103・・・分周器、104・・・差動ドライバー、110・・・上り信号受信部、111・・・差電圧検出回路、112・・・第1のコンパレータ、113・・・同相電圧検出回路、114・・・第2のコンパレータ、115・・・ゲート、300・・・クロック再生回路、301・・・電圧制御発振器(VCO)、302・・・ループフィルタ、303・・・位相比較回路、303・・・周波数比較回路、305,306・・・分周器、307・・・同期検出回路、308・・・差動ドライバー、309・・・セレクタ、310,30C・・・同相ドライバー、311・・・スイッチ、312・・・スルーレート調整部、320・・・下り信号受信部、321・・・差動レシーバー、322・・・フリップフロップ、330・・・PLL回路、340・・・発振器。

Claims (19)

  1. 一対の信号線により形成され、当該信号線に直流成分を遮断し、伝送信号に基づく交流信号を通過させるキャパシタが接続された伝送路と、
    上記伝送路を介して、送信クロック信号により設定された伝送レートで送信データを伝送する第1の送受信部と、
    上記伝送路を介して受信した受信信号に基づき受信用クロック信号を再生し、上記第1の送受信部から伝送された送信データを受信する第2の送受信部と、を有し、
    上記第1の送受信部は、
    選択制御信号に応じて上記送信データまたは参照クロック信号のいずれかを選択して上記伝送路に出力する出力回路と、
    上記第2の送受信部から上記伝送路を介して伝送される正相または逆相の片相信号、正相および逆相の両相信号を受信して、受信信号の電圧差に応じて片相信号および両相信号を分離して判別し、判別結果に応じて上記送信データまたは参照クロック信号を選択するように上記選択制御信号を生成して上記出力回路に出力する信号受信部と、を含み、
    上記第2の送受信部は、
    上記伝送路を伝送された上記参照クロック信号もしくは送信データに応じて、クロック信号を生成するクロック再生回路を含み、生成しクロック信号の周波数が上記伝送路の信号周波数と異なるとき、上記伝送路に要求信号を片相信号または同相信号として上記伝送路に出力し、
    生成したクロック信号の周波数が上記伝送路の信号周波数に相当する場合には、所定のデータを両相信号または片相信号として上記伝送路に出力し、
    上記片相信号および上記両相信号を同時並列的に上記伝送路に伝送可能である
    データ伝送装置。
  2. 上記第2の送受信部は、
    上記要求信号を片相信号または同相信号として上記伝送路に出力し、
    所定のデータを両相信号として上記伝送路に出力し、
    上記第1の送受信部の上記信号受信部は、
    受信信号の差電圧が閾値より大きい場合には、片相信号を受信し参照クロックの要求信号を受信したと判別して、上記送信データに代えて上記要求信号を選択するように上記選択制御信号を上記出力回路に出力し、
    受信信号の差電圧が閾値以下の場合には、両相信号を受信したと判別して、上記送信データを選択するように上記選択制御信号を上記出力回路に出力する
    請求項1記載のデータ伝送装置。
  3. 上記第1の送受信部の上記信号受信部は、
    同相信号を検出する同相信号検出部を含み、
    上記同相信号検出部で同相信号を検出すると、上記第2の送受信部から伝送されたデータを出力する
    請求項2記載のデータ伝送装置。
  4. 上記第1の送受信部の信号受信部は、
    片相信号を受信したと判別して参照クロックを選択するように上記選択制御信号を生成した場合、上記同相信号検出部で同相信号が検出された場合であっても、上記第2の送受信部から伝送されたデータの出力を停止する
    請求項3記載のデータ伝送装置。
  5. 上記第2の送受信部は、
    上記片相信号のみ伝送する場合には、当該片相信号の振幅を大きくするバッファを含む
    請求項1記載のデータ伝送装置。
  6. 上記第2の送受信部は、
    上記片相信号のみ伝送する場合には、当該片相信号のスルーレートを鈍らせるスルーレート調整部を含む
    請求項1記載のデータ伝送装置。
  7. 上記第2の送受信部は、
    上記参照クロックの要求信号として、自伝送装置内のPLL回路の発振器のクロックまたはその分周クロックを伝送する
    請求項1記載のデータ伝送装置。
  8. 上記第2の送受信部は、
    上記参照クロックの要求信号として、自伝送装置内のPLL回路の発振器とは個別の発振器のクロックまたはその分周クロックを伝送する
    請求項1記載のデータ伝送装置。
  9. 上記第2の送受信部は、
    上記参照クロックの要求信号として、自伝送装置内のシステムクロックまたはその分周クロックを伝送する
    請求項1記載のデータ伝送装置。
  10. 一対の信号線により形成され、当該信号線に直流成分を遮断し、伝送信号に基づく交流信号を通過させるキャパシタが接続された伝送路を介して、送信クロック信号により設定された伝送レートで送信データを伝送し、上記伝送路を伝送されてきた信号を受信する送受信部を有し、
    上記送受信部は、
    選択制御信号に応じて上記送信データまたは参照クロック信号のいずれかを選択して上記伝送路に出力する出力回路と、
    上記伝送路を介して伝送される正相または逆相の片相信号、正相および逆相の両相信号を受信して、受信信号の電圧差に応じて片相信号および両相信号を分離して判別し、判別結果に応じて上記送信データまたは参照クロック信号を選択するように上記選択制御信号を生成して上記出力回路に出力する信号受信部と、を含む
    データ伝送装置。
  11. 上記伝送路を伝送されてくる信号は、片相信号または同相信号の要求信号、または両相信号の所定のデータであり、
    上記信号受信部は、
    受信信号の差電圧が閾値より大きい場合には、片相信号を受信し参照クロックの要求信号を受信したと判別して、上記送信データに代えて上記要求信号を選択するように上記選択制御信号を上記出力回路に出力し、
    受信信号の差電圧が閾値以下の場合には、両相信号を受信したと判別して、上記送信データを選択するように上記選択制御信号を上記出力回路に出力する
    請求項10記載のデータ伝送装置。
  12. 上記信号受信部は、
    同相信号を検出する同相信号検出部を含み、
    上記同相信号検出部で同相信号を検出すると、上記第2の送受信部から伝送されたデータを出力する
    請求項11記載のデータ伝送装置。
  13. 上記信号受信部は、
    片相信号を受信したと判別して参照クロックを選択するように上記選択制御信号を生成した場合、上記同相信号検出部で同相信号が検出された場合であっても、上記第2の送受信部から伝送されたデータの出力を停止する
    請求項12記載のデータ伝送装置。
  14. 一対の信号線により形成され、当該信号線に直流成分を遮断し、伝送信号に基づく交流信号を通過させるキャパシタが接続された伝送路を介して受信した受信信号に基づき受信用クロック信号を再生し、上記伝送路を伝送された送信データを受信する送受信部を有し、
    上記送受信部は、
    上記伝送路を伝送された上記参照クロック信号もしくは送信データに応じて、クロック信号を生成するクロック再生回路を含み、生成しクロック信号の周波数が上記伝送路の信号周波数と異なるとき、上記伝送路に要求信号を片相信号または同相信号として上記伝送路に出力し、
    生成したクロック信号の周波数が上記伝送路の信号周波数に相当する場合には、所定のデータを両相信号または片相信号として上記伝送路に出力し、
    上記片相信号および上記両相信号を同時並列的に上記伝送路に伝送可能である
    データ伝送装置。
  15. 上記送受信部は、
    上記片相信号のみ伝送する場合には、当該片相信号の振幅を大きくするバッファを含む
    請求項14記載のデータ伝送装置。
  16. 上記送受信部は、
    上記片相信号のみ伝送する場合には、当該片相信号のスルーレートを鈍らせるスルーレート調整部を含む
    請求項14に記載のデータ伝送装置。
  17. 一対の信号線により形成され、当該信号線に直流成分を遮断し、伝送信号に基づく交流信号を通過させるキャパシタが接続された伝送路を介して、送信クロック信号により設定された伝送レートで送信データを伝送する第1の送受信ステップと、
    上記伝送路を介して受信した受信信号に基づき受信用クロック信号を再生し、上記第1の送受信部から伝送された送信データを受信する第2の送受信ステップと、を有し、
    上記第1の送受信ステップは、
    選択制御信号に応じて上記送信データまたは参照クロック信号のいずれかを選択して上記伝送路に出力する出力ステップと、
    上記第2の送受信ステップにおいて上記伝送路を介して伝送される正相または逆相の片相信号、正相および逆相の両相信号を受信して、受信信号の電圧差に応じて片相信号および両相信号を分離して判別し、判別結果に応じて上記送信データまたは参照クロック信号を選択するように上記選択制御信号を生成する信号受信ステップと、を含み、
    上記第2の送受信ステップは、
    上記伝送路を伝送された上記参照クロック信号もしくは送信データに応じて、クロック信号を生成するクロック再生ステップを含み、生成しクロック信号の周波数が上記伝送路の信号周波数と異なるとき、上記伝送路に要求信号を片相信号または同相信号として上記伝送路に出力し、
    生成したクロック信号の周波数が上記伝送路の信号周波数に相当する場合には、所定のデータを両相信号または片相信号として上記伝送路に出力し、
    上記片相信号および上記両相信号を同時並列的に上記伝送路に伝送可能である
    データ伝送方法。
  18. 一対の信号線により形成され、当該信号線に直流成分を遮断し、伝送信号に基づく交流信号を通過させるキャパシタが接続された伝送路を介して、送信クロック信号により設定された伝送レートで送信データを伝送し、上記伝送路を伝送されてきた信号を受信する送受信ステップを有し、
    上記送受信ステップは、
    選択制御信号に応じて上記送信データまたは参照クロック信号のいずれかを選択して上記伝送路に出力する出力ステップと、
    上記伝送路を介して伝送される正相または逆相の片相信号、正相および逆相の両相信号を受信して、受信信号の電圧差に応じて片相信号および両相信号を分離して判別し、判別結果に応じて上記送信データまたは参照クロック信号を選択するように上記選択制御信号を生成する信号受信ステップと、を含む
    データ伝送方法。
  19. 一対の信号線により形成され、当該信号線に直流成分を遮断し、伝送信号に基づく交流信号を通過させるキャパシタが接続された伝送路を介して受信した受信信号に基づき受信用クロック信号を再生し、上記伝送路を伝送された送信データを受信する送受信ステップを有し、
    上記送受信ステップは、
    上記伝送路を伝送された上記参照クロック信号もしくは送信データに応じて、クロック信号を生成するクロック再生ステップを含み、生成しクロック信号の周波数が上記伝送路の信号周波数と異なるとき、上記伝送路に要求信号を片相信号または同相信号として上記伝送路に出力し、
    生成したクロック信号の周波数が上記伝送路の信号周波数に相当する場合には、所定のデータを両相信号または片相信号として上記伝送路に出力し、
    上記片相信号および上記両相信号を同時並列的に上記伝送路に伝送可能である
    データ伝送方法。
JP2012019991A 2012-02-01 2012-02-01 データ伝送装置およびデータ伝送方法 Abandoned JP2013162160A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012019991A JP2013162160A (ja) 2012-02-01 2012-02-01 データ伝送装置およびデータ伝送方法
US13/749,414 US9160394B2 (en) 2012-02-01 2013-01-24 Data reproduction circuit and data transmission device
CN201310042063.9A CN103353780B (zh) 2012-02-01 2013-02-01 数据传输设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012019991A JP2013162160A (ja) 2012-02-01 2012-02-01 データ伝送装置およびデータ伝送方法

Publications (1)

Publication Number Publication Date
JP2013162160A true JP2013162160A (ja) 2013-08-19

Family

ID=49174108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012019991A Abandoned JP2013162160A (ja) 2012-02-01 2012-02-01 データ伝送装置およびデータ伝送方法

Country Status (1)

Country Link
JP (1) JP2013162160A (ja)

Similar Documents

Publication Publication Date Title
US8582708B2 (en) Clock and data recovery circuit
US7532697B1 (en) Methods and apparatus for clock and data recovery using a single source
US10291241B2 (en) Referenceless clock and data recovery circuits
US9791887B2 (en) Synchronization of a data signal
TWI392319B (zh) 通信系統,接收裝置及接收方法
US8149980B2 (en) System and method for implementing a phase detector to support a data transmission procedure
US20120008701A1 (en) Phase interpolator based transmission clock control
JP2003524914A (ja) クロック信号ラインを介してデータ信号を送受信するためのシステム及び方法
JP3596196B2 (ja) データ伝送装置
US10498527B2 (en) Communication system and transmission device
US9160394B2 (en) Data reproduction circuit and data transmission device
JP2013162159A (ja) データ再生回路およびデータ伝送装置
JP7186708B2 (ja) データ受信装置
JP3731313B2 (ja) クロック再生回路およびデータ伝送装置
US7664215B2 (en) Signal alignment based on data signal
JP5704988B2 (ja) 通信装置
EP1547296B1 (en) System and method for transferring data among transceivers substantially void of data dependent jitter
JP2013162160A (ja) データ伝送装置およびデータ伝送方法
JP2011155562A (ja) Cdr回路
US20040057547A1 (en) Fractional frequency clock signal synthesizer and method of operation thereof
KR101082386B1 (ko) 임베디드 클록 및 데이터 복원 회로 및 그 방법
JP2001156759A (ja) シリアル送受信回路
Receiver Receiver PMA Datapath
Device Programmable Equalizer
Datasheet Receiver PMA Datapath

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141215

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20150402