JP2013162004A - 電子デバイスの製造方法、電気機器の製造方法、電子デバイス、電子機器 - Google Patents

電子デバイスの製造方法、電気機器の製造方法、電子デバイス、電子機器 Download PDF

Info

Publication number
JP2013162004A
JP2013162004A JP2012023816A JP2012023816A JP2013162004A JP 2013162004 A JP2013162004 A JP 2013162004A JP 2012023816 A JP2012023816 A JP 2012023816A JP 2012023816 A JP2012023816 A JP 2012023816A JP 2013162004 A JP2013162004 A JP 2013162004A
Authority
JP
Japan
Prior art keywords
lead terminal
substrate
cap
electronic device
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012023816A
Other languages
English (en)
Inventor
Hideyuki Sugano
英幸 菅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2012023816A priority Critical patent/JP2013162004A/ja
Publication of JP2013162004A publication Critical patent/JP2013162004A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

【課題】製造工程を簡略化してリード端子を基板に接続可能な電子デバイスの製造方法、電子デバイスを包含する電子機器の製造方法、電子デバイス、電子機器を提供する。
【解決手段】電子部品(圧電振動片30)が搭載されている基板12に、リード端子44と一体的に形成されたキャップ42を接合し、リード端子44を基板12に接続するとともにリード端子44と電子部品とを基板12に配置されている接続電極26を介して電気的に接続し、リード端子44をキャップ42から切断する。
【選択図】図1

Description

本発明は、電子デバイスの製造方法、電子機器の製造方法、電子デバイス、電子機器に関するものであり、特に製造工程を簡略化する技術に関する。
図30に示すように、特許文献1には、電子デバイスの一つとして、凹部104を有するパッケージ102と、凹部104に収容された圧電振動片106と、凹部104の開口部を封止するリッド108と、を有する圧電デバイス100が開示されている。
パッケージ102の下面には、圧電振動片106と電気的に接続する集積回路110が設けられている。さらに、パッケージ102の下面には、半田ボール112が複数設けられ、圧電振動片106及び集積回路110が半田ボール112に電気的に接続されている。よって、圧電デバイス100では、半田ボール112(金属球)が、実装先の実装基板に接合される外部電極となるとともに圧電デバイス100を支持する部分となる。
しかし、上記構成において、半田ボール112は複数回加熱されると劣化するため、圧電デバイス100の実装後のリワークが困難になるという問題がある。また上記圧電デバイス100を移動体に取り付けた場合は、移動体からの衝撃が圧電デバイス100に伝達されてしまい、圧電振動片106にダメージを与えるという問題があった。
これらの問題を解決するため、図31に示すように、特許文献2には、特許文献1と共通した構成を有する圧電デバイス200が開示されている。圧電デバイス200において、パッケージ102の側面には、圧電振動片106と電気的に接続された側面電極210が設けられている。圧電デバイス200は、リッド108が図示しない実装先の実装基板に対面配置されて実装されている。側面電極210には、実装基板に接続するリード端子212が接続されている。リード端子212は、側面電極210から実装基板に向かって延出するとともに、先端がリッド108側を向くように湾曲したJ型のリード端子212となっており、同様の構成は特許文献3にも開示されている。すなわち、特許文献2、3では、リード端子212が、圧電デバイス200を支持するとともに、圧電デバイス200と、実装基板側とを電気的に接続する役割を有している。
上記構成とすることにより、リワーク時のダメージを回避するとともに、リード端子212が湾曲しているため、実装先の実装基板からの衝撃をリード端子212が吸収するので、圧電振動片106に対する衝撃を緩和して圧電デバイス200全体の耐衝撃性を高めることができる。
特開2003−318653号公報 特開2006−311380号公報 特開2000−12997号公報
しかし、特許文献2、特許文献3の構成では、圧電デバイスのパッケージ構造を形成したのち、圧電デバイスが必要とする外部電極の数だけリード端子を接続する必要がある。このため、製造工程が煩雑となりコストがかかるといった問題があった。
そこで、本発明は、上記問題点に着目し、製造工程を簡略化してリード端子を基板(パッケージ)に接続可能な電子デバイスの製造方法、電子デバイスを包含する電子機器の製造方法、電子デバイス、電子機器を提供することを目的とする。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の適用例として実現することが可能である。
[適用例1]電子部品が搭載されている基板に、リード端子と一体的に形成されたキャップを接合し、前記リード端子を前記基板に接続するとともに前記リード端子と前記電子部品とを前記基板に配置されている接続電極を介して電気的に接続し、前記リード端子を前記キャップから切断することを特徴とする電子デバイスの製造方法。
上記方法により、リード端子の接続工程をキャップの接合工程に付随して行なうことができる。またリード端子は、キャップに複数接続することができる。したがって、キャップの接合工程に付随して複数のリード端子を同時に基板に接続することができるので、製造工程を煩雑化させることなくリード端子を基板に接続した電子デバイスを製造することができる。
[適用例2]前記基板に貫通孔を形成し、前記接続電極を前記貫通孔の壁面に配置し、前記リード端子を前記貫通孔に挿通して前記壁面で前記リード端子を前記接続電極に接合することを特徴とする適用例1に記載の電子デバイスの製造方法。
上記方法より、リード端子と電子部品とを電気的に接続する工程をリード端子の接合工程に付随して行うことができ、製造工程を簡略化することができる。またリード端子を貫通孔の壁面に接合することになるので、リード端子の接合強度を高めてリード端子の基板の支持強度を高めることができる。
[適用例3]前記基板の縁辺に切欠きを形成し、前記接続電極を前記切欠きの壁面に配置し、前記壁面で前記リード端子を前記接続電極に接合することを特徴とする適用例1に記載の電子デバイスの製造方法。
上記方法により、リード端子を接続する工程を容易に行うことができる。
[適用例4]前記リード端子の切断部分の幅を前記リード端子の他の部分の幅より細く形成することを特徴とする適用例1乃至3のいずれか1例に記載の電子デバイスの製造方法。
上記方法により、リード端子の切断を容易に行うことができる。
[適用例5]適用例1乃至4のいずれか1例に記載の電子デバイスの製造方法により製造された前記電子デバイスを搭載することを特徴とする電子機器の製造方法。
適用例1と同様の理由により、製造工程を煩雑化させることなくリード端子を基板に接続した電子機器を製造することができる。
[適用例6]電子部品を搭載する基板と、前記基板に配置され前記電子部品と電気的に接続された接続電極と、前記基板に接合されたキャップと、前記基板に接合されるとともに、前記接続電極に接合することにより前記電子部品に電気的に接続されたリード端子と、を備え、前記キャップの前記リード端子に対向する位置からは凸片が延出し、前記凸片の前記リード端子に対向する側面と、前記側面に対向する前記リード端子の側面と、がそれぞれ切断面となっていることを特徴とする電子デバイス。
上記構成において、リード端子は、キャップと一体に形成され、キャップ及びリード端子を基板に接合したのち、リード端子とキャップとの間が切断される。よって、凸部の切断面は、キャップの接合面の外部となるので、切断の際に接合面に対するダメージを低減し、キャップによる気密封止が破壊されるおそれを低減することができる。
また、適用例1と同様の理由により、キャップの接合工程に付随して複数のリード端子を同時に基板に接続することができるので、製造工程を煩雑化させることなくリード端子を基板に接続可能な電子デバイスとなる。
[適用例7]前記リード端子は、前記基板に複数接合され、前記リード端子のうちの一部が、前記キャップと一体に形成されていることを特徴とする適用例6に記載の電子デバイス。
上記構成により、キャップの接地をキャップに接続したリード端子を介して容易に行うことができる。
[適用例8]前記リード端子の前記貫通孔から露出した部分は、折り曲げられている、または前記リード端子の先端が前記基板側に向くように湾曲していることを特徴とする適用例6または7に記載の電子デバイス。
上記構成により、電子デバイスの実装強度を高めるとともに電子デバイスの耐衝撃性を高めることができる。
[適用例9]適用例6乃至8のいずれか1例に記載の電子デバイスを搭載したことを特徴とする電子機器。
適用例1、適用例6と同様の理由により、製造工程を煩雑化させることなくリード端子を基板に接続可能とし、キャップによる気密封止が破壊されるおそれを低減した電子機器となる。
第1実施形態の圧電デバイスの断面図である。 第1実施形態の圧電デバイスの平面図である。 第1実施形態の圧電デバイスの左側面図である。 第1実施形態の圧電デバイスの底面図である。 第1実施形態の圧電デバイスを構成する基板の平面図である。 第1実施形態の圧電デバイスを構成する基板と基板に搭載された圧電振動片の平面図である。 第1実施形態の圧電デバイスの製造工程(貫通孔等の形成工程)を示す。 図7のA−A線断面図である。 第1実施形態の圧電デバイスの製造工程(電極等の形成工程)を示す。 図9のA−A線断面図である。 第1実施形態の圧電デバイスの製造工程(圧電振動片の実装工程)を示す。 図11のA−A線断面図である。 第1実施形態の圧電デバイスの製造工程(キャップの及びリード端子の接合工程)を示す。 図13のA−A線断面図である。 第1実施形態の圧電デバイスの製造工程(リード端子の切断工程)を示す。 図15のA−A線断面図である。 第1実施形態の圧電デバイスの製造工程(基板を個片化する工程)を示す。 第2実施形態の圧電デバイスの製造工程(貫通孔等の形成工程)を示す。 第2実施形態の圧電デバイスの製造工程(リード端子の切断工程)を示す。 第2実施形態の圧電デバイスの製造工程(個片化後)を示す。 図20のA−A線断面図である。 第3実施形態の圧電デバイスの断面図である。 第3実施形態の圧電デバイスの平面図である。 第3実施形態の圧電デバイスの底面図(電子部品を省略)である。 第3実施形態の圧電デバイスの底面図である。 本実施形態の圧電デバイスの実装形態(その1)を示す図である。 本実施形態の圧電デバイスの実装形態(その2)を示す図である。 本実施形態の圧電デバイスの実装形態(その3)を示す図である。 本実施形態の圧電デバイスを搭載した電子機器(携帯端末)の模式図である。 特許文献1に記載の圧電デバイスの模式図である。 特許文献2に記載の圧電デバイスの模式図である。
以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
図1に、第1実施形態の圧電デバイスの断面図を示し、図2に、第1実施形態の圧電デバイスの平面図を示し、図3に、第1実施形態の圧電デバイスの左側面図を示し、図4に、第1実施形態の圧電デバイスの底面図を示す。また、図5に、第1実施形態の圧電デバイスを構成する基板の平面図を示し、図6に、第1実施形態の圧電デバイスを構成する基板と、基板に搭載された圧電振動片の平面図を示す。なお、図1は、図2、図4、図5、図6のA−A線断面図に相当する。また、図において、X軸、Y軸、Z軸は互いに直交するものとする。
図1等に示すように、本実施形態の圧電デバイス10(電子デバイス)は、基板12と、基板12の搭載面14に搭載される圧電振動片30(電子部品)と、搭載面14に接合され圧電振動片30を収容するキャップ42と、基板12の側面に接続されたリード端子44(44A,44B,44C,44D)を有する。また、圧電デバイス10は、基板12の搭載面14の反対側の実装面16に配置されるとともに圧電振動片30と電気的に接続され、リード端子44A,44Bに接続する接続電極26A,26Bを有する。
本実施形態の圧電デバイス10は、その製造工程において特徴を有している。すなわち、リード端子44A,44Bと一体的に形成されたキャップ42を基板12に接合するとともにリード端子44A,44Bを基板12に接続する。そして、リード端子44Aを基板12に接合するとともに、リード端子44Aを接続電極26Aに接合させて圧電振動片30に電気的に接続する。また、リード端子44Bを基板12に接合するとともに、リード端子44Bを接続電極26Bに接合させて圧電振動片30に電気的に接続する。最後に、リード端子44A,44Bをキャップ42から切断するものである。以下、本実施形態について詳細に説明する。
圧電振動片30は、水晶等の圧電材料により形成されている。本実施形態の圧電振動片30は、例えば水晶のATカット基板を用いた厚みすべり振動片としている。圧電振動片30は、厚みすべり振動をする振動部32と、基板12に接合されるマウント部34と、を有する。振動部32の両面には励振電極36A,36Bが配置されている。圧電振動片30は、所謂メサ構造を有し、振動部32が圧電振動片30の他の部分より厚みが厚くなっている。これにより、厚みすべり振動を振動部32に閉じ込め、励振効率を高めることができる。
図1、図6に示すように、励振電極36Aからは引出電極38Aが引き出され、励振電極36Bからは引出電極38Bが引き出されている。引出電極38Aは、マウント部34の基板12側の面(−Z軸側の面)にまで引き出されている。引出電極38Bは、マウント部34の上面(+Z軸側の面)及び側面(−X軸側の面)を経由してマウント部34の基板12側の面に引き出されている。
この引出電極38A,38Bに導電性接着剤40を塗布する態様でマウント部34を基板12に接合する。これにより圧電振動片30は、基板12に片持ち支持状態で支持されるとともに、基板12側と電気的に接続される。なお、圧電振動片30としては、これ以外に音叉型振動片、双音叉型振動片、SAW共振片、ジャイロ振動片を適用できる。
基板12は、セラミック等の絶縁材料により形成され、図1に示すように、圧電振動片30が搭載される搭載面14と、その反対面の実装面16と、を有する。また基板12は、図2等に示すように、平面視で矩形に形成されているが、短辺(長辺でもよい)には切欠き18(18A,18B,18C,18D)が形成されている。
図5等に示すように、搭載面14の引出電極38A,38Bに対向する位置には、マウント電極22A,22Bが配置されている。そして搭載面14の後述のキャップ42と接合する位置には、枠形状のメタライズ24が配置されている。
メタライズ24の+X軸側の縁辺からは、メタライズ24Aが延出し、メタライズ24Aは、搭載面14を経由して切欠き18Cの+X軸側に向いた壁面に延出している。メタライズ24Aは、後述のリード端子44Cが搭載面14及び切欠き18Cに接合する位置に倣って配置されている。
メタライズ24の−X軸側の縁辺からは、メタライズ24Bが延出し、メタライズ24Bは、搭載面14を経由して切欠き18Dの−X軸側に向いた壁面に延出している。メタライズ24Bは、後述のリード端子44Dが搭載面14及び切欠き18Dに接合する位置に倣って配置されている。
図4等に示すように、実装面16のマウント電極22A(図5)に対向する位置には接続電極26Aが配置され、接続電極26Aは、切欠き18Aの+X軸側に向いた壁面に延出している。同様に、実装面16のマウント電極22B(図5)に対向する位置には接続電極26Bが配置され、接続電極26Bは、切欠き18Bの−X軸側に向いた壁面に延出している。なお、基板12のマウント電極22A,22B及び接続電極26A,26Bが互いに対向する位置には、基板12を厚み方向に貫通する貫通孔20が形成され、この貫通孔20が貫通電極28により埋められている。よって、マウント電極22Aと接続電極26Aとは貫通電極28により電気的に接続され、マウント電極22Bと接続電極26Bとは貫通電極28により電気的に接続されている。
図1、図2等に示すように、キャップ42は、金属により形成されるとともに圧電振動片30を収容する収容空間42a(図1)を有し、搭載面14にメタライズ24を介して接合されている。キャップ42は、金属板のプレス成型により形成することができる。キャップ42は、基板12と接合する下面(接合面)が矩形のリング形状なっており、これに倣ってメタライズ24も矩形のリング形状となっている。本実施形態では、キャップ42の下面がメタライズ24と接合することにより、圧電振動片30を気密封止することができ、真空環境下でキャップ42を接合することにより、圧電振動片30を真空封止することができる。
図2等に示すように、キャップ42の基板12(メタライズ24)との接合部分の周囲を形成する縁辺のうちの+X軸側の縁辺からはリード端子44Cが延出し、−X軸側の縁辺からはリード端子44Dが延出している。リード端子44Cは、キャップ42からメタライズ24Aの延出方向に倣って延出するとともに、搭載面14及び切欠き18Cにおいてメタライズ24Aと接合し、切欠き18Cを経由して−Z軸方向に延びている(図1)。リード端子44Dは、キャップ42からメタライズ24Bの延出方向に倣って延出するとともに、搭載面14及び切欠き18Dにおいてメタライズ24Bと接合し、切欠き18Dを経由して−Z軸方向に延びている(図3)。
また、図2等に示すように、切欠き18Aにおいて、接続電極26Aと接合するリード端子44Aが配置され、リード端子44Aは、搭載面14、切欠き18Aを経由して−Z軸方向に延びている(図1参照)。切欠き18Bにおいて、接続電極26Bと接合するリード端子44Bが配置され、図1、図3に示すように、リード端子44Bは、搭載面14、切欠き18Bを経由して−Z軸方向に延びている。
図2に示すように、リード端子44Aに搭載面14に配置されている部分の−X軸側の縁辺からは凸片46bが延出している。一方、キャップ42の基板12(メタライズ24)との接合部分の周囲を形成する縁辺のうちの+X軸側の縁辺であって、リード端子44Aから延出した凸片46bに対向する位置からは凸片46aが延出している。同様に、リード端子44Bの搭載面14に配置されている部分の+X軸側の縁辺からは凸片46bが延出している。一方、キャップ42の前述の縁辺のうちの−X軸側の縁辺であって、リード端子44Bから延出した凸片46bに対向する位置からは凸片46aが延出している。
凸片46a、凸片46bは、後述のようにリード端子44A,44Bの切断部分46(図13)の残渣である。即ち、リード端子44A,44Bは、もともとキャップ42と一体に形成された部材であるが、後述のようにキャップ42から切断されたものである。
したがって、図2(図16)に示すように、キャップ42の+X軸側の縁辺から延出した凸片46aと、リード端子44Aから延出した凸片46bと、の互いに対向する側面同士が切断面46cとなっている。同様に、キャップ42の−X軸側の縁辺から延出した凸片46aと、リード端子44Bから延出した凸片46bと、の互いに対向する側面同士が切断面46cとなっている。
図2の拡大図に示すように、切断面46cは、切断部分46(図13)の切断方法により、リード端子44A,44Bの切断面46c以外の側面よりも、その表面が粗くなる場合がある。同様に、切断面46cは、キャップ12の前述の縁辺の側面であって切断面46c以外の側面よりも、その表面が粗くなる場合がある。
上記構成において、励振電極36Aは、引出電極38A、導電性接着剤40、マウント電極22A、貫通電極28、接続電極26Aを介してリード端子44Aに電気的に接続される。同様に、励振電極36Bは、引出電極38B、導電性接着剤40、マウント電極22B、貫通電極28、接続電極26Bを介してリード端子44Bに電気的に接続される。よってリード端子44A,44Bに交流電圧を印加することにより、圧電振動片30は、所定の共振周波数で厚みすべり振動をする。また、キャップ42は、リード端子44C,44Dに電気的に接続されているため、リード端子44C,44Dを接地することにより、キャップ42が接地され、圧電振動片30を静電遮蔽することができる。
次に、第1実施形態の圧電デバイス10の製造工程について説明する。図7乃至18に、第1実施形態の圧電デバイスの製造工程を示す。
図7、図8に示すように、基板12の材料となる母基板48を用意し、母基板48においてアレイ状に複数配列した基板領域50を設定し、基板領域50を分割する境界となる位置に溝52を形成する。そして基板領域50の境界となる位置に、切欠き18A,18Dを形成するための貫通孔54Aを形成し、切欠き18B,18Cを形成するための貫通孔54Bを形成する。また、基板領域50内の貫通電極28を形成する位置に貫通孔20を形成する。
基板12をセラミックで形成する場合は、焼結後の母基板48に上述の溝52、貫通孔20、貫通孔54A,54Bを形成してもよいし、焼結前の母基板48に型を用いて溝52、貫通孔20、貫通孔54A,54Bを形成したのち母基板48を焼結させてもよい。
図9、図10に示すように、スパッタやメッキにより、マウント電極22A、22B、貫通電極28、接続電極26A,26B、メタライズ24、メタライズ24A、メタライズ24Bを母基板48上に形成する。このとき、メタライズ24Aは、貫通孔54Bの−X軸側の壁面にまで延出させ、メタライズ24Bは、貫通孔54Aの+X軸側の壁面まで延出させる。また、接続電極26Aは、貫通孔54Aの−X軸側の壁面にまで延出させ、接続電極26Bは、貫通孔54Bの+X軸側の壁面まで延出させる。
図11、図12に示すように、圧電振動片30を搭載面14に搭載するとともに、リード端子44とキャップ42との一体成型物を形成する。この一体成型物は、前述のように金属板をプレス成型することにより得られる。またリード端子44A,44Bのキャップ42と接続する部分は、リード端子44A,44Bの他の部分より幅を狭く形成し、これを切断部分46(図12、図13)とする。
図13、図14に示すように、リード端子44A,44Dを貫通孔54Aに挿通し、リード端子44B,44Cを貫通孔54Bに挿通し、キャップ42の下面(接合面)全体をメタライズ24に接合する。少なくとも、この接合工程を真空環境下で行うことにより、圧電振動片30が真空封止される。また、リード端子44Aを貫通孔54Aにおいて接続電極26Aに接合し、リード端子44Bを貫通孔54Bにおいて接続電極26Bに接合する。搭載面14及び貫通孔54Bにおいてリード端子44Cをメタライズ24Aに接合し、搭載面14及び貫通孔54Aにおいてリード端子44Dをメタライズ24Bに接合する。
図15、図16に示すように、リード端子44A、44Bの切断部分46をレーザ照射等により切断する。これによりリード端子44A,44Bは、それぞれキャップ42から絶縁した上で、それぞれ接続電極26A,26Bに電気的に接続した状態となる。このとき、キャップ42には、切断部分46の残渣として凸片46aが残り、リード端子44A,44Bには、切断部分46の残渣として凸片46bが残ることになる。
母基板48を溝52に沿って分割することにより、図17に示すように、基板12が個片化され、これにより圧電デバイス10が個片化される。この個片化により、貫通孔54Aが2つに分割されて、基板12の短辺には切欠き18A,18Dが形成され、貫通孔54Bが2つに分割されて、基板12の短辺には切欠き18B,18Cが形成される(図2参照)。
上記製造工程によれば、リード端子44は、キャップ42と一体に形成され、キャップ42及びリード端子44を基板12に接合したのち、リード端子44とキャップ42との間が切断される。よって、凸部46aの切断面46cは、キャップ42の接合面の外部となるので、切断の際に接合面に対するダメージを低減し、キャップ42による気密封止が破壊されるおそれを低減することができる。
また、上記製造工程により、リード端子44の接続(接合)工程をキャップ42の接合工程に付随して行なうことができる。またリード端子44は、キャップ42に複数接続することができる。したがって、キャップ42の接合工程に付随して複数のリード端子44を同時に基板12に接続することができるので、製造工程を煩雑化させることなくリード端子44を基板12に接続した圧電デバイス10を製造することができる。
本実施形態では、母基板48に圧電デバイス10を複数製造したのちに、圧電デバイス10を個片化している。これにより、製造工程を煩雑化させることなくリード端子44を基板12に接続した圧電デバイス10を複数製造することができる。
本実施形態では、接続電極26Aを貫通孔54Aの壁面まで延出させ、接続電極26Bを貫通孔54Bの壁面まで延出させている。また、貫通孔54Aにおいて接続電極26Aとリード端子44Aを接合し、貫通孔54Bにおいて接続電極26Bとリード端子44Bを接合している。これにより、リード端子44Aと接続電極26Aとを電気的に接続する工程及びリード端子44Bと接続電極26Bとを電気的に接続する工程を、キャップ42の接合工程に付随して行うことができ、製造工程を簡略化することができる。またリード端子44を切欠き18の壁面(貫通孔54A、54Bの壁面)に接合することになるので、リード端子44の接合強度を高めてリード端子44の基板12の支持強度を高めることができる。
また電子部品を搭載面14のキャップ42の外側となる位置に配置する場合は、接続電極26A,26Bを搭載面14に配置し、接続電極26A、26Bとリード端子44A,44Bが搭載面14で接合できるようにすればよい。この場合でも、リード端子44A,44Bは切欠き18A,18Bの壁面に接合できるようにすることが望ましい。
本実施形態では、リード端子44A,44Bの切断部分46の幅をリード端子44A,44Bの他の部分の幅より細く形成している。これにより、リード端子44A,44Bの切断を容易に行うことができる。リード端子44は、圧電デバイス10が必要とする電極の個数に合わせてキャップ42と一体で形成され、リード端子44の本数に応じて切欠き18が基板12の縁辺に形成される。さらに、キャップ42及びリード端子44の一体成型物を形成する際に、リード端子44の基板12における接合位置に対応してリード端子44とキャップ42との接続位置を任意に設計でき、リード端子44の接合位置に応じて切欠き18(または後述の貫通孔56)の形成位置を設計すればよい。したがって、本実施形態の製造工程においては、キャップ42の位置決めを行なうことによりリード端子44の位置決めを行なうことができる。
本実施形態の製造工程では、基板12の個片化を最後に行なっている。しかし、基板12を個片化したのちに圧電振動片30、キャップ42、リード端子44の取り付けを行なってもよい。またリード端子44A,44Bは、キャップ42を搭載面14に接合したのちにキャップ42から切断されるが、初めからリード端子44を全てキャップ42から切断した状態で、リード端子44を切欠き18に配置されたメタライズ24A,24Bや接続電極26A,26Bに接続してもよい。このとき、リード端子44は、切欠き18の奥まった部分の壁面に接合するため、リード端子44の取り付け位置が定まり、リード端子44の取り付け状態のバラつきを抑制することができる。
なお、貫通孔54A,54Bは、矩形に形成されているが、円形、楕円形でもよい。また、リード端子44の−Z軸方向を向く部分に十分な剛性がある場合は、リード端子44を切欠き18の壁面に接合する必要はない。このとき、接続電極26A,26Bは、それぞれ切欠き18の壁面(基板の端面)まで延出させる必要はなく、接続電極26Aとリード端子44A、接続電極26Bとリード端子44Bをそれぞれワイヤーボンディングで接続してもよい。
図18乃至図21に第2実施形態の圧電デバイスの製造工程を示す。第2実施形態の圧電デバイス10Aの基本構成及び製造工程は、第1実施形態と類似するが、基板12の短辺(長辺でもよい)に、切欠き18の代わりに貫通孔56が配置されている。
第2実施形態の圧電デバイス10Aの製造工程は、まず図18に示すように、第1実施形態と同様に母基板48に溝52及び貫通孔56を形成する。ここで、貫通孔56は、基板領域50の境界ではなく、各基板領域50内に形成する。
第1実施形態同様に、電極等を母基板48(貫通孔56の壁面)上に形成する。そして、圧電振動片30を搭載面14に搭載するとともに、リード端子44とキャップ42との一体成型物を形成する。
第1実施形態と同様に、リード端子44を貫通孔56に挿通し、キャップ42をメタライズ24に接合する。また、リード端子44を接続電極26A,26Bやメタライズ24A,24Bに接合する。そして、図19に示すように、リード端子44A,44Bの切断部分46をレーザ照射等により切断する。
最後に、溝52に沿って母基板48を分割することにより、図20、図21に示すように、圧電デバイス10Aが個片化される。
図22に、第3実施形態の圧電デバイスの断面図を示し、図23に、第3実施形態の圧電デバイスの平面図を示す。また、図24に、第3実施形態の圧電デバイスの底面図(電子部品を省略)を示し、図25に、第3実施形態の圧電デバイスの底面図を示す。なお、図22は、図23、図24、図25のA−A線断面図に相当する。
第3実施形態の圧電デバイス10Bの基本構成及び製造工程は、第1実施形態及び第2実施形態と類似するが、基板12の実装面16に電子部品である半導体集積回路素子58(IC)が設けられている。
半導体集積回路素子58は、圧電振動片30を発振させる発振回路、発振回路の温度補償を行なう温度補償回路、温度を測定する温度センサー(サーミスタなど)、発振回路の発振信号を出力する周波数を調整するAFC(Auto Frequency Control)回路等のいずれか1つを形成したもの、またこれらの回路等が一体で形成されたものである。
図22、図25に示すように、半導体集積回路素子58の能動面58aには、電源入力端子60(Vcc)、グランド端子62(GND)、圧電振動片30に電気的に接続する接続端子64、66(X1、X2)を有する。また半導体集積回路素子58には、発振回路からの発振信号を出力する出力端子68(O/P)と、AFC回路に接続するAFC入力端子70(AFC)等を有する。そして、本実施形態では、能動面58aが実装面16に向けられている。
図24、図25に示すように、実装面16には接続電極72(72A,72B,72C,72D,72E,72F)が配置されている。接続電極72A,72Bは、接続端子64,66(X1、X2)に対向する位置にそれぞれ設けられ、貫通電極28(図24)を介して、マウント電極22A,22B(図1)にそれぞれ接続されている。
接続電極72Cは、電源入力端子60(Vcc)に対向する位置に設けられるとともに−X軸方向に延出して切欠き18Dの−X軸側に向いた壁面まで延出し、切欠き18Dにおいてリード端子44Dと接続している。これにより、電源入力端子60(Vcc)に電気的に接続するリード端子44Dは、図23に示すように、リード端子44A,44Bと同様に切断部分46(凸片46b)を有し、キャップ42から切断されている。
接続電極72Dは、グランド端子62(GND)に対向する位置に設けられるとともに+X軸方向に延出して切欠き18Cの+X軸側に向いた壁面まで延出し、切欠き18Cにおいてリード端子44Cと接続している。なおリード端子44Cは、メタライズ24A及び接続電極72Dに接続する。よって図22に示すように、メタライズ24及び接続電極72Dは、一体的に形成してもよい。
接続電極72Eは、出力端子68(O/P)に対向する位置に設けられるとともに+X軸方向に延出して切欠き18Aの+X軸側に向いた壁面まで延出し、切欠き18Aにおいてリード端子44Aと接続している。
接続電極72Fは、AFC入力端子70(AFC)に対向する位置に設けられるとともに−X軸方向に延出して切欠き18Bの−X軸側に向いた壁面まで延出し、切欠き18Bにおいてリード端子44Bと接続している。
そして、半導体集積回路素子58の各端子と、接続電極72とを、Au(金)等で形成されたバンプ74により接合(フェイスダウンボンディング)することにより、半導体集積回路素子58を基板12の実装面16に接続している。
上記構成により、自ら所定の共振周波数で発振可能な圧電デバイス10B(温度補償型圧電発振器)を構築することができる。なお、半導体集積回路素子58の各端子と、接続電極72との接続は、ワイヤーボンディングにより行ってもよい。
図26乃至図28に、本実施形態の圧電デバイスの実装形態を示す。本実施形態の圧電デバイス10,10A,10B(図では圧電デバイス10B)は、リード端子44を実装先の実装基板76に機械的・電気的に接続するものである。
図26では、実装基板76にリード端子44を挿入させる凹部80を形成し、この凹部80の壁面に実装電極78を配置している。そしてリード端子44を凹部80に挿入してリード端子44と実装電極78とを電気的に接続した上で、導電性接着剤82でリード端子44と実装電極78を接合している。
図27では、リード端子44の先端を直角に折り曲げ、リード端子44の水平部分44aを、実装基板76の実装電極78上に配置するとともに、水平部分44aと実装電極78とを導電性接着剤82で接合している。
図28では、リード端子44の先端が基板12側に向くように湾曲させ、リード端子44の湾曲部分44bを、実装基板76の実装電極78上に配置するとともに、湾曲部分44bと実装電極78とを導電性接着剤82で接合している。
いずれの実装方法であっても、リード端子44の実装基板76に対して垂直に延びた部分が屈曲するので、実装基板76からの衝撃をリード端子44が吸収し、圧電デバイス10等の耐衝撃性を高めることができる。特に、図28に示すリード端子44では、リード端子44の湾曲部分44bも変形するので、図26、図27に示すリード端子44よりも衝撃の吸収効率が高く、圧電デバイス10等の耐衝撃性をさらに高めることができる。
また、導電性接着剤82を溶かして実装し直す、所謂リワーク工程を行なっても、リード端子44が溶けることはないため、リワーク工程を容易に行うことができる。また基板12側に伝わる熱が抑制されるため、リード端子44と基板12側との接合の劣化を抑制することができる。
なお、電子部品として半導体集積回路素子58を例にあげて説明したが、この他にサーミスタなどの温度センサーや、発振回路または温度補償回路のいずれか1つを構成している電子部品などであっても構わない。
図29に、本実施形態の圧電デバイスを搭載した電子機器(携帯端末)の模式図を示す。図29において、携帯端末84(PHSを含む)は、複数の操作ボタン86、受話口88及び送話口90を備え、操作ボタン86と受話口88との間には表示部92が配置されている。最近では、このような携帯端末84においてもGPS機能を備えている。そこで、携帯端末84には、GPS回路に付随して本実施形態の圧電デバイス10等が内蔵されている。
なお、本実施形態の圧電デバイス10等を備える電子機器は、上述の携帯端末84のほかに、スマートフォン、デジタルスチルカメラ、パーソナルコンピュータ、ラップトップ型パーソナルコンピュータ、テレビ、ビデオカメラ、ビデオテープレコーダ、カーナビゲーション装置、ページャ、インクジェット式吐出装置、電子手帳、電卓、電子ゲーム機器、ワードプロセッサ、ワークステーション、テレビ電話、防犯用テレビモニタ、電子双眼鏡、POS端末、医療機器(例えば、電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡)、魚群探知機、各種測定機器、計器類(例えば、車両、航空機、船舶の計器類)、フライトシミュレータ等に適用することができる。
10………圧電デバイス、12………基板、14………搭載面、16………実装面、18,18A,18B,18C,18D………切欠き、20………貫通孔、22A,22B………マウント電極、24,24A,24B………メタライズ、26A,26B………接続電極、28………貫通電極、30………圧電振動片、32………振動部、34………マウント部、36A,36B………励振電極、38A,38B………引出電極、40………導電性接着剤、42………キャップ、42a………収容空間、44,44A,44B,44C,44D………リード端子、46………切断部分、46a………凸片、48………母基板、50………基板領域、52………溝、54A、54B………貫通孔、56………貫通孔、58………半導体集積回路素子、60………電源入力端子、62………グランド端子、64………接続端子、66………接続端子、68………出力端子、70………AFC入力端子、72,72A,72B,72C,72D,72E,72F………接続電極、74………バンプ、76………実装基板、78………実装電極、80………凹部、82………導電性接着剤、84………携帯端末、86………操作ボタン、88………受話口、90………送話口、92………表示部、100………圧電デバイス、102………パッケージ、104………凹部、106………圧電振動片、108………リッド、110………集積回路、112………半田ボール、200………圧電デバイス、210………側面電極、212………リード端子。

Claims (9)

  1. 電子部品が搭載されている基板に、リード端子と一体的に形成されたキャップを接合し、前記リード端子を前記基板に接続するとともに前記リード端子と前記電子部品とを前記基板に配置されている接続電極を介して電気的に接続し、
    前記リード端子を前記キャップから切断することを特徴とする電子デバイスの製造方法。
  2. 前記基板に貫通孔を形成し、
    前記接続電極を前記貫通孔の壁面に配置し、
    前記リード端子を前記貫通孔に挿通して前記壁面で前記リード端子を前記接続電極に接合することを特徴とする請求項1に記載の電子デバイスの製造方法。
  3. 前記基板の縁辺に切欠きを形成し、
    前記接続電極を前記切欠きの壁面に配置し、
    前記壁面で前記リード端子を前記接続電極に接合することを特徴とする請求項1に記載の電子デバイスの製造方法。
  4. 前記リード端子の切断部分の幅を前記リード端子の他の部分の幅より細く形成することを特徴とする請求項1乃至3のいずれか1項に記載の電子デバイスの製造方法。
  5. 請求項1乃至4のいずれか1項に記載の電子デバイスの製造方法により製造された前記電子デバイスを搭載することを特徴とする電子機器の製造方法。
  6. 電子部品を搭載する基板と、
    前記基板に配置され前記電子部品と電気的に接続された接続電極と、
    前記基板に接合されたキャップと、
    前記基板に接合されるとともに、前記接続電極に接合することにより前記電子部品に電気的に接続されたリード端子と、を備え、
    前記キャップの前記リード端子に対向する位置からは凸片が延出し、
    前記凸片の前記リード端子に対向する側面と、前記側面に対向する前記リード端子の側面と、がそれぞれ切断面となっていることを特徴とする電子デバイス。
  7. 前記リード端子は、前記基板に複数接合され、
    前記リード端子のうちの一部が、前記キャップと一体に形成されていることを特徴とする請求項6に記載の電子デバイス。
  8. 前記リード端子の前記貫通孔から露出した部分は、折り曲げられている、または前記リード端子の先端が前記基板側に向くように湾曲していることを特徴とする請求項6または7に記載の電子デバイス。
  9. 請求項6乃至8のいずれか1項に記載の電子デバイスを搭載したことを特徴とする電子機器。
JP2012023816A 2012-02-07 2012-02-07 電子デバイスの製造方法、電気機器の製造方法、電子デバイス、電子機器 Pending JP2013162004A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012023816A JP2013162004A (ja) 2012-02-07 2012-02-07 電子デバイスの製造方法、電気機器の製造方法、電子デバイス、電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012023816A JP2013162004A (ja) 2012-02-07 2012-02-07 電子デバイスの製造方法、電気機器の製造方法、電子デバイス、電子機器

Publications (1)

Publication Number Publication Date
JP2013162004A true JP2013162004A (ja) 2013-08-19

Family

ID=49174004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012023816A Pending JP2013162004A (ja) 2012-02-07 2012-02-07 電子デバイスの製造方法、電気機器の製造方法、電子デバイス、電子機器

Country Status (1)

Country Link
JP (1) JP2013162004A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016152477A (ja) * 2015-02-17 2016-08-22 セイコーエプソン株式会社 振動子、振動デバイス、発振器、電子機器、および移動体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016152477A (ja) * 2015-02-17 2016-08-22 セイコーエプソン株式会社 振動子、振動デバイス、発振器、電子機器、および移動体

Similar Documents

Publication Publication Date Title
US9893733B2 (en) Oscillator, electronic apparatus, and moving object
US8624339B2 (en) Vibrating device and electronic apparatus
US11342899B2 (en) Crystal resonator device
JP6596810B2 (ja) 電子部品、電子部品の製造方法、電子機器、および移動体
US20110193645A1 (en) Piezoelectric vibrator and oscillator using the same
EP2355341A2 (en) Piezoelectric vibrator and oscillator using the same
CN107615648B (zh) 压电振动器件
CN112019164A (zh) 振动器件以及电子设备
JP4204873B2 (ja) 圧電発振器の製造方法
JP6417764B2 (ja) 電子部品、電子部品の製造方法、電子機器、および移動体
US20130027144A1 (en) Saw device, saw oscillator, and electronic apparatus
US20110193644A1 (en) Piezoelectric vibrator and oscillator using the same
JP2020028095A (ja) 振動デバイス、振動デバイスの製造方法、電子機器および移動体
JP2013239947A (ja) 振動デバイス、振動デバイスモジュール、電子機器及び移動体
JP2013162004A (ja) 電子デバイスの製造方法、電気機器の製造方法、電子デバイス、電子機器
JP2013162030A (ja) 電子デバイス、及び電子機器
JP2015103983A (ja) 電子素子、振動デバイス、発振器、電子機器、移動体及び振動デバイスの製造方法
JP2013258452A (ja) 振動素子、振動子、電子デバイス、電子機器、移動体、および振動素子の製造方法
JP6729643B2 (ja) 発振器、電子機器および移動体
JP5838694B2 (ja) 物理量検出器、物理量検出デバイス及び電子機器
JP2015088964A (ja) 振動子、発振器、電子機器及び移動体
JP2011182306A (ja) 圧電デバイスおよびその製造方法
JP2006340035A (ja) 圧電デバイス
JP5928985B2 (ja) 電子部品の製造方法、電子部品の検査方法、シート基板、電子部品、及び電子機器
US20130300447A1 (en) Manufacturing method for electronic component, inspection method for electronic component, sheet substrate, electronic component, and electronic apparatus