JP2013158068A - H型ブリッジ回路およびモータ駆動装置 - Google Patents
H型ブリッジ回路およびモータ駆動装置 Download PDFInfo
- Publication number
- JP2013158068A JP2013158068A JP2012014461A JP2012014461A JP2013158068A JP 2013158068 A JP2013158068 A JP 2013158068A JP 2012014461 A JP2012014461 A JP 2012014461A JP 2012014461 A JP2012014461 A JP 2012014461A JP 2013158068 A JP2013158068 A JP 2013158068A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- power supply
- level
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
【課題】電源ラインの寄生インダクタンスと外付けしたデカップリングコンデンサの容量成分とにより生じる直列共振に伴う、電源ラインでの逆流電流の発生を抑制する。
【解決手段】Pチャネル型MOSトランジスタTr1、Tr2、Nチャネル型MOSトランジスタTr3、Tr4からなるブリッジ回路本体11と並列に、直列に接続されたPチャネル型MOSトランジスタTr11および抵抗R11からなるオフセット電流発生回路13を設ける。PWM入力信号PWMがHレベルである区間は、トランジスタTr1、Tr4をオン状態、他をオフ状態としてコイル5に電流を供給し、Lレベルである区間は、Tr4をオン状態に維持したまま、トランジスタTr1をオフ、トランジスタTr11をオンして、コイル5の電流を回生しつつオフセット電流を発生させ、オフセット時間が経過した時点でトランジスタTr11をオフにしてオフセット電流の供給を停止する。
【選択図】図1
【解決手段】Pチャネル型MOSトランジスタTr1、Tr2、Nチャネル型MOSトランジスタTr3、Tr4からなるブリッジ回路本体11と並列に、直列に接続されたPチャネル型MOSトランジスタTr11および抵抗R11からなるオフセット電流発生回路13を設ける。PWM入力信号PWMがHレベルである区間は、トランジスタTr1、Tr4をオン状態、他をオフ状態としてコイル5に電流を供給し、Lレベルである区間は、Tr4をオン状態に維持したまま、トランジスタTr1をオフ、トランジスタTr11をオンして、コイル5の電流を回生しつつオフセット電流を発生させ、オフセット時間が経過した時点でトランジスタTr11をオフにしてオフセット電流の供給を停止する。
【選択図】図1
Description
本発明は、MOSトランジスタなどで構成されるH型ブリッジ回路およびモータ駆動装置に関する。
従来、モータなどを駆動するための回路として、モータなどのコイルに電流を供給するH型ブリッジ回路(フルブリッジ回路)が知られている(例えば非特許文献1参照)。
このH型ブリッジ回路は、例えば図10に示すように、Pチャネル型のMOSトランジスタTr51およびTr52と、Nチャネル型のMOSトランジスタTr53およびTr54とを備えている。直列に接続されたMOSトランジスタTr51およびTr53と、直列に接続されたMOSトランジスタTr52およびTr54とが、電源VDDラインと電源VSSラインとの間に並列に接続されてなる。
このH型ブリッジ回路は、例えば図10に示すように、Pチャネル型のMOSトランジスタTr51およびTr52と、Nチャネル型のMOSトランジスタTr53およびTr54とを備えている。直列に接続されたMOSトランジスタTr51およびTr53と、直列に接続されたMOSトランジスタTr52およびTr54とが、電源VDDラインと電源VSSラインとの間に並列に接続されてなる。
そして、MOSトランジスタTr51およびTr53のドレイン同士の接続部と、MOSトランジスタTr52およびTr54のドレイン同士の接続部との間に、負荷としてコイル55が接続される。また、電源VDDラインと電源VSSラインとの間には、外付けのデカップリングコンデンサ60が接続されている。
Pチャネル型のMOSトランジスタTr51およびTr52のゲートには制御信号PG51およびPG52がそれぞれ入力され、また、Nチャネル型のMOSトランジスタTr53およびTr54のゲートには制御信号NG53およびNG54がそれぞれ入力される。また、MOSトランジスタTr51〜Tr54のそれぞれは、寄生ダイオードD51〜D54を有する。
Pチャネル型のMOSトランジスタTr51およびTr52のゲートには制御信号PG51およびPG52がそれぞれ入力され、また、Nチャネル型のMOSトランジスタTr53およびTr54のゲートには制御信号NG53およびNG54がそれぞれ入力される。また、MOSトランジスタTr51〜Tr54のそれぞれは、寄生ダイオードD51〜D54を有する。
次に、このような従来のH型ブリッジ回路50において、負荷としてモータコイル55を接続し、モータをPWM制御する場合の動作例について説明する。
図11および図12は、図10に示すH型ブリッジ回路50の各部の信号の波形例を示したものである。
図11および図12において、(a)はモータの正転、反転を制御する切換信号HALLの電圧値、(b)はH型ブリッジ回路50をPWM制御するための指令信号であるPWM入力信号PWMの電圧値を表す。(c)および(d)はMOSトランジスタTr51、Tr52のゲートにそれぞれ入力される制御信号PG51、PG52、(e)および(f)はMOSトランジスタTr53、Tr54のゲートにそれぞれ入力される制御信号NG53、NG54を表す。(g)および(h)はモータコイル55の両端の電圧、すなわちH型ブリッジ回路50の出力端子OUT1およびOUT2の電圧を表し、出力端子OUT1はMOSトランジスタTr51とTr53との接続部の電圧、出力端子OUT2はMOSトランジスタTr52とTr54との接続部の電圧を表す。(i)は電源VDDラインからH型ブリッジ回路50に供給される回路電流IDDを示す。
図11および図12は、図10に示すH型ブリッジ回路50の各部の信号の波形例を示したものである。
図11および図12において、(a)はモータの正転、反転を制御する切換信号HALLの電圧値、(b)はH型ブリッジ回路50をPWM制御するための指令信号であるPWM入力信号PWMの電圧値を表す。(c)および(d)はMOSトランジスタTr51、Tr52のゲートにそれぞれ入力される制御信号PG51、PG52、(e)および(f)はMOSトランジスタTr53、Tr54のゲートにそれぞれ入力される制御信号NG53、NG54を表す。(g)および(h)はモータコイル55の両端の電圧、すなわちH型ブリッジ回路50の出力端子OUT1およびOUT2の電圧を表し、出力端子OUT1はMOSトランジスタTr51とTr53との接続部の電圧、出力端子OUT2はMOSトランジスタTr52とTr54との接続部の電圧を表す。(i)は電源VDDラインからH型ブリッジ回路50に供給される回路電流IDDを示す。
図11は、切換信号HALLがローレベル(以下、Lレベルという。)である時の波形例を示す。切換信号HALLがLレベルの時、例えば、MOSトランジスタTr51には制御信号PG51(図11(c))としてPWM入力信号PWM(図11(b))を反転した信号が入力され、MOSトランジスタTr52にはハイレベル(以下、Hレベルという。)の制御信号PG52(図11(d))、MOSトランジスタTr53にはLレベルの制御信号NG53(図11(e))、MOSトランジスタTr54にはHレベルの制御信号NG54(図11(f))がそれぞれ入力される。
これにより、MOSトランジスタTr51は制御信号PG51の信号値に応じてオンオフが決まり、MOSトランジスタTr52およびTr53はオフとなり、Tr54はオンとなる。
ここで、PWM入力信号PWMがHレベルの時には、MOSトランジスタTr51にはLレベルの制御信号PG51が入力されMOSトランジスタTr51はオンとなる。そのため、出力端子OUT1はHレベルとなり、出力端子OUT2はLレベルとなる。すなわち、コイル55の一端はHレベルとなり、コイル55の他端はLレベルとなる。このときのH型ブリッジ回路50における電流経路は、図10中に破線矢印で示すように、電源VDDラインから、MOSトランジスタTr51、コイル55、MOSトランジスタTr54、電源VSSラインを経由する経路となる。
ここで、PWM入力信号PWMがHレベルの時には、MOSトランジスタTr51にはLレベルの制御信号PG51が入力されMOSトランジスタTr51はオンとなる。そのため、出力端子OUT1はHレベルとなり、出力端子OUT2はLレベルとなる。すなわち、コイル55の一端はHレベルとなり、コイル55の他端はLレベルとなる。このときのH型ブリッジ回路50における電流経路は、図10中に破線矢印で示すように、電源VDDラインから、MOSトランジスタTr51、コイル55、MOSトランジスタTr54、電源VSSラインを経由する経路となる。
一方、PWM入力信号PWMがLレベルの時には、MOSトランジスタTr51にはHレベルの制御信号PG51が入力され、MOSトランジスタTr51はオフとなる。この時、コイル55の一端(出力端子OUT1)は、Lレベル相当の電圧値からダイオード電圧分低下したレベルの電圧となり、他端(出力端子OUT2)はLレベルを維持する。このときのH型ブリッジ回路50における電流経路は、図13中に破線矢印L11で示すように、電源VSSライン、寄生ダイオードD53、コイル55、MOSトランジスタTr54、電源VSSラインを経由する経路となる。
また、PWM入力信号PWMがHレベルからLレベルに切り換わった瞬間、すなわちMOSトランジスタTr51がオフ状態に切り換わった瞬間、電源VDDラインの寄生インダクタンス57と、電源VDDラインおよび電源VSSライン間に接続されたデカップリングコンデンサ60の容量成分と、電源VSSラインの寄生インダクタンス58と、により直列共振が発生し、図13中に破線矢印L12、L13、およびL14、L15で示すように、寄生インダクタンス57とデカップリングコンデンサ60との間、および寄生インダクタンス58とデカップリングコンデンサ60との間で振動電流が流れる。つまり、この振動電流により電源VDDラインへ逆流電流が流れる。
この時の逆流電流は図11(i)に示すように、回路電流IDDが0mA以下のマイナスの値となる電流のことを指している。
電源VDDラインおよび電源VSSラインには寄生インピーダンスも存在するため、時間の経過とともに共振振幅は減衰し、寄生インダクタンス57とデカップリングコンデンサ60との間、および寄生インダクタンス58とデカップリングコンデンサ60との間の振動電流も流れなくなる。
電源VDDラインおよび電源VSSラインには寄生インピーダンスも存在するため、時間の経過とともに共振振幅は減衰し、寄生インダクタンス57とデカップリングコンデンサ60との間、および寄生インダクタンス58とデカップリングコンデンサ60との間の振動電流も流れなくなる。
一方、PWM入力信号PWMがLレベルからHレベルに切り換わった瞬間においても、電源VDDラインの寄生インダクタンス57とデカップリングコンデンサ60の容量成分と、電源VSSラインの寄生インダクタンス58とにより共振が発生し、寄生インダクタンス57とデカップリングコンデンサ60との間、および寄生インダクタンス58とデカップリングコンデンサ60との間で振動電流が流れるが、この場合、MOSトランジスタTr51がオン状態となり比較的大きな電流が流れるため、振動電流が生じたとしても回路電流IDDは正値をとるため、電源VDDラインに逆流電流は発生しない。
図12は、正反転制御信号である切換信号HALLがHレベルである時の波形例を示す。切換信号HALLがHレベルの時、MOSトランジスタTr52には、制御信号PG52(図12(d))としてPWM入力信号(図12(b))を反転した信号が入力され、MOSトランジスタTr51にはHレベルの制御信号PG51(図12(c))、MOSトランジスタTr53にはHレベルの制御信号NG53、MOSトランジスタTr54にはLレベルの制御信号NG54がそれぞれ入力される。
これにより、MOSトランジスタTr52は、制御信号PG52に応じてオンオフが決まり、MOSトランジスタTr51およびTr54はオフとなり、Tr53はオンとなる。
ここで、PWM入力信号PWMがHレベルの時には、MOSトランジスタTr52にはLレベルの制御信号PG52が入力されMOSトランジスタTr52はオンとなる。そのため、コイル55の一端(出力端子OUT2)はHレベルとなり、他端(出力端子OUT1)はLレベルとなる。このときのH型ブリッジ回路50における電流経路は、図14中に破線矢印で示すように、電源VDDラインから、MOSトランジスタTr52、コイル55、MOSトランジスタTr53、電源VSSラインを経由する経路となる。
ここで、PWM入力信号PWMがHレベルの時には、MOSトランジスタTr52にはLレベルの制御信号PG52が入力されMOSトランジスタTr52はオンとなる。そのため、コイル55の一端(出力端子OUT2)はHレベルとなり、他端(出力端子OUT1)はLレベルとなる。このときのH型ブリッジ回路50における電流経路は、図14中に破線矢印で示すように、電源VDDラインから、MOSトランジスタTr52、コイル55、MOSトランジスタTr53、電源VSSラインを経由する経路となる。
一方、PWM入力信号PWMがLレベルの時には、MOSトランジスタTr52にはHレベルの制御信号PG52が入力され、MOSトランジスタTr52はオフとなる。この時、コイル55の一端(出力端子OUT2)はLレベル相当の電圧値からダイオード電圧分低下したレベルの電圧となり、他端(出力端子OUT1)はLレベルを維持する。このときのH型ブリッジ回路50における電流経路は、図15中に破線矢印L21で示すように、電源VSSライン、寄生ダイオードD54、コイル55、MOSトランジスタTr53、電源VSSラインを経由する経路となる。
また、PWM入力信号PWMがHレベルからLレベルに切り換わった瞬間、すなわち、MOSトランジスタTr52がオフになった瞬間、電源VDDラインの寄生インダクタンス57と電源VDDラインおよび電源VSSライン間に接続されたデカップリングコンデンサ60の容量成分と電源VSSラインの寄生インダクタンス58とにより直列共振が発生し、図15中に破線矢印L22、L23、およびL24、L25で示すように、寄生インダクタンス57とデカップリングコンデンサ60との間、および寄生インダクタンス58とデカップリングコンデンサ60との間で振動電流が流れる。電源VDDラインには寄生インピーダンスも存在するため、時間の経過とともに共振振幅は減衰し、寄生インダクタンス57およびデカップリングコンデンサ60間、および寄生インダクタンス58とデカップリングコンデンサ60との間の振動電流も流れなくなる。
つまり、この場合も図12(i)に示すように、PWM入力信号PWMの切り換わり時に、回路電流IDDに振動電流が発生し、電源VDDラインへ逆流する。
坂本幸夫著,「よくわかる電源ラインのEMC・ノイズ対策設計」,日刊工業新聞社,2006年8月,p118
前述のように、寄生インダクタンス57、58とデカップリングコンデンサ60の容量成分とによる直列共振により逆流電流が発生した場合、次のような問題が生じる。
すなわち、ステップダウンコンバート型の電源を用いている場合、その電源は回路から電源側に電流を引くことができないため、コイルの回生電流を電源に流し込もうとすると、電源の電位が上昇する。このため、上記の方法のように、逆流電流が発生した瞬間、電源VDDラインの電位が上昇する。
すなわち、ステップダウンコンバート型の電源を用いている場合、その電源は回路から電源側に電流を引くことができないため、コイルの回生電流を電源に流し込もうとすると、電源の電位が上昇する。このため、上記の方法のように、逆流電流が発生した瞬間、電源VDDラインの電位が上昇する。
そのため、H型ブリッジ回路とその制御回路を同じ電源で駆動させる方法をとった場合、電源VDDの上昇により制御回路を故障させる可能性がある。
直列共振の影響を小さくするためには、共振周波数をPWM周波数よりも低くすればよい。共振周波数を低くするためには、デカップリングコンデンサ60の容量値を大きくすればよいが、容量値の増加に伴いコンデンサの体積まで大きくなってしまい、実装に支障をきたす可能性がある。
直列共振の影響を小さくするためには、共振周波数をPWM周波数よりも低くすればよい。共振周波数を低くするためには、デカップリングコンデンサ60の容量値を大きくすればよいが、容量値の増加に伴いコンデンサの体積まで大きくなってしまい、実装に支障をきたす可能性がある。
そこで、本発明の目的は、上述の事情に鑑み、外付けのデカップリングコンデンサなどの容量成分と電源ラインの寄生インダクタンスとの直列共振による逆流電流の防止を図るようにしたH型ブリッジ回路およびモータ駆動装置を提供することにある。
本発明の請求項1にかかるH型ブリッジ回路は、第1、第2、第3および第4のトランジスタを備え、第1の電源と第2の電源との間に、直列に接続された前記第1のトランジスタおよび前記第3のトランジスタと直列に接続された前記第2のトランジスタおよび第4のトランジスタとが並列に接続され、且つ前記第1のトランジスタおよび第3のトランジスタの接続点と前記第2のトランジスタおよび第4のトランジスタの接続点との間に負荷が接続されてなるH型ブリッジ本体と、前記H型ブリッジ本体とは別に、前記第1の電源と前記第2の電源との間に直列に接続される第5のトランジスタおよび抵抗を有するオフセット電流発生回路と、前記負荷の通電方向を切り換える切換信号が入力され、当該切換信号にしたがって前記第1、第2、第3および第4のトランジスタを駆動制御するとともに、前記第5のトランジスタを駆動制御する制御回路と、を備え、前記制御回路は、前記第1、第2、第3、第4および第5のトランジスタのそれぞれを予め定めた手順で個別にオンオフ制御することを特徴としている。
請求項2にかかるH型ブリッジ回路は、請求項1記載のH型ブリッジ回路において、前記制御回路は、前記負荷への通電量をPWM制御により制御し、前記PWM制御におけるPWM信号がハイレベルである区間において、前記第1のトランジスタおよび前記第4のトランジスタをオン状態に制御し且つ他のトランジスタをオフ状態に制御し、または、前記第2のトランジスタおよび前記第3のトランジスタをオン状態に制御し且つ他のトランジスタをオフ状態に制御することにより、前記負荷に電流を供給し、前記PWM信号がローレベルである区間において、前記第4のトランジスタをオン状態に維持したまま前記第1のトランジスタをオフ状態に制御し、または前記第3のトランジスタをオン状態に維持したまま前記第2のトランジスタをオフ状態に制御することにより前記負荷の電流を回生させるとともに、前記PWM信号がローレベルに切り換わった時点から予め設定したオフセット時間の間、前記第5のトランジスタをオン状態に制御することにより、前記オフセット電流発生回路にオフセット電流を供給し、前記PWM信号がローレベルに切り換わった時点から前記オフセット時間が経過したとき、前記第5のトランジスタをオフ状態に制御することにより、前記オフセット電流の供給を停止することを特徴としている。
つまり、前記制御回路は、前記切換信号が第1の通電方向を指示する信号であるときには、前記PWM制御におけるPWM信号がハイレベルである区間(第1区間)において、前記第1のトランジスタおよび前記第4のトランジスタをオン状態に制御し且つ他のトランジスタをオフ状態に制御することにより、前記負荷に電流を供給し、前記PWM信号がローレベルである区間(第2区間)において、前記第4のトランジスタをオン状態に維持したまま前記第1のトランジスタをオフ状態に制御することにより前記負荷の電流を回生させるとともに、前記PWM信号がローレベルに切り換わった時点から予め設定したオフセット時間の間、前記第5のトランジスタをオン状態に制御することにより、前記オフセット電流発生回路にオフセット電流を供給し、前記PWM信号がローレベルに切り換わった時点から前記オフセット時間が経過したとき、前記第5のトランジスタをオフ状態に制御することにより、前記オフセット電流の供給を停止する。また、前記切換信号が第2の通電方向を指示する信号であるときには、前記制御回路は、前記第1区間において、前記第2のトランジスタおよび前記第3のトランジスタをオン状態に制御し且つ他のトランジスタをオフ状態に制御することにより、前記負荷に電流を供給し、前記第2区間において、前記第3のトランジスタをオン状態に維持したまま前記第2のトランジスタをオフ状態に制御することにより前記負荷の電流を回生させるとともに、前記PWM信号がローレベルに切り換わった時点から前記オフセット時間の間、前記第5のトランジスタをオン状態に制御することにより、前記オフセット電流発生回路にオフセット電流を供給し、前記PWM信号がローレベルに切り換わった時点から前記オフセット時間が経過したとき、前記第5のトランジスタをオフ状態に制御することにより、前記オフセット電流の供給を停止する。
請求項3にかかるH型ブリッジ回路は、請求項2記載のH型ブリッジ回路において、前記オフセット時間は、前記第1のトランジスタまたは前記第3のトランジスタがオフ状態に切り換わる時に、前記第1の電源および前記第2の電源の電源ラインの寄生インダクタンスと、前記第1の電源および前記第2の電源間に接続される容量成分と、により前記第1の電源および前記第2の電源間に生じる振動電流が減衰するまでの減衰時間であることを特徴としている。
また、本発明の請求項4にかかるモータ駆動装置は、請求項1から請求項3のうちのいずれか1項に記載のH型ブリッジ回路を備え、前記負荷はモータのコイルであることを特徴としている。
本発明によれば、H型ブリッジ本体とは別に、オフセット電流発生回路を設けた。このため、負荷への通電量をPWM制御する際に、第1のトランジスタまたは第2のトランジスタをオフ状態に切り換えて負荷の電流を回生させるときに、オフセット電流発生回路を構成する第5のトランジスタをオフセット時間の間、オン状態に制御することによって、オフセット電流発生回路にオフセット電流を供給することができる。
そのため、第1のトランジスタまたは第2のトランジスタがオンオフ動作することに伴って、外付けのデカップリングコンデンサなどの容量成分と、電源ラインの寄生インダクタンスとにより意図しない直列共振が発生し、電源ラインと容量成分との間に振動電流が生じたとしても、オフセット電流発生回路に供給されるオフセット電流により振動電流の逆流電流成分が打ち消されるため、電源ラインに逆流電流が発生することを抑制することができる。
以下、図面を参照して本発明の実施の形態を説明する。
<H型ブリッジ回路の構成>
図1は、本発明を適用したH型ブリッジ回路の一例を示す構成図である。
本実施形態におけるH型ブリッジ回路10は、図1に示すように、ブリッジ回路本体11とこのブリッジ回路本体11を駆動制御する制御回路12と、オフセット電流発生回路13とを備え、さらにブリッジ回路本体11の電源VDDラインと電源VSSラインとの間には、外付けのデカップリングコンデンサ6が接続されている。前記ブリッジ回路本体11と前記制御回路12とオフセット電流発生回路13とは、例えばワンチップ化されて、H型ブリッジ回路10からなるICで構成される。
<H型ブリッジ回路の構成>
図1は、本発明を適用したH型ブリッジ回路の一例を示す構成図である。
本実施形態におけるH型ブリッジ回路10は、図1に示すように、ブリッジ回路本体11とこのブリッジ回路本体11を駆動制御する制御回路12と、オフセット電流発生回路13とを備え、さらにブリッジ回路本体11の電源VDDラインと電源VSSラインとの間には、外付けのデカップリングコンデンサ6が接続されている。前記ブリッジ回路本体11と前記制御回路12とオフセット電流発生回路13とは、例えばワンチップ化されて、H型ブリッジ回路10からなるICで構成される。
ブリッジ回路本体11は、図1に示すように、Pチャネル型のMOSトランジスタTr1およびTr2と、Nチャネル型のMOSトランジスタTr3およびTr4とを備えている。
MOSトランジスタTr1とMOSトランジスタTr3とが直列に接続され、この直列に接続されたMOSトランジスタTr1とMOSトランジスタTr3とが、高電位側の電源VDDラインと低電位側の電源VSSラインとの間に接続される。
MOSトランジスタTr1とMOSトランジスタTr3とが直列に接続され、この直列に接続されたMOSトランジスタTr1とMOSトランジスタTr3とが、高電位側の電源VDDラインと低電位側の電源VSSラインとの間に接続される。
同様に、MOSトランジスタTr2とMOSトランジスタTr4とが直列に接続され、この直列に接続されたMOSトランジスタTr2とMOSトランジスタTr4とが、電源VDDラインと電源VSSラインとの間に接続される。
このブリッジ回路本体11では、MOSトランジスタTr1とMOSトランジスタTr3との共通接続部が出力端子OUT1と接続され、MOSトランジスタTr2とMOSトランジスタTr4との共通接続部が出力端子OUT2と接続される。そして、出力端子OUT1およびOUT2間に負荷としてコイル5が接続される。
このブリッジ回路本体11では、MOSトランジスタTr1とMOSトランジスタTr3との共通接続部が出力端子OUT1と接続され、MOSトランジスタTr2とMOSトランジスタTr4との共通接続部が出力端子OUT2と接続される。そして、出力端子OUT1およびOUT2間に負荷としてコイル5が接続される。
MOSトランジスタTr1、Tr2、Tr3、Tr4は、それぞれ寄生ダイオードD1、D2、D3、D4を有する。
制御回路12は、負荷であるコイル5の通電方向を切り換える切換信号HALLまた、コイル5への通電量を制御するためのPWM入力信号PWMを図示しない上位装置から入力し、この切換信号HALLおよびPWM入力信号PWMにしたがって、MOSトランジスタTr1、Tr2を駆動するための制御信号PG1、PG2を生成する。この生成された制御信号PG1、PG2は、それぞれ対応するMOSトランジスタTr1、Tr2のゲートに入力される。
制御回路12は、負荷であるコイル5の通電方向を切り換える切換信号HALLまた、コイル5への通電量を制御するためのPWM入力信号PWMを図示しない上位装置から入力し、この切換信号HALLおよびPWM入力信号PWMにしたがって、MOSトランジスタTr1、Tr2を駆動するための制御信号PG1、PG2を生成する。この生成された制御信号PG1、PG2は、それぞれ対応するMOSトランジスタTr1、Tr2のゲートに入力される。
また、制御回路12は、切換信号HALLにしたがって、制御信号NG3、NG4を生成する。この生成された制御信号NG3、NG4はMOSトランジスタTr3、Tr4の各ゲートに入力され、MOSトランジスタTr3、Tr4は、この制御信号NG3、NG4に応じて駆動制御される。
また、制御回路12は、切換信号HALLおよびPWM入力信号PWMにしたがって制御信号PG11を生成する。この生成された制御信号PG11はオフセット電流発生回路13を構成する後述のMOSトランジスタTr11のゲートに入力される。
また、制御回路12は、切換信号HALLおよびPWM入力信号PWMにしたがって制御信号PG11を生成する。この生成された制御信号PG11はオフセット電流発生回路13を構成する後述のMOSトランジスタTr11のゲートに入力される。
オフセット電流発生回路13は、図1に示すように、Pチャネル型のMOSトランジスタTr11と抵抗R11とを有し、直列に接続されたMOSトランジスタTr11および抵抗R11が、電源VDDラインおよび電源VSSライン間に、ブリッジ回路本体11と並列に接続される。MOSトランジスタTr11は制御回路12からの制御信号PG11に応じて駆動制御される。
<動作>
次に、図1に示すH型ブリッジ回路10の動作を説明する。
ここでは、H型ブリッジ回路10の負荷であるコイル5としてモータのコイルを接続し、モータ駆動装置を構成するH型ブリッジ回路10として適用した場合について説明する。
このモータの駆動制御のために、制御回路12にはモータの正転と逆転との動作を切り換える信号、すなわち通電方向を切り換える切換信号HALLが入力される。また、モータの回転速度を制御するためのPWM入力信号PWMが入力される。これら切換信号HALLおよびPWM入力信号PWMは、図示しない上位装置から入力される。
次に、図1に示すH型ブリッジ回路10の動作を説明する。
ここでは、H型ブリッジ回路10の負荷であるコイル5としてモータのコイルを接続し、モータ駆動装置を構成するH型ブリッジ回路10として適用した場合について説明する。
このモータの駆動制御のために、制御回路12にはモータの正転と逆転との動作を切り換える信号、すなわち通電方向を切り換える切換信号HALLが入力される。また、モータの回転速度を制御するためのPWM入力信号PWMが入力される。これら切換信号HALLおよびPWM入力信号PWMは、図示しない上位装置から入力される。
制御回路12は、切換信号HALLおよびPWM入力信号PWMにしたがって、図2および図3に示すように、MOSトランジスタTr1、Tr2のそれぞれを駆動制御するための制御信号PG1、PG2を生成する。また、制御回路12は、切換信号HALLにしたがって、図2および図3に示すように、MOSトランジスタTr3、Tr4のそれぞれを駆動制御するための制御信号NG3、NG4を生成する。
さらに制御回路12は、切換信号HALLおよびPWM入力信号PWMにしたがって、図2および図3に示すように、MOSトランジスタTr11を駆動制御するための制御信号PG11を生成する。具体的には、制御回路12は、PWM入力信号PWMにおいてLレベル区間がPWM入力信号PWMよりも短い制御信号、すなわち、PWM入力信号PWMがLレベルに切り換わった時点から予め設定したオフセット時間Wが経過した時点で、PWM入力信号PWMがHレベルに切り換わるよりも先にHレベルに切り換わる制御信号PG11を生成する。このオフセット電流の大きさおよびオフセット時間Wの設定方法は後述する。
図2は、切換信号HALLがLレベルである場合のブリッジ回路本体11の各部の信号波形を表し、図3は、切換信号HALLがHレベルである場合の各部の信号波形を表す。
なお、図2および図3において、(a)は切換信号HALLの電圧値、(b)は通電量を制御するためのPWM制御によるPWM入力信号PWM、(c)は制御信号PG1、(d)は制御信号PG2、(e)は制御信号PG11、(f)は制御信号NG3、(g)は制御信号NG4、(h)は出力端子OUT1の電圧、(i)は出力端子OUT2の電圧、(j)は電源VSSラインからブリッジ回路本体11に流れる回路電流IDD、(k)はオフセット電流発生回路13を流れるオフセット電流IOFFを表す。
なお、図2および図3において、(a)は切換信号HALLの電圧値、(b)は通電量を制御するためのPWM制御によるPWM入力信号PWM、(c)は制御信号PG1、(d)は制御信号PG2、(e)は制御信号PG11、(f)は制御信号NG3、(g)は制御信号NG4、(h)は出力端子OUT1の電圧、(i)は出力端子OUT2の電圧、(j)は電源VSSラインからブリッジ回路本体11に流れる回路電流IDD、(k)はオフセット電流発生回路13を流れるオフセット電流IOFFを表す。
<切換信号HALLがLレベルである場合の動作>
まず、切換信号HALLがLレベルである場合の動作を説明する。
切換信号HALLがLレベルである場合には、MOSトランジスタTr1には、制御信号PG1(図2(c))として、PWM入力信号PWM(図2(b))の反転信号が入力される。MOSトランジスタTr2にはHレベルの制御信号PG2(図2(d))が入力される。MOSトランジスタTr3にはLレベルの制御信号NG3(図2(f))、MOSトランジスタTr4には、Hレベルの制御信号NG4(図2(g))が入力される。
まず、切換信号HALLがLレベルである場合の動作を説明する。
切換信号HALLがLレベルである場合には、MOSトランジスタTr1には、制御信号PG1(図2(c))として、PWM入力信号PWM(図2(b))の反転信号が入力される。MOSトランジスタTr2にはHレベルの制御信号PG2(図2(d))が入力される。MOSトランジスタTr3にはLレベルの制御信号NG3(図2(f))、MOSトランジスタTr4には、Hレベルの制御信号NG4(図2(g))が入力される。
さらに、MOSトランジスタTr11には、PWM入力信号PWM(図2(b))のオンオフのタイミングに応じて変化する制御信号PG11が入力される。
そのため、MOSトランジスタTr1は制御信号PG1のレベルに応じてオンオフが決まり、MOSトランジスタTr2はオフ、MOSトランジスタTr3はオフ、MOSトランジスタTr4はオンとなり、MOSトランジスタTr11は制御信号PG11のオンオフ状態に応じてオンオフが決まり、出力端子OUT1(図2(h))は、MOSトランジスタTr1およびMOSトランジスタTr11のオンオフ状態に応じて電圧値が決定され、出力端子OUT2(図2(i))はLレベルとなる。
そのため、MOSトランジスタTr1は制御信号PG1のレベルに応じてオンオフが決まり、MOSトランジスタTr2はオフ、MOSトランジスタTr3はオフ、MOSトランジスタTr4はオンとなり、MOSトランジスタTr11は制御信号PG11のオンオフ状態に応じてオンオフが決まり、出力端子OUT1(図2(h))は、MOSトランジスタTr1およびMOSトランジスタTr11のオンオフ状態に応じて電圧値が決定され、出力端子OUT2(図2(i))はLレベルとなる。
ここで、図2の時点t1で、PWM入力信号PWM(図2(b))がHレベルとなった場合、制御信号PG1(図2(c))はLレベルとなり、MOSトランジスタTr1はオンとなって、出力端子OUT1(図2(h))の電圧値はHレベルとなる。また、制御信号PG11(図2(e))はHレベルとなり、MOSトランジスタTr11はオフとなる。
この時の電流経路は、図4中に破線矢印で示すように、電源VDDライン、MOSトランジスタTr1、コイル5、MOSトランジスタTr4、電源VSSラインを経由する経路となる。
この状態から、時点t2で、PWM入力信号PWM(図2(b))がLレベルに切り換わると、制御信号PG1(図2(c))はHレベルとなりMOSトランジスタTr1はオフとなる。そのため、出力端子OUT1は、Lレベル相当の電圧値よりもダイオード電圧分低下したレベルの電圧となる。この時、MOSトランジスタTr1がオフとなることにより電源VDDラインから、ブリッジ回路本体11への電流供給が停止するため、コイル5は放電を開始する。
この状態から、時点t2で、PWM入力信号PWM(図2(b))がLレベルに切り換わると、制御信号PG1(図2(c))はHレベルとなりMOSトランジスタTr1はオフとなる。そのため、出力端子OUT1は、Lレベル相当の電圧値よりもダイオード電圧分低下したレベルの電圧となる。この時、MOSトランジスタTr1がオフとなることにより電源VDDラインから、ブリッジ回路本体11への電流供給が停止するため、コイル5は放電を開始する。
一方、PWM入力信号PWM(図2(b))がLレベルに切り換わると、制御信号PG11(図2(e))もLレベルに切り換わる。このため、オフセット電流発生回路13を構成するMOSトランジスタTr11はオンとなる。
したがって、このときの、電流経路は図5中に破線矢印L1で示すように、電源VSSライン、寄生ダイオードD3、コイル5、MOSトランジスタTr4、電源VSSラインを経由して回生電流が流れる。また、破線矢印L2で示すように、電源VDDライン、MOSトランジスタTr11、抵抗R11、電源VSSラインを流れる電流経路が形成され、オフセット電流として作用する電流が流れる(図2(k))。
したがって、このときの、電流経路は図5中に破線矢印L1で示すように、電源VSSライン、寄生ダイオードD3、コイル5、MOSトランジスタTr4、電源VSSラインを経由して回生電流が流れる。また、破線矢印L2で示すように、電源VDDライン、MOSトランジスタTr11、抵抗R11、電源VSSラインを流れる電流経路が形成され、オフセット電流として作用する電流が流れる(図2(k))。
さらに、制御信号PG1がLレベルからHレベルに切換った瞬間、すなわち、MOSトランジスタTr1がオフ状態に切り換わった瞬間に、電源VDDラインの寄生インダクタンス7と、電源VDDラインおよび電源VSSライン間に接続された外付けのデカップリングコンデンサ6の容量成分と、電源VSSラインの寄生インダクタンス8とにより、直列共振が発生する。
この直列共振により、図5中に破線矢印L3a、L3b、およびL4a、L4bで示すように、電源VDDラインとデカップリングコンデンサ6との接続部であるA点とデカップリングコンデンサ6との間、および電源VSSラインとデカップリングコンデンサ6との接続部であるB点とデカップリングコンデンサ6との間において、振動電流が発生する。
しかしながら、振動電流が発生しても、MOSトランジスタTr11がオンであり、電源VDDラインからオフセット電流発生回路13のMOSトランジスタTr11を介してオフセット電流(図2(k))が流れ、このオフセット電流が振動電流の逆流電流成分を打ち消すため、電源VDDラインおよび電源VSSラインに逆流電流が流れることを防止することができる。
つまり、図2(j)に示すように、オフセット電流を供給することにより、電源VDDラインからブリッジ回路本体11に供給される回路電流IDDは、図11(i)に示す、従来の、オフセット電流発生回路13を設けない場合に比較して、オフセット電流相当だけ増加する。そのため、MOSトランジスタTr1のオンオフ動作に伴い、振動電流が発生したとしても、回路電流IDDは正値をとる。したがって、逆流電流が発生することを防止することができる。
また、電源ライン(電源VDDライン、電源VSSライン)には、図5に示すように、抵抗成分が寄生しているため、振動電流は次第に小さくなる。
そして、時点t2で、PWM入力信号PWMがLレベルに切り換わった時点からオフセット時間Wが経過した時点t3で制御信号PG11がHレベルに切り換わると、オフセット電流を供給していたMOSトランジスタTr11がオフとなり、オフセット電流の供給が中止される(図2(k))。
そして、時点t2で、PWM入力信号PWMがLレベルに切り換わった時点からオフセット時間Wが経過した時点t3で制御信号PG11がHレベルに切り換わると、オフセット電流を供給していたMOSトランジスタTr11がオフとなり、オフセット電流の供給が中止される(図2(k))。
このとき、MOSトランジスタTr11がオフとなることにより、電源VDDラインの寄生インダクタンスとデカップリングコンデンサ6、および電源VSSラインとデカップリングコンデンサ6とにより、直列共振が発生する。
しかしながら、直列共振が生じる直前に電源ライン(電源VDDライン、電源VSSライン)に流れていた電流量は比較的少ないため、振動電流の振幅を小さく抑えることができる(図2(j))。
しかしながら、直列共振が生じる直前に電源ライン(電源VDDライン、電源VSSライン)に流れていた電流量は比較的少ないため、振動電流の振幅を小さく抑えることができる(図2(j))。
そして、時間の経過に伴い振動電流の振幅は次第に小さくなり、図6に示すように、電源VSSライン、寄生ダイオードD3、コイル5、MOSトランジスタTr3、電源ラインVSSを経由して回生電流が流れる状態に移行する。
以上から、オフセット電流の大きさとして、逆流電流成分を打ち消すことの可能な大きさに設定し、且つ、オフセット時間として、MOSトランジスタTr1がオフ状態に切り換わったことにより発生する振動電流の振幅が十分低減するまでの所要時間を設定することによって、MOSトランジスタTr1がオフ状態に切り換わることにより生じる逆流電流の発生を抑制することができるとともに、MOSトランジスタTr11がオフに切り換わることにより生じる振動電流の振幅を抑制することができることがわかる。
以上から、オフセット電流の大きさとして、逆流電流成分を打ち消すことの可能な大きさに設定し、且つ、オフセット時間として、MOSトランジスタTr1がオフ状態に切り換わったことにより発生する振動電流の振幅が十分低減するまでの所要時間を設定することによって、MOSトランジスタTr1がオフ状態に切り換わることにより生じる逆流電流の発生を抑制することができるとともに、MOSトランジスタTr11がオフに切り換わることにより生じる振動電流の振幅を抑制することができることがわかる。
<切換信号HALLがHレベルである場合の動作>
次に、切換信号HALLがHレベルの場合の動作を説明する。
図3に示すように、切換信号HALL(図3(a))がHレベルである場合には、MOSトランジスタTr1には、Hレベルの制御信号PG1(図3(c))が入力され、MOSトランジスタTr2には制御信号PG2(図3(d))として、PWM入力信号PWM(図3(b))の反転信号が入力される。また、MOSトランジスタTr3にはHレベルの制御信号NG3(図3(f))、MOSトランジスタTr4にはLレベルの制御信号NG4(図3(g))が入力される。
次に、切換信号HALLがHレベルの場合の動作を説明する。
図3に示すように、切換信号HALL(図3(a))がHレベルである場合には、MOSトランジスタTr1には、Hレベルの制御信号PG1(図3(c))が入力され、MOSトランジスタTr2には制御信号PG2(図3(d))として、PWM入力信号PWM(図3(b))の反転信号が入力される。また、MOSトランジスタTr3にはHレベルの制御信号NG3(図3(f))、MOSトランジスタTr4にはLレベルの制御信号NG4(図3(g))が入力される。
そのため、MOSトランジスタTr1はオフ、MOSトランジスタTr2は制御信号PG2のレベルに応じてオンオフが決まり、MOSトランジスタTr3はオン、MOSトランジスタTr4はオフとなり、出力端子OUT1はLレベルとなって、出力端子OUT2は、MOSトランジスタTr2のオンオフ状態に応じて電圧値が決定される。
また、オフセット電流発生回路13のMOSトランジスタTr11には、PWM入力信号PWMに同期した制御信号PG11(図3(e))が入力され、PWM入力信号PWMに応じてオンオフ状態が切り換わる。
また、オフセット電流発生回路13のMOSトランジスタTr11には、PWM入力信号PWMに同期した制御信号PG11(図3(e))が入力され、PWM入力信号PWMに応じてオンオフ状態が切り換わる。
ここで、図3の時点t11で、PWM入力信号PWM(図3(b))がHレベルとなると、制御信号PG2(図3(d))はLレベルとなりMOSトランジスタTr2はオンとなって、出力端子OUT2の電圧値はHレベルとなる。この時の電流経路は、図7中に破線矢印で示すように、電源VDDライン、MOSトランジスタTr2、コイル5、MOSトランジスタTr3、電源VSSラインを経由する経路となる。このとき、制御信号PG11(図3(e))はHレベルとなりMOSトランジスタTr11はオフとなる。このため、オフセット電流発生回路13にオフセット電流は供給されない(図3(k))。
この状態から図3の時点t12で、PWM入力信号PWM(図3(b))がLレベルとなると、制御信号PG2(図3(d))はHレベルとなりMOSトランジスタTr2はオフとなって、出力端子OUT2は、Lレベル相当の電圧値よりもダイオード電圧分低下したレベルの電圧となる。このとき、MOSトランジスタTr2がオフとなることにより電源VDDラインからブリッジ回路本体11への電流供給が停止するため、コイル5は放電を開始する。
そのため、このときの電流経路は図8中に破線矢印L6で示すように、電源VSSライン、寄生ダイオードD4、コイル5、MOSトランジスタTr3、電源VSSラインを経由して回生電流が流れる。また、図8中に破線矢印L7で示すように、MOSトランジスタTr11がオンであることから、電源VDDライン、MOSトランジスタTr11、抵抗R11、電源VSSラインの経路で、オフセット電流が流れる。
さらに、制御信号PG2がLレベルからHレベルに切り換わった瞬間、すなわち、MOSトランジスタTr2がオフ状態に切り換わった瞬間に、電源VDDラインの寄生インダクタンス7と、電源VDDラインおよび電源VSSライン間に接続されたデカップリングコンデンサ6の容量成分と、電源VSSラインの寄生インダクタンス8とにより、直列共振が発生する。
この直列共振により、図8中に破線矢印L8a、L8b、およびL9a、L9bで示すように、電源VDDラインとデカップリングコンデンサ6との接続部であるA点とデカップリングコンデンサ6との間、および電源VSSラインとデカップリングコンデンサ6との接続部であるB点とデカップリングコンデンサ6との間において、振動電流が発生する。
しかしながら、振動電流が発生しても、MOSトランジスタTr11がオンであって、電源VDDラインからオフセット電流発生回路13に対してオフセット電流を供給しており、このオフセット電流が振動電流の逆流電流成分を打ち消すため、電源VDDラインおよび電源VSSラインには、逆流電流は発生しない。
つまり、図3(j)に示すように、オフセット電流を供給することにより、電源VDDラインからブリッジ回路本体11に供給される回路電流IDDは、図12(i)に示す、従来の、オフセット電流発生回路13を設けない場合に比較して、オフセット電流相当だけ増加する。そのため、MOSトランジスタTr2のオンオフ動作に伴い、振動電流が発生したとしても、回路電流IDDは正値をとる。したがって、逆流電流が発生することを防止することができる。
つまり、図3(j)に示すように、オフセット電流を供給することにより、電源VDDラインからブリッジ回路本体11に供給される回路電流IDDは、図12(i)に示す、従来の、オフセット電流発生回路13を設けない場合に比較して、オフセット電流相当だけ増加する。そのため、MOSトランジスタTr2のオンオフ動作に伴い、振動電流が発生したとしても、回路電流IDDは正値をとる。したがって、逆流電流が発生することを防止することができる。
電源ライン(電源VDDライン、電源VSSライン)には、図8に示すように、抵抗成分が寄生しているため、振動電流は次第に小さくなる。
そして、図3の時点t12で、PWM入力信号PWMがLレベルに切り換わった時点からオフセット時間Wが経過した時点t13で制御信号PG11がHレベルに切り換わると、この時点でMOSトランジスタTr11がオフとなり、オフセット電流発生回路13へのオフセット電流の供給が中止される。
そして、図3の時点t12で、PWM入力信号PWMがLレベルに切り換わった時点からオフセット時間Wが経過した時点t13で制御信号PG11がHレベルに切り換わると、この時点でMOSトランジスタTr11がオフとなり、オフセット電流発生回路13へのオフセット電流の供給が中止される。
このMOSトランジスタTr11がオフに切り換わることにより、電源VDDラインとデカップリングコンデンサ6との間、電源VSSラインとデカップリングコンデンサ6との間において直列共振が発生する。
しかしながら、MOSトランジスタTr11がオフに切り換わることにより直列共振が発生する直前に電源ライン(電源VDDライン、電源VSSライン)を流れていた電流量は少ないため、振動電流の振幅を小さく抑えることができ、すなわちこの振動電流により電源ラインに逆流電流が発生することを防止することができる(図3(j))。
しかしながら、MOSトランジスタTr11がオフに切り換わることにより直列共振が発生する直前に電源ライン(電源VDDライン、電源VSSライン)を流れていた電流量は少ないため、振動電流の振幅を小さく抑えることができ、すなわちこの振動電流により電源ラインに逆流電流が発生することを防止することができる(図3(j))。
そして、時間の経過に伴い振動電流の振幅は次第に小さくなり、図9中に破線矢印で示すように、電源VSSライン、寄生ダイオードD4、コイル5、MOSトランジスタTr3、電源VSSラインを経由して回生電流が流れる状態に移行する。
以上から、オフセット電流の大きさとして、MOSトランジスタTr2がオフ状態に切り換わった時点で発生する直列共振による振動電流の逆流電流成分を打ち消すことの可能な大きさに設定し、且つ、オフセット時間Wとして、前記直列共振による振動電流の振幅が十分低減するのに要する所要時間を設定することによって、MOSトランジスタTr2がオフセット状態に切り換わることにより電源ラインに逆流電流が発生することを抑制することができるとともに、MOSトランジスタTr11がオフに切り換わることにより生じる振動電流の発生を抑制することができることがわかる。
以上から、オフセット電流の大きさとして、MOSトランジスタTr2がオフ状態に切り換わった時点で発生する直列共振による振動電流の逆流電流成分を打ち消すことの可能な大きさに設定し、且つ、オフセット時間Wとして、前記直列共振による振動電流の振幅が十分低減するのに要する所要時間を設定することによって、MOSトランジスタTr2がオフセット状態に切り換わることにより電源ラインに逆流電流が発生することを抑制することができるとともに、MOSトランジスタTr11がオフに切り換わることにより生じる振動電流の発生を抑制することができることがわかる。
したがって、オフセット電流の大きさとして、MOSトランジスタTr1、Tr2がオフに切り換わることにより生じる直列共振による振動電流の逆流電流成分を打ち消すことの可能な大きさの電流値を設定し、オフセット時間Wとして、MOSトランジスタTr1、Tr2が切り換わることにより生じる振動電流の振幅が十分低減するまでに要する所要時間を設定することにより、電源ラインに逆流電流が発生することを回避することができるとともに、MOSトランジスタTr11がオフに切り換わることにより生じる振動電流の発生を抑制することができる。
<まとめ>
以上のように、本実施形態におけるH型ブリッジ回路10では、コイル5への通電を行うためのMOSトランジスタTr1、Tr2がオフに切り換わるタイミングで、オフセット電流発生回路13を構成するMOSトランジスタTr11をオフセット時間Wのみオンとし、MOSトランジスタTr1、Tr2がオフに切り換わったのち、オフセット時間Wのみオフセット電流発生回路13に電源VDDラインから電流供給を行う構成とした。
以上のように、本実施形態におけるH型ブリッジ回路10では、コイル5への通電を行うためのMOSトランジスタTr1、Tr2がオフに切り換わるタイミングで、オフセット電流発生回路13を構成するMOSトランジスタTr11をオフセット時間Wのみオンとし、MOSトランジスタTr1、Tr2がオフに切り換わったのち、オフセット時間Wのみオフセット電流発生回路13に電源VDDラインから電流供給を行う構成とした。
そのため、PWM入力信号PWMに応じてオンオフ動作するMOSトランジスタTr1、Tr2のオンオフの切り換わりに伴い、電源ライン(電源VDDライン、電源VSSライン)に寄生する抵抗成分と外付けのデカップリングコンデンサ6との直列共振により振動電流が発生した場合であっても、オフセット電流発生回路13により発生されるオフセット電流により、振動電流の逆流電流成分を打ち消すことができるため、電源ラインに逆流電流が発生することを回避することができる。
また、MOSトランジスタTr11をオフセット時間Wの間オンとしているため、電源ラインの電流量が十分少なくなった時点でオフセット電流の供給を停止させることができ、すなわち、MOSトランジスタTr11がオフとなることに伴い発生する振動電流の振幅を小さく抑制することができる。
また、オフセット時間Wが経過した時点でMOSトランジスタTr11をオフとし、オフセット電流の供給を停止しているため、オフセット電流を供給することによりH型ブリッジ回路10全体の消費電流の増加を抑制することができる。
また、オフセット時間Wが経過した時点でMOSトランジスタTr11をオフとし、オフセット電流の供給を停止しているため、オフセット電流を供給することによりH型ブリッジ回路10全体の消費電流の増加を抑制することができる。
なお、上記実施の形態においては、電源VDDラインと電源VSSラインとの間に設けたデカップリングコンデンサ6の容量成分と電源ラインの寄生インダクタンスとにより直列共振が生じる場合について説明したが、デカップリングコンデンサ6により生じる直列共振に限るものではなく、電源VDDラインと電源VSSラインとの間に設けられた容量成分と電源ラインの寄生インダクタンスとによる直列共振に伴い生じる、電源ラインへの逆流電流であっても抑制することができる。
この場合には、電源VDDラインと電源VSSラインとの間に設けられた容量成分と電源ラインの寄生インダクタンスとによる直列共振に伴って生じる振動電流の振幅およびその減衰時間を予測するなどにより求め、これに基づき、オフセット電流量およびオフセッット時間Wを設定すればよい。
また、上記実施の形態においては、オフセット時間の間のみオフセット電流を発生させる構成としたが、これに限るものではなく、オフセット電流が比較的小さく、オフセット電流を供給することによる消費電流の影響が比較的小さい場合には、常時オフセット電流を供給する構成してもよい。
また、上記実施の形態においては、オフセット時間の間のみオフセット電流を発生させる構成としたが、これに限るものではなく、オフセット電流が比較的小さく、オフセット電流を供給することによる消費電流の影響が比較的小さい場合には、常時オフセット電流を供給する構成してもよい。
なお、上記実施形態において、電源VDDラインが第1の電源に対応し、電源VSSラインが第2の電源に対応し、MOSトランジスタTr1が第1のトランジスタに対応し、MOSトランジスタTr2が第2のトランジスタに対応し、MOSトランジスタTr3が第3のトランジスタに対応し、MOSトランジスタTr4が第4のトランジスタに対応し、コイル5が負荷に対応し、ブリッジ回路本体11がH型ブリッジ本体に対応し、MOSトランジスタTr11が第5のトランジスタに対応している。
本発明のH型ブリッジ回路およびモータ駆動装置は、家庭製品、工業用・医療用機器などの駆動源となる各種のモータの制御装置の他に、ボイスモータなどの駆動に適用することができる。
また、本発明のH型ブリッジ回路は、ブリッジ回路本体対してオフセット電流を供給しておらず、オフセット電流発生回路に対してオフセット電流を供給している。そのため、PWM入力信号PWMのデューティ比を小さくした場合、負荷としてのコイルに供給される電流も小さくなり、モータの回転数を小さくすることができる。したがって、低回転域から高回転域まで幅広い回転数域で制御が必要な場合に、特に有効である。
また、本発明のH型ブリッジ回路は、ブリッジ回路本体対してオフセット電流を供給しておらず、オフセット電流発生回路に対してオフセット電流を供給している。そのため、PWM入力信号PWMのデューティ比を小さくした場合、負荷としてのコイルに供給される電流も小さくなり、モータの回転数を小さくすることができる。したがって、低回転域から高回転域まで幅広い回転数域で制御が必要な場合に、特に有効である。
5 コイル
6 デカップリングコンデンサ
10 H型ブリッジ回路
11 ブリッジ回路本体
12 制御回路
13 オフセット電流発生回路
Tr1、Tr2 Pチャネル型MOSトランジスタ
Tr3、Tr4 Nチャネル型MOSトランジスタ
Tr11 Pチャネル型MOSトランジスタ
R11 抵抗
OUT1、OUT2 出力端子
6 デカップリングコンデンサ
10 H型ブリッジ回路
11 ブリッジ回路本体
12 制御回路
13 オフセット電流発生回路
Tr1、Tr2 Pチャネル型MOSトランジスタ
Tr3、Tr4 Nチャネル型MOSトランジスタ
Tr11 Pチャネル型MOSトランジスタ
R11 抵抗
OUT1、OUT2 出力端子
Claims (4)
- 第1、第2、第3および第4のトランジスタを備え、第1の電源と第2の電源との間に、直列に接続された前記第1のトランジスタおよび前記第3のトランジスタと直列に接続された前記第2のトランジスタおよび第4のトランジスタとが並列に接続され、且つ前記第1のトランジスタおよび第3のトランジスタの接続点と前記第2のトランジスタおよび第4のトランジスタの接続点との間に負荷が接続されてなるH型ブリッジ本体と、
前記H型ブリッジ本体とは別に、前記第1の電源と前記第2の電源との間に直列に接続される第5のトランジスタおよび抵抗を有するオフセット電流発生回路と、
前記負荷の通電方向を切り換える切換信号が入力され、当該切換信号にしたがって前記第1、第2、第3および第4のトランジスタを駆動制御するとともに、前記第5のトランジスタを駆動制御する制御回路と、を備え、
前記制御回路は、前記第1、第2、第3、第4および第5のトランジスタのそれぞれを予め定めた手順で個別にオンオフ制御することを特徴とするH型ブリッジ回路。 - 前記制御回路は、前記負荷への通電量をPWM制御により制御し、
前記PWM制御におけるPWM信号がハイレベルである区間において、前記第1のトランジスタおよび前記第4のトランジスタをオン状態に制御し且つ他のトランジスタをオフ状態に制御し、または、前記第2のトランジスタおよび前記第3のトランジスタをオン状態に制御し且つ他のトランジスタをオフ状態に制御することにより、前記負荷に電流を供給し、
前記PWM信号がローレベルである区間において、前記第4のトランジスタをオン状態に維持したまま前記第1のトランジスタをオフ状態に制御し、または前記第3のトランジスタをオン状態に維持したまま前記第2のトランジスタをオフ状態に制御することにより前記負荷の電流を回生させるとともに、前記PWM信号がローレベルに切り換わった時点から予め設定したオフセット時間の間、前記第5のトランジスタをオン状態に制御することにより、前記オフセット電流発生回路にオフセット電流を供給し、
前記PWM信号がローレベルに切り換わった時点から前記オフセット時間が経過したとき、前記第5のトランジスタをオフ状態に制御することにより、前記オフセット電流の供給を停止することを特徴とする請求項1記載のH型ブリッジ回路。 - 前記オフセット時間は、前記第1のトランジスタまたは前記第3のトランジスタがオフ状態に切り換わる時に、前記第1の電源および前記第2の電源の電源ラインの寄生インダクタンスと、前記第1の電源および前記第2の電源間に接続される容量成分と、により前記第1の電源および前記第2の電源間に生じる振動電流が減衰するまでの減衰時間であることを特徴とする請求項2記載のH型ブリッジ回路。
- 請求項1から請求項3のうちのいずれか1項に記載のH型ブリッジ回路を備え、
前記負荷はモータのコイルであることを特徴とするモータ駆動装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012014461A JP2013158068A (ja) | 2012-01-26 | 2012-01-26 | H型ブリッジ回路およびモータ駆動装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012014461A JP2013158068A (ja) | 2012-01-26 | 2012-01-26 | H型ブリッジ回路およびモータ駆動装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013158068A true JP2013158068A (ja) | 2013-08-15 |
Family
ID=49052767
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012014461A Pending JP2013158068A (ja) | 2012-01-26 | 2012-01-26 | H型ブリッジ回路およびモータ駆動装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013158068A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111800162A (zh) * | 2019-04-04 | 2020-10-20 | 亚德诺半导体国际无限责任公司 | 具有可控谐振频率的射频开关 |
-
2012
- 2012-01-26 JP JP2012014461A patent/JP2013158068A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111800162A (zh) * | 2019-04-04 | 2020-10-20 | 亚德诺半导体国际无限责任公司 | 具有可控谐振频率的射频开关 |
CN111800162B (zh) * | 2019-04-04 | 2022-03-22 | 亚德诺半导体国际无限责任公司 | 具有可控谐振频率的射频开关 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5202089B2 (ja) | Hブリッジ駆動回路及びhブリッジ回路の制御方法 | |
CN104142702B (zh) | 输出电路以及电压信号输出方法 | |
JP2009240151A (ja) | 駆動信号供給制御用半導体装置 | |
JP2016143799A (ja) | 異常検出回路 | |
CN110474627A (zh) | 图腾柱电路用驱动装置 | |
US9722601B2 (en) | Gate driving circuit of high-side transistor, switching output circuit, inverter device, and electronic device | |
JP6198676B2 (ja) | モータ駆動制御方法およびモータ駆動制御装置 | |
TWI450484B (zh) | Step-up switching regulator | |
JP2013158068A (ja) | H型ブリッジ回路およびモータ駆動装置 | |
JP2013158067A (ja) | H型ブリッジ回路およびモータ駆動装置 | |
TWI683541B (zh) | 位準移位電路 | |
WO2017094839A1 (ja) | モータ駆動装置及びモータ駆動装置の制御方法 | |
JP2014027733A (ja) | Dcdcコンバータ | |
US8115469B2 (en) | Driver circuit | |
JP5810973B2 (ja) | スイッチング素子の駆動回路 | |
JP5042749B2 (ja) | ソリッドステートリレー | |
JP2013158066A (ja) | H型ブリッジ回路およびモータ駆動装置 | |
JP5918512B2 (ja) | H型ブリッジ回路およびモータ駆動装置 | |
JP2017034594A (ja) | 誘導性負荷駆動装置 | |
JP5594263B2 (ja) | ハーフブリッジ回路 | |
JP4892297B2 (ja) | スイッチングレギュレータ | |
JP2012005295A (ja) | モータ駆動回路 | |
JP5612446B2 (ja) | 駆動回路 | |
JP2021025515A (ja) | 燃料噴射制御装置 | |
JP4692134B2 (ja) | 出力バッファ回路 |