JP2013158067A - Ｈ型ブリッジ回路およびモータ駆動装置 - Google Patents

Abstract

【課題】電源ラインの寄生インダクタンスと外付けしたデカップリングコンデンサの容量成分とによって発生する直列共振に伴う、電源ラインへの逆流電流の発生を回避する。
【解決手段】直列に接続されたトランジスタ部１およびＭＯＳトランジスタＴｒ３と、直列に接続されたトランジスタ部２およびＭＯＳトランジスタＴｒ４とを電源ライン間に並列に接続し、トランジスタ部１、２を、並列に接続されたトランジスタサイズの異なるＭＯＳトランジスタＴｒ１ａおよびＴｒ１ｂと、ＭＯＳトランジスタＴｒ２ａおよびＴｒ２ｂとでそれぞれ構成する。トランジスタＴｒ１ａ、Ｔｒ１ｂ、Ｔｒ４をオン状態、他をオフ状態としてコイル５に電流を供給し、トランジスタＴｒ１ａをオフに切り換えた後、減衰時間Δｗ経過後トランジスタＴｒ１ｂをオフに切り換え、コイル５の電流を回生しつつ、逆流防止用のオフセット電流を発生させる。
【選択図】 図１

Description

本発明は、ＭＯＳトランジスタなどで構成されるＨ型ブリッジ回路およびモータ駆動装置に関する。

従来、モータなどを駆動するための回路として、モータなどのコイルに電流を供給するＨ型ブリッジ回路（フルブリッジ回路）が知られている（例えば非特許文献１参照）。
このＨ型ブリッジ回路は、例えば図１１に示すように、Ｐチャネル型のＭＯＳトランジスタＴｒ５１およびＴｒ５２と、Ｎチャネル型のＭＯＳトランジスタＴｒ５３およびＴｒ５４と、を備えている。そして、直列に接続されたＭＯＳトランジスタＴｒ５１およびＴｒ５３と、直列に接続されたＭＯＳトランジスタＴｒ５２およびＴｒ５４とが、電源ＶＤＤラインと電源ＶＳＳラインとの間に並列に接続されてなる。

ＭＯＳトランジスタＴｒ５１およびＴｒ５３のドレイン同士の接続部と、ＭＯＳトランジスタＴｒ５２およびＴｒ５４のドレイン同士の接続部との間に、負荷としてコイル５５が接続される。また、電源ＶＤＤラインと電源ＶＳＳラインとの間には、外付けのデカップリングコンデンサ６０が接続されている。
Ｐチャネル型のＭＯＳトランジスタＴｒ５１およびＴｒ５２のゲートには制御信号ＰＧ５１およびＰＧ５２がそれぞれ入力され、また、Ｎチャネル型のＭＯＳトランジスタＴｒ５３およびＴｒ５４のゲートには制御信号ＮＧ５３およびＮＧ５４がそれぞれ入力される。また、ＭＯＳトランジスタＴｒ５１〜Ｔｒ５４のそれぞれは、寄生ダイオードＤ５１〜Ｄ５４を有する。

次に、このような従来のＨ型ブリッジ回路５０において、負荷としてモータコイル５５を接続し、モータをＰＷＭ制御する場合の動作例について説明する。
図１２および図１３は、図１１に示すＨ型ブリッジ回路５０の各部の信号の波形例を示したものである。
図１２および図１３において、（ａ）はモータの正転、反転を制御する切換信号の電圧値、（ｂ）はＨ型ブリッジ回路５０をＰＷＭ制御するための指令信号であるＰＷＭ入力信号ＰＷＭの電圧値を表す。（ｃ）および（ｄ）はＭＯＳトランジスタＴｒ５１、Ｔｒ５２のゲートにそれぞれ入力される制御信号ＰＧ５１、ＰＧ５２、（ｅ）および（ｆ）はＭＯＳトランジスタＴｒ５３、Ｔｒ５４のゲートにそれぞれ入力される制御信号ＮＧ５３、ＮＧ５４を表す。（ｇ）および（ｈ）はモータコイル５５の両端の電圧、すなわちＨ型ブリッジ回路５０の出力端子ＯＵＴ１およびＯＵＴ２の電圧を表す。具体的には、出力端子ＯＵＴ１はＭＯＳトランジスタＴｒ５１とＴｒ５３との接続部の電圧、出力端子ＯＵＴ２はＭＯＳトランジスタＴｒ５２とＴｒ５４との接続部の電圧を表す。（ｉ）は電源ＶＤＤラインからＨ型ブリッジ回路５０に供給される回路電流ＩＤＤを示す。

図１２は、正反転制御信号である切換信号ＨＡＬＬがローレベル（以下、Ｌレベルという。）である時の波形例を示す。
切換信号ＨＡＬＬがＬレベルの時、例えばＭＯＳトランジスタＴｒ５１には、制御信号ＰＧ５１（図１２（ｃ））としてＰＷＭ入力信号ＰＷＭ（図１２（ｂ））を反転した信号が入力され、ＭＯＳトランジスタＴｒ５２にはハイレベル（以下、Ｈレベルという。）の制御信号ＰＧ５２（図１２（ｄ））、ＭＯＳトランジスタＴｒ５３にはＬレベルの制御信号ＮＧ５３（図１２（ｅ））、ＭＯＳトランジスタＴｒ５４にはＨレベルの制御信号ＮＧ５４（図１２（ｆ））がそれぞれ入力される。

これにより、ＭＯＳトランジスタＴｒ５１は、制御信号ＰＧ５１の信号値に応じてオンオフが決まり、ＭＯＳトランジスタＴｒ５２およびＴｒ５３はオフとなり、Ｔｒ５４はオンとなる。
ここで、ＰＷＭ入力信号ＰＷＭがＨレベルの時には、ＭＯＳトランジスタＴｒ５１にはＬレベルの制御信号ＰＧ５１が入力され、ＭＯＳトランジスタＴｒ５１はオンとなる。その結果、出力端子ＯＵＴ１はＨレベルとなり、出力端子ＯＵＴ２はＬレベルとなる。すなわち、コイル５５の一端はＨレベルとなり、コイル５５の他端はＬレベルとなる。このときのＨ型ブリッジ回路５０における電流経路は、図１１中に破線矢印で示すように、電源ＶＤＤラインから、ＭＯＳトランジスタＴｒ５１、コイル５５、ＭＯＳトランジスタＴｒ５４、電源ＶＳＳラインを経由する経路となる。

一方、ＰＷＭ入力信号ＰＷＭがＬレベルの時には、ＭＯＳトランジスタＴｒ５１にはＨレベルの制御信号ＰＧ５１が入力され、ＭＯＳトランジスタＴｒ５１はオフとなる。この時、コイル５５の一端（出力端子ＯＵＴ１）は、Ｌレベル相当の電圧値からダイオード電圧分低下したレベルの電圧となり、他端（出力端子ＯＵＴ２）はＬレベルとなる。このときのＨ型ブリッジ回路５０における電流経路は、図１４中に破線矢印Ｌ１１で示すように、電源ＶＳＳライン、寄生ダイオードＤ５３、コイル５５、ＭＯＳトランジスタＴｒ５４、電源ＶＳＳラインを経由する経路となる。

また、ＰＷＭ入力信号ＰＷＭがＨレベルからＬレベルに切り替わった瞬間、すなわち、ＭＯＳトランジスタＴｒ５１がオフ状態に切り換わった瞬間に、電源ＶＤＤラインの寄生インダクタンス５７と、電源ＶＤＤラインおよび電源ＶＳＳライン間に接続されたデカップリングコンデンサ６０の容量成分と、電源ＶＳＳラインの寄生インダクタンス５８とにより直列共振が発生し、図１４中に破線矢印Ｌ１２、Ｌ１３、およびＬ１４、Ｌ１５で示すように、寄生インダクタンス５７とデカップリングコンデンサ６０との間、および寄生インダクタンス５８とデカップリングコンデンサ６０との間で振動電流が流れる。つまり、この振動電流により電源ＶＤＤラインへ逆流電流が流れる。

この時の逆流電流は図１２（ｉ）に示すように、回路電流ＩＤＤが０ｍＡ以下のマイナスの値となる電流のことを指している。
電源ＶＤＤラインおよび電源ＶＳＳラインには寄生インピーダンスも存在するため、時間の経過とともに共振振幅は減衰し、寄生インダクタンス５７とデカップリングコンデンサ６０との間、および寄生インダクタンス５８とデカップリングコンデンサ６０との間の振動電流も流れなくなる。

一方、ＰＷＭ入力信号ＰＷＭがＬレベルからＨレベルに切り替わった瞬間、すなわち、ＭＯＳトランジスタＴｒ５１がオン状態に切り換わった瞬間においても、上記と同様に、電源ＶＤＤラインの寄生インダクタンス５７とデカップリングコンデンサ６０の容量成分と、電源ＶＳＳラインの寄生インダクタンス５８とにより共振が発生し、寄生インダクタンス５７とデカップリングコンデンサ６０との間、および寄生インダクタンス５８とデカップリングコンデンサ６０との間で振動電流が流れるが、この場合は、ＭＯＳトランジスタＴｒ５１を介して比較的大きな電流が流れるため、振動電流が生じたとしても、回路電流ＩＤＤは正値となり、逆流電流が生じることはない。

図１３は、正反転制御信号である切換信号ＨＡＬＬがＨレベルである時の波形例を示す。切換信号ＨＡＬＬがＨレベルの時、ＭＯＳトランジスタＴｒ５２には、制御信号ＰＧ５２（図１３（ｄ））としてＰＷＭ入力信号（図１３（ｂ））を反転した信号が入力され、ＭＯＳトランジスタＴｒ５１にはＨレベルの制御信号ＰＧ５１（図１３（ｃ））、ＭＯＳトランジスタＴｒ５３にはＨレベルの制御信号ＮＧ５３、ＭＯＳトランジスタＴｒ５４にはＬレベルの制御信号ＮＧ５４、がそれぞれ入力される。

これにより、ＭＯＳトランジスタＴｒ５２は、制御信号ＰＧ５２に応じてオンオフが決まり、ＭＯＳトランジスタＴｒ５１およびＴｒ５４はオフとなり、Ｔｒ５３はオンとなる。
ここで、ＰＷＭ入力信号ＰＷＭがＨレベルの時には、ＭＯＳトランジスタＴｒ５２にはＬレベルの制御信号ＰＧ５２が入力され、ＭＯＳトランジスタＴｒ５２はオンとなる。その結果、コイル５５の一端（出力端子ＯＵＴ２）はＨレベルとなり、他端（出力端子ＯＵＴ１）はＬレベルとなる。このときのＨ型ブリッジ回路５０における電流経路は、図１５中に破線矢印で示すように、電源ＶＤＤラインから、ＭＯＳトランジスタＴｒ５２、コイル５５、ＭＯＳトランジスタＴｒ５３、電源ＶＳＳラインを経由する経路となる。

一方、ＰＷＭ入力信号ＰＷＭがＬレベルの時には、ＭＯＳトランジスタＴｒ５２にはＨレベルの制御信号ＰＧ５２が入力され、ＭＯＳトランジスタＴｒ５２はオフとなる。この時、コイル５５の一端（出力端子ＯＵＴ２）はＬレベル相当の電圧値からダイオード電圧分低下したレベルの電圧となり、他端（出力端子ＯＵＴ１）はＬレベルのままとなる。このときのＨ型ブリッジ回路５０における電流経路は、図１６中に破線矢印Ｌ２１で示すように、電源ＶＳＳライン、寄生ダイオードＤ５４、コイル５５、ＭＯＳトランジスタＴｒ５３、電源ＶＳＳラインを経由する経路となる。

また、ＰＷＭ入力信号ＰＷＭがＨレベルからＬレベルに切り替わった瞬間、すなわち、ＭＯＳトランジスタＴｒ５２がオフ状態になった瞬間、電源ＶＤＤラインの寄生インダクタンス５７と、電源ＶＤＤラインおよび電源ＶＳＳライン間に接続されたデカップリングコンデンサ６０の容量成分と、電源ＶＳＳラインの寄生インダクタンス５８とにより直列共振が発生し、図１６中に破線矢印Ｌ２２、Ｌ２３、およびＬ２４、Ｌ２５で示すように、寄生インダクタンス５７とデカップリングコンデンサ６０との間、および寄生インダクタンス５８とデカップリングコンデンサ６０との間で振動電流が流れる。このため、この振動電流により電源ＶＤＤラインへ逆流電流が流れる。

電源ＶＤＤラインには寄生インピーダンスも存在するため、時間の経過とともに共振振幅は減衰し、寄生インダクタンス５７とデカップリングコンデンサ６０との間、および寄生インダクタンス５８とデカップリングコンデンサ６０との間の振動電流も流れなくなる。
つまり、この場合も同様に、ＰＷＭ入力信号ＰＷＭがＬレベルからＨレベルに切り替わった瞬間においても、電源ＶＤＤラインの寄生インダクタンス５７とデカップリングコンデンサ６０の容量成分と、電源ＶＳＳラインの寄生インダクタンス５８とにより直列共振が発生し、図１３（ｉ）に示すように、ＰＷＭ入力信号ＰＷＭの切り替わり時に、回路電流ＩＤＤに振動電流が発生し、電源ＶＤＤラインへ逆流する。

坂本幸夫著，「よくわかる電源ラインのＥＭＣ・ノイズ対策設計」，日刊工業新聞社，２００６年８月，ｐ１１８

前述のように、寄生インダクタンス５７、５８とデカップリングコンデンサ６０の容量成分とによる直列共振により逆流電流が発生した場合、次のような問題が生じる。
すなわち、ステップダウンコンバート型の電源を用いている場合、その電源は回路から電源側に電流を引くことができないため、コイルの回生電流を電源に流し込もうとすると、電源の電位が上昇する。このため、上記のように、逆流電流が発生した瞬間、電源ＶＤＤラインの電位が上昇する。

そのため、Ｈ型ブリッジ回路とその制御回路を同じ電源で駆動させる方法をとった場合、電源ＶＤＤの上昇により制御回路に影響を及ぼす可能性がある。
直列共振の影響を小さくするためには、共振周波数をＰＷＭ周波数よりも低くすることが考えられる。このように共振周波数を低くするためには、デカップリングコンデンサ６０の容量値を大きくすればよいが、容量値の増加に伴いコンデンサの体積まで大きくなってしまい、実装に支障をきたす可能性がある。

そこで、本発明の目的は、上述の事情に鑑み、外付けのデカップリングコンデンサなどの容量成分と電源ラインの寄生インダクタンスとの直列共振による逆流電流の防止を図るようにしたＨ型ブリッジ回路およびモータ駆動装置を提供することにある。

本発明の請求項１にかかるＨ型ブリッジ回路は、第１の電源と第２の電源との間に直列に接続される第１の高電位側トランジスタ部および第１の低電位側トランジスタと、前記第１の電源と前記第２の電源との間に直列に接続される第２の高電位側トランジスタ部および第２の低電位側トランジスタと、を有し、前記第１の高電位側トランジスタ部および前記第１の低電位側トランジスタの接続点と前記第２の高電位側トランジスタ部および前記第２の低電位側トランジスタの接続点との間に負荷が接続されてなるＨ型ブリッジ本体と、前記負荷の通電方向を切り換える切換信号が入力され、当該切換信号にしたがって前記第１の高電位側トランジスタ部および第２の高電位側トランジスタ部と、前記第１の低電位側トランジスタおよび第２の低電位側トランジスタとをそれぞれ駆動制御する制御回路と、を備え、前記第１の高電位側トランジスタ部は、前記第１の電源と前記第１の低電位側トランジスタとの間に並列に接続された第１サブトランジスタおよび当該第１サブトランジスタよりもトランジスタサイズが小さい第２サブトランジスタを含んで構成され、前記第２の高電位側トランジスタ部は、前記第１の電源と前記第２の低電位側トランジスタとの間に並列に接続された第３サブトランジスタおよび当該第３サブトランジスタよりもトランジスタサイズが小さい第４サブトランジスタを含んで構成され、前記制御回路は、前記第１から第４サブトランジスタ、前記第１の低電位側トランジスタ、および前記第２の低電位側トランジスタの各トランジスタを予め定めた手順で個別にオンオフ制御し、且つ前記第１サブトランジスタおよび前記第３サブトランジスタを、負荷への通電量をＰＷＭ制御するためのトランジスタとして、前記負荷に電流を供給するモードおよび前記負荷の電流を回生させるモードでの駆動を繰り返し行い、前記第１サブトランジスタまたは前記第３サブトランジスタを前記負荷に電流を供給するモードで駆動する区間において前記第２サブトランジスタまたは前記第４サブトランジスタをオン状態に制御し、前記第１サブトランジスタまたは前記第３サブトランジスタが前記負荷の電流を回生させるモードでの駆動に切り換わった時点から所定時間が経過した時点で前記第２サブトランジスタまたは前記第４サブトランジスタをオフ状態に切り換えることを特徴としている。

つまり、前記制御回路は、前記切換信号が第１の通電方向を指示する信号であるときには、前記第１サブトランジスタを前記負荷に電流を供給するモードで駆動する区間において前記第２サブトランジスタをオン状態に制御し、前記第１サブトランジスタが前記負荷の電流を回生させるモードでの駆動に切り換わった時点から所定時間が経過した時点で前記第２サブトランジスタをオフ状態に切り換える。前記切換信号が第２の通電方向を指示する信号であるときには、前記制御回路は、前記第３サブトランジスタを前記負荷に電流を供給するモードで駆動する区間において前記第４サブトランジスタをオン状態に制御し、前記第３サブトランジスタが前記負荷の電流を回生させるモードでの駆動に切り換わった時点から所定時間が経過した時点で前記第４サブトランジスタをオフ状態に切り換える。

請求項２にかかるＨ型ブリッジ回路は、請求項１記載のＨ型ブリッジ回路において、前記制御回路は、前記負荷の通電量をＰＷＭ制御するための第１のＰＷＭ信号が入力され、当該第１のＰＷＭ信号から当該第１のＰＷＭ信号と同一周期であり且つパルス幅が前記所定時間相当だけ長い第２のＰＷＭ信号を生成するＰＷＭ調整回路を有し、前記第１のＰＷＭ信号および前記第２のＰＷＭ信号がハイレベルである区間において、前記第１サブトランジスタおよび第２サブトランジスタと前記第２の低電位側トランジスタとをオン状態且つ他のトランジスタをオフ状態に制御し、または前記第３サブトランジスタおよび第４サブトランジスタと前記第１の低電位側トランジスタとをオン状態且つ他のトランジスタをオフ状態に制御することにより、前記負荷に電流を供給し、前記第１のＰＷＭ信号がローレベルに切り換わり且つ前記第２のＰＷＭ信号がハイレベルである区間において、前記第２サブトランジスタおよび前記第２の低電位側トランジスタをオン状態に維持したまま前記第１サブトランジスタをオフ状態に切り換え、または前記第４サブトランジスタおよび前記第１の低電位側トランジスタをオン状態に維持したまま前記第３サブトランジスタをオフ状態に切り換えることにより、前記負荷の電流を回生しつつ前記第２サブトランジスタまたは前記第４サブトランジスタにより逆流電流防止用のオフセット電流を発生させ、前記第２のＰＷＭ信号がローレベルに切り換わり且つ前記第１のＰＷＭ信号がローレベルである区間において、前記第２の低電位側トランジスタをオン状態に維持したまま前記第２サブトランジスタをオフ状態に切り換え、または前記第１の低電位側トランジスタをオン状態に維持したまま前記第４サブトランジスタをオフ状態に切り換えることにより、前記オフセット電流を停止させて前記負荷の電流を回生させることを特徴としている。

つまり、前記制御回路は、前記切換信号が第１の通電方向を指示する信号であるときには、前記第１のＰＷＭ信号および前記第２のＰＷＭ信号がハイレベルである区間（第１区間）において、前記第１サブトランジスタおよび第２サブトランジスタと前記第２の低電位側トランジスタとをオン状態且つ他のトランジスタをオフ状態に制御することにより前記負荷に電流を供給し、前記第１のＰＷＭ信号がローレベルに切り換わり且つ前記第２のＰＷＭ信号がハイレベルである区間（第２区間）において、前記第２サブトランジスタおよび前記第２の低電位側トランジスタをオン状態に維持したまま前記第１サブトランジスタをオフ状態に切り換えることにより、前記負荷の電流を回生しつつ前記第２サブトランジスタにより逆流電流防止用のオフセット電流を発生させ、前記第２のＰＷＭ信号がローレベルに切り換わり且つ前記第１のＰＷＭ信号がローレベルである区間（第３区間）において、前記第２の低電位側トランジスタをオン状態に維持したまま前記第２サブトランジスタをオフ状態に切り換えることにより、前記オフセット電流を停止させて前記負荷の電流を回生させる。また、前記切換信号が第２の通電方向を指示する信号であるときには、前記制御回路は、前記第１区間において、前記第３サブトランジスタおよび第４サブトランジスタと前記第１の低電位側トランジスタとをオン状態且つ他のトランジスタをオフ状態に制御することにより、前記負荷に電流を供給し、前記第２区間では前記第４サブトランジスタおよび前記第１の低電位側トランジスタをオン状態に維持したまま前記第３サブトランジスタをオフ状態に切り換えることにより、前記負荷の電流を回生しつつ前記第４サブトランジスタにより逆流電流防止用のオフセット電流を発生させ、前記第３区間では前記第１の低電位側トランジスタをオン状態に維持したまま前記第４サブトランジスタをオフ状態に切り換えることにより、前記オフセット電流を停止させて前記負荷の電流を回生させる。

請求項３にかかるＨ型ブリッジ回路は、請求項１または請求項２記載のＨ型ブリッジ回路において、前記所定時間は、前記負荷に電流を供給するモードから前記負荷の電流を回生させるモードでの駆動への切り換わり時に、前記第１の電源および前記第２の電源の電源ラインの寄生インダクタンスと、前記第１の電源および前記第２の電源間に接続される容量成分と、により前記第１の電源および前記第２の電源間に生じる振動電流が減衰するまでの減衰時間であることを特徴としている。
また、本発明の請求項４に係るモータ駆動装置は、請求項１から請求項３のうちのいずれか１項に記載のＨ型ブリッジ回路を備え、前記負荷はモータのコイルであることを特徴としている。

本発明によれば、Ｈ型ブリッジ回路を構成する２つの高電位側トランジスタ部を、トランジスタサイズが異なる並列に接続した２つのトランジスタでそれぞれ構成し、Ｈ型ブリッジ回路を構成する各トランジスタのオンオフ制御を別個に行うようにした。
このため、トランジスタサイズがより大きなサブトランジスタを、負荷への通電量をＰＷＭ制御するためのトランジスタとして駆動し、このトランジスタサイズがより大きなサブトランジスタが負荷の電流を回生させるモードでの駆動に切り換わった時点から所定時間の間、トランジスタサイズがより小さいサブトランジスタをオン状態に制御することにより、所定時間の間、トランジスタサイズがより小さなサブトランジスタを経由した電流経路を形成することができる。そのため、トランジスタサイズがより大きなサブトランジスタが、ＰＷＭ制御によりオンオフ動作をすることに伴って、外付けのデカップリングコンデンサなどの容量成分と電源ラインの寄生インダクタンスとにより意図しない直列共振が発生し、電源ラインと容量成分との間に振動電流が生じた場合であっても、トランジスタサイズがより小さなサブトランジスタを経由する電流経路を流れる電流が、振動電流の逆流電流成分を打ち消すように作用するため、電源ラインに逆流電流が発生することを抑制することができる。したがって、寄生インダクタンスと外付けのデカップリングコンデンサの容量成分とにより意図しない直列共振が発生しても、逆流電流を防止することが可能となる。
また、トランジスタサイズがより小さなサブトランジスタを所定時間の間のみ、オン状態に制御するため、このトランジスタサイズがより小さなサブトランジスタを経由して逆流電流を防止するための電流を流すことによる、消費電流の増加を抑制することができる。

本発明におけるＨ型ブリッジ回路の一例を示す構成図である。 切換信号ＨＡＬＬがＬレベルの時の各部の波形の一例を示す波形図である。 切換信号ＨＡＬＬがＨレベルの時の各部の波形の一例を示す波形図である。 切換信号ＨＡＬＬがＬレベル、ＰＷＭ入力信号ＰＷＭ１がＨレベル、ＰＷＭ調整信号ＰＷＭ２がＨレベルの時の電流経路を示す図である。 切換信号ＨＡＬＬがＬレベル、ＰＷＭ入力信号ＰＷＭ１がＬレベル、ＰＷＭ調整信号ＰＷＭ２がＨレベルの時の電流経路を示す図である。 切換信号ＨＡＬＬがＬレベル、ＰＷＭ入力信号ＰＷＭ１がＬレベル、ＰＷＭ調整信号ＰＷＭ２がＬレベルの時の電流経路を示す図である。 切換信号ＨＡＬＬがＨレベル、ＰＷＭ入力信号ＰＷＭ１がＨレベル、ＰＷＭ調整信号ＰＷＭ２がＨレベルの時の電流経路を示す図である。 切換信号ＨＡＬＬがＨレベル、ＰＷＭ入力信号ＰＷＭ１がＬレベル、ＰＷＭ調整信号ＰＷＭ２がＨレベルの時の電流経路を示す図である。 切換信号ＨＡＬＬがＨレベル、ＰＷＭ入力信号ＰＷＭ１がＬレベル、ＰＷＭ調整信号ＰＷＭ２がＬレベルの時の電流経路を示す図である。 モータ回転数特性を示す図である。 従来のＨ型ブリッジ回路における、切換信号ＨＡＬＬがＬレベル、ＰＷＭ入力信号がＨレベルの時の電流経路を示す図である。 従来のＨ型ブリッジ回路における、切換信号ＨＡＬＬがＬレベルの時の各部の波形の一例を示す波形図である。 従来のＨ型ブリッジ回路における、切換信号ＨＡＬＬがＨレベルの時の各部の波形の一例を示す波形図である。 従来のＨ型ブリッジ回路における、切換信号ＨＡＬＬがＬレベル、ＰＷＭ入力信号がＬレベルの時の電流経路を示す図である。 従来のＨ型ブリッジ回路における、切換信号ＨＡＬＬがＨレベル、ＰＷＭ入力信号がＨレベルの時の電流経路を示す図である。 従来のＨ型ブリッジ回路における、切換信号ＨＡＬＬがＨレベル、ＰＷＭ入力信号がＬレベルの時の電流経路を示す図である。

以下、図面を参照して本発明の実施の形態を説明する。
＜Ｈ型ブリッジ回路の構成＞
図１は、本発明を適用したＨ型ブリッジ回路の一例を示す構成図である。
本実施形態におけるＨ型ブリッジ回路１０は、図１に示すように、ブリッジ回路本体１１とこのブリッジ回路本体１１を駆動制御する制御回路１２と、ＰＷＭ調整回路１３と、を備え、さらにブリッジ回路本体１１の電源ＶＤＤラインと電源ＶＳＳラインとの間には、外付けのデカップリングコンデンサ６が接続されている。前記ブリッジ回路本体１１と前記制御回路１２とＰＷＭ調整回路１３とは、例えばワンチップ化されて、Ｈ型ブリッジ回路１０からなるＩＣで構成される。

ブリッジ回路本体１１は、図１に示すように、Ｐチャネル型のＭＯＳトランジスタを含んで構成されるトランジスタ部１および２と、Ｎチャネル型のＭＯＳトランジスタＴｒ３、Ｔｒ４とを備えている。
トランジスタ部１とＭＯＳトランジスタＴｒ３とが直列に接続され、この直列に接続されたトランジスタ部１およびＭＯＳトランジスタＴｒ３が、高電位側の電源ＶＤＤラインと低電位側の電源ＶＳＳラインとの間に接続される。

同様に、トランジスタ部２とＭＯＳトランジスタＴｒ４とが直列に接続され、この直列に接続されたトランジスタ部２およびＭＯＳトランジスタＴｒ４が、電源ＶＤＤラインと電源ＶＳＳラインとの間に接続される。
このブリッジ回路本体１１では、トランジスタ部１とＭＯＳトランジスタＴｒ３との共通接続部が出力端子ＯＵＴ１と接続され、トランジスタ部２とＭＯＳトランジスタＴｒ４との共通接続部が出力端子ＯＵＴ２と接続される。そして、出力端子ＯＵＴ１およびＯＵＴ２間に負荷としてコイル５が接続される。

トランジスタ部１は、図１に示すように、Ｐチャネル型のＭＯＳトランジスタＴｒ１ａと、このＭＯＳトランジスタＴｒ１ａに比較してトランジスタサイズがより小さなＰチャネル型のＭＯＳトランジスタＴｒ１ｂとから構成され、これらＭＯＳトランジスタＴｒ１ａおよび１ｂが、電源ＶＤＤラインとＭＯＳトランジスタＴｒ３との間に並列に接続されている。なお、ＭＯＳトランジスタＴｒ１ａは寄生ダイオードＤ１ａを有し、ＭＯＳトランジスタＴｒ１ｂは寄生ダイオードＤ１ｂを有する。

同様に、トランジスタ部２は、図１に示すように、Ｐチャネル型のＭＯＳトランジスタＴｒ２ａと、このＭＯＳトランジスタＴｒ２ａに比較してトランジスタサイズがより小さなＰチャネル型のＭＯＳトランジスタＴｒ２ｂとから構成され、これらＭＯＳトランジスタＴｒ２ａおよび２ｂが、電源ＶＤＤラインとＭＯＳトランジスタＴｒ４との間に並列に接続されている。なお、ＭＯＳトランジスタＴｒ２ａは寄生ダイオードＤ２ａを有し、ＭＯＳトランジスタＴｒ２ｂは寄生ダイオードＤ２ｂを有する。

制御回路１２は、負荷であるコイル５の通電方向を切り替える切換信号ＨＡＬＬおよび通電量を制御するＰＷＭ入力信号ＰＷＭ１を図示しない上位装置から入力するとともに、ＰＷＭ調整回路１３から後述のＰＷＭ調整信号ＰＷＭ２を入力し、これらに基づき各トランジスタを駆動するための制御信号を生成する。
このとき、制御回路１２は、ＭＯＳトランジスタＴｒ１ａ、Ｔｒ１ｂ、Ｔｒ３およびＴｒ４を、ＭＯＳトランジスタＴｒ１ａおよびＴｒ２ａを高電位側のトランジスタ、ＭＯＳトランジスタＴｒ３およびＴｒ４を低電位側のトランジスタとする、４つのＭＯＳトランジスタおよび負荷がＨ型に接続されてなるいわゆるＨ型のブリッジ回路を構成するＭＯＳトランジスタとして駆動し、ＭＯＳトランジスタＴｒ１ｂおよびＴｒ２ｂを、オフセット電流発生用のＭＯＳトランジスタとして駆動する。具体的には、制御回路１２は、切換信号ＨＡＬＬおよび通電量を制御するＰＷＭ入力信号ＰＷＭ１にもとづき、ＭＯＳトランジスタＴｒ１ａおよびＴｒ２ａを駆動するための制御信号ＰＧ１ａ、ＰＧ１ｂを生成する。

また、切換信号ＨＡＬＬおよびＰＷＭ調整信号ＰＷＭ２に基づき、ＭＯＳトランジスタＴｒ１ｂおよびＴｒ２ｂを駆動するための制御信号ＰＧ１ｂ、ＰＧ２ｂを生成する。さらに、切換信号ＨＡＬＬに基づきＭＯＳトランジスタＴｒ３およびＴｒ４を駆動するための制御信号ＮＧ３、ＮＧ４を生成する。これら制御信号はそれぞれ対応するＭＯＳトランジスタのゲートに入力される。

ＰＷＭ調整回路１３は、図示しない上位装置から、ＰＷＭ入力信号ＰＷＭ１を入力し、このＰＷＭ入力信号ＰＷＭ１に基づき、オフセット電流発生用のＭＯＳトランジスタＴｒ１ｂ、Ｔｒ２ｂを制御するためのＰＷＭ調整信号ＰＷＭ２を生成し、これを制御回路１２に出力する。
ＰＷＭ調整信号ＰＷＭ２は、図２（ｃ）に示すように、ＰＷＭ入力信号ＰＷＭ１と同一周期の信号であるが、Ｈレベルである区間が、ＰＷＭ入力信号ＰＷＭ１よりも長い信号である。すなわち、ＰＷＭ入力信号ＰＷＭ１のＨレベルである区間をＷ１、ＰＷＭ調整信号ＰＷＭ２がＨレベルである区間をＷ２としたとき、Ｗ１＜Ｗ２を満足するように設定する。より具体的には、ＰＷＭ調整信号ＰＷＭ２のＨレベルである区間Ｗ２は、Ｗ１＜Ｗ２を満足し、かつ、“Ｗ２−Ｗ１”が“Ｗ２−Ｗ１＝減衰時間Δｗ”を満足するように設定される。減衰時間Δｗは、後述の、Ｈ型のブリッジ回路を構成するトランジスタとして動作するＭＯＳトランジスタＴｒ１ａおよびＴｒ２ａの切り換わりに伴い生じる振動電流の減衰に要する所要時間相当に設定される。

＜動作＞
次に、図１に示すＨ型ブリッジ回路１０の動作を説明する。
ここでは、Ｈ型ブリッジ回路１０の負荷であるコイル５としてモータのコイルを接続し、モータ駆動装置を構成するＨ型ブリッジ回路１０として適用した場合について説明する。
このモータの駆動制御のために、制御回路１２にはモータの正転と逆転との動作を切り換える信号、すなわち通電方向を切り換える正反転制御信号としての切換信号ＨＡＬＬと、モータを駆動制御するためのＰＷＭ入力信号ＰＷＭ１とが入力される。

制御回路１２は、切換信号ＨＡＬＬおよびＰＷＭ入力信号ＰＷＭ１にしたがって、図２および図３に示すように、ＭＯＳトランジスタＴｒ１ａ、Ｔｒ２ａを駆動制御するための制御信号ＰＧ１ａ、ＰＧ２ａを生成する。また、切換信号ＨＡＬＬおよびＰＷＭ調整信号ＰＷＭ２にしたがって、ＭＯＳトランジスタＴｒ１ｂ、Ｔｒ２ｂを駆動制御するための制御信号ＰＧ１ｂ、ＰＧ２ｂを生成し、さらに、切換信号ＨＡＬＬにしたがって、ＭＯＳトランジスタＴｒ３、Ｔｒ４を駆動制御するための制御信号ＮＧ３、ＮＧ４を生成する。

図２は、切換信号ＨＡＬＬがＬレベルである場合のブリッジ回路本体１１の各部の信号波形を表し、図３は、切換信号ＨＡＬＬがＨレベルである場合の各部の信号波形を表す。
なお、図２および図３において、（ａ）は切換信号ＨＡＬＬの電圧値、（ｂ）はＰＷＭ制御における指令信号であるＰＷＭ入力信号ＰＷＭ１、（ｃ）はＰＷＭ調整回路１３からのオフセット電流発生用のＰＷＭ調整信号ＰＷＭ２、（ｄ）は制御信号ＰＧ１ａ、（ｅ）は制御信号ＰＧ１ｂ、（ｆ）は制御信号ＰＧ２ａ、（ｇ）は制御信号ＰＧ２ｂ、（ｈ）は制御信号ＮＧ３、（ｉ）は制御信号ＮＧ４、（ｊ）は出力端子ＯＵＴ１の電圧、（ｋ）は出力端子ＯＵＴ２の電圧、（ｌ）は電源ＶＤＤラインからブリッジ回路本体１１に供給される回路電流ＩＤＤを表す。

＜切換信号ＨＡＬＬがＬレベルである場合の動作＞
まず、切換信号ＨＡＬＬがＬレベルである場合の動作を説明する。
切換信号ＨＡＬＬがＬレベルである場合には、ＭＯＳトランジスタＴｒ１ａには、制御信号ＰＧ１ａ（図２（ｄ））として、ＰＷＭ入力信号ＰＷＭ１（図２（ｂ））の反転信号が入力される。また、ＭＯＳトランジスタＴｒ１ｂには、制御信号ＰＧ１ｂ（図２（ｅ））としてＰＷＭ調整信号ＰＷＭ２（図２（ｃ））の反転信号が入力される。
ＭＯＳトランジスタＴｒ２ａおよびＴｒ２ｂには、Ｈレベルの制御信号ＰＧ２ａ（図２（ｆ））、ＰＧ２ｂ（図２（ｇ））がそれぞれ入力され、ＭＯＳトランジスタＴｒ３には、Ｌレベルの制御信号ＮＧ３（図２（ｈ））、ＭＯＳトランジスタＴｒ４には、Ｈレベルの制御信号ＮＧ４（図２（ｉ））がそれぞれ入力される。

ＭＯＳトランジスタＴｒ１ａは制御信号ＰＧ１ａのレベルに応じてオンオフが決まり、ＭＯＳトランジスタＴｒ１ｂは制御信号ＰＧ２ｂのレベルに応じてオンオフが決まり、ＭＯＳトランジスタＴｒ２ａおよびＴｒ２ｂはともにオフ、ＭＯＳトランジスタＴｒ３はオフ、ＭＯＳトランジスタＴｒ４はオンとなる。そのため、出力端子ＯＵＴ１（図２（ｊ））は、ＭＯＳトランジスタＴｒ１ａおよびＴｒ１ｂのオンオフ状態に応じて電圧値が決定され、出力端子ＯＵＴ２（図２（ｋ））はＬレベルとなる。

ここで、図２の時点ｔ１に示すように、ＰＷＭ入力信号ＰＷＭ１（図２（ｂ））がＨレベル、かつＰＷＭ調整信号ＰＷＭ２（図２（ｃ））がＨレベルの場合、制御信号ＰＧ１ａ（図２（ｄ））および制御信号ＰＧ１ｂ（図２（ｅ））は共にＬレベルとなり、ＭＯＳトランジスタＴｒ１ａおよびＴｒ１ｂは共にオンとなって、出力端子ＯＵＴ１（図２（ｊ））の電圧値はＨレベルとなる。この時の電流経路は、図４中に破線矢印で示すように、電源ＶＤＤライン、ＭＯＳトランジスタＴｒ１ａおよびＴｒ１ｂの２系統、コイル５、ＭＯＳトランジスタＴｒ４、電源ＶＳＳラインを経由する経路となる。

この状態から、図２の時点ｔ２に示すように、ＰＷＭ入力信号ＰＷＭ１（図２（ｂ））がＬレベルに切り換わると、制御信号ＰＧ１ａ（図２（ｄ））はＨレベルとなりＭＯＳトランジスタＴｒ１ａはオフとなる。
このとき、ＰＷＭ調整信号ＰＷＭ２（図２（ｃ））は、ＰＷＭ入力信号ＰＷＭ１よりもＨレベルである区間がより長くなるように設定されているため、Ｈレベルを維持したままとなる。そのため、制御信号ＰＧ１ｂ（図２（ｅ））はＬレベルを維持し、ＭＯＳトランジスタＴｒ１ｂはオンを維持する。その結果、出力端子ＯＵＴ１（図２（ｊ））の電圧値は、Ｌレベル相当の電圧値よりもダイオード電圧分低下したレベルの電圧となる。

この時、ＭＯＳトランジスタＴｒ１ｂがオンであり、ＭＯＳトランジスタＴｒ１ｂに対して電源ＶＤＤラインから電流が供給されてはいるものの、トランジスタサイズがより大きいＭＯＳトランジスタＴｒ１ａがオフに切り換わったため、コイル５は放電を開始する。
そのため、この時の電流経路は図５中に破線矢印Ｌ１で示すように、電源ＶＤＤライン、ＭＯＳトランジスタＴｒ１ｂ、コイル５、ＭＯＳトランジスタＴｒ４、電源ＶＳＳラインの経路と、破線矢印Ｌ２で示すように、電源ＶＳＳライン、寄生ダイオードＤ３、コイル５、ＭＯＳトランジスタＴｒ４、電源ＶＳＳラインの経路との、二つの電流経路となる。

また、制御信号ＰＧ１ａが時点ｔ２でＬレベルからＨレベルに切り換わった瞬間、すなわち、ＭＯＳトランジスタＴｒ１ａがオフ状態に切り替わった瞬間に、電源ＶＤＤラインの寄生インダクタンス７と、電源ＶＤＤラインおよび電源ＶＳＳライン間に接続された外付けのデカップリングコンデンサ６、電源ＶＳＳラインの寄生インダクタンス８の容量成分と、により直列共振が発生する。

この直列共振により、図５中に破線矢印Ｌ３ａ、Ｌ３ｂ、およびＬ４ａ、Ｌ４ｂで示すように、電源ＶＤＤラインとデカップリングコンデンサ６との接続部であるＡ点とデカップリングコンデンサ６との間、および電源ＶＳＳラインとデカップリングコンデンサ６との接続部であるＢ点とデカップリングコンデンサ６との間において、振動電流が発生する。

しかしながら、振動電流が発生しても、ＭＯＳトランジスタＴｒ１ｂがオンのままであり、電源ＶＤＤラインからブリッジ回路本体１１に流れる電流経路（破線矢印Ｌ１）が形成され、この電源ＶＤＤラインからブリッジ回路本体１１に流れる電流（以下、オフセット電流ともいう。）により、直列共振により発生した振動電流の逆流電流成分が打ち消されるため、電源ＶＤＤラインに逆流電流が発生することを抑制することができる。

つまり、図２（ｌ）に示すように、オフセット電流を供給することにより、電源ＶＤＤラインからブリッジ回路本体１１に供給される回路電流ＩＤＤは、図１２（ｉ）に示す、従来の、トランジスタサイズのより小さいＭＯＳトランジスタＴｒ１ｂ、Ｔｒ２ｂを設けない場合に比較して、オフセット電流相当だけ増加する。そのため、ＭＯＳトランジスタＴｒ１ａのオンオフ動作に伴い、振動電流が発生したとしても、図２（ｌ）に示すように回路電流ＩＤＤは正値をとる。したがって、逆流電流が発生することを防止することができる。

電源ライン（電源ＶＤＤライン、電源ＶＳＳライン）には、図５に示すように、抵抗成分が寄生しているため、振動電流は次第に小さくなる。
そして、図２の時点ｔ２でＭＯＳトランジスタＴｒ１ａがオフに切り換わった後、前記減衰時間Δｗが経過した時点ｔ３で、ＰＷＭ調整信号ＰＷＭ２（図２（ｃ））がＬレベルに切り換わると、制御信号ＰＧ１ｂ（図２（ｅ））はＨレベルに切り換わる。そのため、ブリッジ回路本体１１に対してオフセット電流を供給していたＭＯＳトランジスタＴｒ１ｂがオフに切り換わる。

このときも、図５と同様に、電源ＶＤＤラインの寄生インダクタンス７と、電源ＶＤＤラインおよび電源ＶＳＳライン間に接続された外付けのデカップリングコンデンサ６の容量成分と、電源ＶＳＳラインの寄生インダクタンス８とにより、直列共振が発生し、電源ＶＤＤラインとデカップリングコンデンサ６との接続部であるＡ点とデカップリングコンデンサ６との間、および電源ＶＳＳラインとデカップリングコンデンサ６との接続部であるＢ点とデカップリングコンデンサ６との間において、振動電流が発生する。

しかしながら、時点ｔ３では、ＭＯＳトランジスタＴｒ１ａがオフに切り換わった時点から減衰時間Δｗが経過しており、ＭＯＳトランジスタＴｒ１ａがオフに切り換わることにより生じた振動電流は減衰している。つまり、ＭＯＳトランジスタＴｒ１ｂをオフ状態に切り換えることにより生じた直列共振が発生する直前に電源ライン（電源ＶＤＤライン、電源ＶＳＳライン）を流れていた電流量は、トランジスタサイズのより小さいＭＯＳトランジスタＴｒ１ｂを流れる電流量相当であって比較的少ない。そのため、ＭＯＳトランジスタＴｒ１ｂがオフに切り換わることにより生じた振動電流の振幅を小さく抑えることができる。したがって、図２（ｌ）に示すように時点ｔ３で、振動電流が発生し逆流電流が生じたとしてもその振幅は比較的小さく比較的速やかに減衰するため、逆流電流が生じることにより他の回路に与える影響を抑えることができる。

そして、時間の経過に伴い、ＭＯＳトランジスタＴｒ１ｂがオフに切り換わることにより生じた振動電流の振幅は次第に小さくなり、図６中に破線矢印で示すように、電源ＶＳＳライン、寄生ダイオードＤ３、コイル５、ＭＯＳトランジスタＴｒ４、電源ＶＳＳラインを経由して回生電流が流れる状態となる。
したがって、ＰＷＭ調整信号ＰＷＭ２がＨレベルとなる区間Ｗ２と、ＰＷＭ入力信号ＰＷＭ１がＨレベルである区間Ｗ１との差“Ｗ２−Ｗ１”を、Ｈ型のブリッジ回路を構成するトランジスタとして動作するＭＯＳトランジスタＴｒ１ａの切り換わりに伴い発生する振動電流が減衰したとみなすことの可能な状態となるまでの所要時間相当の減衰時間Δｗに設定することによって、電源ＶＤＤラインにおける逆流電流の発生を防止することができることがわかる。

また、ＰＷＭ入力信号ＰＷＭ１がＬレベルに切り換わった時点から、減衰時間Δｗが経過した時点、すなわち、ＭＯＳトランジスタＴｒ１ａが切り換わったことに伴い生じる振動電流が十分減衰するために要する所要時間が経過し、振動電流が減衰して電源ＶＤＤラインへの逆流電流が生じないとみなすことができる状態となった時点で、オフセット電流発生用のＭＯＳトランジスタＴｒ１ｂをオフに切り換え、オフセット電流の供給を停止しているため、逆流電流の発生を確実に防止することができると共に、不要なオフセット電流が供給されることを抑制することができ、オフセット電流を発生させることによる消費電流の増加を抑制することができる。

なお、図２（ｌ）に示すように、制御信号ＰＧ１ａがＨレベルからＬレベルに切り換わった瞬間、すなわち、ＭＯＳトランジスタＴｒ１ａがオン状態に切り換わった瞬間にも、同様に振動電流が発生するが、トランジスタサイズのより大きいＭＯＳトランジスタＴｒ１ａがオン状態となることにより、電源ＶＤＤラインからブリッジ回路本体１１には比較的大きな回路電流ＩＤＤが流れるため、振動電流が発生しても回路電流ＩＤＤが負値となることはなく、逆流電流が生じることはない。

＜切換信号ＨＡＬＬがＨレベルである場合の動作＞
次に、切換信号ＨＡＬＬがＨレベルの場合の動作を説明する。
図３に示すように、切換信号ＨＡＬＬ（図３（ａ））がＨレベルである場合には、ＭＯＳトランジスタＴｒ１ａおよびＴｒ１ｂには、Ｈレベルの制御信号ＰＧ１ａ（図３（ｄ））、ＰＧ１ｂ（図３（ｅ））がそれぞれ入力され、ＭＯＳトランジスタＴｒ２ａにはＰＧ２ａ（図３（ｆ））としてＰＷＭ入力信号ＰＷＭ１（図３（ｂ））の反転信号が入力される。また、ＭＯＳトランジスタＴｒ２ｂには、制御信号ＰＧ２ｂ（図３（ｇ））として、ＰＷＭ調整信号ＰＷＭ２（図３（ｃ））の反転信号が入力され、ＭＯＳトランジスタＴｒ３にはＨレベルの制御信号ＮＧ３（図３（ｈ））、ＭＯＳトランジスタＴｒ４にはＬレベルの制御信号ＮＧ４（図３（ｉ））が入力される。

そのため、ＭＯＳトランジスタＴｒ１ａ、Ｔｒ１ｂはオフ、ＭＯＳトランジスタＴｒ２ａは制御信号ＰＧ２ａのレベルに応じてオンオフが決まり、ＭＯＳトランジスタＴｒ２ｂは制御信号ＰＧ２ｂのレベルに応じてオンオフが決まる。また、ＭＯＳトランジスタＴｒ３はオン、ＭＯＳトランジスタＴｒ４はオフとなり、出力端子ＯＵＴ１はＬレベルとなり、出力端子ＯＵＴ２は、ＭＯＳトランジスタＴｒ２ａ、Ｔｒ２ｂのオンオフ状態に応じて電圧値が決定される。

ここで、図３の時点ｔ１１で、ＰＷＭ入力信号ＰＷＭ１（図３（ｂ））がＨレベルの場合、制御信号ＰＧ２ａ（図３（ｆ））はＬレベルとなり、ＭＯＳトランジスタＴｒ２ａはオンとなる。また、ＰＷＭ調整信号ＰＷＭ２（図３（ｃ））はＨレベルとなり、制御信号ＰＧ２ｂ（図３（ｇ））はＬレベルとなり、ＭＯＳトランジスタＴｒ２ｂはオンとなる。そのため、出力端子ＯＵＴ２の電圧値はＨレベルとなる。この時の電流経路は、図７中に破線矢印で示すように、電源ＶＤＤライン、ＭＯＳトランジスタＴｒ２ａおよびＴｒ２ｂの２系統、コイル５、ＭＯＳトランジスタＴｒ３、電源ＶＳＳラインを経由する経路となる。

この状態から、時点ｔ１２でＰＷＭ入力信号ＰＷＭ１（図３（ｂ））が、Ｌレベルに切り換わると、制御信号ＰＧ２ａ（図３（ｆ））がＨレベルに切り換わるため、ＭＯＳトランジスタＴｒ２ａはオフとなる。そのため、出力端子ＯＵＴ２は、Ｌレベル相当の電圧値よりもダイオード電圧分低下したレベルの電圧となる。出力端子ＯＵＴ１は、Ｌレベルのままである。

この時、ＭＯＳトランジスタＴｒ２ｂがオンであり、ＭＯＳトランジスタＴｒ２ｂに対して電源ＶＤＤラインから電流が供給されてはいるものの、トランジスタサイズがより大きいＭＯＳトランジスタＴｒ２ａがオフに切り換わったため、コイル５は放電を開始する。そのため、この時の電流経路は図８中に破線矢印Ｌ６で示すように、電源ＶＤＤライン、ＭＯＳトランジスタＴｒ２ｂ、コイル５、ＭＯＳトランジスタＴｒ３、電源ＶＳＳラインの経路と、破線矢印Ｌ７で示すように、電源ＶＳＳライン、寄生ダイオードＤ４、コイル５、ＭＯＳトランジスタＴｒ３、電源ＶＳＳラインの経路との、二つの電流経路となる。

また、制御信号ＰＧ２ａがＬレベルからＨレベルに切り換わった瞬間、すなわち、ＭＯＳトランジスタＴｒ２ａがオフ状態に切り換わった瞬間に、電源ＶＤＤラインの寄生インダクタンス７と、電源ＶＤＤラインおよび電源ＶＳＳライン間に接続されたデカップリングコンデンサ６の容量成分と、電源ＶＳＳラインの寄生インダクタンス８とにより直列共振が発生する。

この直列共振により、図８中に破線矢印Ｌ８ａ、Ｌ８ｂ、およびＬ９ａ、Ｌ９ｂで示すように、電源ＶＤＤラインとデカップリングコンデンサ６との接続部であるＡ点とデカップリングコンデンサ６との間、および電源ＶＳＳラインとデカップリングコンデンサ６との接続部であるＢ点とデカップリングコンデンサ６との間において、振動電流が発生する。

しかしながら、振動電流が発生しても、ＭＯＳトランジスタＴｒ２ｂがオンであり、電源ＶＤＤラインからブリッジ回路本体１１に流れる電流経路（破線矢印Ｌ６）が形成され、この電源ＶＤＤラインからブリッジ回路本体１１に流れる電流（すなわちオフセット電流）により、直列共振による振動電流の逆流電流成分が打ち消されるため電源ＶＤＤラインに逆流電流が発生することを抑制することができる。つまり、図３（ｌ）に示すように、オフセット電流を供給することにより、電源ＶＤＤラインからブリッジ回路本体１１に供給される回路電流ＩＤＤは、図１３（ｉ）に示す、従来の、トランジスタサイズのより小さいＭＯＳトランジスタＴｒ１ｂ、Ｔｒ２ｂを設けない場合に比較して、オフセット電流相当だけ増加する。そのため、ＭＯＳトランジスタＴｒ２ａのオンオフ動作に伴い、振動電流が発生したとしても、図３（ｌ）に示すように、回路電流ＩＤＤは正値をとる。したがって、電源ラインに逆流電流が発生することを防止することができる。

また、電源ライン（電源ＶＤＤライン、電源ＶＳＳライン）には、図８に示すように、抵抗成分が寄生しているため、振動電流は次第に小さくなる。
したがって、電源ＶＤＤラインにおける逆流電流の発生を防止することができる。
図３の時点ｔ１２でＭＯＳトランジスタＴｒ２ａがオフに切り換わった後、減衰時間Δｗが経過した時点ｔ１３でＰＷＭ調整信号ＰＷＭ２（図３（ｃ））がＬレベルに切り換わると、制御信号ＰＧ２ｂ（図３（ｇ））がＨレベルに切り換わる。そのため、ブリッジ回路本体１１に対してオフセット電流を供給していたＭＯＳトランジスタＴｒ２ｂがオフに切り換わる。このとき、図８と同様に、電源ＶＤＤラインの寄生インダクタンス７と、電源ＶＤＤラインおよび電源ＶＳＳライン間に接続された外付けのデカップリングコンデンサ６の容量成分と、電源ＶＳＳラインの寄生インダクタンス８とにより直列共振が発生し振動電流が発生する。

しかしながら、時点ｔ１３では、ＭＯＳトランジスタＴｒ２ａがオフに切り換わった時点ｔ１２から減衰時間Δｗが経過しており、ＭＯＳトランジスタＴｒ２ａがオフに切り換わることにより生じた振動電流は減衰している。つまり、時点ｔ１３でＭＯＳトランジスタＴｒ２ｂがオフに切り換わったことにより直列共振が発生する直前に電源ライン（電源ＶＤＤライン、電源ＶＳＳライン）を流れていた電流量は、トランジスタサイズのより小さいＭＯＳトランジスタＴｒ２ｂを流れる電流量相当であり比較的少ないため、ＭＯＳトランジスタＴｒ２ｂがオフに切り換わることにより生じた振動電流の振幅を小さく抑えることができる。

したがって、図３（ｌ）に示すように時点ｔ１３で、振動電流が発生し逆流電流が生じたとしてもその振幅は比較的小さく比較的速やかに減衰するため、逆流電流が生じることにより他の回路に与える影響を抑えることができる。
そして、時間の経過に伴い、ＭＯＳトランジスタＴｒ２ｂがオフに切り換わることにより生じた振動電流の振幅は次第に小さくなり、図９中に破線矢印で示すように、電源ＶＳＳライン、寄生ダイオードＤ４、コイル５、ＭＯＳトランジスタＴｒ３、電源ＶＳＳラインを経由して回生電流が流れる状態となる。

したがって、ＰＷＭ調整信号ＰＷＭ２がＨレベルとなる区間Ｗ２と、ＰＷＭ入力信号ＰＷＭ１がＨレベルである区間Ｗ１との差“Ｗ２−Ｗ１”を、Ｈ型のブリッジ回路を構成するトランジスタとして動作するＭＯＳトランジスタＴｒ２ａの切り換わりに伴い発生する振動電流が減衰したとみなすことの可能な状態となるまでの所要時間相当の減衰時間Δｗに設定することによって、電源ＶＤＤラインに逆流電流が発生することを防止することができることがわかる
また、ＭＯＳトランジスタＴｒ２ａがオフに切り換わったことに伴い生じる振動電流が十分減衰するために要する所要時間相当の減衰時間Δｗが経過し、振動電流が減衰して電源ＶＤＤラインへの逆流電流が生じないとみなすことができる状態となった時点で、オフセット電流発生用のＭＯＳトランジスタＴｒ１ｂをオフに切り換え、この時点でオフセット電流の供給を停止しているため、逆流電流の発生を確実に防止することができると共に、不要なオフセット電流が供給されることを抑制することができ、オフセット電流を発生させることによる消費電流の増加を抑制することができる。

なお、この場合も、図３（ｌ）に示すように、制御信号ＰＧ２ａがＨレベルからＬレベルに切り換わった瞬間、すなわち、ＭＯＳトランジスタＴｒ２ａがオン状態に切り換わった瞬間にも、同様に振動電流が発生するが、トランジスタサイズのより大きいＭＯＳトランジスタＴｒ２ａがオン状態となることにより、電源ＶＤＤラインからブリッジ回路本体１１には比較的大きな回路電流ＩＤＤが流れるため、振動電流が発生しても回路電流ＩＤＤが負値となることはなく、逆流電流が生じることはない。

以上から、減衰時間Δｗを、Ｈ型のブリッジ回路を構成するトランジスタとして動作するＭＯＳトランジスタＴｒ１ａ、Ｔｒ２ａの切り換わりに伴い発生する振動電流が減衰するのに要する所要時間相当に設定し、ＰＷＭ調整信号ＰＷＭ２がＨレベルとなる区間Ｗ２と、ＰＷＭ入力信号ＰＷＭ１がＨレベルである区間Ｗ１との差“Ｗ２−Ｗ１”が減衰時間Δｗ相当となるようにすることによって、逆流電流の発生を防止することができる。

また、オフセット電流発生用のトランジスタとして動作するＭＯＳトランジスタＴｒ１ｂ、Ｔｒ２ｂのトランジスタサイズは、逆流電流を打ち消すのに十分なオフセット電流を発生させることの可能なトランジスタサイズであればよい。つまり、図２（ｌ）および図３（ｌ）に示す回路電流ＩＤＤが、直列共振により振動電流が発生したとしても正値をとるように、トランジスタサイズを設定すればよい。例えば、Ｈ型ブリッジ回路１０に接続される回路構成などに応じて想定される逆流電流の大きさに応じて設定すればよい。

＜まとめ＞
以上のように、本実施形態におけるＨ型ブリッジ回路１０では、ブリッジ回路本体１１を構成する高電位側のトランジスタ部１を、トランジスタサイズのより大きいＭＯＳトランジスタＴｒ１ａと、トランジスタサイズのより小さいＭＯＳトランジスタＴｒ１ｂとを並列に接続して構成し、同様に、高電位側のトランジスタ部２を、トランジスタサイズのより大きいＭＯＳトランジスタＴｒ２ａと、トランジスタサイズのより小さいＭＯＳトランジスタＴｒ２ｂとを並列に接続して構成した。そして、トランジスタサイズのより大きいＭＯＳトランジスタＴｒ１ａ、Ｔｒ２ａを、負荷への通電量を制御するトランジスタとしてＰＷＭ制御し、且つＭＯＳトランジスタＴｒ１ａまたはＴｒ２ａがオンとなるタイミングで、対応するＭＯＳトランジスタＴｒ１ｂまたはＴｒ２ｂをオン状態に制御することで、ブリッジ回路本体１１にオフセット電流を供給し、且つ、ＭＯＳトランジスタＴｒ１ａまたはＴｒ２ａがオフとなるタイミングよりも遅いタイミングで、対応するＭＯＳトランジスタＴｒ１ｂまたはＴｒ２ｂをオフとする構成とした。

このため、電源ライン（電源ＶＤＤライン、電源ＶＳＳライン）の寄生インダクタンス７、８と外付けのデカップリングコンデンサ６の容量成分とによる直列共振が発生しても、直列共振により生じる振動電流の逆流電流成分が打ち消されることによって、ＶＤＤラインに逆流電流が発生することを防止することができる。
また、ＭＯＳトランジスタＴｒ１ｂ、Ｔｒ２ｂを、ＭＯＳトランジスタＴｒ１ａ、Ｔｒ２ａがオフとなるタイミングよりも遅いタイミングで、オフするように切り換えるようにしているため、ＰＷＭデューティが低い場合には、コイル５の平均電流が増加する。

ここで、通常、入力デューティ（ＰＷＭ入力信号ＰＷＭ１のデューティ比）とモータの回転数とは、図１０に特性線Ｋ１で示すように、デューティがある程度の大きさとなるまでのは回転数は零を維持し、デューティがある程度の大きさとなった時点で、回転数は零から増加し且つデューティが増加するにつれて急峻に増加する。そして、その後緩やかに増加する特性となる。つまり、入力デューティに対して高回転域では回転数変化が小さいが、中回転域から低回転域での回転数変化が大きい。

これに対し、上記実施形態においては、図１０に特性線Ｋ２で示すように、デューティがある程度の大きさになるまでは、ある程度の回転数を維持し、デューティがある程度の大きさよりも大きくなるとデューティの増加に伴って比較的緩やかに増加する特性となる。
このため、低回転域の回転数を向上させたい場合、または、低回転での動作は想定せず、中回転域から高回転域での制御をよりきめ細かく行いたい場合などには、ＭＯＳトランジスタＴｒ１ｂ、Ｔｒ１ｂをオフするタイミングや、オフセット電流の大きさを調整することによって、モータの設計を変更することなく、あらゆるモータに対して入力デューティと回転数特性との関係を調整することができ、より有効な制御を実現することができる。

なお、上記実施の形態において、ＭＯＳトランジスタＴｒ１ｂ、Ｔｒ２ｂよりもトランジスタサイズのより小さなＰチャネル型のＭＯＳトランジスタＴｒ１ｃ、Ｔｒ２ｃを、ＭＯＳトランジスタＴｒ１ａおよびＴｒ１ｂ、ＭＯＳトランジスタＴｒ２ａおよびＴｒ２ｂと、並列にさらに接続し、ＭＯＳトランジスタＴｒ１ａ、Ｔｒ２ａがオン状態となるタイミングで、これらＭＯＳトランジスタＴｒ１ｂ、Ｔｒ２ｂをオン状態に切り換えるとともに、ＭＯＳトランジスタＴｒ１ｃ、Ｔｒ２ｃもオン状態に切り換え、ＭＯＳトランジスタＴｒ１ａ、Ｔｒ２ａがオフとなるタイミングよりも遅い、ＭＯＳトランジスタＴｒ１ａ、Ｔｒ２ａがオフとなることにより生じた振動電流が減衰したとみなすことの可能なタイミングで、ＭＯＳトランジスタＴｒ１ｂ、Ｔｒ２ｂをオフに切り換え、さらに、ＭＯＳトランジスタＴｒ１ｂ、Ｔｒ２ｂがオフとなることにより生じた振動電流が減衰したとみなすことの可能なタイミングでＭＯＳトランジスタＴｒ１ｃ、Ｔｒ２ｃを、オフ状態に切り換える構成とすることによって、より滑らかな電流変化を実現することができる。

この場合には、ＰＷＭ調整信号ＰＷＭ２よりもＨレベル区間がより長い、ＰＷＭ調整信号ＰＷＭ３を生成し、このＰＷＭ調整信号ＰＷＭ３に基づきＭＯＳトランジスタＴｒ１ｃ、Ｔｒ２ｃを制御する構成とすればよい。
また、上記実施の形態においては、電源ＶＤＤラインと電源ＶＳＳラインとの間に設けたデカップリングコンデンサ６の容量成分と電源ラインの寄生インダクタンスとにより直列共振が生じる場合について説明したが、デカップリングコンデンサ６により生じる直列共振に限るものではなく、電源ＶＤＤラインと電源ＶＳＳラインとの間に設けられた容量成分と電源ラインの寄生インダクタンスとの間で生じる直列共振に伴い生じる、電源ラインへの逆流電流であっても抑制することができる。

この場合には、電源ＶＤＤラインと電源ＶＳＳラインとの間に設けられた容量成分と電源ラインの寄生インダクタンスとによる直列共振に伴って生じる振動電流の逆流電流成分および振動電流が減衰するまでの所要時間を予測などにより求め、これに基づき、減衰時間ΔｗおよびＭＯＳトランジスタＴｒ１ｂ、Ｔｒ２ｂのトランジスタサイズを設定すればよい。

なお、上記実施形態において、電源ＶＤＤラインおよび電源ＶＳＳラインが第１の電源および第２の電源に対応し、トランジスタ部１が第１の高電位側トランジスタ部に対応し、トランジスタ部２が第２の高電位側トランジスタ部に対応し、ＭＯＳトランジスタＴｒ３が第１の低電位側トランジスタに対応し、ＭＯＳトランジスタＴｒ４が第２の低電位側トランジスタに対応し、コイル５が負荷に対応し、ブリッジ回路本体１１がＨ型ブリッジ本体に対応している。

また、ＭＯＳトランジスタＴｒ１ａが第１サブトランジスタに対応し、ＭＯＳトランジスタＴｒ１ｂが第２サブトランジスタに対応し、ＭＯＳトランジスタＴｒ２ａが第３サブトランジスタに対応し、ＭＯＳトランジスタＴｒ２ｂが第４サブトランジスタに対応している。
また、ＰＷＭ入力信号ＰＷＭ１が第１のＰＷＭ信号に対応し、ＰＷＭ調整信号ＰＷＭ２が第２のＰＷＭ信号に対応している。

本発明のＨ型ブリッジ回路およびモータ駆動装置は、家庭製品、工業用・医療用機器などの駆動源となる各種のモータの制御装置の他に、ボイスモータなどの駆動に適用することができる。

１、２ トランジスタ部
５ コイル
６ デカップリングコンデンサ
１０ Ｈ型ブリッジ回路
１１ ブリッジ回路本体
１２ 制御回路
Ｔｒ１ａ、Ｔｒ１ｂ、Ｔｒ２ａ、Ｔｒ２ｂ Ｐチャネル型ＭＯＳトランジスタ
Ｔｒ３、Ｔｒ４ Ｎチャネル型ＭＯＳトランジスタ
ＯＵＴ１、ＯＵＴ２ 出力端子

Claims (4)

1. 第１の電源と第２の電源との間に直列に接続される第１の高電位側トランジスタ部および第１の低電位側トランジスタと、前記第１の電源と前記第２の電源との間に直列に接続される第２の高電位側トランジスタ部および第２の低電位側トランジスタと、を有し、前記第１の高電位側トランジスタ部および前記第１の低電位側トランジスタの接続点と前記第２の高電位側トランジスタ部および前記第２の低電位側トランジスタの接続点との間に負荷が接続されてなるＨ型ブリッジ本体と、
   前記負荷の通電方向を切り換える切換信号が入力され、当該切換信号にしたがって前記第１の高電位側トランジスタ部および第２の高電位側トランジスタ部と、前記第１の低電位側トランジスタおよび第２の低電位側トランジスタとをそれぞれ駆動制御する制御回路と、を備え、
   前記第１の高電位側トランジスタ部は、前記第１の電源と前記第１の低電位側トランジスタとの間に並列に接続された第１サブトランジスタおよび当該第１サブトランジスタよりもトランジスタサイズが小さい第２サブトランジスタを含んで構成され、
   前記第２の高電位側トランジスタ部は、前記第１の電源と前記第２の低電位側トランジスタとの間に並列に接続された第３サブトランジスタおよび当該第３サブトランジスタよりもトランジスタサイズが小さい第４サブトランジスタを含んで構成され、
   前記制御回路は、前記第１から第４サブトランジスタ、前記第１の低電位側トランジスタ、および前記第２の低電位側トランジスタの各トランジスタを予め定めた手順で個別にオンオフ制御し、且つ前記第１サブトランジスタおよび前記第３サブトランジスタを、負荷への通電量をＰＷＭ制御するためのトランジスタとして、前記負荷に電流を供給するモードおよび前記負荷の電流を回生させるモードでの駆動を繰り返し行い、
   前記第１サブトランジスタまたは前記第３サブトランジスタを前記負荷に電流を供給するモードで駆動する区間において前記第２サブトランジスタまたは前記第４サブトランジスタをオン状態に制御し、前記第１サブトランジスタまたは前記第３サブトランジスタが前記負荷の電流を回生させるモードでの駆動に切り換わった時点から所定時間が経過した時点で前記第２サブトランジスタまたは前記第４サブトランジスタをオフ状態に切り換えることを特徴とするＨ型ブリッジ回路。
2. 前記制御回路は、前記負荷の通電量をＰＷＭ制御するための第１のＰＷＭ信号が入力され、当該第１のＰＷＭ信号から当該第１のＰＷＭ信号と同一周期であり且つパルス幅が前記所定時間相当だけ長い第２のＰＷＭ信号を生成するＰＷＭ調整回路を有し、
   前記第１のＰＷＭ信号および前記第２のＰＷＭ信号がハイレベルである区間において、前記第１サブトランジスタおよび第２サブトランジスタと前記第２の低電位側トランジスタとをオン状態且つ他のトランジスタをオフ状態に制御し、または前記第３サブトランジスタおよび第４サブトランジスタと前記第１の低電位側トランジスタとをオン状態且つ他のトランジスタをオフ状態に制御することにより、前記負荷に電流を供給し、
   前記第１のＰＷＭ信号がローレベルに切り換わり且つ前記第２のＰＷＭ信号がハイレベルである区間において、前記第２サブトランジスタおよび前記第２の低電位側トランジスタをオン状態に維持したまま前記第１サブトランジスタをオフ状態に切り換え、または前記第４サブトランジスタおよび前記第１の低電位側トランジスタをオン状態に維持したまま前記第３サブトランジスタをオフ状態に切り換えることにより、前記負荷の電流を回生しつつ前記第２サブトランジスタまたは前記第４サブトランジスタにより逆流電流防止用のオフセット電流を発生させ、
   前記第２のＰＷＭ信号がローレベルに切り換わり且つ前記第１のＰＷＭ信号がローレベルである区間において、前記第２の低電位側トランジスタをオン状態に維持したまま前記第２サブトランジスタをオフ状態に切り換え、または前記第１の低電位側トランジスタをオン状態に維持したまま前記第４サブトランジスタをオフ状態に切り換えることにより、前記オフセット電流を停止させて前記負荷の電流を回生させることを特徴とする請求項１記載のＨ型ブリッジ回路。
3. 前記所定時間は、前記負荷に電流を供給するモードから前記負荷の電流を回生させるモードでの駆動への切り換わり時に、前記第１の電源および前記第２の電源の電源ラインの寄生インダクタンスと、前記第１の電源および前記第２の電源間に接続される容量成分と、により前記第１の電源および前記第２の電源間に生じる振動電流が減衰するまでの減衰時間であることを特徴とする請求項１または請求項２記載のＨ型ブリッジ回路。
4. 請求項１から請求項３のうちのいずれか１項に記載のＨ型ブリッジ回路を備え、
   前記負荷はモータのコイルであることを特徴とするモータ駆動装置。

Images