JP2013158066A - H型ブリッジ回路およびモータ駆動装置 - Google Patents
H型ブリッジ回路およびモータ駆動装置 Download PDFInfo
- Publication number
- JP2013158066A JP2013158066A JP2012014459A JP2012014459A JP2013158066A JP 2013158066 A JP2013158066 A JP 2013158066A JP 2012014459 A JP2012014459 A JP 2012014459A JP 2012014459 A JP2012014459 A JP 2012014459A JP 2013158066 A JP2013158066 A JP 2013158066A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- potential side
- sub
- power supply
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Direct Current Motors (AREA)
Abstract
【課題】電源ラインの寄生インダクタンスと外付けしたデカップリングコンデンサの容量成分とにより生じる直列共振に伴う、電源ラインへの逆流電流の発生を抑制する。
【解決手段】直列に接続されたトランジスタ部1およびトランジスタTr3と、直列に接続されたトランジスタ部2およびトランジスタTr4とを電源ライン間に並列に接続し、トランジスタ部1、2を、並列に接続されたトランジスタサイズの異なるトランジスタTr1aとTr1b、トランジスタTr2aとトランジスタTr2bとでそれぞれ構成する。PWM入力信号PWMがHレベルである区間は、トランジスタTr1a、Tr1b、Tr4をオン状態、他をオフ状態としてコイル5に電流を供給し、Lレベルである区間は、トランジスタTr1b、Tr4をオン状態に維持したまま、トランジスタTr1aをオフにして、コイル5の電流を回生しつつ、逆流防止用のオフセット電流を発生させる。
【選択図】 図1
【解決手段】直列に接続されたトランジスタ部1およびトランジスタTr3と、直列に接続されたトランジスタ部2およびトランジスタTr4とを電源ライン間に並列に接続し、トランジスタ部1、2を、並列に接続されたトランジスタサイズの異なるトランジスタTr1aとTr1b、トランジスタTr2aとトランジスタTr2bとでそれぞれ構成する。PWM入力信号PWMがHレベルである区間は、トランジスタTr1a、Tr1b、Tr4をオン状態、他をオフ状態としてコイル5に電流を供給し、Lレベルである区間は、トランジスタTr1b、Tr4をオン状態に維持したまま、トランジスタTr1aをオフにして、コイル5の電流を回生しつつ、逆流防止用のオフセット電流を発生させる。
【選択図】 図1
Description
本発明は、MOSトランジスタなどで構成されるH型ブリッジ回路およびモータ駆動装置に関する。
従来、モータなどを駆動するための回路として、モータなどのコイルに電流を供給するH型ブリッジ回路(フルブリッジ回路)が知られている(例えば非特許文献1参照)。
このH型ブリッジ回路50は、例えば図8に示すように、Pチャネル型のMOSトランジスタTr51およびTr52と、Nチャネル型のMOSトランジスタTr53およびTr54とを備えている。MOSトランジスタTr51およびTr53、MOSトランジスタTr52およびTr54がそれぞれ直列に接続され、直列に接続されたMOSトランジスタTr51およびTr53と、直列に接続されたMOSトランジスタTr52およびTr54とが、電源VDDラインと電源VSSラインとの間に並列に接続されてなる。
このH型ブリッジ回路50は、例えば図8に示すように、Pチャネル型のMOSトランジスタTr51およびTr52と、Nチャネル型のMOSトランジスタTr53およびTr54とを備えている。MOSトランジスタTr51およびTr53、MOSトランジスタTr52およびTr54がそれぞれ直列に接続され、直列に接続されたMOSトランジスタTr51およびTr53と、直列に接続されたMOSトランジスタTr52およびTr54とが、電源VDDラインと電源VSSラインとの間に並列に接続されてなる。
MOSトランジスタTr51およびTr53のドレイン同士の接続部と、MOSトランジスタTr52およびTr54のドレイン同士の接続部との間に、負荷としてコイル55が接続される。また、電源VDDラインと電源VSSラインとの間には、外付けのデカップリングコンデンサ60が接続されている。
Pチャネル型のMOSトランジスタTr51およびTr52のゲートには制御信号PG51およびPG52がそれぞれ入力され、Nチャネル型のMOSトランジスタTr53およびTr54のゲートには制御信号NG53およびNG54がそれぞれ入力される。また、MOSトランジスタTr51〜Tr54のそれぞれは、寄生ダイオードD51〜D54を有する。
Pチャネル型のMOSトランジスタTr51およびTr52のゲートには制御信号PG51およびPG52がそれぞれ入力され、Nチャネル型のMOSトランジスタTr53およびTr54のゲートには制御信号NG53およびNG54がそれぞれ入力される。また、MOSトランジスタTr51〜Tr54のそれぞれは、寄生ダイオードD51〜D54を有する。
次に、このような従来のH型ブリッジ回路50において、負荷としてモータコイル55を接続し、モータをPWM制御する場合の動作例について説明する。
図9および図10は、図8に示すH型ブリッジ回路50の各部の信号の波形例を示したものである。
図9および図10において、(a)はモータの正転、反転を制御する切換信号の電圧値、(b)はH型ブリッジ回路50をPWM制御するための指令信号であるPWM入力信号PWMの電圧値を表す。(c)および(d)はMOSトランジスタTr51、Tr52のゲートにそれぞれ入力される制御信号PG51、PG52、(e)および(f)はMOSトランジスタTr53、Tr54のゲートにそれぞれ入力される制御信号NG53、NG54を表す。(g)および(h)はモータコイル55の両端の電圧、すなわちH型ブリッジ回路50の出力端子の電圧を表す。具体的には、MOSトランジスタTr51とTr53との接続部の電圧、およびMOSトランジスタTr52とTr54との接続部の電圧をそれぞれ表す。(i)は電源VDDラインからH型ブリッジ回路50に供給される電流(以後、回路電流という)IDDを示す。
図9および図10は、図8に示すH型ブリッジ回路50の各部の信号の波形例を示したものである。
図9および図10において、(a)はモータの正転、反転を制御する切換信号の電圧値、(b)はH型ブリッジ回路50をPWM制御するための指令信号であるPWM入力信号PWMの電圧値を表す。(c)および(d)はMOSトランジスタTr51、Tr52のゲートにそれぞれ入力される制御信号PG51、PG52、(e)および(f)はMOSトランジスタTr53、Tr54のゲートにそれぞれ入力される制御信号NG53、NG54を表す。(g)および(h)はモータコイル55の両端の電圧、すなわちH型ブリッジ回路50の出力端子の電圧を表す。具体的には、MOSトランジスタTr51とTr53との接続部の電圧、およびMOSトランジスタTr52とTr54との接続部の電圧をそれぞれ表す。(i)は電源VDDラインからH型ブリッジ回路50に供給される電流(以後、回路電流という)IDDを示す。
図9は、正反転制御信号である切換信号HALLがローレベル(以下、Lレベルという。)である時の波形例である。
切換信号HALL(図9(a))がLレベルの時、例えば、MOSトランジスタTr51には、制御信号PG51(図9(c))としてPWM入力信号PWM(図9(b))を反転した信号が入力され、MOSトランジスタTr52にはハイレベル(以下、Hレベルという。)の制御信号PG52(図9(d))、MOSトランジスタTr53にはLレベルの制御信号NG53(図9(e))、MOSトランジスタTr54にはHレベルの制御信号NG54(図9(f))がそれぞれ入力される。
切換信号HALL(図9(a))がLレベルの時、例えば、MOSトランジスタTr51には、制御信号PG51(図9(c))としてPWM入力信号PWM(図9(b))を反転した信号が入力され、MOSトランジスタTr52にはハイレベル(以下、Hレベルという。)の制御信号PG52(図9(d))、MOSトランジスタTr53にはLレベルの制御信号NG53(図9(e))、MOSトランジスタTr54にはHレベルの制御信号NG54(図9(f))がそれぞれ入力される。
これにより、MOSトランジスタTr51は、制御信号PG51(図9(c))の信号値に応じてオンオフが決まり、MOSトランジスタTr52およびTr53はオフとなり、Tr54はオンとなる。
ここで、PWM入力信号PWM(図9(a))がHレベルの時には、MOSトランジスタTr51(図9(c))にはLレベルの制御信号PG51が入力され、MOSトランジスタTr51はオンとなる。そのため、一方の出力端子OUT1(MOSトランジスタTr51およびTr53の共通接続部)(図9(g))はHレベルとなり、他方の出力端子OUT2(MOSトランジスタTr52およびTr54の共通接続部)(図9(h))はLレベルとなる。すなわち、コイル55の一端はHレベルとなり、コイル55の他端はLレベルとなる。
ここで、PWM入力信号PWM(図9(a))がHレベルの時には、MOSトランジスタTr51(図9(c))にはLレベルの制御信号PG51が入力され、MOSトランジスタTr51はオンとなる。そのため、一方の出力端子OUT1(MOSトランジスタTr51およびTr53の共通接続部)(図9(g))はHレベルとなり、他方の出力端子OUT2(MOSトランジスタTr52およびTr54の共通接続部)(図9(h))はLレベルとなる。すなわち、コイル55の一端はHレベルとなり、コイル55の他端はLレベルとなる。
このときのH型ブリッジ回路50における電流経路は、図8中に破線矢印で示すように、電源VDDラインから、MOSトランジスタTr51、コイル55、MOSトランジスタTr54、電源VSSラインを経由する経路となる。
一方、PWM入力信号PWM(図9(b))がLレベルの時には、MOSトランジスタTr51(図9(c))にはHレベルの制御信号PG51が入力され、MOSトランジスタTr51はオフとなる。この時、コイル55の一端(出力端子OUT1(図9(g)))は、Lレベル相当の電圧値からダイオード電圧分低下したレベルの電圧となり、他端(出力端子OUT2(図9(h)))はLレベルを維持する。
一方、PWM入力信号PWM(図9(b))がLレベルの時には、MOSトランジスタTr51(図9(c))にはHレベルの制御信号PG51が入力され、MOSトランジスタTr51はオフとなる。この時、コイル55の一端(出力端子OUT1(図9(g)))は、Lレベル相当の電圧値からダイオード電圧分低下したレベルの電圧となり、他端(出力端子OUT2(図9(h)))はLレベルを維持する。
このときのH型ブリッジ回路50における電流経路は、図11中に破線矢印L11で示すように、電源VSSライン、寄生ダイオードD53、コイル55、MOSトランジスタTr54、電源VSSラインを経由する経路となる。
また、PWM入力信号PWMがHレベルからLレベルに切り換わった瞬間、すなわち、MOSトランジスタTr51がオフ状態に切り換わった瞬間、電源VDDラインの寄生インダクタンス57と、電源VDDラインおよび電源VSSライン間に接続されたデカップリングコンデンサ60の容量成分と、電源VSSラインの寄生インダクタンス58とにより直列共振が発生し、図11中に破線矢印L12、L13、およびL14、L15で示すように、寄生インダクタンス57とデカップリングコンデンサ60との間、および寄生インダクタンス58とデカップリングコンデンサ60との間で振動電流が流れる。このため、この振動電流により電源VDDラインへ逆流電流が流れる。
また、PWM入力信号PWMがHレベルからLレベルに切り換わった瞬間、すなわち、MOSトランジスタTr51がオフ状態に切り換わった瞬間、電源VDDラインの寄生インダクタンス57と、電源VDDラインおよび電源VSSライン間に接続されたデカップリングコンデンサ60の容量成分と、電源VSSラインの寄生インダクタンス58とにより直列共振が発生し、図11中に破線矢印L12、L13、およびL14、L15で示すように、寄生インダクタンス57とデカップリングコンデンサ60との間、および寄生インダクタンス58とデカップリングコンデンサ60との間で振動電流が流れる。このため、この振動電流により電源VDDラインへ逆流電流が流れる。
この時の逆流電流は図9(i)に示すように、回路電流IDDが0mA以下のマイナスの値となる電流のことを指している。
電源VDDラインおよび電源VSSラインには寄生インピーダンスも存在するため、時間の経過とともに共振振幅は減衰し、寄生インダクタンス57とデカップリングコンデンサ60との間、および寄生インダクタンス58とデカップリングコンデンサ60との間の振動電流も流れなくなる。
電源VDDラインおよび電源VSSラインには寄生インピーダンスも存在するため、時間の経過とともに共振振幅は減衰し、寄生インダクタンス57とデカップリングコンデンサ60との間、および寄生インダクタンス58とデカップリングコンデンサ60との間の振動電流も流れなくなる。
一方、PWM入力信号PWMがLレベルからHレベルに切り換わった瞬間においても、電源VDDラインの寄生インダクタンス57とデカップリングコンデンサ60の容量成分と、電源VSSラインの寄生インダクタンス58とにより共振が発生し、寄生インダクタンス57とデカップリングコンデンサ60との間、および寄生インダクタンス58とデカップリングコンデンサ60との間で振動電流が流れるが、この場合には、MOSトランジスタTr51がオン状態であって、MOSトランジスタTr51を経由して比較的大きな回路電流IDDが流れるため、電源VDDに逆流電流が生じることはない。
図10は、正反転制御信号である切換信号HALLがHレベルである時の波形例を示す。切換信号HALL(図10(a))がHレベルの時、MOSトランジスタTr52には、制御信号PG52(図10(d))としてPWM入力信号(図10(b))を反転した信号が入力され、MOSトランジスタTr51にはHレベルの制御信号PG51(図10(c))、MOSトランジスタTr53にはHレベルの制御信号NG53(図10(e))、MOSトランジスタTr54にはLレベルの制御信号NG54(図10(f))、がそれぞれ入力される。
これにより、MOSトランジスタTr52は、制御信号PG52に応じてオンオフが決まり、MOSトランジスタTr51およびTr54はオフとなり、Tr53はオンとなる。
ここで、PWM入力信号PWM(図10(b))がHレベルの時には、MOSトランジスタTr52にはLレベルの制御信号PG52(図10(d))が入力され、MOSトランジスタTr52はオンとなる。そのため、コイル55の一端(出力端子OUT2(図10(h)))はHレベルとなり、他端(出力端子OUT1(図10(g)))はLレベルとなる。
ここで、PWM入力信号PWM(図10(b))がHレベルの時には、MOSトランジスタTr52にはLレベルの制御信号PG52(図10(d))が入力され、MOSトランジスタTr52はオンとなる。そのため、コイル55の一端(出力端子OUT2(図10(h)))はHレベルとなり、他端(出力端子OUT1(図10(g)))はLレベルとなる。
このときのH型ブリッジ回路50における電流経路は、図12中に破線矢印で示すように、電源VDDラインから、MOSトランジスタTr52、コイル55、MOSトランジスタTr53、電源VSSラインを経由する経路となる。
一方、PWM入力信号PWM(図10(b))がLレベルの時には、MOSトランジスタTr52にはHレベルの制御信号PG52(図10(d))が入力され、MOSトランジスタTr52はオフとなる。この時、コイル55の一端(出力端子OUT2(図10(h)))はLレベル相当の電圧値からダイオード電圧分低下したレベルの電圧となり、他端(出力端子OUT1(図10(g)))はLレベルを維持する。
一方、PWM入力信号PWM(図10(b))がLレベルの時には、MOSトランジスタTr52にはHレベルの制御信号PG52(図10(d))が入力され、MOSトランジスタTr52はオフとなる。この時、コイル55の一端(出力端子OUT2(図10(h)))はLレベル相当の電圧値からダイオード電圧分低下したレベルの電圧となり、他端(出力端子OUT1(図10(g)))はLレベルを維持する。
このときのH型ブリッジ回路50における電流経路は、図13中に破線矢印L21で示すように、電源VSSライン、寄生ダイオードD54、コイル55、MOSトランジスタTr53、電源VSSラインを経由する経路となる。
また、PWM入力信号PWMがHレベルからLレベルに切り換わった瞬間、すなわち、MOSトランジスタTr52がオフ状態となった瞬間、電源VDDラインの寄生インダクタンス57と、電源VDDラインおよび電源VSSライン間に接続されたデカップリングコンデンサ60の容量成分と、電源VSSラインの寄生インダクタンス58とにより直列共振が発生し、図13中に破線矢印L22、L23、およびL24、L25で示すように、寄生インダクタンス57とデカップリングコンデンサ60との間、および寄生インダクタンス58とデカップリングコンデンサ60との間で振動電流が流れる。電源VDDラインおよび電源VSSラインには寄生インピーダンスも存在するため、時間の経過とともに共振振幅は減衰し、寄生インダクタンス57とデカップリングコンデンサ60との間、および寄生インダクタンス58とデカップリングコンデンサ60との間の振動電流も流れなくなる。
つまり、この場合も、直列共振が発生すると、図10(i)に示すように、回路電流IDDに振動電流が発生し、この振動電流により電源VDDラインへ逆流電流が流れる。
また、PWM入力信号PWMがHレベルからLレベルに切り換わった瞬間、すなわち、MOSトランジスタTr52がオフ状態となった瞬間、電源VDDラインの寄生インダクタンス57と、電源VDDラインおよび電源VSSライン間に接続されたデカップリングコンデンサ60の容量成分と、電源VSSラインの寄生インダクタンス58とにより直列共振が発生し、図13中に破線矢印L22、L23、およびL24、L25で示すように、寄生インダクタンス57とデカップリングコンデンサ60との間、および寄生インダクタンス58とデカップリングコンデンサ60との間で振動電流が流れる。電源VDDラインおよび電源VSSラインには寄生インピーダンスも存在するため、時間の経過とともに共振振幅は減衰し、寄生インダクタンス57とデカップリングコンデンサ60との間、および寄生インダクタンス58とデカップリングコンデンサ60との間の振動電流も流れなくなる。
つまり、この場合も、直列共振が発生すると、図10(i)に示すように、回路電流IDDに振動電流が発生し、この振動電流により電源VDDラインへ逆流電流が流れる。
坂本幸夫著,「よくわかる電源ラインのEMC・ノイズ対策設計」,日刊工業新聞社,2006年8月,p118
前述のように、寄生インダクタンス57、58とデカップリングコンデンサ60の容量成分とによる直列共振により電源ラインに逆流電流が発生した場合、次のような問題が生じる。
すなわち、ステップダウンコンバート型の電源を用いている場合、その電源は回路から電源側に電流を引くことができないため、コイルの回生電流を電源に流し込もうとすると電源の電位が上昇する。このため、上記のように逆流電流が発生した瞬間、電源VDDラインの電位が上昇する。
すなわち、ステップダウンコンバート型の電源を用いている場合、その電源は回路から電源側に電流を引くことができないため、コイルの回生電流を電源に流し込もうとすると電源の電位が上昇する。このため、上記のように逆流電流が発生した瞬間、電源VDDラインの電位が上昇する。
そのため、H型ブリッジ回路とその制御回路とを同じ電源で駆動させる方法をとった場合、電源VDDの上昇により制御回路に影響を及ぼす可能性がある。
直列共振の影響を小さくするためには、共振周波数をPWM周波数よりも低くすることが考えられる。このように共振周波数を低くするためには、デカップリングコンデンサ60の容量値を大きくすればよいが、容量値の増加に伴いコンデンサの体積まで大きくなってしまい、実装に支障をきたす可能性がある。
直列共振の影響を小さくするためには、共振周波数をPWM周波数よりも低くすることが考えられる。このように共振周波数を低くするためには、デカップリングコンデンサ60の容量値を大きくすればよいが、容量値の増加に伴いコンデンサの体積まで大きくなってしまい、実装に支障をきたす可能性がある。
そこで、本発明の目的は、上述の事情に鑑み、外付けのデカップリングコンデンサなどの容量成分と電源ラインの寄生インダクタンスとの直列共振による逆流電流の防止を図るようにしたH型ブリッジ回路およびモータ駆動装置を提供することにある。
本発明の請求項1にかかるH型ブリッジ回路は、第1の電源と第2の電源との間に直列に接続される第1の高電位側トランジスタ部および第1の低電位側トランジスタと、前記第1の電源と前記第2の電源との間に直列に接続される第2の高電位側トランジスタ部および第2の低電位側トランジスタと、を有し、前記第1の高電位側トランジスタ部および前記第1の低電位側トランジスタの接続点と前記第2の高電位側トランジスタ部および前記第2の低電位側トランジスタの接続点との間に負荷が接続されてなるH型ブリッジ本体と、前記負荷の通電方向を切り換える切換信号が入力され、当該切換信号にしたがって前記第1の高電位側トランジスタ部および第2の高電位側トランジスタ部と、前記第1の低電位側トランジスタおよび第2の低電位側トランジスタとをそれぞれ駆動制御する制御回路と、を備え、前記第1の高電位側トランジスタ部は、前記第1の電源と前記第1の低電位側トランジスタとの間に並列に接続された第1サブトランジスタおよび当該第1サブトランジスタよりもトランジスタサイズが小さい第2サブトランジスタを含んで構成され、前記第2の高電位側トランジスタ部は、前記第1の電源と前記第2の低電位側トランジスタとの間に並列に接続された第3サブトランジスタおよび当該第3サブトランジスタよりもトランジスタサイズが小さい第4サブトランジスタを含んで構成され、前記制御回路は、前記第1から第4サブトランジスタ、前記第1の低電位側トランジスタ、および前記第2の低電位側トランジスタの各トランジスタを、予め定めた手順で個別にオンオフ制御することを特徴としている。
請求項2にかかるH型ブリッジ回路は、請求項1記載のH型ブリッジ回路において、前記制御回路は、前記負荷への通電量をPWM制御により制御し、前記PWM制御におけるPWM信号がハイレベルである区間において、前記第1サブトランジスタおよび第2サブトランジスタと前記第2の低電位側トランジスタとをオン状態且つ他のトランジスタをオフ状態に制御し、または前記第3サブトランジスタおよび第4サブトランジスタと前記第1の低電位側トランジスタとをオン状態且つ他のトランジスタをオフ状態に制御することにより、前記負荷に電流を供給し、前記PWM信号がローレベルに切り換わったとき、前記第2サブトランジスタおよび前記第2の低電位側トランジスタをオン状態に維持したまま前記第1サブトランジスタをオフ状態に切り換え、または前記第4サブトランジスタおよび前記第1の低電位側トランジスタをオン状態に維持したまま前記第3サブトランジスタをオフ状態に切り換えることにより、前記負荷の電流を回生させることを特徴としている。
つまり、前記制御回路は、前記切換信号が第1の通電方向を指示する信号であるときには、前記PWM制御におけるPWM信号がハイレベルである区間(第1区間)では、前記第1サブトランジスタおよび第2サブトランジスタと前記第2の低電位側トランジスタとをオン状態且つ他のトランジスタをオフ状態に制御することにより、前記負荷に電流を供給し、前記PWM信号がローレベルに切り換わったとき(第2区間)、前記第2サブトランジスタおよび前記第2の低電位側トランジスタをオン状態に維持したまま前記第1サブトランジスタをオフ状態に切り換えることにより、前記負荷の電流を回生させる。また、前記制御回路は、前記切換信号が第2の通電方向を指示する信号であるときには、前記第1区間では、前記第3サブトランジスタおよび第4サブトランジスタと前記第1の低電位側トランジスタとをオン状態且つ他のトランジスタをオフ状態に制御することにより、前記負荷に電流を供給し、前記第2区間では、前記第4サブトランジスタおよび前記第1の低電位側トランジスタをオン状態に維持したまま前記第3サブトランジスタをオフ状態に切り換えることにより、前記負荷の電流を回生させる。
請求項3にかかるH型ブリッジ回路は、請求項2記載のH型ブリッジ回路において、前記負荷の電流を回生しつつ、前記第2サブトランジスタ、または前記第4サブトランジスタにより逆流電流防止用のオフセット電流を発生させることを特徴としている。
また、本発明の請求項4にかかるモータ駆動装置は、請求項1から請求項3のうちの何れか1項に記載のH型ブリッジ回路を備え、前記負荷はモータのコイルであることを特徴としている。
また、本発明の請求項4にかかるモータ駆動装置は、請求項1から請求項3のうちの何れか1項に記載のH型ブリッジ回路を備え、前記負荷はモータのコイルであることを特徴としている。
本発明によれば、H型ブリッジ回路を構成する2つの高電位側トランジスタ部を、トランジスタサイズが異なる並列に接続した2つのサブトランジスタでそれぞれ構成し、H型ブリッジ回路を構成する各トランジスタのオンオフ制御を別個に行うようにした。
このため、負荷への通電量をPWM制御する際には、高電位側トランジスタ部を構成する、トランジスタサイズがより大きなサブトランジスタと低電位側トランジスタとをPWM制御し、トランジスタサイズがより小さなサブトランジスタはオン状態とすることにより、トランジスタサイズがより小さなサブトランジスタを経由する電流経路を形成することができる。
このため、負荷への通電量をPWM制御する際には、高電位側トランジスタ部を構成する、トランジスタサイズがより大きなサブトランジスタと低電位側トランジスタとをPWM制御し、トランジスタサイズがより小さなサブトランジスタはオン状態とすることにより、トランジスタサイズがより小さなサブトランジスタを経由する電流経路を形成することができる。
そのため、トランジスタサイズがより大きなサブトランジスタが、PWM制御によりオンオフ動作をすることに伴って、外付けのデカップリングコンデンサなどの容量成分と、電源ラインの寄生インダクタンスとにより意図しない直列共振が発生し、電源ラインと容量成分との間に振動電流が生じたとしても、トランジスタサイズがより小さなサブトランジスタを経由する電流経路を流れる電流により振動電流の逆流電流成分が打ち消されるため、電源ラインに逆流電流が発生することを抑制することができる。
以下、図面を参照して本発明の実施の形態を説明する。
<H型ブリッジ回路の構成>
図1は、本発明を適用したH型ブリッジ回路の一例を示す構成図である。
本実施形態におけるH型ブリッジ回路10は、図1に示すように、ブリッジ回路本体11とこのブリッジ回路本体11を駆動制御する制御回路12とを備え、さらにブリッジ回路本体11の電源VDDラインと電源VSSラインとの間には、外付けのデカップリングコンデンサ6が接続されている。前記ブリッジ回路本体11と前記制御回路12とは、例えばワンチップ化されて、H型ブリッジ回路10からなるICで構成される。
<H型ブリッジ回路の構成>
図1は、本発明を適用したH型ブリッジ回路の一例を示す構成図である。
本実施形態におけるH型ブリッジ回路10は、図1に示すように、ブリッジ回路本体11とこのブリッジ回路本体11を駆動制御する制御回路12とを備え、さらにブリッジ回路本体11の電源VDDラインと電源VSSラインとの間には、外付けのデカップリングコンデンサ6が接続されている。前記ブリッジ回路本体11と前記制御回路12とは、例えばワンチップ化されて、H型ブリッジ回路10からなるICで構成される。
ブリッジ回路本体11は、図1に示すように、Pチャネル型のMOSトランジスタを含んで構成されるトランジスタ部1および2と、Nチャネル型のMOSトランジスタTr3、Tr4とを備えている。
トランジスタ部1とMOSトランジスタTr3とが直列に接続され、この直列に接続されたトランジスタ部1およびMOSトランジスタTr3が、高電位側の電源VDDラインと低電位側の電源VSSラインとの間に接続される。
トランジスタ部1とMOSトランジスタTr3とが直列に接続され、この直列に接続されたトランジスタ部1およびMOSトランジスタTr3が、高電位側の電源VDDラインと低電位側の電源VSSラインとの間に接続される。
同様に、トランジスタ部2とMOSトランジスタTr4とが直列に接続され、この直列に接続されたトランジスタ部2およびMOSトランジスタTr4が、電源VDDラインと電源VSSラインとの間に接続される。
このブリッジ回路本体11では、トランジスタ部1とMOSトランジスタTr3との共通接続部が出力端子OUT1と接続され、トランジスタ部2とMOSトランジスタTr4との共通接続部が出力端子OUT2と接続される。そして、出力端子OUT1およびOUT2間に負荷としてコイル5が接続される。
このブリッジ回路本体11では、トランジスタ部1とMOSトランジスタTr3との共通接続部が出力端子OUT1と接続され、トランジスタ部2とMOSトランジスタTr4との共通接続部が出力端子OUT2と接続される。そして、出力端子OUT1およびOUT2間に負荷としてコイル5が接続される。
トランジスタ部1は、図1に示すように、Pチャネル型のMOSトランジスタTr1aと、このMOSトランジスタTr1aに比較してトランジスタサイズがより小さなPチャネル型のMOSトランジスタTr1bとから構成され、これらMOSトランジスタTr1aおよびTr1bが、電源VDDラインとMOSトランジスタTr3との間に並列に接続されている。なお、MOSトランジスタTr1aは寄生ダイオードD1aを有し、MOSトランジスタTr1bは寄生ダイオードD1bを有する。
同様に、トランジスタ部2は、図1に示すように、Pチャネル型のMOSトランジスタTr2aと、このMOSトランジスタTr2aに比較してトランジスタサイズがより小さなPチャネル型のMOSトランジスタTr2bとから構成され、これらMOSトランジスタTr2aおよび2bが、電源VDDラインとMOSトランジスタTr4との間に並列に接続されている。なお、MOSトランジスタTr2aは寄生ダイオードD2aを有し、MOSトランジスタTr2bは寄生ダイオードD2bを有する。
制御回路12は、負荷であるコイル5の通電方向を切り換える切換信号HALL、また、コイル5への通電量を制御するためのPWM入力信号PWMを図示しない上位装置から入力し、この切換信号HALLおよびPWM入力信号PWMにしたがって、各トランジスタを駆動するための制御信号を生成する。
このとき、制御回路12は、MOSトランジスタTr1a、Tr2a、Tr3およびTr4を、MOSトランジスタTr1aおよびTr2aを高電位側のトランジスタ、MOSトランジスタTr3およびTr4を低電位側のトランジスタとする、4つのMOSトランジスタおよび負荷がH型に接続されてなるいわゆるH型のブリッジ回路を構成するMOSトランジスタとして駆動し、MOSトランジスタTr1bおよびTr2bを、オフセット電流発生用のMOSトランジスタとして駆動する。具体的には、制御回路12は、MOSトランジスタTr1a、Tr1b、Tr2a、Tr2bを駆動するための制御信号PG1a、PG1b、PG2a、PG2bを生成する。この生成された制御信号PG1a、PG1b、PG2a、PG2bは、それぞれ対応するMOSトランジスタTr1a、Tr1b、Tr2a、Tr2bのゲートに入力される。
このとき、制御回路12は、MOSトランジスタTr1a、Tr2a、Tr3およびTr4を、MOSトランジスタTr1aおよびTr2aを高電位側のトランジスタ、MOSトランジスタTr3およびTr4を低電位側のトランジスタとする、4つのMOSトランジスタおよび負荷がH型に接続されてなるいわゆるH型のブリッジ回路を構成するMOSトランジスタとして駆動し、MOSトランジスタTr1bおよびTr2bを、オフセット電流発生用のMOSトランジスタとして駆動する。具体的には、制御回路12は、MOSトランジスタTr1a、Tr1b、Tr2a、Tr2bを駆動するための制御信号PG1a、PG1b、PG2a、PG2bを生成する。この生成された制御信号PG1a、PG1b、PG2a、PG2bは、それぞれ対応するMOSトランジスタTr1a、Tr1b、Tr2a、Tr2bのゲートに入力される。
また、制御回路12は、切換信号HALLにしたがって、制御信号NG3、NG4を生成する。この生成された制御信号NG3、NG4はMOSトランジスタTr3、Tr4の各ゲートに入力され、MOSトランジスタTr3、Tr4は、この制御信号NG3、NG4に応じて駆動制御される。
<動作>
次に、図1に示すH型ブリッジ回路10の動作を説明する。
ここでは、H型ブリッジ回路10の負荷であるコイル5としてモータのコイルを接続し、モータ駆動装置を構成するH型ブリッジ回路10として適用した場合について説明する。
このモータの駆動制御のために、制御回路12にはモータの正転と逆転との動作を切り換える信号、すなわち通電方向を切り換える正反転制御信号としての切換信号HALLが入力されるとともに、通電量を制御するためのPWM入力信号PWMが入力される。
次に、図1に示すH型ブリッジ回路10の動作を説明する。
ここでは、H型ブリッジ回路10の負荷であるコイル5としてモータのコイルを接続し、モータ駆動装置を構成するH型ブリッジ回路10として適用した場合について説明する。
このモータの駆動制御のために、制御回路12にはモータの正転と逆転との動作を切り換える信号、すなわち通電方向を切り換える正反転制御信号としての切換信号HALLが入力されるとともに、通電量を制御するためのPWM入力信号PWMが入力される。
制御回路12は、切換信号HALLおよびPWM入力信号PWMにしたがって、図2および図3に示すように、MOSトランジスタTr1a、Tr1b、Tr2a、Tr2bのそれぞれを駆動制御するための制御信号PG1a、PG1b、PG2a、PG2bを生成する。
また、制御回路12は、切換信号HALLにしたがって、図2および図3に示すように、MOSトランジスタTr3、Tr4のそれぞれを駆動制御するための制御信号NG3、NG4を生成する。
また、制御回路12は、切換信号HALLにしたがって、図2および図3に示すように、MOSトランジスタTr3、Tr4のそれぞれを駆動制御するための制御信号NG3、NG4を生成する。
図2は、切換信号HALLがLレベルである場合のブリッジ回路本体11の各部の信号波形を表し、図3は、切換信号HALLがHレベルである場合の各部の信号波形を表す。
なお、図2および図3において、(a)は切換信号HALLの電圧値、(b)は通電量を制御するためのPWM制御によるPWM入力信号PWM、(c)は制御信号PG1a、(d)は制御信号PG1b、(e)は制御信号PG2a、(f)は制御信号PG2b、(g)は制御信号NG3、(h)は制御信号NG4、(i)は出力端子OUT1の電圧、(j)は出力端子OUT2の電圧、(k)は電源VDDラインからブリッジ回路本体11に供給される回路電流IDDを表す。
なお、図2および図3において、(a)は切換信号HALLの電圧値、(b)は通電量を制御するためのPWM制御によるPWM入力信号PWM、(c)は制御信号PG1a、(d)は制御信号PG1b、(e)は制御信号PG2a、(f)は制御信号PG2b、(g)は制御信号NG3、(h)は制御信号NG4、(i)は出力端子OUT1の電圧、(j)は出力端子OUT2の電圧、(k)は電源VDDラインからブリッジ回路本体11に供給される回路電流IDDを表す。
<切換信号HALLがLレベルである場合の動作>
まず、切換信号HALLがLレベルである場合の動作を説明する。
切換信号HALL(図2(a))がLレベルである場合には、例えばMOSトランジスタTr1aには、制御信号PG1a(図2(c))として、PWM入力信号PWM(図2(b))の反転信号が入力される。
また、MOSトランジスタTr1bには、Lレベルの制御信号PG1b(図2(d))、MOSトランジスタTr2aおよびTr2bには、Hレベルの制御信号PG2a(図2(e))、PG2b(図2(f))がそれぞれ入力される。MOSトランジスタTr3には、Lレベルの制御信号NG3(図2(g))、MOSトランジスタTr4には、Hレベルの制御信号NG4(図2(h))が入力される。
まず、切換信号HALLがLレベルである場合の動作を説明する。
切換信号HALL(図2(a))がLレベルである場合には、例えばMOSトランジスタTr1aには、制御信号PG1a(図2(c))として、PWM入力信号PWM(図2(b))の反転信号が入力される。
また、MOSトランジスタTr1bには、Lレベルの制御信号PG1b(図2(d))、MOSトランジスタTr2aおよびTr2bには、Hレベルの制御信号PG2a(図2(e))、PG2b(図2(f))がそれぞれ入力される。MOSトランジスタTr3には、Lレベルの制御信号NG3(図2(g))、MOSトランジスタTr4には、Hレベルの制御信号NG4(図2(h))が入力される。
そのため、MOSトランジスタTr1aは制御信号PG1a(図2(c))のレベルに応じてオンオフが決まり、MOSトランジスタTr1bはオン、MOSトランジスタTr2aおよびTr2bはともにオフ、MOSトランジスタTr3はオフ、MOSトランジスタTr4はオンとなり、出力端子OUT1(図2(i))は、MOSトランジスタTr1aのオンオフ状態に応じて電圧値が決定され、出力端子OUT2(図2(j))はLレベルとなる。
ここで、PWM入力信号PWM(図2(b))がHレベルの場合、制御信号PG1a(図2(c))はLレベルとなり、MOSトランジスタTr1aはオンとなる。そのため、出力端子OUT1(図2(i))の電圧値はHレベルとなる。この時の電流経路は、図4中に破線矢印で示すように、電源VDDライン、MOSトランジスタTr1aおよびTr1bの2系統、コイル5、MOSトランジスタTr4、電源VSSラインを経由する経路となる。
逆に、PWM入力信号PWM(図2(b))がLレベルに切り換わると、制御信号PG1a(図2(c))はHレベルとなり、MOSトランジスタTr1aはオフとなる。そのため、出力端子OUT1(図2(i))は、Lレベル相当の電圧値よりもダイオード電圧分低下したレベルの電圧となる。
この時、MOSトランジスタTr1bがオンであり、MOSトランジスタTr1bに対して、電源VDDラインから電流が供給されてはいるものの、トランジスタサイズがより大きいMOSトランジスタTr1aがオフに切り換わったため、コイル5は放電を開始する。そのため、この時の電流経路は図5中に破線矢印L1で示すように、電源VDDライン、MOSトランジスタTr1b、コイル5、MOSトランジスタTr4、電源VSSラインの経路と、破線矢印L2で示すように、電源VSSライン、寄生ダイオードD3、コイル5、MOSトランジスタTr4、電源VSSラインの経路との、二つの電流経路となる。
この時、MOSトランジスタTr1bがオンであり、MOSトランジスタTr1bに対して、電源VDDラインから電流が供給されてはいるものの、トランジスタサイズがより大きいMOSトランジスタTr1aがオフに切り換わったため、コイル5は放電を開始する。そのため、この時の電流経路は図5中に破線矢印L1で示すように、電源VDDライン、MOSトランジスタTr1b、コイル5、MOSトランジスタTr4、電源VSSラインの経路と、破線矢印L2で示すように、電源VSSライン、寄生ダイオードD3、コイル5、MOSトランジスタTr4、電源VSSラインの経路との、二つの電流経路となる。
また、制御信号PG1aがLレベルからHレベルに切り換わった瞬間、すなわち、MOSトランジスタTr1aがオフ状態に切り換わった瞬間に、電源VDDラインの寄生インダクタンス7と、電源VDDラインおよび電源VSSライン間に接続された外付けのデカップリングコンデンサ6の容量成分と、電源VSSラインの寄生インダクタンス8とにより、直列共振が発生する。
この直列共振により、図5中に破線矢印L3a、L3b、およびL4a、L4bで示すように、電源VDDラインとデカップリングコンデンサ6との接続部であるA点とデカップリングコンデンサ6との間、および電源VSSラインとデカップリングコンデンサ6との接続部であるB点とデカップリングコンデンサ6との間において、振動電流が発生する。
しかしながら、振動電流が発生しても、MOSトランジスタTr1bがオンであり、電源VDDラインからブリッジ回路本体11に流れる電流経路(破線矢印L1)が形成され、この電源VDDラインからブリッジ回路本体11に流れる電流(以下、オフセット電流ともいう。)により、直列共振により発生した振動電流の逆流電流成分が打ち消されるため、電源VDDラインに逆流電流が発生することを抑制することができる。
つまり、図2(k)に示すようにオフセット電流を供給することにより、電源VDDラインからブリッジ回路本体11に供給される回路電流IDDは、図9(i)に示す、従来の、トランジスタサイズのより小さいMOSトランジスタTr1b、Tr2bを設けない場合に比較して、オフセット電流相当だけ増加する。そのため、MOSトランジスタTr1aのオンオフ動作に伴い、振動電流が発生したとしても、図2(k)に示すように、回路電流IDDは正値の範囲の値をとる。したがって、逆流電流が発生することを防止することができる。
また、電源ライン(電源VDDライン、電源VSSライン)には、図5に示すように、抵抗成分が寄生しているため、振動電流は次第に小さくなる。
これにより、電源VDDラインにおける逆流電流の発生を防止することができる。
なお、図2(k)に示すように、制御信号PG1aがHレベルからLレベルに切り換わった瞬間、すなわち、MOSトランジスタTr1aがオン状態に切り換わった瞬間にも、同様に振動電流が発生するが、トランジスタサイズのより大きいMOSトランジスタTr1aがオン状態となることにより、電源ラインVDDからブリッジ回路本体11には比較的大きな回路電流IDDが流れるため、振動電流が発生しても回路電流IDDが負値となることはなく、逆流電流が生じることはない。
これにより、電源VDDラインにおける逆流電流の発生を防止することができる。
なお、図2(k)に示すように、制御信号PG1aがHレベルからLレベルに切り換わった瞬間、すなわち、MOSトランジスタTr1aがオン状態に切り換わった瞬間にも、同様に振動電流が発生するが、トランジスタサイズのより大きいMOSトランジスタTr1aがオン状態となることにより、電源ラインVDDからブリッジ回路本体11には比較的大きな回路電流IDDが流れるため、振動電流が発生しても回路電流IDDが負値となることはなく、逆流電流が生じることはない。
<切換信号HALLがHレベルである場合の動作>
次に、切換信号HALLがHレベルである場合の動作を説明する。
図3に示すように、切換信号HALL(図3(a))がHレベルである場合には、MOSトランジスタTr1aおよびTr1bには、ともにHレベルの制御信号PG1a(図3(c))、PG1b(図3(d))がそれぞれ入力され、MOSトランジスタTr2aにはPWM入力信号PWM(図3(b))の反転信号(図3(e))が入力される。また、MOSトランジスタTr2bにはLレベルの制御信号PG2b(図3(f))、MOSトランジスタTr3にはHレベルの制御信号NG3(図3(g))、MOSトランジスタTr4にはLレベルの制御信号NG4(図3(h))が入力される。
次に、切換信号HALLがHレベルである場合の動作を説明する。
図3に示すように、切換信号HALL(図3(a))がHレベルである場合には、MOSトランジスタTr1aおよびTr1bには、ともにHレベルの制御信号PG1a(図3(c))、PG1b(図3(d))がそれぞれ入力され、MOSトランジスタTr2aにはPWM入力信号PWM(図3(b))の反転信号(図3(e))が入力される。また、MOSトランジスタTr2bにはLレベルの制御信号PG2b(図3(f))、MOSトランジスタTr3にはHレベルの制御信号NG3(図3(g))、MOSトランジスタTr4にはLレベルの制御信号NG4(図3(h))が入力される。
そのため、MOSトランジスタTr1a、Tr1bはオフ、MOSトランジスタTr2aは制御信号PG2a(図3(e))のレベルに応じてオンオフが決まり、MOSトランジスタTr2bはオン、MOSトランジスタTr3はオン、MOSトランジスタTr4はオフとなる。したがって、出力端子OUT1(図3(i))はLレベルとなり、出力端子OUT2(図3(j))は、MOSトランジスタTr2aのオンオフ状態に応じて電圧値が決定される。
ここで、PWM入力信号PWM(図3(b))がHレベルの場合、制御信号PG2a(図3(e))はLレベルとなり、MOSトランジスタTr2aはオンとなり、出力端子OUT2(図2(j))の電圧値はHレベルとなる。
この時の電流経路は、図6中に破線矢印で示すように、電源VDDライン、MOSトランジスタTr2aおよびTr2bの2系統、コイル5、MOSトランジスタTr3、電源VSSラインを経由する経路となる。
この時の電流経路は、図6中に破線矢印で示すように、電源VDDライン、MOSトランジスタTr2aおよびTr2bの2系統、コイル5、MOSトランジスタTr3、電源VSSラインを経由する経路となる。
逆に、PWM入力信号PWM(図3(b))がLレベルに切り換わると、制御信号PG2a(図3(e))はHレベルとなり、MOSトランジスタTr2aはオフとなり、出力端子OUT2(図2(j))は、Lレベル相当の電圧値よりもダイオード電圧分低下したレベルの電圧となる。
この時、MOSトランジスタTr2bがオンであり、MOSトランジスタTr2bに対して電源VDDラインから電流が供給されてはいるものの、トランジスタサイズがより大きいMOSトランジスタTr2aがオフに切り換わったため、コイル5は放電を開始する。そのため、この時の電流経路は図7中に破線矢印L6で示すように、電源VDDライン、MOSトランジスタTr2b、コイル5、MOSトランジスタTr3、電源VSSラインの経路と、破線矢印L7で示すように、電源VSSライン、寄生ダイオードD4、コイル5、MOSトランジスタTr3、電源VSSラインの経路との、二つの電流経路となる。
この時、MOSトランジスタTr2bがオンであり、MOSトランジスタTr2bに対して電源VDDラインから電流が供給されてはいるものの、トランジスタサイズがより大きいMOSトランジスタTr2aがオフに切り換わったため、コイル5は放電を開始する。そのため、この時の電流経路は図7中に破線矢印L6で示すように、電源VDDライン、MOSトランジスタTr2b、コイル5、MOSトランジスタTr3、電源VSSラインの経路と、破線矢印L7で示すように、電源VSSライン、寄生ダイオードD4、コイル5、MOSトランジスタTr3、電源VSSラインの経路との、二つの電流経路となる。
また、制御信号PG2aがLレベルからHレベルに切り換わった瞬間、すなわち、MOSトランジスタTr2aがオフ状態に切り換わった瞬間に、電源VDDラインの寄生インダクタンス7と、電源VDDラインおよび電源VSSライン間に接続されたデカップリングコンデンサ6の容量成分と、電源VSSラインの寄生インダクタンス8とにより、直列共振が発生する。
この直列共振により、図7中に破線矢印L8a、L8b、およびL9a、L9bで示すように、電源VDDラインとデカップリングコンデンサ6との接続部であるA点とデカップリングコンデンサ6との間、および電源VSSラインとデカップリングコンデンサ6との接続部であるB点とデカップリングコンデンサ6との間において振動電流が発生する。
しかしながら、振動電流が発生しても、MOSトランジスタTr2bがオンであり、電源VDDラインからブリッジ回路本体11に流れる電流経路(破線矢印L6)が形成され、この電源VDDラインからブリッジ回路本体11に流れる電流(すなわちオフセット電流)により、直列共振により発生した振動電流の逆流電流成分が打ち消されるため、電源VDDラインに逆流電流が発生することを抑制することができる。
しかしながら、振動電流が発生しても、MOSトランジスタTr2bがオンであり、電源VDDラインからブリッジ回路本体11に流れる電流経路(破線矢印L6)が形成され、この電源VDDラインからブリッジ回路本体11に流れる電流(すなわちオフセット電流)により、直列共振により発生した振動電流の逆流電流成分が打ち消されるため、電源VDDラインに逆流電流が発生することを抑制することができる。
つまり、図3(k)に示すように、オフセット電流を供給することにより、電源VDDラインからブリッジ回路本体11に供給される回路電流IDDは、図10(i)に示す、従来の、トランジスタサイズのより小さいMOSトランジスタTr1b、Tr2bを設けない場合に比較して、オフセット電流相当だけ増加する。そのため、MOSトランジスタTr2aのオンオフ動作に伴い、振動電流が発生したとしても、図3(k)に示すように、回路電流IDDは正値の範囲の値をとる。したがって、逆流電流が発生することを防止することができる。
また、電源ライン(電源VDDライン、電源VSSライン)には、図5に示すように、抵抗成分が寄生しているため、振動電流は次第に小さくなる。
したがって、切換信号HALLがHレベルである場合も、電源VDDラインにおける逆流電流の発生を防止することができる。
なお、この場合も、図3(k)に示すように、制御信号PG2aがHレベルからLレベルに切り換わった瞬間、すなわち、MOSトランジスタTr2aがオン状態に切り換わった瞬間にも、同様に振動電流が発生するが、トランジスタサイズのより大きいMOSトランジスタTr2aがオン状態となることにより、電源ラインVDDからブリッジ回路本体11には比較的大きな回路電流IDDが流れるため、振動電流が発生しても回路電流IDDが負値となることはなく、逆流電流が生じることはない。
したがって、切換信号HALLがHレベルである場合も、電源VDDラインにおける逆流電流の発生を防止することができる。
なお、この場合も、図3(k)に示すように、制御信号PG2aがHレベルからLレベルに切り換わった瞬間、すなわち、MOSトランジスタTr2aがオン状態に切り換わった瞬間にも、同様に振動電流が発生するが、トランジスタサイズのより大きいMOSトランジスタTr2aがオン状態となることにより、電源ラインVDDからブリッジ回路本体11には比較的大きな回路電流IDDが流れるため、振動電流が発生しても回路電流IDDが負値となることはなく、逆流電流が生じることはない。
<まとめ>
以上のように、本実施形態におけるH型ブリッジ回路10では、ブリッジ回路本体11を構成する高電位側のトランジスタ部1を、トランジスタサイズのより大きいMOSトランジスタTr1aと、トランジスタサイズのより小さいMOSトランジスタTr1bとを並列に接続して構成し、同様に、トランジスタ部2を、トランジスタサイズのより大きいMOSトランジスタTr2aと、トランジスタサイズのより小さいMOSトランジスタTr2bとを並列に接続して構成し、トランジスタサイズのより大きいMOSトランジスタTr1a、Tr2aをPWM制御し、トランジスタサイズのより小さなMOSトランジスタTr1b、Tr2bを常時オンとすることで、ブリッジ回路本体11にオフセット電流を供給する構成とした。
以上のように、本実施形態におけるH型ブリッジ回路10では、ブリッジ回路本体11を構成する高電位側のトランジスタ部1を、トランジスタサイズのより大きいMOSトランジスタTr1aと、トランジスタサイズのより小さいMOSトランジスタTr1bとを並列に接続して構成し、同様に、トランジスタ部2を、トランジスタサイズのより大きいMOSトランジスタTr2aと、トランジスタサイズのより小さいMOSトランジスタTr2bとを並列に接続して構成し、トランジスタサイズのより大きいMOSトランジスタTr1a、Tr2aをPWM制御し、トランジスタサイズのより小さなMOSトランジスタTr1b、Tr2bを常時オンとすることで、ブリッジ回路本体11にオフセット電流を供給する構成とした。
このため、電源ライン(電源VDDライン、電源VSSライン)の寄生インダクタンス7と外付けのデカップリングコンデンサ6の容量成分とによる直列共振が発生しても、直列共振により生じる振動電流の逆流電流成分が打ち消されることによって、VDDラインに逆流電流が発生することを防止することができる。
ここで、オフセット電流供給用のMOSトランジスタTr1b、Tr2bのトランジスタサイズは、逆流電流成分を打ち消すのに十分なオフセット電流を発生させることの可能なトランジスタサイズであればよい。つまり、図2(k)および図3(k)に示す回路電流IDDが、直列共振により振動電流が発生したとしても正値をとるように、トランジスタサイズを設定すればよい。例えば、H型ブリッジ回路10に接続される回路構成などに応じて想定される逆流電流の大きさに応じて設定すればよい。
ここで、オフセット電流供給用のMOSトランジスタTr1b、Tr2bのトランジスタサイズは、逆流電流成分を打ち消すのに十分なオフセット電流を発生させることの可能なトランジスタサイズであればよい。つまり、図2(k)および図3(k)に示す回路電流IDDが、直列共振により振動電流が発生したとしても正値をとるように、トランジスタサイズを設定すればよい。例えば、H型ブリッジ回路10に接続される回路構成などに応じて想定される逆流電流の大きさに応じて設定すればよい。
なお、PWM入力信号PWMとして、低デューティのPWM信号を用いる場合がある。この場合には、PWM入力信号PWMがHレベルであるときに、コイル5に供給される電流量がオフセット電流量よりも小さくなることも想定される。このような場合には、例えば、オフセット電流量をより小さくするため、MOSトランジスタTr1b、Tr2bよりもトランジスタサイズのより小さなTr1c、Tr2cと、PWM入力振動のデューティを検知する回路とを設け、ある任意のデューティよりも小さなデューティのPWM信号が入力された場合に、MOSトランジスタをTr1b、Tr2bからTr1c、Tr2cに切換えるような構成とすることによって、オフセット電流量を、PWM入力信号PWMのデューティに応じて調整できるように構成しておけばよい。
また、上記実施の形態においては、電源VDDラインと電源VSSラインとの間に設けたデカップリングコンデンサ6の容量成分と電源ラインの寄生インダクタンスとにより直列共振が生じる場合について説明したが、デカップリングコンデンサ6により生じる直列共振に限るものではなく、電源VDDラインと電源VSSラインとの間に設けられた容量成分と電源ラインの寄生インダクタンスとの間で生じる直列共振に伴い生じる、電源ラインへの逆流電流であっても抑制することができる。
この場合には、電源VDDラインと電源VSSラインとの間に設けられた容量成分と電源ラインの寄生インダクタンスとによる直列共振に伴って生じる振動電流の振幅を予測し、これに基づき、オフセット電流供給用のMOSトランジスタTr1b、Tr2bのトランジスタサイズを設定すればよい。
なお、上記実施形態において、電源VDDラインが第1の電源に対応し、電源VSSラインが第2の電源に対応し、トランジスタ部1が第1の高電位側トランジスタ部に対応し、トランジスタ部2が第2の高電位側トランジスタ部に対応し、MOSトランジスタTr1aが第1サブトランジスタに対応し、MOSトランジスタTr1bが第2サブトランジスタに対応し、MOSトランジスタTr2aが第3サブトランジスタに対応し、MOSトランジスタTr2bが第4サブトランジスタに対応している。また、MOSトランジスタTr3が第1の低電位側トランジスタに対応し、MOSトランジスタTr4が第2の低電位側トランジスタに対応し、コイル5が負荷に対応し、ブリッジ回路本体11がH型ブリッジ本体に対応している。
なお、上記実施形態において、電源VDDラインが第1の電源に対応し、電源VSSラインが第2の電源に対応し、トランジスタ部1が第1の高電位側トランジスタ部に対応し、トランジスタ部2が第2の高電位側トランジスタ部に対応し、MOSトランジスタTr1aが第1サブトランジスタに対応し、MOSトランジスタTr1bが第2サブトランジスタに対応し、MOSトランジスタTr2aが第3サブトランジスタに対応し、MOSトランジスタTr2bが第4サブトランジスタに対応している。また、MOSトランジスタTr3が第1の低電位側トランジスタに対応し、MOSトランジスタTr4が第2の低電位側トランジスタに対応し、コイル5が負荷に対応し、ブリッジ回路本体11がH型ブリッジ本体に対応している。
本発明のH型ブリッジ回路およびモータ駆動装置は、家庭製品、工業用・医療用機器などの駆動源となる各種のモータの駆動装置の他に、ボイスモータなどの駆動に適用することができる。
1、2 トランジスタ部
5 コイル
6 デカップリングコンデンサ
10 H型ブリッジ回路
11 ブリッジ回路本体
12 制御回路
Tr1a、Tr1b、Tr2a、Tr2b Pチャネル型MOSトランジスタ
Tr3、Tr4 Nチャネル型MOSトランジスタ
OUT1、OUT2 出力端子
5 コイル
6 デカップリングコンデンサ
10 H型ブリッジ回路
11 ブリッジ回路本体
12 制御回路
Tr1a、Tr1b、Tr2a、Tr2b Pチャネル型MOSトランジスタ
Tr3、Tr4 Nチャネル型MOSトランジスタ
OUT1、OUT2 出力端子
Claims (4)
- 第1の電源と第2の電源との間に直列に接続される第1の高電位側トランジスタ部および第1の低電位側トランジスタと、前記第1の電源と前記第2の電源との間に直列に接続される第2の高電位側トランジスタ部および第2の低電位側トランジスタと、を有し、前記第1の高電位側トランジスタ部および前記第1の低電位側トランジスタの接続点と前記第2の高電位側トランジスタ部および前記第2の低電位側トランジスタの接続点との間に負荷が接続されてなるH型ブリッジ本体と、
前記負荷の通電方向を切り換える切換信号が入力され、当該切換信号にしたがって前記第1の高電位側トランジスタ部および第2の高電位側トランジスタ部と、前記第1の低電位側トランジスタおよび第2の低電位側トランジスタとをそれぞれ駆動制御する制御回路と、を備え、
前記第1の高電位側トランジスタ部は、前記第1の電源と前記第1の低電位側トランジスタとの間に並列に接続された第1サブトランジスタおよび当該第1サブトランジスタよりもトランジスタサイズが小さい第2サブトランジスタを含んで構成され、
前記第2の高電位側トランジスタ部は、前記第1の電源と前記第2の低電位側トランジスタとの間に並列に接続された第3サブトランジスタおよび当該第3サブトランジスタよりもトランジスタサイズが小さい第4サブトランジスタを含んで構成され、
前記制御回路は、前記第1から第4サブトランジスタ、前記第1の低電位側トランジスタ、および前記第2の低電位側トランジスタの各トランジスタを、予め定めた手順で個別にオンオフ制御することを特徴とするH型ブリッジ回路。 - 前記制御回路は、前記負荷への通電量をPWM制御により制御し、
前記PWM制御におけるPWM信号がハイレベルである区間において、前記第1サブトランジスタおよび第2サブトランジスタと前記第2の低電位側トランジスタとをオン状態且つ他のトランジスタをオフ状態に制御し、または前記第3サブトランジスタおよび第4サブトランジスタと前記第1の低電位側トランジスタとをオン状態且つ他のトランジスタをオフ状態に制御することにより、前記負荷に電流を供給し、
前記PWM信号がローレベルに切り換わったとき、前記第2サブトランジスタおよび前記第2の低電位側トランジスタをオン状態に維持したまま前記第1サブトランジスタをオフ状態に切り換え、または前記第4サブトランジスタおよび前記第1の低電位側トランジスタをオン状態に維持したまま前記第3サブトランジスタをオフ状態に切り換えることにより、前記負荷の電流を回生させることを特徴とする請求項1記載のH型ブリッジ回路。 - 前記負荷の電流を回生しつつ、前記第2サブトランジスタ、または前記第4サブトランジスタにより逆流電流防止用のオフセット電流を発生させることを特徴とする請求項2に記載のH型ブリッジ回路。
- 請求項1から請求項3のうちの何れか1項に記載のH型ブリッジ回路を備え、
前記負荷はモータのコイルであることを特徴とするモータ駆動装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012014459A JP2013158066A (ja) | 2012-01-26 | 2012-01-26 | H型ブリッジ回路およびモータ駆動装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012014459A JP2013158066A (ja) | 2012-01-26 | 2012-01-26 | H型ブリッジ回路およびモータ駆動装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013158066A true JP2013158066A (ja) | 2013-08-15 |
Family
ID=49052765
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012014459A Pending JP2013158066A (ja) | 2012-01-26 | 2012-01-26 | H型ブリッジ回路およびモータ駆動装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013158066A (ja) |
-
2012
- 2012-01-26 JP JP2012014459A patent/JP2013158066A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5202089B2 (ja) | Hブリッジ駆動回路及びhブリッジ回路の制御方法 | |
WO2012043750A1 (ja) | レベルシフト回路 | |
US8581627B2 (en) | High-speed level shifter between low-side logic and high-side logic | |
US8624655B2 (en) | Level shifter circuit and gate driver circuit including the same | |
JP6361531B2 (ja) | 半導体装置およびモータ制御装置 | |
WO2015125427A1 (ja) | 電力変換システム | |
JP2011066963A (ja) | 電力変換器 | |
JP6362476B2 (ja) | ハイサイドトランジスタのゲート駆動回路、スイッチング出力回路、インバータ装置、電子機器 | |
JP2013158067A (ja) | H型ブリッジ回路およびモータ駆動装置 | |
JP6031871B2 (ja) | Dcdcコンバータ | |
JP2008193866A (ja) | 昇圧型スイッチングレギュレータ | |
JP2013158066A (ja) | H型ブリッジ回路およびモータ駆動装置 | |
JP5810973B2 (ja) | スイッチング素子の駆動回路 | |
JP2013158068A (ja) | H型ブリッジ回路およびモータ駆動装置 | |
US8115469B2 (en) | Driver circuit | |
JP5918512B2 (ja) | H型ブリッジ回路およびモータ駆動装置 | |
JP2012130136A (ja) | 集積回路 | |
JP4692134B2 (ja) | 出力バッファ回路 | |
JP2012130135A (ja) | 集積回路 | |
JP5474684B2 (ja) | ドライブ制御回路、制御装置、スイッチング電源装置、および、制御方法 | |
JP4920509B2 (ja) | スイッチング回路 | |
JP2006034030A (ja) | ゲートドライブ回路、ハイサイド側ドライブモジュールおよびドライブ装置 | |
WO2020031537A1 (ja) | 駆動回路、駆動システム | |
JP5841882B2 (ja) | アナログ駆動回路および位置制御回路 | |
JP2016184815A (ja) | ゲートドライバ |