JP2013157981A

JP2013157981A - 信号合成回路及びシステム

Info

Publication number: JP2013157981A
Application number: JP2013013382A
Authority: JP
Inventors: J Bertrand Keith; ケイス・ジェイ・バートランド
Original assignee: Tektronix Inc
Current assignee: Tektronix Inc
Priority date: 2012-01-27
Filing date: 2013-01-28
Publication date: 2013-08-15
Anticipated expiration: 2033-01-28
Also published as: EP2621137A2; CN103259502B; EP2621137A3; EP2621137B1; JP6301059B2; US20130194053A1; US9172563B2; CN103259502A

Abstract

【課題】コモン・モード信号及び差動モード信号を差動データ信号に加える際に、低損失でフラットな周波数応答を実現する。
【解決手段】本発明による回路は、データ入力ポート５１６及び５１７と、データ出力ポート５１８及び５１９と、これらの間に結合されるピックオフ・ティー５１４及び５１５と、これらピックオフ・ティー５１４及び５１５の間に結合される抵抗性回路網５１２とを有している。ピックオフ・ティー５１４及び５１５及び抵抗性回路網５１２の抵抗は、データ入力ポート及びデータ出力ポートへの入力側から見たインピーダンスがシステムの所望インピーダンス整合するように選択できる。
【選択図】図５

Description

本発明は、概して言えば試験測定技術に関連し、特に、コモン・モード信号や差動モード信号を広帯域差動データ信号に合成する信号合成回路及びシステムに関する。これは、コモン・モード信号に関してフラットな広帯域周波数応答を可能とし、データ信号に関して低損失でフラットな広帯域周波数応答を可能にする。

本願は、２０１２年１月２７日出願の米国仮特許出願第６１／５９１５８７号を基礎として優先権を主張する。

図１は、従来のシステム１００の例を示すブロック図である。これは、３つの抵抗性合成器１０８、１１０及び１１２と、２つの方向性結合器（カプラ）１１４及び１１６を含んでいる。この例では、システム１００が、差動データ信号を方向性結合器１１４及び１１６に供給する第１信号発生器１０２を含んでいる。また、システム１００は、２.１ＧＨｚの正弦波のような入力信号をバラン（平衡不平衡変換器）１０５に供給する第２信号発生器１０４も含んでいる。バラン１０５は、信号発生器１０４から受けるシングル・エンド信号から差動モード信号を生成し、この差動モード信号の一方を抵抗性合成器１０８に供給し、他方を抵抗性合成器１１０に供給する。システム１００は、コモン・モード（ＣＭ）信号を増幅器１０７に供給するコモン・モード（ＣＭ）信号発生器１０６も含んでいる。増幅器１０７は、ＣＭ信号を抵抗性合成器１１２に送る。

抵抗性合成器１１２は、増幅器１０７と、２つの抵抗性合成器１０８及び１１０の間に電気的に結合される。２つの抵抗性合成器１０８及び１１０は、バラン１０５からも信号を受ける。このようにして、抵抗性合成器１０８、１１０及び１１２は、第２信号発生器１０４からの入力信号と、ＣＭ信号発生器１０６からのＣＭ信号とを効果的に合成する。方向性結合器１１４及び１１６は、第１信号発生器１０２からの差動データを抵抗性合成器１０８及び１１０から得られる信号に効率よく加える。

特表２００９−５００８６０号公報特開２００７−３２７７９１号公報

米国Picosecond Pulse Labs社、ピックオフ・ティー製品（Power Dividers & Pick-Off Tees）のサイト（http://www.picosecond.com/product/category.asp?pd_id=8）、平成２５年１月２８日検索。

図１に示したような従来の実施形態は、物理的に大きく、また高価である。また、こうした実施形態には、多くの欠点がある。例えば、入力データから出力データに至る過程での損失は、低周波数でよりも高周波数において大きくなる。言い換えると、こうした損失は、周波数に対してフラットではない。また、他の入力から出力データに至る過程での損失は、周波数が減少するに従ってロールオフする傾向があり、また、ある周波数においては不十分であり、ある周波数においては過大であったりする。

図２は、従来の装置２００の例を示すブロック図である。これは、５個の抵抗性合成器２０２及び２０６〜２１２とバラン２０４を含んでいるが、方向性結合器は含んでいない。この例では、抵抗性合成器２０２がコモン・モード（ＣＭ）入力信号を受け、バラン２０４が差動モード（ＤＭ）信号を生成するための入力信号を受けるとする。抵抗性合成器２１０及び２１２は、典型的には、ピックオフ・ティー（抵抗性結合器）である。

図２の装置を使うような従来のシステムは、データ入力からデータ出力において周波数に対してフラットな損失とするために、一般に抵抗性合成器（例えば、ピックオフ・ティー）２１０及び２１２を使う。こうしたシステムでは、データ入力からデータ出力へのパスにおいて、比較的低い（２ｄＢ）損失を有している。しかし、結果としては、差動モード信号及びコモン・モード信号をデータ信号に導入するピックオフ・ティーが、導入ポイントにおいて、５０オームのシステム・インピーダンスよりも一般に高いインピーダンスを有しているために反射が起こり、ＣＭ入力及びＤＭ入力からデータ出力に至る伝達関数がフラットではなくなってしまう。

従来の手法のその他の欠点は、更なるインピーダンス不整合を避けるために、ＤＭ用入力信号が入るバラン、例えば、図２のバラン２０４は、巻数比（turn ratio）が２：１でなければならず、これが、１：１の比率を有する伝送線バランで達成できる周波数応答に比較して、その周波数応答を制限することとなる。

図３は、従来のシステム３００の例のブロック図である。これは、抵抗性合成器３１０〜３１６を有し、これらがＤＭ信号源３０２からのＤＭ信号と、２つ別々のＣＭ信号源３０６及び３０８からのＣＭ信号と、パターン発生装置３０４からの入力信号とを効果的に合成する。図２の装置２００と同様に、このシステム３００も、データ入力からデータ出力において周波数に対してフラットな損失とするために、抵抗性合成器を用いる。システム３００にも、データ入力からデータ出力において６ｄＢの高い挿入損失（through loss）があるという欠点がある。また、このシステムは、差動モード入力信号を生成するためのシングル・エンド信号を入力として受けることができず、その代わりに、夫々５０オームのインピーダンスを有し、１８０度位相が異なる２つの信号を必要とする。

図４は、図１に示したようなシステム又は装置から得られるデータ信号の例４００を示す図である。当業者であれば、例４００において、周波数に対する減衰特性がフラットでなく、その結果として、データ信号がきれいなものでなくなることが理解できるであろう。

従って、差動データ信号にＣＭ信号及びＤＭ信号を付加するシステムを改善することが必要である。

本発明による信号合成回路は、抵抗性合成器とバランを含んでいる。抵抗性合成器は、差動モード（ＤＭ）入力からの差動モード（ＤＭ）用の信号と、コモン・モード（ＣＭ）補正入力からのコモン・モード（ＣＭ）補正信号とを受け、ＤＭ信号を生成する。バランは、上記抵抗性合成器と、ＣＭ入力からのＣＭ信号を受ける第２の抵抗性合成器との間に電気的に結合される。バラン及び第２抵抗性合成器は、複数のデータ入力ポート及び複数のデータ出力ポートの間に電気的に結合されるようにしても良い。バラン及び第２抵抗性合成器をデータ入力ポート及びデータ出力ポートと電気的に結合するのに、ピックオフ・ティー（抵抗性カプラ（結合器））を用いても良い。

より具体的には、本発明の概念１による回路は、
第１データ入力ポートと、
第１データ出力ポートと、
第２データ入力ポートと、
第２データ出力ポートと、
上記第１データ入力ポート及び上記第１データ出力ポートの間に結合される第１ピックオフ・ティーと、
上記第２データ入力ポート及び上記第２データ出力ポートとの間に結合される第２ピックオフ・ティーと、
上記第１ピックオフ・ティー及び上記第２ピックオフ・ティーの間に結合される抵抗性回路網と、
上記抵抗性回路網、上記第１ピックオフ・ティー及び上記第２ピックオフ・ティーに結合される差動信号発生器と
を具えている。

本発明の概念２は、概念１の回路であって、このとき、上記抵抗性回路網が、コモン・モード（ＣＭ）入力からコモン・モード（ＣＭ）信号を受けるよう構成されることを特徴としている。

本発明の概念３は、概念１の回路であって、このとき、上記差動信号発生器が、差動モード（ＤＭ）入力からの信号を受けて、差動モード信号を生成するよう構成されることを特徴としている。

本発明の概念４は、概念１の回路であって、このとき、上記第１ピックオフ・ティーが、
上記第１データ入力ポートに結合された第１抵抗器と、
上記第１データ出力ポートに結合されると共に、上記第１抵抗器に結合される第２抵抗器と、
上記第１抵抗器及び上記第２抵抗器の両方と結合されると共に、上記抵抗性回路網に結合される第３抵抗器と
を具えている。

本発明の概念５は、概念１の回路であって、このとき、上記第２ピックオフ・ティーが、
上記第２データ入力ポートに結合された第１抵抗器と、
上記第２データ出力ポートに結合されると共に、上記第１抵抗器に結合される第２抵抗器と、
上記第１抵抗器及び上記第２抵抗器の両方と結合されると共に、上記抵抗性回路網に結合される第３抵抗器と
を具えている。

本発明の概念６は、概念１の回路であって、上記差動信号発生器及び上記抵抗性回路網間に結合される少なくとも１つのコンデンサを更に具えている。

本発明の概念７は、概念１の回路であって、このとき、上記抵抗性回路網が、
上記第１ピックオフ・ティーに結合される第１抵抗器と、
上記第１抵抗器及び上記第２ピックオフ・ティー間に結合される第２抵抗器とを更に具えている。

本発明の概念８は、概念１の回路であって、差動モード（ＤＭ）入力からの信号と、ＣＭ補正入力からのコモン・モード（ＣＭ）補正信号を受けるよう構成される抵抗性合成器を更に具えている。

本発明の概念９は、概念８の回路であって、このとき、上記差動信号発生器が、上記抵抗性合成器からの合成信号を受けるよう構成されることを特徴としている。

本発明の概念１０は、概念８の回路であって、このとき、上記抵抗性合成器及び上記抵抗性回路網が、回路基板上に配置されることを特徴としている。

本発明の概念１１は、概念１０の回路であって、このとき、上記差動信号発生器が、上記回路基板以外に配置されることを特徴としている。

本発明の概念１２は、概念９の回路であって、電気的に差動信号発生器及び上記抵抗性回路網の間に配置される少なくとも１つの減衰器を更に具えている。

本発明の概念１３は、概念１２の回路であって、上記少なくとも１つの減衰器が、６ｄＢの減衰器を有していることを特徴としている。

本発明の概念１４は、概念１の回路であって、このとき、上記差動信号発生器がバランを有することを特徴としている。

本発明の概念１５は、概念１の回路であって、このとき、上記第１データ入力ポート、上記第１データ出力ポート、上記第２データ入力ポート及び上記第２データ出力ポートへ入力する側から見たときのインピーダンスが、所望のシステム・インピーダンスと整合するように、上記第１ピックオフ・ティー、第２ピックオフ・ティー及び抵抗性回路網の抵抗を選択することを特徴としている。

本発明の概念１６は、概念２の回路であって、ＣＭ入力から上記抵抗性回路網を見たときのインピーダンスが、所望のシステム・インピーダンスと整合することを特徴としている。

本発明の概念１７は、概念１の回路であって、このとき、上記差動信号発生器から残りの回路を見たときのインピーダンスが、所望のシステム・インピーダンスと整合することを特徴としている。

本発明の概念１８によるシステムは、
差動モード（ＤＭ）を供給するよう構成された差動モード（ＤＭ）入力と、
コモン・モード（ＣＭ）信号を供給するよう構成されたコモン・モード（ＣＭ）入力と、
複数のデータ入力ポートと、
複数のデータ出力ポートと、
回路とを具え、
上記回路が、
上記複数のデータ入力ポートの中の第１データ入力ポートと、上記複数のデータ出力ポートの中の第１データ出力ポートの間に結合される第１ピックオフ・ティーと、
上記複数のデータ入力ポートの中の第２データ入力ポートと、上記複数のデータ出力ポートの中の第２データ出力ポートの間に結合される第２ピックオフ・ティーと、
上記第１ピックオフ・ティー及び上記第２ピックオフ・ティーの間に結合される抵抗性回路網と、
上記抵抗性回路網、上記第１ピックオフ・ティー及び上記第２ピックオフ・ティーと結合される差動信号発生器とを有していることを特徴としている。

本発明の概念１９は、概念１８のシステムであって、このとき、上記第１及び第２ピックオフ・ティー並びに上記抵抗性回路網は回路基板上に配置され、上記差動信号発生器は上記回路基板上に配置されないこと特徴としている。

図１は、抵抗性合成器と、バラン、２つの方向性結合器を含む従来のシステムの例を示すブロック図である。図２は、５個の抵抗性合成器及びバランを含み、方向性結合器のない従来の装置の例を示すブロック図である。図３は、４個の抵抗性合成器を含み、方向性結合器のない従来のシステム３００の例を示すブロック図である。図４は、図１に示したような従来のシステム又は装置から得られるデータ信号の例を示す図である。図５は、本発明による実施形態に従ったシステムの例を示すブロック図である。図６は、本発明による実施形態の例であって、図５に示したシステムのより詳細な回路図である。図７は、図５及び図６に示したような本発明による実施形態から得られるデータ信号の例を示す図である。図８は、本発明による実施形態の別のシステムの例を示すブロック図である。

本願で開示する実施形態は、多数の異なるどのような回路及びシステムでも実施に適したもとのなるように、概してサイズを小さくした抵抗性回路網を有している。本発明のこうした特徴やその他の特徴を、各図面を参照しながら説明する。

図５は、本発明による実施形態に従ったシステム５００の例を示すブロック図である。
この例では、差動データをデータ入力＋ポート５１６及びデータ入力−ポート５１７から夫々受けて、小さな損失で、データ出力＋ポート５１８及びデータ出力−ポート５１９に夫々供給する。

差動モード（ＤＭ）入力５０２からのシングル・エンド信号は、抵抗性合成器５０６によって、コモン・モード（ＣＭ）補正入力５０４からの信号と、抵抗を用いて合成され、続いて、バラン５０８によって差動モード信号に分離される。バラン５０８は、例えば、比率１：１の伝送線バランである。

バラン５０８から得られる信号は、ピックオフ・ティー５１４及び５１５を夫々介してデータ出力＋ポート５１８及びデータ出力−ポート５１９に加えるようする。この信号は、振幅は等しいが位相が互いに１８０度異なる状態で印加されるようにする。

ＣＭ入力５１０からの信号は、抵抗性回路網５１２並びにピックオフ・ティー５１４及び５１５を夫々介して、データ出力＋ポート５１８及びデータ出力−ポート５１９に加えられるようにする。この信号は、振幅が等しく且つ同相の状態で印加されるようにする。

ＣＭ補正入力５０４から受ける信号は、振幅は等しいが位相が互いに１８０度異なる状態で、データ出力＋ポート５１８及びデータ出力−ポート５１９に加えられるようにする。この信号が、ＣＭ入力５１０で加えられる信号と同じ周波数で加えられる状況においては、ＣＭ入力５１０で加えられる信号によって意図に反して生じてしまうＤＭ信号を全てキャンセルするように、その振幅及び位相を調整するようにする。

実施形態によっては、システム５００の実現に使用する種々の構成要素を１つの回路基板上に統合しても良く、その結果として、これら構成要素は互いに近接した状態に維持される。このような実施形態では、都合の良いことに、一部又は全てのポートを、広い周波数範囲に渡って、あるインピーダンス、例えば、５０オームに維持できる。

図６は、本発明による実施形態の例であって、図５に示したシステムのより詳細な回路図である。この例では、ＤＭ入力５０２は、データ入力＋／−ポート及びデータ出力＋／−ポートにつながる抵抗と並行で、抵抗器５３０と直列な抵抗器５２０で終端される。データ入力＋／−ポート及びデータ出力＋／−ポートにつながる抵抗とは、具体的には、データ入力＋ポート５１６につながる抵抗器５２２及び５２４、データ入力−ポート５１７につながる抵抗器５３２及び５３４、データ出力＋ポート５１８につながる抵抗器５２２及び５２６、そして、データ出力−ポート５１９につながる抵抗器５３２及び５３６である。

ＣＭ入力５１０は、ＤＭ入力５０２の信号が２方向に対称に振られる点付近に置かれているので、基本的にはＤＭ入力５０２からＣＭ入力５１０への電流の流れはない。これは、ＣＭ補正入力５０４の場合に関しても同様である。

この例では、ＣＭ入力５１０は、抵抗器５４０と並列で、データ入力＋／−ポート及びデータ出力＋／−ポートにつながる抵抗とも並列な抵抗器５３８で終端される。データ入力＋／−ポート及びデータ出力＋／−ポートにつながる抵抗とは、具体的には、データ入力＋ポート５１６につながる抵抗器５２２及び５２４、データ入力−ポート５１７につながる抵抗器５３２及び５３４、データ出力＋ポート５１８につながる抵抗器５２２及び５２６、そして、データ出力−ポート５１９につながる抵抗器５３２及び５３６である。ＣＭ入力５１０からの電流は、低周波数においては、コンデンサ５４２及び５４４によって、そして、高周波数においてはバラン５０８のコモン・モード除去（同相分除去）によって、ＤＭ入力５０２及びＣＭ補正入力５０４に流れ出るのが制限される。

この例では、抵抗器５２０〜５２６及びバラン５０８に入る側から見たときの２５オーム・インピーダンスは、データ入力＋ポート５１６とデータ出力＋ポート５１８の間に、５０オーム・インピーダンス整合のＴ型減衰回路を事実上形成する。このＴ型減衰回路の減衰は、例えば、１.５ｄＢとしても良い。同様に、抵抗器５３０〜５３６及びバラン５０８に入る側から見たときの２５オーム・インピーダンスは、データ入力＋ポート５１７とデータ出力＋ポート５１９の間に、５０オーム・インピーダンス整合のＴ型減衰回路を事実上形成する。このＴ型減衰回路の減衰は、例えば、１.５ｄＢとしても良い。また、抵抗器５２２〜５２６と、抵抗器５３２〜５３６は、等価的には、ピックアップ・ティーを夫々構成していると考えても良い（実際のものより単純化して描かれている）。

例えばＤＭ入力５０２からの差動モード信号及びＣＭ入力５１０からのＣＭ信号と、例えばＣＭ補正入力５０４からのＣＭ補正入力信号とを、本発明に従って、データ入力＋／−ポート及びデータ出力＋／−ポートに加える前に合成すると、都合の良いことに、損失が最小となる。このため、回路設計者は、この合成信号をデータ出力＋／−ポートに加えるときの損失をもっと高くすることが可能になり、その結果として、データ入力＋／−ポート５１６及び５１７からデータ出力＋／−ポート５１８及び５１９への経路における損失が更に低くなる。

７つのポート５０２、５０４、５１０、５１６〜５１９の全てを、広い周波数範囲にわたり、５０オームのインピーダンスに維持しつつ、本発明による回路の抵抗器の値を変更し、データ入力＋／−ポート５１６及び５１７からデータ出力＋／−ポート５１８及び５１９に至る減衰と、他の３つの入力ポートからデータ入力＋／−ポート５１６及び５１７並びにデータ出力＋／−ポート５１８及び５１９への伝達関数との間のバランス（これらは互いにトレードオフの関係で、一方を良くすると他方が悪化する）を変えるようにしても良い。

図７は、図５及び図６に示したような本発明による実施形態から得られるデータ信号の例７００を示す図である。例えば、図４に示す例４００と比較して、例７００が明確に示しているように、よりきれいなデータ信号が得られるので、当業者であれば、方向性結合器を用いる従来の実施形態に比較して、本発明によれば周波数に対する減衰がフラットになることが理解できるであろう。

図８は、本発明による実施形態の別のシステム８００の例を示すブロック図である。この例では、システム８００は、データ入力＋／−ポート８１６及び８１７、データ出力＋／−ポート８１８及び８１９、そしてＣＭ入力８１０を含んでいる。また、システム８００は、バラン８０３に入力信号を供給するＤＭ入力８０２を含む。バラン８０３は、この入力信号をシングル・エンドから差動に変換する。この例では、抵抗性回路網８１２は、ＣＭ入力８１０と、２つのピックオフ・ティー８１４及び８１５の間に電気的に結合される。ピックオフ・ティー８１４及び８１５の実施形態は、例えば、図５及び図６のピックオフ・ティー５１４及び５１５と実質的に同じものとしても良い。

この例では、バラン８０３は、合成回路の他の構成要素と同じ回路基板上にはなく、むしろ、差動モード信号の２つの信号が、２つ別々の５０オーム入力８０４及び８０５に供給される。減衰回路８０６及び８０７は、例えば、別々の６ｄＢ減衰回路としても良く、これらは、起こりえる望ましくない種々の反射を最小限に抑えるために、差動モード信号の２つの信号に対して用いられる。これに代わる実施形態としては、バラン８０３の代わりに差動増幅器を用いても良い。

図示したシステム８００ではＣＭ補正信号を示していないが、図５及び図６のシステム５００で行っているように、バラン８０３に印加する前にＣＭ補正信号をＤＭ入力８０２からの信号と合算しても良い。

図示した実施形態を参照しながら、本発明の原理を詳しく説明してきたが、図示した実施形態は、本発明の原理から離れることなく、構成形態や詳細を変更しても良く、また、所望の形態に組み合わせても良いと理解すべきである。上述では、特定の実施形態にフォーカスして説明してきたが、他の構成も考えられる。特に、本願では「本発明の実施形態による」などのような表現を用いているが、こうした表現は、概して基準となる実施可能な形態ということを意味しており、本発明をこうした特定の実施形態の構成に限定しようと意図するものではない。こうした用語は、他の実施形態に組合せ可能な同じ実施形態や異なる実施形態に言及するものである。

従って、本願で説明した実施形態について幅広く置き換え可能である観点から、本願発明の詳細な記述は単に説明のためであって、本発明の範囲を限定して考えるべきではない。

５００システム
５０２差動モード（ＤＭ）入力
５０４コモン・モード（ＣＭ）補正入力
５０６抵抗性合成器
５０８バラン
５１０コモン・モード（ＣＭ）入力
５１２抵抗性回路網
５１４ピックオフ・ティー
５１５ピックオフ・ティー
５１６データ入力＋ポート
５１７データ入力−ポート
５１８データ出力＋ポート
５１９データ出力−ポート
５２０抵抗器
５２２抵抗器
５２４抵抗器
５２６抵抗器
５３０抵抗器
５３２抵抗器
５３４抵抗器
５３６抵抗器
５３８抵抗器
５４０抵抗器
５４２コンデンサ
５４４コンデンサ
８００システム
８０２差動モード（ＤＭ）入力
８０３バラン
８０４５０オーム入力
８０５５０オーム入力
８０６減衰回路
８０７減衰回路
８１０コモン・モード（ＣＭ）入力
８１２抵抗性回路網
８１４ピックオフ・ティー
８１５ピックオフ・ティー
８１６データ入力＋ポート
８１７データ入力−ポート
８１８データ出力＋ポート
８１９データ出力−ポート

Claims

第１データ入力ポートと、
第１データ出力ポートと、
第２データ入力ポートと、
第２データ出力ポートと、
上記第１データ入力ポート及び上記第１データ出力ポートの間に結合される第１ピックオフ・ティーと、
上記第２データ入力ポート及び上記第２データ出力ポートとの間に結合される第２ピックオフ・ティーと、
上記第１ピックオフ・ティー及び上記第２ピックオフ・ティーの間に結合される抵抗性回路網と、
上記抵抗性回路網、上記第１ピックオフ・ティー及び上記第２ピックオフ・ティーに結合される差動信号発生器と
を具える信号合成回路。
上記抵抗性回路網が、コモン・モード入力からコモン・モード信号を受けるよう構成される請求項１記載の信号合成回路。
差動モードを供給するよう構成された差動モード入力と、
コモン・モード信号を供給するよう構成されたコモン・モード入力と、
複数のデータ入力ポートと、
複数のデータ出力ポートと、
回路とを具え、
上記回路が、
上記複数のデータ入力ポートの中の第１データ入力ポートと、上記複数のデータ出力ポートの中の第１データ出力ポートの間に結合される第１ピックオフ・ティーと、
上記複数のデータ入力ポートの中の第２データ入力ポートと、上記複数のデータ出力ポートの中の第２データ出力ポートの間に結合される第２ピックオフ・ティーと、
上記第１ピックオフ・ティー及び上記第２ピックオフ・ティーの間に結合される抵抗性回路網と、
上記抵抗性回路網、上記第１ピックオフ・ティー及び上記第２ピックオフ・ティーと結合される差動信号発生器とを有することを特徴とする信号合成システム。