JP2013157889A - 光電変換装置および撮像システム - Google Patents

Abstract

【課題】 信号の加算を行う場合に、信号を保持する保持容量間の容量値に差が生じ、結果として得られる画像の画質が劣化する可能性があった。
【解決手段】 信号を保持する第１の容量と第２の容量と、第１の容量と信号線との間に設けられたスイッチと、前記第２の容量と電気的に接続された容量調整部を有し、一の前記信号処理部が有する第１の容量および別の一の信号処理部が有する第２の容量を接続する接続部と、を備える。
【選択図】 図２

Description

本発明は光電変換装置に関し、特に、信号を加算する機能を備える光電変換装置および撮像システムに関する。

光電変換装置は、デジタルスチルカメラやデジタルカムコーダのような撮像システムに用いられる。光電変換装置に対しては様々な要求があり、その中には出力レートの向上がある。
高出力レートを実現するために、光電変換装置内で複数の画素に基づく信号を加算することで、光電変換装置から出力される信号の数を減らす技術が知られている。信号を加算することによって、解像度の低下による画質の低下を抑制しながら、高出力レートを得ることができる。
特許文献１には、行列状に配列された画素に対して、行に沿った方向ならびに列に沿った方向に信号を加算する撮像装置が記載されている。特許文献１には、水平方向、すなわち行に沿った方向に重み付け加算を行うことが記載されている。

特開２０１０−６８１２３号公報

しかしながら、特許文献１に記載された構成では、画素の各列に対して設けられた２つの保持容量間で、接続されているスイッチの個数が異なるため、２つの保持容量間の容量値に差が生じる可能性がある。その結果、各保持容量で保持する電荷量に差が生じ、生成される画像の画質が劣化する可能性がある。
本発明は、上記画質の劣化を低減することを目的とする。

本発明の一つの側面である光電変換装置は、複数の列に設けられた複数の画素と、各々が、前記列に対応して設けられた複数の信号処理部と、信号線と、を有する光電変換装置であって、前記信号処理部は、対応する前記列の画素に基づく信号を保持する第１の容量と第２の容量と、前記第１の容量と前記信号線との間に設けられたスイッチと、前記第２の容量と電気的に接続された容量調整部を有し、一の前記信号処理部が有する前記第１の容量および別の一の前記信号処理部が有する第２の容量を接続する接続部と、を備えること、を特徴とする。

本発明によれば、信号加算時における画質の劣化を低減することができる。

実施例に係る光電変換装置の構成例を示す図 実施例１に係る信号処理部の構成例を示す図 実施例１に係る全画素読み出しモードの動作例を示す図 水平方向の加算の概念を示す図 実施例１に係る重み付け加算モードの動作例を示す図 実施例１に係る信号処理部の別の構成例を示す図 実施例１に係る信号処理部の構成例を示す図 実施例２に係る全画素読み出しモードの動作例を示す図 実施例２に係る重み付け加算モードの動作例を示す図 実施例３に係る信号処理部の構成例を示す図 実施例３に係る全画素読み出しモードの動作例を示す図 実施例３に係る重み付け加算モードの動作例を示す図 実施例に係る撮像システムの構成例を示す図

一般に、信号の平均化と信号の加算とは同義に扱うことができる。以下の実施形態においても、平均化と加算とを総称して加算として説明する。

（実施例１）
本発明に係る第１の実施形態では、第１の動作モードである全画素読み出しモードに加え、第２の動作モードである水平方向の重み付け加算モードで動作する光電変換装置を例にとって説明する。水平方向とは、行列状に配列された画素アレイにおいて、行に沿った方向のことである。

まず、図１を参照しながら本実施例にかかる光電変換装置の構成例を説明する。画素アレイ１１０には画素１００が行列状に配列される。ここでは３行×４列分の画素アレイを示している。制御部である行選択回路１２０は、信号Ｒｅａｄ、Ｒｅｓｅｔ、およびＳｅｌｅｃｔを画素アレイに供給することで画素１００の動作を制御する。画素１００から出力されて信号が第１の垂直信号線１３０に伝達される。第１の垂直信号線１３０に出力された信号は、読み出し部である信号処理部１５０ａおよび１５０ｂで処理される。信号処理部１５０ａ、１５０ｂで処理された信号は、水平信号線１７０ａ、１７０ｂを介して、対応する出力アンプ１８０ａ、１８０ｂに伝達され、出力端子ＯＵＴ１、ＯＵＴ２から出力される。信号処理部１５０ａ、１５０ｂは、それぞれ画素の列に対応して回路を備える。列線選択回路１６０ａ、１６０ｂは、信号処理部１５０ａ、１５０ｂに含まれる回路のうちの列を選択するための信号を出力する。負荷トランジスタ部１４０ａ、１４０ｂ、信号処理部１５０ａ、１５０ｂ、ならびに列選択回路１６０ａ、１６０ｂは、画素アレイ１１０を挟むように設けられている。画素アレイの左から奇数番目の列（以下、奇数列）の画素からの信号は信号処理部１５０ｂを経て出力端子ＯＵＴ２から出力され、画素アレイの左から偶数番目の列（以下、偶数列）の画素からの信号は信号処理部１１０ａを経て出力端子ＯＵＴ１から出力される。単板式のカラー光電変換装置を考えると、ベイヤ配列においては、同色のフィルタが１画素おきに設けられているので、ある行に着目すると、各出力端子ＯＵＴ１とＯＵＴ２の各々に着目すると、同一の色の画素に基づく信号のみが出力される。行選択回路１２０および列選択回路１６０は、ともに制御部と呼ぶ。また、例えば信号処理部１５０ａ、１５０ｂのように複数のものを指す場合、信号処理部１５０として表記するものとする。

次に、画素１００の構成を説明する。画素配列１１０に含まれる各画素１００はフォトダイオード１０１、転送トランジスタ１０２、リセットトランジスタ１０４、ＦＤ（Ｆｌｏａｔｉｎｇ Ｄｉｆｆｕｓｉｏｎ）部１０６、増幅トランジスタ１０３、および選択トランジスタ１０５を含む。光電変換部であるフォトダイオード１０１は、入射する光量に応じて電荷を生成および蓄積する。転送部である転送トランジスタ１０２は、フォトダイオード１０１とＦＤ部１０６との間の導通または非導通を切り替える。画素出力部である増幅トランジスタ１０３のゲート電極はＦＤ部１０６と接続される。リセット部であるリセットトランジスタ１０４は、電源ＶＤＤと増幅トランジスタ１０３のゲート端子との導通、または非導通を切り替える。転送トランジスタ１０２とリセットトランジスタ１０４が同時に導通しているときには、フォトダイオード１０１が電源ＶＤＤによってリセットされる。増幅トランジスタ１０３は画素選択部である選択トランジスタ１０５が導通している期間には、負荷トランジスタ部１４０に含まれる定電流源とともに、ソースフォロワ回路を形成する。これにより、第１の信号線である第１の垂直出力線１３０には、その時の増幅トランジスタ１０３のゲート電位、言い換えるとＦＤ部１０６の電位、に応じた出力が第１垂直信号線に現れる。転送トランジスタ１０２を制御するための信号ａＲｅａｄ、リセットトランジスタ１０４を制御するための信号Ｒｅｓｅｔ、選択トランジスタ１０５を制御するために信号Ｓｅｌｅｃｔは同一の行に含まれる画素に対して行選択回路１２０から共通に与えられる。

図２は、読み出し部である信号処理部１５０ａ、ｂをより具体的に示した構成例である。ここでは画素のｍ列目、ｍ＋５列目までに対応する部分を抜き出している。画素アレイ１１０を挟んで１５０ａ、１５０ｂが配置されているが、接続される画素の列が異なるのみで、構成は信号処理部１５０ａと同一なので説明を省略する。画素の各列に対してサンプルホールドスイッチ２００、サンプリング容量２６０−２６５、クランプ容量２１０、クランプスイッチ２４０、信号書き込みスイッチ２３０、加算制御スイッチ２７０−２７６、および列選択スイッチ２５０、およびダミースイッチ２５１を含む。第１の垂直信号線１３０はサンプルホールドスイッチ２００とクランプ容量２１０とを介して第２の垂直信号線２２０と接続されている。第２の垂直信号線２２０には、サンプリング容量２６０−２６５がそれぞれスイッチ２３０を介して接続されている。サンプリング容量２６０−２６５にはさらに加算制御スイッチ２７０−２７６が接続される。また、サンプリング容量２６０、２６２、２６４は列選択スイッチ２５０を介してそれぞれ水平信号線２８０へと接続される。水平信号線容量２９０は水平信号線２８０がもつ容量である。水平信号線容量２９０は、水平信号線２８０の配線に付随する寄生容量および、スイッチ２５０が接続されることにより生じるＭＯＳトランジスタの接合容量を含む。一方、サンプリング容量２６１、２６３、２６５にはダミースイッチ２５１が接続されている。ダミースイッチ２５１を設けることで、サンプリング容量２６０−２６５に接続するスイッチの数をそろえて、サンプリング容量２６０−２６５から見える、容量成分の差を低減している。また、ダミースイッチ２５１のソース−ドレイン間はショートされている。ダミースイッチ２５１は、列選択スイッチ２５０とは違い、水平信号線２８０に接続しないことで、水平信号線容量２９０を増加させず、後述の回路ゲインの低下を抑制している。ここで、サンプリング容量２６０、２６２、２６４を第１の容量、サンプリング容量２６１、２６３、２６５を第２の容量とする。また、スイッチ２７２、２７４のように、別の列の第１の容量と第２の容量とを接続するスイッチを接続部と呼ぶ。

次に図１および２に示した構成の光電変換装置において信号を読み出す動作を記載する。

（全画素読み出しモード）
まず、加算動作を行わない動作モードについて図３を参照しながら説明する。ここでは全画素読み出しモードと称するが、画素アレイの全ての画素を読み出さなければならないわけではなく、画素間での加算処理を行わないことを意味するものとする。

時刻ｔ１に、信号Ｓｅｌｅｃｔ（ｎ）がハイレベルになる。これによってｎ行目の画素に含まれる選択トランジスタ１０５がオンしてソースフォロワ動作を行うので、増幅トランジスタ１０３のゲート電極の電位、すなわちＦＤ１０６の電位に対応したレベルが第１の垂直信号線１３０に現れる。すなわち、時刻ｔ１に、ｎ行目の画素が選択された状態が開始する。同じく時刻ｔ１には、信号ＳＰおよびＣＬＰがハイレベルになるので、クランプ容量２１０には第１の垂直信号線に現れたレベルと電圧とＣＰＤＣとの電位差が与えられた状態となる。

時刻ｔ２から信号Ｒｅｓｅｔ（ｎ）がパルス状にハイレベルになると、ＦＤ１０６の電位が電源電圧ＶＤＤに応じてリセットされる。これにより第１に垂直信号線１３０およびクランプ容量２１０の端子ＡにはＦＤ部１０６をリセットしたことに対応するレベルが現れる。

時刻ｔ３に信号ＣＬＰがローレベルになると、クランプスイッチ２４０が非導通状態になるので、第２の垂直信号線２２０が電気的に浮遊状態となる。これにより、クランプ容量２１０には、ＦＤ部１０６をリセットしたことに対応するレベルと電圧ＣＰＤＣの電位差が保持される。

時刻ｔ４に信号ａＲｅａｄ（ｎ）がハイレベルになると、フォトダイオード１０１に蓄積された電荷がＦＤ部１０６へと転送される。転送された電荷量に応じてＦＤ部１０６の電位が変化し、これに対応したレベルが第１の垂直信号線１３０に現れる。クランプ容量２１０には、ＦＤ部１０６をリセットしたことに対応するレベルと電圧ＣＰＤＣとの電位差が保持されたままである。したがって、第２の垂直信号線２２０の電位は、ＦＤ部１０６をリセットしたことに対応するレベルと、フォトダイオード１０１からＦＤ部１０６へと電荷を転送したことに対応するレベルとの差分ΔＶｉｎに容量で決まるゲインのかかった分だけ変動する。クランプ容量２１０の容量値をＣｃｐとすると、第２の垂直信号線２２０に生じる電圧変化ΔＶは、
ΔＶ ＝ （Ｃｃｐ・２・Ｃｓｐ）×ΔＶｉｎ ・・・（１）
となる。

ＦＤ部１０６をリセットしたことに対応するレベルには、リセットトランジスタ１０４をスイッチングしたことによるノイズ成分や、画素を構成するトランジスタに固有のノイズ成分を含む。また、フォトダイオード１０１からＦＤ部１０６に電荷を転送したことによるレベルにも、このノイズ成分が重畳されているので、クランプ容量２１０を用いて上述の動作を行うことでノイズを低減することができる。

時刻ｔ５に信号ＳＰがローレベルになるとサンプルホールドスイッチ２００が非導通になり、クランプ容量２１０と第１の垂直信号線１３０とは非導通状態になる。これによってΔＶがサンプリング容量２６０−２６５に保持される。

時刻ｔ６に信号Ｓｅｌｅｃｔ（ｎ）がローレベルになり、ｎ行目の画素１００に含まれる増幅トランジスタ１０３第１の垂直信号線１３０が非導通状態となることで、ソースフォロワ動作が終了する。つまり、ｎ行目の画素が選択された状態が終了する。

時刻ｔ８に、ＡＤＤＨ１ａ、ＡＤＤＨ２ａ、およびＡＤＤＨ１ｂがハイレベルになる。このとき、図２の（ａ）、（ｂ）より、各列に設けたサンプリング容量つまり、サンプリング容量２６０と２６１、サンプリング容量２６２と２６３、およびサンプリング容量２６４と２６５がそれぞれ並列で接続された状態で読み出される。

時刻ｔ９から信号ＣＳＥＬ（ｍ）、ＣＳＥＬ（ｍ＋１）、・・・、ＣＳＥＬ（ｍ＋５）が順次供給されると、各列のサンプリング容量２６０−２６５に保持された信号が水平信号線２８０に出力される。サンプリング容量２６０−２６５に保持された信号を水平信号線２８０に出力するときには、容量の比で決まるゲインがかかる。水平線容量２９０の容量値をＣｃｏｍ、出力アンプ１８０のゲインをＧａｍｐとすると、出力端子ＯＵＴに現れる出力Ｖｏｕｔは、
Ｖｏｕｔ＝ ΔＶ ｘ ｛Ｃｓｐ／（Ｃｓｐ＋Ｃｃｏｍ）｝ × Ｇａｍｐ
・・・（２）
となる。

ダミースイッチを設けることで、サンプリング容量２６０−２６５の容量値が同一とみなせるため、上述の通りサンプリング容量の容量値をすべてＣｓｐとした。

期間「ｎ＋１行」、「ｎ＋２行」以降も同様の動作が繰り返される。

（重み付け加算モード）
次に、水平方向に重み付けをして加算をする動作モードについて説明する。

重み付け加算動作の説明に先立ち、重み付けをしない加算動作を説明する。図４（ｃ）は、カラー光電変換装置において一般的に用いられる、ベイヤ配列のカラーフィルタの配列を示している。Ｒ、Ｇ、Ｂはそれぞれ赤、緑、青の色の光を透過させるフィルタである。このうち、ｎ行目の配列を抜き出したものが図４（ａ）である。添え字は図の左側から数えた画素の位置を示し、（ ）で囲った数字は加算時の比率を示す。一般に、カラーフィルタを備えた光電変換装置において、行に沿った方向の加算を行う場合、同色の画素のうち隣接する画素からの信号を加算する。したがって、図４（ａ）においてＧ１とＧ３、Ｒ２とＲ４、Ｇ５とＧ７、Ｒ６とＲ８、・・・のような組み合わせで加算される。

仮に、２つの画素の信号を１：１の比率で加算すると、Ｇ１とＧ３とを加算した後の信号の空間的な重心の位置はＧ１とＧ３の中間であるＧ２で示す位置となる。同様に、Ｒ２とＲ４はＲ３に、Ｇ５とＧ７はＧ６に、Ｒ６とＲ８はＲ７に、それぞれ加算後の信号の空間的な重心位置が現れる。したがって、光電変換装置の外部の映像信号処理回路等によって合成した画像のｎ行目の信号は、図４（ａ）の右側に示すような配置となる。つまり、加算後のＧとＲの空間的な位置は等ピッチにはならず、ＧとＲとが近寄った偏心配置となる。このような色重心の偏心は、空間周波数の高い被写体を撮影した際に偽信号の原因となりうる。

このような偏心を改善するための手法が重み付け加算である。図４（ｂ）を用いて重み付け加算の概念を説明する。重み付け加算においては、隣り合って設けられた３個のＲ画素を１：２：１の比率で加算する。すなわち、Ｒ２、Ｒ４、Ｒ６の画素であれば、１：２：１の比率で加算する。これにより、加算後のＲ画素の空間的な重心位置はＲ４で示す位置になる。同様にして、Ｒ６、Ｒ８、Ｒ１０の画素を１：２：１の比率で加算する。一方、Ｇ画素については従来と同様に１：１の比率で加算する。したがって、出力端子ＯＵＴの後段に設けられた映像信号処理回路によって得られるｎ行目の信号は、図４（ｂ）の右側に示すような配置になり、Ｇ画素とＲ画素とが互いに等ピッチに配列される。これにより、重み付けを行わない加算動作の場合に生じる偽信号が発生しにくくなるという利点がある。

図５は、図１および２に示した光電変換装置における、重み付け加算モードの動作タイミングの例を示した図である。ここでは、図３で示した全画素読み出しモードにおける動作と異なる点を中心に説明する。全画素読み出しモードでは各列の備えたサンプリング容量のうち、２６０−２６１、２６２−２６３、および２６４−２６５を１組の容量として扱い、１画素からの信号を保持していた。これに対して、重み付け加算モードでは、サンプリング容量を二つに分割して利用する点で異なっている。 図２をもとに、信号処理部１５０ａ、１５０ｂの動作をそれぞれ説明する。図５に示したタイミング図において、信号ＡＤＤＨ２、ＡＤＤＨ３のタイミングが、全画素読み出しモードとは異なる。

まず、信号処理部１５０ａにおいては、隣接する２列の加算平均信号を出力する。時刻ｔ８にＡＤＤＨ１、ＡＤＤＨ３がハイレベルとなり、加算スイッチ２７１、２７２、２７３、２７５、２７６が導通状態になる。サンプリング容量２６０、２６１、２６２、２６３が並列に接続されるため、信号が加算される。

その後、時刻ｔ９にＡＤＤＨ３はローレベルになり、サンプリング容量２６０、２６１、２６２、２６３で保持された信号の平均値が保持される。つまり、（ｍ）列と（ｍ＋２）列は１：１の割合で加算される。その後、時刻ｔ１０においてＣＳＥＬ（ｍ）がハイレベルになると、式（２）で示した回路ゲインにより、水平信号線２８０へと伝達される。

次に信号処理部１５０ｂの動作を説明する。時刻ｔ８でＡＤＤＨｂ１、ＡＤＤＨｂ３がハイレベルとなり、加算スイッチ２７０、２７２、２７３、２７４、２７６が導通状態になる。サンプリング容量２６１、２６２、２６３、２６４が並列に接続されるため、信号が加算される。

その後、時刻ｔ９にＡＤＤＨ３はローレベルになり、サンプリング容量２６１、２６２、２６３、２６４で保持された信号の平均値が保持される。つまり、ｍ＋１列、（ｍ＋３）列、および（ｍ＋５）列の信号が１：２：１の割合で加算される。本例ではダミースイッチ２５１を設けることにより、サンプリング容量２６１、２６２、２６３、２６４の容量値が略同一になるよう調整をしているため、上述の１：２：１の割合での平均が精度よく実現できる。例えば、ダミースイッチ２５１がない場合には、スイッチの分寄生容量にずれが生じるため、スイッチ２５０の接合容量をΔＣｐとした場合、上述の加算において加算されるサンプリング容量の比は（Ｃ＋ΔＣｐ）：（２ｘＣ＋ΔＣｐ）：Ｃとなり、重み付けのバランスが１：２：１からくずれ、得られる画像の画質が低下する可能性がある。特に、素子の微細化などの理由からサンプリング容量２６０−２６５の値を大きく設定できない場合には、スイッチの接合容量を含めた寄生容量の影響が無視できなくなる。

その後、時刻ｔ１０においてＣＳＥＬ（ｍ＋２）がハイレベルになると、式（２）で示した回路ゲインにより、水平信号線２８０へと伝達される。以後、同様の動作により順次読み出される。

以上の動作により、Ｇ画素とＲ画素と加算後の重心が互いに等ピッチに配列され、色重心のずれによる偽信号が発生しにくくなる。

上述の列選択スイッチ２５０とダミースイッチ２５１とは、ともにＭＯＳトランジスタで構成することができる。このとき、両者のサイズを等しくすることで、第１および第２の容量に付随する容量値を一致させやすくなる。

なお、本実施例においては各列のサンプリング容量２６０−２６５の容量値の差を抑制する手段として、ダミースイッチを設けたが、ダミースイッチである必要はない。例えば、サンプリング２６２と２６３で容量値を（サンプリング容量２６２の容量値）＜（サンプリング容量２６３の容量値）とすることで、読み出しスイッチ２５０の接合容量に相当する差分を抑制することもできる。すなわち、２つのサンプリング容量の容量値の差を低減するための容量調整部を設けることにより、重み付け加算を精度よく行うことができ、得られる画像から偽信号を低減することができる。容量調整部は、容量素子であってもよく、これ以降の実施例についても同様である。

また、本実施例では水平信号容量２９０を増加させないために、ダミースイッチのソース端子とドレイン端子という主電極間をショートさせたが、例えば図６に示すよう１列分の等価回路の通り、ソースを固定電位に接続するなど、水平信号容量２９０を増加させない構成になっていればよい。

（実施例２）
第１の実施例においては、画素に起因するノイズ成分を、信号処理部に含まれるクランプ容量を用いて低減するものを例示した。本発明に係る第２の実施例では画素に起因するノイズ成分を低減することに加えて、信号を増幅することができる構成を説明する。本実施例においても、第１の動作モードである全画素読み出しモードに加えて、第２の動作モードである重みつけ加算モードと、で動作できる光電変換装置を例にとって説明する。

図７は、本実施例に係る信号処理部のうち１列分の回路を抜き出したものである。列増幅部Ａｍｐは、クランプ容量７１０、演算増幅部７６０、短絡スイッチ７４０およびフィードバック容量７５０を含む。クランプ容量７１０の一方の端子Ａは第１の垂直信号線１３０に接続されており、他方の端子Ｂは演算増幅部７６０の反転入力端子に接続されるとともに、フィードバック容量７８０の一方の端子、および短絡スイッチ７４０の一方と接続されている。フィードバック容量７５０の他方の端子は、短絡スイッチ７４０の他方の電極および演算増幅器７６０の出力端子と接続される。演算増幅器７６０の非反転入力端子には基準電圧ＶＣ０Ｒが供給される。また、短絡スイッチは信号ＰＣ０Ｒによって制御される。信号ＰＣ０Ｒは、例えば不図示のタイミング制御回路部から供給される。列増幅部Ａｍｐのフィードバック容量を複数設けて、その接続を切り替えることで列増幅部Ａｍｐの増幅率を可変とすることができる。また、後述するが、クランプ容量７１０は、ノイズ低減部としても作用する。

演算増幅器７６０の出力端子、すなわち列増幅部Ａｍｐの出力端子は、スイッチ７００、７０１を介してそれぞれサンプリング容量２６０ｓ、２６１ｓおよびサンプリング容量２６０ｎ、２６１ｎが接続されている。サンプリング容量にはさらにそれぞれ、加算制御スイッチ２７０ｓ、２７０ｓ、２７２ｓおよび２７０ｎ、２７１ｎ、２７２ｎが接続されており、列選択スイッチ２５０を介してそれぞれ水平信号線２８０ｓ、ｎに接続される。水平信号線２８０ｓ、２８０ｎは容量値Ｃｃｏｍを持つ。水平信号線容量は第１の水平信号線が持つ容量を模式的に表している。水平信号線２８０ｓは、出力部で差動増幅器７９０の非反転転端子、水平信号線２８０ｎは差動増幅器７９０反転入力端子に接続される。

サンプリング容量２６０ｓ、２６１ｓは、それぞれ実施例１で説明した第１と第２の容量に対応する。同様に、サンプリング容量２６０ｎ、２６１ｎは、それぞれ実施例１で説明した第１と第２の容量に対応する。これらのサンプリング容量は、スイッチ２７２を介して他の列のサンプリング容量のうち、第２または第１の容量に接続される。

図１における信号処理部１５０ａと１５０ｂの両者が実質的に同じ構成であるため、両者を説明する図面として、図７がある。図７においては、信号ＡＤＤＨ１、ＡＤＤＨ２、ＡＤＤＨ３と示している。以下で説明するタイミング図では、信号処理部１５０ａであればＡＤＤＨ１ａ、ＡＤＤＨ２ａ、ＡＤＤＨ３ａが与えられ、信号処理部１５０ｂであればＡＤＤＨ１ｂ、ＡＤＤＨ２ｂ、ＡＤＤＨ３ｂが与えられるものとする。これは、本実施例以降の実施例についても同様である。

（全画素読み出しモード）
次に図８を参照にしながら全画素読み出しモードの動作を説明する。なお、第１の垂直信号線１３０に接続される画素領域は、図１に示したものと同様であるとする。

時刻ｔ１に信号ＳＳｅｌｅｃｔ（ｎ）がハイレベルになると、ｎ行目の画素に含まれる選択トランジスタが導通状態となり、増幅トランジスタがソースフォロワ動作を行うので、増幅トランジスタのゲート電極の電位、すなわちＦＤ部１０６の電位に対応したレベルが第１の垂直信号線に現れる。

時刻ｔ２から信号ＲＥＳＥＴ（ｎ）がパルス状にハイレベルになると、ＦＤ部１０６の電位が電源電圧ＶＤＤに応じてリセットされる。これによって第１の垂直信号線およびクランプ容量の端子Ａには、ＦＤ部１０６をリセットしたことに対応するレベルが現れる。時刻ｔ３から信号ＰＣ０Ｒがパルス状にハイレベルになると、短絡スイッチ７４０によって、演算増幅器７６０の反転入力端子と出力端子とが短絡される。このとき、演算増幅器７６０の反転入力端子は、演算増幅器７６０の仮想接地によりＶＣ０Ｒの電位になる。つまり、フィードバック容量７５０の両端がＶＣ０Ｒにリセットされ、クランプ容量７１０の端子ＢもＶＣ０Ｒになる。

時刻ｔ３には信号ＳＨＳおよびＳＨＮもハイレベルとなるので、このときの演算増幅器の出力によってサンプリング容量がリセットされる。そして、信号ＰＣ０Ｒがローレベルになるとクランプ容量の端子Ｂは電気的浮遊状態となるので、クランプ容量には、ＦＤ部１０６をリセットしたことに対応するレベルと電圧ＶＣ０Ｒとの電圧差が保持される。

時刻ｔ４から信号ＳＨＮがパルス状にハイレベルになると、このときの列増幅部Ａｍｐの出力がサンプリング容量２６０ｎ、２６１ｎに保持される。サンプリング容量２６０ｎ、２６１ｎに保持される信号には、列増幅部Ａｍｐに起因するオフセット成分が含まれる。

時刻ｔ５から信号ＲＥＡＤ（ｎ）がパルス状にハイレベルになると、フォトダイオード１０１に蓄積された電荷がＦＤ部１０６へと転送される。転送された電荷量に応じてＦＤ部１０６の電位が変化し、これに対応したレベルが第１の垂直信号線１３０に現れる。クランプ容量には、ＦＤ部１０６をリセットしたことに対応するレベルと電圧ＰＣ０Ｒとの電位差が保持されたままであるので、クランプ容量の端子Ｂの電位は、ＦＤ部１０６をリセットしたことに対応したレベルと、フォトダイオード１０１からＦＤ部１０６へと電荷を転送したことに対応するレベルとの差分ΔＶｉｎだけ変化する。第１の実施形態と異なるのは、ΔＶｉｎに対してクランプ容量とフィードバック容量Ｃｆの容量値の比で決まるゲインがかかることである。つまり、クランプ容量の容量値をＣ０、フィードバック容量Ｃｆの容量値をＣｆとすると、列信号部Ａｍｐの出力ＡｍｐＯＵＴは
ＡｍｐＯＵＴ ＝ （Ｃ０／Ｃｆ）ｘ ΔＶｉｎ ・・・（３）
となる。ＦＤをリセットしたことに対応するレベルには、リセットトランジスタ１０４をスイッチングしたことによるノイズ成分や、画素を構成するトランジスタに固有のノイズ成分を含む。したがって、クランプ容量を用いて上述の動作を行うことで画素に起因するノイズ成分を低減することができる。さらに、本実施形態によれば電圧変化ΔＶｉｎをＣ０／Ｃｆのゲインで増幅することができる。

時刻ｔ６から信号ＳＨＳがハイレベルになり、その後ローレベルになると式（３）で表される電圧をサンプリング容量に保持する。サンプリング容量に保持される信号には、列信号部Ａｍｐの出力オフセットが含まれる。

時刻ｔ７に信号ＳＳｅｌｅｃｔ（ｎ）がローレベルとなり、ｎ行目の画素１００に含まれる増幅トランジスタ１０３と第１の垂直信号線１３０とが非導通状態となることで、ソースフォロワ動作が終了する。言い換えると、ｎ行目の画素が選択された状態が終了する。

時刻ｔ７に加算制御スイッチがハイレベルとなり、各列のサンプリング容量が接続される。時刻ｔ８から信号ＣＳＥＬ（ｍ）、ＣＳＥＬ（ｍ＋１）が順次供給されると、サンプリング容量に保持された信号が水平信号線に出力される。サンプリング容量に保持される信号を水平信号線に出力するには、容量の比で決まるゲインがかかる。水平信号線の容量値をＣＣｏｍとすると、水平信号線に現れる電圧Ｖｓ１は
Ｖｓ１ ＝ ｛ Ｃｓｐ／（Ｃｓｐ＋ＣＣｏｍ）｝ｘ（Ｃ０／Ｃｆ）ｘ ΔＶｉｎ
・・・（４）
となる。同様に、サンプリングに保持された信号を水平信号線に出力されるとともに容量の比できまるゲインがかかる。水平信号線の容量値をＣＣｏｍとすると、水平信号線に現れる電圧Ｖｎ１は、
Ｖｎ１ ＝ ｛Ｃｓｐ／（Ｃｓｐ＋ＣＣｏｍ）｝ｘ（Ｃ０／Ｃｆ）ｘ ＶＣ０Ｒ
・・・（５）
となる。差動増幅器に入力されるＶｓ１とＶｎ１の差分が出力端子ＯＵＴから出力される。Ｖｓ１とＶｎ１の両者には列増幅部Ａｍｐの出力オフセットが含まれるので、出力端子ＯＵＴからは列増幅部Ａｍｐの出力オフセットが低減された信号として出力される。

（重み付け加算モード）
次に重みつけ加算モードについて説明する。図９に重み付け加算モードの駆動パターンを示す。サンプリング容量への信号書き込みの動作は全画素読みモードと同様のため、省略する。ここでは、図８に示した全画素読み出しモードと異なる点を中心に説明する。全画素読み出しモードでは各列のサンプリング容量を二つを一つ容量として扱っていた。これに対して、重み付け加算モードでは、サンプリング容量をそれぞれ分割して利用する点で異なる。実施例１と同様に、全画素読みモードとの違いは加算平均期間の信号制御にある。サンプリング容量２６０ｓ、２６１ｓより構成される信号経路、およびサンプリング容量２６０ｎ、２６１ｎより構成される信号経路それぞれにおいて、実施例１の図５で示した動作と同様に加算平均動作、および信号出力を行う。

以上の本発明の構成によれば、読み出し回路でゲインをかけて出力することが可能になり、よりＳ／Ｎ比を向上させつつ、精度よく重み付け加算を実施することができる。

本実施例においても、ダミースイッチ２５１を設けることにより、サンプリング容量２６０ｓ、２６１ｓ、２６０ｎ、２６１ｎの容量値が略同一になるよう調整をしている。尚、本実施例においても、サンプリング２６２と２６３で容量値を（サンプリング容量２６２の容量値）＜（サンプリング容量２６３の容量値）とすることで、読み出しスイッチ２５０の接合容量に相当する差分を抑制することもできる。すなわち、２つのサンプリング容量の容量値の差を低減するための容量調整部を設けることにより、重み付け加算を精度よく行うことができ、得られる画像から偽信号を低減することができる。

また、本実施例では水平信号容量２９０を増加させないために、ダミースイッチのソース−ドレインをショートさせたが、例えば図６に示すよう１列分の等価回路の通り、ソースを固定電位に接続するなど、水平信号容量２９０を増加させない構成になっていればよい。

（第３実施例）
次に、本発明に係る第３実施例を説明する。第２の実施例と大きく異なるのは、信号処理部の構成である。本実施例に係る信号処理部は、第１及び第２の容量に加えて、第３の容量を有する。そして、第１の垂直信号線から供給された信号を前記第３の容量に信号を保持させる第１の工程と、第１の容量が保持した信号を信号線に出力する第２の工程が少なくとも一部を時間的に並行して行うことを特徴とする。本実施例によれば、垂直加算動作および、水平加算平均動作が可能となる。

図１０に本実施例における信号処理部の１列分の構成を示す。実施例２と異なる点は第１の保持部である第３の容量１０１０ｓ、１０１１ｓ、１０１２ｓ、および１０１０ｎ、１０１１ｎ、１０１２ｎはそれぞれ互いに並列に設けられている。第３の保持容量と第１および第２の容量との間にはバッファ部である差動増幅器１０４０を備えている。

第３の容量１０１０ｓ、１０１１ｓ、１０１２ｓ、および１０１０ｎ、１０１１ｎ、１０１２ｎの組はそれぞれ、一方の端子が互いに短絡されるとともに差動増幅器１０４０の反転入力端子に接続される。第３の容量の他方の端子は、それぞれスイッチ１０５１ｓ、１０５２ｓ、１０５３ｓおよび１０５１ｎ、１０５２ｎ、１０５３ｎを介して、共通のノード１０６０ｓ、１０６０ｎに接続されている。さらに、１０７０ｓ、１０７０ｎを介して、差動増幅器１０４０の出力端子に接続されている。

サンプリング容量２６０ｓ、２６１ｓは、それぞれ実施例１で説明した第１と第２の容量に対応する。同様に、サンプリング容量２６０ｎ、２６１ｎは、それぞれ実施例１で説明した第１と第２の容量に対応する。これらのサンプリング容量は、スイッチ２７２を介して他の列のサンプリング容量のうち、第２または第１の容量に接続される。

前述の式（２）に示したように、第１および第２の容量は、信号線２６０に伝達される信号に対するゲインを低減させないために、小さくすることが困難であるが、第３の容量はこの限りではない。したがって、第３の容量の容量値を、第１の容量の容量値よりも小さくすることができる。

（全画素読み出しモード）
図１１に、全画素読み出しモード時の動作を説明するためのタイミング図を示す。第１の垂直信号線１３０と接続される画素領域は、図１に示したものと同様であるとする。

時刻ｔ１に信号ＳＳｅｌｅｃｔ（ｎ）がハイレベルになると、ｎ行目の画素に含まれる選択トランジスタが導通状態となり、ソースフォロワ動作を行うので、増幅トランジスタのゲート電極の電位すなわちＦＤ部１０６の電位に対応したレベルが第１の垂直信号線に現れる。

時刻ｔ２から信号ＲＥＳＥＴ（ｎ）がパルス状にハイレベルになると、ＦＤ部１０６の電位が電源電圧ＶＤＤに応じてリセットされる。これによって第１の垂直信号線およびクランプ容量の端子Ａには、ＦＤ部１０６をリセットしたことに対応するレベルが現れる。

時刻ｔ３から信号ＰＣ０Ｒがパルス上にハイレベルになると、短絡スイッチ７４０によって、演算増幅器７６０の反転入力端子と出力端子とが短絡される。このとき、演算増幅器７６０の反転入力端子は、演算増幅器７６０の仮想接地によりＶＣ０Ｒの電位になる。つまり、フィードバック容量７５０の両端がＶＣ０Ｒにリセットされ、クランプ容量７１０の端子ＢもＶＣ０Ｒになる。時刻ｔ３には信号ＳＨＳ１、ＳＨＳ２、ＳＨＳ３およびＳＨＮ１、ＳＨＮ２、ＳＨＮ３もハイレベルとなるので、このときの演算増幅器の出力によってサンプリング容量はリセットされる。そして、信号ＰＣ０Ｒがローレベルになるとクランプ容量の端子Ｂは電気的浮遊状態となるので、クランプ容量には、ＦＤ部１０６をリセットしたことに対応するレベルと電圧ＶＣ０Ｒとの電圧差が保持される。

時刻ｔ４から信号ＳＨＮ１がパルス状にハイレベルになると、このときの列増幅部Ａｍｐの出力が第１の保持容量１０１０ｎ、１０１１ｎ、１０１２ｎに保持される。第１の保持容量１０１０ｎ、１０１１ｎ、１０１２ｎに保持される信号には、列増幅部Ａｍｐの出力オフセットが含まれる。時刻ｔ５から信号ＲＥＡＤ（ｎ）がパルス状にハイレベルになると、フォトダイオード１０１に蓄積された電荷がＦＤ部１０６へと転送される。転送された電荷量に応じてＦＤ部１０６の電位が変化し、これに対応したレベルが第１の垂直信号線１３０に現れる。クランプ容量には、ＦＤ部１０６をリセットしたことに対応するレベルと電圧ＰＣ０Ｒとの電位差が保持されたままであるので、クランプ容量の端子Ｂの電位は、ＦＤ部１０６をリセットしたことに対応したレベルと、フォトダイオード１０１からＦＤ部１０６へと電荷を転送したことに対応するレベルとの差分ΔＶｉｎだけ変化する。実施例２で説明したとおり、
式（３）で表すことができる。

時刻ｔ６から信号ＳＨＳ１がハイレベルになり、その後ローレベルになると式（３）で表される電圧を第１の保持容量１０１０ｓに保持する。第１の保持容量１０１０ｓに保持される信号には、列信号部Ａｍｐの出力オフセットが含まれる。

時刻ｔ７に信号ＳＳｅｌｅｃｔ（ｎ）がローレベルとなり、ｎ行目の画素１００に含まれる増幅トランジスタ１０３と第１の垂直信号線１３０とが非導通状態となることで、ソースフォロワ動作が終了する。

一方、時刻ｔ１において信号ＦＢがハイレベルになり、スイッチ１０６０ｓ、１０６０ｎが導通状態になる。これにより、差動増幅器１０４０の反転入力端子と接続された第１の保持容量の電極の電位はＶＣｌＡｍｐは差動増幅器１０４０の出力オフセットが重畳されたレベルとなる。

時刻ｔ８において信号ＦＢがローレベルになり、信号ＦＢＯがハイレベルになる。その後時刻ｔ９にて信号ＶＡＤＤ１が、時刻ｔ１０にて信号ＳＷ２がハイレベルになる、差動増幅器１０４０の出力端子と第２の保持容量が電気的に接続された状態となる。この動作によって、差動増幅器１０４０の出力オフセットが除去された信号が差動増幅器１０４０の出力端子に現れる。時刻ｔ１２以降は実施例２と同様に、第２の保持容量から水平信号線へ信号が読み出される。

一方で、時刻ｔ１５からは「ｎ＋１」行目の読出しが開始する。時刻ｔ１から時刻ｔ７で示した「ｎ行」を行うことにより、「ｎ行」目の信号を第２の保持容量から水平信号線へ読みだす動作の一部を、「ｎ＋１行」目の信号を第１の保持容量に保持する動作が並行して行われる。

本実施例によれば、画素からの信号を第１の保持容量に保持させる第１の工程、および第２の保持容量に保持された信号を水平出力線に出力する第２の工程の少なくとも一部が重複して行われることで、信号出力ない期間が時刻ｔ８から時刻ｔ１３までとなり、画素信号の読出し速度を向上させることができる。

（重み付け加算モード）
次に図１２のタイミング図を参照しながら、垂直３行加算モード、および重み付け加算モードについて説明する。

時刻ｔ１に信号Ｓｅｌｅｃｔがハイレベルになると、ｎ行目の画素に含まれる選択トランジスタが導通状態となり、増幅トランジスタがソースフォロワ動作を行うので、増幅トランジスタのゲート電極の電位すなわちＦＤ部１０６の電位に対応したレベルが第１の垂直信号線に現れる。

時刻ｔ２から信号ＲＥＳＥＴがパルス状にハイレベルになると、ＦＤ部１０６の電位が電源電圧ＶＤＤに応じてリセットされる。これによって第１の垂直信号線およびクランプ容量の端子Ａには、ＦＤ部１０６をリセットしたことに対応するレベルが現れる。

時刻ｔ３から信号ＰＣ０Ｒがパルス上にハイレベルになると、短絡スイッチ７４０によって、演算増幅器７６０の反転入力端子と出力端子とが短絡される。このとき、演算増幅器７６０の反転入力端子は、演算増幅器７６０の仮想接地によりＶＣ０Ｒの電位になる。つまり、フィードバック容量７５０の両端がＶＣ０Ｒにリセットされ、クランプ容量７１０の端子ＢもＶＣ０Ｒになる。時刻ｔ３には信号ＳＨＳ１、ＳＨＳ２、ＳＨＳ３およびＳＨＮ１、ＳＨＮ２、ＳＨＮ３もハイレベルとなるので、このときの演算増幅器の出力によってサンプリング容量はリセットされる。そして、信号ＰＣ０Ｒがローレベルになるとクランプ容量の端子Ｂは電気的浮遊状態となるので、クランプ容量には、ＦＤ１０６をリセットしたことに対応するレベルと電圧ＶＣ０Ｒとの電圧差が保持される。

時刻ｔ４から信号ＳＨＮ１がパルス状にハイレベルになると、全画素読み出しモードで記載の通り、このときの列増幅部Ａｍｐの出力が第１の保持容量１０１０ｎに保持される。時刻ｔ５から信号ＲＥＡＤ（ｎ）がパルス状にハイレベルになると、フォトダイオード１０１に蓄積された電荷がＦＤ１０６へと転送される。転送された電荷量に応じてＦＤ１０６の電位が変化し、これに対応したレベルが第１の垂直信号線１３０に現れる。クランプ容量には、ＦＤ１０６をリセットしたことに対応するレベルと電圧ＰＣ０Ｒとの電位差が保持されたままであるので、クランプ容量の端子Ｂの電位は、ＦＤ１０６をリセットしたことに対応したレベルと、フォトダイオード１０１からＦＤ１０６へと電荷を転送したことに対応するレベルとの差分ΔＶｉｎだけ変化する。実施例２で述べたとおり、列増幅部の出力は式（３）で表される。

時刻ｔ６から信号ＳＨＳ１がハイレベルになり、その後ローレベルになると式（３）で表される電圧をサンプリング容量１０１０ｓに保持する。

時刻ｔ７にＳＳｅｌｅｃｔがパルス状にハイレベルになり、上述の動作を繰り返すことにより、サンプリング容量１０１１ｎ、１０１１ｓにはそれぞれ、ｎ＋１行目の画素のリセット信号および光信号が保持される。

時刻ｔ８からは同様にｎ＋２行目のリセット信号および、光信号が第１の保持容量１０１２ｎ、１０１２ｓに保持される。

時刻ｔ９において、信号ＦＢがローレベルになり、信号ＦＢ０がハイレベルになる。

その後、時刻ｔ１０にて信号ＶＡＤＤ１、ＶＡＤＤ２、ＶＡＤＤ３がハイレベルになると第１の保持容量の電極が電気的に保持されるので、第１の保持容量１０１０ｓ、１０１１ｓ、１０１２ｓおよび、１０１０ｎ、１０１１ｎ、１０１２ｎで保持されている３行分の信号がそれぞれ平均化される。また時刻ｔ１１にて、ＳＷ２がハイレベルになることで、第２の保持容量、２６０ｓ、２６１ｓにはそれぞれ第１の保持容量１０１０ｓ、１０１１ｓ、１０１２ｓの平均化された信号が、２６０ｎ、２６１ｎにはそれぞれ第１の保持容量１０１０ｎ、１０１１ｎ、１０１２ｎの平均化された信号が保持される。

また、時刻ｔ１２では水平方向の画素信号の加算平均、時刻ｔ１３からは水平出力線への信号の読出しをそれぞれ実施例１で述べたものと同様の動作で実施する。一方、全画読出しモードと同様に、時刻ｔ１４では画素からの信号を第一の保持容量に保持させる第１の工程、および第２の保持容量に保持された信号を水平出力線に出力する第２の工程の少なくとも一部を時間的に並行して実施している。

本実施例においても、ダミースイッチ２５１を設けることにより、サンプリング容量２６０ｓ、２６１ｓ、２６０ｎ、２６１ｎの容量値が略同一になるよう調整をしている。尚、本実施例においても、サンプリング２６２と２６３で容量値を（サンプリング容量２６２の容量値）＜（サンプリング容量２６３の容量値）とすることで、読み出しスイッチ２５０の接合容量に相当する差分を抑制することもできる。すなわち、２つのサンプリング容量の容量値の差を低減するための容量調整部を設けることにより、重み付け加算を精度よく行うことができ、得られる画像から偽信号を低減することができる。

また、本実施例では水平信号容量２９０を増加させないために、ダミースイッチのソース−ドレインをショートさせたが、例えば図６に示すよう１列分の等価回路の通り、ソースを固定電位に接続するなど、水平信号容量２９０を増加させない構成になっていればよい。

本実施例によれば、垂直方向の平均化を第１の保持容量で行っており、ジャギーを抑制することができる。画素からの信号を第１の保持容量に保持させる第一の工程および、第２の保持容量に保持された信号を水平出力線に出力する第３の工程の少なくとも一部を並行して行う。これにより、同一列の複数の画素からの信号を加算しつつ信号を高速に読み出すことができるので、ジャギーを抑制しつつフレームレートを向上させることが可能となる。

（実施例４）
次に、本実施形態に係る撮像システムの概略を、図１３を用いて説明する。

撮像システム８００は、例えば、光学部８１０、撮像装置１０００、映像信号処理回路部８３０、記録・通信部８４０、タイミング制御回路部８５０、システムコントロール回路部８６０、および再生・表示部８７０を含む。撮像装置１０００は、先述の各実施例で説明した光電変換装置が用いられる。ここでは、図１に示したタイミングジェネレータ１０６が、撮像装置ではなく、タイミング制御回路部８５０に含まれる場合を例示している。

レンズなどの光学系である光学部は８１０、被写体からの光を撮像装置１０００の、複数の画素が２次元状に配列された画素アレイに結像させ、被写体の像を形成する。撮像装置１０００は、タイミング制御回路部８５０からの信号に基づくタイミングで、画素部に結像された光に応じた信号を出力する。

撮像装置１０００から出力された信号は、映像信号処理部である映像信号処理回路部８３０に入力され、映像信号処理回路部８３０が、プログラムなどによって定められた方法に従って、入力された電気信号に対してＡＤ変換などの処理を行う。映像信号処理回路部での処理によって得られた信号は画像データとして記録・通信部８４０に送られる。記録・通信部８４０は、画像を形成するための信号を再生・表示部８７０に送り、再生・表示部８７０に動画や静止画像が再生・表示させる。記録通信部は、また、映像信号処理回路部８３０からの信号を受けて、システムコントロール回路部８６０とも通信を行うほか、不図示の記録媒体に、画像を形成するための信号を記録する動作も行う。

システムコントロール回路部８６０は、撮像システムの動作を統括的に制御するものであり、光学部８１０、タイミング制御回路部８５０、記録・通信部８４０、および再生・表示部８７０の駆動を制御する。また、システムコントロール回路部８６０は、例えば記録媒体である不図示の記憶装置を備え、ここに撮像システムの動作を制御するのに必要なプログラムなどが記録される。また、システムコントロール回路部８６０は、例えばユーザの操作に応じて駆動モードを切り替える信号を撮像システム内で供給する。具体的な例としては、読み出す行やリセットする行の変更、電子ズームに伴う画角の変更や、電子防振に伴う画角のずらしなどである。

タイミング制御回路部８５０は、制御部であるシステムコントロール回路部８６０による制御に基づいて撮像装置１０００および映像信号処理回路部８３０の駆動タイミングを制御する。

映像信号処理回路部８３０は、先述の各実施例で説明した補正係数を保持し、撮像装置１０００から出力された信号に対して補正処理を行う。

以上で説明した各実施例は、本発明を説明するための例示的なものであって、本発明の技術的思想を逸脱しない範囲で様々に変更あるいは組み合わせることが可能である。

１１０ 画素領域
１５０ａ、１５０ｂ 信号処理部
２５１ ダミースイッチ

Claims (16)

1. 行列状に設けられた複数の画素と、
   各々が、前記行列の列に対応して設けられた複数の信号処理部と、
   信号線と、
   を有する光電変換装置であって、
   前記複数の信号処理部の各々は、
   対応する前記列の画素に基づく信号を保持する第１の容量と第２の容量と、
   前記第１の容量と前記信号線とを電気的に接続するスイッチと、
   前記第２の容量と電気的に接続された容量調整部を有し、
   一の前記信号処理部が有する前記第１の容量および別の一の前記信号処理部が有する第２の容量を互いに並列に電気的に接続する接続部と、を備えること、
   を特徴とする光電変換装置。
2. 前記容量調整部は、一方の主電極が前記第２の保持容量と電気的に接続され、他方の主電極が電源または前記一方の主電極に電気的に接続されたＭＯＳトランジスタを有することを特徴とする請求項１に記載の光電変換装置。
3. 前記スイッチはＭＯＳトランジスタであって、当該ＭＯＳトランジスタは、前記容量調整部が有する前記ＭＯＳトランジスタと等しいサイズであることを特徴とする請求項２に記載の光電変換装置。
4. 前記容量調整部は、容量素子であることを特徴とする、請求項１に記載の光電変換装置。
5. 前記容量調整部が有する容量値は、前記スイッチに付随する容量値と等しいことを特徴とする請求項１から４のいずれかに記載の光電変換装置。
6. 前記第１の容量と前記第２の容量とは、互いに等しい容量値を有することを特徴とする請求項１から５のいずれかに記載の光電変換装置。
7. 前記信号処理部は、前記画素に基づく信号を増幅する増幅器をさらに有することを特徴とする請求項１から６のいずれかに記載の光電変換装置。
8. 前記増幅器は、増幅率が可変であることを特徴とする請求項７に記載の光電変換装置。
9. 前記信号処理部は、前記画素に基づく信号からノイズを低減するノイズ低減部をさらに有することを特徴とする請求項１から８のいずれかに記載の光電変換装置。
10. 前記信号処理部は、
    前記画素に基づく信号を保持する第３の容量と、
    前記第３の容量が保持した信号を前記第１または第２の容量に伝達するバッファ部と、
    をさらに有することを特徴とする請求項１から９のいずれかに記載の光電変換装置。
11. 前記第３の容量の容量値は前記第１の容量の容量値よりも小さい
    こと
    を特徴とする請求項１０に記載の光電変換装置。
12. 前記複数の列の各々は複数の前記画素を含み、
    一の前記画素に基づく信号を、前記第１の容量から前記信号線に伝達する動作と、
    別の前記画素に基づく信号を、前記第３の容量に保持させる動作と、の少なくとも一部を並行して行う
    ことを特徴とする請求項１０または１１に記載の光電変換装置。
13. 前記接続部により、異なる列の複数の前記画素に基づく信号を加算する第１の動作モードと、
    前記接続部により、異なる列の複数の前記画素に基づく信号を加算しない第２の動作モードと、で動作すること
    を特徴とする請求項１から１２のいずれかに記載の光電変換装置。
14. 前記第１の動作モードにおいて、前記信号処理部は、対応する前記列の複数の前記画素に基づく画素信号をさらに加算することを特徴とする請求項１３に記載の光電変換装置。
15. 行列状に設けられた複数の画素と、
    各々が、前記行列の列に対応して設けられた複数の信号処理部と、
    信号線と、
    を有する光電変換装置であって、
    前記複数の信号処理部の各々は、
    対応する前記列の画素に基づく信号を保持する第１の容量と第２の容量と、
    前記第１の容量と前記信号線とを電気的に接続するスイッチと、
    前記第２の容量と電気的に接続されたＭＯＳトランジスタと、
    一の前記信号処理部が有する前記第１の容量および別の一の前記信号処理部が有する第２の容量を互いに並列に電気的に接続する接続部と、を備え
    さらに、前記ＭＯＳトランジスタのソース端子およびドレイン端子が短絡されていること、
    を特徴とする光電変換装置。
16. 請求項１から１５のいずれかに記載の光電変換装置と、
    前記複数の画素に像を形成する光学系と、
    前記光電変換装置から出力された信号を処理して画像データを生成する映像信号処理部と、
    をさらに備えたこと
    を特徴とする撮像システム。

Images