JP2013157515A - 薄膜太陽電池およびその製造方法 - Google Patents

Abstract

【課題】マイクロクラックがｉ型半導体層に発生すると、リーク電流が発生し、その結果、薄膜太陽電池の発電効率が低下する。
【解決手段】薄膜太陽電池は、凹部と凸部との高低差が２５０ｎｍ以上１０００ｎｍ以下である凹凸形状を有する下地層の上に設けられた光電変換層を備える。光電変換層は、ｐ型半導体層とｉ型半導体層とｎ型半導体層とにより形成されるｐｉｎ接合を有する。ｉ型半導体層は、微結晶層を含む。ｐ型半導体層とｉ型半導体層との間には、暗導電率が１０^-7Ｓ／ｃｍ以上１０^-5Ｓ／ｃｍ以下であるバッファ層が設けられている。
【選択図】図１

Description

本発明は、薄膜太陽電池およびその製造方法に関する。

化石燃料に代わるエネルギー源として、太陽光を電力に変換する太陽電池が注目されている。現在、結晶系シリコン基板を用いた太陽電池および薄膜シリコン太陽電池などが実用化されている。

薄膜シリコン太陽電池は、一般に、透明導電膜が表面上に形成された絶縁基板と、透明導電膜上に設けられた光電変換層と、光電変換層上に設けられた裏面電極とを備える。特許文献１には、光電変換層を構成するｉ型半導体層がｐ型半導体層側にバッファ層を有することが記載されている。

特開２０１０−３４４１１号公報

薄膜太陽電池におけるシリーズ抵抗を低く抑えるためには、導電率の高いバッファ層をｐ型半導体層とｉ型半導体層との間に設けることが効果的である。しかし、導電率の高いバッファ層をｐ型半導体層とｉ型半導体層との間に設けると、薄膜太陽電池の開放電圧および曲線因子の低下を引き起こし、その結果、薄膜太陽電池の発電効率の低下を招くことがあるということが分かった。

薄膜太陽電池の発電効率が低下する理由は、下地層の表面に凹凸が形成されていることに起因して微結晶ｉ型半導体層に欠陥が生じるからであると考えられる。下地層の凹部と凸部との高低差が２５０ｎｍ以上になると、マイクロクラックと呼ばれる欠陥が微結晶ｉ型半導体層に発生しやすくなる。マイクロクラックの発生に起因してリーク電流が発生すると、薄膜太陽電池の特性が大幅に低下する。

本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、マイクロクラックがｉ型半導体層に発生しやすい条件におけるリーク電流の発生を防止することにより発電効率の高い薄膜太陽電池を提供することにある。

本発明の薄膜太陽電池は、凹部と凸部との高低差が２５０ｎｍ以上１０００ｎｍ以下である凹凸形状を有する下地層の上に設けられた光電変換層を備える。光電変換層は、ｐ型半導体層とｉ型半導体層とｎ型半導体層とにより形成されるｐｉｎ接合を有する。ｉ型半導体層は、微結晶層を含む。ｐ型半導体層とｉ型半導体層との間には、暗導電率が１０^-7Ｓ／ｃｍ以上１０^-5Ｓ／ｃｍ以下であるバッファ層が設けられている。

バッファ層の厚さは、５ｎｍ以上４０ｎｍ以下であることが好ましい。
バッファ層は、微結晶または非晶質からなることが好ましい。

光電変換層は、第１電極が形成された基板の上に設けられていることが好ましい。下地層は、第１電極であることが好ましく、波長５５０ｎｍでの分光ヘイズ率が１０％以上５０％以下であることが好ましい。

本発明の薄膜太陽電池を製造する方法は、プラズマＣＶＤ法によりバッファ層を形成する工程と、プラズマＣＶＤ法によりｉ型半導体層を形成する工程とを備えることが好ましい。バッファ層を形成する工程では、ｉ型半導体層を形成する工程においてプラズマ発生用電極に印加される交流電力の０．３倍以下の交流電力を当該プラズマ発生用電極に印加することが好ましい。

本発明によれば、マイクロクラックがｉ型半導体層に発生しやすい条件においてもリーク電流の発生が防止され、よって、薄膜太陽電池の発電効率の低下が防止される。

本発明の薄膜太陽電池の構成の一例を示す断面図である。 本発明の薄膜太陽電池の構成の別の一例を示す断面図である。 （ａ）は薄膜太陽電池における各半導体層の形成時に用いられるマルチチャンバ方式のプラズマＣＶＤ装置の一例を示す断面図であり、（ｂ）は図３（ａ）における各成膜室のより詳細な構成を示す模式図である。 バッファ層の暗導電率値（σｄ）と形状因子（ＦＦ）との関係を示すグラフである。 バッファ層の暗導電率値（σｄ）と発電効率（Ｅｆｆ）との関係を示すグラフである。 原子間力顕微鏡（ＡＦＭ）を用いて下地層の上面を観察した結果を示す図である。 シランガスの流量に対する水素ガスの流量の比率（Ｈ₂／ＳｉＨ₄）とバッファ層の暗導電率値との関係を示すグラフである。 シランガスの流量に対する水素ガスの流量の比率（Ｈ₂／ＳｉＨ₄）を１００に固定したときのカソード電極の単位面積あたりの電力密度（パワー密度）とバッファ層の暗導電率値（σｄ）との関係を示すグラフである。 光電変換層の断面ＴＥＭ写真である。 ヘイズ率を説明するための模式断面図である。

以下、本発明の薄膜太陽電池の構成およびその製造方法について図面を用いて説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表すものである。また、長さ、幅、厚さ、深さなどの寸法関係は図面の明瞭化と簡略化のために適宜変更されており、実際の寸法関係を表すものではない。

以下の説明において、スーパーストレート型構造の薄膜太陽電池を例に挙げて説明するが、以下の説明は、サブストレート型構造についても該当するものである。

また、本発明において、非晶質の半導体からなる半導体膜を「非晶質層」といい、微結晶の半導体からなる半導体膜を「微結晶層」といい、非晶質または微結晶の半導体からなる膜を「半導体層」ということがある。「微結晶」とは、結晶粒径が小さい（数十から千Å程度）結晶成分と非晶質成分との混合相が形成されている状態を意味する。

また、２つ以上の光電変換層が積層されて構成された薄膜太陽電池を「積層型薄膜太陽電池」と記すことがある。

＜薄膜太陽電池の構成＞
図１は、本発明の薄膜太陽電池の構成の一例を示す断面図である。図１に示す薄膜太陽電池は、基板１と第１電極２と第１光電変換層３とバッファ層４と第２光電変換層５と第２電極６とを備え、図１に示す薄膜太陽電池では、光は基板１側から入射される。

＜基板＞
基板１の材料は特に限定されないが、受光面となる部分では光透過性が必要となるため、光透過性を有する材料であることが好ましい。また、基板１は、プラズマＣＶＤ法による製膜プロセスで使用可能な材料、たとえばプラズマＣＶＤ法による製膜プロセスにおける熱処理に対する耐熱性に優れた材料からなることが好ましい。たとえば、基板１は、ポリイミド等の樹脂またはガラスなどからなることが好ましい。

基板１の厚さおよび基板１の形状は特に限定されない。ここで、本発明は、上面（上面とは、第１電極２が形成される基板１の面）の面積が大きな基板を用いた積層型薄膜太陽電池においても発電効率の低下防止という効果が得られ、具体的には上面の面積が１０００ｃｍ²以上１０００００ｃｍ²以下である基板を用いた積層型薄膜太陽電池においても発電効率の低下防止という効果が得られる。よって、基板１の上面の面積は１０００ｃｍ²以上１０００００ｃｍ²以下であることが好ましい。なお、上面の面積が１０００ｃｍ²未満の基板１を用いた場合にも発電効率の低下防止という効果は得られる。

＜第１電極＞
第１電極２の材料は特に限定されないが、受光面となる部分では光透過性が必要となるため、光透過性を有する材料であることが好ましい。また、入射光を散乱および／または屈折させて光路長を伸ばすことによる第１光電変換層３および第２光電変換層５における高い光閉じ込め効果が必要となるため、第１電極２は、高いヘイズ率を有する材料からなることが好ましい。具体的には、波長５５０ｎｍでの第１電極２の分光ヘイズ率は、１０％以上５０％以下であることがより好ましく、さらに好ましくは３０％以上５０％以下である。たとえば、第１電極２は、酸化錫（ＳｎＯ₂）、酸化亜鉛（ＺｎＯ）、酸化チタン（ＴｉＯ_２）、または酸化インジウム錫（ＩＴＯ）などからなることが好ましい。これにより、入射光が第１電極２で吸収されることを防止でき、また高い光閉じ込め効果が得られるので、入射光を有効に光電変換へ利用することができる。よって、薄膜太陽電池の光電変換効率の低下防止に寄与する。

ここで、波長５５０ｎｍでの第１電極２の分光ヘイズ率とは、たとえば図１０の模式断面図に示すように、基板１および第１電極２を透過してきた入射光の全光線透過光（Ｔｔ）中の拡散透過光（Ｔｄ）の割合で、ヘイズ率（％）＝１００×Ｔｄ／Ｔｔの式で表わされる。ここで、全光線透過光（Ｔｔ）は、拡散透過光（Ｔｄ）と平行透過光（Ｔｐ）との合計である。ヘイズ率が高いほど光の拡散する割合が高いことを意味する。波長５５０ｎｍでの分光ヘイズ率の測定方法としては、たとえば、分光光度計を用いて波長５５０ｎｍでの全光線透過光（Ｔｔ）および拡散透過光（Ｔｄ）を測定して、上記計算式により求める方法などを挙げることができる。なお、図１０は、ヘイズ率を説明するための模式断面図である。

第１電極２の厚さは特に限定されず、薄膜太陽電池の第１電極（透明導電膜）の厚みとして通常採用されている厚さであることが好ましい。

＜第１光電変換層＞
第１光電変換層３は、ｐ型半導体層３Ａと、ｉ型半導体層３Ｂと、ｎ型半導体層３Ｃとを有する。ｐ型半導体層３Ａは、ｉ型半導体層３Ｂの一方の表面上に設けられており、ｎ型半導体層３Ｃは、ｉ型半導体層３Ｂの他方の表面上に設けられている。これにより、第１光電変換層３は、ｐ型半導体層３Ａとｉ型半導体層３Ｂとｎ型半導体層３Ｃとで形成されるｐｉｎ接合を有する。なお、第１光電変換層３は、図１に示すようにｐ型半導体層３Ａとｉ型半導体層３Ｂとｎ型半導体層３Ｃとがこの順で第１電極２の上面上に積層されて構成されていても良いし、ｎ型半導体層３Ｃとｉ型半導体層３Ｂとｐ型半導体層３Ａとがこの順で第１電極２の上面上に積層されて構成されていても良い。

ｐ型半導体層３Ａは、ボロンまたはアルミニウムなどのｐ型不純物原子がドープされた半導体膜であることが好ましい。半導体膜は、非晶質水素化シリコン膜であることが好ましいが、シリコン（Ｓｉ）系化合物、シリコンカーバイド（ＳｉＣ）系化合物、またはシリコンモノオキシド（ＳｉＯ）系化合物などのシリコン系化合物からなる非晶質膜であっても良いし、上記シリコン系化合物からなる微結晶膜であっても良い。ここで、上記シリコン系化合物には、水素化された化合物、フッ素化された化合物、または水素化およびフッ素化された化合物が含まれる。

ｐ型半導体層３Ａの厚さは、特に限定されないが、ｉ型半導体層３Ｂに十分な内部電界を与えるという点では、２ｎｍ以上であることが好ましく、５ｎｍ以上であることがより好ましい。また、ｐ型半導体層３Ａの厚さは、入射側に位置する非活性層（つまりｐ型半導体層３Ａ）での光吸収量を抑えるという点では、５０ｎｍ以下であることが好ましく、３０ｎｍ以下であることがより好ましい。

ｉ型半導体層３Ｂは、実質的に真性な半導体膜であることが好ましく、ｎ型不純物原子およびｐ型不純物原子が全くドープされていない半導体膜（ノンドープ半導体膜）であっても良いし、微量のｎ型不純物原子または微量のｐ型不純物原子を含み且つ光電変換機能を十分に備えている半導体層であっても良い。

ｉ型半導体層３Ｂを構成する材料は特に限定されないが、ｉ型半導体層３Ｂの禁制帯幅が第２光電変換層５におけるｉ型半導体層５Ｂの禁制帯幅よりも大きくなるように設定されることが好ましい。これにより、入射側に位置する光電変換層の禁制帯幅が入射側とは反対側に位置する光電変換層の禁制帯幅よりも大きくなるため、入射光を広い波長帯域にわたって光電変換に寄与させることができる。よって、入射光を有効に利用できるので、光電変換効率に優れた薄膜太陽電池を提供することができる。具体的には、ｉ型半導体層３Ｂは、非晶質水素化シリコンからなることが好ましいが、上記シリコン系化合物からなる非晶質膜であっても良いし、上記シリコン系化合物からなる微結晶膜であっても良い。

ｉ型半導体層３Ｂの厚さは、特に限定されないが、光吸収量の確保および光劣化による光電変換特性の低下などを考慮すれば０．０５μｍ以上０．３０μｍ以下であることが好ましい。

ｎ型半導体層３Ｃは、リンなどのｎ型不純物原子がドープされた半導体膜である。ｎ型半導体層３Ｃを構成する半導体膜としては、上記シリコン系化合物からなる非晶質膜であっても良いし、上記シリコン系化合物からなる微結晶膜であっても良い。

ｎ型半導体層３Ｃの厚さは、特に限定されないが、ｉ型半導体層３Ｂに十分な内部電界を与えるという点では、２ｎｍ以上であることが好ましい。また、ｎ型半導体層３Ｃの厚さは、非活性層であるｎ型半導体層３Ｃでの光吸収量を抑えるという点では、できる限り薄いことが好ましく、５０ｎｍ以下であることが好ましい。

なお、ｐ型半導体層３Ａを構成する半導体膜、ｉ型半導体層３Ｂを構成する半導体膜、およびｎ型半導体層３Ｃを構成する半導体膜は、互いに異なるシリコン系化合物からなっても良い。

また、ｐ型半導体層３Ａ、ｉ型半導体層３Ｂ、またはｎ型半導体層３Ｃは、１層のみが設けられていても良いし、複数層設けられていても良い。たとえばｐ型半導体層３Ａが複数層設けられている場合、複数層のｐ型半導体層３Ａは互いに異なるシリコン系化合物からなっても良い。

また、ｐ型半導体層３Ａとｉ型半導体層３Ｂとの間に、たとえば、非晶質水素化シリコンからなるｉ型非晶質層などの介在層が設けられていても良い。介在層の厚さは特に限定されないが、ｐ型半導体層３Ａからｉ型半導体層３Ｂへのｐ型不純物原子の拡散を抑えるためには２ｎｍ以上であることが好ましく、介在層による光吸収量を抑え且つｉ型半導体層３Ｂへ到達する光の強度を増大させるためにはできる限り薄いことが好ましく、たとえば５０ｎｍ以下であることが好ましい。

＜第２光電変換層＞
第２光電変換層５は、ｐ型半導体層５Ａと、ｉ型半導体層５Ｂと、ｎ型半導体層５Ｃとを有する。ｐ型半導体層５Ａは、ｉ型半導体層５Ｂの一方の表面上に設けられており、ｎ型半導体層５Ｃは、ｉ型半導体層５Ｂの他方の表面上に設けられている。ｐ型半導体層５Ａとｉ型半導体層５Ｂとの間には、バッファ層４が設けられている。これにより、第２光電変換層５は、ｐ型半導体層５Ａとｉ型半導体層５Ｂとｎ型半導体層５Ｃとで形成されるｐｉｎ接合を有する。なお、第２光電変換層５は、図１に示すようにｐ型半導体層５Ａとｉ型半導体層５Ｂとｎ型半導体層５Ｃとがこの順で第１光電変換層３上に積層されて構成されていても良いし、ｎ型半導体層５Ｃとｉ型半導体層５Ｂとｐ型半導体層５Ａとがこの順で第１光電変換層３上に積層されて構成されていても良い。

ｐ型半導体層５Ａは、ボロンまたはアルミニウムなどのｐ型不純物原子がドープされた半導体膜であることが好ましい。半導体膜は、微結晶膜であることが好ましく、シリコン（Ｓｉ）系化合物、シリコンカーバイド（ＳｉＣ）系化合物、またはシリコンモノオキシド（ＳｉＯ）系化合物などのシリコン系化合物からなる微結晶膜であることが好ましい。ここで、上記シリコン系化合物には、水素化された化合物、フッ素化された化合物、または水素化およびフッ素化された化合物が含まれる。

ｐ型半導体層５Ａの厚さは、特に限定されないが、ｉ型半導体層５Ｂに十分な内部電界を与えるという点では、２ｎｍ以上であることが好ましい。また、ｐ型半導体層５Ａの厚さは、非活性層であるｐ型半導体層５Ａでの光吸収量を抑え且つｉ型半導体層５Ｂへ到達する光の強度を増大させるという点では、できるだけ薄いことが好ましく、５０ｎｍ以下であることが好ましい。

ｉ型半導体層５Ｂは、実質的に真性な半導体膜であることが好ましく、ｎ型不純物原子およびｐ型不純物原子が全くドープされていない半導体膜（ノンドープ半導体膜）であっても良いし、微量のｎ型不純物原子または微量のｐ型不純物原子を含み且つ光電変換機能を十分に備えている半導体層であっても良い。

ｉ型半導体層５Ｂを構成する材料は特に限定されないが、ｉ型半導体層５Ｂの禁制帯幅が第１光電変換層３におけるｉ型半導体層３Ｂの禁制帯幅よりも小さくなるように設定されることが好ましい。具体的には、ｉ型半導体層５Ｂは、微結晶シリコンからなることが好ましく、ｐ型半導体層５Ａを構成する半導体膜（上述）であることが好ましい。

ｉ型半導体層５Ｂの厚さは、特に限定されないが、光吸収量の向上などを考慮すれば、０．５μｍ以上であることが好ましく、１μｍ以上であることがより好ましい。また、ｉ型半導体層５Ｂの厚さは、生産性の向上などを考慮すれば、２０μｍ以下であることが好ましく、１５μｍ以下であることがより好ましい。

ｎ型半導体層５Ｃは、リンなどのｎ型不純物原子がドープされた半導体膜である。ｎ型半導体層５Ｃを構成する半導体膜は、非晶質水素化シリコン膜であることが好ましいが、上記シリコン系化合物からなる非晶質膜であっても良いし、上記シリコン系化合物からなる微結晶膜であっても良い。

ｎ型半導体層５Ｃの厚さは、特に限定されないが、ｉ型半導体層５Ｂに十分な内部電界を与えるという点では、２ｎｍ以上であることが好ましい。また、ｎ型半導体層５Ｃの厚さは、非活性層であるｎ型半導体層５Ｃでの光吸収量を抑えるという点では、できる限り薄いことが好ましく、５０ｎｍ以下であることが好ましい。

なお、ｐ型半導体層５Ａを構成する半導体膜、ｉ型半導体層５Ｂを構成する半導体膜、およびｎ型半導体層５Ｃを構成する半導体膜は、互いに異なるシリコン系半導体材料からなっても良い。

また、ｐ型半導体層５Ａ、ｉ型半導体層５Ｂ、またはｎ型半導体層５Ｃは、１層のみが設けられていても良いし、複数層設けられていても良い。たとえばｐ型半導体層５Ａが複数層設けられている場合、複数層のｐ型半導体層５Ａは互いに異なるシリコン半導体材料からなっても良い。

＜バッファ層とバッファ層の下地層との関係＞
バッファ層４の暗導電率値は、１０^-7Ｓ／ｃｍ以上１０^-5Ｓ／ｃｍ以下である。これにより、バッファ層４の下地層（バッファ層４よりも基板１側に位置する層、以下では単に「下地層」と記す。）の上面が凹凸形状を有しているためにｉ型半導体層５Ｂにマイクロクラック８が形成された場合であっても、リーク電流が低減され、よって、発電効率の低下が防止された薄膜太陽電池を提供することができる。ここで、バッファ層４の暗導電率とは、バッファ層４に光が入射されていない状態でのバッファ層４の導電率である。バッファ層４の暗導電率値の測定方法の一例としては、次に示す方法を挙げることができる。ガラス基板の上面上に厚みが１００ｎｍ〜３００ｎｍ程度であるバッファ層を形成し、このバッファ層の上面上に電極を形成する。このようにして得られた測定用キットを暗箱などに入れることにより当該測定用キットに光が入射されない状態としてから、直流電圧を測定用キットに設けられた電極に印加して、電流をピコ・アンメータで測定する。このとき使用する電極は、たとえば、ガラス基板の上面上に形成された薄膜に流れる電流であってガラス基板の上面に対して平行に流れる電流を測定可能なコプラナー形電極であっても良いし、マスクを用いてアルミニウムなどの金属をバッファ層の上面に蒸着させて作製された櫛型電極であっても良い。

詳細には、下地層の上面には凹部と凸部とが形成されており、凹部と凸部との高低差は２５０ｎｍ以上１０００ｎｍ以下である。凹部と凸部との高低差が２５０ｎｍ以上となると、マイクロクラック８と呼ばれる欠陥がｉ型半導体層５Ｂに発生する。このことは、図９に示す第２光電変換層の断面ＴＥＭ写真からも確認できる。

しかし、図１に示す薄膜太陽電池では、暗導電率値が１０^-7Ｓ／ｃｍ以上１０^-5Ｓ／ｃｍ以下であるバッファ層４がｐ型半導体層５Ａとｉ型半導体層５Ｂとの間に設けられている。よって、マイクロクラック８がｉ型半導体層５Ｂに発生しているにもかかわらず、リーク電流が低減される。実際、図４および図５に示すように、バッファ層４の暗導電率値が１０^-7Ｓ／ｃｍ以上１０^-5Ｓ／ｃｍ以下であれば、下地層の上面における凹部と凸部との高低差が４６０ｎｍであっても、形状因子（ＦＦ）は１よりも大きく、発電効率（Ｅｆｆ）も１よりも大きい（なお、比較例２、すなわち下地層の凹凸高低差（下地層の上面における凹部と凸部との高低差）が３５５ｎｍであり且つ暗導電率値が３．１×１０⁻⁵Ｓ／ｃｍであるバッファ層４を備えた薄膜太陽電池の形状因子を１とし、また下地層の凹凸高低差が３５５ｎｍであり且つ暗導電率値が３．１×１０⁻⁵Ｓ／ｃｍであるバッファ層４を備えた薄膜太陽電池の発電効率を１としている）。よって、暗導電率値が１０^-7Ｓ／ｃｍ以上１０^-5Ｓ／ｃｍ以下のバッファ層４をｐ型半導体層５Ａとｉ型半導体層５Ｂとの間に設けることにより、好ましくは暗導電率値が１０^-6Ｓ／ｃｍ以上１０^-5Ｓ／ｃｍ以下のバッファ層４をｐ型半導体層５Ａとｉ型半導体層５Ｂとの間に設けることにより、マイクロクラック８がｉ型半導体層５Ｂに発生している場合であっても薄膜太陽電池の発電効率の低下を防止することができる。ここで、図４は、下地層の上面における凹部と凸部との高低差が３５５ｎｍおよび４６０ｎｍであるときにおけるバッファ層４の暗導電率値（σｄ）と形状因子（ＦＦ）との関係を示す実験結果である。また、図５は、下地層の上面における凹部と凸部との高低差が３５５ｎｍおよび４６０ｎｍであるときにおけるバッファ層４の暗導電率値（σｄ）と発電効率（Ｅｆｆ）との関係を示す実験結果である。図４および図５の各縦軸には、比較例２、すなわち下地層の凹凸高低差が３５５ｎｍであり且つ暗導電率値が３．１×１０⁻⁵Ｓ／ｃｍであるバッファ層４を備えた薄膜太陽電池の形状因子（ＦＦ）および発電効率（Ｅｆｆ）に対する割合を示す。

バッファ層４は、次に示す方法にしたがって作製されることが好ましい。たとえば、シランガスの流量に対する水素ガスの流量の比率は、８０倍以上１１０倍未満であることが好ましい。カソード電極の単位面積あたりの電力密度は、０．０５Ｗ／ｃｍ²以下であることが好ましく、より好ましくは０．０３Ｗ／ｃｍ²以上０．０５Ｗ／ｃｍ²以下である。これにより、バッファ層４の暗導電率値は１０^-7Ｓ／ｃｍ以上１０^-5Ｓ／ｃｍ以下となり、好ましくは１０^-6Ｓ／ｃｍ以上１０^-5Ｓ／ｃｍ以下となる。

バッファ層４は、シリコン（Ｓｉ）系化合物、シリコンカーバイド（ＳｉＣ）系化合物、またはシリコンモノオキシド（ＳｉＯ）系化合物などのシリコン系化合物からなる微結晶膜であっても良いし、上記シリコン系化合物からなる非晶質膜であっても良い。

バッファ層４の厚さは特に限定されないが、ｐ型半導体層５Ａなどからのｐ型ドーパントがｉ型半導体層５Ｂへ拡散することを抑制するという観点からは５ｎｍ以上であることが好ましく、直列抵抗成分の増大などを防止するという観点からは４０ｎｍ以下であることが好ましい。

下地層について示すと、下地層の上面における凹部と凸部との高低差が１０００ｎｍを超えると、均一な厚さの膜を下地層の上面上に形成することが難しい。なお、下地層の上面における凹部と凸部との高低差は、原子間力顕微鏡（ＡＦＭ）、走査電子顕微鏡（ＳＥＭ）、または透過電子顕微鏡（ＴＥＭ）などを用いて測定される。

図１に示すタンデム構造を有する薄膜太陽電池では、下地層は第１光電変換層３である。しかし、下地層は第１光電変換層３に限定されない。たとえばシングル構造を有する薄膜太陽電池では、凹凸形状は第１電極２の上面に形成されても良く、よって、下地層は第１電極２となる。また、後述のように第１光電変換層３の両表面のうち基板１とは反対側に位置する面上に中間層が形成されている場合には、凹凸形状は中間層の上面に形成されても良く、よって、下地層は中間層となる。

＜第２電極＞
第２電極６は、導電膜と金属膜とで構成されていても良く、金属膜のみから構成されていても良い。導電膜を構成する材料は特に限定されないが、ＳｎＯ₂、ＩＴＯ、またはＺｎＯなどであることが好ましい。金属膜を構成する材料は特に限定されないが、銀またはアルミニウムなどであることが好ましい。導電膜および金属膜の各厚さは特に限定されない。

以上説明したように、図１に示す薄膜太陽電池は、ｐ型半導体層５Ａとｉ型半導体層５Ｂとの間に、暗導電率値が１０^-7Ｓ／ｃｍ以上１０^-5Ｓ／ｃｍ以下であるバッファ層４を備えている。よって、マイクロクラック８がｉ型半導体層５Ｂに発生した場合であっても、リーク電流が低減されるので、薄膜太陽電池の発電効率の低下を防止できる。

なお、本発明の薄膜太陽電池では、光電変換層の個数は特に限定されない。
また、図１に示す薄膜太陽電池では、第１光電変換層３の上面上に、すなわち第１光電変換層３の両表面のうち基板１とは反対側に位置する面上に、中間層が設けられていても良い。

中間層を構成する材料は特に限定されないが、第１光電変換層３の上面での光学的反射によって第１光電変換層３での光吸収の効率を向上させるという点では、透過率が高く、かつ第１光電変換層３に用いられる材料との屈折率差が大きい材料が好適である。具体的には、中間層を構成する材料は、金属酸化物であることが好ましく、たとえば酸化インジウム（Ｉｎ₂Ｏ₃）、酸化錫（ＳｎＯ₂）、酸化インジウム錫（ＩＴＯ）、酸化チタン（ＴｉＯ₂）、または酸化亜鉛（ＺｎＯ）などの金属酸化物であっても良いし、これらの金属酸化物を２種以上混合したものであっても良いし、これら金属酸化物の少なくとも１種と酸化マグネシウム（ＭｇＯ）などとの混合物であっても良い。より好ましくは、中間層を構成する材料は、酸化亜鉛（ＺｎＯ）を主成分としていることである。これにより、導電率またはシート抵抗などの導電特性を所望の範囲に調整し易くなる。ここで、酸化亜鉛（ＺｎＯ）を主成分とするとは、中間層が５０質量％以上の酸化亜鉛を含むことを意味する。中間層は、９０質量％以上の酸化亜鉛を含むことが好ましい。

また、本発明の薄膜太陽電池は、集積構造を有する薄膜太陽電池であることが好ましい。集積構造を有する薄膜太陽電池では、図１に示す薄膜太陽電池に比べてリーク電流の発生箇所が多いと予想できる。しかし、本発明におけるバッファ層は、リーク電流の発生箇所が多い場合に、より有効な効果を発揮する。図２は、集積構造を有する薄膜太陽電池の構成の一例を示す断面図である。

図２に示す薄膜太陽電池では、基板１上に形成された第１電極２は第１光電変換層３および第２光電変換層５で埋められた第１分離溝１６によって分離されている。第１光電変換層３および第２光電変換層５は第２電極６で埋められた第２分離溝１７によって分離されており、これにより、隣り合う薄膜太陽電池が直列に接続される。第１光電変換層３、第２光電変換層５および第２電極６は第３分離溝１８によって分離されており、第２電極６の上面上には電流取り出し用の電極１９が設けられている。

図２には不図示であるが、第２光電変換層５におけるｐ型半導体層５Ａとｉ型半導体層５Ｂとの間には暗導電率値が１０^-7Ｓ／ｃｍ以上１０^-5Ｓ／ｃｍ以下であるバッファ層４が設けられている。これにより、上記効果（マイクロクラック８がｉ型半導体層５Ｂに発生した場合であっても、リーク電流が低減されるので、薄膜太陽電池の発電効率の低下を防止することができるという効果）を得ることができる。

＜薄膜太陽電池の製造方法＞
図１に示すタンデム構造を有する薄膜太陽電池の製造方法を示す。図１に示す薄膜太陽電池は、基板１の上面上に、第１電極２と、第１光電変換層３と、第２光電変換層５におけるｐ型半導体層５Ａと、バッファ層４と、第２光電変換層５におけるｉ型半導体層５Ｂおよびｎ型半導体層５Ｃと、第２電極６とを順に形成することにより得られる。

＜第１電極の形成＞
基板１の上面上に第１電極２を形成する。第１電極２の形成方法としては、たとえばＣＶＤ法、スパッタ法、または蒸着法などが挙げられる。

第１電極２の上面には凹部と凸部とが形成されている。たとえば、第１電極２の材料としてＺｎＯを用いる場合、ＬＰＣＶＤ法での製膜条件を変えることにより第１電極２の結晶成長を制御するという方法、または第１電極２を製膜した後にスパッタ法により希塩酸でエッチングするという方法により、凹凸形状が第１電極２の上面に形成される。

＜第１光電変換層の形成＞
第１光電変換層３は、たとえばプラズマＣＶＤ法により形成されることが好ましい。図３（ａ）は薄膜太陽電池における各半導体層の形成時に用いられるマルチチャンバ方式のプラズマＣＶＤ装置の一例を示す断面図であり、図３（ｂ）は図３（ａ）の各成膜室のより詳細な構成を示す模式図である。

図３（ａ）に示すマルチチャンバ方式のプラズマＣＶＤ装置では、３つの成膜室、すなわち第１成膜室２２０と第２成膜室２３０と第３成膜室２４０とが直線状に配置されている。各成膜室間には成膜室間を連通または遮蔽するゲートバルブ２０１が設けられており、ゲートバルブ２０１を介して各成膜室間を基板１が移動できる構成となっている。各成膜室には一対の電極が設けられており、第１成膜室２２０にはカソード電極２２２とアノード電極２２３とが設けられており、第２成膜室２３０にはカソード電極２３２とアノード電極２３３とが設けられており、第３成膜室２４０にはカソード電極２４２とアノード電極２４３が設けられている。

各成膜室のより詳細な構成について、第１成膜室２２０を例に説明する。第１成膜室２２０は、半導体層を内部で形成するため密閉可能に構成されていることが好ましく、またたとえば約１ｍ³の容量を有することが好ましい。

上記第１成膜室２２０内において、カソード電極２２２とアノード電極２２３とは互いに平行に配置されている。カソード電極２２２とアノード電極２２３との電極間距離は所望の処理条件に従って決定されることが好ましく、たとえば数ｍｍから数十ｍｍ程度に設定されることが好ましい。アノード電極２２３は電気的に接地されており、アノード電極２２３上には基板１が設置される。基板１は、カソード電極２２２上に載置されても良いが、プラズマ中のイオンダメージによる膜質低下を低減するためにはアノード電極２２３上に設置されることが好ましく、第１電極２が形成された状態でアノード電極２２３上に設置されることが好ましい。

第１成膜室２２０の外部には、電力供給部２０８とインピーダンス整合回路２０５とが設置されている。電力供給部２０８は、カソード電極２２２に電力を供給するものであり、電力供給部２０８としては、たとえばパルス変調（オンオフ制御）された交流出力または切り替えによるＣＷ（連続波形）交流出力が可能なものを用いることができる。このような電力供給部２０８は、第１電力導入線２０８ａを介してインピーダンス整合回路２０５に接続されている。インピーダンス整合回路２０５は、カソード電極２２２とアノード電極２２３との間のインピーダンス整合を行なうものであり、第２電力導入線２０８ｂを介してカソード電極２２２に接続されている。

第１成膜室２２０には、ガス導入部２１１が設けられている。ガス導入部２１１からは、希釈ガス、材料ガス、またはドーピングガスなどのガス２１２が導入される。希釈ガスとしては、たとえば水素ガスを含むガスが挙げられる。材料ガスとしては、たとえばシラン系ガス、メタンガス、またはゲルマンガスなどが挙げられる。ドーピングガスとしては、ジボランガス等のｐ型不純物ドーピングガス、またはホスフィンガス等のｎ型不純物ドーピングガスなどが挙げられる。

第１成膜室２２０のガス排気口２０９には、ガス排気部２０６と圧力調整のためのバルブ２０７とが直列に接続されており、バルブ２０７により、第１成膜室２２０内のガス圧力が略一定に保たれている。ガス導入部２１１またはガス排気口２０９の近傍で第１成膜室２２０内のガス圧力を測定すると若干の誤差を生じるため、ガス導入部２１１またはガス排気口２０９から離れた位置で第１成膜室２２０内のガス圧力を測定することが望ましい。ガス排気部２０６としては、第１成膜室２２０内のガス圧力を１．０×１０^-4Ｐａ程度の高真空に排気できるものであることが好ましく、たとえばロータリーポンプ、メカニカルブースターポンプ、ソープションポンプ、またはターボ分子ポンプ等を用いることができ、これらを組合せて用いても良い。ガス排気部２０６の典型的な構成としては、メカニカルブースターポンプとロータリーポンプとが直列に接続されたものを挙げることができる。

このような第１成膜室２２０では、カソード電極２２２に電力を供給することにより、カソード電極２２２とアノード電極２２３との間にプラズマが発生し、導入されたガス２１２が分解される。よって、基板１の上面上（具体的には基板１の上面上に設けられた第１電極２の上面上）に半導体層が形成される。

なお、図３（ａ）および図３（ｂ）に示す構成は、プラズマＣＶＤ装置の一例に過ぎず、別の構成からなるプラズマＣＶＤ装置を用いて半導体層を形成してもよい。たとえばシングルチャンバ方式のプラズマＣＶＤ装置を用いて第１光電変換層３を形成する場合、ｐ型半導体層３Ａ、ｉ型半導体層３Ｂおよびｎ型半導体層３Ｃが同一の成膜室内で形成される。そのため、ｐ型半導体層３Ａの形成工程とｉ型半導体層３Ｂの形成工程との間、およびｉ型半導体層３Ｂの形成工程とｎ型半導体層３Ｃの形成工程との間に、ガス置換工程を行なうことが好ましい。

また、４以上の成膜室を備えたプラズマＣＶＤ装置を用いて半導体層を形成する場合、ｐ型半導体層３Ａ、ｉ型半導体層３Ｂおよびｎ型半導体層３Ｃを成膜する成膜室とは異なる成膜室内で介在層（ｐ型半導体層３Ａとｉ型半導体層３Ｂとの間に設けられる層）を成膜しても良い。

以下では、図３（ａ）および図３（ｂ）に示すプラズマＣＶＤ装置を用いて第１光電変換層３を形成する方法を示す。

まず、第１成膜室２２０においてｐ型半導体層３Ａを形成する。第１成膜室２２０内を０．００１Ｐａまで排気して、第１電極２が設けられた基板１の温度を２００℃以下に設定する。第１成膜室２２０内に混合ガスを導入してから、排気系に設けられたバルブ２０７により第１成膜室２２０内の圧力を略一定（たとえば２００Ｐａ以上３０００Ｐａ以下）に保つ。ここで、混合ガスとしては、たとえばシランガス、水素ガスおよびジボランガスを含むガスを使用でき、ｐ型半導体層３Ａによる光吸収量を低減するために炭素原子を含むガス（例えばメタンガス）をさらに含むガスを用いても良い。なお、水素ガスの流量は、シランガスの流量に対して、数倍（２〜３倍）から数十倍（２０〜３０倍）程度であることが好ましい。

混合ガスを第１成膜室２２０内に導入して第１成膜室２２０内の圧力が安定した後、カソード電極２２２に数ｋＨｚ〜８０ＭＨｚの交流電力を供給し、カソード電極２２２とアノード電極２２３との間にプラズマを発生させる。これにより、シランガスなどが分解されて、ｐ型半導体層３Ａが形成される。カソード電極２２２の単位面積あたりの電力密度は、たとえば０．０１Ｗ／ｃｍ²以上０．３Ｗ／ｃｍ²以下であることが好ましく、ｐ型半導体層３Ａの成膜特性および成膜速度の点などに応じて調整されることが好ましい。

ｐ型半導体層３Ａの厚さが所望の厚さに達したところで、カソード電極２２２への交流電力の投入を停止する。その後、第１成膜室２２０内を真空排気する。ｐ型半導体層３Ａの厚さは、カソード電極２２２へ投入された総電力量（電力密度×時間）に比例して大きくなる。

次に、ｉ型半導体層３Ｂをｐ型半導体層３Ａの上面上に形成する。第１成膜室２２０とは異なる成膜室（たとえば第２成膜室２３０）内で成膜すること、およびシランガスと水素ガスとを含むガスを成膜室内に導入することを除いては上記ｐ型半導体層３Ａを形成する方法と同様の方法にしたがって、ｉ型半導体層３Ｂを形成することができる。なお、ｉ型半導体層３Ｂを形成する場合には、水素ガスの流量は、シランガスの流量に対して、数倍から数十倍程度であることが好ましく、たとえば５倍以上３０倍以下であることが好ましい。これにより、良好な膜質のｉ型半導体層３Ｂを形成することができる。

次に、ｎ型半導体層３Ｃをｉ型半導体層３Ｂの上面上に形成する。第１成膜室２２０とは異なる成膜室（たとえば第３成膜室２４０）内で成膜すること、およびシランガスと水素ガスとホスフィンガスとを含むガスを成膜室内に導入することを除いては上記ｐ型半導体層３Ａを形成する方法と同様の方法にしたがって、ｎ型半導体層３Ｃを形成することができる。なお、ｎ型半導体層３Ｃを形成する場合には、水素ガスの流量は、シランガスの流量に対して、５倍以上３００倍以下であることが好ましく、３０倍以上３００倍以下であることがより好ましい。このようにして、第１光電変換層３が第１電極２の上面上に形成される。

なお、第１光電変換層３がｐ型半導体層３Ａとｉ型半導体層３Ｂとの間に介在層を含む場合、介在層は次に示す方法にしたがって作製されることが好ましい。シランガスと水素ガスとを含むガス、またはシランガスと水素ガスとメタンガスなどの炭化水素とを含むガスを第１成膜室２２０内に導入することを除いては上記ｐ型半導体層３Ａを形成する方法と同様の方法にしたがって、介在層を形成することができる。つまり、ｐ型半導体層３Ａが成膜された第１成膜室２２０内で介在層を形成することができる。

＜第２光電変換層の形成＞
第２光電変換層は、たとえばプラズマＣＶＤ法により形成されることが好ましい。まず、ｐ型半導体層５Ａをｎ型半導体層３Ｃの上面上に形成する。具体的には、第１光電変換層３が形成された基板１を成膜室内に配置して、その基板の温度を２００℃以下とする。成膜室内に混合ガスを導入してから、成膜室内の圧力を略一定（たとえば２４０Ｐａ以上３６００Ｐａ以下）に保つ。ここで、混合ガスとしては、シランガスと水素ガスとジボランガスとを含むガスを使用することができ、水素ガスの流量は、シランガスの流量に対して１００倍以上４００倍以下であることが好ましく２００倍以上４００倍以下であることがより好ましい。成膜室内の圧力が安定した後、成膜室内に設けられたカソード電極に交流電力を供給し、カソード電極とアノード電極（アノード電極も成膜室内に設けられている）との間にプラズマを発生させる。これにより、シランガスなどが分解されて、ｐ型半導体層５Ａが形成される。このとき、カソード電極の単位面積あたりの電力密度は、たとえば０．０１Ｗ／ｃｍ²以上０．５Ｗ／ｃｍ²以下であることが好ましい。

次に、バッファ層４をｐ型半導体層５Ａの上面上に形成する。シランガスと水素ガスとを含む混合ガスを成膜室内に導入すること、およびカソード電極の単位面積あたりの電力密度を０．０２Ｗ／ｃｍ²以上０．５Ｗ／ｃｍ²以下とすることを除いては上記ｐ型半導体層５Ａと同様の方法にしたがって、バッファ層４を形成することができる。

好ましくは、ｉ型半導体層５Ｂを形成する工程においてプラズマ発生用電極（たとえばカソード電極）に印加される交流電力の０．３倍以下の交流電力を印加してプラズマを発生させることである。これにより、暗導電率値が１０^-7Ｓ／ｃｍ以上１０^-5Ｓ／ｃｍ以下であるバッファ層４を形成することができる。

より好ましくは、水素ガスの流量をシランガスの流量に対してたとえば８０倍以上１１０倍未満としてシランガスと水素ガスとを含むガスを成膜室内に導入することであり、またカソード電極の単位面積あたりの電力密度を０．０５Ｗ／ｃｍ²以下としてプラズマを発生させることである。これにより、暗導電率値が１０^-7Ｓ／ｃｍ以上１０^-5Ｓ／ｃｍ以下であるバッファ層４を形成することができる。このことは図７および図８に示す実験結果からも明らかである。ここで、図７は、シランガスの流量に対する水素ガスの流量の比率（Ｈ₂／ＳｉＨ₄）とバッファ層４の暗導電率値との関係を示す実験結果であり、図７に示す実験結果は、シランガスの流量に対する水素ガスの流量の比率を変えて種々のバッファ層を形成し、得られたバッファ層の暗導電率値を測定することにより得られたものである。図８は、シランガスの流量に対する水素ガスの流量の比率（Ｈ₂／ＳｉＨ₄）を１００に固定したときのカソード電極の単位面積あたりの電力密度（パワー密度）とバッファ層４の暗導電率値との関係を示す実験結果であり、図８に示す実験結果は、カソード電極の単位面積あたりの電力密度を変えて種々のバッファ層を形成し、得られたバッファ層の暗導電率値を測定することにより得られたものである。

図７に示すように、シランガスの流量に対する水素ガスの流量の比率がたとえば８０倍以上１１０倍未満であれば、好ましくは８０倍以上１００倍以下であれば、バッファ層４の暗導電率値は１０^-7Ｓ／ｃｍ以上１０^-5Ｓ／ｃｍ以下となる。また、図８に示すように、カソード電極の単位面積あたりの電力密度が０．０５Ｗ／ｃｍ²以下であれば、好ましくは０．０３Ｗ／ｃｍ²以上０．０５Ｗ／ｃｍ²以下であれば、バッファ層４の暗導電率値は１０^-7Ｓ／ｃｍ以上１０^-5Ｓ／ｃｍ以下となる。図７および図８に示す実験結果を用いて、シランガスの流量に対する水素ガスの流量の比率、およびカソード電極の単位面積あたりの電力密度を決定することが好ましい。

次に、ｉ型半導体層５Ｂをバッファ層４の上面上に形成する。シランガスおよび水素ガスを含む混合ガスを成膜室内に導入すること、水素ガスの流量をシランガスの流量に対して３０倍以上数百倍以下とすること（好ましくは、水素ガスの流量をシランガスの流量に対して３０倍から３００倍以下とすること）、およびカソード電極の単位面積あたりの電力密度を０．０２Ｗ／ｃｍ²以上０．５Ｗ／ｃｍ²以下とすることを除いては上記ｐ型半導体層５Ａと同様の方法にしたがってｉ型半導体層５Ｂを形成することができる。

次に、ｎ型半導体層５Ｃをｉ型半導体層５Ｂの上面上に形成する。シランガスと水素ガスとホスフィンガスとを含む混合ガスを成膜室内に導入すること、水素ガスの流量をシランガスの流量に対して数十倍以上数百倍以下とすること（好ましくは水素ガスの流量をシランガスの流量に対して３０倍以上３００倍以下とすること）、およびカソード電極の単位面積あたりの電力密度を０．０２Ｗ／ｃｍ²以上０．５Ｗ／ｃｍ²以下とすることを除いては上記ｐ型半導体層５Ａと同様の方法にしたがってｎ型半導体層５Ｃを形成することができる。このようにして第２光電変換層５が形成される。

＜第２電極の形成＞
第２光電変換層５の上面上に第２電極６を形成する。第２電極６の形成方法としては特に限定されないが、たとえば、ＣＶＤ法、スパッタ法、または蒸着法等によって導電膜（たとえばＺｎＯからなる）を形成してから、ＣＶＤ法、スパッタ法、または蒸着法等によって導電膜の上面上に金属膜（たとえばＡｇからなる）を形成するという方法を挙げることができる。

このようにして図１に示す薄膜太陽電池が形成される。凹凸形状が第１電極２の上面に形成されているので、マイクロクラック８がｉ型半導体層５Ｂに形成されている。しかし、所定の暗導電率値を有するバッファ層４がｐ型半導体層５Ａとｉ型半導体層５Ｂとの間に形成されているので、リーク電流が低減され、よって、薄膜太陽電池の発電効率の低下を防止できる。

以下、実施例を挙げて本発明をより詳細に説明するが、本発明はこれらに限定されるものではない。

＜実施例１、比較例１〜２＞
実施例１および比較例１〜２では、波長５５０ｎｍでの分光ヘイズ率が３０％であるＺｎＯ膜を第１電極として薄膜太陽電池を作製し、得られた薄膜太陽電池を評価した。

＜実施例１＞
＜基板の準備＞
波長５５０ｎｍでの分光ヘイズ率が３０％であるＺｎＯ膜（第１電極２）が形成されたガラス基板（幅１０００ｍｍ×長さ１３００ｍｍ）を準備した。

＜第１光電変換層の形成＞
マルチチャンバ方式のプラズマＣＶＤ装置を用いて、第１電極２が形成された基板１に第１光電変換層３を形成した。まず、第１成膜室内を０．００１Ｐａまで排気し、第１電極２が形成された基板１の温度を２００℃以下に設定した。第１成膜室内に混合ガスを導入し、排気系に設けられたバルブにより第１成膜室内の圧力を略一定（６００Ｐａ）に保った。ここで、混合ガスとして、シランガス、水素ガス、ジボランガスおよびメタンガスを含むガスを用いた。上記混合ガスにおいて、シランガスの流量に対する水素ガスの流量を１０倍とした。

第１成膜室内の圧力が安定した後、カソード電極に１３．５６Ｈｚの交流電力（カソード電極の単位面積あたりの電力密度は０．０５Ｗ／ｃｍ²であった）を供給してカソード電極とアノード電極との間にプラズマを発生させた。これにより、シランガスなどが分解されてｐ型半導体層３Ａが形成された。ｐ型半導体層３Ａの厚さが８ｎｍになったところで、カソード電極への交流電力の供給を停止し、その後、第１成膜室内を真空排気した。

続いて、介在層であるｉ型非晶質層を第１成膜室内で形成した。シランガスと水素ガスとメタンガスとを含むガスを第１成膜室内に導入したことを除いてはｐ型半導体層３Ａの形成方法にしたがって、介在層を形成した。介在層の厚さが８ｎｍとなったところでカソード電極への交流電力の供給を停止し、第１成膜室内を排気した。

続いて、非晶質の水素化シリコン（ａ−Ｓｉ：Ｈ）からなるｉ型半導体層３Ｂを形成した。第２成膜室内で成膜を行なうこと、およびシランガスと水素ガスとを含むガスを第２成膜室内に導入することを除いては上記ｐ型半導体層３Ａの形成方法にしたがって、ｉ型半導体層３Ｂを形成した。ｉ型半導体層３Ｂの厚さが２７０ｎｍとなったところでカソード電極への交流電力の供給を停止し、第２成膜室内を排気した。

続いて、ｎ型半導体層３Ｃを第３成膜室内で形成した。第３成膜室内で成膜を行なうこと、およびシランガスと水素ガスとホスフィンガスとを含むガスを第３成膜室内に導入することを除いては上記ｐ型半導体層３Ａの形成方法にしたがって、ｎ型半導体層３Ｃを形成した。ｎ型半導体層３Ｃの厚さが１２ｎｍとなったところでカソード電極への交流電力の供給を停止し、第３成膜室内を排気した。

＜第２光電変換層の形成＞
公知の成膜装置を用いて、第２光電変換層５およびバッファ層４を形成した。

まず、ＳｉＨ₄ガスの流量が水素ガスの流量の２００倍となるようにＳｉＨ₄ガスの流量および水素ガスの流量を設定し、また成膜室内の圧力を８００Ｐａとして、ｐ型半導体層５Ａ（厚さが２０ｎｍ）を形成した。原子間力顕微鏡（ＡＦＭ）を用いてｐ型半導体層５Ａの上面を観察すると、図６に示すようにｐ型半導体層５Ａの上面には凹部および凸部が形成されていることがわかった。なお、図６に示す結果では、ｐ型半導体層５Ａの上面における凹部と凸部との高低差は３５５ｎｍであることが分かる。

ここで、凹部と凸部との高低差は、次に示す方法にしたがって、求められた。まず、凹部と凸部との高低差を求めるエリアを選定した。具体的には、凹凸形状が他のエリアにおける凹凸形状とは著しく異なる形状を示す場合には、その著しく異なる形状を示す凹凸形状が形成されたエリア（たとえばｐ型半導体層の周縁部）を除いた残りのエリアの中から凹凸形状が代表的な特性を示すエリアを選定した。そして、選定されたエリア内において、少なくとも１０μｍ角の区画内に存在する凹凸形状を観察し、凹部と凸部との高低差が大きな２次元断面を選定して、選定された２次元断面において最も高い凸部と最も深い凹部との高低差を求めた。このようにして求めた高低差を下地層の上面における凹部と凸部との高低差とした。

次に、暗導電率値が１０^-7Ｓ／ｃｍ以上１０^-5Ｓ／ｃｍ以下であるバッファ層４をｐ型半導体層５Ａの上面上に形成した。具体的には、まず、シランガスと水素ガスとを含むガス（水素ガスの流量はシランガスの流量に対して１００倍であった）を成膜室内に導入した。成膜室内の圧力が安定してから（８００Ｐａ）、カソード電極に１３．５６Ｈｚの交流電力（カソード電極の単位面積あたりの電力密度は０．０４５Ｗ／ｃｍ²であった）を供給してカソード電極とアノード電極との間にプラズマを発生させた。これにより、シランガスなどが分解されて、バッファ層（厚さは１０ｎｍ）４が形成された。

第１光電変換層３におけるｉ型半導体層３Ｂの形成方法にしたがって、微結晶水素化シリコンからなるｉ型半導体層（厚さ１．２μｍ）５Ｂをバッファ層４の上面上に形成した。その後、第１光電変換層３におけるｎ型半導体層３Ｃの形成方法にしたがって、ｎ型半導体層５Ｃをｉ型半導体層５Ｂの上面上に形成した。

＜第２電極の形成＞
第２光電変換層５の上面上に、ＺｎＯからなる導電膜（厚さが０．１μｍ）とＡｇからなる金属膜（厚さが０．２μｍ）とを順に形成した。これにより、第２電極６が第２光電変換層５の上面上に形成され、よって、実施例１の薄膜太陽電池が得られた。

＜評価＞
得られた光電変換素子にＡＭ１．５Ｇの擬似太陽光（照射強度：１００ｍＷ／ｃｍ²）を照射して、形状因子（ＦＦ）および光電変換効率（Ｅｆｆ）を測定した。

＜比較例１＞
暗導電率値が１０^−７Ｓ／ｃｍよりも小さいバッファ層を備えた薄膜太陽電池を作製したことを除いては上記実施例１と同様の方法にしたがって、比較例１の薄膜太陽電池を作製した。具体的には、シランガスと水素ガスとを含むガス（水素ガスの流量はシランガスの流量に対して７５倍であった）を成膜室内に導入したこと、およびカソード電極に１３．５６Ｈｚの交流電力（カソード電極の単位面積あたりの電力密度は０．０４５Ｗ／ｃｍ²であった）を供給したことを除いては上記実施例１と同様の方法にしたがって、比較例１の薄膜太陽電池を作製した。そして、上記実施例１と同様の評価方法にしたがって、得られた薄膜太陽電池を評価した。

＜比較例２＞
暗導電率値が１０⁻⁵Ｓ／ｃｍよりも大きなバッファ層を備えた薄膜太陽電池を作製したことを除いては上記実施例１と同様の方法にしたがって、比較例２の薄膜太陽電池を作製した。具体的には、シランガスと水素ガスとを含むガス（水素ガスの流量はシランガスの流量に対して１２０倍であった）を成膜室内に導入したこと、およびカソード電極に１３．５６Ｈｚの交流電力（カソード電極の単位面積あたりの電力密度は０．０４５Ｗ／ｃｍ²であった）を供給したことを除いては上記実施例１と同様の方法にしたがって、比較例２の薄膜太陽電池を作製した。そして、上記実施例１と同様の評価方法にしたがって、得られた薄膜太陽電池を評価した。

＜結果＞
結果を図４および図５に示す。図４および図５における凹凸高低差＝３５５ｎｍの結果が実施例１および比較例１〜２の結果に該当する。

図４および図５に示すように、暗導電率値が１０^-7Ｓ／ｃｍ以上１０^-5Ｓ／ｃｍ以下であるバッファ層を備えた薄膜太陽電池（実施例１）では、暗導電率値が１０^−７Ｓ／ｃｍよりも小さなバッファ層を備えた薄膜太陽電池（比較例１）および暗導電率値が１０⁻⁵Ｓ／ｃｍよりも大きなバッファ層を備えた薄膜太陽電池（比較例２）に比べて、曲線因子（ＦＦ）が大きな値を示しており、その結果、発電効率（Ｅｆｆ）が高くなっていることが分かった。

＜実施例２、比較例３〜４＞
実施例２および比較例３〜４では、波長５５０ｎｍでの分光ヘイズ率が３５％であるＺｎＯ膜を第１電極として薄膜太陽電池を作製したことを除いては上記実施例１および上記比較例１〜２と同様の方法にしたがって、実施例２および上記比較例３〜４の薄膜太陽電池を作製した。図４および図５における凹凸高低差＝４６０ｎｍの結果が実施例２および比較例３〜４の結果に該当する。実施例２および上記比較例３〜４の結果は、実施例１および上記比較例１〜２の結果と同様の傾向を示した。

また、図５に示すように、発電効率（Ｅｆｆ）の向上は、下地層の上面における凹部と凸部との高低差が３５５ｎｍである場合よりも、下地層の上面における凹部と凸部との高低差が４６０ｎｍである場合の方が顕著であることが分かった。

今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１ 基板、２ 第１電極、３ 第１光電変換層、３Ａ，５Ａ ｐ型半導体層、３Ｂ，５Ｂ ｉ型半導体層、３Ｃ，５Ｃ ｎ型半導体層、４ バッファ層、５ 第２光電変換層、６ 第２電極、８ マイクロクラック。

Claims (5)

1. 凹部と凸部との高低差が２５０ｎｍ以上１０００ｎｍ以下である凹凸形状を有する下地層の上に設けられた光電変換層を備える薄膜太陽電池であって、
   前記光電変換層は、ｐ型半導体層とｉ型半導体層とｎ型半導体層とにより形成されるｐｉｎ接合を有し、
   前記ｉ型半導体層は、微結晶層を含み、
   前記ｐ型半導体層と前記ｉ型半導体層との間には、暗導電率が１０^-7Ｓ／ｃｍ以上１０^-5Ｓ／ｃｍ以下であるバッファ層が設けられている薄膜太陽電池。
2. 前記バッファ層の厚さは、５ｎｍ以上４０ｎｍ以下である請求項１に記載の薄膜太陽電池。
3. 前記バッファ層は、微結晶または非晶質からなる請求項１または２に記載の薄膜太陽電池。
4. 前記光電変換層は、第１電極が形成された基板の上に設けられており、
   前記下地層は、前記第１電極であり、波長５５０ｎｍでの分光ヘイズ率が１０％以上５０％以下である請求項１〜３のいずれかに記載の薄膜太陽電池。
5. 請求項１〜４のいずれかに記載の薄膜太陽電池を製造する方法であって、
   プラズマＣＶＤ法により前記バッファ層を形成する工程と、
   プラズマＣＶＤ法により前記ｉ型半導体層を形成する工程とを備え、
   前記バッファ層を形成する工程では、前記ｉ型半導体層を形成する工程においてプラズマ発生用電極に印加される交流電力の０．３倍以下の交流電力を当該プラズマ発生用電極に印加する薄膜太陽電池の製造方法。