JP2013153213A

JP2013153213A - プリント基板及び光伝送装置

Info

Publication number: JP2013153213A
Application number: JP2013083343A
Authority: JP
Inventors: Osamu Kagaya; 修加賀谷; Kosuke Takahashi; 孝祐高橋; Taichi Kogure; 太一小暮
Original assignee: Oclaro Japan Inc
Current assignee: Lumentum Japan Inc
Priority date: 2013-04-11
Filing date: 2013-04-11
Publication date: 2013-08-08
Anticipated expiration: 2028-11-17
Also published as: JP5661137B2

Abstract

【課題】出力されるクロック信号の周波数が高くとも不要電磁波の放出を抑制する。
【解決手段】プリント基板１０は、基板１０１と、基板１０１上に形成された、クロック信号を出力する信号出力回路１０２，１０３と、信号出力回路１０２，１０３と電源を接続する電源配線１０９，１１０と、電源配線１０９，１１０に設けられた、クロック信号の周波数に応じた周波数成分を減衰させるトラップフィルタ１０７，１０８と、を含む。
【選択図】図１

Description

本発明は、プリント基板及び光伝送装置に関する。

光伝送装置から発生される不要電磁波の強度を所定値以下に抑えることが要求されている。光伝送装置では内蔵するＩＣから放射される電磁波が多いため、ＩＣから放射される電磁波を効果的に抑制する技術が重要となる。

そこで、特許文献１には、ＩＣの電源端子とプリント基板の電源供給回路との間に２つのチップコンデンサを適切な配置間隔で設けることで、ＩＣのスイッチングノイズによる不要電磁波の放射を抑制する技術が提案されている。

特許第２９７０６６０号公報

しかしながら、上記の従来技術では、３０ＭＨｚ〜１ＧＨｚ程度の周波数範囲においては、不要電磁波を好適に抑制することができるが、高ビットレートで伝送を行う場合に用いられる、例えば２０ＧＨｚ以上の高周波数の信号を扱う際に発生する高周波のノイズ成分に対しては、十分な低減効果が得られなかった。その理由として考えられるのは、以下の２つの要因である。

まず第１の要因としては、２つのチップコンデンサの有する直列インダクタンスにより低インピーダンス化が困難になっているということが考えられる。そして、第２の要因としては、たとえチップコンデンサによる直列インダクタンスを理想的に低インピーダンス化できたとしても、ループ電流により大きな不要電磁波放射を生じてしまうことが考えられる。電磁波放射の正確な算出には三次元電磁界構造解析ツールによるシミュレーションが必要であるが、ここでは簡単のため以下の式（１）により表される単純な形状モデルによる遠方界での最大電界強度式（ＭｉｃｈｅｌＭａｒｄｉｇｕｉａｎ著、小林岳彦訳、“ＥＭＩ設計の実際−放射妨害波の制御”、２７ページ、式（２．２０）より）を用いて説明する。Ｅ＝（０．０１３・Ｖ・Ａ・ｆ_ＭＨｚ ^２）／Ｄ・Ｚ_Ｃ［Ｖ／ｍ］・・・式（１）なお、式（１）において、ｆ_ＭＨｚはＭＨｚ単位で表した周波数、Ａは閉じた電流経路が描くループの面積、Ｖはノイズとなる励振源の（周波数ｆ_ＭＨｚにおける）電圧、Ｚ_ｃは励振源の内部インピーダンスを含めた回路インピーダンス、Ｄは観測位置までの距離を示す。一例として、ＩＣの電源端子における励振源の電流を１０ｍＡ（すなわちＶ／Ｚ_ｃ＝１０ｍＡ）、ＩＣの電源端子から４．０ｍｍ離れた位置で理想的なデカップリング容量で短絡してプリント回路基板の表層配線層−グラウンド配線層間の厚さを０．２５ｍｍ（すなわちＡ＝１．０ｍｍ＾２）と仮定し、デカップリング容量より外側の電源配線は無い（すなわち電源配線を介した伝導によるノイズの伝搬、その後のノイズ放射が無い）ものと仮定する。この場合の距離３ｍの位置で観測される最大電界強度を上記式（１）により算出すると、周波数１ＧＨｚの場合には３３ｄＢ（μＶ／ｍ）であるのに対し、周波数が高くなった場合、例えば周波数２０ＧＨｚの場合には、その４００倍（＋５２ｄＢ）に増大し、８５ｄＢ（μＶ／ｍ）となる。すなわち、周波数１ＧＨｚ以下の範囲で効果のあった上記の従来技術を理想的にした場合にも、周波数２０ＧＨｚにおいては強い不要電磁波が容易に放射されてしまうことが示される。

本発明の目的の一つは、出力されるクロック信号の周波数が高くなっても不要電磁波の放出を抑制できるプリント基板及び光伝送装置を提供することにある。

（１）本発明に係るプリント基板は、基板と、前記基板の一方の表面上に配置された、クロック信号を出力する信号出力回路と、前記クロック信号を増幅するドライバＩＣと、前記ドライバＩＣを含む、前記基板の一方の表面上の一部の領域を被覆する金属製のシールドと、前記基板の内層の接地配線と、前記ドライバＩＣと電源を接続する第１電源配線と、前記第１電源配線に設けられた、前記クロック信号のクロック動作周波数を含む周波数帯域を減衰させる第１トラップフィルタと、を含み、前記シールドは、前記接地配線に接続され、前記第１トラップフィルタは、前記シールドと前記接地配線とに囲まれる空間内に設けられることを特徴とする。

（２）（１）に記載のプリント基板において、前記信号出力回路に電源を接続する第２電源配線と、前記第２電源配線に設けられた、前記クロック信号のクロック動作周波数を含む周波数帯域を減衰させる第２トラップフィルタと、をさらに備え、前記シールドは、前記信号出力回路と前記第２トラップフィルタを被覆することを特徴としてもよい。

（３）（１）又は（２）に記載のプリント基板において、前記第１トラップフィルタは、前記第１電源配線の一部と、前記第１電源配線の一部の下方に配置される前記基板の内層配線と、前記内層配線の下方に配置される前記基板の内層の接地配線と、前記内層配線と前記接地配線とを接続するバイアホールと、を含む共振回路であることを特徴としてもよい。

（４）（１）に記載のプリント基板において、前記第１トラップフィルタは、前記第１電源配線の一部と、前記第１電源配線の一部の下方に配置される前記基板の内層配線と、前記内層配線の下方に配置される前記基板の内層の接地配線と、前記第１電源配線の一部と前記内層配線とを接続するバイアホールと、を含む共振回路であることを特徴としてもよい。

（５）（１）乃至（４）のいずれかに記載のプリント基板において、前記第１電源配線に前記第１トラップフィルタを直列に複数設けたことを特徴としてもよい。

（６）（５）に記載のプリント基板において、前記複数の各第１トラップフィルタのバイアホールの中心間の距離を、前記クロック信号の波長の１／４以下とすることを特徴としてもよい。

（７）（５）又は（６）に記載のプリント基板において、前記複数の各第１トラップフィルタのバイアホールの中心間の距離を、３ｍｍ以下とすることを特徴としてもよい。

（８）（５）乃至（７）のいずれかに記載のプリント基板において、前記複数の各第１トラップフィルタ毎に減衰させる周波数成分が異なることを特徴としてもよい。

（９）（１）乃至（８）のいずれかに記載のプリント基板において、前記第１電源配線に設けられたコンデンサを含むことを特徴としてもよい。

（１０）本発明に係る光伝送装置は、基板と、前記基板の一方の表面上に配置された、クロック信号を出力する信号出力回路と、前記クロック信号を増幅するドライバＩＣと、前記ドライバＩＣを含む、前記基板の一方の表面上の一部の領域を被覆する金属製のシールドと、前記基板の内層の接地配線と、前記ドライバＩＣと電源とを接続する電源配線と、前記電源配線に設けられた、前記クロック信号のクロック動作周波数を含む周波数帯域を減衰させるトラップフィルタと、前記ドライバＩＣによる増幅されたクロック信号を受けて、光信号を変調して送信する光送信部と、を含み、前記トラップフィルタは、前記基板の表層配線、内層配線、及びバイアホールを含み構成され、前記シールドは、前記接地配線に接続され、前記トラップフィルタは、前記シールドと前記接地配線とに囲まれる空間内に設けられることを特徴とする。

（１１）（１０）に記載の光伝送装置において、前記光送信部は、ＲＺ変調用の光変調器を有していることを特徴としてもよい。

（１２）本発明に係る光伝送装置は、基板と、前記基板の一方の表面上に配置された、クロック信号を出力する信号出力回路と、前記クロック信号の位相を制御するフェーズシフタＩＣと、前記フェーズシフタＩＣを含む、前記基板の一方の表面上の一部の領域を被覆する金属製のシールドと、前記基板の内層の接地配線と、前記フェーズシフタＩＣと電源とを接続する電源配線と、前記電源配線に設けられた、前記クロック信号のクロック動作周波数を含む周波数帯域を減衰させるトラップフィルタと、前記フェーズシフタＩＣにより位相制御されたクロック信号を受けて、光信号を変調して送信する光送信部と、を含み、前記トラップフィルタは、前記基板の表層配線、内層配線、及びバイアホールを含み構成され、前記シールドは、前記接地配線に接続され、前記トラップフィルタは、前記シールドと前記接地配線とに囲まれる空間内に設けられることを特徴とする。

本発明の一態様によれば、クロック信号に応じた周波数成分のスイッチングノイズの伝搬を抑制できる。

本発明の一態様によれば、スイッチングノイズを減衰させるトラップフィルタを簡易な構成で実現できる。

本発明の一態様によれば、複数のトラップフィルタを用いることで１つのトラップフィルタを用いる場合よりも効果的にスイッチングノイズを減衰させることができる。

本発明の一態様によれば、クロック信号の波長のノイズを効果的に減衰できる。

本発明の一態様によれば、２０ＧＨｚ以上の動作周波数のクロック信号によるノイズを効果的に減衰できる。

本発明の一態様によれば、クロック信号の周波数を含む周波数帯域のノイズを減衰できる。

本発明の一態様によれば、スイッチングノイズを発生する各回路についてノイズの伝達を抑えられる。

本発明の一態様によれば、コンデンサによりクロック信号の周波数よりも低い周波数のノイズを抑制できる。

本発明の一態様によれば、クロック信号の周波数成分に応じたスイッチングノイズの伝搬を抑制して、伝送する光信号へ重畳されるノイズを低減できる。

本実施形態に係るプリント基板の構成図である。第１の実施形態に係るトラップフィルタの構成図である。第２の実施形態に係るトラップフィルタの構成図である。第３の実施形態に係るトラップフィルタの構成図である。トラップフィルタの小信号通過特性（Ｓ２１）を示す図である。周波数と不要電磁波の最大電界強度との関係を表した図である。電源配線の先端インピーダンスを変化させた場合の不要電磁波強度の変化を示す図である。バイアピッチを変化させた場合の不要電磁波の最大電界強度を示す図である。第４の実施形態に係るトラップフィルタの構成図である。第５の実施形態に係るトラップフィルタの構成図である。トラップフィルタの小信号通過特性（Ｓ２１）を示す図である。周波数と不要電磁波の最大電界強度との関係を表した図である。電源配線の先端インピーダンスを変化させた場合の不要電磁波強度の変化を示す図である。

以下、本発明を実施するための好適な実施の形態（以下、実施形態という）を、図面に従って説明する。

図１は、本実施形態に係るプリント基板１０の構成図を示す。プリント基板１０は、光送受信装置の送信回路の一部分を構成するものである。プリント基板１０の基板１０１上には、クロック出力機能を有するマルチプレクサＩＣ１０２と、マルチプレクサＩＣ１０２から出力されるクロック信号を増幅してＲＺ変調用の光変調器を駆動するドライバＩＣ１０３とが形成されており、各ＩＣはシールド板１０４により覆われている。１０５，１０６は各ＩＣの電源端子であり、基板１０１上の電源パッドに接続している。また、１０７，１０８は共振回路で構成されたトラップフィルタであり、基板１０１上に伸びる電源配線１０９，１１０の途中にそれぞれ配置されている。本実施形態では、トラップフィルタ１０７，１０８はともにシールド板１０４の内側に配置することとしている。電源配線１０９，１１０にはデカップリング容量としてチップコンデンサ１１２，１１３をシャント接続し、その一端は接地接続パッド１１４，１１５およびバイアホールを介して基板１０１の内部のグラウンド配線層に接続する。１１６はクロック出力端子、１１７はドライバ出力端子である。

本実施形態では、マルチプレクサＩＣ１０２およびドライバＩＣ１０３が出力するクロック信号の動作周波数は２１．５ＧＨｚとする。シールド板１０４には、例えば板金加工により形成した金属板等の導電体を用いることとしてよい。シールド板１０４の電位は接地電位とし、基板１０１の内部のグラウンド配線層に接続する。チップコンデンサ１１２，１１３は例えば容量値を０．１μＦとし、低い周波数領域（１ＧＨｚ以下）での電源配線のインピーダンスを低減する。チップコンデンサ１１２，１１３の位置は共通の電源配線１１１から電源配線１０９，１１０が分岐した箇所からそれぞれのＩＣの電源パッド間に配置すれば良く、シールド板１０４の内側に配置してもよい。

以下、電源配線１０９，１１０に設けられるトラップフィルタ１０７，１０８の具体的構成として第１乃至第５の実施形態について説明する。第１乃至第３の実施形態は、トラップフィルタをＬＣ共振型の共振回路として構成したものであり、第４及び第５の実施形態はトラップフィルタをオープンスタブ型の共振回路として構成したものである。

まず、図２には、第１の実施形態に係るトラップフィルタの構成図を示す。図２においては、トラップフィルタ１０８についての構造を示したが、トラップフィルタ１０７についても同様の構造を有するものである。そして、図２（Ａ）は、トラップフィルタ１０８が形成された基板１０１を上側から見た図を示し、図２（Ｂ）は、Ｘ−Ｘにおける断面図を示したものである。

図２に示されるように、トラップフィルタ１０８は、電源配線１１０に直列に２個配置された共振回路から成る。第１の共振回路１０８Ａは、基板１０１の表面に設けられた表層配線からなる電源配線１１０の一領域と、その一領域の下部に配置された第１の内層配線からなる微小孤立パタン１２２と、その微小孤立パタン１２２と第２の内層配線からなるグラウンド配線層１２６とを接続するバイアホール１２４とを含み構成される。

第２の共振回路は、表層配線からなる電源配線１１０の一領域と、その一領域の下部に配置された第１の内層配線からなる微小孤立パタン１２３と、その微小孤立パタン１２３と第２の内層配線からなるグラウンド配線層１２６とを接続するバイアホール１２５とを含み構成される。１２０は電源パッドであり、ＩＣの電源端子１０６に接続している。１２１は隣接するＩＣ端子を接続するパッド、１２７はグラウンド配線層、１２８，１２９はハンダレジスト、１３０Ａ〜Ｆは誘電体層である。ここで、トラップフィルタ１０８の中心周波数は、クロック動作周波数である２１．５ＧＨｚの近傍に設定する。以下、具体的な構成例を説明する。

まず、誘電体層１３０Ａ〜Ｆとしては、ガラス布基材とエポキシ樹脂から成る材料を用い、その比誘電率は３．６とする。誘電体層１３０Ａの厚さＨ１は、６０μｍ、誘電体層１３０Ｂの厚さＨ２は２００μｍとし、配線パタンには銅箔を用いる。電源配線１１０の幅Ｗは０．５ｍｍとする。微小孤立パタン１２２と１２３の形状はともに矩形とし、そのサイズに差を持たせる。微小孤立パタン１２２の幅Ｗ１は１．５ｍｍ、微小孤立パタン１２３の幅Ｗ２は１．０ｍｍとし、それぞれ電源配線１１０の幅より大きくする。微小孤立パタン１２２の長さＬ１および微小孤立パタン１２３の長さＬ２はともに１．５ｍｍとする。バイアホール１２４，１２５は銅メッキにより形成する。バイアホール１２４，１２５の直径は０．２ｍｍとし、各々微小孤立パタン１２２，１２３の中央位置に配置する。バイアホール１２４，１２５の中心位置の間隔（バイアピッチ）Ｐ１は、例えば２．２５ｍｍとなるように第１の共振回路１０８Ａと第２の共振回路１０８Ｂを配置する。このバイアピッチＰ１は、電源配線１１０の電気長に換算して、周波数２１．５ＧＨｚにおいて９０°、すなわち１／４波長となるように選択したものである。

微小孤立パタン１２２，１２３を矩形にしてそれらの幅を電源配線の幅より大きくすることにより、表層配線に対して第１の内層配線のパタンがずれることにより共振回路の特性が変動してしまうのを抑えることができる。図２ではバイアホール１２４，１２５を微小孤立パタン１２２，１２３からグラウンド配線層１２７まで達するドリルで穴あけを行なうインナーバイアホールとしたが、これをグラウンド配線層１２６までのレーザバイアホールとしても構わない。

もちろん本発明は、上述した材料特性や厚さ、パタン寸法等に限定されるものではなく、所望の特性を有するように三次元電磁界解析ツール等を用いて設計した他の数値を用いてもよい。

次に、第２の実施形態に係るトラップフィルタについて説明する。図３には、第２の実施形態に係るトラップフィルタ１３１の構成図を示す。図３（Ａ）は、トラップフィルタ１３１が形成された基板１０１を上側から見た図を示し、図３（Ｂ）は、Ｘ−Ｘにおける断面図を示したものである。図３に示すように、第２の実施形態のトラップフィルタ１３１と、第１の実施形態のトラップフィルタ１０８との違いは、第２の実施形態においては、トラップフィルタ１３１を同一形状すなわち同一の共振周波数を持つ２個の共振回路を用いて構成した点であり、その他の点については第１の実施形態と同様である。図３において、微小孤立パタン１４２および１４３の幅Ｗ３は１．２５ｍｍ、長さＬ３は１．５ｍｍとする。

次に、第３の実施形態に係るトラップフィルタについて説明する。図４には、第３の実施形態に係るトラップフィルタ１４１の構成図を示す。図４（Ａ）は、トラップフィルタ１３１が形成された基板１０１を上側から見た図を示し、図４（Ｂ）は、Ｘ−Ｘにおける断面図を示したものである。図４に示すように、第３の本実施形態のトラップフィルタ１４１と第２の実施形態のトラップフィルタ１０８との違いは、第３の実施形態においては、トラップフィルタ１４１を１個の共振回路で構成した点であり、その他の点については第２の実施形態と同様である。図４において、微小孤立パタン１４２幅Ｗ３は１．２５ｍｍ、長さＬ３は１．５ｍｍとする。

次に図５を参照しながら、第１乃至第３の実施形態に係るトラップフィルタの小信号通過特性（Ｓ２１）を説明する。図５に示した各トラップフィルタの小信号通過特性は、トラップフィルタの設けられた電源配線１１０の両端に５０Ωポートを配置した場合の三次元電磁界解析ツールを用いて得た結果である。なお、電源配線１１０のトラップフィルタ以外の領域は、特性インピーダンスが５０Ωのマイクロストリップ線路をなしていることとしており、図５に示す小信号通過特性はほぼトラップフィルタ自体の特性を反映している。図５において、（１）は第１の実施形態、（２）は第２の実施形態、（３）は第３の実施形態におけるトラップフィルタの特性を表している。

図５に示されるように、第１の実施形態に係るトラップフィルタ１０８では、２個の共振回路のサイズに差を持たせたことにより２０．６ＧＨｚと２３．４ＧＨｚの２つの谷を持つ小信号通過特性が得られ、中心周波数はほぼ２２ＧＨｚとなる。そのトラップ帯域は、減衰量が３０ｄＢ以上となる領域で定義すると、周波数１９．２ＧＨｚから周波数２４．６ＧＨｚまでの領域であり、帯域幅が５．４ＧＨｚと比較的大きな値が実現できる。

次に、第２の実施形態に係るトラップフィルタ１３１は、中心周波数が２１から２２ＧＨｚの谷を持つ特性を有する。そのトラップ帯域は、減衰量が３０ｄＢ以上となる領域で定義すると、周波数１９．７ＧＨｚから周波数２３．７ＧＨｚの領域である。帯域幅は４ＧＨｚと、第１の実施形態での値には至らないものの比較的大きな値が実現できる。

そして、第３の実施形態に係るトラップフィルタ１４１は、中心周波数が２２ＧＨｚの鋭い谷を持つ特性を有する。そのトラップ帯域は、減衰量が３０ｄＢ以上となる領域で定義すると、周波数２１．７ＧＨｚから周波数２２．６ＧＨｚの領域である。帯域幅は０．９ＧＨｚであり、第１の実施形態および第２の実施形態に比べると狭くなっている。

次に図６乃至図８を参照しながら、第１乃至第３の実施形態に係るトラップフィルタによる不要電磁波の低減効果について説明する。図６乃至図８に示されたグラフは、三次元電界解析ツールを用いたシミュレーション結果であり、シミュレーションは単純化のため、図１に示されたプリント基板１０において、ノイズ源をドライバ出力端子１１７の１箇所のみとし、電源配線１１０をシールド板１０４の外側に長さ１０ｍｍまで延長した形状として、その先は無いものと仮定して行った。ドライバ出力端子１１７の位置に励振源を配置し、全ての周波数において励振電流値を１０ｍＡとした。

図６は、横軸を周波数軸、縦軸を距離３ｍにおける不要電磁波の最大電界強度としたグラフである。図６において、（１）は第１の実施形態、（２）は第２の実施形態、（３）は第３の実施形態、（４）はトラップフィルタを設けない従来技術を表している。なお、電源配線１１０の先端のインピーダンスを一例として５０Ωに終端（ｔｅｒｍ）している。

図６に示されるように、トラップフィルタを設けない従来技術（４）では、周波数１７．５ＧＨｚから２１．８ＧＨｚまでの周波数範囲において、最大電界強度は９０ｄＢ（μＶ／ｍ）以上を示しているのに対して、第１の実施形態（１）では同周波数範囲において不要電磁波の最大電界強度を７０ｄＢ（μＶ／ｍ）以下に抑えている。すなわち、第１の実施形態に係るトラップフィルタを含むプリント基板では、クロック動作周波数である２１．５ＧＨｚを含む、周波数幅４．３ＧＨｚの領域において不要電磁波を２０ｄＢ以上と大幅に改善する効果があることが示された。また、第１の実施形態の場合不要電磁波の低減効果が最も高いのは２０．６ＧＨｚとトラップフィルタ１０８の中心周波数２２ＧＨｚより若干低い周波数にあり、最大２８ｄＢの低減効果が得られる。

次に、図６に示すように、トラップフィルタを設けない従来技術（４）では、周波数１９ＧＨｚから２１．６ＧＨｚまでの周波数範囲において、最大電界強度は９０ｄＢ（μＶ／ｍ）以上を示しているのに対して、第２の実施形態（２）では同周波数範囲において不要電磁波の最大電界強度を７０ｄＢ（μＶ／ｍ）以下に抑えることができている。すなわち、第２の実施形態は、クロック動作周波数である２１．５ＧＨｚを含む、周波数幅２．６ＧＨｚの領域において不要電磁波を２０ｄＢ以上と大幅に改善する効果があることが示された。

そして、図６に示すように、第３の実施形態（３）では、周波数２０．６ＧＨｚにて不要電磁波の最大電界強度を７０ｄＢ（μＶ／ｍ）以下に抑えることができている。

電源配線１１０の先端のインピーダンスは、回路レイアウトや周波数により０Ω（ｓｈｏｒｔ：短絡）から無限大（ｏｐｅｎ：開放）まで変わり得るものであり、その全ての場合において不要電磁波を抑制する必要がある。そこで、図７には、図６において最大の低減効果が得られた周波数２０．６ＧＨｚにおいて、電源配線１１０の先端インピーダンスを変化させた場合の不要電磁波強度の変化を示す。図７において、（１）は第１の実施形態、（２）は第２の実施形態、（３）は第３の実施形態、（４）はトラップフィルタを設けない従来技術を表している。

図７に示されるように、第１の実施形態（１）では、電源配線１１０の先端のインピーダンスを変化させた場合にも、従来技術（４）に比して、不要電磁波の低減効果が２２ｄＢ以上と高い効果が得られる。また、第２の実施形態（２）においても、従来技術（４）と比して、不要電磁波の低減効果が１９ｄＢ以上と比較的高い効果が得られる。そして、第３の実施形態（３）においても、従来技術（４）に比して、不要電磁波の低減効果が２４ｄＢ以上と高い効果が得られる。

なお、例えば第１の実施形態のトラップフィルタ１０８においてはバイアピッチＰ１を２．２５ｍｍとしたが、この値は多少変化しても不要電磁波の低減効果を得ることができる。そこで、図８には、バイアピッチＰ１を１．５ｍｍから４ｍｍまでの範囲で変化させた場合に算出された不要電磁波の最大電界強度を示す。図８の（１）は２０．６ＧＨｚ、（２）は２１．６ＧＨｚ、（３）は２２．７ＧＨｚを示し、（４）は従来技術における２０．６ＧＨｚ〜２２．７ＧＨｚの不要電磁波の最大電界強度の値の範囲を示す。

図８に示されるように、クロック動作周波数である２１．５ＧＨｚを含む、周波数２０．６ＧＨｚから周波数２２．６ＧＨｚの範囲において、バイアピッチ３ｍｍ以下の場合に不要電磁波の低減効果が従来技術に比して得られている。なお、バイアピッチ１．５ｍｍの場合には微小孤立パタン１２２と１２３が接続してしまうため不要電磁波を低減する効果が失われている。

以上のように第１乃至第３の実施形態に係るトラップフィルタを電源配線に設けることでコストの増加を伴わず、クロック出力端子を持つＩＣやそのクロック信号を増幅するＩＣの電源端子から発生する不要電磁波の放射を抑制するプリント基板を得ることができ、不要電磁波の低減と低コスト化を両立した光送受信装置および光伝送装置を実現することができる。また、第１乃至第３の実施形態によれば、２０ＧＨｚ付近に中心周波数を持つトラップフィルタを幅１．５ｍｍと非常に小型サイズでプリント基板に内蔵することができ、光送受信装置および光伝送装置の小型化に好適なトラップフィルタを実現することができる。

次に、第４及び第５の実施形態に係るオープンスタブ型の共振回路として構成したトラップフィルタについて説明する。第４及び第５の実施形態に係るトラップフィルタも、図１に示す電源配線１０９，１１０に設けられるものであり、以下では電源配線１１０に設けられるトラップフィルタについて説明するが、電源配線１０９に設けられるトラップフィルタも同様の構成を有するものである。

図９には、第４の実施形態に係るトラップフィルタ２０８の構成図を示す。図９（Ａ）は、トラップフィルタ２０８が形成された基板１０１を上側から見た図を示し、図９（Ｂ）は、Ｘ−Ｘにおける断面図を示したものである。図９に示されるように、このトラップフィルタ２０８は直列に２個配置されたオープンスタブ型の共振回路から構成されている。第１の共振回路２０８Ａは表層配線からなる電源配線１１０の一領域と、その一領域の下部に配置された第１の内層配線からなるオープンスタブパタン２２２と、そのオープンスタブパタン２２２と電源配線１１０とを接続するバイアホール２２４とを含み構成される。第２の共振回路２０８Ｂは表層配線からなる電源配線１１０の一領域と、その一領域の下部に配置された第１の内層配線からなるオープンスタブパタン２２３と、そのオープンスタブパタン２２３と電源配線１１０とを接続するバイアホール２２５とを含み構成される。１２０は電源パッドであり、ＩＣの電源端子１０６に接続する。１２１は隣接するＩＣ端子を接続するパッド、１２６，１２７はグラウンド配線層、１２８，１２９はハンダレジスト、１３０Ａ〜Ｆは誘電体層である。ここで、トラップフィルタ２０８の中心周波数はクロック動作周波数である２１．５ＧＨｚの近傍に設定する。以下、具体的な構成例を説明する。

まず、誘電体層１３０Ａ〜Ｆとしては第１の実施形態におけるものと同様の構成としてよい。そして、オープンスタブパタン２２２と２２３の形状はともに矩形とし、そのサイズに差を持たせることとし、一例としてオープンスタブパタン２２２の幅Ｗ４およびオープンスタブパタン２２３の幅Ｗ５は共に１．０ｍｍとし、電源配線の幅より大きくする。オープンスタブパタン２２２の長さＬ４は２．１５ｍｍ、オープンスタブパタン２２３の長さＬ５はともに２．２５ｍｍとする。バイアホール２２４，２２５はレーザ穴に銅メッキにより形成する。バイアホール２２４，２２５の直径は０．２ｍｍとする。バイアホール１２４，１２５の中心位置の間隔（バイアピッチ）Ｐ４は、例えば２．２５ｍｍとなるように第１の共振回路と第２の共振回路の電極間間隔Ｓ４を０．７５ｍｍとする。このバイアピッチＰ４は電源配線１１０の電気長に換算して、周波数２１．５ＧＨｚにおいて９０°、すなわち１／４波長となるように選択したものである。上述したプリント基板及びトラップフィルタの構成は一例であり、他の構成を用いてもよい。

オープンスタブパタン２２２、２２３を矩形にしてそれらの幅を電源配線の幅より大きな値とすることにより、表層配線に対して第１の内層配線のパタンがずれることによる共振回路の特性が変動することを抑制できる。

次に、図１０には第５の実施形態に係るトラップフィルタ２３１の構成図を示す。図１０（Ａ）は、トラップフィルタ２３１が形成された基板１０１を上側から見た図を示し、図１０（Ｂ）は、Ｘ−Ｘにおける断面図を示したものである。図１０に示すように、第５の実施形態に係るトラップフィルタ２３１と第４の実施形態に係るトラップフィルタ１３１との違いは、第５の実施形態においては、トラップフィルタ２３１を同一形状すなわち同一の共振周波数を持つ２個の共振回路で構成したことにある。なお、図１０において、オープンスタブパタン２３２および２３３の幅Ｗ６は１．０ｍｍ、長さＬ６は２．１５ｍｍとする。

次に図１１を参照しながら、第４及び第５の実施形態に係るトラップフィルタの小信号通過特性（Ｓ２１）を説明する。図１１に示した各トラップフィルタの小信号通過特性は、トラップフィルタの設けられた電源配線１１０の両端に５０Ωポートを配置した場合の三次元電磁界解析ツールを用いて得た結果である。

図１１に示されるように、第４の実施形態に係るトラップフィルタでは、２個の共振回路のサイズに差を持たせたことにより２１．５ＧＨｚと２２．７ＧＨｚの２つの谷を持つ小信号通過特性（１）が得られ、中心周波数はほぼ２２ＧＨｚとなる。そのトラップ帯域は、減衰量が３０ｄＢ以上となる領域で定義すると、周波数１９．８ＧＨｚから周波数２３．１ＧＨｚまでの領域であり、帯域幅にして３．３ＧＨｚを実現できる。

また、図１１に示されるように、第５の実施形態のトラップフィルタ２３１の小信号特性（２）は、中心周波数が２２ＧＨｚの谷を持つ特性を有する。そのトラップ帯域は、減衰量が３０ｄＢ以上となる領域で定義すると、周波数２０．６ＧＨｚから周波数２３．２ＧＨｚの領域である。帯域幅は２．６ＧＨｚと、第４の実施形態による値には至らないもののある程度大きな値が得られる。

次に図１２および図１３を参照しながら、第４及び第５の実施形態に係るトラップフィルタによる不要電磁波の低減効果について説明する。図１２及び図１３に示されたグラフは、三次元電界解析ツールを用いたシミュレーション結果であり、シミュレーションは単純化のため、図１に示されたプリント基板１０において、ノイズ源をドライバ出力端子１１７の１箇所のみとし、電源配線１１０をシールド板１０４の外側に長さ１０ｍｍまで延長した形状として、その先は無いものと仮定して行った。ドライバ出力端子１１７の位置に励振源を配置し、全ての周波数において励振電流値を１０ｍＡとした。

図１２において、（１）は第４の実施形態、（２）は第５の実施形態、（３）はトラップフィルタを設けない従来技術を表している。図１２に示されるように、第４の実施形態では周波数１９．０ＧＨｚから２２．７ＧＨｚまで不要電磁波の最大電界強度を７０ｄＢ（μＶ／ｍ）以下に抑えることができている。すなわち、第４の実施形態では、トラップフィルタを設けない従来技術に対して、クロック動作周波数である２１．５ＧＨｚを含む、周波数幅３．７ＧＨｚの領域において不要電磁波を２０ｄＢ以上と大幅に改善する効果がある。また、第４の実施形態の場合、不要電磁波の低減効果が最も高いのは２１．５ＧＨｚとトラップフィルタ２０８の中心周波数２２ＧＨｚより若干低い周波数にあり、最大４２ｄＢの低減効果が得られる。

また、図１２に示されるように、第５の実施形態では周波数２０．２ＧＨｚから２３．６ＧＨｚまで不要電磁波の最大電界強度を７０ｄＢ（μＶ／ｍ）以下に抑えることができている。すなわち、第５の実施形態では、トラップフィルタを設けない従来技術に対して、クロック動作周波数である２１．５ＧＨｚを含む、周波数幅３．４ＧＨｚの領域において不要電磁波を２０ｄＢ以上と大幅に改善する効果がある。

電源配線１１０の先端のインピーダンスは、回路レイアウトや周波数により０Ω（ｓｈｏｒｔ：短絡）から無限大（ｏｐｅｎ：開放）まで変わり得るものであり、その全ての場合において不要電磁波を抑制する必要がある。そこで、図１３には、クロック周波数である２１．５ＧＨｚにおいて、電源配線１１０の先端インピーダンスを変化させた場合の不要電磁波強度の変化を示す。図１３において、（１）は第４の実施形態、（２）は第５の実施形態、（３）はトラップフィルタを設けない従来技術を表している。

図１３に示されるように、第４の実施形態及び第５の実施形態に係るトラップフィルタを電源配線に設けたプリント基板では、不要電磁波の低減効果が２６ｄＢ以上と高い値を実現することができる。

なお、上記の実施形態においては、１０２をクロック出力機能を有するマルチプレクサＩＣとしたが、これはクロック生成ＩＣであってもよい。また１０３をドライバＩＣとしたが、これはクロック信号を入力してその位相を制御するフェーズシフタＩＣであっても良い。

また、上記の実施形態では、ビットレート４３Ｇｂｉｔ／ｓで動作するＲＺ−ＤＱＰＳＫ方式の光送受信装置に本発明を適用した例を示したが、比較的広い周波数幅で不要電磁波を２０ｄＢ以上低減できるという特性を有することにより、これをビットレート４３Ｇｂｉｔ／ｓと４４．６Ｇｂｉｔ／ｓのデュアルレートで動作するＲＺ−ＤＱＰＳＫ方式の光送受信装置としてもよい。クロック動作周波数はそれぞれ２１．５ＧＨｚと２２．３ＧＨｚであるが、上記実施形態においてトラップフィルタの中心周波数を高めに設計変更することにより、両者を十分カバーすることができる。このことにより不要電磁波の低減と低コスト化を両立し、かつ一台でＳＯＮＥＴ／ＳＤＨ（ＳｙｎｃｈｒｏｎｏｕｓＯｐｔｉｃａｌＮｅｔｗｏｒｋ／ＳｙｎｃｈｒｏｎｏｕｓＤｉｇｉｔａｌＨｉｅｒａｒｃｈｙ）方式とＧｉｇａｂｉｔＥｔｈｅｒｎｅｔ（登録商標）方式の両方に対応する４３Ｇｂｉｔ／ｓ、４４．６Ｇｂｉｔ／ｓデュアルレート光送受信装置を実現することができる。

また、上記の実施形態においては、本発明を光送受信装置、たとえば３００ｐｉｎＭＳＡ規格に準拠した光送受信トランシーバモジュール等に適用することを想定して説明したが、光送受信装置をモジュール化せずに装置内に送信回路と受信回路を実装した光伝送装置に本発明を適用してもよい。その場合には、光伝送装置を覆う筐体に電磁漏洩に対する強固なシールド機能を持たせる必要がなくなり、装置コストを低減することできる。

１０プリント基板、１０１基板、１０２マルチプレクサＩＣ、１０３ドライバＩＣ、１０４シールド板、１０５，１０６電源端子、１０７，１０８トラップフィルタ、１０８Ａ，１０８Ｂ共振回路、１０９，１１０，１１１電源配線、１１２，１１３チップコンデンサ、１１４，１１５接地接続パッド，１１６クロック出力端子、１１７ドライバ出力端子、１２０電源パッド、１２１パッド、１２２，１２３微小孤立パタン、１２４，１２５バイアホール、１２６，１２７グラウンド配線層、１２８，１２９ハンダレジスト、１３０Ａ〜Ｆ誘電体層、１３１トラップフィルタ、１３２，１３３微小孤立パタン、１４１トラップフィルタ、１４２，１４３微小孤立パタン、２０７，２０８トラップフィルタ、２２２，２２３オープンスタブパタン、２２４，２２５バイアホール、２３１トラップフィルタ、２３２，２３３オープンスタブパタン。

Claims

基板と、
前記基板の一方の表面上に配置された、クロック信号を出力する信号出力回路と、
前記クロック信号を増幅するドライバＩＣと、
前記ドライバＩＣを含む、前記基板の一方の表面上の一部の領域を被覆する金属製のシールドと、
前記基板の内層の接地配線と、
前記ドライバＩＣと電源を接続する第１電源配線と、
前記第１電源配線に設けられた、前記クロック信号のクロック動作周波数を含む周波数帯域を減衰させる第１トラップフィルタと、を含み、
前記シールドは、前記接地配線に接続され、
前記第１トラップフィルタは、前記シールドと前記接地配線とに囲まれる空間内に設けられる
ことを特徴とするプリント基板。
請求項１に記載のプリント基板であって、
前記信号出力回路に電源を接続する第２電源配線と、
前記第２電源配線に設けられた、前記クロック信号のクロック動作周波数を含む周波数帯域を減衰させる第２トラップフィルタと、をさらに備え、
前記シールドは、前記信号出力回路と前記第２トラップフィルタを被覆する
ことを特徴とするプリント基板。
請求項１又は２に記載のプリント基板であって、
前記第１トラップフィルタは、前記第１電源配線の一部と、前記第１電源配線の一部の下方に配置される前記基板の内層配線と、前記内層配線の下方に配置される前記基板の内層の接地配線と、前記内層配線と前記接地配線とを接続するバイアホールと、を含む共振回路である
ことを特徴とするプリント基板。
請求項１に記載のプリント基板であって、
前記第１トラップフィルタは、前記第１電源配線の一部と、前記第１電源配線の一部の下方に配置される前記基板の内層配線と、前記内層配線の下方に配置される前記基板の内層の接地配線と、前記第１電源配線の一部と前記内層配線とを接続するバイアホールと、を含む共振回路である
ことを特徴とするプリント基板。
請求項１乃至４のいずれかに記載のプリント基板であって、
前記第１電源配線に前記第１トラップフィルタを直列に複数設けた
ことを特徴とするプリント基板。
請求項５に記載のプリント基板であって、
前記複数の各第１トラップフィルタのバイアホールの中心間の距離を、前記クロック信号の波長の１／４以下とする
ことを特徴とするプリント基板。
請求項５又は６に記載のプリント基板であって、
前記複数の各第１トラップフィルタのバイアホールの中心間の距離を、３ｍｍ以下とする
ことを特徴とするプリント基板。
請求項５乃至７のいずれかに記載のプリント基板であって、
前記複数の各第１トラップフィルタ毎に減衰させる周波数成分が異なる
ことを特徴とするプリント基板。
請求項１乃至８のいずれかに記載のプリント基板であって、
前記第１電源配線に設けられたコンデンサを含む
ことを特徴とするプリント基板。
基板と、
前記基板の一方の表面上に配置された、クロック信号を出力する信号出力回路と、
前記クロック信号を増幅するドライバＩＣと、
前記ドライバＩＣを含む、前記基板の一方の表面上の一部の領域を被覆する金属製のシールドと、
前記基板の内層の接地配線と、
前記ドライバＩＣと電源とを接続する電源配線と、
前記電源配線に設けられた、前記クロック信号のクロック動作周波数を含む周波数帯域を減衰させるトラップフィルタと、
前記ドライバＩＣによる増幅されたクロック信号を受けて、光信号を変調して送信する光送信部と、を含み、
前記トラップフィルタは、前記基板の表層配線、内層配線、及びバイアホールを含み構成され、
前記シールドは、前記接地配線に接続され、
前記トラップフィルタは、前記シールドと前記接地配線とに囲まれる空間内に設けられる
ことを特徴とする光伝送装置。
請求項１０に記載の光伝送装置であって、
前記光送信部は、ＲＺ変調用の光変調器を有していることを特徴とする光伝送装置。
基板と、
前記基板の一方の表面上に配置された、クロック信号を出力する信号出力回路と、
前記クロック信号の位相を制御するフェーズシフタＩＣと、
前記フェーズシフタＩＣを含む、前記基板の一方の表面上の一部の領域を被覆する金属製のシールドと、
前記基板の内層の接地配線と、
前記フェーズシフタＩＣと電源とを接続する電源配線と、
前記電源配線に設けられた、前記クロック信号のクロック動作周波数を含む周波数帯域を減衰させるトラップフィルタと、
前記フェーズシフタＩＣにより位相制御されたクロック信号を受けて、光信号を変調して送信する光送信部と、を含み、
前記トラップフィルタは、前記基板の表層配線、内層配線、及びバイアホールを含み構成され、
前記シールドは、前記接地配線に接続され、
前記トラップフィルタは、前記シールドと前記接地配線とに囲まれる空間内に設けられる
ことを特徴とする光伝送装置。