JP2013149802A - 半導体装置の製造方法、半導体装置及び接続子 - Google Patents

半導体装置の製造方法、半導体装置及び接続子 Download PDF

Info

Publication number
JP2013149802A
JP2013149802A JP2012009491A JP2012009491A JP2013149802A JP 2013149802 A JP2013149802 A JP 2013149802A JP 2012009491 A JP2012009491 A JP 2012009491A JP 2012009491 A JP2012009491 A JP 2012009491A JP 2013149802 A JP2013149802 A JP 2013149802A
Authority
JP
Japan
Prior art keywords
connector
semiconductor device
inert gas
flow
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012009491A
Other languages
English (en)
Other versions
JP5996873B2 (ja
Inventor
Masaya Watabe
昌也 渡部
Ryokei Suzuki
亮兄 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2012009491A priority Critical patent/JP5996873B2/ja
Publication of JP2013149802A publication Critical patent/JP2013149802A/ja
Application granted granted Critical
Publication of JP5996873B2 publication Critical patent/JP5996873B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8434—Bonding interfaces of the connector
    • H01L2224/84345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

【課題】はんだ付け工程を実施する際にボイドが発生することがなく、高信頼性の半導体装置を製造することが可能な半導体装置の製造方法を提供する。
【解決手段】接続子載置工程においては、接続子として、接続子の一方面を不活性ガスの流れの上流に向けたとき、半導体チップとの接触部分及びインナーリードとの接触部分に挟まれた連結部分４３の全部又は一部が、不活性ガスの流れを分散させるとともに分散された不活性ガスの流れを不活性ガスの流れの下流に向かって逃がす構造を有する接続子を半導体チップの接続子載置面及びインナーリードの接続子載置面に載置し、はんだ付け工程においては、接続子の一方面を不活性ガスの流れの上流に向けて配置した状態ではんだ付け工程を実施することを特徴とする半導体装置の製造方法。
【選択図】図２

Description

本発明は半導体装置の製造方法、半導体装置及び接続子に関する。
従来、半導体チップとインナーリードとを接続子を用いて接続した構造を有する半導体装置が知られている（例えば、特許文献１参照。）。
図１０は、従来の半導体装置９００を説明するために示す図である。図１０（ａ）は半導体装置９００の平面図であり、図１０（ｂ）は、半導体装置９００の側断面図である。
従来の半導体装置９００は、図１０に示すように、ダイパッド９１０と、ダイパッド９１０の半導体チップ載置面９１２にはんだ９１４を介して接続されている半導体チップ９２０と、インナーリード９３０と、半導体チップ９２０の接続子載置面９２２及びインナーリード９３０の接続子載置面９３２にはんだ９２４，９３４を介して接続された接続子９４０とを備える。
従来の半導体装置９００によれば、接続子９４０の断面積がボンディングワイヤーの断面積と比較して大きいため、抵抗損失の少ない半導体装置とすることが可能となる。
従来の半導体装置９００は、以下のような製造方法（従来の半導体装置の製造方法）で製造されると考えられる。従来の半導体装置の製造方法は、リードフレーム９５０におけるダイパッド９１０の半導体チップ載置面９１２にはんだ９１４を介して載置されている半導体チップ９２０の接続子載置面９２２と、リードフレーム９５０におけるインナーリード９３０の接続子載置面９３２とにはんだ９２４，９３４を介して接続子９４０を載置する接続子載置工程と、不活性ガスを導入しながら、リードフレーム９５０、半導体チップ９２０及び接続子９４０を加熱することにより、半導体チップ載置面９１２にはんだ９１４を介して半導体チップ９２０を接続するとともに、半導体チップ９２０の接続子載置面９２２及びインナーリード９３０の接続子載置面９３２にはんだ９２４，９３４を介して接続子９４０を接続するはんだ付け工程とを含む。
従来の半導体装置の製造方法によれば、不活性ガスを導入しながら、半導体チップ９２０とインナーリード９３０とを接続子９４０を用いて接続するため、リードフレーム９５０及び接続子９４０の材料である金属が酸化することを防ぐことが可能となる。そのため、ダイパッド９１０と半導体チップ９２０との密着性、半導体チップ９２０と接続子９４０との密着性及びインナーリード９３０と接続子９４０との密着性を高くすることが可能となり、高信頼性の半導体装置を提供することが可能となる。
特開２０００−２６９３９４号公報
図１１は、従来の半導体装置の製造方法の問題点を説明するために示す要部拡大断面図である。図１１中、はんだ９２４中の白丸はボイドを示す。
従来の半導体装置の製造方法においては、はんだ付け工程を実施すると、ボイドが発生する場合があり（図１１参照。）、高信頼性の半導体装置を製造することが困難であるという問題がある。
そこで、本発明は、このような問題を解決するためになされたものであり、はんだ付け工程を実施する際にボイドが発生することがなく、高信頼性の半導体装置を製造することが可能な半導体装置の製造方法を提供することを目的とする。また、そのような半導体装置の製造方法によって製造された半導体装置を提供することを目的とする。さらにまた、そのような半導体装置を製造することが可能な接続子を提供することを目的とする。
図１２は、従来のはんだ付け工程における連結部分９４３の断面図である。
本発明の発明者らは、はんだ付け工程を実施するとボイドが発生する原因について鋭意研究を重ねた結果、不活性ガスの流れの圧力によって接続子９４０が浮き上がって(図１２参照。)、はんだ９２４に周囲の気体が混入することが原因であることを見出した。これを踏まえて、本発明の発明者らはさらなる研究を重ね、接続子の構造及びはんだ付け工程における接続子の配置を考慮することにより上記問題を解決することが可能であることに想到し、本発明を完成させるに至った。
［１］本発明の半導体装置の製造方法は、リードフレームにおけるダイパッドの半導体チップ載置面にはんだを介して載置されている半導体チップの接続子載置面と、前記リードフレームにおけるインナーリードの接続子載置面とにはんだを介して接続子を載置する接続子載置工程と、不活性ガスを導入しながら、前記リードフレーム、前記半導体チップ及び前記接続子を加熱することにより、前記半導体チップ載置面にはんだを介して前記半導体チップを接続するとともに、前記半導体チップの接続子載置面及び前記インナーリードの接続子載置面にはんだを介して前記接続子を接続するはんだ付け工程とを含む半導体装置の製造方法であって、前記接続子載置工程においては、前記接続子として、前記接続子の一方面を不活性ガスの流れの上流に向けたとき、前記半導体チップとの接触部分及び前記インナーリードとの接触部分に挟まれた連結部分の全部又は一部が、前記不活性ガスの流れを分散させるとともに分散された前記不活性ガスの流れを前記不活性ガスの流れの下流に向かって逃がす構造を有する接続子を前記半導体チップの接続子載置面及び前記インナーリードの接続子載置面に載置し、前記はんだ付け工程においては、前記接続子の一方面を不活性ガスの流れの上流に向けて配置した状態で前記はんだ付け工程を実施することを特徴とする。
［２］本発明の半導体装置の製造方法においては、前記接続子として、前記連結部分の全部又は一部が、少なくとも前記接続子の一方面に突出した断面形状を有する接続子を用いることが好ましい。
［３］本発明の半導体装置の製造方法においては、前記連結部分の全部又は一部の断面形状が楕円形形状であることが好ましい。
［４］本発明の半導体装置の製造方法においては、前記連結部分の全部又は一部の断面形状が略多角形形状であることが好ましい。
［５］本発明の半導体装置の製造方法においては、前記連結部分の全部又は一部の断面形状が卵形形状であることが好ましい。
［６］本発明の半導体装置の製造方法においては、前記略多角形形状は、角が面取りされた形状を有することが好ましい。
［７］本発明の半導体装置の製造方法においては、前記連結部分の全部又は一部の断面形状が円形形状であることが好ましい。
［８］本発明の半導体装置の製造方法においては、前記接続子は、前記連結部分が屈曲した構造を有し、かつ、前記連結部分の全部又は一部の断面形状が少なくとも前記接続子の一方面に突出した断面形状を有する部分と前記屈曲している部分とが一体化された構造を有することが好ましい。
［９］本発明の半導体装置の製造方法においては、前記接続子として、前記連結部分の全部又は一部に、前記接続子の一方面から他方面に向かって貫通している孔を有する接続子を用いることが好ましい。
［１０］本発明の半導体装置においては、ダイパッドと、前記ダイパッドの半導体チップ載置面にはんだを介して接続されている半導体チップと、インナーリードと、前記半導体チップの接続子載置面及び前記インナーリードの接続子載置面にはんだを介して接続された接続子とを備え、前記接続子は、前記接続子として、前記接続子の一方面を不活性ガスの流れの上流に向けたとき、前記半導体チップとの接続部分及び前記インナーリードとの接続部分に挟まれた連結部分の全部又は一部が、前記不活性ガスの流れを分散させるとともに分散された前記不活性ガスの流れを前記不活性ガスの流れの下流に向かって逃がす構造を有し、前記接続子の一方面を不活性ガスの流れの上流に向けて配置された状態ではんだ付けされてなることを特徴とする。
［１１］本発明の半導体装置においては、前記接続子として、前記連結部分の全部又は一部が、少なくとも前記接続子の一方面に突出した断面形状を有する接続子を備えることが好ましい。
［１２］本発明の半導体装置においては、前記接続子として、前記連結部分の全部又は一部に、前記接続子の一方面から他方面に向かって貫通している孔を有する接続子を備えることが好ましい。
［１３］本発明の接続子においては、リードフレームにおけるダイパッドの半導体チップ載置面にはんだを介して載置されている半導体チップの接続子載置面と、前記リードフレームにおけるインナーリードの接続子載置面とをはんだを介して接続するための接続子であって、前記接続子の一方面を不活性ガスの流れの上流に向けたとき、前記半導体チップとの接続部分及び前記インナーリードとの接続部分に挟まれた連結部分の全部又は一部が、前記不活性ガスの流れを分散させるとともに分散された前記不活性ガスの流れを前記不活性ガスの流れの下流に向かって逃がす構造を有することを特徴とする。
［１４］本発明の接続子においては、前記連結部分の全部又は一部が、少なくとも前記接続子の一方面に突出した断面形状を有することが好ましい。
［１５］本発明の接続子においては、前記連結部分の全部又は一部に、前記接続子の一方面から他方面に向かって貫通している孔を有することが好ましい。
本発明の半導体装置の製造方法によれば、接続子載置工程においては、接続子として、接続子の一方面を不活性ガスの流れの上流に向けたとき、連結部分の全部又は一部が、不活性ガスの流れを分散させるとともに分散された不活性ガスの流れを不活性ガスの流れの下流に向かって逃がす構造を有する接続子を半導体チップの接続子載置面及びインナーリードの接続子載置面に載置し、はんだ付け工程においては、接続子の一方面を不活性ガスの流れの上流に向けて配置した状態ではんだ付け工程を実施するため、不活性ガスの流れの圧力によって接続子が浮き上がることがなくなる。その結果、はんだ付け工程を実施する際にボイドが発生することがなくなり、高信頼性の半導体装置を製造することが可能となる。
本発明の半導体装置によれば、接続子として、接続子の一方面を不活性ガスの流れの上流に向けたとき、連結部分の全部又は一部が、不活性ガスの流れを分散させるとともに分散された不活性ガスの流れを不活性ガスの流れの下流に向かって逃がす構造を有する接続子を備えるため、半導体装置の製造過程において、不活性ガスを導入しながらはんだ付けを行う際に、不活性ガスの流れの圧力によって接続子が浮き上がることがなくなる。その結果、はんだ付け工程を実施する際にボイドが発生することがなくなり、高信頼性の半導体装置とすることが可能となる。
本発明の接続子によれば、接続子の一方面を不活性ガスの流れの上流に向けたとき、連結部分の全部又は一部が、不活性ガスの流れを分散させるとともに分散された不活性ガスの流れを不活性ガスの流れの下流に向かって逃がす構造を有するため、半導体装置の製造過程において、不活性ガスを導入しながらはんだ付けを行う際に、不活性ガスの流れの圧力によって浮き上がることがなくなる。その結果、はんだ付け工程を実施する際にボイドが発生することがなくなり、高信頼性の半導体装置を製造することが可能となる。
実施形態１に係る半導体装置１００を説明するために示す図である。 実施形態１に係る接続子４０を説明するために示す図である。 実施形態１に係る半導体装置の製造方法を説明するために示すフローチャートである。 実施形態１に係る半導体装置の製造方法を説明するために示す図である。 変形例１に係る接続子４０ａを説明するために示す図である。 実施形態２に係る接続子４０ｂを説明するために示す図である。 変形例２に係る接続子４０ｃを説明するために示す図である。 実施形態３に係る接続子４０ｄを説明するために示す図である。 実施形態４に係る半導体装置１ｅを説明するために示す図である。 従来の半導体装置９００を説明するために示す図である。 従来の半導体装置９００の問題点を説明するために示す図である。 従来のはんだ付け工程における連結部分９４３の断面図である。
以下、本発明の半導体装置の製造方法、半導体装置及び接続子について、図に示す実施形態に基づいて説明する。
［実施形態１］
１．実施形態１に係る半導体装置の構成
まず、実施形態１に係る半導体装置１の構成を、実施形態に係る接続子４０の構成とともに説明する。
図１は、実施形態１に係る半導体装置１を説明するために示す図である。図１（ａ）は実施形態１に係る半導体装置１の平面図であり、図１（ｂ）は実施形態１に係る半導体装置１の側断面図である。
図２は、実施形態１に係る接続子４０を説明するために示す図である。図２（ａ）は接続子４０における連結部分４３のＡ−Ａ断面図であり、図２（ｂ）は実施形態１に係る接続子４０の一方面を不活性ガスの流れの上流に向けたときの不活性ガスの流れを説明するために示す図である。
実施形態１に係る半導体装置１は、図１に示すように、ダイパッド１０と、半導体チップ２０と、インナーリード３０と、接続子４０とを備える。
ダイパッド１０は、半導体チップ載置面１２を有する金属板（例えば、銅板、銅合金からなる金属板。Ｎｉめっきが施されている場合もある。）である。ダイパッド１０は、半導体チップ２０の外側に向かって伸びる図示しないアウターリードと接続されている。図示しないアウターリードは、半導体装置の電極端子の一つを構成している。
半導体チップ２０は、ダイパッド１０の半導体チップ載置面１２にはんだ１４を介して接続されている。具体的には、半導体チップ２０は、半導体チップ２０の一方面においてはんだ１４を介して半導体チップ載置面１２に接続されており、一方面とは反対側の他方面においては、後述する接続子４０と接続するための接続子載置面２２を有する。他方面における接続子載置面２２以外の部分にはガラスで形成された保護膜２６が形成されている。なお、保護膜２６としては、ガラスで形成された保護膜２６の代わりに酸化膜や窒化膜、ポリイミド等の有機絶縁膜で形成された保護膜を用いてもよい。
インナーリード３０は、接続子載置面３２を有する金属板（例えば、銅板、銅合金からなる金属板。Ｎｉめっきが施されている場合もある。）である。インナーリード３０は、半導体チップ２０の外側に向かって伸びる図示しないアウターリードと接続され、図示しないアウターリードは、半導体装置の電極端子の一つを構成している。
なお、ダイパッド１０と、インナーリード３０と、図示しないアウターリードとでリードフレーム５０を構成している。
実施形態１に係る接続子４０は、半導体チップ２０の接続子載置面２２と、インナーリード３０の接続子載置面３２とをはんだ２４，３４を介して接続している。半導体チップ２０との接触部分４１には半導体チップ２０の側面と接続子４０（接触部分４１）との絶縁距離を稼ぐための突起４４が設けられている。
接続子４０は、図２に示すように、接続子４０の一方面を不活性ガスの流れの上流に向けたとき、半導体チップ２０との接触部分４１及びインナーリード３０との接触部分４２に挟まれた連結部分４３の一部が、不活性ガスの流れを分散させるとともに分散された不活性ガスの流れを下流に向かって逃がす構造を有する。具体的には、実施形態１に係る接続子４０において、連結部分４３の一部の断面形状が楕円形形状を有し、接続子４０の一方面に突出した断面形状を有する。
このような構造とすることにより、図２（ｂ）に示すように、接続子４０の一方面を不活性ガスの流れの上流に向けたとき、連結部分４３の一部が、不活性ガスの流れを分散させるとともに分散された不活性ガスの流れを不活性ガスの流れの下流に向かって逃がすことが可能となる。
また、接続子４０は、連結部分４３が屈曲した構造を有し、かつ、連結部分４３の一部の断面形状が少なくとも接続子４０の一方面に突出した断面形状を有する部分と屈曲している部分とが一体化された構造を有する。
実施形態１に係る半導体装置１は、半導体装置の製造過程において、不活性ガスを導入しながらはんだ付けを行う際に、接続子の一方面を不活性ガスの流れの上流に向けて配置された状態ではんだ付けされてなる。
２．実施形態１に係る半導体装置の製造方法
次に、実施形態１に係る半導体装置の製造方法を説明する。
図３は、実施形態１に係る半導体装置の製造方法を説明するために示すフローチャートである。
図４は、実施形態１に係る半導体装置の製造方法を説明するために示す図である。図４（ａ）〜（ｄ）は各工程図である。
実施形態１に係る半導体装置の製造方法は、図３に示すように、準備工程Ｓ１０と、接続子載置工程Ｓ２０と、はんだ付け工程Ｓ３０とをこの順序で含む。以下、工程に沿って実施形態１に係る半導体装置の製造方法を説明する。
（１）準備工程Ｓ１０
まず、複数のダイパッド１０と、複数のインナーリード３０と、図示しない複数のアウターリードとで構成されているリードフレームを準備する。すなわち、１つのリードフレームからは複数の半導体装置を製造することができる。次に、図４（ａ）に示すように、ダイパッド１０の半導体チップ載置面１２と、インナーリード３０の接続子載置面３２とにそれぞれはんだ１４，３４をフラックスとともにはんだ印刷によって供給する。次に、図４（ｂ）に示すように、ダイパッド１０の半導体チップ載置面１２にはんだ１４を介して半導体チップ２０を載置する。なお、半導体チップ２０の接続子載置面２２には、あらかじめはんだ２４（予備はんだ２４）が形成されている。半導体チップ載置面１２に半導体チップ２０を載置した後、半導体チップ２０の予備はんだ２４上にフラックスを塗布する。
（２）接続子載置工程Ｓ２０
次に、図４（ｃ）に示すように、半導体チップ２０の接続子載置面２２と、リードフレーム５０におけるインナーリード３０の接続子載置面３２とにはんだ２４，３４を介して接続子４０を載置する。
具体的には、接続子として、接続子４０の一方面を不活性ガスの流れの上流に向けたとき、半導体チップ２０との接触部分４１及びインナーリード３０との接触部分４２に挟まれた連結部分４３の一部が、不活性ガスの流れを分散させるとともに分散された不活性ガスの流れを不活性ガスの流れの下流に向かって逃がす構造を有する接続子４０を半導体チップ２０の接続子載置面２２及びインナーリード３０の接続子載置面３２に載置する。
（３）はんだ付け工程Ｓ３０
次に、図４（ｄ）に示すように、不活性ガスを一方面側から導入しながら、リードフレーム５０、半導体チップ２０及び接続子４０を加熱することにより、半導体チップ載置面１２にはんだ１４を介して半導体チップ２０を接続するとともに、半導体チップ２０の接続子載置面２２及びインナーリード３０の接続子載置面３２にはんだ２４，３４を介して接続子４０を接続する。はんだ付け工程Ｓ３０においては、接続子４０の一方面を不活性ガスの流れの上流に向けて配置した状態ではんだ付け工程Ｓ３０を実施する。
具体的には、半導体チップ２０及び接続子４０を載置しているリードフレーム５０をリフロー炉の中に入れ、加熱した不活性ガス（Ｎ２ガス）を接続子４０の一方面側から導入するとともにリフロー炉内が例えば３５０℃となるようにリフロー炉内を加熱する。このことにより、はんだ１４，２４，３４を溶融させることができる。その後冷却することにより、半導体チップ載置面１２にはんだ１４を介して半導体チップ２０を接続するとともに、半導体チップ２０の接続子載置面２２及びインナーリード３０の接続子載置面３２にはんだ２４，３４を介して接続子４０を接続する。
不活性ガスとしては、Ｎ２ガス、Ａｒガスなどを用いることができる。
このようにはんだ付けされたリードフレーム５０、半導体チップ２０及び接続子４０をリフロー炉から取り出して樹脂封止する。その後、リードフレームからアウターリードを切り離し、個々の半導体装置ごとに取り出す。このことにより実施形態１に係る半導体装置１を製造することができる。
次に、実施形態１に係る半導体装置、接続子及び半導体装置の製造方法の効果を説明する。
実施形態１に係る半導体装置の製造方法によれば、接続子載置工程Ｓ２０においては、接続子として、接続子４０の一方面を不活性ガスの流れの上流に向けたとき、連結部分４３の一部が、不活性ガスの流れを分散させるとともに分散された不活性ガスの流れを不活性ガスの流れの下流に向かって逃がす構造を有する接続子４０を半導体チップ２０の接続子載置面２２及びインナーリード３０の接続子載置面３２に載置し、はんだ付け工程Ｓ３０においては、接続子４０の一方面を不活性ガスの流れの上流に向けて配置した状態ではんだ付け工程Ｓ３０を実施するため、不活性ガスの流れの圧力によって接続子が浮き上がることがなくなる。その結果、はんだ付け工程Ｓ３０を実施する際にボイドが発生することがなくなり、高信頼性の半導体装置を製造することが可能となる。
また、実施形態１に係る半導体装置の製造方法によれば、接続子として、連結部分４３の一部が、少なくとも接続子４０の一方面に突出した断面形状を有する接続子４０を用いるため、不活性ガスの流れを分散させるとともに分散された不活性ガスの流れを不活性ガスの流れの下流に向かって逃がすことが可能となり、上記した効果を確実に得ることができる。
また、実施形態１に係る半導体装置の製造方法によれば、連結部分４３の一部の断面形状が楕円形形状であるため、上記した効果を有するとともに、連結部分４３の断面積を大きくすることが容易となり、抵抗損失が少なく電流容量が大きい半導体装置を製造することが可能となる。また、連結部分４６の機械的強度を高くすることが可能となり、外部からの衝撃に強い半導体装置を製造することが可能となるという効果を得ることもできる。
また、実施形態１に係る半導体装置の製造方法によれば、接続子４０は、連結部分４３が屈曲した構造を有し、かつ、連結部分４３の一部の断面形状が少なくとも接続子４０の一方面に突出した断面形状を有する部分と屈曲している部分とが一体化された構造を有するため、当該屈曲している部分の機械的強度を高くすることが可能となり、半導体装置の製造工程において屈曲している部分の機械的強度を高くすることが可能となり、外部からの衝撃に強い半導体装置を製造することが可能となる。
実施形態１に係る半導体装置によれば、接続子４０として、接続子４０の一方面を不活性ガスの流れの上流に向けたとき、連結部分４３の一部が、不活性ガスの流れを分散させるとともに分散された不活性ガスの流れを不活性ガスの流れの下流に向かって逃がす構造を有する接続子４０を備えるため、半導体装置の製造過程において、不活性ガスを導入しながらはんだ付けを行う際に、不活性ガスの流れの圧力によって接続子４０が浮き上がることがなくなる。その結果、はんだ付け工程Ｓ３０を実施する際にボイドが発生することがなくなり、高信頼性の半導体装置とすることが可能となる。
また、実施形態１に係る半導体装置によれば、接続子として、連結部分４３の一部が、少なくとも接続子４０の一方面に突出した断面形状を有する接続子４０を備えるため、不活性ガスの流れを分散させるとともに分散された不活性ガスの流れを不活性ガスの流れの下流に向かって逃がすことが可能な接続子を備えることが可能となり、上記した効果を確実に得ることが可能な半導体装置とすることが可能となる。
実施形態１に係る接続子４０によれば、接続子の一方面を不活性ガスの流れの上流に向けたとき、連結部分の全部又は一部が、不活性ガスの流れを分散させるとともに分散された不活性ガスの流れを不活性ガスの流れの下流に向かって逃がす構造を有するため、半導体装置の製造過程において、不活性ガスを導入しながらはんだ付けを行う際に、不活性ガスの流れの圧力によって浮き上がることがなくなる。その結果、はんだ付け工程を実施する際にボイドが発生することがなくなり、高信頼性の半導体装置を製造することが可能となる。
また、実施形態１に係る接続子４０によれば、連結部分４３の一部が、接続子４０の一方面に突出した断面形状を有するため、不活性ガスの流れを分散させるとともに分散された不活性ガスの流れを不活性ガスの流れの下流に向かって逃がすことが可能となり、上記した効果を確実に得ることが可能となる。
［変形例１］
図５は、変形例１に係る接続子４０ａを説明するために示す図である。図５（ａ）は接続子４０ａにおける連結部分４３ａの断面図であり、図５（ｂ）は接続子４０ａの一方面を不活性ガスの流れの上流に向けて配置したときの不活性ガスの流れを説明するために示す図である。
変形例１においては、図５（ａ）に示すように変形例に係る接続子４０ａにおいて、連結部分４３ａの一部の断面形状が円形形状を有し、接続子４０ａの一方面に突出した断面形状を有する。このように、連結部分４３ａの一部の断面形状が円形形状である接続子４０ａを用いる場合であっても、図５（ｂ）に示すように、接続子載置工程Ｓ２０においては、接続子として、接続子４０ａの一方面を不活性ガスの流れの上流に向けたとき、連結部分４３ａの一部が、不活性ガスの流れを分散させるとともに分散された不活性ガスの流れを不活性ガスの流れの下流に向かって逃がす構造を有する接続子４０ａを半導体チップ２０の接続子載置面２２及びインナーリード３０の接続子載置面３２に載置し、はんだ付け工程Ｓ３０においては、接続子４０ａの一方面を不活性ガスの流れの上流に向けて配置した状態ではんだ付け工程Ｓ３０を実施するため、不活性ガスの流れの圧力によって接続子４０ａが浮き上がることがなくなる。その結果、はんだ付け工程Ｓ３０を実施する際にボイドが発生することがなくなり、高信頼性の半導体装置を製造することが可能となる。また、変形例１ではリフロー炉の不活性ガスの導入方向に影響されないという利点がある。
［実施形態２］
図６は、実施形態２に係る接続子４０ｂを説明するために示す図である。図６（ａ）は接続子４０ｂにおける連結部分４３ｂの断面図であり、図５（ｂ）は接続子４０ｂの一方面を不活性ガスの流れの上流に向けて配置したときの不活性ガスの流れを説明するために示す図である。
実施形態２に係る半導体装置の製造方法は、基本的には実施形態１に係る半導体装置の製造方法と同様の工程を有するが、接続子として、連結部分の一部の断面形状が略多角形形状である接続子を用いる点で実施形態１に係る半導体装置の製造方法の場合とは異なる。すなわち、実施形態２に係る半導体装置の製造方法においては、図６に示すように、実施形態３に係る接続子４０ｂにおいて、連結部分４３ｂの一部の断面形状が略三角形形状を有し、接続子４０ｂの一方面に突出した断面形状を有する。実施形態２に係る半導体装置の製造方法において、略三角形形状は、角が面取りされた形状を有する。
このように、実施形態２に係る半導体装置の製造方法は、接続子として、連結部分の一部の断面形状が略多角形形状である接続子を用いる点で、実施形態１に係る半導体装置の製造方法の場合とは異なるが、実施形態１に係る半導体装置の製造方法の場合と同様に、接続子載置工程Ｓ２０においては、接続子として、接続子４０ｂの一方面を不活性ガスの流れの上流に向けたとき、連結部分４３の一部が、不活性ガスの流れを分散させるとともに分散された不活性ガスの流れを不活性ガスの流れの下流に向かって逃がす構造を有する接続子４０ｂを半導体チップ２０の接続子載置面２２及びインナーリード３０の接続子載置面３２に載置し、はんだ付け工程Ｓ３０においては、接続子４０ｂの一方面を不活性ガスの流れの上流に向けて配置した状態ではんだ付け工程Ｓ３０を実施するため、不活性ガスの流れの圧力によって接続子４０ｂが浮き上がることがなくなる。その結果、はんだ付け工程Ｓ３０を実施する際にボイドが発生することがなくなり、高信頼性の半導体装置を製造することが可能となる。
また、実施形態２に係る半導体装置の製造方法によれば、略三角形形状の断面形状は、角が面取りされた形状を有するため、略三角形形状の角が分散された不活性ガスの流れを邪魔することがない。そのため、接続子４０ｂが浮き上がることをさらに防ぐことが可能となる。その結果、はんだ付け工程Ｓ３０を実施する際にボイドが発生することがなくなり、高信頼性の半導体装置を製造することが可能となる。
なお、実施形態２に係る半導体装置の製造方法は、接続子として、連結部分の一部の断面形状が略多角形形状である接続子を用いる点以外の点においては実施形態１に係る半導体装置の製造方法と同様の工程を有するため、実施形態１に係る半導体装置の製造方法が有する効果のうち該当する効果を有する。
［変形例２］
図７は、変形例２に係る接続子４０ｃを説明するために示す図である。図７（ａ）は接続子４０ｃにおける連結部分４３ｃの断面図であり、図７（ｂ）は接続子４０ｃの一方面を不活性ガスの流れの上流に向けて配置したときの不活性ガスの流れを説明するために示す図である。
変形例２においては、図７（ａ）からも分かるように、接続子として、連結部分４３ｃの一部の断面形状が五角形形状（ダイヤモンド型形状）を有し、接続子４０ｃの一方面に五角形形状の５つの角のうちの一つが突出した断面形状を有する接続子４０ｃを用いる。このように、連結部分４３ｃの一部の断面形状が五角形形状である接続子４０ｃを用いる場合であっても、図７（ｂ）に示すように、接続子載置工程Ｓ２０においては、接続子として、接続子４０ｃの一方面を不活性ガスの流れの上流に向けたとき、連結部分４３ｃの一部が、不活性ガスの流れを分散させるとともに分散された不活性ガスの流れを不活性ガスの流れの下流に向かって逃がす構造を有する接続子４０ｃを半導体チップ２０の接続子載置面２２及びインナーリード３０の接続子載置面３２に載置し、はんだ付け工程Ｓ３０においては、接続子４０ｃの一方面を不活性ガスの流れの上流に向けて配置した状態ではんだ付け工程Ｓ３０を実施するため、不活性ガスの流れの圧力によって接続子４０ｃが浮き上がることがなくなる。その結果、はんだ付け工程Ｓ３０を実施する際にボイドが発生することがなくなり、高信頼性の半導体装置を製造することが可能となる。
［実施形態３］
図８は、実施形態３に係る接続子４０ｄを説明するために示す図である。図８（ａ）は接続子４０ｄにおける連結部分４３ｄの断面図であり、図８（ｂ）は接続子４０ｄの一方面を不活性ガスの流れの上流に向けて配置したときの不活性ガスの流れを説明するために示す図である。
実施形態３に係る半導体装置の製造方法は、基本的には実施形態１に係る半導体装置の製造方法と同様の工程を有するが、接続子として、連結部分の一部の断面形状が卵型形状である接続子を用いる点が、実施形態１に係る半導体装置の製造方法の場合とは異なる。すなわち、実施形態３に係る半導体装置の製造方法において、図８に示すように、実施形態３に係る接続子４０ｃにおいて、連結部分４３ｃの一部の断面形状が卵形形状を有し、接続子４０ｃの一方面に突出した断面形状を有する。
このように、実施形態３に係る半導体装置の製造方法は、接続子として、連結部分の一部の断面形状が卵型形状である接続子を用いる点で、実施形態１に係る半導体装置の製造方法の場合とは異なるが、実施形態１に係る半導体装置の製造方法の場合と同様に、接続子載置工程Ｓ２０においては、接続子として、接続子４０ｄの一方面を不活性ガスの流れの上流に向けたとき、連結部分４３ｄの一部が、不活性ガスの流れを分散させるとともに分散された不活性ガスの流れを不活性ガスの流れの下流に向かって逃がす構造を有する接続子４０ｄを半導体チップ２０の接続子載置面２２及びインナーリード３０の接続子載置面３２に載置し、はんだ付け工程Ｓ３０においては、接続子４０ｄの一方面を不活性ガスの流れの上流に向けて配置した状態ではんだ付け工程Ｓ３０を実施するため、不活性ガスの流れの圧力によって接続子４０ｄが浮き上がることがなくなる。その結果、はんだ付け工程Ｓ３０を実施する際にボイドが発生することがなくなり、高信頼性の半導体装置を製造することが可能となる。
また、実施形態３に係る半導体装置の製造方法によれば、接続子として、連結部分の一部の断面形状が卵型形状である接続子を用いるため、不活性ガスを連結部分４３ｄの外形に沿って、不活性ガスの流れの下流に向かって逃がしやすく、不活性ガスの流れの下流側で不活性ガスの流れの乱流がおきにくい。その結果、上記した効果を確実に得ることができる。
なお、実施形態３に係る半導体装置の製造方法は、接続子として、連結部分の一部の断面形状が卵型形状である接続子を用いる点以外の点においては実施形態１に係る半導体装置１と同様の構成を有するため、実施形態１に係る半導体装置の製造方法が有する効果のうち該当する効果を有する。
［実施形態４］
図９は、実施形態４に係る半導体装置１ｅを説明するために示す図である。
図９（ａ）は半導体装置１ｅの平面図であり、図９（ｂ）は半導体装置１ｅの側断面図であり、図９（ｃ）は接続子４０ｅの一方面を不活性ガスの流れの上流に向けて配置したときの不活性ガスの流れを説明するために示す図である。
実施形態４に係る半導体装置の製造方法は、基本的には実施形態１に係る半導体装置の製造方法と同様の工程を有するが、接続子として、連結部分の全部の断面形状が略長方形であり、かつ、連結部分の全部に複数の孔が形成されている接続子を用いる点で実施形態１に係る半導体装置の製造方法の場合とは異なる。すなわち、実施形態４に係る半導体装置の製造方法においては、図９（ａ）及び図９（ｂ）に示すように、接続子として、連結部分４３ｅの全部に、接続子４０ｅの一方面から他方面に向かって貫通している複数の孔４５を有する接続子４０ｅを用いる。
孔４５としては、連結部分４３ｅの機械的強度に影響を与えない程度の大きさ、形状及び数であれば所望の大きさ、形状及び数の孔４５を形成することができる。実施形態４においては、連結部分４３ｅの幅の１／１０の長さの直径を有する円形の孔４５を連結部分４３ｅの幅の１／１０の長さの間隔で千鳥状に形成している。そのため、はんだ付け工程Ｓ３０において、図９（ｃ）に示すように、孔４５を通過した不活性ガスと通過しない不活性ガスとに分散させるとともに孔４５を通過した不活性ガスの流れを不活性ガスの流れの下流に向かって逃がすことが可能となる。
接続子４０ｅとして、連結部分４３ｅの断面形状は、所望の形状を有する接続子４０ｅを用いることができる。実施形態４においては、連結部分４３ｅの断面形状は略長方形形状である。
このように、実施形態４に係る半導体装置の製造方法は、接続子として、連結部分の全部の断面形状が略長方形であり、かつ、連結部分の全部に複数の孔が形成されている接続子を用いる点で、実施形態１に係る半導体装置の製造方法の場合とは異なるが、実施形態１に係る半導体装置の製造方法の場合と同様に、接続子載置工程Ｓ２０においては、接続子として、接続子４０ｅの一方面を不活性ガスの流れの上流に向けたとき、連結部分４３ｅの全部が、不活性ガスの流れを分散させるとともに分散された不活性ガスの流れを不活性ガスの流れの下流に向かって逃がす構造を有する接続子４０ｅを半導体チップ２０の接続子載置面２２及びインナーリード３０の接続子載置面３２に載置し、はんだ付け工程Ｓ３０においては、接続子４０ｅの一方面を不活性ガスの流れの上流に向けて配置した状態ではんだ付け工程Ｓ３０を実施するため、不活性ガスの流れの圧力によって接続子４０ｅが浮き上がることがなくなる。その結果、はんだ付け工程Ｄ３０を実施する際にボイドが発生することがなくなり、高信頼性の半導体装置を製造することが可能となる。
また、実施形態４に係る半導体装置の製造方法によれば、接続子として、連結部分４３ｅの全部に複数の孔が形成されている接続子４０ｅを用いるため、容易に上記した効果を有する接続子を準備することが可能となる。
なお、実施形態４に係る半導体装置の製造方法は、接続子として、連結部分の全部の断面形状が略長方形であり、かつ、連結部分の全部に複数の孔が形成されている接続子を用いる点以外の点においては実施形態１に係る半導体装置の製造方法と同様の工程を有するため、実施形態１に係る半導体装置の製造方法が有する効果のうち該当する効果を有する。
以上、本発明を上記の実施形態に基づいて説明したが、本発明は上記の実施形態に限定されるものではない。その趣旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば、次のような変形も可能である。
（１）上記各実施形態における各構成要素の数、位置関係、大きさは例示であり、本発明はこれに限定されるものではない。
（２）上記各実施形態においては、不活性ガスを導入する場合を例にとって本発明を説明したが、本発明はこれに限定されるものではない。不活性ガスに代えて、還元性ガスを導入する場合にも本発明を適用可能である。
（３）上記実施形態２においては、連結部分４３ｂの一部の断面形状が略三角形形状を有する場合を例にとって本発明を説明したが、本発明はこれに限定されるものではない。例えば、連結部分４３ｂの一部の断面形状が略三角形以外の多角形形状を有する場合にも本発明を適用可能である。
（４）上記実施形態１〜３においては、接続子として、連結部分の一部が、不活性ガスの流れを分散させるとともに分散された不活性ガスの流れを不活性ガスの流れの下流に向かって逃がす構造を有する接続子の場合を例にとって本発明を説明したが、本発明はこれに限定されるものではない。例えば、接続子として、連結部分の全部が、上記した構造を有する場合にも本発明を適用可能である。
（５）上記実施形態４においては、接続子として、連結部分４３ｅの全部に、接続子４０ｅの一方面から他方面に向かって貫通している孔を有する接続子４０ｅを用いる場合を例にとって本発明を説明したが、本発明はこれに限定されるものではない。例えば、接続子として、連結部分４３ｅの一部に、接続子４０ｅの一方面から他方面に向かって貫通している孔を有する接続子４０ｅを用いる場合にも本発明を適用可能である。
１，１ｅ、９００…半導体装置、１０…ダイパッド、１２…半導体チップ載置面、１４，２４，３４…はんだ、２０…半導体チップ、２２…（半導体チップの）接続子載置面、３０…インナーリード、３２…（インナーリードの）接続子載置面、４０，４０ａ，４０ｂ，４０ｃ，４０ｄ，４０ｅ…接続子、４１…半導体チップとの接触部分、４２…インナーリードとの接続部分、４３，４３ａ，４３ｂ，４３ｃ，４３ｄ，４３ｅ…連結部分、４４…突起、４５…孔、５０…リードフレーム

Claims (15)

  1. リードフレームにおけるダイパッドの半導体チップ載置面にはんだを介して載置されている半導体チップの接続子載置面と、前記リードフレームにおけるインナーリードの接続子載置面とにはんだを介して接続子を載置する接続子載置工程と、
    不活性ガスを導入しながら、前記リードフレーム、前記半導体チップ及び前記接続子を加熱することにより、前記半導体チップ載置面にはんだを介して前記半導体チップを接続するとともに、前記半導体チップの接続子載置面及び前記インナーリードの接続子載置面にはんだを介して前記接続子を接続するはんだ付け工程とを含む半導体装置の製造方法であって、
    前記接続子載置工程においては、前記接続子として、前記接続子の一方面を前記不活性ガスの流れの上流に向けたとき、前記半導体チップとの接触部分及び前記インナーリードとの接触部分に挟まれた連結部分の全部又は一部が、前記不活性ガスの流れを分散させるとともに分散された前記不活性ガスの流れを前記不活性ガスの流れの下流に向かって逃がす構造を有する接続子を前記半導体チップの接続子載置面及び前記インナーリードの接続子載置面に載置し、
    前記はんだ付け工程においては、前記接続子の一方面を前記不活性ガスの流れの上流に向けて配置した状態で前記はんだ付け工程を実施することを特徴とする半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法において、
    前記接続子として、前記連結部分の全部又は一部が、少なくとも前記接続子の一方面に突出した断面形状を有する接続子を用いることを特徴とする半導体装置の製造方法。
  3. 請求項２に記載の半導体装置の製造方法において、
    前記連結部分の全部又は一部の断面形状が楕円形形状であることを特徴とする半導体装置の製造方法。
  4. 請求項２に記載の半導体装置の製造方法において、
    前記連結部分の全部又は一部の断面形状が略多角形形状であることを特徴とする半導体装置の製造方法。
  5. 請求項２に記載の半導体装置の製造方法において、
    前記連結部分の全部又は一部の断面形状が卵形形状であることを特徴とする半導体装置の製造方法。
  6. 請求項４に記載の半導体装置の製造方法において、
    前記略多角形形状は、角が面取りされた形状を有することを特徴とする半導体装置の製造方法。
  7. 請求項２に記載の半導体装置の製造方法において、
    前記連結部分の全部又は一部の断面形状が円形形状であることを特徴とする半導体装置の製造方法。
  8. 請求項２〜７のいずれかに記載の半導体装置の製造方法において、
    前記接続子は、
    前記連結部分が屈曲した構造を有し、かつ、
    前記連結部分の全部又は一部の断面形状が少なくとも前記接続子の一方面に突出した断面形状を有する部分と前記屈曲している部分とが一体化された構造を有することを特徴とする半導体装置の製造方法。
  9. 請求項１に記載の半導体装置の製造方法において、
    前記接続子として、前記連結部分の全部又は一部に、前記接続子の一方面から他方面に向かって貫通している孔を有する接続子を用いることを特徴とする半導体装置の製造方法。
  10. ダイパッドと、
    前記ダイパッドの半導体チップ載置面にはんだを介して接続されている半導体チップと、
    インナーリードと、
    前記半導体チップの接続子載置面及び前記インナーリードの接続子載置面にはんだを介して接続された接続子とを備え、
    前記接続子は、
    前記接続子として、前記接続子の一方面を不活性ガスの流れの上流に向けたとき、前記半導体チップとの接触部分及び前記インナーリードとの接触部分に挟まれた連結部分の全部又は一部が、前記不活性ガスの流れを分散させるとともに分散された前記不活性ガスの流れを前記不活性ガスの流れの下流に向かって逃がす構造を有し、
    前記接続子の一方面を前記不活性ガスの流れの上流に向けて配置した状態ではんだ付けされてなることを特徴とする半導体装置。
  11. 請求項１０に記載の半導体装置において、
    前記接続子として、前記連結部分の全部又は一部が、少なくとも前記接続子の一方面に突出した断面形状を有する接続子を備えることを特徴とする半導体装置。
  12. 請求項１０に記載の半導体装置において、
    前記接続子として、前記連結部分の全部又は一部に、前記接続子の一方面から他方面に向かって貫通している孔を有する接続子を備えることを特徴とする半導体装置。
  13. リードフレームにおけるダイパッドの半導体チップ載置面にはんだを介して載置されている半導体チップの接続子載置面と、前記リードフレームにおけるインナーリードの接続子載置面とをはんだを介して接続するための接続子であって、
    前記接続子の一方面を不活性ガスの流れの上流に向けたとき、前記半導体チップとの接続部分及び前記インナーリードとの接続部分に挟まれた連結部分の全部又は一部が、前記不活性ガスの流れを分散させるとともに分散された前記不活性ガスの流れを前記不活性ガスの流れの下流に向かって逃がす構造を有することを特徴とする接続子。
  14. 請求項１３に記載の接続子において、
    前記連結部分の全部又は一部が、少なくとも前記接続子の一方面に突出した断面形状を有することを特徴とする接続子。
  15. 請求項１３に記載の接続子において、
    前記連結部分の全部又は一部に、前記接続子の一方面から他方面に向かって貫通している孔を有することを特徴とする接続子。
JP2012009491A 2012-01-19 2012-01-19 半導体装置の製造方法、半導体装置及び接続子 Expired - Fee Related JP5996873B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012009491A JP5996873B2 (ja) 2012-01-19 2012-01-19 半導体装置の製造方法、半導体装置及び接続子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012009491A JP5996873B2 (ja) 2012-01-19 2012-01-19 半導体装置の製造方法、半導体装置及び接続子

Publications (2)

Publication Number Publication Date
JP2013149802A true JP2013149802A (ja) 2013-08-01
JP5996873B2 JP5996873B2 (ja) 2016-09-21

Family

ID=49047015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012009491A Expired - Fee Related JP5996873B2 (ja) 2012-01-19 2012-01-19 半導体装置の製造方法、半導体装置及び接続子

Country Status (1)

Country Link
JP (1) JP5996873B2 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5433661A (en) * 1977-08-20 1979-03-12 Shinkawa Seisakusho Kk Method of bonding wires
JPH09162220A (ja) * 1995-12-13 1997-06-20 Matsushita Electron Corp ボンディング用ワイヤおよびワイヤボンディング方法
JP2002314018A (ja) * 2001-04-18 2002-10-25 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2007324605A (ja) * 2006-06-02 2007-12-13 Robert Bosch Gmbh 接触面間の接続のためのボンディングワイヤ及び接触面間のボンディングワイヤ接続部
JP2008226913A (ja) * 2007-03-08 2008-09-25 Sanyo Electric Co Ltd 半導体装置および半導体装置の製造方法
JP2008226912A (ja) * 2007-03-08 2008-09-25 Sanyo Electric Co Ltd 半導体装置、半導体モジュールおよび半導体装置の製造方法
JP2009164240A (ja) * 2007-12-28 2009-07-23 Panasonic Corp 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5433661A (en) * 1977-08-20 1979-03-12 Shinkawa Seisakusho Kk Method of bonding wires
JPH09162220A (ja) * 1995-12-13 1997-06-20 Matsushita Electron Corp ボンディング用ワイヤおよびワイヤボンディング方法
JP2002314018A (ja) * 2001-04-18 2002-10-25 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2007324605A (ja) * 2006-06-02 2007-12-13 Robert Bosch Gmbh 接触面間の接続のためのボンディングワイヤ及び接触面間のボンディングワイヤ接続部
JP2008226913A (ja) * 2007-03-08 2008-09-25 Sanyo Electric Co Ltd 半導体装置および半導体装置の製造方法
JP2008226912A (ja) * 2007-03-08 2008-09-25 Sanyo Electric Co Ltd 半導体装置、半導体モジュールおよび半導体装置の製造方法
JP2009164240A (ja) * 2007-12-28 2009-07-23 Panasonic Corp 半導体装置

Also Published As

Publication number Publication date
JP5996873B2 (ja) 2016-09-21

Similar Documents

Publication Publication Date Title
JP2001217341A (ja) リードピン付き配線基板
JP2012064911A (ja) パッケージ基板ユニット及びパッケージ基板ユニットの製造方法
JPWO2008015989A1 (ja) プリント配線基板
JP5628772B2 (ja) プリント基板およびそれを用いた電子機器
JP5320165B2 (ja) 半導体装置
JP2008042064A (ja) セラミック配線基板とそれを用いた光学デバイス装置、パッケージおよびセラミック配線基板の製造方法
TW201508888A (zh) 電子裝置
JP2006294976A (ja) 半導体装置およびその製造方法
JP5078683B2 (ja) プリント基板、及び表面実装デバイスの実装構造体
JP2009071299A (ja) 配線基板
JP5285204B2 (ja) 半導体装置及び半導体装置製造用基板
TW201340792A (zh) 印刷電路板
JP5996873B2 (ja) 半導体装置の製造方法、半導体装置及び接続子
JP2013012674A (ja) 半導体チップの製造方法、回路実装体及びその製造方法
TW200947644A (en) Electronic carrier board
JP2013171912A (ja) 発光装置
JP2009239239A (ja) 電子部品パッケージ、回路基板、電子部品実装装置、およびそれらの接合部の検査方法
JP2009239239A5 (ja)
JP4756169B2 (ja) セラミックス回路基板及びその製造方法
JP2004241594A (ja) 半導体パッケージ
TW201212186A (en) Package structure
JP2009224461A (ja) 配線基板及びその製造方法
JP2015146404A (ja) 半導体装置およびその製造方法
JP2005093743A (ja) プリント配線板
CN103227160A (zh) 一种混合的表面镀层及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140909

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160703

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160825

R150 Certificate of patent or registration of utility model

Ref document number: 5996873

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees