JP2013148363A - 外観検査装置 - Google Patents

Abstract

【課題】画像の転送効率の低下を抑制して、欠陥検査を効率的に行う技術を提供する。
【解決手段】外観検査装置１は、撮影部３が撮影したパターンの形成された基板９表面の画像に基づいて、パターンの欠陥を検出する検査部５を備えている。検査部５は、撮影部３が基板９上の検査対象の領域を撮影して画像保持メモリ５３に保存した画像データを、複数の画像処理用メモリ５９３に転送する画像転送部５５と、画像転送部５５によって画像処理用メモリ５３に転送された転送済みの画像データの中から、それぞれの処理対象の領域に対応する画像データを取り出し、欠陥検出のための検査処理を実行する複数のＧＰＵ５９１とを備えている。また、検査部５は、画像転送部５５による画像転送とは独立して検査内容を規定する検査タスクを検査タスク保持部５１から取得するとともに、該検査タスクに従って複数のＧＰＵ５９１を制御する画像処理制御部５７を備えている。
【選択図】図２

Description

本発明は、基板に形成されたパターンの欠陥を検査する技術に関する。

従来、半導体ウエハなどの基板上に形成された回路パターンの欠陥を検出する場合、回路パターンの画像を取得し、基準となる参照画像との比較に基づいて、欠陥箇所を抽出する外観検査が行われている。最近では、検査処理を高速に行うため、複数のプロセッサエレメントを備えた並列データ処理型の外観検査装置が提案されている（例えば、特許文献１）。

具体的に、特許文献１に記載の外観検査装置では、ラインセンサでスキャン撮影した画像を分割する際、全体制御コンピュータが、複数のプロセッサエレメントの各々に分割された画像を分配する条件を設定する。そして画像分配処理部は、その分配条件に従って上記画像を分割し、それぞれをプロセッサエレメントに転送する。そして各プロセッサエレメントは、規定された検査処理を行って、回路パターンの欠陥を抽出する。

また、特許文献１に記載の外観検査装置では、プロセッサエレメントの処理能力や、検査アルゴリズム毎の演算負荷に基づいて、切り出す画像の範囲を調整している。これにより、各プロセッサエレメントに負荷が均等にかかるようにして、プロセッサエレメントの処理能力を効率よく活用するようにしている。

特開２０１１−０２８４１０号公報

近年、パワーデバイス、有機ＥＬまたはＬＥＤなどの微小なダイ（チップ）が形成された基板を検査する要望が増えてきているが、特許文献１に記載の外観検査装置において、このような微小なダイが形成された基板を検査した場合、分割された画像のサイズが非常に小さくなってしまう場合がある。このような場合、従来の外観検査装置では、画像転送の回数が膨大になってしまうため、画像データの転送処理時に発生する通信などのためのオーバーヘッドの時間が、画像データ自体の転送時間に対して、相対的に大きくなってしまう。したがって、このオーバーヘッドの影響により、転送効率が大幅に悪化する虞があった。転送効率が低下すると、結果的に検査時間が延びてしまうため、検査を効率的に行うことが困難となる。

そこで本発明は、上記課題に鑑みなされたものであり、画像の転送効率の低下を抑制して、欠陥検査を効率的に行う技術を提供することを目的としている。

上記の課題を解決するため、第１の態様は、撮影部が撮影したパターンの形成された基板の画像に基づいて、前記パターンの欠陥を検出する外観検査装置において、撮影部が基板上の検査対象の領域を撮影して画像保持メモリに保存した画像データを、複数の画像処理用メモリに転送する画像転送部と、前記画像転送部によって前記画像処理用メモリに転送された転送済みの画像データの中から、それぞれの処理対象の領域に対応する画像データについて、欠陥検出のための検査処理を実行する複数の画像処理部と、前記画像転送部による画像転送とは独立して、検査内容を規定する検査タスクを取得するとともに、該検査タスクに従って複数の前記画像処理部を制御する画像処理制御部とを備える。

また、第２の態様は、第１の態様に係る外観検査装置において、前記画像処理制御部は、前記画像保存メモリに転送された前記転送済みの画像データに、前記画像処理部が検査する前記画像データが含まれているかどうか判定し、含まれていない場合には、該画像処理部が検査する画像データが前記画像処理用メモリに転送されるまで該画像処理部を待機させる。

また、第３の態様は、第１または第２の態様に係る外観検査装置において、前記画像転送部は、あらかじめ定められたデータ量の前記画像データが前記画像保存メモリに保存された場合に、該画像データを前記画像処理用メモリに転送する。

また、第４の態様は、第３の態様に係る外観検査装置において、前記撮影部は、ラインセンサを含み、前記転送部は、前記撮影部によって、あらかじめ定められたライン数の画像データが取得され、前記画像保存メモリに保存された場合に、該画像データを前記画像処理用メモリに転送する。

また、第５の態様は、第１から第４までのいずれか１態様に係る外観検査装置において、前記画像処理部がＧＰＵ（ＧｒａｐｈｉｃｓＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）を含む。

第１の態様に係る外観検査装置によると、撮影部が撮影した画像データの転送と、画像処理部が実行する検査処理とが、独立して行われるため、高い転送効率で、画像データを画像保持メモリから画像処理用メモリに転送することができる。したがって、画像転送に伴うオーバーヘッドによる転送効率の低下を抑制でき、検査の効率化を図ることができる。

第２の態様に係る外観検査装置によると、画像処理部が検査する画像データが転送されるまで、画像処理部を待機させることができる。したがって、画像処理部が検査すべき画像データの検査処理を確実に実行させることができる。

第３の態様に係る外観検査装置によると、比較的大きなデータ量の画像データを１度に転送することができるため、転送効率の低下が起きることを抑制できる。

第４の態様に係る外観検査装置によると、ライセンサーが検出した回数（ライン数）に応じて、画像データの転送を行うことができる。

第５の態様に係る外観検査装置によると、画像処理部としてＧＰＵを利用することにより、欠陥検出に関する画像処理演算を高速に行うことができる。ここで、画像処理の演算速度が高速であるほど、画像転送の効率化が求められるため、画像転送時のオーバーヘッドの影響をできるだけ減らすことが望ましい。すなわち、画像処理部にＣＰＵを適用する場合よりも、画像処理が高速であるＧＰＵを適用する場合において、検査遅延の抑制効果が大きくなる。

実施形態に係る外観検査装置の概略構成図である。 実施形態に係る外観検査装置の機能ブロック図である。 基板の一例を示す概略平面図である。 図３に示した１つのダイの概略平面図である。 検査タスク生成時における、撮影領域の分割例を示す説明図である。 バッファメモリから画像処理ユニットの備える画像処理用メモリへ異なるデータ量の画像データを転送したときの転送レートを示す図である。 複数の画像処理ユニットの動作シーケンスを示す図である。

以下、図面を参照して実施形態を詳細に説明する。ただし、この実施形態に記載されている構成はあくまでも例示であり、本発明の範囲をそれらのみに限定する趣旨のものではない。

＜１． 実施形態＞
＜１．１． 外観検査装置１の構成＞
図１は、実施形態に係る外観検査装置１の概略構成図である。また図２は、実施形態に係る外観検査装置１の機能ブロック図である。なお、図１および以降の各図においては、理解容易のため、必要に応じて各部の寸法や数を誇張または簡略化して描いている場合がある。また、図１および以降の各図においては、それぞれの位置関係の理解を容易にするため、Ｚ軸方向を鉛直方向、ＸＹ平面を水平面とする左手系のＸＹＺ直交座標系を適宜付している場合がある。

外観検査装置１は、被検査物である半導体基板９（以下、単に「基板９」という。）に形成されたパターン（回路パターンなど）の欠陥を、撮影部３によって撮影された画像に基づいて検査する装置である。外観検査装置１は、基板９を保持するステージ２（基板保持部）、ステージ２を水平方向（Ｘ軸方向およびＹ軸方向）に移動させるステージ移動機構２１、基板９の鉛直方向上側（＋Ｚ側）の主面（以下、「上面」という。）を撮影する撮影部３、ステージ２などの外観検査装置１の各構成の動作を制御する制御部４、撮影部３によって撮影された画像に基づいてパターンの欠陥検出を行う検査部５、および、検査部５によって取得された欠陥データを処理する欠陥データ処理部６とを備えている。

ステージ移動機構２１は、ステージ２を、Ｙ軸方向に移動させるＹ方向移動機構２２、Ｘ方向に移動するＸ方向移動機構２３、および、ステージ２をＺ軸方向に移動させてフォーカス調整を行うステージ昇降機構２４を備えている。Ｙ方向移動機構２２はモータ２２１に接続されたボールねじ（図示せず。）と、Ｘ方向移動機構２３に固定されたボールねじに螺合するナット部材（図示せず。）とを有している。モータ２２１が回転することにより、Ｘ方向移動機構２３がガイドレール２２２に沿ってＹ軸方向に移動する。Ｘ方向移動機構２３もＹ方向移動機構２２と同様の構成を備えており、モータ２３１により図示しないボールねじを回転させることで、ステージ２を一対のガイドレール２３２に沿ってＸ方向に移動させる。なお、ステージ移動機構２１には、本実施形態のようにボールねじを利用するものの他、リニアモータなどの直動機構を利用することも考えられる。

基板９は、検査中、ステージ２の上面に吸着固定されている。このため、ステージ移動機構２１によりステージ２をＸ方向またはＹ方向に移動させることで、撮影部３に対して基板９を相対的に移動させることができる。外観検査装置１においては、基板９をＸ軸方向またはＹ軸方向に移動させて、図示を省略するハロゲンランプやＬＥＤなどの照射部から、可視光が基板９に面照射またはライン状に照射される。そして、そして、基板９にて反射した反射光が、撮影部３の備える検出器（ここでは、ラインセンサ３１）によって検出される。なお、可視光に代えて、紫外光、赤外光を照射するようにしてもよい。また、光源として、電子線またはレーザ光を出射するものが利用されてもよい。

なお、本実施形態では、ステージ移動機構２１がステージ２を移動させることで、基板９を撮影部３に対し、ＸＹ平面内で相対的に移動させている。しかしながら、ステージ２を固定して、撮影部３を移動させてもよい。もちろん、ステージ２および撮影部３の双方を個別に移動させてもよい。つまり、撮影部３に対して基板９を相対的に移動させることができるのであれば、外観検査装置１はどのように構成されていてもよい。

撮影部３は、ラインセンサ３１を備えている。ラインセンサ３１は、基板９に照射された電子線またはレーザ光などを検出する複数の検出素子が一列に配列されることで構成されている。ラインセンサ３１によって検出された検出信号は、図示しないＡＤコンバータによって適宜デジタルデータ化され、補正処理などの所定の処理を経て、画像信号として検査部５のバッファメモリ５３に順次送信される。なお、ラインセンサ３１の代わりに、ＣＣＤなどのエリアセンサを適用することも考えられる。

制御部４は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）を備える一般的なコンピュータとして構成されている。図２に示される、検査レシピ作成部４１、検査タスク生成部４３およびステージ制御部４５は、ＣＰＵがプログラムに従って動作することによりソフトウェア的に実現される機能ブロックである。なお、これらの機能の一部または全部が、専用の回路などによってハードウェア的に実現されてもよい。

検査レシピ作成部４１は、オペレータが外観検査装置１において実行する検査内容を決定するために、検査レシピを作成するＧＵＩを提供するものである。検査レシピは、検査前にオペレータから与えられる検査条件である。オペレータは、操作部４９を介して検査条件（例えば、検査範囲や、検査方法、検査に用いられるパラメータなど）の設定を行う。検査パラメータとしては、例えば、画像上におけるノイズ除去のためのフィルタの設定値、または、パターン欠陥を判断するための閾値となる設定値（例えば、画素の濃度値）などが含まれる。

検査タスク生成部４３は、検査レシピ作成部４１によって作成された検査レシピに基づいて、検査タスクを生成する。検査タスクは、後述する画像処理ユニット５９が実行する検査処理の単位である。検査タスクには、例えば、後述する各画像処理ユニット５９が検査処理を行う部分の座標情報、検査タイプ（後述するダイ比較検査またはセル比較検査など。）、または、個々の検査処理に適用される検査パラメータなどが含まれる。

ステージ制御部４５は、モータ２２１，２３１の駆動を制御することにより、ステージ２のＸ軸方向またはＹ軸方向の移動量、移動速度などを制御する。ステージ制御部４５は、検査レシピによって指定された基板９上の特定領域を撮影するように、ステージ２の移動を制御する。

制御部４には、各種情報を表示する液晶モニタなどで構成される表示部４７、および、制御部４に対してオペレータが各種情報を操作入力するためのマウスまたはキーボードなどで構成される操作部４９が接続されている。なお、表示部４７をタッチパネルで構成することにより、表示部４７が操作部４９の機能の一部または全部を兼ねることも考えられる。表示部４７に表示される情報に基づいて、制御部４に対して、操作部４９を介した各種指示入力を行うことができる。

検査部５は、制御部４と同様に、ＣＰＵやＲＡＭなどを備えた一般的なコンピュータとして構成されており、パターン欠陥検出に関する各種演算処理を行う。検査部５は、検査タスク保持部５１、バッファメモリ５３、画像転送部５５を備えている。また、検査部５は、複数のＧＰＵ制御部５７と、該複数のＧＰＵ制御部５７の各々によって、その動作が制御される画像処理ユニット５９を複数備えている。画像転送部５５およびＧＰＵ制御部５７は、ＣＰＵが図示しないプログラムに従って動作することによりソフトウェア的に実現される機能ブロックである。なお、制御部４および検査部５は、ＬＡＮなどの通信回線で接続された２台のコンピュータで構成されるが、１台のコンピュータで構成されることも考えられる。

検査タスク保持部５１は、検査タスク生成部４３が生成した検査タスクを保存するための記憶部（ＲＡＭなどの一時的に情報を記憶するものも含む。）で構成され、最初に入ったものを最初に取り出すデータ構造を有するものである。検査タスク保持部５１に対しては、複数のＧＰＵ制御部５７が非同期かつ排他的にアクセスすることによって、複数ある検査タスクのうちの１つが順番に取得される。

バッファメモリ５３は、上述したように、ラインセンサ３１が順次検出する検出信号に基づいた、画像信号（画像データ）を逐次保存する記憶部である。バッファメモリ５３に蓄積される画像信号は、ラインセンサ３１が検出した回数（つまりライン数）に応じたデータ量の画像データとなる。バッファメモリ５３は、画像データ保持部の一例である。

画像転送部５５は、バッファメモリ５３に保存された画像データを、各画像処理ユニット５９にそれぞれ転送する。画像転送部５５は、バッファメモリ５３に保存された画像データの容量が、あらかじめ定められたデータ量に到達すると、自動的に転送を実行するように構成されている。

具体例として、例えばラインセンサ３１が８１９２個の検出素子を備えており、各検出素子に対応する１画素当たりの情報量を１バイト（＝８ビットもしくは２５６階調）とし、さらに、ラインセンサ３１が１０２４ラインのスキャンを行うごとに、画像転送部５５が画像転送を行うように設定したとする。すると、この場合、画像転送部５５は、１度の転送処理で、データ量が約８メガバイト（＝８１９２×１０２４）である画像データを転送することとなる。このような比較的大きい単位で画像データを転送するようにすることで、転送処理時に発生する間接的または付加的な処理（オーバーヘッド）の時間を相対的に小さくすることができる。したがって、転送効率の低下を抑制することができるので、検査効率の向上を図ることができる。

ＧＰＵ制御部５７は、画像処理ユニット５９が備えるＧＰＵ５９１を制御する機能を有する。ＧＰＵ制御部５７は、検査タスク保持部５１にアクセスして検査タスクを取得し、該検査タスクに記述された指示に沿って、ＧＰＵ５９１を動作させる。上述したように、検査タスクには、処理対象領域の座標位置、検査タイプ（ダイ比較検査またはセル比較検査など）、検査パラメータなどに関する情報が記述されているので、ＧＰＵ制御部５７は、該検査情報を解釈してその内容に沿った画像処理をＧＰＵ５９１に実行させる。

画像処理ユニット５９は、ＧＰＵ５９１と画像処理用メモリ５９３とを備えている。画像処理ユニット５９は、例えばビデオカード（グラフィックカード）で構成されており、ＰＣＩ Ｅｘｐｒｅｓｓ規格のシリアルバスなどを介して、画像処理ユニット５９が画像転送部５５またはＧＰＵ制御部５７と通信可能に接続される。

ＧＰＵ５９１は、例えば、米国ｎＶＩＤＡ社などが提供するＧＰＧＰＵ（Ｇｅｎｅｒａｌ Ｐｕｒｐｏｓｅ Ｃｏｍｐｕｔｉｎｇ ｏｎ Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）などを利用することができる。ＧＰＵ５９１は、複数のプログラマブルシェーダ（３Ｄグラフィックスにおいて定義された３Ｄモデルや光源の情報を元に、その見え方を計算するプログラムのコード（ソフトウェア）およびそれを実行するハードウェアであり、処理内容がプログラム可能なもの）を備えており、該プログラマブルシェーダが所定のプログラムに従って動作することにより、パターン欠陥検出に関わる並列性の高い演算処理を行う。プログラムシェーダを動作させるためのプログラム開発には、例えば、米国ｎＶＩＤＩＡ社が提供するＣＵＤＡ（Ｃｏｍｐｕｔｅ Ｕｎｉｆｉｅｄ Ｄｅｖｉｃｅ Ａｒｃｈｉｔｅｃｔｕｒｅ）、ＯｐｅｎＣＬなどの様々な開発環境を利用することができる。ＧＰＵ５９１は、画像処理部の一例である。

画像処理用メモリ５９３は、ＧＰＵ５９１が作業を行う領域を供する記憶部である。画像処理用メモリ５９３は、例えば、一般的なビデオカードに搭載される、グラフィック処理に適したＧＤＤＲ（Ｇｒａｐｈｉｃｓ Ｄｏｕｂｌｅ Ｄａｔａ Ｒａｔｅ）規格のメモリが使用される。なお、本実施形態では、上述したように、画像処理用メモリ５９３には、ＧＰＵ５９１が処理に供するものだけではなく、撮像部３が撮影して取得された画像データ全体が画像転送部５５により転送される。したがって、画像処理用メモリ５９３は、数百メガバイト〜数ギガバイト程度の比較的大容量のメモリであることが望ましい。なお、近年市販されているビデオカードには、数ギガバイトのビデオメモリが搭載されているものが多数あり、画像処理用メモリ５９３としては十分な容量を備えている。

図１に示した欠陥データ処理部６は、各画像処理ユニット５９において検出された欠陥情報を収集して、検査結果を図示しない記憶部（ＲＡＭなどの一時的に情報を記憶するものも含む。）に保存する。欠陥情報としては、具体的には、パターン欠陥が検出された位置の座標情報、欠陥箇所の面積情報、または、欠陥画素の濃度値などが含まれる。もちろん、欠陥情報はこれらのようなものに限定されるものではない。なお、欠陥データ処理部６は、ＣＰＵおよびＲＡＭを備えた１台のコンピュータで構成されてもよいが、制御部４または検査部５が欠陥データ処理部６の機能を兼ね備えるようにすることも考えられる。

＜１．２． パターン欠陥の検査処理＞
外観検査装置１において検査処理が開始される場合、まず、オペレータの操作入力に基づいて、検査レシピ作成部４１により検査レシピが生成される。この検査レシピ作成時には、オペレータは、検査範囲や、適用する検査方法などの各種検査条件の指定を行う。検査タスク生成部４３は、この作成された検査レシピに基づいて、検査タスクを作成する。作成された検査タスクは、検査タスク保持部５１に保存される。また、外観検査装置１は、ステージ制御部４５によって、検査レシピに従ってステージ２を移動させるとともに、撮影部３により検査範囲の撮影を行う。

図３は、基板９の一例を示す概略平面図である。図３に示した基板９は、円形状の半導体ウエハであり、その表面には、複数のダイ９１が形成されている。図３に示した撮影領域３００は、ラインセンサ３１がＹ軸方向に沿ってスキャン撮影した領域を示している。

図４は、図３に示した１つのダイ９１の概略平面図である。図４に示したダイ９１は、同一領域内で回路パターンの繰り返し性が低い領域（以下、非繰り返しパターン領域９３という。）と、メモリセルなどのように同一領域内で回路パターンの繰り返し性がある領域（以下、繰り返しパターン領域９５という。）とが混在している。

図５は、検査タスク生成時における、撮影領域３００の分割例を示す説明図である。なお、図５においては、特定のダイ９１について、非繰り返しパターン領域９３と繰り返しパターン領域９５とに撮影領域３００が跨がっている例を図示している。

図５に示したように、検査タスク生成部４３が検査タスクを生成する際、撮影領域３００を複数の分割領域７０ａ〜７０ｄに分割する。具体的には、検査タスク生成部４３は、まず、非繰り返しパターン領域９３に対応する領域（ここでは、分割領域７０ａ，７０ｂ，７０ｃ）と、繰り返しパターン領域９５に対応する領域（ここでは、分割領域７０ｄ）とに分割する。そして、検査タスク生成部４３は、分割したそれぞれ領域を、さらに矩形状の領域に分割する。これにより、矩形状の分割領域７０ａ〜７０ｄが個別の検査対象領域として設定される。ただし、撮影領域３００を分割する方法は、上記のようなものに限定されるものではなく、様々な方法が考えられる。例えば、検査タスク生成部４３が、撮影領域３００を均等な大きさに分割してそれぞれを分割領域に設定することも考えられる。

このようにして分割された各分割領域７０ａ〜７０ｄについての座標情報が、検査タスクに登録される。また、各分割領域７０ａ〜７０ｄのそれぞれに対して、適用すべき欠陥処理の検査タイプに関する情報も、検査タスクに登録される。

例えば分割領域７０ａ〜７０ｃについては非繰り返しパターン領域９３であるので、いわゆるダイ比較検査が適用される。ダイ比較検査とは、ラインセンサ３１の長手方向と平行な方向に隣接する２つのダイ９１，９１を比較することによって、パターン欠陥を検出する検査方法である。

また、分割領域７０ｄについては、繰り返しパターン領域９５であり、該分割領域７０ｄ内においても同じ回路パターンが繰り返し出現する。そこで、分割領域７０ｄに対しては、いわゆるセル比較検査が適用される。セル比較検査とは、隣接する繰り返しパターン同士を比較して、パターン欠陥を検出する検査方法である。

このように、分割された分割領７０ａ〜７０ｄが、非繰り返しパターン領域９３か繰り返しパターン領域９５のどちらに対応するかによって、検査タイプが決定され、検査タスクに登録される。

なお、検査タスク生成部４３は、生成した複数の検査タスクを、撮影部３のスキャン方向にあわせて並べ替えて、検査タスク保持部５１に保存する。つまり、撮影部３によりスキャン撮影がより早く行われる領域が、優先して画像処理ユニット５９にて処理されるように、複数の検査タスクの実行権が割り当てられる（キューイング）。これにより、撮影部３がスキャンした撮影領域３００の検査処理を効率的に進めることができる。

撮影部３は、撮影によって取得した画像データをバッファメモリ５３に保存する。バッファメモリ５３にあらかじめ定められた画像データが保存されると、画像転送部５５は、複数の画像処理ユニット５９が備える画像処理用メモリ５９３に対して、バッファメモリ５３に保存された画像データの転送を行う。また、この画像転送部５５による画像転送とは非同期に（独立して）、複数のＧＰＵ制御部５７が検査タスク保持部５１にそれぞれアクセスし、検査タスクを１つ取得する。

各ＧＰＵ制御部５７は、取得した検査タスクを元に、まず、自身が制御する画像処理ユニット５９の画像処理用メモリ５９３に転送済みの画像データ（ここでは、転送済みのライン数）に、該画像処理ユニット５９が検査する領域（分割領域）の画像データが含まれるかどうか判定する（転送済みデータの判定）。転送済みの画像データ中に、画像処理ユニット５９が検査する分割領域の画像データが含まれる場合は、ＧＰＵ制御部５７はＧＰＵ５９１に対して、検査パラメータを渡すとともに、検査タスクに登録されている検査タイプの検査を実行させる。一方、転送済みの画像データに画像処理ユニット５９が検査する分割領域の画像データが含まれていない場合、ＧＰＵ制御部５７は、検査対象領域の画像データが転送されるまで、ＧＰＵ５９１を待機させる。

上記転送済み画像データの判定を行うため、画像転送部５５が、各画像処理ユニット５９に画像データの転送を行うたびに、各画像処理ユニット５９に対して転送した画像データに関する情報を対応するＧＰＵ制御部５７に通知するようにしてもよい。もしくは、ＧＰＵ制御部５７のそれぞれが、上記転送済み画像データの判定を行う際に、画像転送部５５に対して、転送済みの画像データに関する情報を問い合わせるようにしてもよい。なお、後者の場合、転送済みの画像データに関する情報の管理が容易となる。したがって、画像処理ユニット５９を追加することで、ＧＰＵ制御部５７の数が増えるような場合にも対応が容易となる。

ＧＰＵ５９１は、ＧＰＵ制御部５７から検査処理の指示を受けると、画像処理用メモリ５９３にアクセスして、検査する分割領域の画像データと、参照領域の画像データとを取り出す。そして、ＧＰＵ５９１は、検査する分割領域と参照領域との画像データについて、ノイズの除去やコントラスト調整などの所定の画像処理を行った後、パターン欠陥検出のための比較処理を行う。この比較処理は、特に限定されるものではない。例えば、画素比較の濃度値の差をしきい値で２値化して、欠陥の有無を判定するようにしてもよい。また、２値化によりモノクロ化された画像間の画素比較に基づいて、相違部分（パターン欠陥）が抽出されるようにしてもよい。また、各画像に対してエッジ抽出を行い、抽出されたエッジの形状比較に基づいて、相違部分が抽出されるようにしてもよい。ＧＰＵ５９１は、このような処理により取得される欠陥情報の結果を、画像処理用メモリ５９３に適宜書き込む。

ＧＰＵ５９１による検査処理が完了すると、ＧＰＵ制御部５７は、画像処理用メモリ５９３に保存された欠陥情報を欠陥データ処理部６へ転送する。そして、ＧＰＵ制御部５７は、再び検査タスク保持部５１へアクセスし、別の検査タスクを取得する。このようにして、検査部５は、複数の画像処理ユニット５９によって、検査タスク保持部５１に保存された全検査タスクを並列的に実行する。

欠陥データ処理部６は、複数の画像処理ユニット５９が抽出したパターン欠陥の座標情報、欠陥箇所の面積情報、または、欠陥画素の濃度値などの欠陥情報を収集して、記憶部に保存する。このとき、欠陥のタイプ分け（例えば、異物の付着によるパターン異常、または、回路の欠けなどのパターン形成そのもの異常）が行われるようにしてもよい。また、複数の１つのパターン欠陥が、複数のスキャン画像に跨がって存在するような場合に、これらの複数のスキャン画像をつなぎ合わせて、欠陥箇所の全体が含まれる１つの画像を生成する処理（マージ処理）を欠陥データ処理部６が行うようにしてもよい。

＜１．３． 効果＞
本実施形態に係る外観検査装置１によると、画像転送部５５は、撮影部３が検査対象の領域を撮影してバッファメモリ５３に保存された画像データを、複数の画像処理ユニット５９に順次転送する。一方、ＧＰＵ制御部５７は、画像転送部５５による画像データの転送とは独立して、検査タスクを取得するとともに、取得した検査タスクに基づく検査処理を、画像処理ユニット５９に実行させる。したがって、画像転送部５５が１度に転送する画像データのデータ量を、比較的大きく設定することができる。これにより、データ転送時に発生する通信のためのオーバーヘッドの時間を相対的に小さくすることができるため、検査の効率化を図ることができる。

図６は、バッファメモリ５３から画像処理ユニット５９へ異なるデータ量の画像データを転送したときの転送レートを示す図である。図６中、横軸は、画像転送部５５が１回のデータ転送で転送するデータの容量を示しており、縦軸は、転送レートを示している。図６に示した例においては、１回のデータ転送のデータ容量が１メガバイト以上の場合、転送レートの低下は起こりにくいが、１メガバイトよりも小さくなると、転送レートが著しく低下してしまう。したがって、画像転送部５５が１回のデータ転送で転送するデータ量を１メガバイト（つまり、転送レートの低下が起こるデータ量）よりも大きくすることで、高効率のデータ転送を実現することができる。

図７は、複数の画像処理ユニット５９の動作シーケンスを示す図である。図７中、最も上段に示した複数のブロック８１は、撮影部３がスキャンを行う時間を示している。なお、ブロック８１に記入された０１〜１６の数字は、それぞれ、１つの検査タスクに規定された分割領域に相当するものである。つまり図示の例では、複数のブロック８１は、１６個の分割領域についてのスキャン撮影時間を示している。また、ＰＥ００〜ＰＥ０３は、４つの画像処理ユニット５９のそれぞれに対応している。

また、図７中、斜線でハッチングされたブロック８３は、画像転送部５５による１回のデータ転送時に発生するオーバーヘッドの時間に相当し、白抜きのブロック８５は、１回のデータ転送時における、画像データ自体の転送時間に相当する。また、ドット柄でハッチングされたブロック８７は、１つの検査タスクに規定された検査処理をＧＰＵ５９１が実行するのに係る時間に相当する。なお、ブロック８１に記入されている数字０１〜１６と、ブロック８５，８７に記入された数字とはそれぞれ対応するものとなっている。

外観検査装置１においては、ブロック８５（例えば、「０１〜０４」が記入されたブロック８５）で示されるように、バッファメモリ５３に蓄積された画像データ（例えば、０１〜０４の分割領域に対応する画像データ）が、全ての画像処理ユニット５９（ＰＥ００〜ＰＥ０４）に対して、同じタイミングで転送されている。そして、ブロック８７に示したように、各画像処理ユニット５９（ＰＥ００〜ＰＥ０４）において、異なる分割領域についての検査処理が並列的に実施される。したがって、外観検査装置１においては、検査処理と画像データの転送処理とが独立して行われるため、検査処理と転送処理とが時間的にオーバーラップして実行することができる。したがって、画像処理ユニット５９が検査する画像データの転送がすでに完了している場合には、画像処理ユニット５９は即座に検査処理を実行することができるため、効率的に検査を行うことができる。

＜２． 変形例＞
以上、実施の形態について説明してきたが、本発明は上記のようなものに限定されるものではなく、様々な変形が可能である。

例えば、上記実施の形態では、複数のＧＰＵ５９１を用いて、検査処理を並列に行うようにしているが、例えば、これを複数のＣＰＵに代行させることも考えられる。この場合、例えばＣＰＵとＲＡＭを備えた複数台のコンピュータを用意し、ＧＰＵ５９１をＣＰＵで代用し、また、画像処理用メモリ５９３をＲＡＭで代用すればよい。１台のコンピュータに、複数のＣＰＵを搭載するいわゆるマルチＣＰＵで代用することも考えられる。ただし、ＧＰＵ５９１を利用した方が、ＣＰＵを利用するよりも、一般的には、欠陥検出に関する画像処理演算を高速に行うことができる。ここで、画像処理の演算速度が高速であるほど、画像転送の効率化が求められるため、画像転送時のオーバーヘッドの影響をできるだけ減らすことが望まれる。すなわち、画像処理ユニット５９にＣＰＵを適用する場合よりも、画像処理が高速であるＧＰＵ５９１を適用する場合において、検査遅延の抑制効果が大きくなる。

また、上記実施の形態では、画像処理ユニット５９のいずれもが、画像処理用メモリ５９３を備えているが、複数のＧＰＵ５９１が、同じ画像処理用メモリ５９３にアクセスするようにすることも考えられる。

また、上記実施の形態では、基板９を半導体基板としているが、本発明は、フォトマスク用ガラス基板、表示装置用基板、光ディスク用基板、磁気ディスク用基板、光磁気ディスク用基板、プリント基板、または、太陽電池用基板などの各種基板の外観検査を行う場合にも有効である。

さらに、上記実施形態および変形例で示した各構成は、矛盾が生じない限りにおいて相互に組み合わせたり、または、省略したりすることができることはいうまでもない。

１ 外観検査装置
２ ステージ
２１ ステージ移動機構
２２ Ｙ方向移動機構
２２１，２３１ モータ
２２２ ガイドレール
２３ Ｘ方向移動機構
２３２ ガイドレール
２４ ステージ昇降機構
３ 撮影部
３００ 撮影領域
３１ ラインセンサ
４ 制御部
４１ 検査レシピ作成部
４３ 検査タスク生成部
５ 検査部
５１ 検査タスク保持部
５３ バッファメモリ
５５ 画像転送部
５７ ＧＰＵ制御部
５９ 画像処理ユニット
５９１ ＧＰＵ
５９３ 画像処理用メモリ
６ 欠陥データ処理部
７０ａ〜７０ｄ 分割領域
９ 基板
９１ ダイ
９３ 非繰り返しパターン領域
９５ 繰り返しパターン領域

Claims (5)

1. 撮影部が撮影したパターンの形成された基板表面の画像に基づいて、前記パターンの欠陥を検出する外観検査装置において、
   撮影部が基板上の検査対象の領域を撮影して画像保持メモリに保存した画像データを、複数の画像処理用メモリに転送する画像転送部と、
   前記画像転送部によって前記画像処理用メモリに転送された転送済みの画像データの中から、それぞれの処理対象の領域に対応する画像データについて、欠陥検出のための検査処理を実行する複数の画像処理部と、
   前記画像転送部による画像転送とは独立して、検査内容を規定する検査タスクを取得するとともに、該検査タスクに従って複数の前記画像処理部を制御する画像処理制御部と、
   を備える外観検査装置。
2. 請求項１に記載の外観検査装置において、
   前記画像処理制御部は、
   前記画像保存メモリに転送された前記転送済みの画像データに、前記画像処理部が検査する前記画像データが含まれているかどうか判定し、含まれていない場合には、該画像処理部が検査する画像データが前記画像処理用メモリに転送されるまで該画像処理部を待機させる外観検査装置。
3. 請求項１または２に記載の外観検査装置において、
   前記画像転送部は、
   あらかじめ定められたデータ量の前記画像データが前記画像保存メモリに保存された場合に、該画像データを前記画像処理用メモリに転送する外観検査装置。
4. 請求項３に記載の外観検査装置において、
   前記撮影部は、ラインセンサを含み、
   前記転送部は、前記撮影部によって、あらかじめ定められたライン数の画像データが取得され、前記画像保存メモリに保存された場合に、該画像データを前記画像処理用メモリに転送する外観検査装置。
5. 請求項１から４までのいずれか１項に記載の外観検査装置において、
   前記画像処理部がＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）を含む外観検査装置。

Images