JP2008071261A - 画像処理システム及び画像処理方法 - Google Patents

画像処理システム及び画像処理方法 Download PDF

Info

Publication number
JP2008071261A
JP2008071261A JP2006251097A JP2006251097A JP2008071261A JP 2008071261 A JP2008071261 A JP 2008071261A JP 2006251097 A JP2006251097 A JP 2006251097A JP 2006251097 A JP2006251097 A JP 2006251097A JP 2008071261 A JP2008071261 A JP 2008071261A
Authority
JP
Japan
Prior art keywords
gpu
frame
processing
image processing
command buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006251097A
Other languages
English (en)
Inventor
Taku Takemoto
卓 竹本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006251097A priority Critical patent/JP2008071261A/ja
Publication of JP2008071261A publication Critical patent/JP2008071261A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Multi Processors (AREA)
  • Image Processing (AREA)
  • Image Generation (AREA)

Abstract

【課題】GPUの負荷のバランスがとれ、且つ消費電力及び回路面積の増大が抑制された画像処理システム及び画像処理方法を提供する。
【解決手段】グラフィックデータ処理により、複数の描画コマンドを生成するソフトウェアを実行する中央演算処理装置(CPU)10と、複数の描画コマンドで描画処理を行って、複数に分割された画面の各領域の画像描画用データを並列に生成するGPU21及びGPU22とを備え、GPU21及びGPU22が、対象とする各領域を互いに動的に変更する。
【選択図】図1

Description

本発明は、描画処理技術に係り、特に複数のグラフィックスプロセッサユニットによって描画処理を並列に行う画像処理システム及び画像処理方法に関する。
グラフィックス描画処理を高速に行うために、複数のグラフィックスプロセッサユニット(GPU)を並列に動作させるシステムが採用されている(例えば、特許文献1参照。)複数のGPUによって並列にグラフィックス描画処理を行う場合、複数のGPUにどのように処理を振り分けるかが問題となる。複数のGPUに描画処理を振り分ける方法として、一般的に以下の2種類の方法が使用されている。
(1)アルターネイト・フレーム・レンダリング(AFR)法:連続するn個のフレームの処理に、n個のGPUをそれぞれ振り分ける方法。つまり、GPUを時間的に振り分ける方法である。例えばn=2の場合、2個のGPUをそれぞれ奇数フレームと偶数フレームの処理に振り分ける。
(2)スプリット・フレーム・レンダリング(SFR)法:画面をn個の領域に分割し、n個のGPUを各領域の描画処理に割り当てる方法。つまり、GPUを空間的に振り分ける方法である。例えばn=2の場合、画面を上下2つの領域に分割し、2個のGPUをそれぞれ画面の上側領域と下側領域の描画処理に振り分ける。
AFR法では、各GPUの負荷がほぼ均等となり理想的な負荷バランスを得ることができるが、以下の問題がある。即ち:
(A)GPU毎に1画面分のフレームメモリが必要であり、システムトータルとしてはn画面分のフレームメモリが必要となる。
(B)アプリケーションソフトウェアにおける次フレームの処理に移るタイミングを通知する描画完了通知から、GPUによる描画処理の完了までのタイムラグが長い。そのため、タイムラグの分だけ描画コマンドをバッファリングする必要がある。
タイムラグが長いほど、描画コマンドをバッファリングするためのコマンドバッファの記憶容量を増大する必要がある。したがって、AFR法ではn画面分のフレームメモリを格納するため、及び描画コマンドをバッファリングするためにメモリの記憶容量が増大する。その結果、画像処理システム全体としての消費電力及び回路面積が増大する。
一方、SFR法ではAFR法における上記の問題はないが、各GPUの負荷を均等にすることが難しく、負荷のアンバランスが発生する。そのため、SFR法ではAFR法に比べてシステム全体としての処理効率(性能)が低下するという問題があった。
特開2003−208627号公報
本発明は、GPUの負荷のバランスがとれ、且つ消費電力及び回路面積の増大が抑制された画像処理システム及び画像処理方法を提供する。
本発明の一態様によれば、(イ)グラフィックデータ処理により、複数の描画コマンドを生成するソフトウェアを実行する中央演算処理装置と、(ロ)複数の描画コマンドで描画処理を行って、複数に分割された画面の各領域の画像描画用データを並列に生成する複数のグラフィックスプロセッサユニットとを備え、複数のグラフィックスプロセッサユニットが、対象とする各領域を互いに動的に変更する画像処理システムが提供される。
本発明の他の態様によれば、(イ)中央演算処理装置が、グラフィックデータ処理により、複数の描画コマンドを生成するソフトウェアを実行するステップと、(ロ)複数のグラフィックスプロセッサユニットが、複数に分割された画面の対象とする各領域を互いに動的に変更しながら複数の描画コマンドで描画処理を行って、各領域の画像描画用データを並列に生成し、その画像描画用データをフレームメモリに格納するステップとを含む画像処理方法が提供される。
本発明によれば、GPUの負荷のバランスがとれ、且つ消費電力及び回路面積の増大が抑制された画像処理システム及び画像処理方法を提供できる。
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の構造、配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
本発明の実施の形態に係る画像処理システムは、図1に示すように、グラフィックデータ処理により、複数の描画コマンドを生成するソフトウェアを実行する中央演算処理装置(CPU)10と、複数の描画コマンドで描画処理を行って、複数に分割された画面の各領域の画像描画用データを並列に生成するGPU21及びGPU22とを備え、GPU21及びGPU22が、対象とする各領域を互いに動的に変更する。
CPU10は、アプリケーションソフトウェア、アプリケーション・プログラム・インタフェース(API)ミドルウェア等の各種ミドルウェア、及びデバイスドライバ等のソフトウェアを実行して、描画コマンドを生成する。CPU10がソフトウェアに制御されて処理対象のグラフィックデータから生成する描画コマンドは、GPU21及びGPU22に転送される。図1に示すように、GPU21及びGPU22は描画処理部20に含まれる。GPU21及びGPU22によって生成された画像描画用データは、フレームメモリ30に格納される。
又、図1に示した画像処理システムは、プログラム記憶装置40、メインメモリ50、入力装置60及び出力装置70を更に備える。CPU10、描画処理部20、フレームメモリ30、プログラム記憶装置40、メインメモリ50、入力装置60及び出力装置70は、それぞれバス80に接続する。図1に示した画像処理システムにおけるデータ転送等は、バス80を介して行われる。
プログラム記憶装置40は、アプリケーションソフトウェア、APIミドルウェア、デバイスドライバ等の、CPU10によって実行されるソフトウェアのプログラムコードを格納する。
メインメモリ50は、グラフィックデータ記憶領域51及びコマンドバッファ領域52を有する。グラフィックデータ記憶領域51は処理対象のグラフィックデータを格納する。コマンドバッファ領域52は、GPU21及びGPU22に転送される描画コマンドを格納する。コマンドバッファ領域52は描画処理部20に含まれるGPUの個数に応じて区分される。図1に示した例では、コマンドバッファ領域52は第1コマンドバッファ521及び第2コマンドバッファ522を有する。後述するように、第1コマンドバッファ521及び第2コマンドバッファ522は、CPU10がデバイスドライバを実行することによって設定される。又、メインメモリ50は、CPU10の処理において生成されるデータ等の一時的な保存にも使用される。
入力装置60はキーボード、マウス、ライトペン又はフレキシブルディスク装置等で構成される。入力装置より画像処理実行者は、入出力データを指定したり、プログラムを変更したりできる。更に、入力装置60より画像処理の実行や中止等の指示の入力も可能である。
又、出力装置70としては、画像処理結果或いは出力画像を表示するディスプレイやプリンタ、或いはコンピュータ読み取り可能な記録媒体に保存する記録装置にデータを送信可能なインタフェース装置等が使用可能である。ここで、「コンピュータ読み取り可能な記録媒体」とは、例えばコンピュータの外部メモリ装置、半導体メモリ、磁気ディスク、光ディスク、光磁気ディスク、磁気テープ等の電子データを記録することができるような媒体等を意味する。具体的には、フレキシブルディスク、CD−ROM、MOディスク等が「コンピュータ読み取り可能な記録媒体」に含まれる。
図2に、描画処理部20がGPU21及びGPU22を有する場合の処理レイヤ構造を示す。図2において、アプリケーションソフトウェア、APIミドルウェア及びデバイスドライバまでの処理レイヤは、ソフトウェアによる処理レイヤである。既に述べたように、ソフトウェアによる処理はCPU10によって実行される。図2において、GPU21及びGPU22による処理レイヤ、及びフレームメモリによる処理レイヤは、ハードウェアによって処理されるレイヤである。
アプリケーションソフトウェアは、画像処理システムが有するGPUの個数に関係なくグラフィックデータを処理し、処理結果として得られるAPI関数コールをAPIミドルウェアに引き渡す。ここで「API関数コール」は、汎用的なグラフィックスAPI関数を用いて目的の描画を行うための指示である。APIミドルウェアはアプリケーションソフトウェアから引き渡されたAPI関数コールを処理して、GPU21及びGPU22等のハードウェアが実行可能な描画コマンドを生成する。デバイスドライバは、APIミドルウェアによって生成された描画コマンドをコマンドバッファ領域52にバッファリングした後、GPU21及びGPU22が新たな処理を開始できるタイミングで、例えば1フレーム分等のGPU21及びGPU22の処理単位の描画コマンドをコマンドバッファ領域52からGPU21及びGPU22に転送する。GPU21及びGPU22は描画コマンドを用いて描画処理を行い、描画処理結果である画像描画用データはフレームメモリ30に格納される。画像描画用データは、例えばピクセルデータである。
APIミドルウェアによって生成された描画コマンドをGPU21及びGPU22に転送する具体的な方法の例を、図3に示したフローチャートを参照して説明する。
(イ)ステップS10において、CPU10がデバイスドライバを実行して、メインメモリ50のコマンドバッファ領域52に、GPU21及びGPU22が描画処理する領域にそれぞれ対応する第1コマンドバッファ521及び第2コマンドバッファ522を設定する。
(ロ)ステップS20において、CPU10がデバイスドライバを実行して、APIミドルウェアによって転送された描画コマンドを設定されたコマンドバッファ領域52に書き込む。ここで、GPU21によって処理される描画コマンドは第1コマンドバッファ521に格納され、GPU22によって処理される描画コマンドは第2コマンドバッファ522に格納される。つまり、描画コマンドはGPU21及びGPU22の各描画処理に用いる描画コマンド毎にコマンドバッファ領域52に格納される。
(ハ)ステップS30において、CPU10がデバイスドライバを実行して、第1コマンドバッファ521及び第2コマンドバッファ522のアドレスをGPU21及びGPU22にそれぞれ設定する。
(ニ)ステップS40において、GPU21及びGPU22は、設定されたアドレスに基づき、第1コマンドバッファ521及び第2コマンドバッファ522からそれぞれ描画コマンドを読み出す。
図4及び図5に、AFR法及びSFR法によってGPU21及びGPU22に処理を振り分けてフレーム1〜6の描画処理を行う場合のタイミングチャートの例を示す。図4及び図5のそれぞれにおいて、(a)はアプリケーションソフトウェアが処理するフレーム番号、(b)はGPU21が描画処理するフレーム番号、(c)はGPU22が描画処理するフレーム番号、(d)はフレームの描画処理によって得られる出力画像の番号であり、画像1〜6は、フレーム1〜6をそれぞれ描画処理して生成される出力画像である。
図4は、AFR法を用いてGPU21及びGPU22に描画処理を振り分ける場合のタイミングチャートの例を示す。図4に示した例では、GPU21が奇数番号のフレームの描画処理を担当し、GPU22が偶数番号のフレームの描画処理を担当する。一般に、動画において連続するフレーム間の画像は高い相関をもつ。即ち、GPU21及びGPU22による各フレームの描画処理に要する時間は、そのフレームの前後のフレームの描画処理に要する時間とほぼ同じである。したがって、図4に示すようにGPU21及びGPU22が交互にフレームの描画処理を担当することによって、GPU21及びGPU22はほぼ休み無く描画処理を続けることができる。GPU21及びGPU22によってそれぞれ処理された画像描画用データを対応するフレーム番号順に整理することにより、出力画像が生成される。
ただし、一般的に、アプリケーションソフトウェアによるグラフィックデータの1フレーム分の処理に要する時間は、GPU21及びGPU22による1フレーム分の描画処理に要する時間より短い。そのため、アプリケーションソフトウェアにおける各フレームの処理完了から、対応するフレームのGPU21及びGPU22での描画処理の完了までにタイムラグTa1、Tb1が発生する。第1コマンドバッファ521及び第2コマンドバッファ522は、少なくともタイムラグTa1、Tb1においてAPIミドルウェアから転送される描画コマンドを保持する必要がある。GPU21或いはGPU22は、各フレームの描画処理完了後に、新たな描画コマンドを第1コマンドバッファ521及び第2コマンドバッファ522から読み出す。
図5は、SFR法を用いてGPU21及びGPU22に描画処理を振り分ける場合のタイミングチャートの例を示す。図5に示した例では、GPU21が画面上側、GPU22が画面下側の描画処理を担当する。GPU21及びGPU22によってそれぞれ処理された画像描画用データを合成して各フレームに対応する出力画像が生成される。
一般に、画面上側と画面下側では描画する図形に相関はなく、そのため各フレームにおけるGPU21及びGPU22の処理量が異なる場合が多い。図5に示した例で画面上側のグラフィックデータのデータ量が画面下側より多い場合、GPU21の処理時間が常にGPU22の処理時間より長い。即ち、アプリケーションソフトウェアにおける各フレームの処理完了から、対応するフレームのGPU21及びGPU22での描画処理の完了までのタイムラグをそれぞれTa2及びTb2とすると、Ta2>Tb2である。そのため、GPU22に、毎フレーム毎に「Ta2−Tb2」の休止時間がある。その結果、図5を参照して説明したSFR法では、GPU22の稼働率が低下し、画像処理システム全体の性能も低下する。
ただし、SFR法では1フレーム分の描画処理を複数のGPUで行うため、AFR法と比較して一般にタイムラグは短い。そのため、コマンドバッファ領域52の記憶容量は、AFR法を採用する場合よりSFR法を使用する場合の方が小さい。
図6に、図1に示す画像処理システムによって画像処理する方法のフローチャートの例を示す。以下では、画面を上下を分割した領域の描画処理をGPU21及びGPU22に振り分ける場合を例示的に説明する。
(イ)ステップS100において、処理対象のグラフィックデータが図1に示した入力装置60を介してグラフィックデータ記憶領域51に格納される。
(ロ)ステップS110において、CPU10がプログラム記憶装置40に格納されたアプリケーションソフトウェア及びAPIミドルウェアを実行してグラフィックデータ記憶領域51から処理対象のグラフィックデータを読み出し、グラフィックデータを処理して描画コマンドをフレーム順に生成する。生成された描画コマンドは、メインメモリ50の空き領域に一時的に格納される。
(ハ)ステップS120において、CPU10がプログラム記憶装置40に格納されたデバイスドライバを実行し、図3を参照して説明した方法と同様にコマンドバッファ領域52に第1コマンドバッファ521及び第2コマンドバッファ522が設定される。更に、デバイスドライバによって、GPU21が画面の上半分、GPU22が画面の下半分の描画処理を担当するように、GPU21及びGPU22の処理領域が設定される。
(ニ)ステップS130において、CPU10がデバイスドライバを実行することによって、メインメモリ50に格納された描画コマンドから1フレーム分の描画コマンドが読み出される。読み出された1フレーム分の描画コマンドのうち、画面の上半分に対応する描画コマンドが第1コマンドバッファ521に格納され、画面の下半分に対応する描画コマンドが第2コマンドバッファ522に格納される。
(ホ)ステップS140において、1フレーム分の描画コマンドの第1コマンドバッファ521及び第2コマンドバッファ522への格納が完了したら、処理はステップS150に進む。1フレーム分の描画コマンドの格納が完了していなければ、処理はステップS130に戻る。
(ヘ)ステップS150において、GPU21及びGPU22は、デバイスドライバによって設定されたアドレスに基づき、第1コマンドバッファ521及び第2コマンドバッファ522からそれぞれ描画コマンドを読み出す。そして、GPU21が画面の上半分、GPU22が画面の下半分の描画処理を開始し、処理はステップS160に進む。
(ト)ステップS160において、CPU10がデバイスドライバを実行して、ステップS120において設定された処理領域が逆になるように、GPU21及びGPU22の処理領域が再設定される。つまり、GPU21が画面の下半分、GPU22が画面の上半分の描画処理を担当するように設定される。
(チ)ステップS170において、CPU10がデバイスドライバを実行することによって、ステップS130で読み出された描画コマンドに対応するフレームの次のフレームに対応する1フレーム分の描画コマンドが、メインメモリ50から読み出される。読み出された1フレーム分の描画コマンドのうち、画面の下半分に対応する描画コマンドが第1コマンドバッファ521に格納され、画面の上半分に対応する描画コマンドが第2コマンドバッファ522に格納される。
(リ)ステップS180において、1フレーム分の描画コマンドの第1コマンドバッファ521及び第2コマンドバッファ522への書き込みが完了したら、処理はステップS190に進む。書き込みが完了していなければ、処理はステップS170に戻る。
(ヌ)ステップS190において、GPU21及びGPU22は、ステップS150で開始した描画処理後に、デバイスドライバによって設定されたアドレスに基づき、第1コマンドバッファ521及び第2コマンドバッファ522からそれぞれ描画コマンドを読み出す。そして、GPU21が画面の下半分、GPU22が画面の上半分の描画処理を開始し、処理はステップS200に進む。
(ヲ)ステップS200において、すべてのフレームの描画コマンドの処理が完了したか否かが判断される。すべてのフレームの描画コマンドの処理が完了していなければ、処理はステップS120に戻る。すべてのフレームの描画コマンドの処理が完了していれば、画像処理を終了する。
GPU21及びGPU22が、画面の上半分或いは下半分のいずれかの描画処理を担当するように処理領域を設定するには、第1コマンドバッファ521及び第2コマンドバッファ522に、GPU21及びGPU22が描画処理を担当する領域の描画コマンドを格納する。或いは、GPU21及びGPU22に処理させる領域の描画コマンドが格納された第1コマンドバッファ521及び第2コマンドバッファ522のアドレスを、フレーム毎にGPU21及びGPU22にそれぞれ設定する。
上記に説明したように、デバイスドライバは、先ずGPU21が画面の上半分、GPU22が画面の下半分の描画処理を担当するように設定し、描画コマンドを第1コマンドバッファ521及び第2コマンドバッファ522に書き込む。上記の設定で1フレーム分の描画コマンドの書き込みが完了した後、デバイスドライバは、GPU21が画面の下半分、GPU22が画面の上半分の描画処理を担当するように設定を変更し、描画コマンドを第1コマンドバッファ521及び第2コマンドバッファ522に書き込む。APIミドルウェアからの描画コマンドの転送が終了するまで、上記のGPU21及びGPU22の担当する描画処理の設定及び設定の変更と、描画コマンドの第1コマンドバッファ521及び第2コマンドバッファ522への書き込みを繰り返す。つまり、デバイスドライバはGPU21及びGPU22が描画処理を担当する領域をフレーム毎に交互に設定する。
尚、上記ではアプリケーションソフトウェア及びAPIミドルウェアを実行して描画コマンドを生成した後に、デバイスドライバを実行して第1コマンドバッファ521及び第2コマンドバッファ522を設定する例を説明した。第1コマンドバッファ521及び第2コマンドバッファ522を設定した後に、描画コマンドを生成してもよい。
図6に示したフローチャートに従って描画処理を行った場合のタイミングチャートを図7に示す。図4及び図5と同様に、図7において、(a)はアプリケーションソフトウェアが処理するフレーム番号、(b)はGPU21が描画処理するフレーム番号、(c)はGPU22が描画処理するフレーム番号、(d)はフレームの描画処理によって得られる出力画像の番号である。
図7に示したように、フレーム1については、GPU21が画面上側、GPU22が画面下側の描画処理を担当する。ここで、画面上側のグラフィックデータのデータ量が画面下側より多い場合、GPU22はGPU21より早くフレーム1の描画処理を完了する。そして、GPU22は、GPU21がフレーム1の画面上側の描画処理を完了する前に、フレーム2の画面上側の描画処理を開始する。GPU21は、フレーム1の画面上側の描画処理を完了した後、フレーム2の画面下側の描画処理を開始する。連続するフレーム間の画像は高い相関をもつため、フレーム2の描画処理においてはGPU21はGPU22より処理時間が短い。そのため、GPU21が行うフレーム2の画面下側の描画処理とGPU22が行うフレーム2の画面上側の描画処理はほぼ同時に完了する。その後、上記と同様にして、奇数番号のフレームの画面上側及び偶数番号のフレームの画面下側の描画処理をGPU21が担当し、奇数番号のフレームの画面下側及び偶数番号のフレームの画面上側の描画処理をGPU22が担当して、フレーム3以降の描画処理が実行される。GPU21及びGPU22によってそれぞれ描画処理して生成された画像描画用データを合成して各フレームに対応する出力画像が生成される。
上記のように、画面を2つに分割し、分割された各領域の描画処理を1フレーム毎にGPU21及びGPU22で交代で担当することによって、GPU21とGPU22の処理するデータ量(負荷)のバランスがとれる。
以上に説明したように、本発明の実施の形態に係る描画処理システムによれば、GPU21とGPU22は、描画処理を担当する画面の領域をフレーム毎に動的に変更する。そのため、GPU21とGPU22間の負荷のアンバランスが解消し、図5を参照して説明したSFR法と比較してGPU21及びGPU22の稼働率が向上する。その結果、画像処理システム全体の性能が向上する。又、図4を参照して説明したAFR法と比較してタイムラグが短いため、コマンドバッファの記憶容量を小さくできる。更に、AFR法と異なりGPU21及びGPU22毎に1画面分のフレームメモリを用意する必要がないため、消費電力及び回路面積の増大が抑制された画像処理システムを提供することができる。
(その他の実施の形態)
上記のように、本発明は実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
既に述べた実施の形態の説明においては、画面を上下に分割し、分割された各領域の描画処理をGPU21及びGPU22で動的に変更させる例を説明した。しかし、画面の分割方法は上下に分割する方法に限らず、例えば画面を左右に分割する等、画面を2つの領域に分割する方法であればどのような分割方法であってもよい。又、実施の形態の説明においてはGPUが2つである場合を例示的に説明したが、画面をn個(n>2)の領域に分割し、n個のGPUを用いて各GPUが処理する領域を動的に変更させてもよい。
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
本発明の実施の形態に係る画像処理システムの構成を示す模式図である。 本発明の実施の形態に係る画像処理システムの処理レイヤを示す模式図である。 本発明の実施の形態に係る画像処理システムにおいて、描画コマンドをGPUに転送する方法を説明するためのフローチャートである。 関連技術によってGPUに描画処理を振り分けた場合のタイミングチャートの例である。 関連技術によってGPUに描画処理を振り分けた場合のタイミングチャートの他の例である。 本発明の実施の形態に係る画像処理方法を説明するためのフローチャートである。 本発明の実施の形態に係る画像処理方法によってGPUに描画処理を振り分けた場合のタイミングチャートの例である。
符号の説明
10…CPU
20…描画処理部
21、22…GPU
30…フレームメモリ
40…プログラム記憶装置
50…メインメモリ
51…グラフィックデータ記憶領域
52…コマンドバッファ領域
521…第1コマンドバッファ
522…第2コマンドバッファ

Claims (5)

  1. グラフィックデータ処理により、複数の描画コマンドを生成するソフトウェアを実行する中央演算処理装置と、
    前記複数の描画コマンドで描画処理を行って、複数に分割された画面の各領域の画像描画用データを並列に生成する複数のグラフィックスプロセッサユニット
    とを備え、前記複数のグラフィックスプロセッサユニットが、対象とする前記各領域を互いに動的に変更することを特徴とする画像処理システム。
  2. 前記複数の描画コマンドを、前記複数のグラフィックスプロセッサユニットの各描画処理に用いる描画コマンド毎に格納するコマンドバッファ領域を有するメインメモリを更に備えることを特徴とする請求項1に記載の画像処理システム。
  3. 前記複数のグラフィックスプロセッサユニットが、前記各領域をフレーム毎に変更することを特徴とする請求項1又は2に記載の画像処理システム。
  4. 中央演算処理装置が、グラフィックデータ処理により、複数の描画コマンドを生成するソフトウェアを実行するステップと、
    複数のグラフィックスプロセッサユニットが、複数に分割された画面の対象とする各領域を互いに動的に変更しながら前記複数の描画コマンドで描画処理を行って、前記各領域の画像描画用データを並列に生成し、該画像描画用データをフレームメモリに格納するステップ
    とを含むことを特徴とする画像処理方法。
  5. 前記複数のグラフィックスプロセッサユニットが、前記各領域をフレーム毎に変更することを特徴とする請求項4に記載の画像処理方法。
JP2006251097A 2006-09-15 2006-09-15 画像処理システム及び画像処理方法 Pending JP2008071261A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006251097A JP2008071261A (ja) 2006-09-15 2006-09-15 画像処理システム及び画像処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006251097A JP2008071261A (ja) 2006-09-15 2006-09-15 画像処理システム及び画像処理方法

Publications (1)

Publication Number Publication Date
JP2008071261A true JP2008071261A (ja) 2008-03-27

Family

ID=39292766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006251097A Pending JP2008071261A (ja) 2006-09-15 2006-09-15 画像処理システム及び画像処理方法

Country Status (1)

Country Link
JP (1) JP2008071261A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009245266A (ja) * 2008-03-31 2009-10-22 Aisin Aw Co Ltd 地図表示装置及び地図表示プログラム、並びにこれを用いたナビゲーション装置
KR101129820B1 (ko) 2008-06-11 2012-04-13 인텔 코오퍼레이션 성능 할당 방법 및 장치
WO2013025081A1 (ko) * 2011-08-17 2013-02-21 삼성전자 주식회사 단말 및 그 단말에서 어플리케이션 수행 방법
JP2013144053A (ja) * 2012-01-16 2013-07-25 Epx Corp 画像処理装置およびその方法
JP2013148363A (ja) * 2012-01-17 2013-08-01 Dainippon Screen Mfg Co Ltd 外観検査装置
US9196031B2 (en) 2012-01-17 2015-11-24 SCREEN Holdings Co., Ltd. Appearance inspection apparatus and method
JP2023503190A (ja) * 2020-02-03 2023-01-26 株式会社ソニー・インタラクティブエンタテインメント レンダリング中のジオメトリ解析によるジオメトリの効率的なマルチgpuレンダリングのためのシステム及び方法
JP2023505607A (ja) * 2020-02-03 2023-02-09 株式会社ソニー・インタラクティブエンタテインメント レンダリング前にインターリーブスクリーン領域に対して事前テストを行うことによってジオメトリの効率的なマルチgpuレンダリングを行うシステム及び方法
JP2023505606A (ja) * 2020-02-03 2023-02-09 株式会社ソニー・インタラクティブエンタテインメント レンダリング中の領域テストによってジオメトリの効率的なマルチgpuレンダリングを行うためのシステム及び方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009245266A (ja) * 2008-03-31 2009-10-22 Aisin Aw Co Ltd 地図表示装置及び地図表示プログラム、並びにこれを用いたナビゲーション装置
KR101129820B1 (ko) 2008-06-11 2012-04-13 인텔 코오퍼레이션 성능 할당 방법 및 장치
WO2013025081A1 (ko) * 2011-08-17 2013-02-21 삼성전자 주식회사 단말 및 그 단말에서 어플리케이션 수행 방법
JP2013144053A (ja) * 2012-01-16 2013-07-25 Epx Corp 画像処理装置およびその方法
JP2013148363A (ja) * 2012-01-17 2013-08-01 Dainippon Screen Mfg Co Ltd 外観検査装置
US9196031B2 (en) 2012-01-17 2015-11-24 SCREEN Holdings Co., Ltd. Appearance inspection apparatus and method
JP2023503190A (ja) * 2020-02-03 2023-01-26 株式会社ソニー・インタラクティブエンタテインメント レンダリング中のジオメトリ解析によるジオメトリの効率的なマルチgpuレンダリングのためのシステム及び方法
JP2023505607A (ja) * 2020-02-03 2023-02-09 株式会社ソニー・インタラクティブエンタテインメント レンダリング前にインターリーブスクリーン領域に対して事前テストを行うことによってジオメトリの効率的なマルチgpuレンダリングを行うシステム及び方法
JP2023505606A (ja) * 2020-02-03 2023-02-09 株式会社ソニー・インタラクティブエンタテインメント レンダリング中の領域テストによってジオメトリの効率的なマルチgpuレンダリングを行うためのシステム及び方法
JP2023080128A (ja) * 2020-02-03 2023-06-08 株式会社ソニー・インタラクティブエンタテインメント レンダリング中のジオメトリ解析によるジオメトリの効率的なマルチgpuレンダリングのためのシステム及び方法
JP7334358B2 (ja) 2020-02-03 2023-08-28 株式会社ソニー・インタラクティブエンタテインメント レンダリング前にインターリーブスクリーン領域に対して事前テストを行うことによってジオメトリの効率的なマルチgpuレンダリングを行うシステム及び方法
JP7335454B2 (ja) 2020-02-03 2023-08-29 株式会社ソニー・インタラクティブエンタテインメント レンダリング中の領域テストによってジオメトリの効率的なマルチgpuレンダリングを行うためのシステム及び方法
JP2023144060A (ja) * 2020-02-03 2023-10-06 株式会社ソニー・インタラクティブエンタテインメント レンダリング前にインターリーブスクリーン領域に対して事前テストを行うことによってジオメトリの効率的なマルチgpuレンダリングを行うシステム及び方法
JP2023159266A (ja) * 2020-02-03 2023-10-31 株式会社ソニー・インタラクティブエンタテインメント レンダリング中の領域テストによってジオメトリの効率的なマルチgpuレンダリングを行うためのシステム及び方法
JP7481560B2 (ja) 2020-02-03 2024-05-10 株式会社ソニー・インタラクティブエンタテインメント グラフィック処理のための方法、コンピュータシステム、及びコンピュータ可読媒体
JP7481557B2 (ja) 2020-02-03 2024-05-10 株式会社ソニー・インタラクティブエンタテインメント レンダリング中の領域テストによってジオメトリの効率的なマルチgpuレンダリングを行うためのシステム及び方法
JP7481556B2 (ja) 2020-02-03 2024-05-10 株式会社ソニー・インタラクティブエンタテインメント レンダリング前にインターリーブスクリーン領域に対して事前テストを行うことによってジオメトリの効率的なマルチgpuレンダリングを行うシステム及び方法
JP7530534B2 (ja) 2020-02-03 2024-08-07 株式会社ソニー・インタラクティブエンタテインメント レンダリング中のジオメトリ解析によるジオメトリの効率的なマルチgpuレンダリングのためのシステム及び方法

Similar Documents

Publication Publication Date Title
JP2008071261A (ja) 画像処理システム及び画像処理方法
JP4601279B2 (ja) コントローラドライバ,及びその動作方法
US8106913B1 (en) Graphical representation of load balancing and overlap
JP4416694B2 (ja) データ転送調停装置およびデータ転送調停方法
JP4776592B2 (ja) 画像生成装置、画像生成方法および画像生成プログラム
JP4372043B2 (ja) コマンド実行制御装置、コマンド実行指示装置およびコマンド実行制御方法
JP2009075888A (ja) 描画処理装置及びその方法、プログラム、記録媒体
JP2011053671A (ja) 半導体集積回路
JP4623207B2 (ja) 表示制御装置、表示制御方法、およびプログラム
JP5534426B2 (ja) 画像形成装置およびそのプログラム
JPWO2013021525A1 (ja) 画像処理装置、画像処理方法、プログラム、及び集積回路
KR20100064563A (ko) 데이터 처리 장치 및 그 제어 방법
JP2006301724A (ja) メモリコントローラ、画像処理コントローラ及び電子機器
JP4011082B2 (ja) 情報処理装置、グラフィックプロセッサ、制御用プロセッサおよび情報処理方法
JP2006092217A (ja) メモリ制御方法、グラフィックプロセッサおよび情報処理装置
JP2009060168A (ja) 画像処理装置、画像処理方法、画像処理プログラム
JP4746912B2 (ja) 画像信号処理回路および画像表示装置
JP3797371B2 (ja) 描画命令のフックを利用した画像の転送
JP3826941B2 (ja) 描画命令のフックを利用した画像の転送
US7928987B2 (en) Method and apparatus for decoding video data
CN110347463B (zh) 图像处理方法、相关设备及计算机存储介质
JP3826942B2 (ja) 描画命令のフックを利用した画像の転送
JP2005322959A (ja) 画像処理装置、携帯端末、画像処理プログラム及び画像処理方法
JP5613249B2 (ja) 画像生成装置およびその方法
JP2013195963A (ja) 画像処理装置、集積回路装置及び画像表示システム